JP4279955B2 - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP4279955B2 JP4279955B2 JP28710299A JP28710299A JP4279955B2 JP 4279955 B2 JP4279955 B2 JP 4279955B2 JP 28710299 A JP28710299 A JP 28710299A JP 28710299 A JP28710299 A JP 28710299A JP 4279955 B2 JP4279955 B2 JP 4279955B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- logic unit
- wiring layer
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 10
- 238000012938 design process Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 235000013405 beer Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置及びその製造方法に係り、詳しくは基本セル（Basic cell) が規則的に配列され、その基本セルから論理ユニットセルが形成される半導体集積回路装置の配線層の配線パターンに関するものである。
基本セルを規則的に配列したマスタスライス型半導体集積回路（ゲートアレイ）、や基本セルとスタンダードセル、ＣＰＵコア、又は、アナログ回路とを混載してなるいわゆる複合化ＬＳＩ等では、ゲート数が益々増大している。そのために、基本セルで構成される論理ユニットセルを半導体集積回路装置の中央部にできるだけ多く配置して、その中央部に配置された論理ユニットセル間を接続するようにしている。
【０００２】
ところで、半導体集積回路装置の中央部に配置される論理ユニットセルが多くなればなるほど、論理ユニットセル間を接続する配線が複雑となっている。このため、配線作業に要する時間が増大し、また、無駄な基本セルが多数発生して半導体集積回路装置が大型化しており、効率のよい配線が望まれている。
【０００３】
【従来の技術】
図５に示されるように、従来の半導体集積回路装置５１の中央部には、長辺の長さａ、短辺の長さｂにてほぼ長方形状に形成された複数の基本セル５２がＸ方向及びＹ方向に規則的に格子状に配列されている。
図６に示されるように、各基本セル５２は、Ｐ＋拡散層５３、Ｎ＋拡散層５４及びポリシリコンよりなるゲート電極５５を有している。そして、図７に示されるように、各基本セル５２内にはｐチャネル型ＭＯＳトランジスタ５６，５７及びｎチャネル型ＭＯＳトランジスタ５８，５９が２つずつ形成されている。
【０００４】
ところで、ナンド回路、フリップフロップ等の各種の論理ユニットセルは必要とする数のトランジスタ５６，５７，５８，５９を確保するために、上記基本セル５２を複数個用いて形成される。このとき、Ｘ方向に配列された複数の基本セル５２（図５参照）を用い、すなわち、Ｘ方向を論理ユニットセルの拡張方向とし、その複数の基本セル５２を接続することにより、図８に示されるように、各論理ユニットセル６１が形成される。
【０００５】
ここで、１つの論理ユニットセル６１を形成するとき、同論理ユニットセル６１を構成する各基本セル５２内、及び、基本セル５２間の接続は、１層目配線（下層配線）で行われる。そして、１層目配線のみでは当該論理ユニットセル６１を形成することができない場合には、２層目配線（上層配線）を用いる。図８及び図９に示されるように、このときの２層目の配線層７１は、各論理ユニットセル６１内においてＹ方向に伸ばして形成される。
【０００６】
また、図９に示されるように、論理ユニットセル６１と、そのＹ方向に配置された他の論理ユニットセル６１との間を接続する場合には、各論理ユニットセル６１をＹ方向に縦断する２層目配線（上層配線）７６を用いる。このときの２層目の配線層７６は、各論理ユニットセル６１をＹ方向に縦断するように伸ばして形成される。
【０００７】
【発明が解決しようとする課題】
ところで、各論理ユニットセル６１は、Ｘ方向をその拡張方向として形成されるが、それぞれの有する基本セル５２の数は異なっている。したがって、図８及び図９に示されるように、論理ユニットセル６１内の２層目の配線層７１が形成されるＸ方向の位置と、そのＹ方向に配置されている論理ユニットセル６１内の２層目の配線層７１が形成されるＸ方向の位置とが一致することはまれである。また、これらＸ方向の位置を一致させようとしても、各論理ユニットセル６１内の基本セル５２は、Ｘ方向にその短辺が伸びていることから、その短辺の長さｂの範囲でそのような対応をすることはできない。
【０００８】
従って、論理ユニットセル６１間を接続するために、Ｙ方向に縦断する２層目の配線層７６を形成するとき、上記２層目の配線層７１によりその形成が妨げられることとなる。
そこで、Ｙ方向に縦断する２層目の配線層７６を形成できるようにするため、論理ユニットセル６１をＸ方向にずらした配置で形成することが行われている。しかし、論理ユニットセル６１をずらして形成するということは、図８に示されるように、論理ユニットセル６１として使用されない空領域８０が形成されることを意味する。そして、その空領域８０内に存在する基本セル５２は無駄なものとなる。従って、無駄となる基本セル５２を考慮して、更にゲート数を増大させる必要性が生じ、ひいては半導体集積回路装置５１の大型化を招くこととなる。
【０００９】
さらに、各論理ユニットセル６１内に形成される２層目の配線層７１と、Ｙ方向に縦断し論理ユニットセル６１間を接続する２層目の配線層７６とが、互いに障害とならないように配線設計をする作業は、多大な時間と労力を必要とする。本発明の目的は、複数の基本セルからなる論理ユニットセルが、一方向をその拡張方向とするとき、その論理ユニットセル内の接続及び論理ユニットセル間の接続を無駄な基本セルを生じることなく容易に行うことができる半導体集積回路装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明の構成によれば、第１の方向と、該第１の方向と直交する第２の方向とに格子状に配列された基本セルを有し、該第１の方向に多数配列された基本セルを使用して形成した論理ユニットセルを複数個設けた半導体集積回路の製造方法において、配線設計工程を有し、前記配線設計工程は、前記論理ユニットセル内に、前記第１の方向に延在するとともに前記第２の方向に配列される、複数個の２層目配線の前記第２の方向の形成位置に優先順位を設定する工程と、前記論理ユニットセル内を接続する前記２層目配線を前記優先順位の高い前記２層目配線の前記第２の方向の前記形成位置から順次形成する工程と、を有する。
【００１１】
また、請求項２に記載の発明の構成によれば、請求項１記載の半導体集積回路装置の製造方法において、前記配線設計工程は、前記論理ユニットセル内を接続する前記２層目配線の前記第２の方向の前記形成位置を除く前記第２の方向の前記形成位置に、複数の前記論理ユニットセルに渡って前記第１の方向に延在する前記２層目配線を形成する工程をさらに有する。
【００１２】
従って、論理ユニットセル内を接続する２層目配線の形成位置の使用状態は、上記優先順位の順番で容易に確認される。また、上記基本セルの第１の方向に拡張して複数個設けられる各論理ユニットセル間を接続する２層目配線の第２の方向の形成位置は、上記により使用が確認された位置を除くことで、上記各論理ユニットセル内の２層目配線と互いに障害とならないように設定される。このため、半導体集積回路装置に配線設計をする作業の効率が向上される。また、論理ユニットセル内を接続する２層目配線を基本セルの第１の方向に形成するため、論理ユニットセルを上記基本セルの第２の方向に拡張して複数個設けるときの２層目配線を形成する位置の融通性が向上し、余分な空領域が低減され、半導体集積回路の高集積化が図られる。
【００１４】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態について図１、図２、図６及び図７に従って説明する。
図１に示されるように、半導体集積回路装置１１の中央部には、長辺の長さａ、短辺の長さｂにてほぼ長方形状に形成された複数の基本セル１２がＸ方向及びＹ方向に規則的に格子状に配列されている。
【００１５】
各基本セル１２は、本実施形態では説明の便宜上、前記従来の技術で説明した基本セル５５と、同一の構成とする。即ち、図６に示すように、各基本セル１２は、Ｐ＋拡散層５３、Ｎ＋拡散層５４及びポリシリコンよりなるゲート電極５５を有している。そして、図７に示されるように、各基本セル１２内にはｐチャネル型ＭＯＳトランジスタ５６，５７及びｎチャネル型ＭＯＳトランジスタ５８，５９が２つずつ形成されている。
【００１６】
図１において半導体集積回路装置１１内に形成されるナンド回路、フリップフロップ等の各種の論理ユニットセル２１は必要とする数のトランジスタ５６，５７，５８，５９を確保するために、上記基本セル１２を複数個用いて形成される。このとき、Ｘ方向に配列された複数の基本セル１２を用い、すなわち、Ｘ方向を論理ユニットセルの拡張方向とし、その複数の基本セル１２を接続することにより、図２に示されるように、各論理ユニットセル２１が形成される。なお、同図２において、記号＋はＸ方向、若しくはＹ方向に所要の配線層を配線することが許容された設計ルールに基づくグリッドＧである。このグリッドＧのＹ方向における位置は説明の便宜上、座標Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５の５つの位置としている。
【００１７】
ここで、１つの論理ユニットセル２１を形成するとき、同論理ユニットセル２１を構成する各基本セル１２内、及び、基本セル１２間の接続は、１層目配線（下層配線）で行われる。そして、１層目配線のみでは当該論理ユニットセル２１を形成することができない場合には、２層目配線（上層配線）３１を用いる。
図２に示されるように、このときのこの論理ユニットセル２１内の２層目の配線層３１は、本実施形態では各論理ユニットセル２１内においてＸ方向に伸ばして形成される。しかも、この２層目の配線層３１のＹ方向における位置は座標Ｙ３に限定されている。なお、このように上記Ｙ方向の位置を座標Ｙ３に限定できるのは、各論理ユニットセル２１内の基本セル１２の長辺がＹ方向に伸びているためであり、その長辺の長さａの範囲での融通性を有するためである。
【００１８】
一方、論理ユニットセル２１と、そのＸ方向に配置された他の論理ユニットセル２１との間を接続する場合には、各論理ユニットセル２１をＸ方向に縦断する２層目配線（上層配線）を用いる。このときの複数の論理ユニットセル２１間を結ぶ２層目の配線層３２は、各論理ユニットセル２１をＸ方向に縦断するように伸ばして形成される。しかも、この２層目の配線層３２のＹ方向における位置は上記座標Ｙ３を除いた座標Ｙ１，Ｙ２，Ｙ４，Ｙ５としている。
【００１９】
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、各論理ユニットセル２１内を接続する２層目の配線層３１のＹ方向における位置は、座標Ｙ３のみに限定されている。従って、論理ユニットセル２１間を接続する２層目の配線層３２のＹ方向における位置は、上記座標Ｙ３以外の全て、すなわち座標Ｙ１，Ｙ２，Ｙ４，Ｙ５に限定することができる。このため、上記論理ユニットセル２１間を接続する２層目の配線層３２のＹ方向における位置の融通性を向上することができる。
【００２０】
（２）本実施形態では、論理ユニットセル２１の拡張方向と同じＸ方向に配置された論理ユニットセル２１間を接続するようにしたため、各論理ユニットセル２１の有する基本セル１２の数が異なっていても、論理ユニットセル２１間を接続する際に生じる余分な空領域、すなわち使用されない基本セル１２の数を低減し、半導体集積回路装置１１の高集積化を図ることができる。
【００２１】
（３）本実施形態では、論理ユニットセル２１間を接続する２層目の配線層３２のＹ方向における位置は、上記座標Ｙ３を除くことで、各論理ユニットセル２１内を接続する２層目の配線層３１と互いに障害とならないように容易に設定することができる。従って、半導体集積回路装置１１の配線設計をする作業の効率を向上することができる。
【００２２】
（４）本実施形態では、各論理ユニットセル２１内を接続する２層目の配線層３１が、論理ユニットセル２１間を接続する２層目の配線層３２の障害となる位置を座標Ｙ３のみの最小限とすることができる。
（第２実施形態）
以下、本発明を具体化した第２実施形態について図３及び図４に従って説明する。なお、本実施形態においては、各論理ユニットセル内を接続する２層目の配線層のＹ方向における位置を、１つの座標のみに限定するのではなく、複数の固定の座標に限定し、これら固定の座標に配線の優先順位を設定したことが前記第１実施形態と異なる。
【００２３】
図３に示されるように、論理ユニットセル４１は、Ｘ方向をその拡張方向として形成される。なお、同図３において、記号＋はＹ方向、若しくはＹ方向に所要の配線層を配線することが許容された設計ルールに基づくグリッドＧである。このグリッドＧのＹ方向における位置は座標Ｙ１１，Ｙ１２，Ｙ１３，Ｙ１４，Ｙ１５，Ｙ１６，Ｙ１７，Ｙ１８，Ｙ１９，Ｙ２０の１０個の位置としている。そして、共通の座標を有する一連のグリッドＧそれぞれを、チャネルＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０としている。
【００２４】
ここで、１つの論理ユニットセル４１を形成するとき、同論理ユニットセル４１を構成する各基本セル１２内、及び、基本セル１２間の接続は、１層目配線（下層配線）で行われる。そして、１層目配線のみでは当該論理ユニットセル４１を形成することができない場合には、２層目配線（上層配線）４２を用いる。このときの２層目の配線層４２（図４参照）は、各論理ユニットセル４１内においてＸ方向に伸ばして形成される。また、この２層目の配線層４２が配線されるチャネルは、チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０の４チャネルに限定している。なお、このように配線されるチャネルをチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０に限定できるのは、各論理ユニットセル４１内の基本セル１２の長辺がＹ方向に伸びているためであり、その長辺の長さａの範囲での融通性を有するためである（図１参照）。
【００２５】
さらに、これら４つのチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０には、上記２層目の配線層４２を配線する優先順位が設定されている。すなわち、各論理ユニットセル４１内において、必要とする上記２層目の配線層４２の数が増加するに従い、順番にチャネルＣ１，チャネルＣ１０、チャネルＣ５、チャネルＣ６を使用していくようにしている。例えば、図４（ａ）に示される論理ユニットセル４１内には４本の２層目の配線層４２が配線されるため、チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０が使用されている。また、図４（ｂ）に示される論理ユニットセル４１内には２本の２層目の配線層４２が配線されるため、チャネルＣ１，Ｃ１０が使用されている。さらに、図４（ｃ）に示される論理ユニットセル４１内には３本の２層目の配線層４２が配線されるため、チャネルＣ１，Ｃ５，Ｃ１０が使用されている。
【００２６】
一方、図３において、論理ユニットセル４１と、そのＸ方向に配置された論理ユニットセル４１との間を接続する場合には、図４に示すように各論理ユニットセル２１をＸ方向に縦断する２層目配線（上層配線）４３を用いる。このときの２層目の配線層４３は、各論理ユニットセル４１をＸ方向に縦断するように伸ばして形成される。また、この２層目の配線層４３が配線されるチャネルは、最低でも上記チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０を除いたチャネルＣ２，Ｃ３，Ｃ４，Ｃ７，Ｃ８，Ｃ９が確保されている。例えば、図４（ａ）〜（ｃ）に示される論理ユニットセル４１間を接続する場合、図４（ａ）に示される論理ユニットセル４１内に４本の２層目の配線層４２が配線されるため、チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０が使用されている。従って、図４（ａ）〜（ｃ）に示される論理ユニットセル４１間を接続する２層目の配線層は、残りのチャネルＣ２，Ｃ３，Ｃ４，Ｃ７，Ｃ８，Ｃ９に配線される。
【００２７】
以上詳述したように、本実施形態によれば、前記第１実施形態の（１）〜（３）と同様の効果に加え、以下に示す効果が得られるようになる。
（１）本実施形態では、各論理ユニットセル４１内を接続する２層目の配線層４２は、チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０を使用して配線される。また、このときのチャネルは、チャネルＣ１，チャネルＣ１０、チャネルＣ５、チャネルＣ６の順番の優先順位で使用される。従って、各論理ユニットセル４１内を接続する２層目の配線層４２のチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０の使用状態は、上記優先順位の順番で容易に確認される。これにより、上記論理ユニットセル４１間を接続する２層目の配線層が使用できるチャネルＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０は、上記により使用が確認されたチャネルを除くことで、容易に設定される。従って、半導体集積回路装置１１の配線設計をする作業の効率をさらに向上することができる。
【００２８】
尚、本発明の実施の形態は上記第１及び第２実施形態に限定されるものではなく、次のように変更してもよい。
・前記第１実施形態においては、各論理ユニットセル２１内を接続する２層目の配線層３１のＹ方向における位置を座標Ｙ３に固定したが、これは座標Ｙ１，Ｙ２，Ｙ４，Ｙ５のいずれか１つの座標に固定するようにしてもよい。
【００２９】
・前記第２実施形態においては、各論理ユニットセル４１内を接続する２層目の配線層４２が使用できるチャネルをチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０とし、その優先順位をチャネルＣ１，チャネルＣ１０，チャネルＣ５，チャネルＣ６の順番に設定したが、この優先順位は上記以外の優先順位に設定してもよい。
・前記第２実施形態においては、各論理ユニットセル４１内を接続する２層目の配線層４２が使用できるチャネルをチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０に固定したが、使用できるチャネルを上記以外の組み合わせからなるチャネルに固定してもよい。また、そのときのチャネル数は、２〜９つのいずれかであればよい。そして、この場合にも、同様に各チャネルに対して優先順位を設定する。
（第３実施形態）
以下、本発明の半導体集積回路装置の製造方法を具体化した第3 実施形態について図１０に従って以下説明する。
【００３０】
図１０には半導体集積回路装置の製造方法の主要な工程をフローチャートで示す。なお、このフローチャートに示されされていないその他の工程、例えば、1 層目配線層の形成等の工程については定法によるものとし、説明を省略する。
まず、複数個ある２層目配線形成位置（形成可能チャネル）に、2 層目配線を形成する優先順位を予め設定する（Ｓ１）。この2 層目配線は論理ユニットセル内を接続するためのものであり、例えば、前記第２実施形態における2 層目配線４２に対応する。また、同様に、優先順位が設定される２層目配線形成位置は前記第２実施形態におけるチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０に対応する。
【００３１】
つぎに、論理ユニットセル内を接続する配線層を決定する（Ｓ２）。
つぎに、１層目配線層の形成位置に空きがあるか判断する（Ｓ３）。そして、空きがあるときは、１層目配線層のその空いた形成位置に配線層を形成する（Ｓ４）。一方、空きがないときは、優先順位の高い２層目配線形成位置が空いているか判断する（Ｓ５）。
【００３２】
優先順位の高い２層目配線形成位置が空いているか判断して（Ｓ５）、空いているときは、その優先順位の２層目配線形成位置に配線層を形成する（Ｓ６）。一方、優先順位の高い２層目配線形成位置が空いていないときは、優先順位が次に高い２層目配線形成位置が空いているか判断する（Ｓ７）。
優先順位が次に高い２層目配線形成位置が空いているか判断して（Ｓ７）、空いているときは、その優先順位の２層目配線形成位置に配線層を形成する（Ｓ６）。一方、優先順位が次に高い２層目配線形成位置が空いていないときは、さらにその次に優先順位が高い２層目配線形成位置が空いていないか判断する工程を順次繰り返す（Ｓ７）。
【００３３】
上記各工程を経て、配線層を形成した後（Ｓ４、Ｓ６）、ついで、必要な配線層を全て形成したか判断する（Ｓ８）。そして、必要な配線層の形成が全数完了していないときは、論理ユニットセル内を接続する配線層を決定する（Ｓ２）工程に戻って、つぎの配線層を形成する（Ｓ３〜Ｓ８）。一方、必要な配線層の形成が全て完了しているときは、つぎの別の製造工程に移る。
【００３４】
上記した本実施形態では、２層目配線層を形成する方向については、特に限定していない。２層目配線層を形成する方向は、第２の実施形態と同様に基本セルの拡張方向と同一であってもよく、また、従来のものと同様に基本セルの拡張方向と直交する方向であってもよい。
以上説明した本実施の形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、予め設定した２層目配線形成位置（形成可能チャネル）が優先順位の順に使用され、各論理ユニット内を接続する２層目の配線層は、その優先順位の２層目配線形成位置に形成される。従って、各論理ユニット内を接続する２層目の配線層のチャネルの使用状態は、上記優先順位の順番で容易に確認される。これにより、上記論理ユニットセル間を接続する２層目の配線層が使用できるチャネルは、上記により使用が確認されたチャネルを除くことで容易に設定される。従って、半導体集積回路装置の配線設計をする作業の効率を更に向上することができる。
（２）上記のように、2 層目配線層を基本セルの拡張方向に形成すると、論理ユニットセルを上記基本セルの拡張方向に拡張して複数個設けるときには、2 層目配線を形成する位置の融通性が向上し、余分な空領域が低減され、半導体集積回路装置の高集積化が図られる。
（従来例及び本実施の形態例における配線パターンの具体例）
最後に図１〜図９で示した従来例及び本実施の形態例における配線パターンの具体例について図１１〜図１９に従って説明する。
【００３５】
まず、従来例の配線パターンについて図１１〜図１６に従って説明する。
図１１に基本セル１２，５２を構成するトランジスタの回路を示す。これは、図７に示したｐチャネル型ＭＯＳトランジスタ５６，５７及びｎチャネル型ＭＯＳトランジスタ５８，５９のうちの１組に対応するものである。
図１１に示すように、入力端子Ａに電圧が印加されると、ｐチャネル型ＭＯＳトランジスタ７０を介して参照符号８１で示す電源電圧Ｖｄｄが出力端子Ｘに印加される。一方、入力端子Ａの電圧が解除されると、ｎチャネル型ＭＯＳトランジスタ７１を介して参照符号８２で示すグラウンド電圧Ｖｓｓが出力端子Ｘに印加される。
【００３６】
図１２に上記図１１のトランジスタ回路で構成されるインバータ回路の論理シンボルを示す。入力端子Ａに信号を与えると、出力端子Ｘにおいて入力端子Ａの信号と反転した信号が得られる。
図１３中上方に、上記インバータ回路９０を用いた１ビットのＤフリップフロップの等価回路を示す。すなわち、このＤフリップフロップは論理ユニットセル２１，４１，６１の一例である。なお、同図１３中下方には、このＤフリップフロップに使用されるクロック回路を示す。
【００３７】
図１３において、Ｄフリップフロップには２つのラッチ回路が設けられている。ここで、記号Ｄはフリップフロップの入力端子を、記号Ｑはフリップフロップの出力端子を、記号ＸＱはフリップフロップの反転出力端子を、記号ＣＫはフリップフロップのクロック入力端子を、記号ＣＫＯはクロック出力端子を、記号ＸＣＫＯはクロック反転出力端子を、それぞれ示す。
【００３８】
図１４に、図１２のインバータ回路９０を形成する従来の配線パターン例を示す。すなわち、基本セル５２における配線パターン例である。
図１４において、参照符号８３は拡散層又はポリシリコンと第１又は第２の配線層とのコンタクトを示し、参照符号８４は１層目の配線層と論理ユニットセル６１内を接続する２層目の配線層７１とを接続するビアを示す。なお、前記した参照符号と対応して示すように、基板上には、Ｐ+ 拡散層５３、Ｎ+ 拡散層５４、及びゲート電極５５が形成されている。
【００３９】
ここで、電源電圧（Ｖｄｄ）及びグラウンド電圧（Ｖｓｓ）とされる、図１４中Ｙ方向に延設された配線層８１、８２は、後述する論理ユニットセル６１間を接続する２層目の配線層７６の一部を構成する。この場合、第１の配線層（図１４においてハッチングを施した太線で示す。以下、同じ。）は、ゲート電極５５間、Ｐ+ 拡散層５３及びＮ+ 拡散層５４のドレーン間、又はＰ+ 拡散層５３及びＮ+ 拡散層５４のソース間等を接続するように形成されている。なお、ここでは、論理ユニットセル６１内を接続する２層目の配線層７１は形成されていない。
【００４０】
図１５に、図１３のフリップフロップを形成する従来の配線パターン例を示す。すなわち、論理ユニットセル６１内における配線パターン例である。
図１５において、論理ユニットセル６１は、図１４に示すようなインバータ回路９０（基本セル５２）がＸ方向に拡張して６個使用されることにより１個の論理ユニットセルとされている。この場合、論理ユニットセル６１内を接続する２層目の配線層７１（図１５中太い実線で示し、その１つに例示的に参照符号８５を付す。以下、同じ。）は、ゲート電極５５とＰ+ 拡散層５３又はＮ+ 拡散層５４のドレーン間、あるいはＰ+ 拡散層５３のドレーンとＮ+ 拡散層５４のソース間等を接続するようにＹ方向に延出して形成されている。
【００４１】
図１６に、図１５の論理ユニットセル６１が２個Ｙ方向に拡張して配列された例を示す。
前記のように、論理ユニットセル６１内を接続する２層目の配線層７１（８５）は、２個の論理ユニットセル６１において、Ｘ座標上（図１６中チャネル−Ｃ４〜Ｃ９、ＣＡ〜ＣＷ）の異なる位置にＹ方向に延出して形成されている。したがって、これら２層目の配線層７１と重ならないように論理ユニットセル６１間を接続する２層目の配線層７６（８１、８２）を形成するために、２個の論理ユニットセル６１はＸ方向に２個の基本セル５２分ずらして、配置されている。その結果、論理ユニットセル６１として使用されない空領域８０が生じている。すなわち、図１６では、図１４のインバータ回路９０（図中、基本セル５２として表示。）が座標（Ｈ０、Ｃ４）及び座標（Ｈ９、Ｃ８）を対角とする四角形上及び座標（ＨＡ、ＣＫ）及び座標（ＨＪ、ＣＯ）を対角とする四角形上に計２個形成され、一方、図１５のフリップフロップ６１（論理ユニットセル６１と同一参照符号を付す。）が座標（Ｈ０、Ｃ８）及び座標（Ｈ９、ＣＷ）を対角とする四角形上と、座標（ＨＡ、−Ｃ４）及び座標（ＨＪ、ＣＫ）を対角とする四角形上に計２個形成されている。なお、論理ユニットセル６１間を接続して２層目の配線層７６（８１、８２）が形成されている。
【００４２】
図１６において、２個のフリップフロップ６１の基本セル５２がＸ座標において重なり合う、例えば、座標（Ｈ０、Ｃ８）及び座標（ＨＪ、ＣＣ）を対角とする四角形上の領域には、座標（ＨＢ、Ｃ９）と座標（ＨＧ、Ｃ９）間、座標（Ｈ０、ＣＢ）と座標（Ｈ２、ＣＢ）間、および座標（Ｈ７、ＣＢ）と座標（Ｈ９、ＣＢ）間に計３個のフリップフロップ６１内を接続する２層目の配線層７１が形成されている。すなわち、Ｘ座標（チャネル）Ｃ８，Ｃ９，ＣＡ，ＣＢ，ＣＣ計５つのうち、Ｘ座標Ｃ８，Ｃ９，ＣＢ，ＣＣ計４つに既に２層目の配線層７１が形成されている。したがって、論理ユニットセル６１間を接続して２層目の配線層７６をさらに形成するときは、２層目の配線層７１が形成されていないＸ座標ＣＡにのみ２層目の配線層７６を形成することができ、配線を形成する際の融通性は低い。
【００４３】
上記図１６は、２層目の配線層７１と重ならないように２層目の配線層７６を形成するために、２個の論理ユニットセル６１がＸ方向に２個の基本セル５２分ずらして、配置された例であるが、これに対して、前記したように、Ｙ方向に拡張された２個の論理ユニットセル６１がＸ座標上同一の領域に形成され、しかも、論理ユニットセル６１内を接続する２層目の配線層７６もＸ座標上同一の領域に形成される場合がある。すなわち、例えば、図１６において、下方の論理ユニットセル６１が座標（ＨＡ，Ｃ８）及び座標（ＨＪ，ＣＷ）を対角とする四角形上の領域に形成され、論理ユニットセル６１内を接続する２層目の配線層７１が、座標（ＨＢ、Ｃ９）と座標（ＨＧ、Ｃ９）間、座標（Ｈ０、Ｃ９）と座標（Ｈ２、Ｃ９）間、および座標（Ｈ７、Ｃ９）と座標（Ｈ９、Ｃ９）間に計３個形成されるような場合である。この場合、論理ユニットセル６１間を接続して２層目の配線層７６をさらに形成するときは、２層目の配線層７１が形成されていないＸ座標ＣＡ、ＣＢの２箇所のうちのいずれかを選択して使用することができ、図１６の場合に比べて配線の融通性が高い。しかしながら、このようなケースが稀にしか生じないことは明らかである。
【００４４】
つぎに、本発明の配線パターンについて図１７〜図１９を参照して説明する。ここで、本発明の配線パターンにおいて、上記従来例と同一の構成要素については同一の参照符号を付し、説明を省略する。
図１７に、前記図１２のインバータ回路９０を形成する本発明の配線パターン例を示す。すなわち、基本セル１２における配線パターン例である。
【００４５】
図１７において、参照符号８７はポリシリコンと第１又は第２の配線層とのコンタクトおよび１層目の配線層と論理ユニットセル２１，４１（以下、２１のみ表示する。）内を接続する２層目の配線層３１とを接続するビアが重なった状態にあるビアを示す。
ここで、電源電圧Ｖｄｄ及びグラウンド電圧Ｖｓｓとされる配線層８１、８２は、Ｘ方向に延出して形成されており、後述する論理ユニットセル２１間を接続する２層目の配線層３２，４３（以下、３２のみ表示する。）の一部を構成する。なお、ここでは、論理ユニットセル２１内を接続する２層目の配線層３１は形成されていない。
【００４６】
図１８に、前記図１３のフリップフロップを形成する本発明の配線パターン例を示す。すなわち、論理ユニットセル２１内における配線パターン例である。
図１８において、論理ユニットセル２１は、図１７に示すような基本セル１２がＸ方向に拡張して６個使用されることにより１個の論理ユニットセルとされている。この場合、論理ユニットセル２１内を接続する２層目の配線層３１（図１８中太い実線で示し、その１つに例示的に参照符号８５を付す。以下、同じ。）は、複数個のゲート電極５５間を接続するようにＸ方向に延出して形成されている。
【００４７】
図１９に、図１８の論理ユニットセル２１が２個Ｘ方向に拡張して配列され、また、このようにＸ方向に２個拡張された論理ユニットセル２１がＹ方向に２列隣接して配置された例を示す。この場合、上方と下方の２個ずつの論理ユニットセル２１はグラウンド電圧Ｖｓｓとしての２層目の配線層８２を共用するように構成されている。一方、論理ユニットセル２１はＸ方向に拡張して形成されるため、上方と下方の論理ユニットセル２１間を接続する２層目の配線層は形成する必要がない。したがって、上方と下方の論理ユニットセル２１間の配置関係を考慮する必要がないことから、上方と下方の論理ユニットセル２１は従来例のような空領域８０を設けることなくそれぞれＸ方向に連続的に拡張して形成される。なお、この場合、第２実施形態例と異なり、論理ユニットセル２１内を接続する２層目の配線層３１の形成位置はＣ５，Ｃ６の順に高い優先順位が設定されている。
【００４８】
図１９において、例えば、下方の２個のフリップフロップ２１の拡張方向（Ｘ方向）に着目すると、Ｙ座標（チャネル）Ｃ１〜Ｃ１０計１０のうち、上記のとおりＹ座標Ｃ５，Ｃ６の計２つのみに既に２層目の配線層３１が形成されている。したがって、論理ユニットセル２１間をＸ方向に接続して２層目の配線層をさらに形成するときは、２層目の配線層３１が形成されていないＹ座標Ｃ１〜Ｃ４、Ｃ７〜Ｃ１０の計８つのうちのいずれかを選択して使用することができ、従来例に比べて配線の融通性が高い。
【００４９】
以上の説明に関して更に以下のような態様が考えられる。前記請求項１または２に記載の半導体集積回路装置の製造方法において、予め固定される拡張方向に形成される論理ユニットセル内の２層目配線層の形成位置は、複数個である半導体集積回路装置の製造方法。
【００５０】
【発明の効果】
請求項１または２に記載の発明によれば、半導体集積回路装置に配線設計をする作業の効率が向上され、また、論理ユニットセルを上記基本セルの第１の方向に拡張して複数個設ける際の使用されない基本セルの数を低減し、半導体集積回路装置の高集積化が図られる。
【図面の簡単な説明】
【図１】第１実施形態の基本セルの配列態様を示す平面図である。
【図２】第１実施形態の半導体集積回路装置を示す部分平面図である。
【図３】第２実施形態の半導体集積回路装置を示す部分平面図である。
【図４】第２実施形態の半導体集積回路装置を示す部分平面図である。
【図５】従来の基本セルの配列態様を示す平面図である。
【図６】基本セルを示す平面図である。
【図７】基本セルを示す回路図である。
【図８】従来の半導体集積回路装置を示す部分平面図である。
【図９】従来の半導体集積回路装置を示す部分平面図である。
【図１０】 第３実施形態の半導体集積回路装置の製造方法を説明するためのフローチャートである。
【図１１】 基本セルを構成するトランジスタの回路図である。
【図１２】 図１１のトランジスタ回路で構成されるインバータ回路の論理シンボル図である。
【図１３】 論理ユニットセルの一例であるフリップフロップの論理シンボル回路図である。
【図１４】 基本セルの一例であるインバータ回路の従来の配線パターン図である。
【図１５】 論理ユニットセルの一例であるフリップフロップの従来の配線パターン図である。
【図１６】 図１５の論理ユニットセルが２個Ｙ方向に拡張して配列された従来の配線パターン図である。
【図１７】 基本セルの一例であるインバータ回路の本発明の配線パターン図である。
【図１８】 論理ユニットセルの一例であるフリップフロップの本発明の配線パターン図である。
【図１９】 図１８の論理ユニットセルが２個Ｘ方向に拡張して配列されるとともに、論理ユニットセルがＹ方向に隣接して配列された本発明の配線パターン図である。
【符号の説明】
１１ 半導体集積回路装置
１２ 基本セル
２１，４１ 論理ユニットセル
３１，８５ 論理ユニットセル内を接続する２層目の配線層
３２，４３，８１，８２ 論理ユニットセル間を接続する２層目の配線層
８７ ビア
【発明の属する技術分野】
本発明は、半導体集積回路装置及びその製造方法に係り、詳しくは基本セル（Basic cell) が規則的に配列され、その基本セルから論理ユニットセルが形成される半導体集積回路装置の配線層の配線パターンに関するものである。
基本セルを規則的に配列したマスタスライス型半導体集積回路（ゲートアレイ）、や基本セルとスタンダードセル、ＣＰＵコア、又は、アナログ回路とを混載してなるいわゆる複合化ＬＳＩ等では、ゲート数が益々増大している。そのために、基本セルで構成される論理ユニットセルを半導体集積回路装置の中央部にできるだけ多く配置して、その中央部に配置された論理ユニットセル間を接続するようにしている。
【０００２】
ところで、半導体集積回路装置の中央部に配置される論理ユニットセルが多くなればなるほど、論理ユニットセル間を接続する配線が複雑となっている。このため、配線作業に要する時間が増大し、また、無駄な基本セルが多数発生して半導体集積回路装置が大型化しており、効率のよい配線が望まれている。
【０００３】
【従来の技術】
図５に示されるように、従来の半導体集積回路装置５１の中央部には、長辺の長さａ、短辺の長さｂにてほぼ長方形状に形成された複数の基本セル５２がＸ方向及びＹ方向に規則的に格子状に配列されている。
図６に示されるように、各基本セル５２は、Ｐ＋拡散層５３、Ｎ＋拡散層５４及びポリシリコンよりなるゲート電極５５を有している。そして、図７に示されるように、各基本セル５２内にはｐチャネル型ＭＯＳトランジスタ５６，５７及びｎチャネル型ＭＯＳトランジスタ５８，５９が２つずつ形成されている。
【０００４】
ところで、ナンド回路、フリップフロップ等の各種の論理ユニットセルは必要とする数のトランジスタ５６，５７，５８，５９を確保するために、上記基本セル５２を複数個用いて形成される。このとき、Ｘ方向に配列された複数の基本セル５２（図５参照）を用い、すなわち、Ｘ方向を論理ユニットセルの拡張方向とし、その複数の基本セル５２を接続することにより、図８に示されるように、各論理ユニットセル６１が形成される。
【０００５】
ここで、１つの論理ユニットセル６１を形成するとき、同論理ユニットセル６１を構成する各基本セル５２内、及び、基本セル５２間の接続は、１層目配線（下層配線）で行われる。そして、１層目配線のみでは当該論理ユニットセル６１を形成することができない場合には、２層目配線（上層配線）を用いる。図８及び図９に示されるように、このときの２層目の配線層７１は、各論理ユニットセル６１内においてＹ方向に伸ばして形成される。
【０００６】
また、図９に示されるように、論理ユニットセル６１と、そのＹ方向に配置された他の論理ユニットセル６１との間を接続する場合には、各論理ユニットセル６１をＹ方向に縦断する２層目配線（上層配線）７６を用いる。このときの２層目の配線層７６は、各論理ユニットセル６１をＹ方向に縦断するように伸ばして形成される。
【０００７】
【発明が解決しようとする課題】
ところで、各論理ユニットセル６１は、Ｘ方向をその拡張方向として形成されるが、それぞれの有する基本セル５２の数は異なっている。したがって、図８及び図９に示されるように、論理ユニットセル６１内の２層目の配線層７１が形成されるＸ方向の位置と、そのＹ方向に配置されている論理ユニットセル６１内の２層目の配線層７１が形成されるＸ方向の位置とが一致することはまれである。また、これらＸ方向の位置を一致させようとしても、各論理ユニットセル６１内の基本セル５２は、Ｘ方向にその短辺が伸びていることから、その短辺の長さｂの範囲でそのような対応をすることはできない。
【０００８】
従って、論理ユニットセル６１間を接続するために、Ｙ方向に縦断する２層目の配線層７６を形成するとき、上記２層目の配線層７１によりその形成が妨げられることとなる。
そこで、Ｙ方向に縦断する２層目の配線層７６を形成できるようにするため、論理ユニットセル６１をＸ方向にずらした配置で形成することが行われている。しかし、論理ユニットセル６１をずらして形成するということは、図８に示されるように、論理ユニットセル６１として使用されない空領域８０が形成されることを意味する。そして、その空領域８０内に存在する基本セル５２は無駄なものとなる。従って、無駄となる基本セル５２を考慮して、更にゲート数を増大させる必要性が生じ、ひいては半導体集積回路装置５１の大型化を招くこととなる。
【０００９】
さらに、各論理ユニットセル６１内に形成される２層目の配線層７１と、Ｙ方向に縦断し論理ユニットセル６１間を接続する２層目の配線層７６とが、互いに障害とならないように配線設計をする作業は、多大な時間と労力を必要とする。本発明の目的は、複数の基本セルからなる論理ユニットセルが、一方向をその拡張方向とするとき、その論理ユニットセル内の接続及び論理ユニットセル間の接続を無駄な基本セルを生じることなく容易に行うことができる半導体集積回路装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明の構成によれば、第１の方向と、該第１の方向と直交する第２の方向とに格子状に配列された基本セルを有し、該第１の方向に多数配列された基本セルを使用して形成した論理ユニットセルを複数個設けた半導体集積回路の製造方法において、配線設計工程を有し、前記配線設計工程は、前記論理ユニットセル内に、前記第１の方向に延在するとともに前記第２の方向に配列される、複数個の２層目配線の前記第２の方向の形成位置に優先順位を設定する工程と、前記論理ユニットセル内を接続する前記２層目配線を前記優先順位の高い前記２層目配線の前記第２の方向の前記形成位置から順次形成する工程と、を有する。
【００１１】
また、請求項２に記載の発明の構成によれば、請求項１記載の半導体集積回路装置の製造方法において、前記配線設計工程は、前記論理ユニットセル内を接続する前記２層目配線の前記第２の方向の前記形成位置を除く前記第２の方向の前記形成位置に、複数の前記論理ユニットセルに渡って前記第１の方向に延在する前記２層目配線を形成する工程をさらに有する。
【００１２】
従って、論理ユニットセル内を接続する２層目配線の形成位置の使用状態は、上記優先順位の順番で容易に確認される。また、上記基本セルの第１の方向に拡張して複数個設けられる各論理ユニットセル間を接続する２層目配線の第２の方向の形成位置は、上記により使用が確認された位置を除くことで、上記各論理ユニットセル内の２層目配線と互いに障害とならないように設定される。このため、半導体集積回路装置に配線設計をする作業の効率が向上される。また、論理ユニットセル内を接続する２層目配線を基本セルの第１の方向に形成するため、論理ユニットセルを上記基本セルの第２の方向に拡張して複数個設けるときの２層目配線を形成する位置の融通性が向上し、余分な空領域が低減され、半導体集積回路の高集積化が図られる。
【００１４】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態について図１、図２、図６及び図７に従って説明する。
図１に示されるように、半導体集積回路装置１１の中央部には、長辺の長さａ、短辺の長さｂにてほぼ長方形状に形成された複数の基本セル１２がＸ方向及びＹ方向に規則的に格子状に配列されている。
【００１５】
各基本セル１２は、本実施形態では説明の便宜上、前記従来の技術で説明した基本セル５５と、同一の構成とする。即ち、図６に示すように、各基本セル１２は、Ｐ＋拡散層５３、Ｎ＋拡散層５４及びポリシリコンよりなるゲート電極５５を有している。そして、図７に示されるように、各基本セル１２内にはｐチャネル型ＭＯＳトランジスタ５６，５７及びｎチャネル型ＭＯＳトランジスタ５８，５９が２つずつ形成されている。
【００１６】
図１において半導体集積回路装置１１内に形成されるナンド回路、フリップフロップ等の各種の論理ユニットセル２１は必要とする数のトランジスタ５６，５７，５８，５９を確保するために、上記基本セル１２を複数個用いて形成される。このとき、Ｘ方向に配列された複数の基本セル１２を用い、すなわち、Ｘ方向を論理ユニットセルの拡張方向とし、その複数の基本セル１２を接続することにより、図２に示されるように、各論理ユニットセル２１が形成される。なお、同図２において、記号＋はＸ方向、若しくはＹ方向に所要の配線層を配線することが許容された設計ルールに基づくグリッドＧである。このグリッドＧのＹ方向における位置は説明の便宜上、座標Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５の５つの位置としている。
【００１７】
ここで、１つの論理ユニットセル２１を形成するとき、同論理ユニットセル２１を構成する各基本セル１２内、及び、基本セル１２間の接続は、１層目配線（下層配線）で行われる。そして、１層目配線のみでは当該論理ユニットセル２１を形成することができない場合には、２層目配線（上層配線）３１を用いる。
図２に示されるように、このときのこの論理ユニットセル２１内の２層目の配線層３１は、本実施形態では各論理ユニットセル２１内においてＸ方向に伸ばして形成される。しかも、この２層目の配線層３１のＹ方向における位置は座標Ｙ３に限定されている。なお、このように上記Ｙ方向の位置を座標Ｙ３に限定できるのは、各論理ユニットセル２１内の基本セル１２の長辺がＹ方向に伸びているためであり、その長辺の長さａの範囲での融通性を有するためである。
【００１８】
一方、論理ユニットセル２１と、そのＸ方向に配置された他の論理ユニットセル２１との間を接続する場合には、各論理ユニットセル２１をＸ方向に縦断する２層目配線（上層配線）を用いる。このときの複数の論理ユニットセル２１間を結ぶ２層目の配線層３２は、各論理ユニットセル２１をＸ方向に縦断するように伸ばして形成される。しかも、この２層目の配線層３２のＹ方向における位置は上記座標Ｙ３を除いた座標Ｙ１，Ｙ２，Ｙ４，Ｙ５としている。
【００１９】
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、各論理ユニットセル２１内を接続する２層目の配線層３１のＹ方向における位置は、座標Ｙ３のみに限定されている。従って、論理ユニットセル２１間を接続する２層目の配線層３２のＹ方向における位置は、上記座標Ｙ３以外の全て、すなわち座標Ｙ１，Ｙ２，Ｙ４，Ｙ５に限定することができる。このため、上記論理ユニットセル２１間を接続する２層目の配線層３２のＹ方向における位置の融通性を向上することができる。
【００２０】
（２）本実施形態では、論理ユニットセル２１の拡張方向と同じＸ方向に配置された論理ユニットセル２１間を接続するようにしたため、各論理ユニットセル２１の有する基本セル１２の数が異なっていても、論理ユニットセル２１間を接続する際に生じる余分な空領域、すなわち使用されない基本セル１２の数を低減し、半導体集積回路装置１１の高集積化を図ることができる。
【００２１】
（３）本実施形態では、論理ユニットセル２１間を接続する２層目の配線層３２のＹ方向における位置は、上記座標Ｙ３を除くことで、各論理ユニットセル２１内を接続する２層目の配線層３１と互いに障害とならないように容易に設定することができる。従って、半導体集積回路装置１１の配線設計をする作業の効率を向上することができる。
【００２２】
（４）本実施形態では、各論理ユニットセル２１内を接続する２層目の配線層３１が、論理ユニットセル２１間を接続する２層目の配線層３２の障害となる位置を座標Ｙ３のみの最小限とすることができる。
（第２実施形態）
以下、本発明を具体化した第２実施形態について図３及び図４に従って説明する。なお、本実施形態においては、各論理ユニットセル内を接続する２層目の配線層のＹ方向における位置を、１つの座標のみに限定するのではなく、複数の固定の座標に限定し、これら固定の座標に配線の優先順位を設定したことが前記第１実施形態と異なる。
【００２３】
図３に示されるように、論理ユニットセル４１は、Ｘ方向をその拡張方向として形成される。なお、同図３において、記号＋はＹ方向、若しくはＹ方向に所要の配線層を配線することが許容された設計ルールに基づくグリッドＧである。このグリッドＧのＹ方向における位置は座標Ｙ１１，Ｙ１２，Ｙ１３，Ｙ１４，Ｙ１５，Ｙ１６，Ｙ１７，Ｙ１８，Ｙ１９，Ｙ２０の１０個の位置としている。そして、共通の座標を有する一連のグリッドＧそれぞれを、チャネルＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０としている。
【００２４】
ここで、１つの論理ユニットセル４１を形成するとき、同論理ユニットセル４１を構成する各基本セル１２内、及び、基本セル１２間の接続は、１層目配線（下層配線）で行われる。そして、１層目配線のみでは当該論理ユニットセル４１を形成することができない場合には、２層目配線（上層配線）４２を用いる。このときの２層目の配線層４２（図４参照）は、各論理ユニットセル４１内においてＸ方向に伸ばして形成される。また、この２層目の配線層４２が配線されるチャネルは、チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０の４チャネルに限定している。なお、このように配線されるチャネルをチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０に限定できるのは、各論理ユニットセル４１内の基本セル１２の長辺がＹ方向に伸びているためであり、その長辺の長さａの範囲での融通性を有するためである（図１参照）。
【００２５】
さらに、これら４つのチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０には、上記２層目の配線層４２を配線する優先順位が設定されている。すなわち、各論理ユニットセル４１内において、必要とする上記２層目の配線層４２の数が増加するに従い、順番にチャネルＣ１，チャネルＣ１０、チャネルＣ５、チャネルＣ６を使用していくようにしている。例えば、図４（ａ）に示される論理ユニットセル４１内には４本の２層目の配線層４２が配線されるため、チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０が使用されている。また、図４（ｂ）に示される論理ユニットセル４１内には２本の２層目の配線層４２が配線されるため、チャネルＣ１，Ｃ１０が使用されている。さらに、図４（ｃ）に示される論理ユニットセル４１内には３本の２層目の配線層４２が配線されるため、チャネルＣ１，Ｃ５，Ｃ１０が使用されている。
【００２６】
一方、図３において、論理ユニットセル４１と、そのＸ方向に配置された論理ユニットセル４１との間を接続する場合には、図４に示すように各論理ユニットセル２１をＸ方向に縦断する２層目配線（上層配線）４３を用いる。このときの２層目の配線層４３は、各論理ユニットセル４１をＸ方向に縦断するように伸ばして形成される。また、この２層目の配線層４３が配線されるチャネルは、最低でも上記チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０を除いたチャネルＣ２，Ｃ３，Ｃ４，Ｃ７，Ｃ８，Ｃ９が確保されている。例えば、図４（ａ）〜（ｃ）に示される論理ユニットセル４１間を接続する場合、図４（ａ）に示される論理ユニットセル４１内に４本の２層目の配線層４２が配線されるため、チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０が使用されている。従って、図４（ａ）〜（ｃ）に示される論理ユニットセル４１間を接続する２層目の配線層は、残りのチャネルＣ２，Ｃ３，Ｃ４，Ｃ７，Ｃ８，Ｃ９に配線される。
【００２７】
以上詳述したように、本実施形態によれば、前記第１実施形態の（１）〜（３）と同様の効果に加え、以下に示す効果が得られるようになる。
（１）本実施形態では、各論理ユニットセル４１内を接続する２層目の配線層４２は、チャネルＣ１，Ｃ５，Ｃ６，Ｃ１０を使用して配線される。また、このときのチャネルは、チャネルＣ１，チャネルＣ１０、チャネルＣ５、チャネルＣ６の順番の優先順位で使用される。従って、各論理ユニットセル４１内を接続する２層目の配線層４２のチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０の使用状態は、上記優先順位の順番で容易に確認される。これにより、上記論理ユニットセル４１間を接続する２層目の配線層が使用できるチャネルＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０は、上記により使用が確認されたチャネルを除くことで、容易に設定される。従って、半導体集積回路装置１１の配線設計をする作業の効率をさらに向上することができる。
【００２８】
尚、本発明の実施の形態は上記第１及び第２実施形態に限定されるものではなく、次のように変更してもよい。
・前記第１実施形態においては、各論理ユニットセル２１内を接続する２層目の配線層３１のＹ方向における位置を座標Ｙ３に固定したが、これは座標Ｙ１，Ｙ２，Ｙ４，Ｙ５のいずれか１つの座標に固定するようにしてもよい。
【００２９】
・前記第２実施形態においては、各論理ユニットセル４１内を接続する２層目の配線層４２が使用できるチャネルをチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０とし、その優先順位をチャネルＣ１，チャネルＣ１０，チャネルＣ５，チャネルＣ６の順番に設定したが、この優先順位は上記以外の優先順位に設定してもよい。
・前記第２実施形態においては、各論理ユニットセル４１内を接続する２層目の配線層４２が使用できるチャネルをチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０に固定したが、使用できるチャネルを上記以外の組み合わせからなるチャネルに固定してもよい。また、そのときのチャネル数は、２〜９つのいずれかであればよい。そして、この場合にも、同様に各チャネルに対して優先順位を設定する。
（第３実施形態）
以下、本発明の半導体集積回路装置の製造方法を具体化した第3 実施形態について図１０に従って以下説明する。
【００３０】
図１０には半導体集積回路装置の製造方法の主要な工程をフローチャートで示す。なお、このフローチャートに示されされていないその他の工程、例えば、1 層目配線層の形成等の工程については定法によるものとし、説明を省略する。
まず、複数個ある２層目配線形成位置（形成可能チャネル）に、2 層目配線を形成する優先順位を予め設定する（Ｓ１）。この2 層目配線は論理ユニットセル内を接続するためのものであり、例えば、前記第２実施形態における2 層目配線４２に対応する。また、同様に、優先順位が設定される２層目配線形成位置は前記第２実施形態におけるチャネルＣ１，Ｃ５，Ｃ６，Ｃ１０に対応する。
【００３１】
つぎに、論理ユニットセル内を接続する配線層を決定する（Ｓ２）。
つぎに、１層目配線層の形成位置に空きがあるか判断する（Ｓ３）。そして、空きがあるときは、１層目配線層のその空いた形成位置に配線層を形成する（Ｓ４）。一方、空きがないときは、優先順位の高い２層目配線形成位置が空いているか判断する（Ｓ５）。
【００３２】
優先順位の高い２層目配線形成位置が空いているか判断して（Ｓ５）、空いているときは、その優先順位の２層目配線形成位置に配線層を形成する（Ｓ６）。一方、優先順位の高い２層目配線形成位置が空いていないときは、優先順位が次に高い２層目配線形成位置が空いているか判断する（Ｓ７）。
優先順位が次に高い２層目配線形成位置が空いているか判断して（Ｓ７）、空いているときは、その優先順位の２層目配線形成位置に配線層を形成する（Ｓ６）。一方、優先順位が次に高い２層目配線形成位置が空いていないときは、さらにその次に優先順位が高い２層目配線形成位置が空いていないか判断する工程を順次繰り返す（Ｓ７）。
【００３３】
上記各工程を経て、配線層を形成した後（Ｓ４、Ｓ６）、ついで、必要な配線層を全て形成したか判断する（Ｓ８）。そして、必要な配線層の形成が全数完了していないときは、論理ユニットセル内を接続する配線層を決定する（Ｓ２）工程に戻って、つぎの配線層を形成する（Ｓ３〜Ｓ８）。一方、必要な配線層の形成が全て完了しているときは、つぎの別の製造工程に移る。
【００３４】
上記した本実施形態では、２層目配線層を形成する方向については、特に限定していない。２層目配線層を形成する方向は、第２の実施形態と同様に基本セルの拡張方向と同一であってもよく、また、従来のものと同様に基本セルの拡張方向と直交する方向であってもよい。
以上説明した本実施の形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、予め設定した２層目配線形成位置（形成可能チャネル）が優先順位の順に使用され、各論理ユニット内を接続する２層目の配線層は、その優先順位の２層目配線形成位置に形成される。従って、各論理ユニット内を接続する２層目の配線層のチャネルの使用状態は、上記優先順位の順番で容易に確認される。これにより、上記論理ユニットセル間を接続する２層目の配線層が使用できるチャネルは、上記により使用が確認されたチャネルを除くことで容易に設定される。従って、半導体集積回路装置の配線設計をする作業の効率を更に向上することができる。
（２）上記のように、2 層目配線層を基本セルの拡張方向に形成すると、論理ユニットセルを上記基本セルの拡張方向に拡張して複数個設けるときには、2 層目配線を形成する位置の融通性が向上し、余分な空領域が低減され、半導体集積回路装置の高集積化が図られる。
（従来例及び本実施の形態例における配線パターンの具体例）
最後に図１〜図９で示した従来例及び本実施の形態例における配線パターンの具体例について図１１〜図１９に従って説明する。
【００３５】
まず、従来例の配線パターンについて図１１〜図１６に従って説明する。
図１１に基本セル１２，５２を構成するトランジスタの回路を示す。これは、図７に示したｐチャネル型ＭＯＳトランジスタ５６，５７及びｎチャネル型ＭＯＳトランジスタ５８，５９のうちの１組に対応するものである。
図１１に示すように、入力端子Ａに電圧が印加されると、ｐチャネル型ＭＯＳトランジスタ７０を介して参照符号８１で示す電源電圧Ｖｄｄが出力端子Ｘに印加される。一方、入力端子Ａの電圧が解除されると、ｎチャネル型ＭＯＳトランジスタ７１を介して参照符号８２で示すグラウンド電圧Ｖｓｓが出力端子Ｘに印加される。
【００３６】
図１２に上記図１１のトランジスタ回路で構成されるインバータ回路の論理シンボルを示す。入力端子Ａに信号を与えると、出力端子Ｘにおいて入力端子Ａの信号と反転した信号が得られる。
図１３中上方に、上記インバータ回路９０を用いた１ビットのＤフリップフロップの等価回路を示す。すなわち、このＤフリップフロップは論理ユニットセル２１，４１，６１の一例である。なお、同図１３中下方には、このＤフリップフロップに使用されるクロック回路を示す。
【００３７】
図１３において、Ｄフリップフロップには２つのラッチ回路が設けられている。ここで、記号Ｄはフリップフロップの入力端子を、記号Ｑはフリップフロップの出力端子を、記号ＸＱはフリップフロップの反転出力端子を、記号ＣＫはフリップフロップのクロック入力端子を、記号ＣＫＯはクロック出力端子を、記号ＸＣＫＯはクロック反転出力端子を、それぞれ示す。
【００３８】
図１４に、図１２のインバータ回路９０を形成する従来の配線パターン例を示す。すなわち、基本セル５２における配線パターン例である。
図１４において、参照符号８３は拡散層又はポリシリコンと第１又は第２の配線層とのコンタクトを示し、参照符号８４は１層目の配線層と論理ユニットセル６１内を接続する２層目の配線層７１とを接続するビアを示す。なお、前記した参照符号と対応して示すように、基板上には、Ｐ+ 拡散層５３、Ｎ+ 拡散層５４、及びゲート電極５５が形成されている。
【００３９】
ここで、電源電圧（Ｖｄｄ）及びグラウンド電圧（Ｖｓｓ）とされる、図１４中Ｙ方向に延設された配線層８１、８２は、後述する論理ユニットセル６１間を接続する２層目の配線層７６の一部を構成する。この場合、第１の配線層（図１４においてハッチングを施した太線で示す。以下、同じ。）は、ゲート電極５５間、Ｐ+ 拡散層５３及びＮ+ 拡散層５４のドレーン間、又はＰ+ 拡散層５３及びＮ+ 拡散層５４のソース間等を接続するように形成されている。なお、ここでは、論理ユニットセル６１内を接続する２層目の配線層７１は形成されていない。
【００４０】
図１５に、図１３のフリップフロップを形成する従来の配線パターン例を示す。すなわち、論理ユニットセル６１内における配線パターン例である。
図１５において、論理ユニットセル６１は、図１４に示すようなインバータ回路９０（基本セル５２）がＸ方向に拡張して６個使用されることにより１個の論理ユニットセルとされている。この場合、論理ユニットセル６１内を接続する２層目の配線層７１（図１５中太い実線で示し、その１つに例示的に参照符号８５を付す。以下、同じ。）は、ゲート電極５５とＰ+ 拡散層５３又はＮ+ 拡散層５４のドレーン間、あるいはＰ+ 拡散層５３のドレーンとＮ+ 拡散層５４のソース間等を接続するようにＹ方向に延出して形成されている。
【００４１】
図１６に、図１５の論理ユニットセル６１が２個Ｙ方向に拡張して配列された例を示す。
前記のように、論理ユニットセル６１内を接続する２層目の配線層７１（８５）は、２個の論理ユニットセル６１において、Ｘ座標上（図１６中チャネル−Ｃ４〜Ｃ９、ＣＡ〜ＣＷ）の異なる位置にＹ方向に延出して形成されている。したがって、これら２層目の配線層７１と重ならないように論理ユニットセル６１間を接続する２層目の配線層７６（８１、８２）を形成するために、２個の論理ユニットセル６１はＸ方向に２個の基本セル５２分ずらして、配置されている。その結果、論理ユニットセル６１として使用されない空領域８０が生じている。すなわち、図１６では、図１４のインバータ回路９０（図中、基本セル５２として表示。）が座標（Ｈ０、Ｃ４）及び座標（Ｈ９、Ｃ８）を対角とする四角形上及び座標（ＨＡ、ＣＫ）及び座標（ＨＪ、ＣＯ）を対角とする四角形上に計２個形成され、一方、図１５のフリップフロップ６１（論理ユニットセル６１と同一参照符号を付す。）が座標（Ｈ０、Ｃ８）及び座標（Ｈ９、ＣＷ）を対角とする四角形上と、座標（ＨＡ、−Ｃ４）及び座標（ＨＪ、ＣＫ）を対角とする四角形上に計２個形成されている。なお、論理ユニットセル６１間を接続して２層目の配線層７６（８１、８２）が形成されている。
【００４２】
図１６において、２個のフリップフロップ６１の基本セル５２がＸ座標において重なり合う、例えば、座標（Ｈ０、Ｃ８）及び座標（ＨＪ、ＣＣ）を対角とする四角形上の領域には、座標（ＨＢ、Ｃ９）と座標（ＨＧ、Ｃ９）間、座標（Ｈ０、ＣＢ）と座標（Ｈ２、ＣＢ）間、および座標（Ｈ７、ＣＢ）と座標（Ｈ９、ＣＢ）間に計３個のフリップフロップ６１内を接続する２層目の配線層７１が形成されている。すなわち、Ｘ座標（チャネル）Ｃ８，Ｃ９，ＣＡ，ＣＢ，ＣＣ計５つのうち、Ｘ座標Ｃ８，Ｃ９，ＣＢ，ＣＣ計４つに既に２層目の配線層７１が形成されている。したがって、論理ユニットセル６１間を接続して２層目の配線層７６をさらに形成するときは、２層目の配線層７１が形成されていないＸ座標ＣＡにのみ２層目の配線層７６を形成することができ、配線を形成する際の融通性は低い。
【００４３】
上記図１６は、２層目の配線層７１と重ならないように２層目の配線層７６を形成するために、２個の論理ユニットセル６１がＸ方向に２個の基本セル５２分ずらして、配置された例であるが、これに対して、前記したように、Ｙ方向に拡張された２個の論理ユニットセル６１がＸ座標上同一の領域に形成され、しかも、論理ユニットセル６１内を接続する２層目の配線層７６もＸ座標上同一の領域に形成される場合がある。すなわち、例えば、図１６において、下方の論理ユニットセル６１が座標（ＨＡ，Ｃ８）及び座標（ＨＪ，ＣＷ）を対角とする四角形上の領域に形成され、論理ユニットセル６１内を接続する２層目の配線層７１が、座標（ＨＢ、Ｃ９）と座標（ＨＧ、Ｃ９）間、座標（Ｈ０、Ｃ９）と座標（Ｈ２、Ｃ９）間、および座標（Ｈ７、Ｃ９）と座標（Ｈ９、Ｃ９）間に計３個形成されるような場合である。この場合、論理ユニットセル６１間を接続して２層目の配線層７６をさらに形成するときは、２層目の配線層７１が形成されていないＸ座標ＣＡ、ＣＢの２箇所のうちのいずれかを選択して使用することができ、図１６の場合に比べて配線の融通性が高い。しかしながら、このようなケースが稀にしか生じないことは明らかである。
【００４４】
つぎに、本発明の配線パターンについて図１７〜図１９を参照して説明する。ここで、本発明の配線パターンにおいて、上記従来例と同一の構成要素については同一の参照符号を付し、説明を省略する。
図１７に、前記図１２のインバータ回路９０を形成する本発明の配線パターン例を示す。すなわち、基本セル１２における配線パターン例である。
【００４５】
図１７において、参照符号８７はポリシリコンと第１又は第２の配線層とのコンタクトおよび１層目の配線層と論理ユニットセル２１，４１（以下、２１のみ表示する。）内を接続する２層目の配線層３１とを接続するビアが重なった状態にあるビアを示す。
ここで、電源電圧Ｖｄｄ及びグラウンド電圧Ｖｓｓとされる配線層８１、８２は、Ｘ方向に延出して形成されており、後述する論理ユニットセル２１間を接続する２層目の配線層３２，４３（以下、３２のみ表示する。）の一部を構成する。なお、ここでは、論理ユニットセル２１内を接続する２層目の配線層３１は形成されていない。
【００４６】
図１８に、前記図１３のフリップフロップを形成する本発明の配線パターン例を示す。すなわち、論理ユニットセル２１内における配線パターン例である。
図１８において、論理ユニットセル２１は、図１７に示すような基本セル１２がＸ方向に拡張して６個使用されることにより１個の論理ユニットセルとされている。この場合、論理ユニットセル２１内を接続する２層目の配線層３１（図１８中太い実線で示し、その１つに例示的に参照符号８５を付す。以下、同じ。）は、複数個のゲート電極５５間を接続するようにＸ方向に延出して形成されている。
【００４７】
図１９に、図１８の論理ユニットセル２１が２個Ｘ方向に拡張して配列され、また、このようにＸ方向に２個拡張された論理ユニットセル２１がＹ方向に２列隣接して配置された例を示す。この場合、上方と下方の２個ずつの論理ユニットセル２１はグラウンド電圧Ｖｓｓとしての２層目の配線層８２を共用するように構成されている。一方、論理ユニットセル２１はＸ方向に拡張して形成されるため、上方と下方の論理ユニットセル２１間を接続する２層目の配線層は形成する必要がない。したがって、上方と下方の論理ユニットセル２１間の配置関係を考慮する必要がないことから、上方と下方の論理ユニットセル２１は従来例のような空領域８０を設けることなくそれぞれＸ方向に連続的に拡張して形成される。なお、この場合、第２実施形態例と異なり、論理ユニットセル２１内を接続する２層目の配線層３１の形成位置はＣ５，Ｃ６の順に高い優先順位が設定されている。
【００４８】
図１９において、例えば、下方の２個のフリップフロップ２１の拡張方向（Ｘ方向）に着目すると、Ｙ座標（チャネル）Ｃ１〜Ｃ１０計１０のうち、上記のとおりＹ座標Ｃ５，Ｃ６の計２つのみに既に２層目の配線層３１が形成されている。したがって、論理ユニットセル２１間をＸ方向に接続して２層目の配線層をさらに形成するときは、２層目の配線層３１が形成されていないＹ座標Ｃ１〜Ｃ４、Ｃ７〜Ｃ１０の計８つのうちのいずれかを選択して使用することができ、従来例に比べて配線の融通性が高い。
【００４９】
以上の説明に関して更に以下のような態様が考えられる。前記請求項１または２に記載の半導体集積回路装置の製造方法において、予め固定される拡張方向に形成される論理ユニットセル内の２層目配線層の形成位置は、複数個である半導体集積回路装置の製造方法。
【００５０】
【発明の効果】
請求項１または２に記載の発明によれば、半導体集積回路装置に配線設計をする作業の効率が向上され、また、論理ユニットセルを上記基本セルの第１の方向に拡張して複数個設ける際の使用されない基本セルの数を低減し、半導体集積回路装置の高集積化が図られる。
【図面の簡単な説明】
【図１】第１実施形態の基本セルの配列態様を示す平面図である。
【図２】第１実施形態の半導体集積回路装置を示す部分平面図である。
【図３】第２実施形態の半導体集積回路装置を示す部分平面図である。
【図４】第２実施形態の半導体集積回路装置を示す部分平面図である。
【図５】従来の基本セルの配列態様を示す平面図である。
【図６】基本セルを示す平面図である。
【図７】基本セルを示す回路図である。
【図８】従来の半導体集積回路装置を示す部分平面図である。
【図９】従来の半導体集積回路装置を示す部分平面図である。
【図１０】 第３実施形態の半導体集積回路装置の製造方法を説明するためのフローチャートである。
【図１１】 基本セルを構成するトランジスタの回路図である。
【図１２】 図１１のトランジスタ回路で構成されるインバータ回路の論理シンボル図である。
【図１３】 論理ユニットセルの一例であるフリップフロップの論理シンボル回路図である。
【図１４】 基本セルの一例であるインバータ回路の従来の配線パターン図である。
【図１５】 論理ユニットセルの一例であるフリップフロップの従来の配線パターン図である。
【図１６】 図１５の論理ユニットセルが２個Ｙ方向に拡張して配列された従来の配線パターン図である。
【図１７】 基本セルの一例であるインバータ回路の本発明の配線パターン図である。
【図１８】 論理ユニットセルの一例であるフリップフロップの本発明の配線パターン図である。
【図１９】 図１８の論理ユニットセルが２個Ｘ方向に拡張して配列されるとともに、論理ユニットセルがＹ方向に隣接して配列された本発明の配線パターン図である。
【符号の説明】
１１ 半導体集積回路装置
１２ 基本セル
２１，４１ 論理ユニットセル
３１，８５ 論理ユニットセル内を接続する２層目の配線層
３２，４３，８１，８２ 論理ユニットセル間を接続する２層目の配線層
８７ ビア
Claims (2)
- 第１の方向と、該第１の方向と直交する第２の方向とに格子状に配列された基本セルを有し、該第１の方向に多数配列された基本セルを使用して形成した論理ユニットセルを複数個設けた半導体集積回路の製造方法において、
配線設計工程を有し、
前記配線設計工程は、
前記論理ユニットセル内に、前記第１の方向に延在するとともに前記第２の方向に配列される、複数個の２層目配線の前記第２の方向の形成位置に優先順位を設定する工程と、
前記論理ユニットセル内を接続する前記２層目配線を前記優先順位の高い前記２層目配線の前記第２の方向の前記形成位置から順次形成する工程と、
を有することを特徴とする半導体集積回路の製造方法。 - 請求項１記載の半導体集積回路装置の製造方法において、
前記配線設計工程は、前記論理ユニットセル内を接続する前記２層目配線の前記第２の方向の前記形成位置を除く前記第２の方向の前記形成位置に、複数の前記論理ユニットセルに渡って前記第１の方向に延在する前記２層目配線を形成する工程をさらに有することを特徴とする半導体集積回路装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28710299A JP4279955B2 (ja) | 1998-12-08 | 1999-10-07 | 半導体集積回路装置及びその製造方法 |
| US09/454,997 US6501106B1 (en) | 1998-12-08 | 1999-12-06 | Semiconductor integrated circuit device and method of producing the same |
| KR1019990055376A KR100586751B1 (ko) | 1998-12-08 | 1999-12-07 | 반도체 집적 회로 장치 및 그 제조 방법 |
| TW088121396A TW424320B (en) | 1998-12-08 | 1999-12-07 | Semiconductor integrated circuit device and method of producing the same |
| DE69942661T DE69942661D1 (de) | 1998-12-08 | 1999-12-08 | Integriertes Halbleiterschaltkreisbauelement und dessen Herstellungsverfahren |
| EP99309862A EP1009031B1 (en) | 1998-12-08 | 1999-12-08 | Semiconductor integrated circuit device and method of producing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34818898 | 1998-12-08 | ||
| JP10-348188 | 1998-12-08 | ||
| JP28710299A JP4279955B2 (ja) | 1998-12-08 | 1999-10-07 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232164A JP2000232164A (ja) | 2000-08-22 |
| JP4279955B2 true JP4279955B2 (ja) | 2009-06-17 |
Family
ID=26556586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28710299A Expired - Fee Related JP4279955B2 (ja) | 1998-12-08 | 1999-10-07 | 半導体集積回路装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6501106B1 (ja) |
| EP (1) | EP1009031B1 (ja) |
| JP (1) | JP4279955B2 (ja) |
| KR (1) | KR100586751B1 (ja) |
| DE (1) | DE69942661D1 (ja) |
| TW (1) | TW424320B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5028714B2 (ja) * | 2001-03-30 | 2012-09-19 | 富士通セミコンダクター株式会社 | 半導体集積回路装置、および配線方法 |
| US7402846B2 (en) * | 2005-10-20 | 2008-07-22 | Atmel Corporation | Electrostatic discharge (ESD) protection structure and a circuit using the same |
| JP4882455B2 (ja) * | 2006-03-31 | 2012-02-22 | 富士通セミコンダクター株式会社 | 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910005605B1 (en) * | 1987-06-08 | 1991-07-31 | Fujitsu Ltd | Master-slice type semiconductor device imbeded multi gate |
| US5053993A (en) * | 1987-06-08 | 1991-10-01 | Fujitsu Limited | Master slice type semiconductor integrated circuit having sea of gates |
| JPH0254576A (ja) * | 1988-08-18 | 1990-02-23 | Mitsubishi Electric Corp | ゲートアレイ |
| EP0523967B1 (en) * | 1991-07-18 | 1999-09-22 | Fujitsu Limited | Transistor arrangement for forming basic cell of master-slice type semiconductor integrated circuit device and master-slice type semiconductor integrated circuit device |
| JP3989038B2 (ja) * | 1996-04-17 | 2007-10-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
1999
- 1999-10-07 JP JP28710299A patent/JP4279955B2/ja not_active Expired - Fee Related
- 1999-12-06 US US09/454,997 patent/US6501106B1/en not_active Expired - Lifetime
- 1999-12-07 KR KR1019990055376A patent/KR100586751B1/ko not_active IP Right Cessation
- 1999-12-07 TW TW088121396A patent/TW424320B/zh not_active IP Right Cessation
- 1999-12-08 EP EP99309862A patent/EP1009031B1/en not_active Expired - Lifetime
- 1999-12-08 DE DE69942661T patent/DE69942661D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000047953A (ko) | 2000-07-25 |
| US20020190277A1 (en) | 2002-12-19 |
| EP1009031B1 (en) | 2010-08-11 |
| US6501106B1 (en) | 2002-12-31 |
| TW424320B (en) | 2001-03-01 |
| EP1009031A2 (en) | 2000-06-14 |
| JP2000232164A (ja) | 2000-08-22 |
| KR100586751B1 (ko) | 2006-06-08 |
| DE69942661D1 (de) | 2010-09-23 |
| EP1009031A3 (en) | 2003-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100477042B1 (ko) | 반도체 집적 회로 및 스탠더드 셀 배치 설계 방법 | |
| KR100433025B1 (ko) | 반도체장치,반도체집적회로장치,플립플롭회로,배타적논리합회로,멀티플렉서및가산기 | |
| JP3420694B2 (ja) | スタンダードセル方式の集積回路 | |
| US6765245B2 (en) | Gate array core cell for VLSI ASIC devices | |
| JP3179800B2 (ja) | 半導体集積回路装置 | |
| JP2016192560A (ja) | 複数のプログラマブル領域を有するゲートアレイ構造 | |
| JPS6114734A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0851353A (ja) | ＢｉＣＭＯＳおよびＣＭＯＳゲートアレイ用の基本セル | |
| JPH10335612A (ja) | 高密度ゲートアレイセル構造およびその製造方法 | |
| JP2012227395A (ja) | 半導体集積回路装置 | |
| JP2001044397A (ja) | 半導体集積回路 | |
| JP4279955B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH04216668A (ja) | 半導体集積回路 | |
| JPH10173055A (ja) | セルベース半導体装置及びスタンダードセル | |
| JP2002170930A (ja) | 半導体装置、その製造方法および記憶媒体 | |
| JP2000223575A (ja) | 半導体装置の設計方法、半導体装置および半導体装置の製造方法 | |
| JPH0371789B2 (ja) | ||
| JP2002319665A (ja) | Ｃｍｏｓ型基本セル及びこれを使用した半導体集積回路の製造方法 | |
| JP2001035922A (ja) | 半導体集積回路 | |
| JP2671883B2 (ja) | 半導体集積回路装置 | |
| JPH07130972A (ja) | 半導体集積回路装置 | |
| EP0495990A1 (en) | Semiconductor device | |
| JPS59181643A (ja) | 半導体集積回路 | |
| JP2001036050A (ja) | 半導体集積回路用の基本セル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |