JP4211465B2 - パルス幅変調回路 - Google Patents
パルス幅変調回路 Download PDFInfo
- Publication number
- JP4211465B2 JP4211465B2 JP2003107276A JP2003107276A JP4211465B2 JP 4211465 B2 JP4211465 B2 JP 4211465B2 JP 2003107276 A JP2003107276 A JP 2003107276A JP 2003107276 A JP2003107276 A JP 2003107276A JP 4211465 B2 JP4211465 B2 JP 4211465B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- current
- pulse width
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえばオーディオアンプに用いられるパルス幅変調回路に関する。
【０００２】
【従来の技術】
従来、オーディオアンプでは、オーディオ信号をパルス幅変調（ＰＷＭ）してその変調信号を出力するパルス幅変調回路が用いられている（たとえば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−１２４８５９号公報
【０００４】
図８は、たとえば無安定マルチバイブレータを利用したパルス幅変調回路の一例（従来例１とする）を示す図である。この図によるパルス幅変調回路は、定電流ｉを出力する定電流部Ｋと、第１トランジスタＱ３からなる第１オン・オフ回路の出力端（コレクタ）と第２トランジスタＱ４からなる第２オン・オフ回路の入力端（ベース）とが、第１コンデンサＣ１とこの第１コンデンサＣ１に定電流ｉの一部ｉ1を充電電流として供給する抵抗Ｒ１とトランジスタＱ１とからなる第１電流供給回路で結合されるとともに、第２トランジスタＱ４からなる第２オン・オフ回路の出力端（コレクタ）と第１トランジスタＱ３からなる第１オン・オフ回路の入力端（ベース）とが第２コンデンサＣ２とこの第２コンデンサＣ２に定電流ｉの残りｉ2（＝ｉ−ｉ1）を充電電流として供給する抵抗Ｒ２とトランジスタＱ２とからなる第２電流供給回路で結合された無安定マルチバイブレータからなるパルス信号生成部と、第１電流供給回路のトランジスタＱ１のベースにオーディオ出力源ＡＵからのオーディオ信号（変調信号）を入力することにより第１コンデンサＣ１の充電電流ｉ1と第２コンデンサＣ２の充電電流ｉ2との電流比ｋ（＝ｉ2／ｉ1）を変化させてパルス信号生成部から発生されるパルス信号のパルス幅変調を行うパルス幅変調部とで構成されている。
【０００５】
図８に示すパルス幅変調回路は、第１および第２電流供給回路（差動増幅回路）に対して定電流部Ｋから定電流ｉが供給されており、トランジスタＱ１のベースに入力されるオーディオ信号のレベル変動に応じて第１コンデンサＣ１に供給される電流ｉ1と第２コンデンサＣ２に供給される電流ｉ2とがｉ1＋ｉ2＝ｉの関係を保持しながら変化するようになっている。電流ｉ1，ｉ2による第１および第２コンデンサＣ１，Ｃ２の充電動作によって第１トランジスタＱ３と第２トランジスタＱ４とが交互にオン・オフをするため、オーディオ信号に基づいて充電電流ｉ1，ｉ2の電流比ｋが変化し、この電流比ｋの変化に応じて第２トランジスタＱ４のオン期間とオフ期間とが変化するようになっている。すなわち、オーディ信号の振幅の変化に応じて第２トランジスタＱ４のコレクタ端子から出力されるパルス信号のパルス幅が変化するようになっている。
【０００６】
図９は、上記パルス幅変調回路の各点における波形を示す図であるが、第１コンデンサＣ１の充電時間は、第２トランジスタＱ４から出力されるパルス信号のオフ期間Ｔ１を決定し、第２コンデンサＣ２の充電時間は、同パルス信号のオン期間Ｔ２を決定する。この場合、パルス幅変調信号ＰＷＭの周期Ｔは、Ｔ＝Ｔ１＋Ｔ２で表される。
【０００７】
【発明が解決しようとする課題】
ところが、各トランジスタＱ３，Ｑ４は、それらの固有のスイッチング特性によりスイッチング動作において応答遅れ時間を有する。そのため、上記パルス幅変調回路の各点における実際の波形は、上記スイッチング動作の応答遅れ時間によって、図１０に示すような波形となる。すなわち、本来ならば、第１コンデンサＣ１の充電時間ｔ1は、第２トランジスタＱ４から出力されるパルス信号のオフ期間Ｔ１と等しく、また、第２コンデンサＣ２の充電時間ｔ2は、同パルス信号のオン期間Ｔ２と等しくなるが、上記各トランジスタＱ３，Ｑ４によるスイッチング動作の応答遅れ時間をΔｔとすれば、それによって、パルス信号のオフ期間Ｔ１はｔ1＋Δｔとなり、パルス信号のオン期間Ｔ２はｔ2＋Δｔとなる。
【０００８】
図８におけるｄ点の波形（パルス幅変調信号ＰＷＭのパルス波形）においてデューティ比が５０％であるとき（オーディオ信号が無変調のとき）、上記各トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔは、第１コンデンサＣ１の充電時間ｔ1や第２コンデンサＣ２の充電時間ｔ2に比べ比較的短いために、応答遅れ時間Δｔのパルス周期に与える影響は比較的小さい。デューティ比が５０％（ｔ1＝ｔ2）のときには、ｔ1＋Δｔ：ｔ2＋Δｔ＝１：１であり、デューティ比に影響しないからである。しかしながら、たとえばオーディオ信号のレベルが変動し変調がかけられることにより、パルス幅変調信号ＰＷＭのパルス周期において、たとえばそのパルス信号のオン期間Ｔ１またはオフ期間Ｔ２のいずれかが無変調時に比べ短くなると、上記各トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔのパルス周期に与える影響が比較的大きくなる。そのため、適切なパルス幅の変調信号が出力できなくなり、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることになるといった問題点がある。
【０００９】
図１１は、無安定マルチバイブレータを利用したパルス幅変調回路の他の一例（従来例２とする）を示す図である。この図によるパルス幅変調回路は、第１コンパレータＣＰ１および第１トリガー素子ＴＲ１からなる第１オン・オフ回路の出力端（第１トリガー素子ＴＲ１の出力）と第２コンパレータＣＰ２および第２トリガー回路ＴＲ２からなる第２オン・オフ回路の入力端（第２コンパレータＣＰ２の入力端子）とが、第１コンデンサＣ１１とこの第１コンデンサＣ１１に第１充電電流ｉ1を供給する電流供給素子ＣＣ１と第１コンデンサＣ１１を放電させるための第１スイッチング素子ＳＷ１と、からなる第１の電流供給回路で結合されるとともに、第２オン・オフ回路の出力端（第２トリガー素子ＴＲ２の出力）と第１オン・オフ回路の入力端（第１コンパレータＣＰ１の入力端子）とが、第２コンデンサＣ１２とこの第２コンデンサＣ１２に上記第１充電電流ｉ1に対して所定の電流比を有する第２充電電流ｉ2（＝ｉ−ｉ1）を供給する電流供給素子ＣＣ２と第２コンデンサＣ１２を放電させるための第２スイッチング素子ＳＷ２とからなる第２の電流供給回路で結合された無安定マルチバイブレータからなるパルス信号生成部と、第１電流供給回路にオーディオ出力源ＡＵからのオーディオ信号（変調信号）を入力することにより第１コンデンサＣ１１の充電電流ｉ1と第２コンデンサＣ１２の充電電流ｉ2との電流比ｋ（＝ｉ2／ｉ1）を変化させてパルス信号生成部から発生されるパルス信号のパルス幅変調を行うパルス幅変調部とで構成されている。
【００１０】
図１１に示すパルス幅変調回路は、第１および第２電流供給回路に対して電源Ｖ０が供給されており、各電流供給素子ＣＣ１，ＣＣ２に入力されるオーディオ信号のレベル変動に応じて第１コンデンサＣ１１に供給される電流ｉ1と第２コンデンサＣ１２に供給される電流ｉ2とがｉ1＋ｉ2＝ｉの関係を保持しながら変化するようになっている。第１および第２コンパレータＣＰ１，ＣＰ２は、電流ｉ1，ｉ2による第１および第２コンデンサＣ１１，Ｃ１２の充電動作に基づく充電電圧を入力しその入力電圧が基準電圧Ｖ２を越えたときオン出力する。そのため、電流ｉ1，ｉ2による第１および第２コンデンサＣ１１，Ｃ１２の充電動作によって第１および第２コンパレータＣＰ１，ＣＰ２とは、交互にオン出力する。したがって、オーディオ信号に基づいて充電電流ｉ1，ｉ2の電流比ｋが変化し、この電流比ｋの変化に応じて第２コンパレータＣＰ２の出力のオン期間とオフ期間とが変化するようになっている。すなわち、オーディ信号の振幅の変化に応じて第２コンパレータＣＰ２の出力端子から出力されるパルス信号のパルス幅が変化するようになっている。
【００１１】
図１２は、従来例２のパルス幅変調回路の各点における波形を示す図であるが、第１コンデンサＣ１１の充電電圧が第１コンパレータＣＰ１の基準電圧Ｖ２を越えるか否かに基づいて、第１コンパレータＣＰ１から出力されるパルス信号のオン期間Ｔ１が決定され、第２コンデンサＣ１２の充電電圧が第２コンパレータＣＰ２の基準電圧Ｖ２を越えるか否かに基づいて、第２コンパレータＣＰ２から出力されるパルス信号のオン期間Ｔ２が決定される。この場合、パルス幅変調信号ＰＷＭの周期Ｔは、Ｔ＝Ｔ１＋Ｔ２で表される。
【００１２】
ところが、上記第１および第２コンパレータＣＰ１，ＣＰ２並びに第１および第２スイッチング素子ＳＷ１，ＳＷ２は、それらの固有のスイッチング特性によりスイッチング動作において応答遅れ時間を有する。そのため、本来ならば、第１コンデンサＣ１１の充電電圧が第１コンパレータＣＰ１において基準電圧Ｖ２を上回るときの第１コンデンサＣ１１の充電時間ｔ1は、第２コンパレータＣＰ２から出力されるパルス信号のオフ期間Ｔ１と等しく、また、第２コンデンサＣ１２の充電電圧が第２コンパレータＣＰ２において基準電圧Ｖ２を上回るときの第２コンデンサＣ１２の充電時間ｔ2は、同パルス信号のオン期間Ｔ２と等しくなるが、第１および第２コンパレータＣＰ１，ＣＰ２並びに第１および第２スイッチング素子ＳＷ１，ＳＷ２によるスイッチング動作の応答遅れ時間をΔｔとすれば、従来例１と同様に、それらによって、パルス信号のオン期間Ｔ１はｔ1＋Δｔとなり、パルス信号のオフ期間Ｔ２はｔ2＋Δｔとなる。そのため、図１１に示すパルス幅変調回路においても、上記した従来例１におけるパルス幅変調回路における問題点と同様の問題点が生じる。
【００１３】
本発明は、このような事情のもとで考え出されたものであって、回路素子のスイッチング動作による応答遅れ時間を補正してそれに起因するパルス幅変調信号に対する影響を抑制することのできるパルス幅変調回路を提供することを、その課題としている。
【００１４】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１５】
本発明によって提供されるパルス幅変調回路は、第１のオン・オフ回路の出力端と第２のオン・オフ回路の入力端とが、第１のコンデンサとこの第１のコンデンサに第１充電電流を供給する第１の電流供給回路とを含む第１の結合回路で結合されるとともに、上記第２のオン・オフ回路の出力端と上記第１のオン・オフ回路の入力端とが、第２のコンデンサとこの第２のコンデンサに上記第１充電電流に対して所定の電流比を有する第２充電電流を供給する第２の電流供給回路とを含む第２の結合回路で結合されるパルス信号生成部と、外部入力される変調信号のレベル変動に応じて上記第１充電電流を変化させることにより上記パルス信号生成部で生成されるパルス信号のデューティ比を変化させるパルス幅変調部と、からなるパルス幅変調回路であって、上記第１のオン・オフ回路の出力端と上記第１のコンデンサの上記第１充電電流が供給される端子との間に設けられ、上記第１のオン・オフ回路のオン、オフ動作に基づいて、上記第１のコンデンサに対して補助的に上記第２のオン・オフ回路のスイッチング動作の応答遅れ時間を補正するに対して補助電流を供給する第１の補助電流供給手段と、上記第２のオン・オフ回路の出力端と上記第２のコンデンサの上記第２充電電流が供給される端子との間に設けられ、上記第２のオン・オフ回路のオン、オフ動作に基づいて、上記第２のコンデンサに対して補助的に上記第１のオン・オフ回路のスイッチング動作の応答遅れ時間を補正する補助電流を供給する第２の補助電流供給手段と、を備えることを特徴としている。
【００１６】
好ましい実施の形態によれば、上記第１の補助電流供給手段および第２の補助電流供給手段は、抵抗およびコンデンサからなる微分回路と、その微分回路の出力に基づいて補助電流を出力する補助電流出力素子とによってそれぞれ構成されてもよい。
【００１７】
本発明によれば、第１のコンデンサは第１充電電流ｉ1により充電され、第２のコンデンサは第１充電電流ｉ1に対して所定の電流比を有する第２充電電流ｉ2により充電される。第１および第２のコンデンサの充電電圧の変化により第１および第２のオン・オフ回路の出力端の出力レベルが交互に反転し、これによりパルス信号が出力される。変調信号が外部入力されると、第１充電電流ｉ1と第２充電電流ｉ2との電流比ｋは、変調信号のレベル変動に応じて変化し、これにより第１および第２のコンデンサの充電時間が変化して第１および第２のオン・オフ回路から出力されるパルス信号のオン期間とオフ期間の比率（デューティ比）が変化するパルス幅変調信号が得られる。
【００１８】
従来の構成では、第１および第２のオン・オフ回路におけるスイッチング動作の応答遅れ時間によってパルス幅変調信号に歪みを生じさせることがあったが、本発明では、第１および第２のオン・オフ回路のオン、オフ動作に応じて第１および第２のコンデンサに対して補助的に第１および第２のオン・オフ回路のスイッチング動作の応答遅れ時間を補正する補助電流を供給しているので、第１および第２のコンデンサにおける充電速度が所定期間内で増し、これにより、第１および第２のオン・オフ回路におけるスイッチング動作の応答遅れ時間を解消するように補正することができる。そのため、第１および第２のオン・オフ回路におけるスイッチング動作の応答遅れ時間による影響のない良好なパルス幅変調信号を得ることができる。
【００１９】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２１】
＜第１実施形態＞
図１は、本発明の第１実施形態にかかるパルス幅変調回路の概略回路図である。図２は、このパルス幅変調回路の各点における波形を示す図である。このパルス幅変調回路は、入力信号（本実施形態では、オーディオ信号とする）をそれに応じたパルス幅を有するパルス幅変調信号ＰＷＭとしてのパルス信号に変調するものである。
【００２２】
このパルス幅変調回路は、定電流回路１１と、パルス信号生成回路１２と、変調回路１３と、補助電流供給回路１４とによって大略構成されている。
【００２３】
定電流回路１１は、所定の定電流を出力し、パルス信号生成回路１２に供給するものである。パルス信号生成回路１２は、パルス幅変調信号の被変調信号（キャリア）であるパルス信号を生成する回路である。パルス信号生成回路１２は、ｎｐｎ型の第１トランジスタＱ３からなる第１オン・オフ回路、ｎｐｎ型の第２トランジスタＱ４からなる第２オン・オフ回路、第１オン・オフ回路の出力端（第１トランジスタＱ３のコレクタ端子）と第２オン・オフ回路の入力端（第２トランジスタＱ４のベース端子）とを結合する第１結合回路、および第２オン・オフ回路の出力端（第２トランジスタＱ４のコレクタ端子）と第１オン・オフ回路の入力端（第１トランジスタＱ３のベース端子）とを結合する第２結合回路からなる無安定マルチバイブレータで構成されている。
【００２４】
第１結合回路は、第１コンデンサＣ１と、この第１コンデンサＣ１に定電流回路１１から出力される定電流ｉの一部ｉ1を充電電流として供給する第１電流供給回路とで構成されている。第１電流供給回路は、抵抗Ｒ１とトランジスタＱ１とからなる。一方、第２結合回路は、第２コンデンサＣ２と、この第２コンデンサＣ２に定電流ｉの残りｉ2（＝ｉ−ｉ1）を充電電流として供給する第２電流供給回路とで構成されている。第２電流供給回路は、抵抗Ｒ２とトランジスタＱ２とからなる。また、第１電流供給回路および第２電流供給回路は差動増幅回路によって構成され、この差動増幅回路は変調回路１３として機能している。
【００２５】
変調回路１３は、パルス信号生成回路１２で生成されるパルス信号をオーディオ信号によりパルス幅変調する回路である。このパルス幅変調回路では、第２トランジスタＱ４のコレクタ端子（ｄ点）から出力のパルス信号を取り出すとすると、図９に示したように、第１コンデンサＣ１の充電時間によりパルス信号のオン期間Ｔ１が決定され、第２コンデンサＣ２の充電時間によりパルス信号のオフ期間Ｔ２が決定されるようになっている。
【００２６】
変調回路１３は、上述のように差動増幅回路からなり、定電流回路１１から供給される定電流ｉを分流して第１コンデンサＣ１への第１充電電流ｉ1と第２コンデンサＣ２への第２充電電流ｉ2（＝ｉ−ｉ1）とを生成するとともに、第１充電電流ｉ1と第２充電電流ｉ2との電流比ｋをオーディオ信号のレベル変動に応じて変化させることにより、パルス信号生成回路１２で生成されるパルス信号のデューティ比Ｔ１／（Ｔ１＋Ｔ２）をオーディオ信号のレベル変動に応じて変化させる。
【００２７】
定電流回路１１、パルス信号生成回路１２および変調回路１３の接続構成を説明すると、第１トランジスタＱ３および第２トランジスタＱ４のエミッタ端子は、第２電源Ｖ２に接続され、第１トランジスタＱ３および第２トランジスタＱ４のコレクタ端子は、それぞれ抵抗Ｒ３と抵抗Ｒ４とを介して第１電源Ｖ１に接続されている。また、第１コンデンサＣ１は、第１トランジスタＱ３のコレクタ端子と第２トランジスタＱ４のベース端子との間に接続され、第２コンデンサＣ２は、第２トランジスタＱ４のコレクタ端子と第１トランジスタＱ３のベース端子との間に接続されている。
【００２８】
さらに、トランジスタＱ１のエミッタ端子は抵抗Ｒ１の一方端が接続されるとともに、トランジスタＱ２のエミッタ端子は抵抗Ｒ２の一方端が接続され、抵抗Ｒ１および抵抗Ｒ２の他方端は定電流回路１１の出力端子に接続されている。また、定電流回路１１の入力端子は電源Ｖ０に接続されている。また、トランジスタＱ１のベース端子には、オーディオ信号が出力されるオーディオ出力源ＡＵが接続されている。一方、抵抗Ｒ２の他端は、トランジスタＱ２のエミッタ端子に接続され、トランジスタＱ２のベース端子は、グランドに接地されている。
【００２９】
第２トランジスタＱ４のベース−エミッタ間電圧をＶbe4とすると、第２トランジスタＱ４がオン状態ではｃ点の電位はＶ１、ａ点の電位は第２トランジスタＱ４のベース電位（Ｖbe4＋Ｖ２）にそれぞれなっている。したがって、第１コンデンサＣ１の両端電圧はｃ点側を＋、ａ点側を−の極性としてＶ１−（Ｖbe4＋Ｖ２）に保持されている。
【００３０】
この状態で、第２コンデンサＣ２の充電動作によりｂ点の電位が（Ｖbe3＋Ｖ２）に上昇すると、第１トランジスタＱ３がオンになり、ｃ点の電位は略第２電源の電圧Ｖ２となり、ａ点の電位はｃ点の電位から第１コンデンサＣ１の両端電圧Ｖ１−（Ｖbe4＋Ｖ２）だけ低下した電圧となる。Ｖbe4は｜Ｖ１−Ｖ２｜に対して非常に小さいので、Ｖbe4を無視すると、ａ点の電位は−（Ｖ１−Ｖ２）となる。
【００３１】
したがって、第１トランジスタＱ３がオンになると、電流ｉ1が第１コンデンサＣ１に流入して当該第１コンデンサＣ１は図１とは逆極性の方向に充電され、ａ点の電位が（Ｖ２＋Ｖbe4）に上昇すると、第２トランジスタＱ４がオンになり、第１トランジスタＱ３はオフになる。そして、第２コンデンサＣ２についても上述と同様の充電動作が行なわれる。
【００３２】
補助電流供給回路１４は、第１および第２トランジスタＱ３，Ｑ４におけるスイッチング動作の応答遅れ時間を補正するために、第１および第２コンデンサＣ１，Ｃ２に対して補助的に補助電流をそれぞれ供給する回路である。補助電流供給回路１４は、ｐｎｐ型のトランジスタＱ５，Ｑ６と、複数の抵抗Ｒ５〜Ｒ８と、複数のコンデンサＣ３，Ｃ４とによって構成されている。
【００３３】
補助電流供給回路１４は、コンデンサＣ３および抵抗Ｒ６によって構成される微分回路により、第１トランジスタＱ３がオンするタイミングでトランジスタＱ５を瞬間的にオンさせて第１コンデンサＣ１のａ端子に補助的に補助電流ｉ3を供給する。また、補助電流供給回路１４は、コンデンサＣ４および抵抗Ｒ８によって構成される微分回路により、第２トランジスタＱ４がオンするタイミングでトランジスタＱ６を瞬間的にオンさせて第２コンデンサＣ２のｂ端子に補助的に補助電流ｉ4を供給する。
【００３４】
補助電流供給回路１４の接続構成を説明すると、トランジスタＱ５のエミッタ端子は、抵抗Ｒ５を介してパルス信号生成回路１２の第１トランジスタＱ３のエミッタ端子に接続されている。トランジスタＱ５のべース端子は、コンデンサＣ３を介して第１コンデンサＣ１のｃ端子に接続されているとともに、抵抗Ｒ６を介して第２の電源Ｖ２に接続されている。トランジスタＱ５のコレクタ端子は、第１コンデンサＣ１のａ端子に接続されている。
【００３５】
一方、トランジスタＱ６のエミッタ端子は、抵抗Ｒ７を介してパルス信号生成回路１２の第２トランジスタＱ４のエミッタ端子に接続されている。トランジスタＱ６のべース端子は、コンデンサＣ４を介して第２コンデンサＣ２のｄ端子に接続されているとともに、抵抗Ｒ８を介して第２の電源Ｖ２の出力に接続されている。トランジスタＱ６のコレクタ端子は、第２コンデンサＣ２のｂ端子に接続されている。
【００３６】
次に、このパルス幅変調回路における動作を、図２に示すタイミングチャートを参照して説明する。
【００３７】
このパルス幅変調回路では、オーディオ信号がそれに応じたパルス幅を有するパルス幅変調信号ＰＷＭに変調される。ここでは、説明の便宜のため、オーディオ信号が「０」の場合（無変調の場合）を説明する。
【００３８】
変調回路１３では、トランジスタＱ１，Ｑ２により定電流回路１１からの定電流ｉが電流ｉ1と電流ｉ2とに分流される。すなわち、トランジスタＱ１側に流れる電流をｉ1とすると、トランジスタＱ２側に流れる電流は、（ｉ−ｉ1）となる。トランジスタＱ１を流れる電流ｉ1は、ベース電圧の変動に応じて変化する一方、トランジスタＱ２を流れる電流ｉ2は（ｉ−ｉ1）であるため、オーディオ出力源ＡＵから変調信号としてトランジスタＱ１のベース端子に入力されるオーディオ信号のレベルが基準レベル０ｖから変動すると、電流ｉ1と電流ｉ2の合計は一定値ｉを保持しつつそのレベル変動に応じて電流ｉ1が変動する。すなわち、電流ｉ1と電流ｉ2との電流比ｋが変動する。
【００３９】
無変調の場合、オーディオ信号のレベルは「０」であるので、トランジスタＱ１に流れる電流ｉ1とトランジスタＱ２に流れるｉ2（ｉ−ｉ1）は等しくなる。すなわち、ｉ1＝ｉ2＝ｉ／２となり、電流比ｋは１となる。
【００４０】
第１および第２コンデンサＣ１，Ｃ２には、充電時に（Ｖ１−Ｖ２）の電圧が印加され、それぞれｉ／２の電流で充電される。
【００４１】
ここで、図２における時刻ｔaのときの各点の波形ａ，ｂ，ｃ，ｄを説明すると、このとき、第１トランジスタＱ３はオフ状態であり、第２トランジスタＱ４はオン状態である。第２トランジスタＱ４はオン状態であるため、ａ点の電位は第２の電圧Ｖ２より第２トランジスタＱ４のベース−エミッタ間電圧（Ｖbe4）分だけ高くなっており、（Ｖ２＋Ｖbe4）である。なお、図２では、Ｖbe4がＶ2に対して非常に小さいので、Ｖbe4を無視して単に「Ｖ２」と記載している。
【００４２】
また、ｄ点の電位は第２電源電圧Ｖ２となるので、ｂ点の電位は、ｄ点の電位Ｖ２より第２コンデンサＣ２の両端電圧Ｖｃの分だけ低下した値（Ｖ２−Ｖｃ）となっている。なお、第２トランジスタＱ４のオン期間に第２コンデンサＣ２の充電動作が行われ、図２では、時刻ｔａを第２トランジスタＱ４のオン期間の略中間のタイミングにしているので、Ｖｃは略（Ｖ１−Ｖ２）／２となっている。
【００４３】
時刻ｔｂになると、ｂ点の電位は、第１トランジスタＱ３のベース−エミッタ間電圧をＶbe3とすると、第２コンデンサＣ２の充電動作によって（Ｖ２＋Ｖbe3）になり、第１トランジスタＱ３がオンになる。なお、図２では、Ｖbe3がＶ２に対して非常に小さいので、Ｖbe3を無視して単に「Ｖ２」と記載している。第１トランジスタＱ３がオンになると、ｃ点の電位はＶ２となるので、ａ点の電位は、ｃ点の電位Ｖ２から第１コンデンサＣ１の充電電圧（Ｖ１−Ｖ２）だけ低下した値Ｖ２−（Ｖ１−Ｖ２）となり、これにより第２トランジスタＱ４のベース電位はＶbe4より小さくなるので、第２トランジスタＱ４は瞬時にオフになる。
【００４４】
ａ点の電位がＶ２−（Ｖ１−Ｖ２）になると、電流ｉ1により図１に示す極性とは逆方向に第１コンデンサＣ１の充電動作が開始され、これによりａ点の電位が上昇する。そして、時刻ｔcでａ点の電位が（Ｖ２＋Ｖbe4）に達すると、第２トランジスタＱ４がオンになり、これによりｂ点の電位がＶ２−（Ｖ１−Ｖ２）になるため、第１トランジスタＱ３はオフになる。以下、同様の動作が繰り返され、第１トランジスタＱ３と第２トランジスタＱ４とが交互にオン・オフ動作を繰り返すことによりｃ点，ｄ点からパルス幅変調信号が出力される。なお、ｄ点から出力されるパルス幅変調信号はｃ点から出力されるパルス幅変調信号に対して位相が反転している。
【００４５】
ここで、時刻ｔｂでは、第１トランジスタＱ３がオンして、ｃ点の電位がＶ２になるが、第１トランジスタＱ３のスイッチング動作における応答遅れ時間Δｔによって、第１コンデンサＣ１の充電動作は、時刻ｔｂから遅れ時間Δｔ後に開始されることになる。そのため、たとえばオーディオ信号のレベルが変動し変調がかけられることにより、パルス幅変調信号ＰＷＭのパルス周期において、たとえばそのパルス信号のオン期間Ｔ１またはオフ期間Ｔ２のいずれかが無変調時に比べ短くなると、上記トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔのパルス周期に与える影響が大きくなる。そのため、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることになるといった問題点があった。
【００４６】
そこで、本第１実施形態では、時刻ｔｂにおいて第１トランジスタＱ３がオンするタイミングで、コンデンサＣ３および抵抗Ｒ６からなる微分回路（図２のｅ点における微分波形を生成）によってトランジスタＱ５を瞬間的にオンさせて、第１コンデンサＣ１のａ端子に補助電流ｉ3を供給するようにしている。これにより、第１コンデンサＣ１のａ端子では、第１充電電流ｉ1が実質的に増加することになり、トランジスタＱ５がオンする期間Δｔ′だけ充電速度が増し（図３(a) の波形の傾斜部の勾配参照）、すなわち、第１トランジスタＱ３のスイッチング動作の応答遅れ時間Δｔが補正される。たとえば、図３(b) に示すように、ｃ点の波形の立ち上がり時間が遅くなるところ、図３(c) に示すように、補正して立ち上がり時間が早められる。
【００４７】
また、時刻ｔｃでは、第２トランジスタＱ４がオンするタイミングで、コンデンサＣ４および抵抗Ｒ８からなる微分回路（図２のｆ点における微分波形を生成）によってトランジスタＱ６を瞬間的にオンさせて、第２コンデンサＣ２のｂ端子に補助電流ｉ4を供給するようにしている。これにより、第２コンデンサＣ２のｂ端子では、第２充電電流ｉ2が実質的に増加することになり、トランジスタＱ６がオンする期間Δｔ′だけ充電速度が増し、すなわち、第２トランジスタＱ４のスイッチング動作の応答遅れ時間Δｔが補正される。
【００４８】
このように、本実施形態では、補助電流供給回路１４によって、第１および第２コンデンサＣ１，Ｃ２の充電電流をその充電開始時において瞬間的に増加させることにより、第１および第２トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔが補正され、たとえばオーディオ信号のレベルが変動し変調がかけられることにより、パルス幅変調信号ＰＷＭのオン期間Ｔ１またはオフ期間Ｔ２のいずれかが無変調時に比べ短くなったとしても、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることを抑制することができる。
【００４９】
なお、トランジスタＱ５，Ｑ６がオンする期間Δｔ′は、コンデンサＣ３および抵抗Ｒ６からなる微分回路およびコンデンサＣ４および抵抗Ｒ８からなる微分回路のそれぞれの時定数によって決定される。そのため、第１および第２トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔを補正することができるように、上記時定数を適当な値にすることが望ましい。
【００５０】
図４は、このパルス幅変調回路における復調電圧と歪み率との関係を示す図である。なお、図４における縦軸には、ＴＨＤ＋Ｎ（全高調波歪み＋ノイズ）を百分率で表したものを歪み率として示している。この場合の試験構成としては、図５に示すように、パルス幅変調回路に対してオーディオ信号を入力し、パルス幅変調回路から出力されたパルス幅変調信号ＰＷＭをローパスフィルタを介して歪み率計に入力させるものが用いられている。また、パルス幅変調回路としては、補助電流供給回路１４による遅れ時間の補正がないものと、補助電流供給回路１４による遅れ時間の補正があるものとについてそれぞれ計測した。
【００５１】
同図によると、復調電圧の大小（約１〜４Ｖ）にかかわらず、補助電流供給回路１４による遅れ時間の補正がないパルス幅変調回路に比べ、補助電流供給回路１４による遅れ時間の補正があるパルス幅変調回路の方が歪み率が格段に小さくなっていることがわかる。そのため、この実施形態によれば、再現性に優れたパルス幅変調回路を提供することができる。
【００５２】
＜第２実施形態＞
図６は、本発明の第２実施形態にかかるパルス幅変調回路の概略回路図である。図７は、このパルス幅変調回路の各点における波形を示す図である。図６に示すパルス幅変調回路は、従来の技術の欄で説明した従来例２に対応するものである。
【００５３】
この第２実施形態にかかるパルス幅変調回路は、パルス信号生成回路２１と、変調回路２２と、補助電流供給回路２３とによって大略構成されている。
【００５４】
パルス信号生成回路２１は、パルス幅変調信号の被変調信号（キャリア）であるパルス信号を生成する回路であり、第１コンパレータＣＰ１および第１トリガー素子ＴＲ１からなる第１オン・オフ回路、第２コンパレータＣＰ２および第２トリガー素子ＴＲ２からなる第２オン・オフ回路、第１オン・オフ回路の出力端（第１トリガー素子ＴＲ１の出力）と第２オン・オフ回路の入力端（第２コンパレータＣＰ２の入力）とを結合する第１結合回路、および第２オン・オフ回路の出力端（第２トリガー素子ＴＲ２の出力）と第１オン・オフ回路の入力端（第１コンパレータＣＰ１の入力）とを結合する第２結合回路からなる無安定マルチバイブレータで構成されている。
【００５５】
第１結合回路は、第１コンデンサＣ１１と、この第１コンデンサＣ１１に第１充電電流ｉ1を供給する電流供給素子ＣＣ１からなる第１電流供給回路と、第１コンデンサＣ１１を放電させる第１スイッチング素子ＳＷ１とで構成されている。一方、第２結合回路は、第２コンデンサＣ１２と、この第２コンデンサＣ１２に充電電流ｉ1に対して所定の電流比を有する第２充電電流ｉ2を供給する電流供給素子ＣＣ２からなる第２の電流供給回路と、第２コンデンサＣ１２を放電させる第２スイッチング素子ＳＷ２とで構成されている。この場合、第１電流供給回路および第２電流供給回路は、変調回路２２として機能している。
【００５６】
パルス信号生成回路２１では、第１コンパレータＣＰ１は、第１コンデンサＣ１１の充電電圧と、基準電圧（第２電源Ｖ２の電圧）とを比較し、第１コンデンサＣ１１の充電電圧が基準電圧を上回るとオン信号を出力する。このオン信号が、図７に示すようにパルス信号のオフ期間Ｔ２を決定する。また、第２コンパレータＣＰ２は、第２コンデンサＣ１２の充電電圧と、基準電圧（第２電源Ｖ２の電圧）とを比較し、第２コンデンサＣ１２の充電電圧が基準電圧を上回るとオン信号を出力する。このオン信号が、図７に示すようにパルス信号のオン期間Ｔ１を決定する。
【００５７】
変調回路２２は、パルス信号生成回路２１で生成されるパルス信号をオーディオ信号によりパルス幅変調する回路である。変調回路２２は、上述のように差動増幅回路からなり、定電流回路１１から供給される定電流ｉを分流して第１コンデンサＣ１１への第１充電電流ｉ1と第２コンデンサＣ１２への第２充電電流ｉ2（＝ｉ−ｉ1）とを生成するとともに、第１充電電流ｉ1と第２充電電流ｉ2との電流比ｋをオーディオ信号のレベル変動に応じて変化させることにより、パルス信号生成回路２１で生成されるパルス信号のデューティ比Ｔ１／（Ｔ１＋Ｔ２）をオーディオ信号のレベル変動に応じて変化させる。
【００５８】
パルス信号生成回路２１および変調回路２２の接続構成を説明すると、第１コンデンサＣ１１は、その一方端が第１コンパレータＣＰ１の一方の入力端子に接続されているとともに、他方端が第１電源Ｖ１に接続されている。第１コンデンサＣ１１の両端には、第１スイッチング素子ＳＷ１が並列に接続されている。第１コンパレータＣＰ１は、他方の入力端子が基準電圧としての第２の電源Ｖ２に接続されており、その出力端子が第１トリガー素子ＴＲ１の入力端子に接続されている。
【００５９】
また、第２コンデンサＣ１２は、その一方端が第２コンパレータＣＰ２の一方の入力端子に接続されているともに、他方端が第１電源Ｖ１に接続されている。第２コンデンサＣ１２の両端には、第２スイッチング素子ＳＷ２が並列に接続されている。第２コンパレータＣＰ２は、他方の入力端子が基準電圧としての第２の電源Ｖ２に接続されており、その出力端子が第２トリガー素子ＴＲ２の入力端子に接続されている。
【００６０】
第１トリガー素子ＴＲ１の出力は第２スイッチング素子ＳＷ２の制御端子に接続され、第２トリガー素子ＴＲ２の出力は第１スイッチング素子ＳＷ１の制御端子に接続されている。
【００６１】
第１および第２コンデンサＣ１１，Ｃ１２の一方端には、電流供給素子ＣＣ１，ＣＣ２の一方端がそれぞれ接続され、電流供給素子ＣＣ１，ＣＣ２の他方端は、電源Ｖ０に接続されている。また、電流供給素子ＣＣ１，ＣＣ２には、オーディオ信号が出力されるオーディオ出力源ＡＵがそれぞれ接続されている。
【００６２】
補助電流供給回路２３は、第１および第２スイッチング素子ＳＷ１，ＳＷ２並びに第１および第２コンパレータＣＰ１，ＣＰ２におけるスイッチング動作の応答遅れ時間を補正するために、第１および第２コンデンサＣ１１，Ｃ１２に対して補助的に補助電流を供給する回路である。補助電流供給回路２３は、第３および第４トリガー回路ＴＲ３，ＴＲ４と、第３および第４スイッチング素子ＳＷ３，ＳＷ４と、複数の抵抗Ｒ１１、Ｒ１２とによって構成されている。
【００６３】
補助電流供給回路２３の接続構成を説明すると、第１コンパレータＣＰ１の出力は、第３トリガーＴＲ３の入力端子に接続され、第３トリガーＴＲ３の出力端子には、第４スイッチング素子ＳＷ４の制御端子が接続されている。第４スイッチング素子ＳＷ４は、その一方端が第３電源Ｖ３に接続され、他方端が抵抗Ｒ１２を介して第２コンデンサＣ１２の一方端に接続されている。また、第２コンパレータＣＰ２の出力は、第４トリガーＴＲ４の入力端子に接続され、第４トリガーＴＲ４の出力端子には、第３スイッチング素子ＳＷ３の制御端子が接続されている。第３スイッチング素子ＳＷ３は、その一方端が第３電源Ｖ３に接続され、他方端が抵抗Ｒ１１を介して第１コンデンサＣ１１の一方端に接続されている。
【００６４】
補助電流供給回路２３は、第１コンパレータＣＰ１の出力に基づいて第３トリガー素子ＴＲ３によって、第４スイッチング素子ＳＷ４を瞬間的にオンさせて第２コンデンサＣ１２の一方端に補助的に補助電流ｉ4を供給する。また、補助電流供給回路２３は、第２コンパレータＣＰ２の出力に基づいて第４トリガー素子ＴＲ４によって、第３スイッチング素子ＳＷ３を瞬間的にオンさせて第１コンデンサＣ１１の一方端に補助的に補助電流ｉ3を供給する。
【００６５】
次に、第２実施形態にかかるパルス幅変調回路における動作を、図７に示すタイミングチャートを参照して説明する。
【００６６】
この第２実施形態にかかるパルス幅変調回路では、第１実施形態にかかるパルス幅変調回路と同様に、オーディオ信号がそれに応じたパルス幅を有するパルス幅変調信号ＰＷＭに変調される。ここでも、説明の便宜のため、オーディオ信号が「０」の場合（無変調の場合）を説明する。
【００６７】
変調回路２２では、電流供給素子ＣＣ１，ＣＣ２により電源Ｖ０からの電流ｉが電流ｉ1と電流ｉ2（＝ｉ−ｉ1）とに分流される。電流供給素子ＣＣ１，ＣＣ２を流れる電流ｉ1，ｉ2は、オーディオ信号のレベル変動に応じて変化するが、電流ｉ1と電流ｉ2の合計は一定値ｉを保持しつつそのレベル変動に応じて電流ｉ1が変動する。すなわち、電流ｉ1と電流ｉ2との電流比ｋが変動する。
【００６８】
無変調の場合、オーディオ信号のレベルは「０」であるので、電流供給素子ＣＣ１に流れる電流ｉ1と電流供給素子ＣＣ２に流れるｉ2（ｉ−ｉ1）は等しくなる。すなわち、ｉ1＝ｉ2＝ｉ／２となり、電流比ｋは１となる。これにより、第１および第２コンデンサＣ１１，Ｃ１２は、それぞれｉ／２の電流で充電される。
【００６９】
ここで、図７における時刻ｔaのときの各点の波形ａ，ｂ，ｃ，ｄ，ｅ，ｆを説明すると、このとき、第２コンデンサＣ１２の充電電圧は、第２コンパレータＣＰ２の基準電圧（第２電源Ｖ２の電圧）を上回っており、第２コンパレータＣＰ２の出力は、オン状態である。一方、第１コンデンサＣ１１の充電電圧は、第１コンパレータＣＰ１の基準電圧（第２電源Ｖ２の電圧）を下回っており、第１コンパレータＣＰ１の出力は、オフ状態である。
【００７０】
次いで、第１コンデンサＣ１１の充電電圧が電流供給素子ＣＣ１によって上昇していき、時刻ｔｂにおいて第１コンパレータＣＰ１の基準電圧（第２電源Ｖ２の電圧）を上回ると、第１コンパレータＣＰ１の出力がオフ状態からオン状態になる（ｃ点の波形参照）。第１コンパレータＣＰ１の出力がオン状態になると、第１トリガー素子ＴＲ１は、瞬間的に短時間のパルス信号を出力し（ｄ点の波形参照）、第２スイッチング素子ＳＷ２を瞬間的にオンさせる。これにより、第２コンデンサＣ１２が放電動作することにより、第２コンデンサＣ１２の充電電圧は低下し、第２コンパレータＣＰ２の基準電圧を下回るので、第２コンパレータＣＰ２の出力は、オン状態からオフ状態になる（ｅ点の波形参照）。
【００７１】
その後、第２コンデンサＣ１２では、電流供給素子ＣＣ２によってその充電電荷が再び上昇し、時刻ｔｃにおいて第２コンパレータＣＰ２の基準電圧（第２電源Ｖ２の電圧）を上回ると、第２コンパレータＣＰ２の出力は、オフ状態からオン状態になる。第２コンパレータＣＰ２の出力がオン状態になると、第２トリガー素子ＴＲ２は、瞬間的に短時間のパルス信号を出力し（ｆ点の波形参照）、第１スイッチング素子ＳＷ１を瞬間的にオンさせる。
【００７２】
以下、同様の動作が繰り返され、第１コンパレータＣＰ１の出力と第２コンパレータＣＰ２の出力とが交互にオン・オフを繰り返すことにより、ｅ点からパルス幅変調信号が出力される。なお、ｅ点から出力されるパルス幅変調信号はｃ点から出力されるパルス幅変調信号に対して位相が反転している。
【００７３】
ここで、時刻ｔｂにおいては第１コンパレータＣＰ１の出力がオン状態になって、第２スイッチング素子ＳＷ２をオンさせるが、第１コンパレータＣＰ１および第２スイッチング素子ＳＷ２のスイッチング動作における応答遅れ時間Δｔによって、第２コンデンサＣ１２の充電動作は、時刻ｔｂから遅れ時間Δｔ後に開始されることになる。そのため、たとえばオーディオ信号のレベルが変動し変調がかけられることにより、パルス幅変調信号ＰＷＭのパルス周期において、たとえばそのパルス信号のオン期間Ｔ１またはオフ期間Ｔ２のいずれかが無変調時に比べ短くなると、第１コンパレータＣＰ１および第２スイッチング素子ＳＷ２のスイッチング動作の応答遅れ時間Δｔのパルス周期に与える影響が大きくなり、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることになるといった問題点があった。
【００７４】
そこで、本第２実施形態では、第１コンパレータＣＰ１の出力がオン状態になるタイミングで、第３電源Ｖ３からの補助電流ｉ4を第２コンデンサＣ１２に瞬間的に供給するようにしている。具体的には、時刻ｔｂにおいて第１コンパレータＣＰ１の出力がオン状態になると、第３トリガー素子ＴＲ３がオンし、それによって第４スイッチング素子ＳＷ４が瞬間的にオンする。これにより、第２コンデンサＣ１２の一方端に第３電源Ｖ３による補助電流ｉ4が供給される。その結果、第２コンデンサＣ１２では、充電電流ｉ2が実質的に増加することになり、補助電流ｉ4が瞬間的に供給される期間Δｔ′だけ充電速度が増し（図７のｂ点波形の傾斜部の勾配参照）、すなわち、第１コンパレータＣＰ１および第２スイッチング素子ＳＷ２のスイッチング動作における応答遅れ時間Δｔが補正される。
【００７５】
また、時刻ｔｃでは、第２コンパレータＣＰ２の出力がオン状態になるタイミングで、第３電源Ｖ３からの補助電流ｉ3を第１コンデンサＣ１１に瞬間的に供給するようにしている。具体的には、時刻ｔｃにおいて第２コンパレータＣＰ２の出力がオン状態になると、第４トリガー素子ＴＲ４がオンし、それによって第３スイッチング素子ＳＷ３が瞬間的にオンする。これにより、第１コンデンサＣ１１の一方端に第３電源Ｖ３による補助電流ｉ3が供給される。その結果、第１コンデンサＣ１１では、充電電流ｉ1が実質的に増加することになり、補助電流ｉ3が瞬間的に供給される期間Δｔ′だけ充電速度が増し（図７のａ点波形の傾斜部の勾配参照）、すなわち、第２コンパレータＣＰ２および第１スイッチング素子ＳＷ１のスイッチング動作における応答遅れ時間Δｔが補正される。
【００７６】
このように、本第２実施形態では、補助電流供給回路２３によって、第１および第２コンデンサＣ１１，Ｃ１２の充電電流を瞬間的に増加させることにより、各コンパレータＣＰ１，ＣＰ２および各スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作における応答遅れ時間Δｔが補正されるので、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることを抑制することができる。
【００７７】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記第１および第２実施形態においては、無安定マルチバイブレータの一例を示したが、無安定マルチバイブレータの構成は、これらに限るものではない。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかるパルス幅変調回路の概略回路図である。
【図２】図１に示すパルス幅変調回路の各点における信号波形を示す図である。
【図３】図１に示すパルス幅変調回路の各点における信号波形を示す図である。
【図４】図１に示すパルス幅変調回路における復調電圧と歪み率との関係を示す図である。
【図５】パルス幅変調回路の試験構成を示す図である。
【図６】第２実施形態にかかるパルス幅変調回路の概略回路図である。
【図７】図６に示すパルス幅変調回路の各点における信号波形を示す図である。
【図８】従来のパルス幅変調回路の一例を示す概略回路図である。
【図９】図８に示すパルス幅変調回路の各点における信号波形を示す図である。
【図１０】図８に示すパルス幅変調回路の各点における信号波形を示す図である。
【図１１】従来のパルス幅変調回路の他の一例を示す概略回路図である。
【図１２】図１１に示すパルス幅変調回路の各点における信号波形を示す図である。
【符号の説明】
１１ 定電流回路
１２ パルス信号生成回路
１３ 変調回路
１４ 補助電流供給回路
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｑ３ 第１トランジスタ
Ｑ４ 第２トランジスタ
【発明の属する技術分野】
本発明は、たとえばオーディオアンプに用いられるパルス幅変調回路に関する。
【０００２】
【従来の技術】
従来、オーディオアンプでは、オーディオ信号をパルス幅変調（ＰＷＭ）してその変調信号を出力するパルス幅変調回路が用いられている（たとえば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−１２４８５９号公報
【０００４】
図８は、たとえば無安定マルチバイブレータを利用したパルス幅変調回路の一例（従来例１とする）を示す図である。この図によるパルス幅変調回路は、定電流ｉを出力する定電流部Ｋと、第１トランジスタＱ３からなる第１オン・オフ回路の出力端（コレクタ）と第２トランジスタＱ４からなる第２オン・オフ回路の入力端（ベース）とが、第１コンデンサＣ１とこの第１コンデンサＣ１に定電流ｉの一部ｉ1を充電電流として供給する抵抗Ｒ１とトランジスタＱ１とからなる第１電流供給回路で結合されるとともに、第２トランジスタＱ４からなる第２オン・オフ回路の出力端（コレクタ）と第１トランジスタＱ３からなる第１オン・オフ回路の入力端（ベース）とが第２コンデンサＣ２とこの第２コンデンサＣ２に定電流ｉの残りｉ2（＝ｉ−ｉ1）を充電電流として供給する抵抗Ｒ２とトランジスタＱ２とからなる第２電流供給回路で結合された無安定マルチバイブレータからなるパルス信号生成部と、第１電流供給回路のトランジスタＱ１のベースにオーディオ出力源ＡＵからのオーディオ信号（変調信号）を入力することにより第１コンデンサＣ１の充電電流ｉ1と第２コンデンサＣ２の充電電流ｉ2との電流比ｋ（＝ｉ2／ｉ1）を変化させてパルス信号生成部から発生されるパルス信号のパルス幅変調を行うパルス幅変調部とで構成されている。
【０００５】
図８に示すパルス幅変調回路は、第１および第２電流供給回路（差動増幅回路）に対して定電流部Ｋから定電流ｉが供給されており、トランジスタＱ１のベースに入力されるオーディオ信号のレベル変動に応じて第１コンデンサＣ１に供給される電流ｉ1と第２コンデンサＣ２に供給される電流ｉ2とがｉ1＋ｉ2＝ｉの関係を保持しながら変化するようになっている。電流ｉ1，ｉ2による第１および第２コンデンサＣ１，Ｃ２の充電動作によって第１トランジスタＱ３と第２トランジスタＱ４とが交互にオン・オフをするため、オーディオ信号に基づいて充電電流ｉ1，ｉ2の電流比ｋが変化し、この電流比ｋの変化に応じて第２トランジスタＱ４のオン期間とオフ期間とが変化するようになっている。すなわち、オーディ信号の振幅の変化に応じて第２トランジスタＱ４のコレクタ端子から出力されるパルス信号のパルス幅が変化するようになっている。
【０００６】
図９は、上記パルス幅変調回路の各点における波形を示す図であるが、第１コンデンサＣ１の充電時間は、第２トランジスタＱ４から出力されるパルス信号のオフ期間Ｔ１を決定し、第２コンデンサＣ２の充電時間は、同パルス信号のオン期間Ｔ２を決定する。この場合、パルス幅変調信号ＰＷＭの周期Ｔは、Ｔ＝Ｔ１＋Ｔ２で表される。
【０００７】
【発明が解決しようとする課題】
ところが、各トランジスタＱ３，Ｑ４は、それらの固有のスイッチング特性によりスイッチング動作において応答遅れ時間を有する。そのため、上記パルス幅変調回路の各点における実際の波形は、上記スイッチング動作の応答遅れ時間によって、図１０に示すような波形となる。すなわち、本来ならば、第１コンデンサＣ１の充電時間ｔ1は、第２トランジスタＱ４から出力されるパルス信号のオフ期間Ｔ１と等しく、また、第２コンデンサＣ２の充電時間ｔ2は、同パルス信号のオン期間Ｔ２と等しくなるが、上記各トランジスタＱ３，Ｑ４によるスイッチング動作の応答遅れ時間をΔｔとすれば、それによって、パルス信号のオフ期間Ｔ１はｔ1＋Δｔとなり、パルス信号のオン期間Ｔ２はｔ2＋Δｔとなる。
【０００８】
図８におけるｄ点の波形（パルス幅変調信号ＰＷＭのパルス波形）においてデューティ比が５０％であるとき（オーディオ信号が無変調のとき）、上記各トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔは、第１コンデンサＣ１の充電時間ｔ1や第２コンデンサＣ２の充電時間ｔ2に比べ比較的短いために、応答遅れ時間Δｔのパルス周期に与える影響は比較的小さい。デューティ比が５０％（ｔ1＝ｔ2）のときには、ｔ1＋Δｔ：ｔ2＋Δｔ＝１：１であり、デューティ比に影響しないからである。しかしながら、たとえばオーディオ信号のレベルが変動し変調がかけられることにより、パルス幅変調信号ＰＷＭのパルス周期において、たとえばそのパルス信号のオン期間Ｔ１またはオフ期間Ｔ２のいずれかが無変調時に比べ短くなると、上記各トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔのパルス周期に与える影響が比較的大きくなる。そのため、適切なパルス幅の変調信号が出力できなくなり、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることになるといった問題点がある。
【０００９】
図１１は、無安定マルチバイブレータを利用したパルス幅変調回路の他の一例（従来例２とする）を示す図である。この図によるパルス幅変調回路は、第１コンパレータＣＰ１および第１トリガー素子ＴＲ１からなる第１オン・オフ回路の出力端（第１トリガー素子ＴＲ１の出力）と第２コンパレータＣＰ２および第２トリガー回路ＴＲ２からなる第２オン・オフ回路の入力端（第２コンパレータＣＰ２の入力端子）とが、第１コンデンサＣ１１とこの第１コンデンサＣ１１に第１充電電流ｉ1を供給する電流供給素子ＣＣ１と第１コンデンサＣ１１を放電させるための第１スイッチング素子ＳＷ１と、からなる第１の電流供給回路で結合されるとともに、第２オン・オフ回路の出力端（第２トリガー素子ＴＲ２の出力）と第１オン・オフ回路の入力端（第１コンパレータＣＰ１の入力端子）とが、第２コンデンサＣ１２とこの第２コンデンサＣ１２に上記第１充電電流ｉ1に対して所定の電流比を有する第２充電電流ｉ2（＝ｉ−ｉ1）を供給する電流供給素子ＣＣ２と第２コンデンサＣ１２を放電させるための第２スイッチング素子ＳＷ２とからなる第２の電流供給回路で結合された無安定マルチバイブレータからなるパルス信号生成部と、第１電流供給回路にオーディオ出力源ＡＵからのオーディオ信号（変調信号）を入力することにより第１コンデンサＣ１１の充電電流ｉ1と第２コンデンサＣ１２の充電電流ｉ2との電流比ｋ（＝ｉ2／ｉ1）を変化させてパルス信号生成部から発生されるパルス信号のパルス幅変調を行うパルス幅変調部とで構成されている。
【００１０】
図１１に示すパルス幅変調回路は、第１および第２電流供給回路に対して電源Ｖ０が供給されており、各電流供給素子ＣＣ１，ＣＣ２に入力されるオーディオ信号のレベル変動に応じて第１コンデンサＣ１１に供給される電流ｉ1と第２コンデンサＣ１２に供給される電流ｉ2とがｉ1＋ｉ2＝ｉの関係を保持しながら変化するようになっている。第１および第２コンパレータＣＰ１，ＣＰ２は、電流ｉ1，ｉ2による第１および第２コンデンサＣ１１，Ｃ１２の充電動作に基づく充電電圧を入力しその入力電圧が基準電圧Ｖ２を越えたときオン出力する。そのため、電流ｉ1，ｉ2による第１および第２コンデンサＣ１１，Ｃ１２の充電動作によって第１および第２コンパレータＣＰ１，ＣＰ２とは、交互にオン出力する。したがって、オーディオ信号に基づいて充電電流ｉ1，ｉ2の電流比ｋが変化し、この電流比ｋの変化に応じて第２コンパレータＣＰ２の出力のオン期間とオフ期間とが変化するようになっている。すなわち、オーディ信号の振幅の変化に応じて第２コンパレータＣＰ２の出力端子から出力されるパルス信号のパルス幅が変化するようになっている。
【００１１】
図１２は、従来例２のパルス幅変調回路の各点における波形を示す図であるが、第１コンデンサＣ１１の充電電圧が第１コンパレータＣＰ１の基準電圧Ｖ２を越えるか否かに基づいて、第１コンパレータＣＰ１から出力されるパルス信号のオン期間Ｔ１が決定され、第２コンデンサＣ１２の充電電圧が第２コンパレータＣＰ２の基準電圧Ｖ２を越えるか否かに基づいて、第２コンパレータＣＰ２から出力されるパルス信号のオン期間Ｔ２が決定される。この場合、パルス幅変調信号ＰＷＭの周期Ｔは、Ｔ＝Ｔ１＋Ｔ２で表される。
【００１２】
ところが、上記第１および第２コンパレータＣＰ１，ＣＰ２並びに第１および第２スイッチング素子ＳＷ１，ＳＷ２は、それらの固有のスイッチング特性によりスイッチング動作において応答遅れ時間を有する。そのため、本来ならば、第１コンデンサＣ１１の充電電圧が第１コンパレータＣＰ１において基準電圧Ｖ２を上回るときの第１コンデンサＣ１１の充電時間ｔ1は、第２コンパレータＣＰ２から出力されるパルス信号のオフ期間Ｔ１と等しく、また、第２コンデンサＣ１２の充電電圧が第２コンパレータＣＰ２において基準電圧Ｖ２を上回るときの第２コンデンサＣ１２の充電時間ｔ2は、同パルス信号のオン期間Ｔ２と等しくなるが、第１および第２コンパレータＣＰ１，ＣＰ２並びに第１および第２スイッチング素子ＳＷ１，ＳＷ２によるスイッチング動作の応答遅れ時間をΔｔとすれば、従来例１と同様に、それらによって、パルス信号のオン期間Ｔ１はｔ1＋Δｔとなり、パルス信号のオフ期間Ｔ２はｔ2＋Δｔとなる。そのため、図１１に示すパルス幅変調回路においても、上記した従来例１におけるパルス幅変調回路における問題点と同様の問題点が生じる。
【００１３】
本発明は、このような事情のもとで考え出されたものであって、回路素子のスイッチング動作による応答遅れ時間を補正してそれに起因するパルス幅変調信号に対する影響を抑制することのできるパルス幅変調回路を提供することを、その課題としている。
【００１４】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１５】
本発明によって提供されるパルス幅変調回路は、第１のオン・オフ回路の出力端と第２のオン・オフ回路の入力端とが、第１のコンデンサとこの第１のコンデンサに第１充電電流を供給する第１の電流供給回路とを含む第１の結合回路で結合されるとともに、上記第２のオン・オフ回路の出力端と上記第１のオン・オフ回路の入力端とが、第２のコンデンサとこの第２のコンデンサに上記第１充電電流に対して所定の電流比を有する第２充電電流を供給する第２の電流供給回路とを含む第２の結合回路で結合されるパルス信号生成部と、外部入力される変調信号のレベル変動に応じて上記第１充電電流を変化させることにより上記パルス信号生成部で生成されるパルス信号のデューティ比を変化させるパルス幅変調部と、からなるパルス幅変調回路であって、上記第１のオン・オフ回路の出力端と上記第１のコンデンサの上記第１充電電流が供給される端子との間に設けられ、上記第１のオン・オフ回路のオン、オフ動作に基づいて、上記第１のコンデンサに対して補助的に上記第２のオン・オフ回路のスイッチング動作の応答遅れ時間を補正するに対して補助電流を供給する第１の補助電流供給手段と、上記第２のオン・オフ回路の出力端と上記第２のコンデンサの上記第２充電電流が供給される端子との間に設けられ、上記第２のオン・オフ回路のオン、オフ動作に基づいて、上記第２のコンデンサに対して補助的に上記第１のオン・オフ回路のスイッチング動作の応答遅れ時間を補正する補助電流を供給する第２の補助電流供給手段と、を備えることを特徴としている。
【００１６】
好ましい実施の形態によれば、上記第１の補助電流供給手段および第２の補助電流供給手段は、抵抗およびコンデンサからなる微分回路と、その微分回路の出力に基づいて補助電流を出力する補助電流出力素子とによってそれぞれ構成されてもよい。
【００１７】
本発明によれば、第１のコンデンサは第１充電電流ｉ1により充電され、第２のコンデンサは第１充電電流ｉ1に対して所定の電流比を有する第２充電電流ｉ2により充電される。第１および第２のコンデンサの充電電圧の変化により第１および第２のオン・オフ回路の出力端の出力レベルが交互に反転し、これによりパルス信号が出力される。変調信号が外部入力されると、第１充電電流ｉ1と第２充電電流ｉ2との電流比ｋは、変調信号のレベル変動に応じて変化し、これにより第１および第２のコンデンサの充電時間が変化して第１および第２のオン・オフ回路から出力されるパルス信号のオン期間とオフ期間の比率（デューティ比）が変化するパルス幅変調信号が得られる。
【００１８】
従来の構成では、第１および第２のオン・オフ回路におけるスイッチング動作の応答遅れ時間によってパルス幅変調信号に歪みを生じさせることがあったが、本発明では、第１および第２のオン・オフ回路のオン、オフ動作に応じて第１および第２のコンデンサに対して補助的に第１および第２のオン・オフ回路のスイッチング動作の応答遅れ時間を補正する補助電流を供給しているので、第１および第２のコンデンサにおける充電速度が所定期間内で増し、これにより、第１および第２のオン・オフ回路におけるスイッチング動作の応答遅れ時間を解消するように補正することができる。そのため、第１および第２のオン・オフ回路におけるスイッチング動作の応答遅れ時間による影響のない良好なパルス幅変調信号を得ることができる。
【００１９】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２１】
＜第１実施形態＞
図１は、本発明の第１実施形態にかかるパルス幅変調回路の概略回路図である。図２は、このパルス幅変調回路の各点における波形を示す図である。このパルス幅変調回路は、入力信号（本実施形態では、オーディオ信号とする）をそれに応じたパルス幅を有するパルス幅変調信号ＰＷＭとしてのパルス信号に変調するものである。
【００２２】
このパルス幅変調回路は、定電流回路１１と、パルス信号生成回路１２と、変調回路１３と、補助電流供給回路１４とによって大略構成されている。
【００２３】
定電流回路１１は、所定の定電流を出力し、パルス信号生成回路１２に供給するものである。パルス信号生成回路１２は、パルス幅変調信号の被変調信号（キャリア）であるパルス信号を生成する回路である。パルス信号生成回路１２は、ｎｐｎ型の第１トランジスタＱ３からなる第１オン・オフ回路、ｎｐｎ型の第２トランジスタＱ４からなる第２オン・オフ回路、第１オン・オフ回路の出力端（第１トランジスタＱ３のコレクタ端子）と第２オン・オフ回路の入力端（第２トランジスタＱ４のベース端子）とを結合する第１結合回路、および第２オン・オフ回路の出力端（第２トランジスタＱ４のコレクタ端子）と第１オン・オフ回路の入力端（第１トランジスタＱ３のベース端子）とを結合する第２結合回路からなる無安定マルチバイブレータで構成されている。
【００２４】
第１結合回路は、第１コンデンサＣ１と、この第１コンデンサＣ１に定電流回路１１から出力される定電流ｉの一部ｉ1を充電電流として供給する第１電流供給回路とで構成されている。第１電流供給回路は、抵抗Ｒ１とトランジスタＱ１とからなる。一方、第２結合回路は、第２コンデンサＣ２と、この第２コンデンサＣ２に定電流ｉの残りｉ2（＝ｉ−ｉ1）を充電電流として供給する第２電流供給回路とで構成されている。第２電流供給回路は、抵抗Ｒ２とトランジスタＱ２とからなる。また、第１電流供給回路および第２電流供給回路は差動増幅回路によって構成され、この差動増幅回路は変調回路１３として機能している。
【００２５】
変調回路１３は、パルス信号生成回路１２で生成されるパルス信号をオーディオ信号によりパルス幅変調する回路である。このパルス幅変調回路では、第２トランジスタＱ４のコレクタ端子（ｄ点）から出力のパルス信号を取り出すとすると、図９に示したように、第１コンデンサＣ１の充電時間によりパルス信号のオン期間Ｔ１が決定され、第２コンデンサＣ２の充電時間によりパルス信号のオフ期間Ｔ２が決定されるようになっている。
【００２６】
変調回路１３は、上述のように差動増幅回路からなり、定電流回路１１から供給される定電流ｉを分流して第１コンデンサＣ１への第１充電電流ｉ1と第２コンデンサＣ２への第２充電電流ｉ2（＝ｉ−ｉ1）とを生成するとともに、第１充電電流ｉ1と第２充電電流ｉ2との電流比ｋをオーディオ信号のレベル変動に応じて変化させることにより、パルス信号生成回路１２で生成されるパルス信号のデューティ比Ｔ１／（Ｔ１＋Ｔ２）をオーディオ信号のレベル変動に応じて変化させる。
【００２７】
定電流回路１１、パルス信号生成回路１２および変調回路１３の接続構成を説明すると、第１トランジスタＱ３および第２トランジスタＱ４のエミッタ端子は、第２電源Ｖ２に接続され、第１トランジスタＱ３および第２トランジスタＱ４のコレクタ端子は、それぞれ抵抗Ｒ３と抵抗Ｒ４とを介して第１電源Ｖ１に接続されている。また、第１コンデンサＣ１は、第１トランジスタＱ３のコレクタ端子と第２トランジスタＱ４のベース端子との間に接続され、第２コンデンサＣ２は、第２トランジスタＱ４のコレクタ端子と第１トランジスタＱ３のベース端子との間に接続されている。
【００２８】
さらに、トランジスタＱ１のエミッタ端子は抵抗Ｒ１の一方端が接続されるとともに、トランジスタＱ２のエミッタ端子は抵抗Ｒ２の一方端が接続され、抵抗Ｒ１および抵抗Ｒ２の他方端は定電流回路１１の出力端子に接続されている。また、定電流回路１１の入力端子は電源Ｖ０に接続されている。また、トランジスタＱ１のベース端子には、オーディオ信号が出力されるオーディオ出力源ＡＵが接続されている。一方、抵抗Ｒ２の他端は、トランジスタＱ２のエミッタ端子に接続され、トランジスタＱ２のベース端子は、グランドに接地されている。
【００２９】
第２トランジスタＱ４のベース−エミッタ間電圧をＶbe4とすると、第２トランジスタＱ４がオン状態ではｃ点の電位はＶ１、ａ点の電位は第２トランジスタＱ４のベース電位（Ｖbe4＋Ｖ２）にそれぞれなっている。したがって、第１コンデンサＣ１の両端電圧はｃ点側を＋、ａ点側を−の極性としてＶ１−（Ｖbe4＋Ｖ２）に保持されている。
【００３０】
この状態で、第２コンデンサＣ２の充電動作によりｂ点の電位が（Ｖbe3＋Ｖ２）に上昇すると、第１トランジスタＱ３がオンになり、ｃ点の電位は略第２電源の電圧Ｖ２となり、ａ点の電位はｃ点の電位から第１コンデンサＣ１の両端電圧Ｖ１−（Ｖbe4＋Ｖ２）だけ低下した電圧となる。Ｖbe4は｜Ｖ１−Ｖ２｜に対して非常に小さいので、Ｖbe4を無視すると、ａ点の電位は−（Ｖ１−Ｖ２）となる。
【００３１】
したがって、第１トランジスタＱ３がオンになると、電流ｉ1が第１コンデンサＣ１に流入して当該第１コンデンサＣ１は図１とは逆極性の方向に充電され、ａ点の電位が（Ｖ２＋Ｖbe4）に上昇すると、第２トランジスタＱ４がオンになり、第１トランジスタＱ３はオフになる。そして、第２コンデンサＣ２についても上述と同様の充電動作が行なわれる。
【００３２】
補助電流供給回路１４は、第１および第２トランジスタＱ３，Ｑ４におけるスイッチング動作の応答遅れ時間を補正するために、第１および第２コンデンサＣ１，Ｃ２に対して補助的に補助電流をそれぞれ供給する回路である。補助電流供給回路１４は、ｐｎｐ型のトランジスタＱ５，Ｑ６と、複数の抵抗Ｒ５〜Ｒ８と、複数のコンデンサＣ３，Ｃ４とによって構成されている。
【００３３】
補助電流供給回路１４は、コンデンサＣ３および抵抗Ｒ６によって構成される微分回路により、第１トランジスタＱ３がオンするタイミングでトランジスタＱ５を瞬間的にオンさせて第１コンデンサＣ１のａ端子に補助的に補助電流ｉ3を供給する。また、補助電流供給回路１４は、コンデンサＣ４および抵抗Ｒ８によって構成される微分回路により、第２トランジスタＱ４がオンするタイミングでトランジスタＱ６を瞬間的にオンさせて第２コンデンサＣ２のｂ端子に補助的に補助電流ｉ4を供給する。
【００３４】
補助電流供給回路１４の接続構成を説明すると、トランジスタＱ５のエミッタ端子は、抵抗Ｒ５を介してパルス信号生成回路１２の第１トランジスタＱ３のエミッタ端子に接続されている。トランジスタＱ５のべース端子は、コンデンサＣ３を介して第１コンデンサＣ１のｃ端子に接続されているとともに、抵抗Ｒ６を介して第２の電源Ｖ２に接続されている。トランジスタＱ５のコレクタ端子は、第１コンデンサＣ１のａ端子に接続されている。
【００３５】
一方、トランジスタＱ６のエミッタ端子は、抵抗Ｒ７を介してパルス信号生成回路１２の第２トランジスタＱ４のエミッタ端子に接続されている。トランジスタＱ６のべース端子は、コンデンサＣ４を介して第２コンデンサＣ２のｄ端子に接続されているとともに、抵抗Ｒ８を介して第２の電源Ｖ２の出力に接続されている。トランジスタＱ６のコレクタ端子は、第２コンデンサＣ２のｂ端子に接続されている。
【００３６】
次に、このパルス幅変調回路における動作を、図２に示すタイミングチャートを参照して説明する。
【００３７】
このパルス幅変調回路では、オーディオ信号がそれに応じたパルス幅を有するパルス幅変調信号ＰＷＭに変調される。ここでは、説明の便宜のため、オーディオ信号が「０」の場合（無変調の場合）を説明する。
【００３８】
変調回路１３では、トランジスタＱ１，Ｑ２により定電流回路１１からの定電流ｉが電流ｉ1と電流ｉ2とに分流される。すなわち、トランジスタＱ１側に流れる電流をｉ1とすると、トランジスタＱ２側に流れる電流は、（ｉ−ｉ1）となる。トランジスタＱ１を流れる電流ｉ1は、ベース電圧の変動に応じて変化する一方、トランジスタＱ２を流れる電流ｉ2は（ｉ−ｉ1）であるため、オーディオ出力源ＡＵから変調信号としてトランジスタＱ１のベース端子に入力されるオーディオ信号のレベルが基準レベル０ｖから変動すると、電流ｉ1と電流ｉ2の合計は一定値ｉを保持しつつそのレベル変動に応じて電流ｉ1が変動する。すなわち、電流ｉ1と電流ｉ2との電流比ｋが変動する。
【００３９】
無変調の場合、オーディオ信号のレベルは「０」であるので、トランジスタＱ１に流れる電流ｉ1とトランジスタＱ２に流れるｉ2（ｉ−ｉ1）は等しくなる。すなわち、ｉ1＝ｉ2＝ｉ／２となり、電流比ｋは１となる。
【００４０】
第１および第２コンデンサＣ１，Ｃ２には、充電時に（Ｖ１−Ｖ２）の電圧が印加され、それぞれｉ／２の電流で充電される。
【００４１】
ここで、図２における時刻ｔaのときの各点の波形ａ，ｂ，ｃ，ｄを説明すると、このとき、第１トランジスタＱ３はオフ状態であり、第２トランジスタＱ４はオン状態である。第２トランジスタＱ４はオン状態であるため、ａ点の電位は第２の電圧Ｖ２より第２トランジスタＱ４のベース−エミッタ間電圧（Ｖbe4）分だけ高くなっており、（Ｖ２＋Ｖbe4）である。なお、図２では、Ｖbe4がＶ2に対して非常に小さいので、Ｖbe4を無視して単に「Ｖ２」と記載している。
【００４２】
また、ｄ点の電位は第２電源電圧Ｖ２となるので、ｂ点の電位は、ｄ点の電位Ｖ２より第２コンデンサＣ２の両端電圧Ｖｃの分だけ低下した値（Ｖ２−Ｖｃ）となっている。なお、第２トランジスタＱ４のオン期間に第２コンデンサＣ２の充電動作が行われ、図２では、時刻ｔａを第２トランジスタＱ４のオン期間の略中間のタイミングにしているので、Ｖｃは略（Ｖ１−Ｖ２）／２となっている。
【００４３】
時刻ｔｂになると、ｂ点の電位は、第１トランジスタＱ３のベース−エミッタ間電圧をＶbe3とすると、第２コンデンサＣ２の充電動作によって（Ｖ２＋Ｖbe3）になり、第１トランジスタＱ３がオンになる。なお、図２では、Ｖbe3がＶ２に対して非常に小さいので、Ｖbe3を無視して単に「Ｖ２」と記載している。第１トランジスタＱ３がオンになると、ｃ点の電位はＶ２となるので、ａ点の電位は、ｃ点の電位Ｖ２から第１コンデンサＣ１の充電電圧（Ｖ１−Ｖ２）だけ低下した値Ｖ２−（Ｖ１−Ｖ２）となり、これにより第２トランジスタＱ４のベース電位はＶbe4より小さくなるので、第２トランジスタＱ４は瞬時にオフになる。
【００４４】
ａ点の電位がＶ２−（Ｖ１−Ｖ２）になると、電流ｉ1により図１に示す極性とは逆方向に第１コンデンサＣ１の充電動作が開始され、これによりａ点の電位が上昇する。そして、時刻ｔcでａ点の電位が（Ｖ２＋Ｖbe4）に達すると、第２トランジスタＱ４がオンになり、これによりｂ点の電位がＶ２−（Ｖ１−Ｖ２）になるため、第１トランジスタＱ３はオフになる。以下、同様の動作が繰り返され、第１トランジスタＱ３と第２トランジスタＱ４とが交互にオン・オフ動作を繰り返すことによりｃ点，ｄ点からパルス幅変調信号が出力される。なお、ｄ点から出力されるパルス幅変調信号はｃ点から出力されるパルス幅変調信号に対して位相が反転している。
【００４５】
ここで、時刻ｔｂでは、第１トランジスタＱ３がオンして、ｃ点の電位がＶ２になるが、第１トランジスタＱ３のスイッチング動作における応答遅れ時間Δｔによって、第１コンデンサＣ１の充電動作は、時刻ｔｂから遅れ時間Δｔ後に開始されることになる。そのため、たとえばオーディオ信号のレベルが変動し変調がかけられることにより、パルス幅変調信号ＰＷＭのパルス周期において、たとえばそのパルス信号のオン期間Ｔ１またはオフ期間Ｔ２のいずれかが無変調時に比べ短くなると、上記トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔのパルス周期に与える影響が大きくなる。そのため、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることになるといった問題点があった。
【００４６】
そこで、本第１実施形態では、時刻ｔｂにおいて第１トランジスタＱ３がオンするタイミングで、コンデンサＣ３および抵抗Ｒ６からなる微分回路（図２のｅ点における微分波形を生成）によってトランジスタＱ５を瞬間的にオンさせて、第１コンデンサＣ１のａ端子に補助電流ｉ3を供給するようにしている。これにより、第１コンデンサＣ１のａ端子では、第１充電電流ｉ1が実質的に増加することになり、トランジスタＱ５がオンする期間Δｔ′だけ充電速度が増し（図３(a) の波形の傾斜部の勾配参照）、すなわち、第１トランジスタＱ３のスイッチング動作の応答遅れ時間Δｔが補正される。たとえば、図３(b) に示すように、ｃ点の波形の立ち上がり時間が遅くなるところ、図３(c) に示すように、補正して立ち上がり時間が早められる。
【００４７】
また、時刻ｔｃでは、第２トランジスタＱ４がオンするタイミングで、コンデンサＣ４および抵抗Ｒ８からなる微分回路（図２のｆ点における微分波形を生成）によってトランジスタＱ６を瞬間的にオンさせて、第２コンデンサＣ２のｂ端子に補助電流ｉ4を供給するようにしている。これにより、第２コンデンサＣ２のｂ端子では、第２充電電流ｉ2が実質的に増加することになり、トランジスタＱ６がオンする期間Δｔ′だけ充電速度が増し、すなわち、第２トランジスタＱ４のスイッチング動作の応答遅れ時間Δｔが補正される。
【００４８】
このように、本実施形態では、補助電流供給回路１４によって、第１および第２コンデンサＣ１，Ｃ２の充電電流をその充電開始時において瞬間的に増加させることにより、第１および第２トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔが補正され、たとえばオーディオ信号のレベルが変動し変調がかけられることにより、パルス幅変調信号ＰＷＭのオン期間Ｔ１またはオフ期間Ｔ２のいずれかが無変調時に比べ短くなったとしても、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることを抑制することができる。
【００４９】
なお、トランジスタＱ５，Ｑ６がオンする期間Δｔ′は、コンデンサＣ３および抵抗Ｒ６からなる微分回路およびコンデンサＣ４および抵抗Ｒ８からなる微分回路のそれぞれの時定数によって決定される。そのため、第１および第２トランジスタＱ３，Ｑ４のスイッチング動作の応答遅れ時間Δｔを補正することができるように、上記時定数を適当な値にすることが望ましい。
【００５０】
図４は、このパルス幅変調回路における復調電圧と歪み率との関係を示す図である。なお、図４における縦軸には、ＴＨＤ＋Ｎ（全高調波歪み＋ノイズ）を百分率で表したものを歪み率として示している。この場合の試験構成としては、図５に示すように、パルス幅変調回路に対してオーディオ信号を入力し、パルス幅変調回路から出力されたパルス幅変調信号ＰＷＭをローパスフィルタを介して歪み率計に入力させるものが用いられている。また、パルス幅変調回路としては、補助電流供給回路１４による遅れ時間の補正がないものと、補助電流供給回路１４による遅れ時間の補正があるものとについてそれぞれ計測した。
【００５１】
同図によると、復調電圧の大小（約１〜４Ｖ）にかかわらず、補助電流供給回路１４による遅れ時間の補正がないパルス幅変調回路に比べ、補助電流供給回路１４による遅れ時間の補正があるパルス幅変調回路の方が歪み率が格段に小さくなっていることがわかる。そのため、この実施形態によれば、再現性に優れたパルス幅変調回路を提供することができる。
【００５２】
＜第２実施形態＞
図６は、本発明の第２実施形態にかかるパルス幅変調回路の概略回路図である。図７は、このパルス幅変調回路の各点における波形を示す図である。図６に示すパルス幅変調回路は、従来の技術の欄で説明した従来例２に対応するものである。
【００５３】
この第２実施形態にかかるパルス幅変調回路は、パルス信号生成回路２１と、変調回路２２と、補助電流供給回路２３とによって大略構成されている。
【００５４】
パルス信号生成回路２１は、パルス幅変調信号の被変調信号（キャリア）であるパルス信号を生成する回路であり、第１コンパレータＣＰ１および第１トリガー素子ＴＲ１からなる第１オン・オフ回路、第２コンパレータＣＰ２および第２トリガー素子ＴＲ２からなる第２オン・オフ回路、第１オン・オフ回路の出力端（第１トリガー素子ＴＲ１の出力）と第２オン・オフ回路の入力端（第２コンパレータＣＰ２の入力）とを結合する第１結合回路、および第２オン・オフ回路の出力端（第２トリガー素子ＴＲ２の出力）と第１オン・オフ回路の入力端（第１コンパレータＣＰ１の入力）とを結合する第２結合回路からなる無安定マルチバイブレータで構成されている。
【００５５】
第１結合回路は、第１コンデンサＣ１１と、この第１コンデンサＣ１１に第１充電電流ｉ1を供給する電流供給素子ＣＣ１からなる第１電流供給回路と、第１コンデンサＣ１１を放電させる第１スイッチング素子ＳＷ１とで構成されている。一方、第２結合回路は、第２コンデンサＣ１２と、この第２コンデンサＣ１２に充電電流ｉ1に対して所定の電流比を有する第２充電電流ｉ2を供給する電流供給素子ＣＣ２からなる第２の電流供給回路と、第２コンデンサＣ１２を放電させる第２スイッチング素子ＳＷ２とで構成されている。この場合、第１電流供給回路および第２電流供給回路は、変調回路２２として機能している。
【００５６】
パルス信号生成回路２１では、第１コンパレータＣＰ１は、第１コンデンサＣ１１の充電電圧と、基準電圧（第２電源Ｖ２の電圧）とを比較し、第１コンデンサＣ１１の充電電圧が基準電圧を上回るとオン信号を出力する。このオン信号が、図７に示すようにパルス信号のオフ期間Ｔ２を決定する。また、第２コンパレータＣＰ２は、第２コンデンサＣ１２の充電電圧と、基準電圧（第２電源Ｖ２の電圧）とを比較し、第２コンデンサＣ１２の充電電圧が基準電圧を上回るとオン信号を出力する。このオン信号が、図７に示すようにパルス信号のオン期間Ｔ１を決定する。
【００５７】
変調回路２２は、パルス信号生成回路２１で生成されるパルス信号をオーディオ信号によりパルス幅変調する回路である。変調回路２２は、上述のように差動増幅回路からなり、定電流回路１１から供給される定電流ｉを分流して第１コンデンサＣ１１への第１充電電流ｉ1と第２コンデンサＣ１２への第２充電電流ｉ2（＝ｉ−ｉ1）とを生成するとともに、第１充電電流ｉ1と第２充電電流ｉ2との電流比ｋをオーディオ信号のレベル変動に応じて変化させることにより、パルス信号生成回路２１で生成されるパルス信号のデューティ比Ｔ１／（Ｔ１＋Ｔ２）をオーディオ信号のレベル変動に応じて変化させる。
【００５８】
パルス信号生成回路２１および変調回路２２の接続構成を説明すると、第１コンデンサＣ１１は、その一方端が第１コンパレータＣＰ１の一方の入力端子に接続されているとともに、他方端が第１電源Ｖ１に接続されている。第１コンデンサＣ１１の両端には、第１スイッチング素子ＳＷ１が並列に接続されている。第１コンパレータＣＰ１は、他方の入力端子が基準電圧としての第２の電源Ｖ２に接続されており、その出力端子が第１トリガー素子ＴＲ１の入力端子に接続されている。
【００５９】
また、第２コンデンサＣ１２は、その一方端が第２コンパレータＣＰ２の一方の入力端子に接続されているともに、他方端が第１電源Ｖ１に接続されている。第２コンデンサＣ１２の両端には、第２スイッチング素子ＳＷ２が並列に接続されている。第２コンパレータＣＰ２は、他方の入力端子が基準電圧としての第２の電源Ｖ２に接続されており、その出力端子が第２トリガー素子ＴＲ２の入力端子に接続されている。
【００６０】
第１トリガー素子ＴＲ１の出力は第２スイッチング素子ＳＷ２の制御端子に接続され、第２トリガー素子ＴＲ２の出力は第１スイッチング素子ＳＷ１の制御端子に接続されている。
【００６１】
第１および第２コンデンサＣ１１，Ｃ１２の一方端には、電流供給素子ＣＣ１，ＣＣ２の一方端がそれぞれ接続され、電流供給素子ＣＣ１，ＣＣ２の他方端は、電源Ｖ０に接続されている。また、電流供給素子ＣＣ１，ＣＣ２には、オーディオ信号が出力されるオーディオ出力源ＡＵがそれぞれ接続されている。
【００６２】
補助電流供給回路２３は、第１および第２スイッチング素子ＳＷ１，ＳＷ２並びに第１および第２コンパレータＣＰ１，ＣＰ２におけるスイッチング動作の応答遅れ時間を補正するために、第１および第２コンデンサＣ１１，Ｃ１２に対して補助的に補助電流を供給する回路である。補助電流供給回路２３は、第３および第４トリガー回路ＴＲ３，ＴＲ４と、第３および第４スイッチング素子ＳＷ３，ＳＷ４と、複数の抵抗Ｒ１１、Ｒ１２とによって構成されている。
【００６３】
補助電流供給回路２３の接続構成を説明すると、第１コンパレータＣＰ１の出力は、第３トリガーＴＲ３の入力端子に接続され、第３トリガーＴＲ３の出力端子には、第４スイッチング素子ＳＷ４の制御端子が接続されている。第４スイッチング素子ＳＷ４は、その一方端が第３電源Ｖ３に接続され、他方端が抵抗Ｒ１２を介して第２コンデンサＣ１２の一方端に接続されている。また、第２コンパレータＣＰ２の出力は、第４トリガーＴＲ４の入力端子に接続され、第４トリガーＴＲ４の出力端子には、第３スイッチング素子ＳＷ３の制御端子が接続されている。第３スイッチング素子ＳＷ３は、その一方端が第３電源Ｖ３に接続され、他方端が抵抗Ｒ１１を介して第１コンデンサＣ１１の一方端に接続されている。
【００６４】
補助電流供給回路２３は、第１コンパレータＣＰ１の出力に基づいて第３トリガー素子ＴＲ３によって、第４スイッチング素子ＳＷ４を瞬間的にオンさせて第２コンデンサＣ１２の一方端に補助的に補助電流ｉ4を供給する。また、補助電流供給回路２３は、第２コンパレータＣＰ２の出力に基づいて第４トリガー素子ＴＲ４によって、第３スイッチング素子ＳＷ３を瞬間的にオンさせて第１コンデンサＣ１１の一方端に補助的に補助電流ｉ3を供給する。
【００６５】
次に、第２実施形態にかかるパルス幅変調回路における動作を、図７に示すタイミングチャートを参照して説明する。
【００６６】
この第２実施形態にかかるパルス幅変調回路では、第１実施形態にかかるパルス幅変調回路と同様に、オーディオ信号がそれに応じたパルス幅を有するパルス幅変調信号ＰＷＭに変調される。ここでも、説明の便宜のため、オーディオ信号が「０」の場合（無変調の場合）を説明する。
【００６７】
変調回路２２では、電流供給素子ＣＣ１，ＣＣ２により電源Ｖ０からの電流ｉが電流ｉ1と電流ｉ2（＝ｉ−ｉ1）とに分流される。電流供給素子ＣＣ１，ＣＣ２を流れる電流ｉ1，ｉ2は、オーディオ信号のレベル変動に応じて変化するが、電流ｉ1と電流ｉ2の合計は一定値ｉを保持しつつそのレベル変動に応じて電流ｉ1が変動する。すなわち、電流ｉ1と電流ｉ2との電流比ｋが変動する。
【００６８】
無変調の場合、オーディオ信号のレベルは「０」であるので、電流供給素子ＣＣ１に流れる電流ｉ1と電流供給素子ＣＣ２に流れるｉ2（ｉ−ｉ1）は等しくなる。すなわち、ｉ1＝ｉ2＝ｉ／２となり、電流比ｋは１となる。これにより、第１および第２コンデンサＣ１１，Ｃ１２は、それぞれｉ／２の電流で充電される。
【００６９】
ここで、図７における時刻ｔaのときの各点の波形ａ，ｂ，ｃ，ｄ，ｅ，ｆを説明すると、このとき、第２コンデンサＣ１２の充電電圧は、第２コンパレータＣＰ２の基準電圧（第２電源Ｖ２の電圧）を上回っており、第２コンパレータＣＰ２の出力は、オン状態である。一方、第１コンデンサＣ１１の充電電圧は、第１コンパレータＣＰ１の基準電圧（第２電源Ｖ２の電圧）を下回っており、第１コンパレータＣＰ１の出力は、オフ状態である。
【００７０】
次いで、第１コンデンサＣ１１の充電電圧が電流供給素子ＣＣ１によって上昇していき、時刻ｔｂにおいて第１コンパレータＣＰ１の基準電圧（第２電源Ｖ２の電圧）を上回ると、第１コンパレータＣＰ１の出力がオフ状態からオン状態になる（ｃ点の波形参照）。第１コンパレータＣＰ１の出力がオン状態になると、第１トリガー素子ＴＲ１は、瞬間的に短時間のパルス信号を出力し（ｄ点の波形参照）、第２スイッチング素子ＳＷ２を瞬間的にオンさせる。これにより、第２コンデンサＣ１２が放電動作することにより、第２コンデンサＣ１２の充電電圧は低下し、第２コンパレータＣＰ２の基準電圧を下回るので、第２コンパレータＣＰ２の出力は、オン状態からオフ状態になる（ｅ点の波形参照）。
【００７１】
その後、第２コンデンサＣ１２では、電流供給素子ＣＣ２によってその充電電荷が再び上昇し、時刻ｔｃにおいて第２コンパレータＣＰ２の基準電圧（第２電源Ｖ２の電圧）を上回ると、第２コンパレータＣＰ２の出力は、オフ状態からオン状態になる。第２コンパレータＣＰ２の出力がオン状態になると、第２トリガー素子ＴＲ２は、瞬間的に短時間のパルス信号を出力し（ｆ点の波形参照）、第１スイッチング素子ＳＷ１を瞬間的にオンさせる。
【００７２】
以下、同様の動作が繰り返され、第１コンパレータＣＰ１の出力と第２コンパレータＣＰ２の出力とが交互にオン・オフを繰り返すことにより、ｅ点からパルス幅変調信号が出力される。なお、ｅ点から出力されるパルス幅変調信号はｃ点から出力されるパルス幅変調信号に対して位相が反転している。
【００７３】
ここで、時刻ｔｂにおいては第１コンパレータＣＰ１の出力がオン状態になって、第２スイッチング素子ＳＷ２をオンさせるが、第１コンパレータＣＰ１および第２スイッチング素子ＳＷ２のスイッチング動作における応答遅れ時間Δｔによって、第２コンデンサＣ１２の充電動作は、時刻ｔｂから遅れ時間Δｔ後に開始されることになる。そのため、たとえばオーディオ信号のレベルが変動し変調がかけられることにより、パルス幅変調信号ＰＷＭのパルス周期において、たとえばそのパルス信号のオン期間Ｔ１またはオフ期間Ｔ２のいずれかが無変調時に比べ短くなると、第１コンパレータＣＰ１および第２スイッチング素子ＳＷ２のスイッチング動作の応答遅れ時間Δｔのパルス周期に与える影響が大きくなり、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることになるといった問題点があった。
【００７４】
そこで、本第２実施形態では、第１コンパレータＣＰ１の出力がオン状態になるタイミングで、第３電源Ｖ３からの補助電流ｉ4を第２コンデンサＣ１２に瞬間的に供給するようにしている。具体的には、時刻ｔｂにおいて第１コンパレータＣＰ１の出力がオン状態になると、第３トリガー素子ＴＲ３がオンし、それによって第４スイッチング素子ＳＷ４が瞬間的にオンする。これにより、第２コンデンサＣ１２の一方端に第３電源Ｖ３による補助電流ｉ4が供給される。その結果、第２コンデンサＣ１２では、充電電流ｉ2が実質的に増加することになり、補助電流ｉ4が瞬間的に供給される期間Δｔ′だけ充電速度が増し（図７のｂ点波形の傾斜部の勾配参照）、すなわち、第１コンパレータＣＰ１および第２スイッチング素子ＳＷ２のスイッチング動作における応答遅れ時間Δｔが補正される。
【００７５】
また、時刻ｔｃでは、第２コンパレータＣＰ２の出力がオン状態になるタイミングで、第３電源Ｖ３からの補助電流ｉ3を第１コンデンサＣ１１に瞬間的に供給するようにしている。具体的には、時刻ｔｃにおいて第２コンパレータＣＰ２の出力がオン状態になると、第４トリガー素子ＴＲ４がオンし、それによって第３スイッチング素子ＳＷ３が瞬間的にオンする。これにより、第１コンデンサＣ１１の一方端に第３電源Ｖ３による補助電流ｉ3が供給される。その結果、第１コンデンサＣ１１では、充電電流ｉ1が実質的に増加することになり、補助電流ｉ3が瞬間的に供給される期間Δｔ′だけ充電速度が増し（図７のａ点波形の傾斜部の勾配参照）、すなわち、第２コンパレータＣＰ２および第１スイッチング素子ＳＷ１のスイッチング動作における応答遅れ時間Δｔが補正される。
【００７６】
このように、本第２実施形態では、補助電流供給回路２３によって、第１および第２コンデンサＣ１１，Ｃ１２の充電電流を瞬間的に増加させることにより、各コンパレータＣＰ１，ＣＰ２および各スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作における応答遅れ時間Δｔが補正されるので、パルス幅変調信号ＰＷＭ自体に歪みを生じさせることを抑制することができる。
【００７７】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記第１および第２実施形態においては、無安定マルチバイブレータの一例を示したが、無安定マルチバイブレータの構成は、これらに限るものではない。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかるパルス幅変調回路の概略回路図である。
【図２】図１に示すパルス幅変調回路の各点における信号波形を示す図である。
【図３】図１に示すパルス幅変調回路の各点における信号波形を示す図である。
【図４】図１に示すパルス幅変調回路における復調電圧と歪み率との関係を示す図である。
【図５】パルス幅変調回路の試験構成を示す図である。
【図６】第２実施形態にかかるパルス幅変調回路の概略回路図である。
【図７】図６に示すパルス幅変調回路の各点における信号波形を示す図である。
【図８】従来のパルス幅変調回路の一例を示す概略回路図である。
【図９】図８に示すパルス幅変調回路の各点における信号波形を示す図である。
【図１０】図８に示すパルス幅変調回路の各点における信号波形を示す図である。
【図１１】従来のパルス幅変調回路の他の一例を示す概略回路図である。
【図１２】図１１に示すパルス幅変調回路の各点における信号波形を示す図である。
【符号の説明】
１１ 定電流回路
１２ パルス信号生成回路
１３ 変調回路
１４ 補助電流供給回路
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｑ３ 第１トランジスタ
Ｑ４ 第２トランジスタ
Claims (2)
- 第１のオン・オフ回路の出力端と第２のオン・オフ回路の入力端とが、第１のコンデンサとこの第１のコンデンサに第１充電電流を供給する第１の電流供給回路とを含む第１の結合回路で結合されるとともに、
上記第２のオン・オフ回路の出力端と上記第１のオン・オフ回路の入力端とが、第２のコンデンサとこの第２のコンデンサに上記第１充電電流に対して所定の電流比を有する第２充電電流を供給する第２の電流供給回路とを含む第２の結合回路で結合されるパルス信号生成部と、
外部入力される変調信号のレベル変動に応じて上記第１充電電流を変化させることにより上記パルス信号生成部で生成されるパルス信号のデューティ比を変化させるパルス幅変調部と、からなるパルス幅変調回路であって、
上記第１のオン・オフ回路の出力端と上記第１のコンデンサの上記第１充電電流が供給される端子との間に設けられ、上記第１のオン・オフ回路のオン、オフ動作に基づいて、上記第１のコンデンサに対して補助的に上記第２のオン・オフ回路のスイッチング動作の応答遅れ時間を補正する補助電流を供給する第１の補助電流供給手段と、
上記第２のオン・オフ回路の出力端と上記第２のコンデンサの上記第２充電電流が供給される端子との間に設けられ、上記第２のオン・オフ回路のオン、オフ動作に基づいて、上記第２のコンデンサに対して補助的に上記第１のオン・オフ回路のスイッチング動作の応答遅れ時間を補正する補助電流を供給する第２の補助電流供給手段と、
を備えることを特徴とする、パルス幅変調回路。 - 上記第１の補助電流供給手段および第２の補助電流供給手段は、抵抗およびコンデンサからなる微分回路と、その微分回路の出力に基づいて補助電流を出力する補助電流出力素子とによってそれぞれ構成されている、請求項１に記載のパルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107276A JP4211465B2 (ja) | 2003-04-11 | 2003-04-11 | パルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107276A JP4211465B2 (ja) | 2003-04-11 | 2003-04-11 | パルス幅変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004320097A JP2004320097A (ja) | 2004-11-11 |
| JP4211465B2 true JP4211465B2 (ja) | 2009-01-21 |
Family
ID=33469152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107276A Expired - Fee Related JP4211465B2 (ja) | 2003-04-11 | 2003-04-11 | パルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4211465B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4810710B2 (ja) * | 2005-08-22 | 2011-11-09 | オンキヨー株式会社 | パルス幅変調回路およびスイッチングアンプ |
| JP4807021B2 (ja) * | 2005-09-26 | 2011-11-02 | オンキヨー株式会社 | スイッチングアンプ |
| JP4100455B1 (ja) * | 2007-01-22 | 2008-06-11 | オンキヨー株式会社 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
| JP4366540B2 (ja) | 2007-09-10 | 2009-11-18 | オンキヨー株式会社 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
| JP4586836B2 (ja) * | 2007-09-10 | 2010-11-24 | オンキヨー株式会社 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
| JP4582351B2 (ja) * | 2007-10-03 | 2010-11-17 | オンキヨー株式会社 | パルス幅変調回路 |
| JP4947307B2 (ja) * | 2007-11-30 | 2012-06-06 | オンキヨー株式会社 | スイッチングアンプ |
| JP4407743B2 (ja) | 2007-12-03 | 2010-02-03 | オンキヨー株式会社 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
| JP5423477B2 (ja) * | 2010-03-01 | 2014-02-19 | オンキヨー株式会社 | パルス幅変調回路 |
| JP5126558B2 (ja) * | 2011-05-16 | 2013-01-23 | オンキヨー株式会社 | スイッチングアンプ |
| JP5482885B1 (ja) * | 2012-12-28 | 2014-05-07 | オンキヨー株式会社 | パルス幅変調回路及びスイッチングアンプ |
-
2003
- 2003-04-11 JP JP2003107276A patent/JP4211465B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004320097A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7403049B2 (en) | Triangular wave generation circuit | |
| JP2004007324A (ja) | Ｄ級増幅器における三角波生成回路 | |
| JP4211465B2 (ja) | パルス幅変調回路 | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| US8570083B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
| US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
| JP2004153965A (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの駆動回路 | |
| JP2004236461A (ja) | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 | |
| JP4407743B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
| JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| JPH0563523A (ja) | 波形発生装置 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JP4175163B2 (ja) | パルス幅変調回路 | |
| JP4752829B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
| US8970269B2 (en) | Pulse width modulator and switching amplifier | |
| JP2011029859A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
| JP2004180294A (ja) | 電力増幅装置 | |
| JP4582351B2 (ja) | パルス幅変調回路 | |
| CN113141163B (zh) | D类功率放大器电路 | |
| JP2814748B2 (ja) | ２線式伝送器 | |
| JP3591519B2 (ja) | パルス幅変調回路 | |
| JPH0260089B2 (ja) | ||
| JP2004120212A (ja) | パルス幅変調回路 | |
| KR0110705Y1 (ko) | 파형 발생 장치 | |
| JP4586836B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |