JP4752829B2 - パルス幅変調回路及びそれを用いたスイッチングアンプ - Google Patents
パルス幅変調回路及びそれを用いたスイッチングアンプ Download PDFInfo
- Publication number
- JP4752829B2 JP4752829B2 JP2007233944A JP2007233944A JP4752829B2 JP 4752829 B2 JP4752829 B2 JP 4752829B2 JP 2007233944 A JP2007233944 A JP 2007233944A JP 2007233944 A JP2007233944 A JP 2007233944A JP 4752829 B2 JP4752829 B2 JP 4752829B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switch
- clock signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
2 スイッチング回路
3 ローパスフィルタ回路
4 第1電源
5 第2電源
11 クロック生成回路
12 電圧電流変換回路
13 放電用バイアス電流源
15 第1比較回路
16 第2比較回路
17 第1リセット回路
18 第2リセット回路
19 第1放電制御回路
20 第2放電制御回路
21 信号出力回路
C1 第1積分回路
C2 第2積分回路
eS オーディオ信号
Ic 充電バイアス電流
Id 放電バイアス電流
SW1 第1スイッチ
SW2 第2スイッチ
SW3 第3スイッチ
SW4 第4スイッチ
SW5 第5スイッチ
SW6 第6スイッチ
T1 第1期間
T2 第2期間
T3 第3期間
Vref 基準電圧
φ1 第1切換信号
φ2 第2切換信号
φ3 制御信号
φ4 制御信号
Claims (5)
- 第1のクロック信号とこの第1のクロック信号のレベルを反転した第2のクロック信号を生成するクロック信号生成手段と、
電荷の蓄積が可能な第1の電荷蓄積手段と、
電荷の蓄積が可能な第2の電荷蓄積手段と、
電圧で入力される入力信号を電流に変換する電圧電流変換手段と、
定電流を生成する定電流生成手段と、
前記第1のクロック信号のハイレベル期間では前記第1の電荷蓄積手段を前記電圧電流変換手段から出力される電流で充電するとともに前記第2の電荷蓄積手段を前記定電流生成手段から出力される定電流で放電し、前記第2クロック信号のハイレベル期間では前記第2の電荷蓄積手段を前記電圧電流変換手段から出力される電流で充電するとともに前記第1の電荷蓄積手段を前記定電流生成手段から出力される定電流で放電する制御を行う充放電制御手段と、
前記第1のクロック信号のローレベル期間において、前記定電流生成手段からの定電流による放電によって前記第1の電荷蓄積手段の電圧が所定の基準電圧に変化するタイミングを検出する第1の検出手段と、
前記第2のクロック信号のローレベル期間において、前記定電流生成手段からの定電流による放電によって前記第2の電荷蓄積手段の電圧が前記基準電圧に変化するタイミングを検出する第2の検出手段と、
前記第1のクロック信号と前記第1の検出手段の検出信号とに基づき、前記第1のクロック信号のローレベル期間毎に各ローレベル期間の開始から前記第1の電荷蓄積手段の電圧が前記基準電圧に到達するまでの時間をパルス幅とする第1のパルス信号を生成する第1のパルス信号生成手段と、
前記第2のクロック信号と前記第2の検出手段の検出信号とに基づき、前記第2のクロック信号のローレベル期間毎に各ローレベル期間の開始から前記第2の電荷蓄積手段の電圧が前記基準電圧に到達するまでの時間をパルス幅とする第2のパルス信号を生成する第2のパルス信号生成手段と、
前記第1のパルス信号と前記第2のパルス信号を合成して前記入力信号のパルス幅変調信号を生成するパルス幅変調信号生成手段と、
を備えたパルス幅変調回路であって、
前記充放電制御手段は、
前記第1の電荷蓄積手段に並列に接続された半導体素子からなる第1のスイッチ手段と、
前記第2の電荷蓄積手段に並列に接続された半導体素子からなる第2のスイッチ手段と、
前記第1のクロック信号のレベルがハイレベルになるタイミングで前記電圧電流変換手段を前記第1の電荷蓄積手段に接続した後、ローレベルになるタイミングでその接続を解除し、前記第2のクロック信号のレベルがハイレベルになるタイミングで前記電圧電流変換手段を前記第2の電荷蓄積手段に接続した後、ローレベルになるタイミングでその接続を解除する第1の接続制御手段と、
前記第1のクロック信号のレベルがローレベルになるタイミングで前記定電流生成手段を前記第1の電荷蓄積手段に接続した後、前記第1の検出手段の検出タイミングから前記第1のクロック信号がハイレベルに反転するまでの所定のタイミングでその接続を解除し、前記第2のクロック信号のレベルがローレベルになるタイミングで前記定電流生成手段を前記第2の電荷蓄積手段に接続した後、前記第2の検出手段の検出タイミングから前記第2のクロック信号がハイレベルに反転するまでの所定のタイミングでその接続を解除する第2の接続制御手段と、
前記第1の検出手段の検出タイミングで前記第1のスイッチ手段をオンにした後、前記第1のクロック信号がハイレベルに反転するタイミングで前記第1のスイッチ手段をオフにし、前記第2の検出手段の検出タイミングで前記第2のスイッチ手段をオンにした後、前記第2のクロック信号がハイレベルに反転するタイミングで前記第2のスイッチ手段をオフにする第1のスイッチ制御手段と、
を含むことを特徴とするパルス幅変調回路。 - 前記第1の接続制御手段は、
前記電圧電流変換手段と前記第1の電荷蓄積手段との間に設けられ、両手段の接続を開閉する第3のスイッチ手段と、
前記電圧電流変換手段と前記第2の電荷蓄積手段との間に設けられ、両手段の接続を開閉する第4のスイッチ手段と、
前記第1のクロック信号のレベルがハイレベルになるタイミングで前記第3のスイッチ手段をオンにした後、ローレベルになるタイミングで前記第3のスイッチ手段をオフにし、前記第2のクロック信号のレベルがハイレベルになるタイミングで前記第4のスイッチ手段をオンにした後、ローレベルになるタイミングで前記第4のスイッチ手段をオフにする第2のスイッチ制御手段と、を含み、
前記第2の接続制御手段は、
前記定電流生成手段と前記第1の電荷蓄積手段との間に設けられ、両手段の接続を開閉する第5のスイッチ手段と、
前記定電流生成手段と前記第2の電荷蓄積手段との間に設けられ、両手段の接続を開閉する第6のスイッチ手段と、
前記第1のクロック信号のレベルがローレベルになるタイミングで前記第5のスイッチ手段をオンにした後、前記第1の検出手段の検出タイミングからローレベルの前記第1のクロック信号がハイレベルに反転するまでの所定のタイミングで前記第5のスイッチ手段をオフにし、前記第2のクロック信号のレベルがローレベルになるタイミングで前記第6のスイッチ手段をオンにした後、前記第2の検出手段の検出タイミングからローレベルの前記第2のクロック信号がハイレベルに反転するまでの所定のタイミングで前記第6のスイッチ手段をオフにする第3のスイッチ制御手段と、を含む、
請求項1に記載のパルス幅変調回路。 - 前記第3のスイッチ制御手段は、
前記第1の検出手段の検出タイミングで前記第5のスイッチ手段をオフにし、前記第2の検出手段の検出タイミングで前記第6のスイッチ手段をオフにする、請求項2に記載のパルス幅場変調回路。 - 前記第1の検出手段は、前記第1の電荷蓄積手段の電圧と前記基準電圧を比較する第1の比較回路で構成され、
前記第2の検出手段は、前記第2の電荷蓄積手段の電圧と前記基準電圧を比較する第2の比較回路で構成され、
前記第3のスイッチ制御手段は、
前記第2のクロック信号と前記第1の比較回路から出力される出力信号との第1の否定論理積信号を生成し、その第1の否定論理積信号に基づいて前記第1のスイッチ手段のオン・オフを制御する第1の論理回路と、前記第1のクロック信号と前記第2の比較回路との第2の否定論理積信号を生成し、その第2の否定論理積信号に基づいて前記第2のスイッチ手段のオン・オフを制御する第2の論理回路とで構成され、
前記第2のスイッチ制御手段は、
前記第2のクロック信号と前記第1の否定論理積信号との第1の論理積信号を生成し、その第1の論理積信号に基づいて前記第5のスイッチ手段のオン・オフを制御する第3の論理回路と、前記第1のクロック信号と前記第2の否定論理積信号との第2の論理積信号を生成し、その第2の論理積信号に基づいて前記第6のスイッチ手段のオン・オフを制御する第4の論理回路とで構成されている、
請求項3に記載のパルス幅変調回路。 - 請求項1ないし請求項4のいずれかに記載のパルス幅変調回路と、
所定の電源電圧を出力する電圧源と、
前記パルス幅変調回路から出力される変調信号に基づいて、前記電圧源から供給される所定の電源電圧をスイッチングするスイッチング回路と、
を備えたことを特徴とする、スイッチングアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233944A JP4752829B2 (ja) | 2007-09-10 | 2007-09-10 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233944A JP4752829B2 (ja) | 2007-09-10 | 2007-09-10 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065611A JP2009065611A (ja) | 2009-03-26 |
JP4752829B2 true JP4752829B2 (ja) | 2011-08-17 |
Family
ID=40559751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007233944A Expired - Fee Related JP4752829B2 (ja) | 2007-09-10 | 2007-09-10 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4752829B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5978988B2 (ja) * | 2012-12-27 | 2016-08-24 | オンキヨー株式会社 | パルス幅変調回路及びスイッチングアンプ |
CN111026226B (zh) * | 2019-12-11 | 2021-06-11 | 南京中感微电子有限公司 | 一种电压调节器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4023160A (en) * | 1975-10-16 | 1977-05-10 | Rca Corporation | Analog to digital converter |
JPH0923641A (ja) * | 1995-07-05 | 1997-01-21 | Stanley Electric Co Ltd | スイッチング電源の駆動方式 |
JP2004120212A (ja) * | 2002-09-25 | 2004-04-15 | Onkyo Corp | パルス幅変調回路 |
JP2005322958A (ja) * | 2004-05-06 | 2005-11-17 | Nec Electronics Corp | D級アンプ |
JP4618017B2 (ja) * | 2004-07-02 | 2011-01-26 | ヤマハ株式会社 | パルス幅変調増幅器のクリップ抑止回路 |
JP2006033352A (ja) * | 2004-07-15 | 2006-02-02 | Omron Corp | A/d変換器および温度調節器 |
JP4424546B2 (ja) * | 2005-01-13 | 2010-03-03 | Okiセミコンダクタ株式会社 | パルス幅変調回路 |
-
2007
- 2007-09-10 JP JP2007233944A patent/JP4752829B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009065611A (ja) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7327124B2 (en) | Control apparatus and method for a boost-inverting converter | |
TWI273761B (en) | Control circuit and method of DC-DC converter | |
US7403049B2 (en) | Triangular wave generation circuit | |
US20080157849A1 (en) | Switching Control Circuit | |
TW201108578A (en) | Control device for an interleaving power factor corrector | |
JP4366540B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP4785801B2 (ja) | D級増幅器 | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
JP4853176B2 (ja) | D級増幅器 | |
JP4752829B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP3870916B2 (ja) | 鋸波発生回路 | |
JP4211465B2 (ja) | パルス幅変調回路 | |
JP4811148B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP4407743B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
KR100806295B1 (ko) | 출력전압 순응형 전압 변환 장치 및 그 방법 | |
JP5450470B2 (ja) | 鋸波生成回路 | |
JP4582053B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP2005020922A (ja) | チャージポンプ回路 | |
JP4586836B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP5499431B2 (ja) | 三角波発生回路 | |
JP6863789B2 (ja) | スイッチングレギュレータ | |
JP5978988B2 (ja) | パルス幅変調回路及びスイッチングアンプ | |
JP4947307B2 (ja) | スイッチングアンプ | |
JP4973891B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP2011029859A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101227 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110401 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |