以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。
[第1実施形態]
図1は、本発明の第1実施形態に係るパルス幅変調(PWM)回路が適用されるスイッチングアンプを示す構成図である。図2は、図1に示すパルス幅変調回路の一実施例を表すブロック回路図である。このスイッチングアンプは、オーディオ信号発生源AUに接続されたパルス幅変調回路1と、スイッチング回路2と、ローパスフィルタ回路3と、正負の電源電圧+EB,−EBを供給する第1電源4及び第2電源5とを備えている。ローパスフィルタ回路3の出力には、負荷RLとしてのスピーカ(図略)が接続されている。
パルス幅変調回路1は、オーディオ信号発生源AUから出力された入力信号としてのオーディオ信号eSをパルス幅変調して変調信号PWMoutを生成、出力するものである。パルス幅変調回路1から出力された変調信号PWMoutは、スイッチング回路2に入力される。
スイッチング回路2では、第1電源4及び第2電源5から正負の電源電圧+EB,−EBが供給され、変調された変調信号PWMoutに基づいて、電源電圧+EB,−EBが交互にスイッチングされる。すなわち、スイッチング回路2は、変調信号PWMoutに基づいてオン、オフ動作するスイッチ素子SW−Aと、パルス幅変調回路1から出力される変調信号PWMoutの位相を反転させるインバータ2aと、このインバータ2aによって変調信号PWMoutが反転された変調信号PWMout′に基づいてオン、オフ動作するスイッチ素子SW−Bと、両スイッチ素子SW−A,SW−Bの両端にそれぞれ接続されたダイオードD−A,D−Bとを備えている。
両スイッチ素子SW−A,SW−Bは、変調信号PWMoutと、反転された変調信号PWMout′とによって交互にオン、オフ動作し、スイッチングされた正負の電源電圧+EB,−EBをローパスフィルタ回路3及び負荷RLに対して供給する。
ローパスフィルタ回路3は、コイルL0及びコンデンサC0によるLC回路によって構成されている。ローパスフィルタ回路3は、スイッチング回路2から出力される出力信号の高周波成分を除去して負荷RLに供給する回路であり、例えば60kHzのカットオフ周波数を有する。ローパスフィルタ回路3では、スイッチングされた正負の電源電圧+EB,−EBの高周波成分が除去され、その出力は、負荷RLに供給されることにより音声として負荷RLから出力される。
パルス幅変調回路1は、図2に示すように、クロック周波数制御部9と、クロック生成回路10と、デッドタイム生成回路11と、立下りエッジ検出回路12と、電圧電流変換回路13と、第1〜第4スイッチSW1〜SW4と、第1及び第2積分回路C1,C2と、放電用バイアス電流源14と、電流バイパス回路15と、信号出力回路16と、基準電圧切換回路18,19とによって構成されている。
クロック生成回路10は、基準クロック信号MCLKを生成する回路である。基準クロック信号MCLKは、デューティ比がほぼ50%のクロック信号であり、第1及び第2スイッチSW1,SW2を切り換えるための第1及び第2切換信号φ1,φ2の基準信号となるものである。クロック生成回路10は、基準クロック信号MCLKをデッドタイム生成回路11に出力する。なお、クロック生成回路10は、パルス幅変調回路1の外部に設けられ、外部クロック信号として基準クロック信号MCLKをパルス幅変調回路1に対して与えるように構成されていてもよい。
デッドタイム生成回路11は、クロック生成回路10からの基準クロック信号MCLKに基づいて、第1切換信号φ1と、この第1切換信号φ1に対して逆位相の関係を有する第2切換信号φ2とを生成する回路である。より詳細には、デッドタイム生成回路11は、第1及び第2切換信号φ1,φ2の出力レベルが同時に一致しないように、第1及び第2切換信号φ1,φ2のレベル反転時を所定時間だけそれぞれ遅らせる回路である。
すなわち、第1切換信号φ1は、図3(a),(b)に示すように、基準クロック信号MCLKがローレベルからハイレベルに反転するときに所定期間Δtだけ遅れてローレベルからハイレベルに反転する。なお、第1切換信号φ1は、基準クロック信号MCLKがハイレベルからローレベルに反転するとき、同時にハイレベルからローレベルに反転する。一方、第2切換信号φ2は、図3(a),(c)に示すように、基準クロック信号MCLKがハイレベルからローレベルに反転するときに所定期間Δtだけ遅れてローレベルからハイレベルに反転する。なお、第2切換信号φ2は、基準クロック信号MCLKがローレベルからハイレベルに反転するとき、同時にハイレベルからローレベルに反転する。
このようにすれば、第1及び第2切換信号φ1,φ2によって第1及び第2スイッチSW1,SW2がそれぞれオン動作する際、同時にオン動作することが防止され、第1及び第2積分回路C1,C2が同時に充電動作を行うことによりパルス幅変調信号PWMoutの出力に誤差が生じることを防止することができる。第1及び第2切換信号φ1,φ2は、第1及び第2スイッチSW1,SW2にそれぞれ出力される。
なお、以下の説明では、その便宜のため、図3(a)に示すように、基準クロック信号MCLKが最初にハイレベルになる期間を第1期間T1、続くローレベルの期間を第2期間T2、続くハイレベルの期間を第3期間T3、その後のローレベルの期間を第4期間T4とそれぞれいうことにする。
図2に戻り、立下りエッジ検出回路12は、後述する第1及び第2RSフリップフロップ回路43,44に出力する第1及び第2セット信号set1,set2を出力する回路である。すなわち、立下りエッジ検出回路12は、デッドタイム生成回路11からの第1及び第2切換信号φ1,φ2のハイレベルからローレベルに反転する際の立下りエッジを検出し、その検出したタイミングを第1及び第2セット信号set1,set2にして第1及び第2RSフリップフロップ回路43,44に出力する回路である。
電圧電流変換回路13は、オーディオ信号発生源AU(図1参照)からパルス幅変調回路1に供給されるオーディオ信号eSを電圧−電流変換する回路である。また、電圧電流変換回路13は、充電用バイアス電流源(図略)を有しており、第1及び第2積分回路C1,C2を基準電圧(例えばグランド電位)に対して充電する回路である。
ここで、電圧電流変換回路13における変換コンダクタンスをGmとすると、オーディオ信号eSが電圧電流変換回路13で変換される電流Δiは、Δi=Gm・eSで表すことができる。また、充電用バイアス電流源における充電バイアス電流をIcとすると、第1及び第2積分回路C1,C2に流す電流は、Ic+Gm・eS=Ic+Δiで表すことができる。
放電用バイアス電流源14は、供給される負の電源電圧−Vを放電バイアス電流Idに変換する回路である。放電用バイアス電流源14は、後述するように、第3及び第4スイッチSW3,SW4を介して第1及び第2積分回路C1,C2にそれぞれ接続されており、放電バイアス電流Idが第1及び第2積分回路C1,C2から供給されることにより、第1及び第2積分回路C1,C2をマイナス方向に放電する。
電流バイパス回路15は、ダイオードD1と電圧源17とからなる。電流バイパス回路15は、第1及び第2積分回路C1,C2が電圧電流変換回路13によってプラス方向に充電されず、かつ放電用バイアス電流源14によってマイナス方向に放電されないとき、放電用バイアス電流源14への放電用電流Idが流れる回路である。
第1及び第2スイッチSW1,SW2は、第1及び第2積分回路C1,C2をプラス方向に充電させるためにオン、オフ動作される回路である。第1及び第2スイッチSW1,SW2は、デッドタイム生成回路11から出力される第1及び第2切換信号φ1,φ2に基づいてオン、オフ動作される。すなわち、第1スイッチSW1は、図3(b)に示すように、第1切換信号φ1がハイレベルの状態でオン動作し、第1切換信号φ1がローレベルの状態でオフ動作する。また、第2スイッチSW2は、図3(c)に示すように、第2切換信号φ2がハイレベルの状態でオン動作し、第2切換信号φ2がローレベルの状態でオフ動作する。
第3及び第4スイッチSW3,SW4は、放電用バイアス電流源14によって供給される放電バイアス電流Idによって第1及び第2積分回路C1,C2をマイナス方向に放電させるためにオン、オフ動作される回路である。第3及び第4スイッチSW3,SW4は、信号出力回路16からの制御信号φ3,φ4に基づいてオン、オフ動作される。すなわち、第3スイッチSW3は、制御信号φ3がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第4スイッチSW4は、制御信号φ4がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。制御信号φ3,φ4は、信号出力回路16の後述する第2及び第4NAND回路NA2,NA4から出力される。
第1及び第2積分回路C1,C2は、それぞれ充電用コンデンサによって構成されており、所定の電荷を蓄えることにより充電し、電荷が放出されることにより放電する回路である。
具体的には、第1積分回路C1は、第1期間T1(厳密にはデッドタイムである所定時間Δtを除く)において、第1スイッチSW1がオン動作(このとき、第3スイッチSW3はオフ動作)することにより、電圧電流変換回路13から第1積分回路C1に電流が流れ、これによりプラス方向に充電される。また、第1積分回路C1は、次の第2期間T2中において第3スイッチSW3がオン動作(このとき、第1スイッチSW1はオフ動作)することにより、放電用バイアス電流源14からの放電バイアス電流Idによってマイナス方向に放電される。
一方、第2積分回路C2は、第1積分回路C1が放電される第2期間T2(厳密にはデッドタイムである所定時間Δtを除く)において、第2スイッチSW2がオン動作(このとき、第4スイッチSW4はオフ動作)することにより、電圧電流変換回路13から第2積分回路C2に電流が流れ、これによりプラス方向に充電される。また、第2積分回路C2は、次の第3期間T3中において第4スイッチSW4がオン動作(この場合、第2スイッチSW2はオフ動作)することにより、放電用バイアス電流源14からの放電バイアス電流Idによってマイナス方向に放電される。
このように、第1及び第2積分回路C1,C2では、第1及び第2切換信号φ1,φ2のレベルが維持される単位期間(例えば第1期間T1又は第2期間T2)ごとにおいて、交互に充電及び放電が行われる。
ここで、第1及び第2積分回路C1,C2の充放電に関する回路接続構成を説明すると、電圧電流変換回路13には、第1及び第2スイッチSW1,SW2の各一端が接続され、第1スイッチSW1の他端は、第1積分回路C1の一端に接続されており、これにより、第1積分回路C1のプラス方向への充電経路が形成される。なお、第1積分回路C1の他端はグランド電位に接続されている。第1積分回路C1の一端は、第3スイッチSW3の一端にも接続され、第3スイッチSW3の他端は、放電用バイアス電流源14に接続されており、これにより、第1積分回路C1のマイナス方向への放電経路が形成される。
一方、第2スイッチSW2の他端は、第2積分回路C2の一端に接続されており、これにより、第2積分回路C2のプラス方向への充電経路が形成される。なお、第2積分回路C2の他端はグランド電位に接続されている。第2積分回路C2の一端は、第4スイッチSW4の一端にも接続され、第4スイッチSW4の他端は、放電用バイアス電流源14に接続されており、これにより、第2積分回路C2のマイナス方向への放電経路が形成される。
信号出力回路16は、図2に示すように、複数のロジック素子が組み合わされた論理回路からなり、第1及び第2比較回路23,24と、第1及び第2RSフリップフロップ回路43,44と、第5NAND回路NA5とによって構成されている。
第1比較回路23は、例えば、その正(+)側入力端子が第1積分回路C1の一端に接続され、負(−)側入力端子が基準電圧Vrefの発生源である基準電圧切換回路18に接続されている。第2比較回路24は、その正(+)側入力端子が第2積分回路C2の一端に接続され、負(−)側入力端子が基準電圧Vrefの発生源である基準電圧切換回路19に接続されている。第1比較回路23の出力は、第1RSフリップフロップ回路43にリセット信号res1として入力される。第2比較回路24の出力は、第2RSフリップフロップ回路44にリセット信号res2として入力される。
第1及び第2RSフリップフロップ回路43,44は、第1及び第2比較回路23,24の出力を所定の期間それぞれ保持するための回路である。第1RSフリップフロップ回路43は、第1及び第2NAND回路NA1,NA2が組み合わされて構成され、第1RSフリップフロップ回路43内では、第1及び第2NAND回路NA1,NA2の各出力端子が互いの一方の入力端子に接続されている。
第1NAND回路NA1の他方の入力端子は、第1比較回路23の出力に接続され、RSフリップフロップとしてのリセット信号res1が入力される端子であり、第2NAND回路NA2の他方の入力端子は、立下りエッジ検出回路12に接続され、RSフリップフロップとしてのセット信号set1が入力される端子である。また、第2NAND回路NA2の出力端子は、制御信号φ3として第3スイッチSW3に接続されている。
一方、第2RSフリップフロップ回路44は、第3及び第4NAND回路NA3,NA4が組み合わされて構成され、第2RSフリップフロップ回路44内では、第3及び第4NAND回路NA3,NA4の各出力端子が互いの一方の入力端子に接続されている。
第3NAND回路NA3の他方の入力端子は、第2比較回路24の出力に接続され、RSフリップフロップとしてのリセット信号res2が入力される端子であり、第4NAND回路NA4の他方の入力端子は、立下りエッジ検出回路12に接続され、RSフリップフロップとしてのセット信号set2が入力される端子である。また、第4NAND回路NA4の出力端子は、制御信号φ4として第4スイッチSW4に接続されている。
第5NAND回路NA5の入力端子には、第1RSフリップフロップ回路43の第1NAND回路NA1の出力端子及び第2RSフリップフロップ回路44の第3NAND回路NA3の出力端子が接続されている。第1NAND回路NA1の出力端子からは、出力信号rsout1が出力され、第3NAND回路NA3の出力端子からは、出力信号rsout2が出力される。第5NAND回路NA5の出力端子からは、パルス幅変調信号PWMoutが出力される。
クロック周波数制御部9は、クロック生成回路10に対して、基準クロック信号MCLKの周波数を変更するように制御する回路である。例えば、クロック周波数制御部9は、基準クロック信号MCLKの周波数を、基準の周波数である第1周波数から、第1周波数よりも低周波数である第2周波数、又は、第1周波数よりも高周波数である第3周波数に変更するよう、クロック生成回路10を制御する。その結果、クロック生成回路10は、クロック周波数制御部9からの制御信号に応じて、周波数が変更された基準クロック信号MCLKを出力する。
また、クロック周波数制御部9は、基準電圧切換回路18,19に対して、第5切換信号φ5を出力する。第5切換信号φ5は、通常はローレベルであって、クロック生成回路10に第2周波数の基準クロック信号MCLKを生成させる期間のみ、ハイレベルに反転する信号である。つまり、第5切換信号は、第1及び第2比較回路23,24の負側入力端子に供給する基準電圧を切り換えるための信号である。
基準電圧切換回路18は、クロック周波数制御部9からの第5切換信号φ5を受けて、第1比較回路23の負側入力端子に供給する基準電圧Vrefを切り換える回路である。基準電圧切換回路18は、基準クロック信号MCLKの周波数が第1又は第3周波数である時は、ローレベルの第5切換信号φ5を受けて、通常の基準電圧である第1基準電圧Vref1を第1比較回路23の負側入力端子に供給する。一方、基準電圧切換回路18は、基準クロック信号MCLKの周波数が第2周波数である(つまり、基準クロック信号MCLKが低周波数である)時は、ハイレベルの第5切換信号φ5を受けて、第1基準電圧Vref1よりも電圧値が小さい第2基準電圧Vref2を第1比較回路23の負側入力端子に供給する。
基準電圧切換回路18は、抵抗R1〜R3と、第5スイッチSW5とを含む。抵抗R1の一端は電源電圧VCCに接続され、その他端は抵抗R2の一端、第5スイッチSW5の一端、及び、第1比較回路23の負側入力端子に接続されている。抵抗R3の一端は第5スイッチSW5の他端に接続され、その他端は接地電位に接続されている。抵抗R2の他端は接地電位に接続されている。
第5スイッチSW5は、第5切換信号φ5が供給され、第5切換信号φ5がハイレベルのときにオン状態になり、ローレベルのときにオフ状態になる。基準電圧切換回路18は、第5スイッチSW5がオフ状態とされることにより、第1比較回路23の負側入力端子に、第1基準電圧Vref1(Vref1=(VCC×R2)/(R1+R2))を供給する。一方、基準電圧切換回路18は、第5スイッチSW5がオン状態とされることにより、第1比較回路23の負側入力端子に、第2基準電圧Vref2(Vref2=(VCC×R2R3)/(R1R2+R2R3+R3R1))を供給する。
基準電圧切換回路19は、クロック周波数制御部9からの第5切換信号φ5を受けて、第2比較回路24の負側入力端子に供給する基準電圧Vrefを切り換える回路である。基準電圧切換回路19は、基準クロック信号MCLKの周波数が第1又は第3周波数である時は、ローレベルの第5切換信号φ5を受けて、通常の基準電圧である第1基準電圧Vref1を第2比較回路24の負側入力端子に供給する。一方、基準電圧切換回路19は、基準クロック信号MCLKの周波数が第2周波数である(つまり、基準クロック信号MCLKが低周波数である)時は、ハイレベルの第5切換信号φ5を受けて、第1基準電圧Vref1よりも電圧値が小さい第2基準電圧Vref2を第2比較回路24の負側入力端子に供給する。
基準電圧切換回路19は、抵抗R4〜R6と、第6スイッチSW6とを含む。抵抗R4の一端は電源電圧VCCに接続され、その他端は抵抗R5の一端、第6スイッチSW6の一端、及び、第2比較回路24の負側入力端子に接続されている。抵抗R6の一端は第6スイッチSW6の他端に接続され、その他端は接地電位に接続されている。抵抗R5の他端は接地電位に接続されている。
第6スイッチSW6は、第5切換信号φ5が供給され、第5切換信号φ5がハイレベルのときにオン状態になり、ローレベルのときにオフ状態になる。基準電圧切換回路19は、第6スイッチSW6がオフ状態とされることにより、第2比較回路24の負側入力端子に、第1基準電圧Vref1(Vref1=(VCC×R5)/(R4+R5))を供給する。一方、基準電圧切換回路19は、第6スイッチSW6がオン状態とされることにより、第2比較回路24の負側入力端子に、第2基準電圧Vref2(Vref2=(VCC×R5R6)/(R4R5+R5R6+R6R4))を供給する。
なお、第1,第2比較回路23,24に供給する基準電圧を同一にするため、R1=R4、R2=R5、R3=R6になっている。
ここで、充電期間中に第1,第2積分回路C1,C2に充電される電荷量ΔQcは、充電電流Iとクロック周期TによってΔQc=I*T/2とあらわせる。オーディオ信号eSが無信号の場合I=I1であり、充電期間中の電圧変化量ΔVは第1,第2積分回路C1,C2の容量Cを用いてΔV=ΔQc/C=I1*T/(2*C)で表せる。つまり、充電終了時の第1,第2積分回路C1,C2の電圧値は、コンデンサの容量、充電時間(クロック周波数)、充電電流量の兼ね合いで決まる。本例では、基準クロック信号MCLKが第2周波数のときに、基準電圧Vrefを小さな値に切り換えることによって、第1,第2積分回路C1,C2の充電可能電圧を大きくする。これにより、充電時の電圧上限VCC、基準電圧Vrefとし、無信号時のΔV<=(VCC−Vref)/2の条件(すなわち、無信号時の最大充電電圧Va<=(VCC+Vref)/2の条件)を満たすことで、詳細後述するように、充電電圧が制限されることを防止できる。
以下、パルス幅変調回路1の動作及び作用効果を説明する。まず、パルス幅変調回路1の基本的な動作を説明する。
図4〜図6は、上記パルス幅変調回路1における各信号を示すタイミングチャートである。図4は、オーディオ信号eSが無信号の場合(Gm・eS=0)を示しており、図5は、オーディオ信号eSが正の値の場合を示しており、図6は、オーディオ信号eSが負の場合を示している。
図4における第1期間T1では、デッドタイム生成回路11からの第1切換信号φ1がハイレベルであるので(図4(b)参照)、これによって第1スイッチSW1がオン動作する。そのため、第1積分回路C1は、電圧電流変換回路13による電流(Ic+Δi)によって、プラス方向に充電される(図4(h)参照)。
第1切換信号φ1がハイレベルからローレベルに反転されると、第2期間T2に移行し、立下りエッジ検出回路12では、第1切換信号φ1の反転時の立下りを検出し、第1RSフリップフロップ回路43に第1セット信号set1として出力する(図4(d)参照)。
第1RSフリップフロップ回路43では、第1セット信号set1として瞬間的にローレベルに変化する信号が入力されると、第2NAND回路NA2は、その出力をローレベルからハイレベルに反転させる。第2NAND回路NA2の出力は、制御信号φ3として第3スイッチSW3に入力されるので(図4(f)参照)、第3スイッチSW3はオン動作する。これにより、第1積分回路C1は、放電用バイアス電流源14によって一定の放電量でマイナス方向に放電される(図4(h)参照)。
また、第1RSフリップフロップ回路43では、第1セット信号set1として瞬間的にローレベルに変化する信号が入力されると、第1NAND回路NA1は、その出力をハイレベルからローレベルに反転させる。第1NAND回路NA1の出力は、出力信号rsout1として第5NAND回路NA5に入力される(図4(l)参照)。
第1比較回路23では、第1積分回路C1の端子電圧が負側入力端子に入力される基準電圧Vrefに達するまでマイナス方向に放電され、端子電圧が基準電圧Vrefに達すると、第1比較回路23は、その出力をハイレベルからローレベルに変化させる(図4(j)参照)。第1比較回路23の出力は、第1リセット信号res1として第1RSフリップフロップ回路43に入力される。
第1RSフリップフロップ回路43では、第1リセット信号res1がハイレベルからローレベルになると、出力信号rsout1は、逆にローレベルからハイレベルになり、第5NAND回路NA5に入力される(図4(l)参照)。第5NAND回路NA5では、他方の入力端子(rsout2)がハイレベルのため、出力信号rsout1を反転させてパルス幅変調信号PWMoutとしてスイッチング回路2に出力する(図4(n)参照)。
一方、第2期間T2においては、デッドタイム生成回路11からの第2切換信号φ2がハイレベルであるので(図4(c)参照)、これによって第2スイッチSW2がオン動作する。そのため、第2積分回路C2は、電圧電流変換回路13による電流(Ic+Δi)によって、プラス方向に充電される(図4(i)参照)。
第2切換信号φ2がハイレベルからローレベルに反転されると、第3期間T3に移行し、立下りエッジ検出回路12では、第2切換信号φ2の反転時の立下りを検出し、第2RSフリップフロップ回路44に第2セット信号set2として出力する(図4(e)参照)。
第2RSフリップフロップ回路44では、第2セット信号set2として瞬間的にローレベルに変化する信号が入力されると、第4NAND回路NA4は、その出力をローレベルからハイレベルに反転させる。第4NAND回路NA4の出力は、制御信号φ4として第4スイッチSW4に入力されるので(図4(g)参照)、第4スイッチSW4はオン動作する。これにより、第2積分回路C2は、放電用バイアス電流源14によって一定の放電量でマイナス方向に放電される(図4(i)参照)。
また、第2RSフリップフロップ回路44では、第2セット信号set2として瞬間的にローレベルに変化する信号が入力されると、第3NAND回路NA3は、その出力をハイレベルからローレベルに反転させる。第3NAND回路NA3の出力は、出力信号rsout2として第5NAND回路NA5に入力される(図4(m)参照)。
第2比較回路24では、第2積分回路C2の端子電圧が負側入力端子に入力される基準電圧Vrefに達するまでマイナス方向に放電され、端子電圧が基準電圧Vrefに達すると、出力をハイレベルからローレベルに変化させる。第2比較回路24の出力は、第2リセット信号res2として第2RSフリップフロップ回路44に入力される(図4(k)参照)。
第2RSフリップフロップ回路44では、第2リセット信号res2がハイレベルからローレベルになると、出力信号rsout2は、逆にローレベルからハイレベルになり、第5NAND回路NA5に入力される(図4(m)参照)。第5NAND回路NA5では、他方の入力端子(rsout1)がハイレベルのため、出力信号rsout2を反転させてパルス幅変調信号PWMoutとしてスイッチング回路2に出力する(図4(n)参照)。
図5に示すように、オーディオ信号eSが正の場合には、電流(Ic+Δi)の大きさが大となり、第1又は第2積分回路C1,C2の一端における電圧波形の傾きもオーディオ信号eSが無信号の場合に比べて大となる。そのため、第1又は第2切換信号φ1,φ2のレベルが反転する時点での第1又は第2積分回路C1,C2の端子電圧は、オーディオ信号eSが無信号の場合に比べて、より大きくなり、これらがマイナス方向に放電されるとき、オーディオ信号eSが無信号の場合に比べて、放電が開始されてから基準電圧Vrefに達する時間tが長くなる。したがって、図5(n)に示すように、図4に示したオーディオ信号eSが無信号の場合に比べ、ハイレベルの時間が長いパルス幅変調信号PWMoutが出力される。このように、オーディオ信号eSの振幅に応じたパルス幅変調信号PWMoutが出力されることになる。
また、図6に示すように、オーディオ信号eSが負の場合には、電流(Ic+Δi)の大きさが小となり、第1又は第2積分回路C1,C2の一端における電圧波形の傾きも小となる。そのため、第1又は第2切換信号φ1,φ2のレベルが反転する時点での第1又は第2積分回路C1,C2の端子電圧は、オーディオ信号eSが無信号の場合に比べて、より小さくなり、これらがマイナス方向に放電されるとき、オーディオ信号eSが無信号の場合に比べて、放電が開始されてから基準電圧Vrefに達する時間tが短くなる。したがって、図6(n)に示すように、図4に示したオーディオ信号eSが無信号の場合に比べ、ハイレベルの時間が短いパルス幅変調信号PWMoutが出力される。
ところで、クロック周波数制御部9が、クロック生成回路10に第2周波数の基準クロック信号MCLKを生成させる期間には、第1,第2切換信号φ1,φ2の周期が大きくなる。従って、図5のようにオーディオ信号eSが正の場合には、第1又は第2積分回路C1,C2の充電時間が非常に長くなってしまう。しかし、第1又は第2積分回路C1,C2の充電可能電圧は、電源電圧VCC(上限)−基準電圧Vref(下限)であるので、第1,第2切換信号φ1,φ2のハイレベルの期間が終了する前に、第1又は第2積分回路C1,C2の充電電圧が充電可能電圧の上限である電源電圧VCCに達してしまい、その結果、第1又は第2積分回路C1,C2の充電電圧波形が制限され、正常なPWM波形が出力されない。
そこで、基準クロック信号MCLKが第2周波数である場合には、基準電圧切換回路18,19が、第1,第2比較回路23,24の負側入力端子に供給する基準電圧Vrefを第2基準電圧Vref2に切り換えることで、第1又は第2積分回路C1,C2の充電可能電圧を大きくする。これにより、第1,第2切換信号φ1,φ2のハイレベルの期間が終了する前に、第1又は第2積分回路C1,C2の充電電圧が電源電圧VCCに達することを防止し、正常なPWM波形を出力できるようにする。
ここで、第1基準電圧Vref1、第2基準電圧Vref2は、オーディオ信号eSの振幅値が正の最大値のときの第1,第2積分回路C1,C2の最大充電電圧が電源電圧VCCを越えないような値に設定されており、すなわち、オーディオ信号eSが無信号の時の第1,第2積分回路C1,C2の最大充電電圧(充電終了時の電圧)Vaが、第1,第2積分回路C1,C2の充電可能電圧の1/2以下の電圧(すなわち、(VCC+Vref)/2以下)になるように設定されている。
以下、基準電圧切換回路18を例に詳細に説明するが、基準電圧切換回路19についても同様である。図7は、基準クロック信号MCLKの周波数を変更した際の第1積分回路C1の充電電圧波形を示す図であり、(a)は基準クロック信号MCLKが第1周波数である場合を、(b)は基準クロック信号MCLKが第2周波数である場合を、(c)は基準クロック信号MCLKが第3周波数である場合をそれぞれ示す。なお、図7において、波形(1)はオーディオ信号eSが無信号の場合を示し、波形(2)はオーディオ信号eSの振幅値が正で最大の値の場合を示す。
図7(a)に示すように、基準クロック信号MCLKの周波数が第1周波数(基準周波数)であるとき、クロック周波数制御部9は、第5切換信号φ5をローレベルに維持するので、基準電圧切換回路18において、第5スイッチSW5はオフ状態になる。これにより、第1比較回路23の負側入力端子に供給される基準電圧Vrefは、通常の基準電圧である第1基準電圧Vref1に維持される。その結果、第1積分回路C1の充電可能電圧は、通常の電圧であるVCC−Vref1に維持される。しかし、この場合には、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が基準周波数であるので、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下の電圧になっており、その結果、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
次に、図7(b)に示すように、基準クロック信号MCLKの周波数が第2周波数(基準周波数よりも低周波数)であるとき、クロック周波数制御部9は、第5切換信号φ5をハイレベルに反転させるので、基準電圧切換回路18において、第5スイッチSW5はオン状態になる。これにより、第1比較回路23の負側入力端子に供給される基準電圧Vrefは、通常の基準電圧Vref1よりも電圧値が小さい第2基準電圧Vref2に切り換えられる。これにより、第1積分回路C1の充電可能電圧(VCC−Vref2)が大きくなり、第1積分回路C1への充電時間が図7(a)よりも長いにも関わらず、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下の電圧にすることができる。その結果、オーディオ信号eSの振幅値が正で最大の値(波形(2)の場合)であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。このように、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が基準周波数よりも低いために充電時間が増加し第1積分回路C1への最大充電電圧が大きくなるが、電源電圧VCCと基準電圧Vref2との差が十分に大きくなっているので、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
次に、図7(c)に示すように、基準クロック信号MCLKの周波数が第3周波数(基準周波数よりも高い)であるとき、クロック周波数制御部9は、第5切換信号φ5をローレベルに維持するので、基準電圧切換回路18において、第5スイッチSW5はオフ状態になる。これにより、第1比較回路23の負側入力端子に供給される基準電圧Vrefは、通常の基準電圧である第1基準電圧Vref1に維持される。しかし、この場合には、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が高周波数であるので、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下の電圧になっており、その結果、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
なお、第2比較回路24に供給される基準電圧についても、基準電圧切換回路19によって、基準クロック信号MCLKの周波数に応じて、第1基準電圧Vref1と第2基準電圧Vref2とに切り換えられる。従って、第2積分回路C2の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
[第2実施形態]
第1実施形態では、基準クロック信号の周波数が第2周波数のときに、基準電圧Vrefを第1基準電圧Vref1よりも低電圧である第2基準電圧Vref2に切り換えることによって、第1,第2積分回路C1,C2の充電可能電圧を大きくしているが、本例では、基準クロック信号の周波数が第2周波数のときに、電源電圧VCCを第1電源電圧VCC1よりも大きい第2電源電圧VCC2に切り換えることによって、第1,第2積分回路C1,C2の充電可能電圧(範囲)を大きくする。図8は、本例のパルス幅変調回路201を示すブロック図である。パルス幅変調回路201では、基準電圧Vrefは固定値であって、基準電圧切換回路18,19に替えて、電源電圧切換回路20,21が設けられている。その他の構成については、第1実施形態と同様である。
電源電圧切換回路20は、クロック周波数制御部9からの第5切換信号φ5を受けて、第1比較回路23に供給する電源電圧VCCを切り換える回路である。電源電圧切換回路20は、第1電源電圧VCC1と、第1電源電圧VCC1よりも電圧が大きい第2電源電圧VCC2とを選択的に、第1比較回路23に供給するための第7スイッチSW7を含む。第7スイッチSW7は、第5切換信号φ5がローレベルの時に第1電源電圧VCC1に接続され、第5切換信号φ5がハイレベルの時に第2電源電圧VCC2に接続される。
電源電圧切換回路21は、クロック周波数制御部9からの第5切換信号φ5を受けて、第2比較回路24に供給する電源電圧VCCを切り換える回路である。電源電圧切換回路21は、第1電源電圧VCC1と、第1電源電圧VCC1よりも電圧が大きい第2電源電圧VCC2とを選択的に、第2比較回路24に供給するための第8スイッチSW8を含む。第8スイッチSW8は、第5切換信号φ5がローレベルの時に第1電源電圧VCC1に接続され、第5切換信号φ5がハイレベルの時に第2電源電圧VCC2に接続される。
ここで、第1電源電圧VCC1、第2電源電圧VCC2は、オーディオ信号eSの振幅値が正の最大値のときの第1,第2積分回路C1,C2の最大充電電圧が電源電圧VCCに達しないような電圧に設定されており、すなわち、オーディオ信号eSが無信号の時の第1,第2積分回路C1,C2の最大充電電圧Vaが、第1,第2積分回路C1,C2の充電可能電圧の1/2以下になるように設定されている。
以下、電源電圧切換回路20を例にその動作を説明する。図9は、基準クロック信号MCLKの周波数を変更した際の第1積分回路C1の充電電圧波形を示す図であり、(a)は基準クロック信号MCLKが第1周波数である場合を、(b)は第2周波数である場合を、(c)は第3周波数である場合をそれぞれ示す。なお、図9において、波形(1)はオーディオ信号eSが無信号の場合を示し、波形(2)はオーディオ信号eSの振幅値が正で最大の値の場合を示す。
図9(a)に示すように、基準クロック信号MCLKの周波数が第1周波数(基準周波数)であるとき、クロック周波数制御部9は、第5切換信号φ5をローレベルに維持するので、電源電圧切換回路20において、第7スイッチSW7は第1電源電圧VCC1を選択する。これにより、第1比較回路23に供給される電源電圧VCCは、通常の電源電圧である第1電源電圧VCC1に維持される。その結果、第1積分回路C1の充電可能電圧は、通常の電圧であるVCC1−Vrefに維持される。しかし、この場合には、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が基準周波数であるので、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下になっており、その結果、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の最大充電電圧は電源電圧VCC1に達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
次に、図9(b)に示すように、基準クロック信号MCLKの周波数が第2周波数(基準周波数よりも低周波数)であるとき、クロック周波数制御部9は、第5切換信号φ5をハイレベルに反転させるので、電源電圧切換回路20において、第7スイッチSW7は第2電源電圧VCC2を選択する。これにより、第1比較回路23に供給される電源電圧VCCは、通常の電源電圧VCC1よりも電圧値が大きい第2電源電圧VCC2に切り換えられる。これにより、第1積分回路C1の充電可能電圧(VCC2−Vref)が大きくなり、第1積分回路C1への充電時間が図9(a)よりも長いにも関わらず、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下にすることができる。その結果、オーディオ信号eSの振幅値が正で最大の値(波形(2)の場合)であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。このように、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が基準周波数よりも低いために充電時間が増加し第1積分回路C1への充電電圧が大きくなるが、第2電源電圧VCC2と基準電圧Vrefとの差が十分に大きくなっているので、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
次に、図9(c)に示すように、基準クロック信号MCLKの周波数が第3周波数(基準周波数よりも高い)であるとき、クロック周波数制御部9は、第5切換信号φ5をローレベルに維持するので、電源電圧切換回路20において、第7スイッチSW7はオフ状態になる。これにより、第1比較回路23に供給される電源電圧VCCは、通常の電源電圧である第1電源電圧VCC1に維持される。しかし、この場合には、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が高周波数であるので、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下になっており、その結果、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
なお、第2比較回路24に供給される電源電圧についても、電源電圧切換回路21によって、基準クロック信号MCLKの周波数に応じて、第1電源電圧VCC1と第2電源電圧VCC2とに切り換えられる。従って、第2積分回路C2の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
[第3実施形態]
第1及び第2実施形態では、基準クロック周波数MCLKが第2周波数のときに、電源電圧VCCと基準電圧Vrefとの差である第1,第2積分回路C1,C2の充電可能電圧を大きくすることによって、第1,第2積分回路C1,C2の充電電圧がクリップすることを防止しているが、本例では、基準クロック信号MCLKが第2周波数のときに、第1,第2積分回路C1,C2の充電時の充電電圧の変化幅(単位時間当たりの変化幅、電圧の傾き)を小さくすることによって、第1,第2積分回路C1,C2の充電電圧がクリップすることを防止する。詳細には、基準クロック信号MCLKが第2周波数のときに、第1,第2積分回路C1,C2の容量(時定数)を大きくすることにより、充電波形の傾きを小さくする。図10は、本例のパルス幅変調回路301を示すブロック図である。パルス幅変調回路301では、基準電圧切換回路18,19に替えて、容量切換回路22,23が設けられている。その他の構成については、第1実施形態と同様である。
容量切換回路22は、クロック周波数制御部9からの第5切換信号φ5を受けて、第1積分回路C1の容量を切り換える回路である。容量切換回路22は、第1積分回路C1に並列に接続されたコンデンサC3と第9スイッチSW9とを含む。第9スイッチSW9は、第5切換信号φ5がローレベルの時にオフ状態になって、第1積分回路C1の容量を第1容量C1に維持する。一方、第9スイッチSW9は、第5切換信号φ5がハイレベルの時にオン状態になって、第1積分回路C1の容量を第1容量よりも大きい第2容量(C1+C3)に切り換える。
容量切換回路23は、クロック周波数制御部9からの第5切換信号φ5を受けて、第2積分回路C2の容量を切り換える回路である。容量切換回路23は、第2積分回路C2に並列に接続されたコンデンサC4と第10スイッチSW10とを含む。第10スイッチSW10は、第5切換信号φ5がローレベルの時にオフ状態になって、第2積分回路C2の容量を第1容量C1に維持する。一方、第10スイッチSW10は、第5切換信号φ5がハイレベルの時にオン状態になって、第2積分回路C2の容量を第1容量よりも大きい第2容量(C2+C4)に切り換える。
ここで、第1,第2積分回路C1,C2の容量、および、コンデンサC3,C4の容量は、オーディオ信号eSの振幅値が正の最大値のときの第1,第2積分回路C1(又はC1+C3),C2(又はC2+C4)の最大充電電圧が電源電圧VCCに達しないように設定されており、すなわち、オーディオ信号eSが無信号の時の第1,第2積分回路C1(又はC1+C3),C2(又はC2+C4)の最大充電電圧Vaが、第1,第2積分回路C1,C2の充電可能電圧の1/2以下になるように設定されている。
以下、容量切換回路22を例にその動作を説明する。図11は、基準クロック信号MCLKの周波数を変更した際の第1積分回路C1(C1、又は、C1+C3)の充電電圧波形を示す図であり、(a)は基準クロック信号MCLKが第1周波数である場合を、(b)は第2周波数である場合を、(c)は第3周波数である場合をそれぞれ示す。なお、図9において、波形(1)はオーディオ信号eSが無信号の場合を示し、波形(2)はオーディオ信号eSの振幅値が正で最大の値の場合を示す。
図11(a)に示すように、基準クロック信号MCLKの周波数が第1周波数(基準周波数)であるとき、クロック周波数制御部9は、第5切換信号φ5をローレベルに維持するので、容量切換回路22において、第9スイッチSW9はオフ状態になる。これにより、第1積分回路C1の容量は、通常の容量である第1容量C1に維持される。その結果、第1積分回路C1の充電時の電圧変化値は、通常の値(通常の傾き)に維持される。しかし、この場合には、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が基準周波数であるので、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下になっており、その結果、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の最大充電電圧は電源電圧VCC1に達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
次に、図11(b)に示すように、基準クロック信号MCLKの周波数が第2周波数(基準周波数よりも低周波数)であるとき、クロック周波数制御部9は、第5切換信号φ5をハイレベルに反転させるので、容量切換回路20において、第9スイッチSW9はオン状態になる。これにより、第1積分回路C1の容量は、通常の容量よりも大きい第2容量C1+C3に切り換えられる。これにより、時定数が大きくなるので、第1積分回路C1の充電時の電圧変化値が小さくなり(傾きが小さくなり)、第1積分回路C1への充電時間が図11(a)よりも長いにも関わらず、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下にすることができる。その結果、オーディオ信号eSの振幅値が正で最大の値(波形(2)の場合)であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。このように、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が基準周波数よりも低いために充電時間が増加するが、電圧変化量が小さくなっているので、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
次に、図11(c)に示すように、基準クロック信号MCLKの周波数が第3周波数(基準周波数よりも高い)であるとき、クロック周波数制御部9は、第5切換信号φ5をローレベルに維持するので、容量切換回路22において、第9スイッチSW9はオフ状態になる。これにより、第1積分回路C1の容量は、通常の容量である第1容量C1に維持される。しかし、この場合には、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が高周波数であるので、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下になっており、その結果、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
なお、第2積分回路C2の容量についても、容量切換回路23によって、基準クロック信号MCLKの周波数に応じて、第1容量C2と第2容量C2+C4とに切り換えられる。従って、第2積分回路C2の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
[第4実施形態]
第3実施形態では、基準クロック信号が第2周波数のときに、第1,第2積分回路C1,C2の容量を大きくすることによって、第1,第2積分回路C1,C2の充放電時の充電電圧の変化量を小さくして、第1,第2積分回路C1,C2の充電電圧がクリップすることを防止しているが、本例では、基準クロック信号が第2周波数のときに、第1,第2積分回路C1,C2に供給する電流量自体を小さくすることで、第1,第2積分回路C1,C2の充電時の充電電圧の変化量を小さくして、第1,第2積分回路C1,C2の充電電圧がクリップすることを防止する。図12は、本例のパルス幅変調回路401を示すブロック図である。パルス幅変調回路401では、図10の容量切換回路22,23に替えて、電流切換回路24が設けられている。その他の構成については、第3実施形態と同様である。
電流切換回路24は、クロック周波数制御部9からの第5切換信号φ5を受けて、第1,第2積分回路C1,C2を充電するために供給する電流の電流量、および、第1,第2積分回路C1,C2を放電するために供給する電流の電流量を切り換える回路である。電流切換回路24は、第1電流源25と、第2電流源26と、第11スイッチSW11と、第12スイッチSW12とを含む。第1電流源25は、電圧電流変換回路13から出力される電流に電流Id1を加算するものであり、一端が電圧電流変換回路13の入力端に、他端が第11スイッチSW11に接続されている。第11スイッチSW11は、第1電流源25の電流Id1を電圧電流変換回路13の電流Ic+Δiに加算するか否かを切り換えるものである。第2電流源26は、放電用バイアス電流源14から供給される放電用電流Id2に電流Id3を加算するものであり、一端が接地電位に、他端が第12スイッチSW12に接続されている。第12スイッチSW12は、放電用バイアス電流源14から供給される放電用電流Id2に電流Id3を加算するか否かを切り換えるものである。
第11スイッチSW11は、第5切換信号φ5がローレベルの時に電圧電流変換回路13の出力端に接続され、第1電流源25の電流Id1を充電用電流に加算し、充電用電流を通常の電流量である第1電流Ic+Δi+Id1にする。一方、第11スイッチSW11は、第5切換信号φ5がハイレベルの時に接地電位に接続され、第1電流源25の電流Id1を充電用電流に加算せず、充電用電流を通常の電流量よりも電流量が小さい第2電流Ic+Δiにする。
第12スイッチSW12は、第5切換信号φ5がローレベルの時に放電用バイアス電流源14側に接続され、第2電流源26の電流Id3を放電用電流に加算し、放電用電流を通常の電流量である第3電流Id2+Id3にする。一方、第12スイッチSW11は、第5切換信号φ5がハイレベルの時に電圧電流変換回路13の入力端に接続され、第2電流源26の電流Id3を放電用電流に加算せず、放電用電流を通常の電流量よりも電流量が小さい第4電流Id2にする。
ここで、上記第1電流〜第4電流は、オーディオ信号eSの振幅値が正の最大値のときの第1,第2積分回路C1,C2の最大充電電圧が電源電圧VCCに達しないような値に設定されており、すなわち、オーディオ信号eSが無信号の時の第1,第2積分回路C1,C2の最大充電電圧Vaが、第1,第2積分回路C1,C2の充電可能電圧の1/2以下になるように設定されている。また、正常なPWM波形を出力するため、上記第1電流〜第4電流は、オーディオ信号eSが無信号の時の充電用電流と放電用電流との比が、第11スイッチSW11、第12スイッチSW12の切換によって変化しないように設定されている。
以下、パルス幅変調回路401の動作を、図11を参照して説明する。図11(a)に示すように、基準クロック信号MCLKの周波数が第1周波数(基準周波数)であるとき、クロック周波数制御部9は、第5切換信号φ5をローレベルに維持するので、電流切換回路24において、第11スイッチSW11は電圧電流変換回路13の出力端を選択する。これにより、充電用電流は、通常の電流量Ic+Δi+Id1である第1電流になる。その結果、第1積分回路C1の充電時の電圧変化量は、通常の値(通常の傾き)に維持される。同様に、第12スイッチSW12は、放電用バイアス電流源14側を選択する。これにより、放電用電流は、通常の電流量Id2+Id3である第3電流になる。その結果、第1積分回路C1の放電時の電圧変化量は、通常の値(通常の傾き)に維持される。しかし、この場合には、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が基準周波数であるので、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下になっており、その結果、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の最大充電電圧は電源電圧VCC1に達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
次に、図11(b)に示すように、基準クロック信号MCLKの周波数が第2周波数(基準周波数よりも低周波数)であるとき、クロック周波数制御部9は、第5切換信号φ5をハイレベルに反転させるので、電流切換回路24において、第11スイッチSW11は接地電位を選択する。これにより、充電用電流は、第1電流よりも電流量が小さい(Ic+Δiである)第2電流に切り換えられる。同様に、第2スイッチSW12は、電圧電流変換回路13の入力端を選択するので、放電用電流は第3電流よりも電流が小さい(Id2である)第4電流に切り換えられる。これにより、第1積分回路C1の充放電時の電圧変化量が小さくなり(傾きが小さくなり)、第1積分回路C1への充電時間が図11(a)よりも長いにも関わらず、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下にすることができる。その結果、オーディオ信号eSの振幅値が正で最大の値(波形(2)の場合)であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。このように、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が基準周波数よりも低いために充電時間が増加するが、電圧変化量が小さくなっているので、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
次に、図11(c)に示すように、基準クロック信号MCLKの周波数が第3周波数(基準周波数よりも高い)であるとき、クロック周波数制御部9は、第5切換信号φ5をローレベルに維持するので、電流切換回路24において、第11スイッチSW11は電圧電流変換回路13の出力端を選択する。これにより、充電用電流は通常の電流量である(Ic+Δi+Id1である)第1電流になる。同様に、第12スイッチSW12は放電用バイアス電流源の方を選択するので、放電用電流は通常の電流量である(Id2+Id3である)第3電流になる。しかし、この場合には、基準クロック信号MCLK(つまり、第1切換信号φ1)の周波数が高周波数であるので、オーディオ信号eSが無信号の場合の第1積分回路C1の最大充電電圧Vaは、第1積分回路C1の充電可能電圧の1/2以下になっており、その結果、オーディオ信号eSの振幅値が正で最大の値であっても、第1積分回路C1の最大充電電圧は電源電圧VCCに達しない。従って、第1積分回路C1の充電電圧がクリップすることはなく、正常なPWM波形を出力することができる。
[第5実施形態]
第4実施形態では、第1電流源25および第2電流源26を設けることにより、充電用電流および放電用電流自体を変化させているが、本例では、電流制御部27が電圧電流変換回路13および放電用バイアス電流源14を制御して、出力される充電用電流および放電用電流を切り換えるようにする。図13は、本例のパルス幅変調回路501を示す回路図である。パルス幅変調回路501は、図12の回路と比較して、電流切換回路24に替えて、電流制御部27が設けられている。その他の構成は図12の回路と同じである。
電流制御部27は、クロック周波数制御部9から第5切換信号φ5が供給されており、第5切換信号φ5がローレベルのときには充電用電流が上記第1電流に、放電用電流が上記第3電流になるように、電圧電流変換回路13および放電用バイアス電流源14を制御する。一方、電流制御部27は、第5切換信号φ5がハイレベルのときには充電用電流が上記第2電流に、放電用電流が上記第4電流になるように、電圧電流変換回路13および放電用バイアス電流源14を制御する。電圧電流変換回路13および放電用バイアス電流源14は、可変型電流源によって構成されており、電流制御部27からの制御信号に応じて、充電用電流および放電用電流を切り換えて出力する。なお、動作波形は図12の回路と同じであるので、省略する。
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、基準クロック信号の周波数は3つ以上の値に切換可能であって、所定の周波数以下になる際に、第5切換信号φ5がハイレベルになってもよい。また、基準クロック信号の周波数に応じて、3以上の基準電圧、電源電圧、容量、電流量に切り換えてもよい。また、上記では、第1積分回路,第2積分回路C1,C2をプラス方向に充電して、マイナス方向に放電するようにしたが、マイナス方向に充電して、プラス方向に放電してもよい。また、第3〜第5実施形態において、第1比較回路23,第2比較回路24を設けずに、第1NAND回路NA1および第3NAND回路NA3内部の閾値電圧を基準電圧Vrefとして適用してもよい。なお、これらの回路構成の詳細は上記先行出願1に詳細に開示している。また、第1,第2比較回路23,24の正側入力端子と、負側入力端子とが逆であってもよい。つまり、正側入力端子に基準電圧が入力され、負側入力端子に積分回路の電圧が入力されてもよい。