JP4582351B2 - パルス幅変調回路 - Google Patents

Description

本発明は、例えばスイッチングアンプ等に適用されるパルス幅変調回路に関する。

図１４は、下記先行出願１において本出願人が開示するパルス幅変調回路を示すブロック図である。このパルス幅変調回路９０１は、オーディオ信号ｅSに基づく電流Ｉｃ＋Δｉに基づいて、クロック信号ＭＣＬＫの第１期間Ｔ１で第１積分回路Ｃ１を充電し、一定のバイアス電流Ｉｄに基づいて第２期間Ｔ２で第１積分回路Ｃ１の電圧を放電させるとともに、第２積分回路Ｃ２を充電し、バイアス電流Ｉｄに基づいて第３期間Ｔ３で第２積分回路Ｃ２の電圧を放電させる。

そして、第２期間Ｔ２が開始されてから第１積分回路Ｃ１の電圧が基準電圧Ｖｒｅｆに到達するまでの時間を検出するともに、第３期間Ｔ３が開始されてから第２積分回路Ｃ２の電圧が基準電圧Ｖｒｅｆに到達するまでの時間を検出する。第１積分回路Ｃ１の電圧が基準電圧Ｖｒｅｆに到達してから第３期間Ｔ３が開始されるまで第１積分回路Ｃ１の電圧を維持するとともに、第２積分回路Ｃ２の電圧が基準電圧Ｖｒｅｆに到達してから第４期間Ｔ４が開始されるまで第２積分回路Ｃ２の電圧を維持する。第１及び第２積分回路Ｃ１，Ｃ２の電圧が基準電圧Ｖｒｅｆに到達するまでの時間に基づいて、当該時間のパルス幅を有するパルス信号を生成する。

ここで、パルス幅変調回路９０１は、オーディオ用のスイッチングアンプに適用されるものであるが、スイッチングアンプはパルス波形の電力を増幅するものであり、原理的に不要輻射問題が生じやすい。一例として、ラジオの受信妨害がある。この対策の一つとして、キャリア周波数を切り換えることが考えられる。上記のパルス幅変調回路９０１においては、変調キャリア周波数は入力クロック信号の周波数の2倍となるので、入力クロック信号の周波数を切り換えることで不要輻射の問題を解決できる。

しかし、クロック信号の周波数を変更すると、図１５に示すように、充放電を行う第１および第２積分回路Ｃ１，Ｃ２の最大充電電圧（充電終了時の電圧値）が変化する。充電可能電圧の最大値は電源電圧ＶＣＣであるので、オーディオ信号ｅＳが無信号の時の（つまり無変調時の）最大充電電圧Ｖａが充電可能電圧の１／２の電圧（すなわち、（ＶＣＣ＋Ｖｒｅｆ）／２）よりも大きい場合、充電電圧が制限されクリップが生じ、その結果、正常なＰＷＭ波形が出力されないという問題がある。

以下、この問題を詳細に説明する。図１５は、クロック信号ＭＣＬＫの周波数を変更した際の第１積分回路Ｃ１の充電電圧波形を示す図であり、（ａ）はクロック信号ＭＣＬＫが通常の周波数である第１周波数である場合を、（ｂ）はクロック信号ＭＣＬＫが第１周波数よりも低周波数である第２周波数である場合を、（ｃ）はクロック信号ＭＣＬＫが第１周波数よりも高周波数である第３周波数である場合をそれぞれ示す。なお、図１５において、波形（１）はオーディオ信号ｅSが無信号の場合を示し、波形（２）はオーディオ信号ｅSの振幅値が正で最大の値の場合を示す。また、信号φ１は、クロック信号に同期しており、ハイレベルの時にスイッチＳＷ１をオン状態にして第１積分回路Ｃ１を充電させ、ローレベルの時にスイッチＳＷ１をオフ状態にして第１積分回路Ｃ１を充電させない信号である。

図１５（ａ）に示すように、クロック信号ＭＣＬＫの周波数が第１周波数（基準周波数）であるとき、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下の電圧になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図１５（ｂ）に示すように、クロック信号ＭＣＬＫの周波数が第２周波数であるとき、第１積分回路Ｃ１への充電時間が長くなるため、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２よりも大きい電圧になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値のときに、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣを越えることになる（破線参照）。従って、この場合に、第１積分回路Ｃ１の充電電圧が制限されて、クリップすることによって、正常なＰＷＭ波形を出力することができなくなる。

次に、図１５（ｃ）に示すように、クロック信号ＭＣＬＫの周波数が第３周波数であるとき、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下の電圧になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

特開２００４−３２００９７号 ［先行出願１］特願２００７−１１２５１号

本発明は、上記課題を解決するためになされたものであり、その目的は、上記のパルス幅変調回路において、クロック信号の周波数を変化させた場合であっても、正常なＰＷＭ波形を出力することができるパルス幅変調回路を提供することである。

本発明の好ましい実施形態によるパルス幅変調回路は、入力信号に基づく電流に基づいて所定のクロック信号の半周期である第１期間において第１積分回路における電圧を変化させ、一定のバイアス電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１積分回路における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記入力信号に基づく電流に基づいて前記第１積分回路とは異なる第２積分回路における電圧を変化させ、前記バイアス電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２積分回路における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御回路と、前記第２期間が開始されてから前記第１積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第１検出回路と、前記第３期間が開始されてから前記第２積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第２検出回路と、前記第１積分回路における電圧が前記基準電圧に到達してから前記第３期間が開始されるまで前記第１積分回路における電圧を前記基準電圧に維持する第１電圧維持回路と、前記第２積分回路における電圧が前記基準電圧に到達してから前記第３期間とは半周期ずれた前記第３期間に続く第４期間が開始されるまで前記第２積分回路における電圧を前記基準電圧に維持する第２電圧維持回路と、前記第１検出回路及び第２検出回路から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成回路と、前記クロック信号の周波数を、少なくとも、第１周波数と第１周波数よりも低周波数である第２周波数とに切り換える周波数制御手段と、前記クロック信号の周波数が第２周波数である場合に、前記第１積分回路および前記第２積分回路の充電可能電圧を、前記クロック信号の周波数が第１周波数である場合の充電可能電圧よりも大きい値に切り換える充電可能電圧切換手段とを備える。

クロック信号の周波数が低周波数の場合に、第１積分回路および第２積分回路への充電時間が長くなるが、第１積分回路および第２積分回路の充電可能電圧を大きくすることによって、入力信号の振幅が最大のときにも、第１積分回路および第２積分回路の最大充電電圧が充電可能電圧を越え電圧波形がクリップすることを防止できる。従って、クロック信号の周波数が低周波数の場合にも、正常なＰＷＭ波形を出力することができる。

好ましい実施形態においては、前記充電可能電圧が、前記第１検出回路および前記第２検出回路における、電源電圧と前記基準電圧との差であり、前記充電可能電圧切換手段が、前記クロック信号の周波数が第２周波数である場合に、前記基準電圧を、前記クロック信号の周波数が第１周波数である場合の前記基準電圧よりも小さい値に切り換える基準電圧切換回路を有する。

クロック信号の周波数が低周波数の場合に、基準電圧を小さい値に切り換えることにより、充電可能電圧を大きくすることができる。

好ましい実施形態においては、前記充電可能電圧が、前記第１検出回路および前記第２検出回路における、電源電圧と前記基準電圧との差であり、前記充電可能電圧切換手段が、前記クロック信号の周波数が第２周波数である場合に、前記電源電圧を、前記クロック信号の周波数が第１周波数である場合の前記電源電圧よりも大きい値に切り換える電源電圧切換回路を有する。

クロック信号の周波数が低周波数の場合に、電源電圧を大きい値に切り換えることにより、充電可能電圧を大きくすることができる。

本発明の別の好ましい実施形態によるパルス幅変調回路は、入力信号に基づく電流に基づいて所定のクロック信号の半周期である第１期間において第１積分回路における電圧を変化させ、一定のバイアス電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１積分回路における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記入力信号に基づく電流に基づいて前記第１積分回路とは異なる第２積分回路における電圧を変化させ、前記バイアス電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２積分回路における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御回路と、前記第２期間が開始されてから前記第１積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第１検出回路と、前記第３期間が開始されてから前記第２積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第２検出回路と、 前記第１積分回路における電圧が前記基準電圧に到達してから前記第３期間が開始されるまで前記第１積分回路における電圧を前記基準電圧に維持する第１電圧維持回路と、前記第２積分回路における電圧が前記基準電圧に到達してから前記第３期間とは半周期ずれた前記第３期間に続く第４期間が開始されるまで前記第２積分回路における電圧を前記基準電圧に維持する第２電圧維持回路と、前記第１検出回路及び第２検出回路から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成回路と、前記クロック信号の周波数を、少なくとも、第１周波数と第１周波数よりも低周波数である第２周波数とに切り換える周波数制御手段と、前記クロック信号の周波数が第２周波数である場合に、前記第１積分回路および前記第２積分回路の充電時および放電時の電圧変化量を、前記クロック信号の周波数が第１周波数である場合の電圧変化よりも小さくする電圧変化量切換手段とを備える。

クロック信号の周波数が低周波数の場合に、第１積分回路および第２積分回路への充電時間が長くなるが、第１積分回路および第２積分回路の充電時および放電時の電圧変化量（すなわち、単位時間当たりの電圧変化量、電圧波形の傾き）を小さくすることによって、入力信号の振幅が最大のときにも、第１積分回路および第２積分回路の最大充電電圧が充電可能電圧可能を越えて電圧波形がクリップすることを防止できる。従って、クロック信号の周波数が低周波数の場合にも、正常なＰＷＭ波形を出力することができる。

好ましい実施形態においては、前記電圧変化量切換手段が、前記クロック信号の周波数が第２周波数である場合に、前記第１積分回路および前記第２積分回路の容量を、前記クロック信号の周波数が第１周波数である場合の容量よりも大きい値に切り換える容量切換回路を有する。

クロック信号の周波数が低周波数である場合に、第１積分回路および第２積分回路の容量を大きくすることにより、充放電時間を決定する時定数が大きくなるので、第１積分回路および第２積分回路の充電時および放電時の電圧変化量を小さくすることができる。

好ましい実施形態においては、前記電圧変化量切換手段が、前記クロック信号の周波数が第２周波数である場合に、前記入力信号に基づく電流および前記バイアス電流を、前記クロック信号の周波数が第１周波数である場合の前記入力信号に基づく電流および前記バイアス電流よりもそれぞれ小さい値に切り換える電流切換回路を有する。

クロック信号の周波数が低周波数である場合に、入力信号に基づく電流（充電用電流）およびバイアス電流（放電用電流）を小さくすることにより、第１積分回路および第２積分回路の充電時および放電時の電圧変化量を小さくすることができる。

本発明のさらに別の好ましい実施形態によるパルス幅変調回路は、入力信号に基づく電流に基づいて所定のクロック信号の半周期である第１期間において第１積分回路における電圧を変化させ、一定のバイアス電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１積分回路における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記入力信号に基づく電流に基づいて前記第１積分回路とは異なる第２積分回路における電圧を変化させ、前記バイアス電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２積分回路における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御回路と、前記第２期間が開始されてから前記第１積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第１検出回路と、前記第３期間が開始されてから前記第２積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第２検出回路と、前記第１積分回路における電圧が前記基準電圧に到達してから前記第３期間が開始されるまで前記第１積分回路における電圧を前記基準電圧に維持する第１電圧維持回路と、前記第２積分回路における電圧が前記基準電圧に到達してから前記第３期間とは半周期ずれた前記第３期間に続く第４期間が開始されるまで前記第２積分回路における電圧を前記基準電圧に維持する第２電圧維持回路と、前記第１検出回路及び第２検出回路から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成回路と、前記クロック信号の周波数を、少なくとも、第１周波数と第１周波数よりも低周波数である第２周波数とに切り換える周波数制御手段と、前記クロック信号の周波数が第２周波数である場合に、入力信号が無信号であるときの前記第１積分回路および前記第２積分回路の最大充電電圧を、前記第１積分回路および前記第２積分回路の充電可能電圧の１／２以下の電圧に設定する設定手段とを備える。

クロック信号の周波数が低周波数の場合に、第１積分回路および第２積分回路への充電時間が長くなるが、入力信号が無信号であるときの第１積分回路および第２積分回路の最大充電電圧を、第１積分回路および第２積分回路の充電可能電圧の１／２以下の電圧にすることによって、入力信号の振幅が最大のときにも、第１積分回路および第２積分回路の最大充電電圧が充電可能電圧を越え電圧波形がクリップすることを防止できる。従って、クロック信号の周波数が低周波数の場合にも、正常なＰＷＭ波形を出力することができる。

本発明によると、入力信号の振幅が最大のときにも、第１積分回路および第２積分回路の最大充電電圧が充電可能電圧を越え電圧波形がクリップすることを防止できる。従って、クロック信号の周波数が低周波数の場合にも、正常なＰＷＭ波形を出力することができる。

以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。
［第１実施形態］
図１は、本発明の第１実施形態に係るパルス幅変調（ＰＷＭ）回路が適用されるスイッチングアンプを示す構成図である。図２は、図１に示すパルス幅変調回路の一実施例を表すブロック回路図である。このスイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ回路３と、正負の電源電圧＋ＥB，−ＥBを供給する第１電源４及び第２電源５とを備えている。ローパスフィルタ回路３の出力には、負荷ＲＬとしてのスピーカ（図略）が接続されている。

パルス幅変調回路１は、オーディオ信号発生源ＡＵから出力された入力信号としてのオーディオ信号ｅSをパルス幅変調して変調信号ＰＷＭｏｕｔを生成、出力するものである。パルス幅変調回路１から出力された変調信号ＰＷＭｏｕｔは、スイッチング回路２に入力される。

スイッチング回路２では、第１電源４及び第２電源５から正負の電源電圧＋ＥB，−ＥBが供給され、変調された変調信号ＰＷＭｏｕｔに基づいて、電源電圧＋ＥB，−ＥBが交互にスイッチングされる。すなわち、スイッチング回路２は、変調信号ＰＷＭｏｕｔに基づいてオン、オフ動作するスイッチ素子ＳＷ−Ａと、パルス幅変調回路１から出力される変調信号ＰＷＭｏｕｔの位相を反転させるインバータ２ａと、このインバータ２ａによって変調信号ＰＷＭｏｕｔが反転された変調信号ＰＷＭｏｕｔ′に基づいてオン、オフ動作するスイッチ素子ＳＷ−Ｂと、両スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂの両端にそれぞれ接続されたダイオードＤ−Ａ，Ｄ−Ｂとを備えている。

両スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂは、変調信号ＰＷＭｏｕｔと、反転された変調信号ＰＷＭｏｕｔ′とによって交互にオン、オフ動作し、スイッチングされた正負の電源電圧＋ＥB，−ＥBをローパスフィルタ回路３及び負荷ＲＬに対して供給する。

ローパスフィルタ回路３は、コイルＬ0及びコンデンサＣ0によるＬＣ回路によって構成されている。ローパスフィルタ回路３は、スイッチング回路２から出力される出力信号の高周波成分を除去して負荷ＲＬに供給する回路であり、例えば６０ｋＨｚのカットオフ周波数を有する。ローパスフィルタ回路３では、スイッチングされた正負の電源電圧＋ＥB，−ＥBの高周波成分が除去され、その出力は、負荷ＲＬに供給されることにより音声として負荷ＲＬから出力される。

パルス幅変調回路１は、図２に示すように、クロック周波数制御部９と、クロック生成回路１０と、デッドタイム生成回路１１と、立下りエッジ検出回路１２と、電圧電流変換回路１３と、第１〜第４スイッチＳＷ１〜ＳＷ４と、第１及び第２積分回路Ｃ１，Ｃ２と、放電用バイアス電流源１４と、電流バイパス回路１５と、信号出力回路１６と、基準電圧切換回路１８，１９とによって構成されている。

クロック生成回路１０は、基準クロック信号ＭＣＬＫを生成する回路である。基準クロック信号ＭＣＬＫは、デューティ比がほぼ５０％のクロック信号であり、第１及び第２スイッチＳＷ１，ＳＷ２を切り換えるための第１及び第２切換信号φ１，φ２の基準信号となるものである。クロック生成回路１０は、基準クロック信号ＭＣＬＫをデッドタイム生成回路１１に出力する。なお、クロック生成回路１０は、パルス幅変調回路１の外部に設けられ、外部クロック信号として基準クロック信号ＭＣＬＫをパルス幅変調回路１に対して与えるように構成されていてもよい。

デッドタイム生成回路１１は、クロック生成回路１０からの基準クロック信号ＭＣＬＫに基づいて、第１切換信号φ１と、この第１切換信号φ１に対して逆位相の関係を有する第２切換信号φ２とを生成する回路である。より詳細には、デッドタイム生成回路１１は、第１及び第２切換信号φ１，φ２の出力レベルが同時に一致しないように、第１及び第２切換信号φ１，φ２のレベル反転時を所定時間だけそれぞれ遅らせる回路である。

すなわち、第１切換信号φ１は、図３（ａ），（ｂ）に示すように、基準クロック信号ＭＣＬＫがローレベルからハイレベルに反転するときに所定期間Δｔだけ遅れてローレベルからハイレベルに反転する。なお、第１切換信号φ１は、基準クロック信号ＭＣＬＫがハイレベルからローレベルに反転するとき、同時にハイレベルからローレベルに反転する。一方、第２切換信号φ２は、図３（ａ），（ｃ）に示すように、基準クロック信号ＭＣＬＫがハイレベルからローレベルに反転するときに所定期間Δｔだけ遅れてローレベルからハイレベルに反転する。なお、第２切換信号φ２は、基準クロック信号ＭＣＬＫがローレベルからハイレベルに反転するとき、同時にハイレベルからローレベルに反転する。

このようにすれば、第１及び第２切換信号φ１，φ２によって第１及び第２スイッチＳＷ１，ＳＷ２がそれぞれオン動作する際、同時にオン動作することが防止され、第１及び第２積分回路Ｃ１，Ｃ２が同時に充電動作を行うことによりパルス幅変調信号ＰＷＭｏｕｔの出力に誤差が生じることを防止することができる。第１及び第２切換信号φ１，φ２は、第１及び第２スイッチＳＷ１，ＳＷ２にそれぞれ出力される。

なお、以下の説明では、その便宜のため、図３（ａ）に示すように、基準クロック信号ＭＣＬＫが最初にハイレベルになる期間を第１期間Ｔ１、続くローレベルの期間を第２期間Ｔ２、続くハイレベルの期間を第３期間Ｔ３、その後のローレベルの期間を第４期間Ｔ４とそれぞれいうことにする。

図２に戻り、立下りエッジ検出回路１２は、後述する第１及び第２ＲＳフリップフロップ回路４３，４４に出力する第１及び第２セット信号ｓｅｔ１，ｓｅｔ２を出力する回路である。すなわち、立下りエッジ検出回路１２は、デッドタイム生成回路１１からの第１及び第２切換信号φ１，φ２のハイレベルからローレベルに反転する際の立下りエッジを検出し、その検出したタイミングを第１及び第２セット信号ｓｅｔ１，ｓｅｔ２にして第１及び第２ＲＳフリップフロップ回路４３，４４に出力する回路である。

電圧電流変換回路１３は、オーディオ信号発生源ＡＵ（図１参照）からパルス幅変調回路１に供給されるオーディオ信号ｅSを電圧−電流変換する回路である。また、電圧電流変換回路１３は、充電用バイアス電流源（図略）を有しており、第１及び第２積分回路Ｃ１，Ｃ２を基準電圧（例えばグランド電位）に対して充電する回路である。

ここで、電圧電流変換回路１３における変換コンダクタンスをＧｍとすると、オーディオ信号ｅSが電圧電流変換回路１３で変換される電流Δｉは、Δｉ＝Ｇｍ・ｅSで表すことができる。また、充電用バイアス電流源における充電バイアス電流をＩｃとすると、第１及び第２積分回路Ｃ１，Ｃ２に流す電流は、Ｉｃ＋Ｇｍ・ｅS＝Ｉｃ＋Δｉで表すことができる。

放電用バイアス電流源１４は、供給される負の電源電圧−Ｖを放電バイアス電流Ｉｄに変換する回路である。放電用バイアス電流源１４は、後述するように、第３及び第４スイッチＳＷ３，ＳＷ４を介して第１及び第２積分回路Ｃ１，Ｃ２にそれぞれ接続されており、放電バイアス電流Ｉｄが第１及び第２積分回路Ｃ１，Ｃ２から供給されることにより、第１及び第２積分回路Ｃ１，Ｃ２をマイナス方向に放電する。

電流バイパス回路１５は、ダイオードＤ１と電圧源１７とからなる。電流バイパス回路１５は、第１及び第２積分回路Ｃ１，Ｃ２が電圧電流変換回路１３によってプラス方向に充電されず、かつ放電用バイアス電流源１４によってマイナス方向に放電されないとき、放電用バイアス電流源１４への放電用電流Ｉｄが流れる回路である。

第１及び第２スイッチＳＷ１，ＳＷ２は、第１及び第２積分回路Ｃ１，Ｃ２をプラス方向に充電させるためにオン、オフ動作される回路である。第１及び第２スイッチＳＷ１，ＳＷ２は、デッドタイム生成回路１１から出力される第１及び第２切換信号φ１，φ２に基づいてオン、オフ動作される。すなわち、第１スイッチＳＷ１は、図３（ｂ）に示すように、第１切換信号φ１がハイレベルの状態でオン動作し、第１切換信号φ１がローレベルの状態でオフ動作する。また、第２スイッチＳＷ２は、図３（ｃ）に示すように、第２切換信号φ２がハイレベルの状態でオン動作し、第２切換信号φ２がローレベルの状態でオフ動作する。

第３及び第４スイッチＳＷ３，ＳＷ４は、放電用バイアス電流源１４によって供給される放電バイアス電流Ｉｄによって第１及び第２積分回路Ｃ１，Ｃ２をマイナス方向に放電させるためにオン、オフ動作される回路である。第３及び第４スイッチＳＷ３，ＳＷ４は、信号出力回路１６からの制御信号φ３，φ４に基づいてオン、オフ動作される。すなわち、第３スイッチＳＷ３は、制御信号φ３がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第４スイッチＳＷ４は、制御信号φ４がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。制御信号φ３，φ４は、信号出力回路１６の後述する第２及び第４ＮＡＮＤ回路ＮＡ２，ＮＡ４から出力される。

第１及び第２積分回路Ｃ１，Ｃ２は、それぞれ充電用コンデンサによって構成されており、所定の電荷を蓄えることにより充電し、電荷が放出されることにより放電する回路である。

具体的には、第１積分回路Ｃ１は、第１期間Ｔ１（厳密にはデッドタイムである所定時間Δｔを除く）において、第１スイッチＳＷ１がオン動作（このとき、第３スイッチＳＷ３はオフ動作）することにより、電圧電流変換回路１３から第１積分回路Ｃ１に電流が流れ、これによりプラス方向に充電される。また、第１積分回路Ｃ１は、次の第２期間Ｔ２中において第３スイッチＳＷ３がオン動作（このとき、第１スイッチＳＷ１はオフ動作）することにより、放電用バイアス電流源１４からの放電バイアス電流Ｉｄによってマイナス方向に放電される。

一方、第２積分回路Ｃ２は、第１積分回路Ｃ１が放電される第２期間Ｔ２（厳密にはデッドタイムである所定時間Δｔを除く）において、第２スイッチＳＷ２がオン動作（このとき、第４スイッチＳＷ４はオフ動作）することにより、電圧電流変換回路１３から第２積分回路Ｃ２に電流が流れ、これによりプラス方向に充電される。また、第２積分回路Ｃ２は、次の第３期間Ｔ３中において第４スイッチＳＷ４がオン動作（この場合、第２スイッチＳＷ２はオフ動作）することにより、放電用バイアス電流源１４からの放電バイアス電流Ｉｄによってマイナス方向に放電される。

このように、第１及び第２積分回路Ｃ１，Ｃ２では、第１及び第２切換信号φ１，φ２のレベルが維持される単位期間（例えば第１期間Ｔ１又は第２期間Ｔ２）ごとにおいて、交互に充電及び放電が行われる。

ここで、第１及び第２積分回路Ｃ１，Ｃ２の充放電に関する回路接続構成を説明すると、電圧電流変換回路１３には、第１及び第２スイッチＳＷ１，ＳＷ２の各一端が接続され、第１スイッチＳＷ１の他端は、第１積分回路Ｃ１の一端に接続されており、これにより、第１積分回路Ｃ１のプラス方向への充電経路が形成される。なお、第１積分回路Ｃ１の他端はグランド電位に接続されている。第１積分回路Ｃ１の一端は、第３スイッチＳＷ３の一端にも接続され、第３スイッチＳＷ３の他端は、放電用バイアス電流源１４に接続されており、これにより、第１積分回路Ｃ１のマイナス方向への放電経路が形成される。

一方、第２スイッチＳＷ２の他端は、第２積分回路Ｃ２の一端に接続されており、これにより、第２積分回路Ｃ２のプラス方向への充電経路が形成される。なお、第２積分回路Ｃ２の他端はグランド電位に接続されている。第２積分回路Ｃ２の一端は、第４スイッチＳＷ４の一端にも接続され、第４スイッチＳＷ４の他端は、放電用バイアス電流源１４に接続されており、これにより、第２積分回路Ｃ２のマイナス方向への放電経路が形成される。

信号出力回路１６は、図２に示すように、複数のロジック素子が組み合わされた論理回路からなり、第１及び第２比較回路２３，２４と、第１及び第２ＲＳフリップフロップ回路４３，４４と、第５ＮＡＮＤ回路ＮＡ５とによって構成されている。

第１比較回路２３は、例えば、その正（＋）側入力端子が第１積分回路Ｃ１の一端に接続され、負（−）側入力端子が基準電圧Ｖｒｅｆの発生源である基準電圧切換回路１８に接続されている。第２比較回路２４は、その正（＋）側入力端子が第２積分回路Ｃ２の一端に接続され、負（−）側入力端子が基準電圧Ｖｒｅｆの発生源である基準電圧切換回路１９に接続されている。第１比較回路２３の出力は、第１ＲＳフリップフロップ回路４３にリセット信号ｒｅｓ１として入力される。第２比較回路２４の出力は、第２ＲＳフリップフロップ回路４４にリセット信号ｒｅｓ２として入力される。

第１及び第２ＲＳフリップフロップ回路４３，４４は、第１及び第２比較回路２３，２４の出力を所定の期間それぞれ保持するための回路である。第１ＲＳフリップフロップ回路４３は、第１及び第２ＮＡＮＤ回路ＮＡ１，ＮＡ２が組み合わされて構成され、第１ＲＳフリップフロップ回路４３内では、第１及び第２ＮＡＮＤ回路ＮＡ１，ＮＡ２の各出力端子が互いの一方の入力端子に接続されている。

第１ＮＡＮＤ回路ＮＡ１の他方の入力端子は、第１比較回路２３の出力に接続され、ＲＳフリップフロップとしてのリセット信号ｒｅｓ１が入力される端子であり、第２ＮＡＮＤ回路ＮＡ２の他方の入力端子は、立下りエッジ検出回路１２に接続され、ＲＳフリップフロップとしてのセット信号ｓｅｔ１が入力される端子である。また、第２ＮＡＮＤ回路ＮＡ２の出力端子は、制御信号φ３として第３スイッチＳＷ３に接続されている。

一方、第２ＲＳフリップフロップ回路４４は、第３及び第４ＮＡＮＤ回路ＮＡ３，ＮＡ４が組み合わされて構成され、第２ＲＳフリップフロップ回路４４内では、第３及び第４ＮＡＮＤ回路ＮＡ３，ＮＡ４の各出力端子が互いの一方の入力端子に接続されている。

第３ＮＡＮＤ回路ＮＡ３の他方の入力端子は、第２比較回路２４の出力に接続され、ＲＳフリップフロップとしてのリセット信号ｒｅｓ２が入力される端子であり、第４ＮＡＮＤ回路ＮＡ４の他方の入力端子は、立下りエッジ検出回路１２に接続され、ＲＳフリップフロップとしてのセット信号ｓｅｔ２が入力される端子である。また、第４ＮＡＮＤ回路ＮＡ４の出力端子は、制御信号φ４として第４スイッチＳＷ４に接続されている。

第５ＮＡＮＤ回路ＮＡ５の入力端子には、第１ＲＳフリップフロップ回路４３の第１ＮＡＮＤ回路ＮＡ１の出力端子及び第２ＲＳフリップフロップ回路４４の第３ＮＡＮＤ回路ＮＡ３の出力端子が接続されている。第１ＮＡＮＤ回路ＮＡ１の出力端子からは、出力信号ｒｓｏｕｔ１が出力され、第３ＮＡＮＤ回路ＮＡ３の出力端子からは、出力信号ｒｓｏｕｔ２が出力される。第５ＮＡＮＤ回路ＮＡ５の出力端子からは、パルス幅変調信号ＰＷＭｏｕｔが出力される。

クロック周波数制御部９は、クロック生成回路１０に対して、基準クロック信号ＭＣＬＫの周波数を変更するように制御する回路である。例えば、クロック周波数制御部９は、基準クロック信号ＭＣＬＫの周波数を、基準の周波数である第１周波数から、第１周波数よりも低周波数である第２周波数、又は、第１周波数よりも高周波数である第３周波数に変更するよう、クロック生成回路１０を制御する。その結果、クロック生成回路１０は、クロック周波数制御部９からの制御信号に応じて、周波数が変更された基準クロック信号ＭＣＬＫを出力する。

また、クロック周波数制御部９は、基準電圧切換回路１８，１９に対して、第５切換信号φ５を出力する。第５切換信号φ５は、通常はローレベルであって、クロック生成回路１０に第２周波数の基準クロック信号ＭＣＬＫを生成させる期間のみ、ハイレベルに反転する信号である。つまり、第５切換信号は、第１及び第２比較回路２３，２４の負側入力端子に供給する基準電圧を切り換えるための信号である。

基準電圧切換回路１８は、クロック周波数制御部９からの第５切換信号φ５を受けて、第１比較回路２３の負側入力端子に供給する基準電圧Ｖｒｅｆを切り換える回路である。基準電圧切換回路１８は、基準クロック信号ＭＣＬＫの周波数が第１又は第３周波数である時は、ローレベルの第５切換信号φ５を受けて、通常の基準電圧である第１基準電圧Ｖｒｅｆ１を第１比較回路２３の負側入力端子に供給する。一方、基準電圧切換回路１８は、基準クロック信号ＭＣＬＫの周波数が第２周波数である（つまり、基準クロック信号ＭＣＬＫが低周波数である）時は、ハイレベルの第５切換信号φ５を受けて、第１基準電圧Ｖｒｅｆ１よりも電圧値が小さい第２基準電圧Ｖｒｅｆ２を第１比較回路２３の負側入力端子に供給する。

基準電圧切換回路１８は、抵抗Ｒ１〜Ｒ３と、第５スイッチＳＷ５とを含む。抵抗Ｒ１の一端は電源電圧ＶＣＣに接続され、その他端は抵抗Ｒ２の一端、第５スイッチＳＷ５の一端、及び、第１比較回路２３の負側入力端子に接続されている。抵抗Ｒ３の一端は第５スイッチＳＷ５の他端に接続され、その他端は接地電位に接続されている。抵抗Ｒ２の他端は接地電位に接続されている。

第５スイッチＳＷ５は、第５切換信号φ５が供給され、第５切換信号φ５がハイレベルのときにオン状態になり、ローレベルのときにオフ状態になる。基準電圧切換回路１８は、第５スイッチＳＷ５がオフ状態とされることにより、第１比較回路２３の負側入力端子に、第１基準電圧Ｖｒｅｆ１（Ｖｒｅｆ１＝（ＶＣＣ×Ｒ２）／（Ｒ１＋Ｒ２））を供給する。一方、基準電圧切換回路１８は、第５スイッチＳＷ５がオン状態とされることにより、第１比較回路２３の負側入力端子に、第２基準電圧Ｖｒｅｆ２（Ｖｒｅｆ２＝（ＶＣＣ×Ｒ２Ｒ３）／（Ｒ１Ｒ２＋Ｒ２Ｒ３＋Ｒ３Ｒ１））を供給する。

基準電圧切換回路１９は、クロック周波数制御部９からの第５切換信号φ５を受けて、第２比較回路２４の負側入力端子に供給する基準電圧Ｖｒｅｆを切り換える回路である。基準電圧切換回路１９は、基準クロック信号ＭＣＬＫの周波数が第１又は第３周波数である時は、ローレベルの第５切換信号φ５を受けて、通常の基準電圧である第１基準電圧Ｖｒｅｆ１を第２比較回路２４の負側入力端子に供給する。一方、基準電圧切換回路１９は、基準クロック信号ＭＣＬＫの周波数が第２周波数である（つまり、基準クロック信号ＭＣＬＫが低周波数である）時は、ハイレベルの第５切換信号φ５を受けて、第１基準電圧Ｖｒｅｆ１よりも電圧値が小さい第２基準電圧Ｖｒｅｆ２を第２比較回路２４の負側入力端子に供給する。

基準電圧切換回路１９は、抵抗Ｒ４〜Ｒ６と、第６スイッチＳＷ６とを含む。抵抗Ｒ４の一端は電源電圧ＶＣＣに接続され、その他端は抵抗Ｒ５の一端、第６スイッチＳＷ６の一端、及び、第２比較回路２４の負側入力端子に接続されている。抵抗Ｒ６の一端は第６スイッチＳＷ６の他端に接続され、その他端は接地電位に接続されている。抵抗Ｒ５の他端は接地電位に接続されている。

第６スイッチＳＷ６は、第５切換信号φ５が供給され、第５切換信号φ５がハイレベルのときにオン状態になり、ローレベルのときにオフ状態になる。基準電圧切換回路１９は、第６スイッチＳＷ６がオフ状態とされることにより、第２比較回路２４の負側入力端子に、第１基準電圧Ｖｒｅｆ１（Ｖｒｅｆ１＝（ＶＣＣ×Ｒ５）／（Ｒ４＋Ｒ５））を供給する。一方、基準電圧切換回路１９は、第６スイッチＳＷ６がオン状態とされることにより、第２比較回路２４の負側入力端子に、第２基準電圧Ｖｒｅｆ２（Ｖｒｅｆ２＝（ＶＣＣ×Ｒ５Ｒ６）／（Ｒ４Ｒ５＋Ｒ５Ｒ６＋Ｒ６Ｒ４））を供給する。

なお、第１，第２比較回路２３，２４に供給する基準電圧を同一にするため、Ｒ１＝Ｒ４、Ｒ２＝Ｒ５、Ｒ３＝Ｒ６になっている。

ここで、充電期間中に第１，第２積分回路Ｃ１，Ｃ２に充電される電荷量ΔＱｃは、充電電流Iとクロック周期ＴによってΔＱｃ＝Ｉ＊Ｔ／２とあらわせる。オーディオ信号ｅＳが無信号の場合Ｉ＝Ｉ１であり、充電期間中の電圧変化量ΔＶは第１，第２積分回路Ｃ１，Ｃ２の容量Ｃを用いてΔＶ=ΔＱｃ／Ｃ＝Ｉ１＊Ｔ／（２＊Ｃ）で表せる。つまり、充電終了時の第１，第２積分回路Ｃ１，Ｃ２の電圧値は、コンデンサの容量、充電時間(クロック周波数)、充電電流量の兼ね合いで決まる。本例では、基準クロック信号ＭＣＬＫが第２周波数のときに、基準電圧Ｖｒｅｆを小さな値に切り換えることによって、第１，第２積分回路Ｃ１，Ｃ２の充電可能電圧を大きくする。これにより、充電時の電圧上限ＶＣＣ、基準電圧Ｖｒｅｆとし、無信号時のΔＶ＜＝(ＶＣＣ−Ｖｒｅｆ)／２の条件（すなわち、無信号時の最大充電電圧Ｖａ＜＝(ＶＣＣ＋Ｖｒｅｆ)／２の条件）を満たすことで、詳細後述するように、充電電圧が制限されることを防止できる。

以下、パルス幅変調回路１の動作及び作用効果を説明する。まず、パルス幅変調回路１の基本的な動作を説明する。
図４〜図６は、上記パルス幅変調回路１における各信号を示すタイミングチャートである。図４は、オーディオ信号ｅSが無信号の場合（Ｇｍ・ｅS＝０）を示しており、図５は、オーディオ信号ｅSが正の値の場合を示しており、図６は、オーディオ信号ｅSが負の場合を示している。

図４における第１期間Ｔ１では、デッドタイム生成回路１１からの第１切換信号φ１がハイレベルであるので（図４（ｂ）参照）、これによって第１スイッチＳＷ１がオン動作する。そのため、第１積分回路Ｃ１は、電圧電流変換回路１３による電流（Ｉｃ＋Δｉ）によって、プラス方向に充電される（図４（ｈ）参照）。

第１切換信号φ１がハイレベルからローレベルに反転されると、第２期間Ｔ２に移行し、立下りエッジ検出回路１２では、第１切換信号φ１の反転時の立下りを検出し、第１ＲＳフリップフロップ回路４３に第１セット信号ｓｅｔ１として出力する（図４（ｄ）参照）。

第１ＲＳフリップフロップ回路４３では、第１セット信号ｓｅｔ１として瞬間的にローレベルに変化する信号が入力されると、第２ＮＡＮＤ回路ＮＡ２は、その出力をローレベルからハイレベルに反転させる。第２ＮＡＮＤ回路ＮＡ２の出力は、制御信号φ３として第３スイッチＳＷ３に入力されるので（図４（ｆ）参照）、第３スイッチＳＷ３はオン動作する。これにより、第１積分回路Ｃ１は、放電用バイアス電流源１４によって一定の放電量でマイナス方向に放電される（図４（ｈ）参照）。

また、第１ＲＳフリップフロップ回路４３では、第１セット信号ｓｅｔ１として瞬間的にローレベルに変化する信号が入力されると、第１ＮＡＮＤ回路ＮＡ１は、その出力をハイレベルからローレベルに反転させる。第１ＮＡＮＤ回路ＮＡ１の出力は、出力信号ｒｓｏｕｔ１として第５ＮＡＮＤ回路ＮＡ５に入力される（図４（ｌ）参照）。

第１比較回路２３では、第１積分回路Ｃ１の端子電圧が負側入力端子に入力される基準電圧Ｖｒｅｆに達するまでマイナス方向に放電され、端子電圧が基準電圧Ｖｒｅｆに達すると、第１比較回路２３は、その出力をハイレベルからローレベルに変化させる（図４（ｊ）参照）。第１比較回路２３の出力は、第１リセット信号ｒｅｓ１として第１ＲＳフリップフロップ回路４３に入力される。

第１ＲＳフリップフロップ回路４３では、第１リセット信号ｒｅｓ１がハイレベルからローレベルになると、出力信号ｒｓｏｕｔ１は、逆にローレベルからハイレベルになり、第５ＮＡＮＤ回路ＮＡ５に入力される（図４（ｌ）参照）。第５ＮＡＮＤ回路ＮＡ５では、他方の入力端子（ｒｓｏｕｔ２）がハイレベルのため、出力信号ｒｓｏｕｔ１を反転させてパルス幅変調信号ＰＷＭｏｕｔとしてスイッチング回路２に出力する（図４（ｎ）参照）。

一方、第２期間Ｔ２においては、デッドタイム生成回路１１からの第２切換信号φ２がハイレベルであるので（図４（ｃ）参照）、これによって第２スイッチＳＷ２がオン動作する。そのため、第２積分回路Ｃ２は、電圧電流変換回路１３による電流（Ｉｃ＋Δｉ）によって、プラス方向に充電される（図４（ｉ）参照）。

第２切換信号φ２がハイレベルからローレベルに反転されると、第３期間Ｔ３に移行し、立下りエッジ検出回路１２では、第２切換信号φ２の反転時の立下りを検出し、第２ＲＳフリップフロップ回路４４に第２セット信号ｓｅｔ２として出力する（図４（ｅ）参照）。

第２ＲＳフリップフロップ回路４４では、第２セット信号ｓｅｔ２として瞬間的にローレベルに変化する信号が入力されると、第４ＮＡＮＤ回路ＮＡ４は、その出力をローレベルからハイレベルに反転させる。第４ＮＡＮＤ回路ＮＡ４の出力は、制御信号φ４として第４スイッチＳＷ４に入力されるので（図４（ｇ）参照）、第４スイッチＳＷ４はオン動作する。これにより、第２積分回路Ｃ２は、放電用バイアス電流源１４によって一定の放電量でマイナス方向に放電される（図４（ｉ）参照）。

また、第２ＲＳフリップフロップ回路４４では、第２セット信号ｓｅｔ２として瞬間的にローレベルに変化する信号が入力されると、第３ＮＡＮＤ回路ＮＡ３は、その出力をハイレベルからローレベルに反転させる。第３ＮＡＮＤ回路ＮＡ３の出力は、出力信号ｒｓｏｕｔ２として第５ＮＡＮＤ回路ＮＡ５に入力される（図４（ｍ）参照）。

第２比較回路２４では、第２積分回路Ｃ２の端子電圧が負側入力端子に入力される基準電圧Ｖｒｅｆに達するまでマイナス方向に放電され、端子電圧が基準電圧Ｖｒｅｆに達すると、出力をハイレベルからローレベルに変化させる。第２比較回路２４の出力は、第２リセット信号ｒｅｓ２として第２ＲＳフリップフロップ回路４４に入力される（図４（ｋ）参照）。

第２ＲＳフリップフロップ回路４４では、第２リセット信号ｒｅｓ２がハイレベルからローレベルになると、出力信号ｒｓｏｕｔ２は、逆にローレベルからハイレベルになり、第５ＮＡＮＤ回路ＮＡ５に入力される（図４（ｍ）参照）。第５ＮＡＮＤ回路ＮＡ５では、他方の入力端子（ｒｓｏｕｔ１）がハイレベルのため、出力信号ｒｓｏｕｔ２を反転させてパルス幅変調信号ＰＷＭｏｕｔとしてスイッチング回路２に出力する（図４（ｎ）参照）。

図５に示すように、オーディオ信号ｅSが正の場合には、電流（Ｉｃ＋Δｉ）の大きさが大となり、第１又は第２積分回路Ｃ１，Ｃ２の一端における電圧波形の傾きもオーディオ信号ｅSが無信号の場合に比べて大となる。そのため、第１又は第２切換信号φ１，φ２のレベルが反転する時点での第１又は第２積分回路Ｃ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて、より大きくなり、これらがマイナス方向に放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから基準電圧Ｖｒｅｆに達する時間ｔが長くなる。したがって、図５（ｎ）に示すように、図４に示したオーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が長いパルス幅変調信号ＰＷＭｏｕｔが出力される。このように、オーディオ信号ｅSの振幅に応じたパルス幅変調信号ＰＷＭｏｕｔが出力されることになる。

また、図６に示すように、オーディオ信号ｅSが負の場合には、電流（Ｉｃ＋Δｉ）の大きさが小となり、第１又は第２積分回路Ｃ１，Ｃ２の一端における電圧波形の傾きも小となる。そのため、第１又は第２切換信号φ１，φ２のレベルが反転する時点での第１又は第２積分回路Ｃ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて、より小さくなり、これらがマイナス方向に放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから基準電圧Ｖｒｅｆに達する時間ｔが短くなる。したがって、図６（ｎ）に示すように、図４に示したオーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が短いパルス幅変調信号ＰＷＭｏｕｔが出力される。

ところで、クロック周波数制御部９が、クロック生成回路１０に第２周波数の基準クロック信号ＭＣＬＫを生成させる期間には、第１，第２切換信号φ１，φ２の周期が大きくなる。従って、図５のようにオーディオ信号ｅSが正の場合には、第１又は第２積分回路Ｃ１，Ｃ２の充電時間が非常に長くなってしまう。しかし、第１又は第２積分回路Ｃ１，Ｃ２の充電可能電圧は、電源電圧ＶＣＣ（上限）−基準電圧Ｖｒｅｆ（下限）であるので、第１，第２切換信号φ１，φ２のハイレベルの期間が終了する前に、第１又は第２積分回路Ｃ１，Ｃ２の充電電圧が充電可能電圧の上限である電源電圧ＶＣＣに達してしまい、その結果、第１又は第２積分回路Ｃ１，Ｃ２の充電電圧波形が制限され、正常なＰＷＭ波形が出力されない。

そこで、基準クロック信号ＭＣＬＫが第２周波数である場合には、基準電圧切換回路１８，１９が、第１，第２比較回路２３，２４の負側入力端子に供給する基準電圧Ｖｒｅｆを第２基準電圧Ｖｒｅｆ２に切り換えることで、第１又は第２積分回路Ｃ１，Ｃ２の充電可能電圧を大きくする。これにより、第１，第２切換信号φ１，φ２のハイレベルの期間が終了する前に、第１又は第２積分回路Ｃ１，Ｃ２の充電電圧が電源電圧ＶＣＣに達することを防止し、正常なＰＷＭ波形を出力できるようにする。

ここで、第１基準電圧Ｖｒｅｆ１、第２基準電圧Ｖｒｅｆ２は、オーディオ信号ｅＳの振幅値が正の最大値のときの第１，第２積分回路Ｃ１，Ｃ２の最大充電電圧が電源電圧ＶＣＣを越えないような値に設定されており、すなわち、オーディオ信号ｅＳが無信号の時の第１，第２積分回路Ｃ１，Ｃ２の最大充電電圧（充電終了時の電圧）Ｖａが、第１，第２積分回路Ｃ１，Ｃ２の充電可能電圧の１／２以下の電圧（すなわち、（ＶＣＣ＋Ｖｒｅｆ）／２以下）になるように設定されている。

以下、基準電圧切換回路１８を例に詳細に説明するが、基準電圧切換回路１９についても同様である。図７は、基準クロック信号ＭＣＬＫの周波数を変更した際の第１積分回路Ｃ１の充電電圧波形を示す図であり、（ａ）は基準クロック信号ＭＣＬＫが第１周波数である場合を、（ｂ）は基準クロック信号ＭＣＬＫが第２周波数である場合を、（ｃ）は基準クロック信号ＭＣＬＫが第３周波数である場合をそれぞれ示す。なお、図７において、波形（１）はオーディオ信号ｅSが無信号の場合を示し、波形（２）はオーディオ信号ｅSの振幅値が正で最大の値の場合を示す。

図７（ａ）に示すように、基準クロック信号ＭＣＬＫの周波数が第１周波数（基準周波数）であるとき、クロック周波数制御部９は、第５切換信号φ５をローレベルに維持するので、基準電圧切換回路１８において、第５スイッチＳＷ５はオフ状態になる。これにより、第１比較回路２３の負側入力端子に供給される基準電圧Ｖｒｅｆは、通常の基準電圧である第１基準電圧Ｖｒｅｆ１に維持される。その結果、第１積分回路Ｃ１の充電可能電圧は、通常の電圧であるＶＣＣ−Ｖｒｅｆ１に維持される。しかし、この場合には、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が基準周波数であるので、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下の電圧になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図７（ｂ）に示すように、基準クロック信号ＭＣＬＫの周波数が第２周波数（基準周波数よりも低周波数）であるとき、クロック周波数制御部９は、第５切換信号φ５をハイレベルに反転させるので、基準電圧切換回路１８において、第５スイッチＳＷ５はオン状態になる。これにより、第１比較回路２３の負側入力端子に供給される基準電圧Ｖｒｅｆは、通常の基準電圧Ｖｒｅｆ１よりも電圧値が小さい第２基準電圧Ｖｒｅｆ２に切り換えられる。これにより、第１積分回路Ｃ１の充電可能電圧（ＶＣＣ−Ｖｒｅｆ２）が大きくなり、第１積分回路Ｃ１への充電時間が図７（ａ）よりも長いにも関わらず、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下の電圧にすることができる。その結果、オーディオ信号ｅSの振幅値が正で最大の値（波形（２）の場合）であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。このように、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が基準周波数よりも低いために充電時間が増加し第１積分回路Ｃ１への最大充電電圧が大きくなるが、電源電圧ＶＣＣと基準電圧Ｖｒｅｆ２との差が十分に大きくなっているので、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図７（ｃ）に示すように、基準クロック信号ＭＣＬＫの周波数が第３周波数（基準周波数よりも高い）であるとき、クロック周波数制御部９は、第５切換信号φ５をローレベルに維持するので、基準電圧切換回路１８において、第５スイッチＳＷ５はオフ状態になる。これにより、第１比較回路２３の負側入力端子に供給される基準電圧Ｖｒｅｆは、通常の基準電圧である第１基準電圧Ｖｒｅｆ１に維持される。しかし、この場合には、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が高周波数であるので、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下の電圧になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

なお、第２比較回路２４に供給される基準電圧についても、基準電圧切換回路１９によって、基準クロック信号ＭＣＬＫの周波数に応じて、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２とに切り換えられる。従って、第２積分回路Ｃ２の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

［第２実施形態］
第１実施形態では、基準クロック信号の周波数が第２周波数のときに、基準電圧Ｖｒｅｆを第１基準電圧Ｖｒｅｆ１よりも低電圧である第２基準電圧Ｖｒｅｆ２に切り換えることによって、第１，第２積分回路Ｃ１，Ｃ２の充電可能電圧を大きくしているが、本例では、基準クロック信号の周波数が第２周波数のときに、電源電圧ＶＣＣを第１電源電圧ＶＣＣ１よりも大きい第２電源電圧ＶＣＣ２に切り換えることによって、第１，第２積分回路Ｃ１，Ｃ２の充電可能電圧（範囲）を大きくする。図８は、本例のパルス幅変調回路２０１を示すブロック図である。パルス幅変調回路２０１では、基準電圧Ｖｒｅｆは固定値であって、基準電圧切換回路１８，１９に替えて、電源電圧切換回路２０，２１が設けられている。その他の構成については、第１実施形態と同様である。

電源電圧切換回路２０は、クロック周波数制御部９からの第５切換信号φ５を受けて、第１比較回路２３に供給する電源電圧ＶＣＣを切り換える回路である。電源電圧切換回路２０は、第１電源電圧ＶＣＣ１と、第１電源電圧ＶＣＣ１よりも電圧が大きい第２電源電圧ＶＣＣ２とを選択的に、第１比較回路２３に供給するための第７スイッチＳＷ７を含む。第７スイッチＳＷ７は、第５切換信号φ５がローレベルの時に第１電源電圧ＶＣＣ１に接続され、第５切換信号φ５がハイレベルの時に第２電源電圧ＶＣＣ２に接続される。

電源電圧切換回路２１は、クロック周波数制御部９からの第５切換信号φ５を受けて、第２比較回路２４に供給する電源電圧ＶＣＣを切り換える回路である。電源電圧切換回路２１は、第１電源電圧ＶＣＣ１と、第１電源電圧ＶＣＣ１よりも電圧が大きい第２電源電圧ＶＣＣ２とを選択的に、第２比較回路２４に供給するための第８スイッチＳＷ８を含む。第８スイッチＳＷ８は、第５切換信号φ５がローレベルの時に第１電源電圧ＶＣＣ１に接続され、第５切換信号φ５がハイレベルの時に第２電源電圧ＶＣＣ２に接続される。

ここで、第１電源電圧ＶＣＣ１、第２電源電圧ＶＣＣ２は、オーディオ信号ｅＳの振幅値が正の最大値のときの第１，第２積分回路Ｃ１，Ｃ２の最大充電電圧が電源電圧ＶＣＣに達しないような電圧に設定されており、すなわち、オーディオ信号ｅＳが無信号の時の第１，第２積分回路Ｃ１，Ｃ２の最大充電電圧Ｖａが、第１，第２積分回路Ｃ１，Ｃ２の充電可能電圧の１／２以下になるように設定されている。

以下、電源電圧切換回路２０を例にその動作を説明する。図９は、基準クロック信号ＭＣＬＫの周波数を変更した際の第１積分回路Ｃ１の充電電圧波形を示す図であり、（ａ）は基準クロック信号ＭＣＬＫが第１周波数である場合を、（ｂ）は第２周波数である場合を、（ｃ）は第３周波数である場合をそれぞれ示す。なお、図９において、波形（１）はオーディオ信号ｅSが無信号の場合を示し、波形（２）はオーディオ信号ｅSの振幅値が正で最大の値の場合を示す。

図９（ａ）に示すように、基準クロック信号ＭＣＬＫの周波数が第１周波数（基準周波数）であるとき、クロック周波数制御部９は、第５切換信号φ５をローレベルに維持するので、電源電圧切換回路２０において、第７スイッチＳＷ７は第１電源電圧ＶＣＣ１を選択する。これにより、第１比較回路２３に供給される電源電圧ＶＣＣは、通常の電源電圧である第１電源電圧ＶＣＣ１に維持される。その結果、第１積分回路Ｃ１の充電可能電圧は、通常の電圧であるＶＣＣ１−Ｖｒｅｆに維持される。しかし、この場合には、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が基準周波数であるので、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣ１に達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図９（ｂ）に示すように、基準クロック信号ＭＣＬＫの周波数が第２周波数（基準周波数よりも低周波数）であるとき、クロック周波数制御部９は、第５切換信号φ５をハイレベルに反転させるので、電源電圧切換回路２０において、第７スイッチＳＷ７は第２電源電圧ＶＣＣ２を選択する。これにより、第１比較回路２３に供給される電源電圧ＶＣＣは、通常の電源電圧ＶＣＣ１よりも電圧値が大きい第２電源電圧ＶＣＣ２に切り換えられる。これにより、第１積分回路Ｃ１の充電可能電圧（ＶＣＣ２−Ｖｒｅｆ）が大きくなり、第１積分回路Ｃ１への充電時間が図９（ａ）よりも長いにも関わらず、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下にすることができる。その結果、オーディオ信号ｅSの振幅値が正で最大の値（波形（２）の場合）であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。このように、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が基準周波数よりも低いために充電時間が増加し第１積分回路Ｃ１への充電電圧が大きくなるが、第２電源電圧ＶＣＣ２と基準電圧Ｖｒｅｆとの差が十分に大きくなっているので、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図９（ｃ）に示すように、基準クロック信号ＭＣＬＫの周波数が第３周波数（基準周波数よりも高い）であるとき、クロック周波数制御部９は、第５切換信号φ５をローレベルに維持するので、電源電圧切換回路２０において、第７スイッチＳＷ７はオフ状態になる。これにより、第１比較回路２３に供給される電源電圧ＶＣＣは、通常の電源電圧である第１電源電圧ＶＣＣ１に維持される。しかし、この場合には、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が高周波数であるので、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

なお、第２比較回路２４に供給される電源電圧についても、電源電圧切換回路２１によって、基準クロック信号ＭＣＬＫの周波数に応じて、第１電源電圧ＶＣＣ１と第２電源電圧ＶＣＣ２とに切り換えられる。従って、第２積分回路Ｃ２の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

［第３実施形態］
第１及び第２実施形態では、基準クロック周波数ＭＣＬＫが第２周波数のときに、電源電圧ＶＣＣと基準電圧Ｖｒｅｆとの差である第１，第２積分回路Ｃ１，Ｃ２の充電可能電圧を大きくすることによって、第１，第２積分回路Ｃ１，Ｃ２の充電電圧がクリップすることを防止しているが、本例では、基準クロック信号ＭＣＬＫが第２周波数のときに、第１，第２積分回路Ｃ１，Ｃ２の充電時の充電電圧の変化幅（単位時間当たりの変化幅、電圧の傾き）を小さくすることによって、第１，第２積分回路Ｃ１，Ｃ２の充電電圧がクリップすることを防止する。詳細には、基準クロック信号ＭＣＬＫが第２周波数のときに、第１，第２積分回路Ｃ１，Ｃ２の容量（時定数）を大きくすることにより、充電波形の傾きを小さくする。図１０は、本例のパルス幅変調回路３０１を示すブロック図である。パルス幅変調回路３０１では、基準電圧切換回路１８，１９に替えて、容量切換回路２２，２３が設けられている。その他の構成については、第１実施形態と同様である。

容量切換回路２２は、クロック周波数制御部９からの第５切換信号φ５を受けて、第１積分回路Ｃ１の容量を切り換える回路である。容量切換回路２２は、第１積分回路Ｃ１に並列に接続されたコンデンサＣ３と第９スイッチＳＷ９とを含む。第９スイッチＳＷ９は、第５切換信号φ５がローレベルの時にオフ状態になって、第１積分回路Ｃ１の容量を第１容量Ｃ１に維持する。一方、第９スイッチＳＷ９は、第５切換信号φ５がハイレベルの時にオン状態になって、第１積分回路Ｃ１の容量を第１容量よりも大きい第２容量（Ｃ１＋Ｃ３）に切り換える。

容量切換回路２３は、クロック周波数制御部９からの第５切換信号φ５を受けて、第２積分回路Ｃ２の容量を切り換える回路である。容量切換回路２３は、第２積分回路Ｃ２に並列に接続されたコンデンサＣ４と第１０スイッチＳＷ１０とを含む。第１０スイッチＳＷ１０は、第５切換信号φ５がローレベルの時にオフ状態になって、第２積分回路Ｃ２の容量を第１容量Ｃ１に維持する。一方、第１０スイッチＳＷ１０は、第５切換信号φ５がハイレベルの時にオン状態になって、第２積分回路Ｃ２の容量を第１容量よりも大きい第２容量（Ｃ２＋Ｃ４）に切り換える。

ここで、第１，第２積分回路Ｃ１，Ｃ２の容量、および、コンデンサＣ３，Ｃ４の容量は、オーディオ信号ｅＳの振幅値が正の最大値のときの第１，第２積分回路Ｃ１（又はＣ１＋Ｃ３），Ｃ２（又はＣ２＋Ｃ４）の最大充電電圧が電源電圧ＶＣＣに達しないように設定されており、すなわち、オーディオ信号ｅＳが無信号の時の第１，第２積分回路Ｃ１（又はＣ１＋Ｃ３），Ｃ２（又はＣ２＋Ｃ４）の最大充電電圧Ｖａが、第１，第２積分回路Ｃ１，Ｃ２の充電可能電圧の１／２以下になるように設定されている。

以下、容量切換回路２２を例にその動作を説明する。図１１は、基準クロック信号ＭＣＬＫの周波数を変更した際の第１積分回路Ｃ１（Ｃ１、又は、Ｃ１＋Ｃ３）の充電電圧波形を示す図であり、（ａ）は基準クロック信号ＭＣＬＫが第１周波数である場合を、（ｂ）は第２周波数である場合を、（ｃ）は第３周波数である場合をそれぞれ示す。なお、図９において、波形（１）はオーディオ信号ｅSが無信号の場合を示し、波形（２）はオーディオ信号ｅSの振幅値が正で最大の値の場合を示す。

図１１（ａ）に示すように、基準クロック信号ＭＣＬＫの周波数が第１周波数（基準周波数）であるとき、クロック周波数制御部９は、第５切換信号φ５をローレベルに維持するので、容量切換回路２２において、第９スイッチＳＷ９はオフ状態になる。これにより、第１積分回路Ｃ１の容量は、通常の容量である第１容量Ｃ１に維持される。その結果、第１積分回路Ｃ１の充電時の電圧変化値は、通常の値（通常の傾き）に維持される。しかし、この場合には、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が基準周波数であるので、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣ１に達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図１１（ｂ）に示すように、基準クロック信号ＭＣＬＫの周波数が第２周波数（基準周波数よりも低周波数）であるとき、クロック周波数制御部９は、第５切換信号φ５をハイレベルに反転させるので、容量切換回路２０において、第９スイッチＳＷ９はオン状態になる。これにより、第１積分回路Ｃ１の容量は、通常の容量よりも大きい第２容量Ｃ１＋Ｃ３に切り換えられる。これにより、時定数が大きくなるので、第１積分回路Ｃ１の充電時の電圧変化値が小さくなり（傾きが小さくなり）、第１積分回路Ｃ１への充電時間が図１１（ａ）よりも長いにも関わらず、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下にすることができる。その結果、オーディオ信号ｅSの振幅値が正で最大の値（波形（２）の場合）であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。このように、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が基準周波数よりも低いために充電時間が増加するが、電圧変化量が小さくなっているので、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図１１（ｃ）に示すように、基準クロック信号ＭＣＬＫの周波数が第３周波数（基準周波数よりも高い）であるとき、クロック周波数制御部９は、第５切換信号φ５をローレベルに維持するので、容量切換回路２２において、第９スイッチＳＷ９はオフ状態になる。これにより、第１積分回路Ｃ１の容量は、通常の容量である第１容量Ｃ１に維持される。しかし、この場合には、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が高周波数であるので、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

なお、第２積分回路Ｃ２の容量についても、容量切換回路２３によって、基準クロック信号ＭＣＬＫの周波数に応じて、第１容量Ｃ２と第２容量Ｃ２＋Ｃ４とに切り換えられる。従って、第２積分回路Ｃ２の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

［第４実施形態］
第３実施形態では、基準クロック信号が第２周波数のときに、第１，第２積分回路Ｃ１，Ｃ２の容量を大きくすることによって、第１，第２積分回路Ｃ１，Ｃ２の充放電時の充電電圧の変化量を小さくして、第１，第２積分回路Ｃ１，Ｃ２の充電電圧がクリップすることを防止しているが、本例では、基準クロック信号が第２周波数のときに、第１，第２積分回路Ｃ１，Ｃ２に供給する電流量自体を小さくすることで、第１，第２積分回路Ｃ１，Ｃ２の充電時の充電電圧の変化量を小さくして、第１，第２積分回路Ｃ１，Ｃ２の充電電圧がクリップすることを防止する。図１２は、本例のパルス幅変調回路４０１を示すブロック図である。パルス幅変調回路４０１では、図１０の容量切換回路２２，２３に替えて、電流切換回路２４が設けられている。その他の構成については、第３実施形態と同様である。

電流切換回路２４は、クロック周波数制御部９からの第５切換信号φ５を受けて、第１，第２積分回路Ｃ１，Ｃ２を充電するために供給する電流の電流量、および、第１，第２積分回路Ｃ１，Ｃ２を放電するために供給する電流の電流量を切り換える回路である。電流切換回路２４は、第１電流源２５と、第２電流源２６と、第１１スイッチＳＷ１１と、第１２スイッチＳＷ１２とを含む。第１電流源２５は、電圧電流変換回路１３から出力される電流に電流Ｉｄ１を加算するものであり、一端が電圧電流変換回路１３の入力端に、他端が第１１スイッチＳＷ１１に接続されている。第１１スイッチＳＷ１１は、第１電流源２５の電流Ｉｄ１を電圧電流変換回路１３の電流Ｉｃ＋Δｉに加算するか否かを切り換えるものである。第２電流源２６は、放電用バイアス電流源１４から供給される放電用電流Ｉｄ２に電流Ｉｄ３を加算するものであり、一端が接地電位に、他端が第１２スイッチＳＷ１２に接続されている。第１２スイッチＳＷ１２は、放電用バイアス電流源１４から供給される放電用電流Ｉｄ２に電流Ｉｄ３を加算するか否かを切り換えるものである。

第１１スイッチＳＷ１１は、第５切換信号φ５がローレベルの時に電圧電流変換回路１３の出力端に接続され、第１電流源２５の電流Ｉｄ１を充電用電流に加算し、充電用電流を通常の電流量である第１電流Ｉｃ＋Δｉ＋Ｉｄ１にする。一方、第１１スイッチＳＷ１１は、第５切換信号φ５がハイレベルの時に接地電位に接続され、第１電流源２５の電流Ｉｄ１を充電用電流に加算せず、充電用電流を通常の電流量よりも電流量が小さい第２電流Ｉｃ＋Δｉにする。

第１２スイッチＳＷ１２は、第５切換信号φ５がローレベルの時に放電用バイアス電流源１４側に接続され、第２電流源２６の電流Ｉｄ３を放電用電流に加算し、放電用電流を通常の電流量である第３電流Ｉｄ２＋Ｉｄ３にする。一方、第１２スイッチＳＷ１１は、第５切換信号φ５がハイレベルの時に電圧電流変換回路１３の入力端に接続され、第２電流源２６の電流Ｉｄ３を放電用電流に加算せず、放電用電流を通常の電流量よりも電流量が小さい第４電流Ｉｄ２にする。

ここで、上記第１電流〜第４電流は、オーディオ信号ｅＳの振幅値が正の最大値のときの第１，第２積分回路Ｃ１，Ｃ２の最大充電電圧が電源電圧ＶＣＣに達しないような値に設定されており、すなわち、オーディオ信号ｅＳが無信号の時の第１，第２積分回路Ｃ１，Ｃ２の最大充電電圧Ｖａが、第１，第２積分回路Ｃ１，Ｃ２の充電可能電圧の１／２以下になるように設定されている。また、正常なＰＷＭ波形を出力するため、上記第１電流〜第４電流は、オーディオ信号ｅＳが無信号の時の充電用電流と放電用電流との比が、第１１スイッチＳＷ１１、第１２スイッチＳＷ１２の切換によって変化しないように設定されている。

以下、パルス幅変調回路４０１の動作を、図１１を参照して説明する。図１１（ａ）に示すように、基準クロック信号ＭＣＬＫの周波数が第１周波数（基準周波数）であるとき、クロック周波数制御部９は、第５切換信号φ５をローレベルに維持するので、電流切換回路２４において、第１１スイッチＳＷ１１は電圧電流変換回路１３の出力端を選択する。これにより、充電用電流は、通常の電流量Ｉｃ＋Δｉ＋Ｉｄ１である第１電流になる。その結果、第１積分回路Ｃ１の充電時の電圧変化量は、通常の値（通常の傾き）に維持される。同様に、第１２スイッチＳＷ１２は、放電用バイアス電流源１４側を選択する。これにより、放電用電流は、通常の電流量Ｉｄ２＋Ｉｄ３である第３電流になる。その結果、第１積分回路Ｃ１の放電時の電圧変化量は、通常の値（通常の傾き）に維持される。しかし、この場合には、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が基準周波数であるので、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣ１に達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図１１（ｂ）に示すように、基準クロック信号ＭＣＬＫの周波数が第２周波数（基準周波数よりも低周波数）であるとき、クロック周波数制御部９は、第５切換信号φ５をハイレベルに反転させるので、電流切換回路２４において、第１１スイッチＳＷ１１は接地電位を選択する。これにより、充電用電流は、第１電流よりも電流量が小さい（Ｉｃ＋Δｉである）第２電流に切り換えられる。同様に、第２スイッチＳＷ１２は、電圧電流変換回路１３の入力端を選択するので、放電用電流は第３電流よりも電流が小さい（Ｉｄ２である）第４電流に切り換えられる。これにより、第１積分回路Ｃ１の充放電時の電圧変化量が小さくなり（傾きが小さくなり）、第１積分回路Ｃ１への充電時間が図１１（ａ）よりも長いにも関わらず、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下にすることができる。その結果、オーディオ信号ｅSの振幅値が正で最大の値（波形（２）の場合）であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。このように、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が基準周波数よりも低いために充電時間が増加するが、電圧変化量が小さくなっているので、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

次に、図１１（ｃ）に示すように、基準クロック信号ＭＣＬＫの周波数が第３周波数（基準周波数よりも高い）であるとき、クロック周波数制御部９は、第５切換信号φ５をローレベルに維持するので、電流切換回路２４において、第１１スイッチＳＷ１１は電圧電流変換回路１３の出力端を選択する。これにより、充電用電流は通常の電流量である（Ｉｃ＋Δｉ＋Ｉｄ１である）第１電流になる。同様に、第１２スイッチＳＷ１２は放電用バイアス電流源の方を選択するので、放電用電流は通常の電流量である（Ｉｄ２＋Ｉｄ３である）第３電流になる。しかし、この場合には、基準クロック信号ＭＣＬＫ（つまり、第１切換信号φ１）の周波数が高周波数であるので、オーディオ信号ｅSが無信号の場合の第１積分回路Ｃ１の最大充電電圧Ｖａは、第１積分回路Ｃ１の充電可能電圧の１／２以下になっており、その結果、オーディオ信号ｅSの振幅値が正で最大の値であっても、第１積分回路Ｃ１の最大充電電圧は電源電圧ＶＣＣに達しない。従って、第１積分回路Ｃ１の充電電圧がクリップすることはなく、正常なＰＷＭ波形を出力することができる。

［第５実施形態］
第４実施形態では、第１電流源２５および第２電流源２６を設けることにより、充電用電流および放電用電流自体を変化させているが、本例では、電流制御部２７が電圧電流変換回路１３および放電用バイアス電流源１４を制御して、出力される充電用電流および放電用電流を切り換えるようにする。図１３は、本例のパルス幅変調回路５０１を示す回路図である。パルス幅変調回路５０１は、図１２の回路と比較して、電流切換回路２４に替えて、電流制御部２７が設けられている。その他の構成は図１２の回路と同じである。

電流制御部２７は、クロック周波数制御部９から第５切換信号φ５が供給されており、第５切換信号φ５がローレベルのときには充電用電流が上記第１電流に、放電用電流が上記第３電流になるように、電圧電流変換回路１３および放電用バイアス電流源１４を制御する。一方、電流制御部２７は、第５切換信号φ５がハイレベルのときには充電用電流が上記第２電流に、放電用電流が上記第４電流になるように、電圧電流変換回路１３および放電用バイアス電流源１４を制御する。電圧電流変換回路１３および放電用バイアス電流源１４は、可変型電流源によって構成されており、電流制御部２７からの制御信号に応じて、充電用電流および放電用電流を切り換えて出力する。なお、動作波形は図１２の回路と同じであるので、省略する。

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、基準クロック信号の周波数は３つ以上の値に切換可能であって、所定の周波数以下になる際に、第５切換信号φ５がハイレベルになってもよい。また、基準クロック信号の周波数に応じて、３以上の基準電圧、電源電圧、容量、電流量に切り換えてもよい。また、上記では、第１積分回路，第２積分回路Ｃ１，Ｃ２をプラス方向に充電して、マイナス方向に放電するようにしたが、マイナス方向に充電して、プラス方向に放電してもよい。また、第３〜第５実施形態において、第１比較回路２３，第２比較回路２４を設けずに、第１ＮＡＮＤ回路ＮＡ１および第３ＮＡＮＤ回路ＮＡ３内部の閾値電圧を基準電圧Ｖｒｅｆとして適用してもよい。なお、これらの回路構成の詳細は上記先行出願１に詳細に開示している。また、第１，第２比較回路２３，２４の正側入力端子と、負側入力端子とが逆であってもよい。つまり、正側入力端子に基準電圧が入力され、負側入力端子に積分回路の電圧が入力されてもよい。

本発明はオーディオ用スイッチングアンプのパルス幅変調回路に好適に適用され得る。

本発明の好ましい実施形態によるスイッチングアンプの構成を示すブロック図である。 本発明の好ましい実施形態によるパルス幅変調回路１の構成を示すブロック図である。 基準クロック信号ＭＣＬＫ、第１切換信号φ１、第２切換信号φ２を示す図である。 無信号時のパルス幅変調回路１の動作示すタイムチャートである。 オーディオ信号が正の時のパルス幅変調回路１の動作示すタイムチャートである。 オーディオ信号が負の時のパルス幅変調回路１の動作示すタイムチャートである。 パルス幅変調回路１について、クロック信号の周波数を変化させた際の、第１積分回路Ｃ１の電圧を示す図である。 本発明の好ましい実施形態によるパルス幅変調回路２０１の構成を示すブロック図である。 パルス幅変調回路２０１について、クロック信号の周波数を変化させた際の、第１積分回路Ｃ１の電圧を示す図である。 本発明の好ましい実施形態によるパルス幅変調回路３０１の構成を示すブロック図である。 パルス幅変調回路３０１について、クロック信号の周波数を変化させた際の、第１積分回路Ｃ１の電圧を示す図である。 本発明の好ましい実施形態によるパルス幅変調回路４０１の構成を示すブロック図である。 本発明の好ましい実施形態によるパルス幅変調回路５０１の構成を示すブロック図である。 従来のパルス幅変調回路９０１の構成を示すブロック図である。 パルス幅変調回路９０１について、クロック信号の周波数を変化させた際の、第１積分回路Ｃ１の電圧を示す図である。

符号の説明

１ パルス幅変調回路
９ クロック周波数制御部
１０ クロック生成回路
１１ デッドタイム生成回路
１２ 立下りエッジ検出回路
１３ 電圧電流変換回路
１４ 放電用バイアス電流源
１８ 基準電圧切換回路
１９ 基準電圧切換回路
２０ 電源電圧切換回路
２１ 電源電圧切換回路
２２ 容量切換回路
２３ 容量切換回路
２４ 電流切換回路
２７ 電流制御部

Claims (7)

1. 入力信号に基づく電流に基づいて所定のクロック信号の半周期である第１期間において第１積分回路における電圧を変化させ、一定のバイアス電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１積分回路における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記入力信号に基づく電流に基づいて前記第１積分回路とは異なる第２積分回路における電圧を変化させ、前記バイアス電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２積分回路における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御回路と、
   前記第２期間が開始されてから前記第１積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第１検出回路と、
   前記第３期間が開始されてから前記第２積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第２検出回路と、
   前記第１検出回路及び第２検出回路から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成回路と、
   前記クロック信号の周波数を、少なくとも、第１周波数と第１周波数よりも低周波数である第２周波数とに切り換える周波数制御手段と、
   前記クロック信号の周波数が第２周波数である場合に、前記第１積分回路および前記第２積分回路の充電可能電圧を、前記クロック信号の周波数が第１周波数である場合の充電可能電圧よりも大きい値に切り換える充電可能電圧切換手段と、を備えるパルス幅変調回路。
2. 前記充電可能電圧が、前記第１検出回路および前記第２検出回路における、電源電圧と前記基準電圧との差であり、
   前記充電可能電圧切換手段が、前記クロック信号の周波数が第２周波数である場合に、前記基準電圧を、前記クロック信号の周波数が第１周波数である場合の前記基準電圧よりも小さい値に切り換える基準電圧切換回路を有する、請求項１に記載のパルス幅変調回路。
3. 前記充電可能電圧が、前記第１検出回路および前記第２検出回路における、電源電圧と前記基準電圧との差であり、
   前記充電可能電圧切換手段が、前記クロック信号の周波数が第２周波数である場合に、前記電源電圧を、前記クロック信号の周波数が第１周波数である場合の前記電源電圧よりも大きい値に切り換える電源電圧切換回路を有する、請求項１に記載のパルス幅変調回路。
4. 入力信号に基づく電流に基づいて所定のクロック信号の半周期である第１期間において第１積分回路における電圧を変化させ、一定のバイアス電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１積分回路における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記入力信号に基づく電流に基づいて前記第１積分回路とは異なる第２積分回路における電圧を変化させ、前記バイアス電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２積分回路における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御回路と、
   前記第２期間が開始されてから前記第１積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第１検出回路と、
   前記第３期間が開始されてから前記第２積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第２検出回路と、
   前記第１検出回路及び第２検出回路から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成回路と、
   前記クロック信号の周波数を、少なくとも、第１周波数と第１周波数よりも低周波数である第２周波数とに切り換える周波数制御手段と、
   前記クロック信号の周波数が第２周波数である場合に、前記第１積分回路および前記第２積分回路の充電時および放電時の電圧変化量を、前記クロック信号の周波数が第１周波数である場合の電圧変化量よりも小さくする電圧変化量切換手段と、を備えるパルス幅変調回路。
5. 前記電圧変化量切換手段が、前記クロック信号の周波数が第２周波数である場合に、前記第１積分回路および前記第２積分回路の容量を、前記クロック信号の周波数が第１周波数である場合の容量よりも大きい値に切り換える容量切換回路を有する、請求項４に記載のパルス幅変調回路。
6. 前記電圧変化量切換手段が、前記クロック信号の周波数が第２周波数である場合に、前記入力信号に基づく電流および前記バイアス電流を、前記クロック信号の周波数が第１周波数である場合の前記入力信号に基づく電流および前記バイアス電流よりもそれぞれ小さい値に切り換える電流切換回路を有する、請求項４に記載のパルス幅変調回路。
7. 入力信号に基づく電流に基づいて所定のクロック信号の半周期である第１期間において第１積分回路における電圧を変化させ、一定のバイアス電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１積分回路における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記入力信号に基づく電流に基づいて前記第１積分回路とは異なる第２積分回路における電圧を変化させ、前記バイアス電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２積分回路における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御回路と、
   前記第２期間が開始されてから前記第１積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第１検出回路と、
   前記第３期間が開始されてから前記第２積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第２検出回路と、
   前記第１検出回路及び第２検出回路から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成回路と、
   前記クロック信号の周波数を、少なくとも、第１周波数と第１周波数よりも低周波数である第２周波数とに切り換える周波数制御手段と、
   前記クロック信号の周波数が第２周波数である場合に、入力信号が無信号であるときの前記第１積分回路および前記第２積分回路の最大充電電圧を、前記第１積分回路および前記第２積分回路の充電可能電圧の１／２以下の電圧に設定する設定手段と、を備えるパルス幅変調回路。