JP2004120212A - パルス幅変調回路 - Google Patents
パルス幅変調回路 Download PDFInfo
- Publication number
- JP2004120212A JP2004120212A JP2002279312A JP2002279312A JP2004120212A JP 2004120212 A JP2004120212 A JP 2004120212A JP 2002279312 A JP2002279312 A JP 2002279312A JP 2002279312 A JP2002279312 A JP 2002279312A JP 2004120212 A JP2004120212 A JP 2004120212A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- circuit
- output
- signal
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】オーディオ信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、ノイズ信号を除去しつつ、一定の変調周波数を出力させることのできるパルス幅変調回路を提供する。
【解決手段】所定の周期で定電流を出力させる定電流回路11と、この定電流回路11から出力される定電流を、オーディオ信号の振幅変化に応じて変化させる電流変換回路12と、この電流変換回路12によって変化された電流を電圧の形で充電するための充電回路13と、この充電回路13によって充電された電荷を所定のタイミングで放電させる放電リセット回路14と、定電流回路11から出力される定電流の出力周期と同期した基準信号STを発生させるための信号発生部SGと、充電回路13によって充電され、かつ定電流回路11によって定電流が出力されない期間に保持される電圧信号と、信号発生部SGから発生される基準信号STとを比較する比較回路31とを備える。
【選択図】 図1
【解決手段】所定の周期で定電流を出力させる定電流回路11と、この定電流回路11から出力される定電流を、オーディオ信号の振幅変化に応じて変化させる電流変換回路12と、この電流変換回路12によって変化された電流を電圧の形で充電するための充電回路13と、この充電回路13によって充電された電荷を所定のタイミングで放電させる放電リセット回路14と、定電流回路11から出力される定電流の出力周期と同期した基準信号STを発生させるための信号発生部SGと、充電回路13によって充電され、かつ定電流回路11によって定電流が出力されない期間に保持される電圧信号と、信号発生部SGから発生される基準信号STとを比較する比較回路31とを備える。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、たとえばオーディオアンプに用いられるパルス幅変調回路に関する。
【0002】
【従来の技術】
従来より、オーディオアンプでは、オーディオ信号をパルス幅変調(PWM)してその変調信号を出力するパルス幅変調回路が用いられている(たとえば、特許文献1参照。)。
【0003】
【特許文献1】
特開2002−124859号公報
【0004】
パルス幅変調回路では、図5に示すように、たとえば信号発信部SGから発信される三角波状の基準信号と、オーディオ出力源AUからのオーディオ信号とを比較器CPによって比較し、その比較結果をパルス幅変調信号PWMとして出力する。
【0005】
【発明が解決しようとする課題】
このパルス幅変調回路によると、図6に示すように、入力信号としてのオーディオ信号に、たとえば、パルス性のノイズ信号(図6のN参照)が混入する場合がある。このパルス幅変調回路では、比較器CPの動作タイミングによっては、パルス幅変調信号PWMにジッター(図6のZ参照)が生じるといった問題点がある。
【0006】
そこで、このようなジッターを抑制する方法として、図7に示すように、たとえば無安定マルチバイブレータを利用したパルス幅変調回路が用いられている。このパルス幅変調回路では、定電流信号源Iからの定電流を2つのトランジスタQ21,Q22からなる差動アンプにそれぞれ分流させ、一方のトランジスタにオーディオ出力源AUからのオーディオ信号を入力させている。このオーディオ信号の振幅変化分を充電用コンデンサC11,C12において充電し、所定の電圧値に達したときに放電用トランジスタQ23,Q24をオンさせることにより、充電用コンデンサC11,C12に蓄えられた電荷を放電する。そして、この充放電時間に相当するパルス信号をパルス幅変調信号PWMとして出力している。
【0007】
上記した無安定マルチバイブレータを利用したパルス幅変調回路によると、オーディオ信号の振幅変化分を充電して積分化している。そのため、突発的なノイズ信号がオーディオ信号に混入されたとしても、その積分値は0となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。
【0008】
しかしながら、この無安定マルチバイブレータを利用したパルス幅変調回路によれば、パルス幅変調信号は、充電用コンデンサの充放電時間に依存するため、常時一定の変調周波数で出力することができないといったおそれがあった。その結果、上記回路の後段の回路にフィルタ回路を接続するようなことがあれば、フィルタ回路の通過周波数帯域内に、除去するべき変調周波数成分が入ってしまうという問題が生じる。
【0009】
本発明は、このような事情のもとで考え出されたものであって、ノイズ信号を除去しつつ、一定の変調周波数で出力させることのできるパルス幅変調回路を提供することを、その課題としている。
【0010】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【0011】
本発明の第1の側面によって提供されるパルス幅変調回路は、入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、所定の周期で定電流を出力させる定電流出力手段と、この定電流出力手段から出力される定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、この電流変換手段によって変化された電流を電圧の形で充電するための充電手段と、この充電手段によって充電された電荷を所定のタイミングで放電させる放電手段と、上記定電流出力手段から出力される定電流の出力周期と同期した基準信号を発生させるための基準信号発生手段と、上記充電手段によって充電され、かつ上記定電流出力手段によって定電流が出力されない期間に保持される電圧信号と、上記基準信号発生手段から発生される基準信号とを比較する比較手段と、を備えることを特徴としている。
【0012】
好ましい実施の形態によれば、上記定電流出力手段は、所定の周期でオン、オフする矩形波信号を発生させるための矩形波信号発生部を有し、かつ上記定電流を、上記矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させる。
【0013】
他の好ましい実施の形態によれば、上記電流変換手段は、一対の差動トランジスタによって構成されており、上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される。
【0014】
他の好ましい実施の形態によれば、上記充電手段は充電用コンデンサによって構成される。
【0015】
他の好ましい実施の形態によれば、上記放電手段は、上記充電用コンデンサの両端に並列接続されたスイッチングトランジスタと、上記矩形波信号発生部から出力される矩形波信号に同期し、かつ上記スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させるトリガ信号発生部とによって構成される。
【0016】
他の好ましい実施の形態によれば、上記基準信号は、三角波信号とされ、上記比較手段の後段に接続され、上記矩形波信号のオン期間またはオフ期間における不要な電圧波形を除去するための除去手段をさらに備える。
【0017】
本発明によれば、定電流出力手段によってたとえば矩形波信号のオフ期間に、一対の差動トランジスタによって構成される電流変換手段に向けて定電流が流される。一対の差動トランジスタのうち一方の差動トランジスタに入力信号(たとえばオーディオ信号)が入力されるため、このオーディオ信号の振幅変化によって一対の差動トランジスタに流れる電流が交互に変化する。この電流変化分は、充電用コンデンサからなる充電手段によって上記矩形波信号のオフ期間において充電される。
【0018】
続いて、矩形波信号のオン期間では、定電流出力手段によって定電流は一対の差動トランジスタに流れず、この期間においては、充電手段によって充電された電荷(充電用コンデンサの端子電圧)が保持される。次いで、矩形波信号のオフ期間にはいると、たとえばその直後にトリガ信号発生部によって出力されるトリガ信号に基づいて、充電手段によって充電された電荷が放電される。その後、再び、定電流出力手段によって一対の差動トランジスタに向けて定電流が流される。
【0019】
そして、充電されかつ保持された電圧信号と、上記矩形波信号に同期した、たとえば三角波信号からなる基準信号とが比較手段によって比較され、その比較結果を出力することにより、オーディオ信号の振幅に応じたパルス幅に変調されたパルス幅変調信号が得られることになる。
【0020】
上記回路構成および回路動作によれば、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は0となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号として出力されるため、パルス幅変調信号は、一定の変調周波数が保持されて出力されることになる。したがって、ノイズ信号を除去しつつ、一定の変調周波数で出力させることのできるパルス幅変調回路を提供することができる。
【0021】
本発明の第2の側面によって提供されるパルス幅変調回路は、入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、所定の周期で第1定電流を出力させる第1定電流出力手段と、この第1定電流出力手段から出力される第1定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、この電流変換手段によって変化された電流を電圧の形で充電するための第1充電手段と、この第1充電手段によって充電された電荷を所定のタイミングで放電させる第1放電手段と、上記第1定電流出力手段による第1定電流の出力周期と半周期ずれた周期で第2定電流を出力する第2定電流出力手段と、この第2定電流出力手段から出力される第2定電流を電圧の形で充電するための第2充電手段と、この第2充電手段によって充電された電荷を所定のタイミングで放電させる第2放電手段と、上記第1充電手段によって充電され、かつ上記第1定電流出力手段によって第1定電流が出力されない期間に保持される電圧信号と、上記第2充電手段によって充電され、かつ上記第2定電流出力手段によって第2定電流が出力されない期間に保持される電圧信号とを比較する比較手段と、を備えることを特徴としている。
【0022】
好ましい実施の形態によれば、上記第1定電流出力手段は、所定の周期でオン、オフする矩形波信号を発生させるための第1矩形波信号発生部を有し、かつ上記第1定電流を、上記第1矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させ、上記第2定電流出力手段は、上記第1矩形波信号発生部から出力される矩形波信号と半周期ずれた矩形波信号を発生させるための第2矩形波信号発生部を有し、かつ上記第2定電流を、上記第2矩形波信号発生部から出力される矩形波信号のオフ期間またはオン期間に出力させる。
【0023】
他の好ましい実施の形態によれば、上記電流変換手段は、一対の差動トランジスタによって構成され、上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される。
【0024】
他の好ましい実施の形態によれば、上記第1充電手段および第2充電手段は充電用コンデンサによってそれぞれ構成される。
【0025】
他の好ましい実施の形態によれば、上記第1放電手段は、上記第1充電手段の充電用コンデンサの両端に並列接続された第1スイッチングトランジスタと、上記第1矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第1スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第1トリガ信号発生部とによって構成されており、上記第2放電手段は、上記第2充電手段の充電用コンデンサの両端に並列接続された第2スイッチングトランジスタと、上記第2矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第2スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第2トリガ信号発生部とによって構成される。
【0026】
本発明によれば、第1定電流出力手段、電流変換手段、第1充電手段、および第1放電手段は、本発明の第1の側面によって提供されるパルス幅変調回路における定電流出力手段、電流変換手段、充電手段、および放電手段と同様の構成であるため、これらによって取得される電圧信号と同様の電圧信号が得られる。
【0027】
一方、第2定電流出力手段では、第1定電流出力手段による矩形波信号と半周期ずれた矩形波信号のオフ期間に定電流が流される。この定電流は、直接的に充電用コンデンサからなる第2充電手段によって充電される。
【0028】
続いて、矩形波信号のオン期間では、第2充電手段によって充電された電荷(充電用コンデンサの端子電圧)が保持される。次いで、矩形波信号のオフ期間にはいると、たとえばその直後にトリガ信号発生部によって出力されるトリガ信号に基づいて、第2充電手段によって充電された電荷が放電される。その後、再び、第2定電流出力手段によって定電流が流される。
【0029】
すなわち、第2充電手段における充電電位を、入力信号(たとえばオーディオ信号)の振幅変化に相当する電圧を充電する第1充電手段における充電電位に比べ、大きくなるように設定すれば、上記第2定電流出力手段、第2充電手段、および第2放電手段によって、本発明の第1の側面によって提供されるパルス幅変調回路における基準信号(三角波信号)に相当する信号が生成されることになる。そして、充電されかつ保持された電圧信号と、この基準相当信号とが比較手段によって比較され、その比較結果を出力することにより、オーディオ信号の振幅に応じたパルス幅に変調されたパルス幅変調信号が得られることになる。
【0030】
この本発明の第2の側面によって提供されるパルス幅変調回路においても、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は0となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号として出力されるため、パルス幅変調信号は、一定の変調周波数が保持されて出力されることになる。さらに、このパルス幅変調回路では、基準信号をトランジスタやコンデンサといった安価な部品で生成することができ、本発明の第1の側面によって提供されるパルス幅変調回路における構成に比べ、比較的高価な基準信号発生手段や除去手段を省略することができ、部品コストの低減化を図ることができるとともに、回路構成の容易化を図ることができる。
【0031】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0032】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0033】
<第1実施形態>
図1は、本発明の第1実施形態に係るパルス幅変調回路の概略回路図である。図2は、このパルス幅変調回路の各点における波形を示す図である。このパルス幅変調回路は、入力信号(本実施形態では、オーディオ信号とする)をそれに応じたパルス幅を有するパルス信号に変調するものである。なお、このパルス幅変調回路は、第1回路1と、この第1回路1とほぼ同様の構成の第2回路2と、それらの回路1,2の出力を比較結合するための比較結合回路3とによって構成されている。
【0034】
第1回路1は、定電流回路11と、電流変換回路12と、充電回路13と、放電用リセット回路14とによって大略構成されている。比較結合回路3は、比較回路31と、結合回路32とによって構成されている。
【0035】
定電流回路11は、後段の電流変換回路12に向けて定電流を流すためのものであり、第1クロック発生部CLK1と、それに接続されたPNP型の第1トランジスタQ1と、抵抗R1とによって構成されている。
【0036】
接続構成を説明すると、電源電圧端子V0が第1クロック発生部CLK1の一端に接続されているとともに、抵抗R1の一端に接続されている。抵抗R1の他端は、第1トランジスタQ1のエミッタ端子に接続され、このベース端子は、第1クロック発生部CLK1の他端に接続されている。
【0037】
第1クロック発生部CLK1は、後述する基準信号(三角波信号)に同期した矩形波信号(図2(a) 参照)を出力する。上記接続構成により、矩形波信号の「LOW」の期間に、第1トランジスタQ1がオンし、後段の電流変換回路12に対して定電流iが流れる。
【0038】
電流変換回路12は、定電流回路11からの定電流iを、オーディオ信号の振幅変化に応じて変化させるものであり、いわゆる差動トランジスタを構成するPNP型の第2および第3トランジスタQ2,Q3と、複数の抵抗R2〜R4とによって構成されている。
【0039】
接続構成を説明すると、定電流回路11の第1トランジスタQ1のコレクタ端子は、並列接続された抵抗R2,R3の各一端に接続されている。抵抗R2の他端は、第2トランジスタQ2のエミッタ端子に接続され、第2トランジスタQ2のベース端子には、抵抗R4の一端が接続されている。抵抗R4の他端には、オーディオ信号が出力されるオーディオ出力源AUが接続されている。一方、抵抗R3の他端は、第3トランジスタQ3のエミッタ端子に接続され、第3トランジスタQ3のベース端子は、グランドに接地されている(または、第3トランジスタQ3のベース端子は、第2トランジスタQ2と同様に、図示しないオーディオ出力源が接続されていてもよく、この場合には、第2トランジスタQ2に入力されるオーディオ信号の反転信号が入力され得る。)。
【0040】
この電流変換回路12では、定電流回路11から流された定電流iが第2および第3トランジスタQ2,Q3に向けて分流される。そして、一方の第2トランジスタQ2には、オーディオ出力源AUからのオーディオ信号(図2(c) 参照)が入力される。このオーディオ信号の振幅に応じて、第2および第3トランジスタQ2,Q3に流れる電流が変化する。
【0041】
充電回路13は、電流変換回路12において変化された電流を電圧の形で充電するものであり、第1および第2充電用コンデンサC1,C2によって構成されている。
【0042】
第1充電用コンデンサC1は、放電用リセット回路14の第4トランジスタQ4(後述)のコレクタ、エミッタ間に並列接続されている。また、第2充電用コンデンサC2は、放電用リセット回路14の第5トランジスタQ5(後述)のコレクタ、エミッタ間に並列接続されている。なお、実際に充電回路として機能するのは第2充電用コンデンサC2であって、第1充電用コンデンサC1は、充電回路としての回路バランスをとるために設けられたものである。
【0043】
放電用リセット回路14は、充電回路13によって充電された電荷を所定のタイミングで放電するものであり、第2クロック発生部CLK2と、スイッチングトランジスタとしてのNPN型の第4および第5トランジスタQ4,Q5と、複数の抵抗R5,R6とによって構成されている。
【0044】
接続構成を説明すると、第4トランジスタQ4のコレクタ端子は、電流変換回路12における第2トランジスタQ2のコレクタ端子に接続されている。第4トランジスタQ4のベース端子は、抵抗R5の一端に接続され、抵抗R5の他端は、第2クロック発生部CLK2の一端に接続されている。第2クロック発生部CLK2の他端および第4トランジスタQ4のエミッタ端子は、グランド端子V1に接地されている。
【0045】
また、第5トランジスタQ5のコレクタ端子は、電流変換回路12の第3トランジスタQ3のコレクタ端子に接続されている。第5トランジスタQ5のベース端子は、抵抗R6の一端に接続され、抵抗R6の他端は、抵抗R5と同様に、第2クロック発生部CLK2の一端に接続されている。第5トランジスタQ5のエミッタ端子は、グランド端子V1に接地されている。
【0046】
第2クロック発生部CLK2は、図2(b) に示すように、定電流回路11における第1クロック発生部CLK1と同期し、第1クロック発生部CLK1から出力される方形波信号の立下りで「HIGH」を示すエッジトリガ信号を出力する。第4および第5トランジスタQ4,Q5は、このエッジトリガ信号が出力されることによりオン動作し、第1および第2充電用コンデンサC1,C2によって蓄えられていた電荷を放電させる。
【0047】
一方、第2回路2は、第1回路1と同様の回路構成とされ、定電流回路21と、電流変換回路22と、充電回路23と、放電用リセット回路24とによって構成されている。
【0048】
第2回路2の定電流回路21は、第3クロック発生部CLK3と、それに接続されたPNP型の第6トランジスタQ6と、抵抗R7とによって構成されている。第3クロック発生部CLK3、第6トランジスタQ6、および抵抗R7は、第1回路1における定電流回路11の第1クロック発生部CLK1、第1トランジスタQ1、および抵抗R1にそれぞれ対応し、その接続構成および動作は、第1回路1の定電流回路11と同様であるので、説明を省略する。
【0049】
第3クロック発生部CLK3は、図2(h) に示すように、第1クロック発生部CLK1と同期し、これから出力される方形波信号に対して半周期遅れた方形波信号を出力する。
【0050】
電流変換回路22は、差動トランジスタを構成する第7および第8トランジスタQ7,Q8と、複数の抵抗R8〜R10とによって構成されている。第7および第8トランジスタQ7,Q8および抵抗R8〜R10は、第1回路1における電流変換回路12の第2および第3トランジスタQ2,Q3および抵抗R2〜R4にそれぞれ対応し、その接続構成および動作は、第1回路1の電流変換回路12と同様であるので、説明を省略する。
【0051】
充電回路23は、第3および第4充電用コンデンサC3,C4によって構成されている。第3および第4充電用コンデンサC3,C4は、第1回路1における充電回路13の第1および第2充電用コンデンサC1,C2にそれぞれ対応し、それらの接続構成および動作は、第1回路1の充電回路13と同様であるので、説明を省略する。
【0052】
放電用リセット回路24は、第4クロック発生部CLK4と、第9および第10トランジスタQ9,Q10と、複数の抵抗R11,R12とによって構成されている。第4クロック発生部CLK4、第9および第10トランジスタQ9,Q10、および複数の抵抗R11,R12は、第1回路1の放電用リセット回路14に対応し、それらの接続構成は、第1回路1の放電用リセット回路14と同様であるので、説明を省略する。
【0053】
第4クロック発生部CLK4は、図2(i) に示すように、定電流回路21における第3クロック発生部CLK3と同期し、第3クロック発生部CLK3から出力される方形波信号の立下りで「HIGH」を示すエッジトリガ信号を出力する。第9および第10トランジスタQ9,Q10は、このエッジトリガ信号が出力されることによりオン動作し、第3および第4充電用コンデンサC3,C4によって蓄えられていた電荷を放電させる。
【0054】
比較結合回路3における比較回路31は、第1回路1の出力信号と基準信号(後述)とを、および第2回路2の出力信号と基準信号とを、それぞれ比較するためのものであり、第1回路1の出力に対応した第1コンパレータCP1と、第2回路2の出力に対応した第2コンパレータCP2と、基準信号を発生する信号発生部SGとによって構成されている。
【0055】
接続構成を説明すると、第1コンパレータCP1の正極側入力端子には、第1回路1の電流変換回路12における第3トランジスタQ3のコレクタ端子(図1における点P1参照)が接続され、第1コンパレータCP1の負極側入力端子には、信号発生部SGの出力端が接続されている。
【0056】
一方、第2コンパレータCP2の正極側入力端子には、第2回路2の電流変換回路22における第8トランジスタQ8のコレクタ端子(点P2参照)が接続され、第2コンパレータCP2の負極側入力端子には、信号発生部SGの出力が接続されている。すなわち、信号発生部SGは、第1コンパレータCP1および第2コンパレータCP2に対して共通に用いられている。
【0057】
信号発生部SGは、図2(d) に示すように、第1回路1における定電流回路11のクロック発生部CLK1から出力される矩形波信号と同期した、基準信号としての三角波信号STを発生させる。
【0058】
結合回路32は、比較回路31における第1および第2コンパレータCP1,CP2の両出力を結合するためのものであり、第1AND回路A1と、第5クロック発生部CLK5と、第2AND回路A2と、第6クロック発生部CLK6と、OR回路E1とによって構成されている。
【0059】
接続構成を説明すると、第1AND回路A1の一方の入力端子には、比較回路31の第1コンパレータCP1の出力端子が接続され、第1AND回路A1の他方の入力端子には、第5クロック発生部CLK5の出力が接続されている。
【0060】
一方、第2AND回路A2の一方の入力端子には、比較回路31の第2コンパレータCP2の出力端子が接続され、第2AND回路A2の他方の入力端子には、第6クロック発生部CLK6の出力が接続されている。そして、第1AND回路A1の出力と、第2AND回路A2の出力とは、ともにOR回路E1の入力端子に接続され、OR回路E1の出力端子からパルス幅変調信号PWMが出力される構成とされている。
【0061】
第5クロック発生部CLK5は、図2(f) に示すように、第1クロック発生部CLK1の出力と同期し、かつ同様の矩形波信号を出力する。第6クロック発生部CLK6は、図2(k) に示すように、第3クロック発生部CLK3の出力と同期し、かつ同様の矩形波信号を出力する。
【0062】
次に、このパルス幅変調回路における動作を説明する。
【0063】
このパルス幅変調回路では、オーディオ信号がそれに応じたパルス幅を有するパルス信号に変調される。まず、第1回路1の定電流回路11では、第1クロック発生部CLK1から方形波信号が出力され(図2(a)参照)、その方形波信号が「LOW」のとき、第1トランジスタQ1がオンし、電流変換回路12に対して一定の電流値iを流す。
【0064】
電流変換回路12では、差動トランジスタを構成する第2および第3トランジスタQ2,Q3に向けて、定電流回路11からの定電流iが分流される。すなわち、第2トランジスタQ2側に流れる電流をi1とすると、第3トランジスタQ3側に流れる電流は、(i−i1)となる。このとき、オーディオ出力源AUからは、入力信号INPUTとしてのオーディオ信号が第2トランジスタQ2のベース端子に入力され(図2(c) 参照)、このオーディオ信号の振幅に応じて、第2および第3トランジスタQ2,Q3に流れる電流が互いに差分の関係を維持しながら変化する。
【0065】
そして、第3トランジスタQ3に流れる電流は、図2(e) に示すように、第1クロック発生部CLK1の方形波信号が「LOW」のとき、充電回路13の第2充電用コンデンサC2において電圧の形で充電される。すなわち、第2充電用コンデンサC2の両端電圧は、この充電期間における積分値に比例した電圧とされる。続いて、第1クロック発生部CLK1の方形波信号が「HIGH」になると、定電流回路11の第1トランジスタQ1がオフし、電流変換回路12に対して電流の出力を停止する。したがって、この「HIGH」の期間では、第2充電用コンデンサC2の充電電圧は保持される。なお、この保持された充電電位が、この期間におけるオーディオ信号の振幅値に相当する。
【0066】
第1クロック発生部CLK1の矩形波信号が「LOW」になる瞬間、すなわち、矩形波信号の立下りにおいては、第2クロック発生部CLK2からエッジトリガ信号が出力される(図2(b) 参照)。この第2クロック発生部CLK2によるエッジトリガ信号が「HIGH」のとき、第4および第5トランジスタQ4,Q5のベース端子に流れ、両トランジスタQ4,Q5は、互いにオンする。
【0067】
これにより、充電回路13の第1および第2充電用コンデンサC1,C2において充電された電荷が一気に放電する。この結果、第3トランジスタQ3のコレクタ端子の出力は(図1の点P1参照)、図2(e) に示すような略のこぎり波状の波形であって、その振幅はオーディオ信号の波形に応じて変化するようになる。
【0068】
第3トランジスタQ3のコレクタ端子の出力は、比較回路31における第1コンパレータCP1に入力され、信号発生部SGから出力される三角波信号ST(図2(d) 参照)と比較される。第1コンパレータCP1の出力は、第3トランジスタQ3のコレクタ端子の出力が三角波信号より振幅が大きいとき、「HIGH」が出力され、三角波信号より振幅が小さいとき、「LOW」が出力される。
【0069】
第1コンパレータCP1の出力は、結合回路32における第1AND回路A1によって、クロック発生部CLK5の方形波信号(図2(f) 参照)との論理積が演算される。すなわち、第1AND回路A1の出力は(点P3参照)、第1クロック発生部CLK1の矩形波信号の「LOW」の期間における波形が除去された形で出力される。その結果、第1AND回路A1の出力は、図2(g) に示すパルス状の波形となる。
【0070】
一方、第2回路2では、第1回路1と同様の動作が行われ、第9トランジスタQ9のコレクタ端子の出力は(点P2参照)、図2(j) に示すような略のこぎり波状の波形であって、かつその振幅はオーディオ信号の波形に応じて変化するようになる。
【0071】
第9トランジスタQ9のコレクタ端子の出力は、比較回路31における第2コンパレータCP2に入力され、信号発生部SGから出力される三角波信号ST(図2(d) 参照)と比較される。
【0072】
第2コンパレータCP2の出力は、結合回路32における第2AND回路A2によって、クロック発生部CLK6の方形波信号(図2(k) 参照)との論理積が演算される。すなわち、第2AND回路A2の出力は(点P4参照)、第3クロック発生部CLK3の矩形波信号の「LOW」の期間における波形が除去された形で出力される。その結果、第2AND回路A2の出力は、図2(l) に示すパルス状の波形となる。ただし、第2AND回路A2の出力は、第3クロック発生部CLK3の矩形波信号(図2(h) 参照)が第1クロック発生部CLK1の矩形波信号(図2(a) 参照)に対して半周期ずれた出力とされているため、比較回路31の第1コンパレータCP1の出力(図2(g) 参照)とは、半周期ずれた波形となる。
【0073】
そして、第1AND回路A1と第2AND回路A2との出力は、OR回路E1に入力され、図2(m) に示すような、合成された波形となり、これがパルス幅変調信号PWMとされる。
【0074】
このように、上記パルス幅変調回路によれば、オーディオ信号に突発性のノイズ信号が混入されても、オーディオ信号の振幅値の変化に相当する電流値を充電することにより積分化しているため、ノイズ信号は、積分値0となるため、このパルス幅変調回路においてノイズ信号の影響を除去することができる。
【0075】
また、オーディオ信号の振幅値に相当する電圧信号を、それを出力させるための方形波信号に同期した基準信号と比較して、その比較結果をパルス幅変調信号PWMとしているため、パルス幅変調信号PWMは、常時、一定の変調周波数で出力されることになる。そのため、従来のパルス幅変調回路(図7参照)において生じていた変調周波数の変動を防止することができる。
【0076】
なお、上記パルス幅変調回路によれば、このパルス幅変調回路を第1回路1、比較回路31の一部、および結合回路32の一部のみで構成し、第1AND回路A1の出力(図2(g) 参照)をパルス幅変調信号PWMとしてもよい。あるいは、このパルス幅変調回路を第2回路2、比較回路31の一部、および結合回路32の一部のみで構成し、第2AND回路A2の出力(図2(l) 参照)をパルス幅変調信号PWMとしてもよい。しかしながら、このように構成すれば、パルス幅変調信号PWMとして間引きされた波形となり、パルス幅のデューティが最大でも50%しかならないため、オーディオ信号の再現性を高める上では、上記実施形態で示したように、第1回路1、第2回路2、および比較結合回路3を備えた構成がより望ましい。
【0077】
<第2実施形態>
図3は、本発明の第2実施形態に係るパルス幅変調回路の概略回路図である。なお、以下では、第1実施形態の回路構成と異なる点について主に説明する。
【0078】
本第2実施形態に係るパルス幅変調回路の第1回路1′は、図3に示すように、第1実施形態に係る第1回路1の構成に加え、定電流回路16と、充電回路17と、放電リセット回路18とが新たに追加された構成とされている。また、本第2実施形態に係る第2回路2′は、第1実施形態に係る第2回路2の構成に加え、定電流回路26と、充電回路27と、放電リセット回路28とが新たに追加された構成とされている。さらに、本第2実施形態では、比較結合回路3に代えて、比較結合回路33が備えられている。
【0079】
定電流回路16は、NPN型の第11トランジスタQ11と、抵抗R13とによって構成されている。具体的な接続構成は、電源電圧端子V0に抵抗R13の一端が接続され、抵抗R13の他端には、第11トランジスタQ11のエミッタ端子が接続されている。第11トランジスタQ11のベース端子には、定電流回路11の第1クロック発生部CLK1の他端が接続されている。この構成により、後段の充電回路17には、第1クロック発生部CLK1から出力される矩形波信号が「LOW」のとき、定電流が流れる。
【0080】
充電回路17は、定電流回路16から出力される定電流を電圧の形で充電するものであり、第5充電用コンデンサC5によって構成されている。第5充電用コンデンサC5は、放電リセット回路18の第12トランジスタQ12(後述)のコレクタ・エミッタ間に並列接続されている。
【0081】
放電リセット回路18は、充電回路17によって充電された電荷を所定のタイミングで放電するものであり、NPN型の第12トランジスタQ12と、抵抗R14とによって構成されている。接続構成を説明すると、第12トランジスタQ12のコレクタ端子には、定電流回路16の第11トランジスタQ11のコレクタ端子が接続され、第12トランジスタQ12のエミッタ端子は、グランド端子V1に接地されている。また、第12トランジスタQ12のベース端子は、抵抗R14の一端が接続、抵抗R14の他端は、第1回路1における放電リセット回路14の第2クロック発生部CLK2の一端に接続されている。
【0082】
一方、第2回路2′における定電流回路26は、NPN型の第13トランジスタQ13と、抵抗R15とによって構成されている。具体的な接続構成は、電源電圧端子V0に抵抗R15の一端が接続され、抵抗R15の他端には、第13トランジスタQ13のコレクタ端子が接続されている。第13トランジスタQ13のベース端子には、定電流回路21の第3クロック発生部CLK3の他端が接続されている。
【0083】
充電回路27は、充電回路17と同様に、第6充電用コンデンサC6からなり、放電リセット回路28における第14トランジスタQ14(後述)のコレクタ・エミッタ間に並列接続されている。
【0084】
放電リセット回路28は、放電リセット回路18と同様に、NPN型の第14トランジスタQ14と、抵抗R16とによって構成されている。接続構成を説明すると、第14トランジスタQ14のコレクタ端子には、定電流回路26の第13トランジスタQ13のコレクタ端子が接続され、第14トランジスタQ14のエミッタ端子は、グランド端子V1に接地されている。また、第14トランジスタQ14のベース端子は、抵抗R16の一端が接続され、抵抗R16の他端は、第2回路2における放電リセット回路24の第4クロック発生部CLK4の一端に接続されている。
【0085】
比較結合回路33は、第3コンパレータCP3と、第4コンパレータCP4と、OR回路E2とによって構成されている。接続構成を説明すると、第3コンパレータCP3の正極側入力端子には、第1回路1′の電流変換回路12における第3トランジスタQ3のコレクタ端子の出力(図3における点P1参照)が接続され、第3コンパレータCP3の負極側入力端子には、第2回路2′の定電流回路26における第13トランジスタQ13のコレクタ端子の出力(点P5参照)が接続されている。
【0086】
一方、第4コンパレータCP4の正極側入力端子には、第2回路2′の電流変換回路22における第8トランジスタQ8のコレクタ端子の出力(点P2参照)が接続され、第4コンパレータCP4の負極側入力端子には、第1回路1′の定電流回路16における第11トランジスタQ11のコレクタ端子の出力(点P6参照)が接続されている。
【0087】
第3コンパレータCP3および第4コンパレータCP4の出力端子は、OR回路E2の各入力端子に接続されている。OR回路E2の出力端子からパルス幅変調信号PWMが出力される構成とされている。
【0088】
次に、このパルス幅変調回路における動作を、図4に示す波形図を参照して説明する。
【0089】
第1回路1′の定電流回路16では、第1実施形態で説明したように、第1クロック発生部CLK1から方形波信号(図4(a) 参照)が出力され、その方形波信号が「LOW」のとき、第2充電用コンデンサC2によって、オーディオ信号(図4(c) 参照)の振幅変化に応じた電圧が充電される。第1クロック発生部CLK1からの方形波信号が「HIGH」のとき、第2充電用コンデンサC2の両端電圧は保持され、放電リセット回路14の第2クロック発生部CLK2からのエッジトリガ信号(図4(b) 参照)によって、第2充電用コンデンサC2によって充電された電荷が放電される。したがって、図3の点P1では、図4(d) に示す略のこぎり状の波形となる。
【0090】
一方、第2回路2′の定電流回路26では、第3クロック発生部CLK3から第1クロック発生部CLK1の出力と半周期遅れた方形波信号(図4(e) 参照)が出力され、その方形波信号が「LOW」のとき、第13トランジスタQ13がオンし、充電回路27に対して定電流を流す。
【0091】
充電回路27の第6充電用コンデンサC6では、第3クロック発生部CLK3から出力される方形波信号が「LOW」のとき、定電流回路26からの定電流が電圧の形で充電される。この場合の充電電位は、第1実施形態のように電流変換回路12が設けられていないため、充電回路13の第2充電用コンデンサC2における充電電位より高いものとなる。
【0092】
続いて、第3クロック発生部CLK3の方形波信号が「HIGH」になると、第6充電用コンデンサC6の充電電位は保持される。そして、第2回路2′の放電リセット回路24における第4クロック発生部CLK4からエッジトリガ信号(図4(f) 参照)が出力されると、第6充電用コンデンサC6に蓄えられていた電荷が放電する。
【0093】
したがって、第13トランジスタQ13のコレクタ端子の出力波形は、図4(g) の点線で示すような、略のこぎり波状であって、かつ第3トランジスタQ3のコレクタ端子の出力より、振幅の大きい波形となる。すなわち、第13トランジスタQ13のコレクタ端子の出力信号は、第1実施形態における基準信号に相当するものとなる。
【0094】
比較結合回路33の第3コンパレータCP3によって、第3トランジスタQ3のコレクタ端子の出力(点P1参照)と、第13トランジスタQ13のコレクタ端子の出力(点P5参照)とが比較され、前者が後者より大きいとき、第3コンパレータCP3の出力が「HIGH」となる。したがって、第3コンパレータCP3の出力(点P7参照)は、図4(h) に示すパルス状の波形となる。
【0095】
一方、第2回路2′の定電流回路21では、第1実施形態で説明したように、第3クロック発生部CLK3から方形波信号(図4(e) 参照)が出力され、その方形波信号が「LOW」のとき、第4充電用コンデンサC4によって、オーディオ信号(図4(c) 参照)の振幅変化に応じた電圧が充電される。第3クロック発生部CLK3からの方形波信号が「HIGH」のとき、第4充電用コンデンサC4の両端電圧は保持され、放電リセット回路24の第4クロック発生部CLK4からのエッジトリガ信号(図4(f) 参照)によって、第4充電用コンデンサC4によって充電された電荷が放電される。したがって、図3の点P2では、図4(i) の実線で示す略のこぎり状の波形となる。
【0096】
第1回路1′の定電流回路16では、第1クロック発生部CLK1から方形波信号(図4(a) 参照)が出力され、その方形波信号が「LOW」のとき、第11トランジスタQ11がオンし、充電回路17に対して定電流を流す。
【0097】
充電回路17の第5充電用コンデンサC5では、第1クロック発生部CLK1から出力される方形波信号が「LOW」のとき、定電流回路16からの定電流が電圧の形で充電される。この場合の充電電位は、第1実施形態のように電流変換回路22が設けられていないため、第4充電用コンデンサC4で蓄えられる充電電位より高いものとなる。
【0098】
次いで、第1クロック発生部CLK1の方形波信号が「HIGH」のとき、第5充電用コンデンサC5の充電電圧は保持される。また、第1回路1′の放電リセット回路14における第2クロック発生部CLK2からエッジトリガ信号(図4(b) 参照)が出力されると、第5充電用コンデンサC5に蓄えられていた電荷が放電する。
【0099】
したがって、第11トランジスタQ11のコレクタ端子の出力波形は、図4(i) の点線に示すような、略のこぎり波状であって、かつ第8トランジスタQ8のコレクタ端子の出力より、振幅の大きい波形となる。すなわち、第11トランジスタQ11のコレクタ端子の出力信号は、第1実施形態における基準信号に相当するものとなる。
【0100】
比較結合回路33の第4コンパレータCP4によって、第8トランジスタQ8のコレクタ端子の出力(図3の点P2参照)と、第11トランジスタQ11のコレクタ端子の出力(点P6参照)とが比較され、前者が後者より大きいとき、第4コンパレータCP4の出力が「HIGH」となる。したがって、第4コンパレータCP4の出力(点P8参照)は、図4(j) に示す波形となる。
【0101】
そして、第3コンパレータCP3および第4コンパレータCP4の出力は、OR回路E2に入力され、図4(k) に示すような、合成された波形となり、これがパルス幅変調信号PWMとされる。
【0102】
このように、第2実施形態においても、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は0となるので、パルス幅変調信号PWMにおけるノイズ信号の影響を抑制することができる。
【0103】
また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号PWMとして出力されるため、パルス幅変調信号PWMは、一定の変調周波数が保持されて出力されることになる。
【0104】
さらに、この第2実施形態に係るパルス幅変調回路では、基準信号をトランジスタやコンデンサといった安価な部品で生成することができるので、第1実施形態に係るパルス幅変調回路における構成に比べ、比較的高価な基準信号を発生するための信号発生部SG、第5および第6クロック発生部CLK5,CLK6、並びに第1および第2AND回路A1,A2等を省略することができ、部品コストの低減化を図ることができるとともに、回路構成の容易化を図ることができる。
【0105】
なお、この第2実施形態に係るパルス幅変調回路においては、第1回路1′の定電流回路11から出力される定電流と、第2回路2′の定電流回路26から出力される定電流とを等しくし、かつオーディオ信号の振幅が0のときの充電回路13における充電電位を、定電流回路26から出力される定電流の1/2に設定しておくと、オーディオ信号の振幅が0のときの充電用第2コンデンサC2の両端電圧が充電用第6コンデンサC6の1/2となり、デューティ比50%のパルス幅変調信号を得ることができる。したがって、実際のオーディオ信号が入力されたとき、パルス幅変調信号は、ほぼ0〜100%で変化するデューティ比で出力され、実際のオーディオ信号に応じた適切な変調出力を取得することができる。
【0106】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施形態においては、第1回路1,1′および第2回路2,2′の回路構成例を図1および図3に示したが、これらの具体的な回路構成は、上記した回路構成に限るものではない。
【0107】
また、上記実施形態では、電流変換回路に一対の差動トランジスタを用いたが、電流変換回路は、上記構成に限るものではない。差動トランジスタを用いたのは、オーディオ信号の振幅値を正確に取得するのに、オーディオ信号に対する直線性を考慮したためである。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るパルス幅変調回路を示す図である。
【図2】図1に示すパルス幅変調回路の各点における信号波形を示す図である。
【図3】第2実施形態に係るパルス幅変調回路を示す図である。
【図4】図3に示すパルス幅変調回路の各点における信号波形を示す図である。
【図5】従来のパルス幅変調回路の一例を示す図である。
【図6】図5に示すパルス幅変調回路の信号波形を示す図である。
【図7】従来の他のパルス幅変調回路の一例を示す図である。
【符号の説明】
1 第1回路
2 第2回路
3 比較結合回路
11,21 定電流回路
12,22 電流変換回路
13,23 充電回路
14,24 放電リセット回路
31 比較回路
32 結合回路
C1〜C6 第1ないし第6充電用コンデンサ
CLK1〜CLK6 第1ないし第6クロック発生部
CP1〜CP4 第1ないし第4コンパレータ
PWM パルス幅変調信号
SG 信号発生部
ST 基準信号
【発明の属する技術分野】
本発明は、たとえばオーディオアンプに用いられるパルス幅変調回路に関する。
【0002】
【従来の技術】
従来より、オーディオアンプでは、オーディオ信号をパルス幅変調(PWM)してその変調信号を出力するパルス幅変調回路が用いられている(たとえば、特許文献1参照。)。
【0003】
【特許文献1】
特開2002−124859号公報
【0004】
パルス幅変調回路では、図5に示すように、たとえば信号発信部SGから発信される三角波状の基準信号と、オーディオ出力源AUからのオーディオ信号とを比較器CPによって比較し、その比較結果をパルス幅変調信号PWMとして出力する。
【0005】
【発明が解決しようとする課題】
このパルス幅変調回路によると、図6に示すように、入力信号としてのオーディオ信号に、たとえば、パルス性のノイズ信号(図6のN参照)が混入する場合がある。このパルス幅変調回路では、比較器CPの動作タイミングによっては、パルス幅変調信号PWMにジッター(図6のZ参照)が生じるといった問題点がある。
【0006】
そこで、このようなジッターを抑制する方法として、図7に示すように、たとえば無安定マルチバイブレータを利用したパルス幅変調回路が用いられている。このパルス幅変調回路では、定電流信号源Iからの定電流を2つのトランジスタQ21,Q22からなる差動アンプにそれぞれ分流させ、一方のトランジスタにオーディオ出力源AUからのオーディオ信号を入力させている。このオーディオ信号の振幅変化分を充電用コンデンサC11,C12において充電し、所定の電圧値に達したときに放電用トランジスタQ23,Q24をオンさせることにより、充電用コンデンサC11,C12に蓄えられた電荷を放電する。そして、この充放電時間に相当するパルス信号をパルス幅変調信号PWMとして出力している。
【0007】
上記した無安定マルチバイブレータを利用したパルス幅変調回路によると、オーディオ信号の振幅変化分を充電して積分化している。そのため、突発的なノイズ信号がオーディオ信号に混入されたとしても、その積分値は0となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。
【0008】
しかしながら、この無安定マルチバイブレータを利用したパルス幅変調回路によれば、パルス幅変調信号は、充電用コンデンサの充放電時間に依存するため、常時一定の変調周波数で出力することができないといったおそれがあった。その結果、上記回路の後段の回路にフィルタ回路を接続するようなことがあれば、フィルタ回路の通過周波数帯域内に、除去するべき変調周波数成分が入ってしまうという問題が生じる。
【0009】
本発明は、このような事情のもとで考え出されたものであって、ノイズ信号を除去しつつ、一定の変調周波数で出力させることのできるパルス幅変調回路を提供することを、その課題としている。
【0010】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【0011】
本発明の第1の側面によって提供されるパルス幅変調回路は、入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、所定の周期で定電流を出力させる定電流出力手段と、この定電流出力手段から出力される定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、この電流変換手段によって変化された電流を電圧の形で充電するための充電手段と、この充電手段によって充電された電荷を所定のタイミングで放電させる放電手段と、上記定電流出力手段から出力される定電流の出力周期と同期した基準信号を発生させるための基準信号発生手段と、上記充電手段によって充電され、かつ上記定電流出力手段によって定電流が出力されない期間に保持される電圧信号と、上記基準信号発生手段から発生される基準信号とを比較する比較手段と、を備えることを特徴としている。
【0012】
好ましい実施の形態によれば、上記定電流出力手段は、所定の周期でオン、オフする矩形波信号を発生させるための矩形波信号発生部を有し、かつ上記定電流を、上記矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させる。
【0013】
他の好ましい実施の形態によれば、上記電流変換手段は、一対の差動トランジスタによって構成されており、上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される。
【0014】
他の好ましい実施の形態によれば、上記充電手段は充電用コンデンサによって構成される。
【0015】
他の好ましい実施の形態によれば、上記放電手段は、上記充電用コンデンサの両端に並列接続されたスイッチングトランジスタと、上記矩形波信号発生部から出力される矩形波信号に同期し、かつ上記スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させるトリガ信号発生部とによって構成される。
【0016】
他の好ましい実施の形態によれば、上記基準信号は、三角波信号とされ、上記比較手段の後段に接続され、上記矩形波信号のオン期間またはオフ期間における不要な電圧波形を除去するための除去手段をさらに備える。
【0017】
本発明によれば、定電流出力手段によってたとえば矩形波信号のオフ期間に、一対の差動トランジスタによって構成される電流変換手段に向けて定電流が流される。一対の差動トランジスタのうち一方の差動トランジスタに入力信号(たとえばオーディオ信号)が入力されるため、このオーディオ信号の振幅変化によって一対の差動トランジスタに流れる電流が交互に変化する。この電流変化分は、充電用コンデンサからなる充電手段によって上記矩形波信号のオフ期間において充電される。
【0018】
続いて、矩形波信号のオン期間では、定電流出力手段によって定電流は一対の差動トランジスタに流れず、この期間においては、充電手段によって充電された電荷(充電用コンデンサの端子電圧)が保持される。次いで、矩形波信号のオフ期間にはいると、たとえばその直後にトリガ信号発生部によって出力されるトリガ信号に基づいて、充電手段によって充電された電荷が放電される。その後、再び、定電流出力手段によって一対の差動トランジスタに向けて定電流が流される。
【0019】
そして、充電されかつ保持された電圧信号と、上記矩形波信号に同期した、たとえば三角波信号からなる基準信号とが比較手段によって比較され、その比較結果を出力することにより、オーディオ信号の振幅に応じたパルス幅に変調されたパルス幅変調信号が得られることになる。
【0020】
上記回路構成および回路動作によれば、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は0となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号として出力されるため、パルス幅変調信号は、一定の変調周波数が保持されて出力されることになる。したがって、ノイズ信号を除去しつつ、一定の変調周波数で出力させることのできるパルス幅変調回路を提供することができる。
【0021】
本発明の第2の側面によって提供されるパルス幅変調回路は、入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、所定の周期で第1定電流を出力させる第1定電流出力手段と、この第1定電流出力手段から出力される第1定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、この電流変換手段によって変化された電流を電圧の形で充電するための第1充電手段と、この第1充電手段によって充電された電荷を所定のタイミングで放電させる第1放電手段と、上記第1定電流出力手段による第1定電流の出力周期と半周期ずれた周期で第2定電流を出力する第2定電流出力手段と、この第2定電流出力手段から出力される第2定電流を電圧の形で充電するための第2充電手段と、この第2充電手段によって充電された電荷を所定のタイミングで放電させる第2放電手段と、上記第1充電手段によって充電され、かつ上記第1定電流出力手段によって第1定電流が出力されない期間に保持される電圧信号と、上記第2充電手段によって充電され、かつ上記第2定電流出力手段によって第2定電流が出力されない期間に保持される電圧信号とを比較する比較手段と、を備えることを特徴としている。
【0022】
好ましい実施の形態によれば、上記第1定電流出力手段は、所定の周期でオン、オフする矩形波信号を発生させるための第1矩形波信号発生部を有し、かつ上記第1定電流を、上記第1矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させ、上記第2定電流出力手段は、上記第1矩形波信号発生部から出力される矩形波信号と半周期ずれた矩形波信号を発生させるための第2矩形波信号発生部を有し、かつ上記第2定電流を、上記第2矩形波信号発生部から出力される矩形波信号のオフ期間またはオン期間に出力させる。
【0023】
他の好ましい実施の形態によれば、上記電流変換手段は、一対の差動トランジスタによって構成され、上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される。
【0024】
他の好ましい実施の形態によれば、上記第1充電手段および第2充電手段は充電用コンデンサによってそれぞれ構成される。
【0025】
他の好ましい実施の形態によれば、上記第1放電手段は、上記第1充電手段の充電用コンデンサの両端に並列接続された第1スイッチングトランジスタと、上記第1矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第1スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第1トリガ信号発生部とによって構成されており、上記第2放電手段は、上記第2充電手段の充電用コンデンサの両端に並列接続された第2スイッチングトランジスタと、上記第2矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第2スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第2トリガ信号発生部とによって構成される。
【0026】
本発明によれば、第1定電流出力手段、電流変換手段、第1充電手段、および第1放電手段は、本発明の第1の側面によって提供されるパルス幅変調回路における定電流出力手段、電流変換手段、充電手段、および放電手段と同様の構成であるため、これらによって取得される電圧信号と同様の電圧信号が得られる。
【0027】
一方、第2定電流出力手段では、第1定電流出力手段による矩形波信号と半周期ずれた矩形波信号のオフ期間に定電流が流される。この定電流は、直接的に充電用コンデンサからなる第2充電手段によって充電される。
【0028】
続いて、矩形波信号のオン期間では、第2充電手段によって充電された電荷(充電用コンデンサの端子電圧)が保持される。次いで、矩形波信号のオフ期間にはいると、たとえばその直後にトリガ信号発生部によって出力されるトリガ信号に基づいて、第2充電手段によって充電された電荷が放電される。その後、再び、第2定電流出力手段によって定電流が流される。
【0029】
すなわち、第2充電手段における充電電位を、入力信号(たとえばオーディオ信号)の振幅変化に相当する電圧を充電する第1充電手段における充電電位に比べ、大きくなるように設定すれば、上記第2定電流出力手段、第2充電手段、および第2放電手段によって、本発明の第1の側面によって提供されるパルス幅変調回路における基準信号(三角波信号)に相当する信号が生成されることになる。そして、充電されかつ保持された電圧信号と、この基準相当信号とが比較手段によって比較され、その比較結果を出力することにより、オーディオ信号の振幅に応じたパルス幅に変調されたパルス幅変調信号が得られることになる。
【0030】
この本発明の第2の側面によって提供されるパルス幅変調回路においても、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は0となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号として出力されるため、パルス幅変調信号は、一定の変調周波数が保持されて出力されることになる。さらに、このパルス幅変調回路では、基準信号をトランジスタやコンデンサといった安価な部品で生成することができ、本発明の第1の側面によって提供されるパルス幅変調回路における構成に比べ、比較的高価な基準信号発生手段や除去手段を省略することができ、部品コストの低減化を図ることができるとともに、回路構成の容易化を図ることができる。
【0031】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0032】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0033】
<第1実施形態>
図1は、本発明の第1実施形態に係るパルス幅変調回路の概略回路図である。図2は、このパルス幅変調回路の各点における波形を示す図である。このパルス幅変調回路は、入力信号(本実施形態では、オーディオ信号とする)をそれに応じたパルス幅を有するパルス信号に変調するものである。なお、このパルス幅変調回路は、第1回路1と、この第1回路1とほぼ同様の構成の第2回路2と、それらの回路1,2の出力を比較結合するための比較結合回路3とによって構成されている。
【0034】
第1回路1は、定電流回路11と、電流変換回路12と、充電回路13と、放電用リセット回路14とによって大略構成されている。比較結合回路3は、比較回路31と、結合回路32とによって構成されている。
【0035】
定電流回路11は、後段の電流変換回路12に向けて定電流を流すためのものであり、第1クロック発生部CLK1と、それに接続されたPNP型の第1トランジスタQ1と、抵抗R1とによって構成されている。
【0036】
接続構成を説明すると、電源電圧端子V0が第1クロック発生部CLK1の一端に接続されているとともに、抵抗R1の一端に接続されている。抵抗R1の他端は、第1トランジスタQ1のエミッタ端子に接続され、このベース端子は、第1クロック発生部CLK1の他端に接続されている。
【0037】
第1クロック発生部CLK1は、後述する基準信号(三角波信号)に同期した矩形波信号(図2(a) 参照)を出力する。上記接続構成により、矩形波信号の「LOW」の期間に、第1トランジスタQ1がオンし、後段の電流変換回路12に対して定電流iが流れる。
【0038】
電流変換回路12は、定電流回路11からの定電流iを、オーディオ信号の振幅変化に応じて変化させるものであり、いわゆる差動トランジスタを構成するPNP型の第2および第3トランジスタQ2,Q3と、複数の抵抗R2〜R4とによって構成されている。
【0039】
接続構成を説明すると、定電流回路11の第1トランジスタQ1のコレクタ端子は、並列接続された抵抗R2,R3の各一端に接続されている。抵抗R2の他端は、第2トランジスタQ2のエミッタ端子に接続され、第2トランジスタQ2のベース端子には、抵抗R4の一端が接続されている。抵抗R4の他端には、オーディオ信号が出力されるオーディオ出力源AUが接続されている。一方、抵抗R3の他端は、第3トランジスタQ3のエミッタ端子に接続され、第3トランジスタQ3のベース端子は、グランドに接地されている(または、第3トランジスタQ3のベース端子は、第2トランジスタQ2と同様に、図示しないオーディオ出力源が接続されていてもよく、この場合には、第2トランジスタQ2に入力されるオーディオ信号の反転信号が入力され得る。)。
【0040】
この電流変換回路12では、定電流回路11から流された定電流iが第2および第3トランジスタQ2,Q3に向けて分流される。そして、一方の第2トランジスタQ2には、オーディオ出力源AUからのオーディオ信号(図2(c) 参照)が入力される。このオーディオ信号の振幅に応じて、第2および第3トランジスタQ2,Q3に流れる電流が変化する。
【0041】
充電回路13は、電流変換回路12において変化された電流を電圧の形で充電するものであり、第1および第2充電用コンデンサC1,C2によって構成されている。
【0042】
第1充電用コンデンサC1は、放電用リセット回路14の第4トランジスタQ4(後述)のコレクタ、エミッタ間に並列接続されている。また、第2充電用コンデンサC2は、放電用リセット回路14の第5トランジスタQ5(後述)のコレクタ、エミッタ間に並列接続されている。なお、実際に充電回路として機能するのは第2充電用コンデンサC2であって、第1充電用コンデンサC1は、充電回路としての回路バランスをとるために設けられたものである。
【0043】
放電用リセット回路14は、充電回路13によって充電された電荷を所定のタイミングで放電するものであり、第2クロック発生部CLK2と、スイッチングトランジスタとしてのNPN型の第4および第5トランジスタQ4,Q5と、複数の抵抗R5,R6とによって構成されている。
【0044】
接続構成を説明すると、第4トランジスタQ4のコレクタ端子は、電流変換回路12における第2トランジスタQ2のコレクタ端子に接続されている。第4トランジスタQ4のベース端子は、抵抗R5の一端に接続され、抵抗R5の他端は、第2クロック発生部CLK2の一端に接続されている。第2クロック発生部CLK2の他端および第4トランジスタQ4のエミッタ端子は、グランド端子V1に接地されている。
【0045】
また、第5トランジスタQ5のコレクタ端子は、電流変換回路12の第3トランジスタQ3のコレクタ端子に接続されている。第5トランジスタQ5のベース端子は、抵抗R6の一端に接続され、抵抗R6の他端は、抵抗R5と同様に、第2クロック発生部CLK2の一端に接続されている。第5トランジスタQ5のエミッタ端子は、グランド端子V1に接地されている。
【0046】
第2クロック発生部CLK2は、図2(b) に示すように、定電流回路11における第1クロック発生部CLK1と同期し、第1クロック発生部CLK1から出力される方形波信号の立下りで「HIGH」を示すエッジトリガ信号を出力する。第4および第5トランジスタQ4,Q5は、このエッジトリガ信号が出力されることによりオン動作し、第1および第2充電用コンデンサC1,C2によって蓄えられていた電荷を放電させる。
【0047】
一方、第2回路2は、第1回路1と同様の回路構成とされ、定電流回路21と、電流変換回路22と、充電回路23と、放電用リセット回路24とによって構成されている。
【0048】
第2回路2の定電流回路21は、第3クロック発生部CLK3と、それに接続されたPNP型の第6トランジスタQ6と、抵抗R7とによって構成されている。第3クロック発生部CLK3、第6トランジスタQ6、および抵抗R7は、第1回路1における定電流回路11の第1クロック発生部CLK1、第1トランジスタQ1、および抵抗R1にそれぞれ対応し、その接続構成および動作は、第1回路1の定電流回路11と同様であるので、説明を省略する。
【0049】
第3クロック発生部CLK3は、図2(h) に示すように、第1クロック発生部CLK1と同期し、これから出力される方形波信号に対して半周期遅れた方形波信号を出力する。
【0050】
電流変換回路22は、差動トランジスタを構成する第7および第8トランジスタQ7,Q8と、複数の抵抗R8〜R10とによって構成されている。第7および第8トランジスタQ7,Q8および抵抗R8〜R10は、第1回路1における電流変換回路12の第2および第3トランジスタQ2,Q3および抵抗R2〜R4にそれぞれ対応し、その接続構成および動作は、第1回路1の電流変換回路12と同様であるので、説明を省略する。
【0051】
充電回路23は、第3および第4充電用コンデンサC3,C4によって構成されている。第3および第4充電用コンデンサC3,C4は、第1回路1における充電回路13の第1および第2充電用コンデンサC1,C2にそれぞれ対応し、それらの接続構成および動作は、第1回路1の充電回路13と同様であるので、説明を省略する。
【0052】
放電用リセット回路24は、第4クロック発生部CLK4と、第9および第10トランジスタQ9,Q10と、複数の抵抗R11,R12とによって構成されている。第4クロック発生部CLK4、第9および第10トランジスタQ9,Q10、および複数の抵抗R11,R12は、第1回路1の放電用リセット回路14に対応し、それらの接続構成は、第1回路1の放電用リセット回路14と同様であるので、説明を省略する。
【0053】
第4クロック発生部CLK4は、図2(i) に示すように、定電流回路21における第3クロック発生部CLK3と同期し、第3クロック発生部CLK3から出力される方形波信号の立下りで「HIGH」を示すエッジトリガ信号を出力する。第9および第10トランジスタQ9,Q10は、このエッジトリガ信号が出力されることによりオン動作し、第3および第4充電用コンデンサC3,C4によって蓄えられていた電荷を放電させる。
【0054】
比較結合回路3における比較回路31は、第1回路1の出力信号と基準信号(後述)とを、および第2回路2の出力信号と基準信号とを、それぞれ比較するためのものであり、第1回路1の出力に対応した第1コンパレータCP1と、第2回路2の出力に対応した第2コンパレータCP2と、基準信号を発生する信号発生部SGとによって構成されている。
【0055】
接続構成を説明すると、第1コンパレータCP1の正極側入力端子には、第1回路1の電流変換回路12における第3トランジスタQ3のコレクタ端子(図1における点P1参照)が接続され、第1コンパレータCP1の負極側入力端子には、信号発生部SGの出力端が接続されている。
【0056】
一方、第2コンパレータCP2の正極側入力端子には、第2回路2の電流変換回路22における第8トランジスタQ8のコレクタ端子(点P2参照)が接続され、第2コンパレータCP2の負極側入力端子には、信号発生部SGの出力が接続されている。すなわち、信号発生部SGは、第1コンパレータCP1および第2コンパレータCP2に対して共通に用いられている。
【0057】
信号発生部SGは、図2(d) に示すように、第1回路1における定電流回路11のクロック発生部CLK1から出力される矩形波信号と同期した、基準信号としての三角波信号STを発生させる。
【0058】
結合回路32は、比較回路31における第1および第2コンパレータCP1,CP2の両出力を結合するためのものであり、第1AND回路A1と、第5クロック発生部CLK5と、第2AND回路A2と、第6クロック発生部CLK6と、OR回路E1とによって構成されている。
【0059】
接続構成を説明すると、第1AND回路A1の一方の入力端子には、比較回路31の第1コンパレータCP1の出力端子が接続され、第1AND回路A1の他方の入力端子には、第5クロック発生部CLK5の出力が接続されている。
【0060】
一方、第2AND回路A2の一方の入力端子には、比較回路31の第2コンパレータCP2の出力端子が接続され、第2AND回路A2の他方の入力端子には、第6クロック発生部CLK6の出力が接続されている。そして、第1AND回路A1の出力と、第2AND回路A2の出力とは、ともにOR回路E1の入力端子に接続され、OR回路E1の出力端子からパルス幅変調信号PWMが出力される構成とされている。
【0061】
第5クロック発生部CLK5は、図2(f) に示すように、第1クロック発生部CLK1の出力と同期し、かつ同様の矩形波信号を出力する。第6クロック発生部CLK6は、図2(k) に示すように、第3クロック発生部CLK3の出力と同期し、かつ同様の矩形波信号を出力する。
【0062】
次に、このパルス幅変調回路における動作を説明する。
【0063】
このパルス幅変調回路では、オーディオ信号がそれに応じたパルス幅を有するパルス信号に変調される。まず、第1回路1の定電流回路11では、第1クロック発生部CLK1から方形波信号が出力され(図2(a)参照)、その方形波信号が「LOW」のとき、第1トランジスタQ1がオンし、電流変換回路12に対して一定の電流値iを流す。
【0064】
電流変換回路12では、差動トランジスタを構成する第2および第3トランジスタQ2,Q3に向けて、定電流回路11からの定電流iが分流される。すなわち、第2トランジスタQ2側に流れる電流をi1とすると、第3トランジスタQ3側に流れる電流は、(i−i1)となる。このとき、オーディオ出力源AUからは、入力信号INPUTとしてのオーディオ信号が第2トランジスタQ2のベース端子に入力され(図2(c) 参照)、このオーディオ信号の振幅に応じて、第2および第3トランジスタQ2,Q3に流れる電流が互いに差分の関係を維持しながら変化する。
【0065】
そして、第3トランジスタQ3に流れる電流は、図2(e) に示すように、第1クロック発生部CLK1の方形波信号が「LOW」のとき、充電回路13の第2充電用コンデンサC2において電圧の形で充電される。すなわち、第2充電用コンデンサC2の両端電圧は、この充電期間における積分値に比例した電圧とされる。続いて、第1クロック発生部CLK1の方形波信号が「HIGH」になると、定電流回路11の第1トランジスタQ1がオフし、電流変換回路12に対して電流の出力を停止する。したがって、この「HIGH」の期間では、第2充電用コンデンサC2の充電電圧は保持される。なお、この保持された充電電位が、この期間におけるオーディオ信号の振幅値に相当する。
【0066】
第1クロック発生部CLK1の矩形波信号が「LOW」になる瞬間、すなわち、矩形波信号の立下りにおいては、第2クロック発生部CLK2からエッジトリガ信号が出力される(図2(b) 参照)。この第2クロック発生部CLK2によるエッジトリガ信号が「HIGH」のとき、第4および第5トランジスタQ4,Q5のベース端子に流れ、両トランジスタQ4,Q5は、互いにオンする。
【0067】
これにより、充電回路13の第1および第2充電用コンデンサC1,C2において充電された電荷が一気に放電する。この結果、第3トランジスタQ3のコレクタ端子の出力は(図1の点P1参照)、図2(e) に示すような略のこぎり波状の波形であって、その振幅はオーディオ信号の波形に応じて変化するようになる。
【0068】
第3トランジスタQ3のコレクタ端子の出力は、比較回路31における第1コンパレータCP1に入力され、信号発生部SGから出力される三角波信号ST(図2(d) 参照)と比較される。第1コンパレータCP1の出力は、第3トランジスタQ3のコレクタ端子の出力が三角波信号より振幅が大きいとき、「HIGH」が出力され、三角波信号より振幅が小さいとき、「LOW」が出力される。
【0069】
第1コンパレータCP1の出力は、結合回路32における第1AND回路A1によって、クロック発生部CLK5の方形波信号(図2(f) 参照)との論理積が演算される。すなわち、第1AND回路A1の出力は(点P3参照)、第1クロック発生部CLK1の矩形波信号の「LOW」の期間における波形が除去された形で出力される。その結果、第1AND回路A1の出力は、図2(g) に示すパルス状の波形となる。
【0070】
一方、第2回路2では、第1回路1と同様の動作が行われ、第9トランジスタQ9のコレクタ端子の出力は(点P2参照)、図2(j) に示すような略のこぎり波状の波形であって、かつその振幅はオーディオ信号の波形に応じて変化するようになる。
【0071】
第9トランジスタQ9のコレクタ端子の出力は、比較回路31における第2コンパレータCP2に入力され、信号発生部SGから出力される三角波信号ST(図2(d) 参照)と比較される。
【0072】
第2コンパレータCP2の出力は、結合回路32における第2AND回路A2によって、クロック発生部CLK6の方形波信号(図2(k) 参照)との論理積が演算される。すなわち、第2AND回路A2の出力は(点P4参照)、第3クロック発生部CLK3の矩形波信号の「LOW」の期間における波形が除去された形で出力される。その結果、第2AND回路A2の出力は、図2(l) に示すパルス状の波形となる。ただし、第2AND回路A2の出力は、第3クロック発生部CLK3の矩形波信号(図2(h) 参照)が第1クロック発生部CLK1の矩形波信号(図2(a) 参照)に対して半周期ずれた出力とされているため、比較回路31の第1コンパレータCP1の出力(図2(g) 参照)とは、半周期ずれた波形となる。
【0073】
そして、第1AND回路A1と第2AND回路A2との出力は、OR回路E1に入力され、図2(m) に示すような、合成された波形となり、これがパルス幅変調信号PWMとされる。
【0074】
このように、上記パルス幅変調回路によれば、オーディオ信号に突発性のノイズ信号が混入されても、オーディオ信号の振幅値の変化に相当する電流値を充電することにより積分化しているため、ノイズ信号は、積分値0となるため、このパルス幅変調回路においてノイズ信号の影響を除去することができる。
【0075】
また、オーディオ信号の振幅値に相当する電圧信号を、それを出力させるための方形波信号に同期した基準信号と比較して、その比較結果をパルス幅変調信号PWMとしているため、パルス幅変調信号PWMは、常時、一定の変調周波数で出力されることになる。そのため、従来のパルス幅変調回路(図7参照)において生じていた変調周波数の変動を防止することができる。
【0076】
なお、上記パルス幅変調回路によれば、このパルス幅変調回路を第1回路1、比較回路31の一部、および結合回路32の一部のみで構成し、第1AND回路A1の出力(図2(g) 参照)をパルス幅変調信号PWMとしてもよい。あるいは、このパルス幅変調回路を第2回路2、比較回路31の一部、および結合回路32の一部のみで構成し、第2AND回路A2の出力(図2(l) 参照)をパルス幅変調信号PWMとしてもよい。しかしながら、このように構成すれば、パルス幅変調信号PWMとして間引きされた波形となり、パルス幅のデューティが最大でも50%しかならないため、オーディオ信号の再現性を高める上では、上記実施形態で示したように、第1回路1、第2回路2、および比較結合回路3を備えた構成がより望ましい。
【0077】
<第2実施形態>
図3は、本発明の第2実施形態に係るパルス幅変調回路の概略回路図である。なお、以下では、第1実施形態の回路構成と異なる点について主に説明する。
【0078】
本第2実施形態に係るパルス幅変調回路の第1回路1′は、図3に示すように、第1実施形態に係る第1回路1の構成に加え、定電流回路16と、充電回路17と、放電リセット回路18とが新たに追加された構成とされている。また、本第2実施形態に係る第2回路2′は、第1実施形態に係る第2回路2の構成に加え、定電流回路26と、充電回路27と、放電リセット回路28とが新たに追加された構成とされている。さらに、本第2実施形態では、比較結合回路3に代えて、比較結合回路33が備えられている。
【0079】
定電流回路16は、NPN型の第11トランジスタQ11と、抵抗R13とによって構成されている。具体的な接続構成は、電源電圧端子V0に抵抗R13の一端が接続され、抵抗R13の他端には、第11トランジスタQ11のエミッタ端子が接続されている。第11トランジスタQ11のベース端子には、定電流回路11の第1クロック発生部CLK1の他端が接続されている。この構成により、後段の充電回路17には、第1クロック発生部CLK1から出力される矩形波信号が「LOW」のとき、定電流が流れる。
【0080】
充電回路17は、定電流回路16から出力される定電流を電圧の形で充電するものであり、第5充電用コンデンサC5によって構成されている。第5充電用コンデンサC5は、放電リセット回路18の第12トランジスタQ12(後述)のコレクタ・エミッタ間に並列接続されている。
【0081】
放電リセット回路18は、充電回路17によって充電された電荷を所定のタイミングで放電するものであり、NPN型の第12トランジスタQ12と、抵抗R14とによって構成されている。接続構成を説明すると、第12トランジスタQ12のコレクタ端子には、定電流回路16の第11トランジスタQ11のコレクタ端子が接続され、第12トランジスタQ12のエミッタ端子は、グランド端子V1に接地されている。また、第12トランジスタQ12のベース端子は、抵抗R14の一端が接続、抵抗R14の他端は、第1回路1における放電リセット回路14の第2クロック発生部CLK2の一端に接続されている。
【0082】
一方、第2回路2′における定電流回路26は、NPN型の第13トランジスタQ13と、抵抗R15とによって構成されている。具体的な接続構成は、電源電圧端子V0に抵抗R15の一端が接続され、抵抗R15の他端には、第13トランジスタQ13のコレクタ端子が接続されている。第13トランジスタQ13のベース端子には、定電流回路21の第3クロック発生部CLK3の他端が接続されている。
【0083】
充電回路27は、充電回路17と同様に、第6充電用コンデンサC6からなり、放電リセット回路28における第14トランジスタQ14(後述)のコレクタ・エミッタ間に並列接続されている。
【0084】
放電リセット回路28は、放電リセット回路18と同様に、NPN型の第14トランジスタQ14と、抵抗R16とによって構成されている。接続構成を説明すると、第14トランジスタQ14のコレクタ端子には、定電流回路26の第13トランジスタQ13のコレクタ端子が接続され、第14トランジスタQ14のエミッタ端子は、グランド端子V1に接地されている。また、第14トランジスタQ14のベース端子は、抵抗R16の一端が接続され、抵抗R16の他端は、第2回路2における放電リセット回路24の第4クロック発生部CLK4の一端に接続されている。
【0085】
比較結合回路33は、第3コンパレータCP3と、第4コンパレータCP4と、OR回路E2とによって構成されている。接続構成を説明すると、第3コンパレータCP3の正極側入力端子には、第1回路1′の電流変換回路12における第3トランジスタQ3のコレクタ端子の出力(図3における点P1参照)が接続され、第3コンパレータCP3の負極側入力端子には、第2回路2′の定電流回路26における第13トランジスタQ13のコレクタ端子の出力(点P5参照)が接続されている。
【0086】
一方、第4コンパレータCP4の正極側入力端子には、第2回路2′の電流変換回路22における第8トランジスタQ8のコレクタ端子の出力(点P2参照)が接続され、第4コンパレータCP4の負極側入力端子には、第1回路1′の定電流回路16における第11トランジスタQ11のコレクタ端子の出力(点P6参照)が接続されている。
【0087】
第3コンパレータCP3および第4コンパレータCP4の出力端子は、OR回路E2の各入力端子に接続されている。OR回路E2の出力端子からパルス幅変調信号PWMが出力される構成とされている。
【0088】
次に、このパルス幅変調回路における動作を、図4に示す波形図を参照して説明する。
【0089】
第1回路1′の定電流回路16では、第1実施形態で説明したように、第1クロック発生部CLK1から方形波信号(図4(a) 参照)が出力され、その方形波信号が「LOW」のとき、第2充電用コンデンサC2によって、オーディオ信号(図4(c) 参照)の振幅変化に応じた電圧が充電される。第1クロック発生部CLK1からの方形波信号が「HIGH」のとき、第2充電用コンデンサC2の両端電圧は保持され、放電リセット回路14の第2クロック発生部CLK2からのエッジトリガ信号(図4(b) 参照)によって、第2充電用コンデンサC2によって充電された電荷が放電される。したがって、図3の点P1では、図4(d) に示す略のこぎり状の波形となる。
【0090】
一方、第2回路2′の定電流回路26では、第3クロック発生部CLK3から第1クロック発生部CLK1の出力と半周期遅れた方形波信号(図4(e) 参照)が出力され、その方形波信号が「LOW」のとき、第13トランジスタQ13がオンし、充電回路27に対して定電流を流す。
【0091】
充電回路27の第6充電用コンデンサC6では、第3クロック発生部CLK3から出力される方形波信号が「LOW」のとき、定電流回路26からの定電流が電圧の形で充電される。この場合の充電電位は、第1実施形態のように電流変換回路12が設けられていないため、充電回路13の第2充電用コンデンサC2における充電電位より高いものとなる。
【0092】
続いて、第3クロック発生部CLK3の方形波信号が「HIGH」になると、第6充電用コンデンサC6の充電電位は保持される。そして、第2回路2′の放電リセット回路24における第4クロック発生部CLK4からエッジトリガ信号(図4(f) 参照)が出力されると、第6充電用コンデンサC6に蓄えられていた電荷が放電する。
【0093】
したがって、第13トランジスタQ13のコレクタ端子の出力波形は、図4(g) の点線で示すような、略のこぎり波状であって、かつ第3トランジスタQ3のコレクタ端子の出力より、振幅の大きい波形となる。すなわち、第13トランジスタQ13のコレクタ端子の出力信号は、第1実施形態における基準信号に相当するものとなる。
【0094】
比較結合回路33の第3コンパレータCP3によって、第3トランジスタQ3のコレクタ端子の出力(点P1参照)と、第13トランジスタQ13のコレクタ端子の出力(点P5参照)とが比較され、前者が後者より大きいとき、第3コンパレータCP3の出力が「HIGH」となる。したがって、第3コンパレータCP3の出力(点P7参照)は、図4(h) に示すパルス状の波形となる。
【0095】
一方、第2回路2′の定電流回路21では、第1実施形態で説明したように、第3クロック発生部CLK3から方形波信号(図4(e) 参照)が出力され、その方形波信号が「LOW」のとき、第4充電用コンデンサC4によって、オーディオ信号(図4(c) 参照)の振幅変化に応じた電圧が充電される。第3クロック発生部CLK3からの方形波信号が「HIGH」のとき、第4充電用コンデンサC4の両端電圧は保持され、放電リセット回路24の第4クロック発生部CLK4からのエッジトリガ信号(図4(f) 参照)によって、第4充電用コンデンサC4によって充電された電荷が放電される。したがって、図3の点P2では、図4(i) の実線で示す略のこぎり状の波形となる。
【0096】
第1回路1′の定電流回路16では、第1クロック発生部CLK1から方形波信号(図4(a) 参照)が出力され、その方形波信号が「LOW」のとき、第11トランジスタQ11がオンし、充電回路17に対して定電流を流す。
【0097】
充電回路17の第5充電用コンデンサC5では、第1クロック発生部CLK1から出力される方形波信号が「LOW」のとき、定電流回路16からの定電流が電圧の形で充電される。この場合の充電電位は、第1実施形態のように電流変換回路22が設けられていないため、第4充電用コンデンサC4で蓄えられる充電電位より高いものとなる。
【0098】
次いで、第1クロック発生部CLK1の方形波信号が「HIGH」のとき、第5充電用コンデンサC5の充電電圧は保持される。また、第1回路1′の放電リセット回路14における第2クロック発生部CLK2からエッジトリガ信号(図4(b) 参照)が出力されると、第5充電用コンデンサC5に蓄えられていた電荷が放電する。
【0099】
したがって、第11トランジスタQ11のコレクタ端子の出力波形は、図4(i) の点線に示すような、略のこぎり波状であって、かつ第8トランジスタQ8のコレクタ端子の出力より、振幅の大きい波形となる。すなわち、第11トランジスタQ11のコレクタ端子の出力信号は、第1実施形態における基準信号に相当するものとなる。
【0100】
比較結合回路33の第4コンパレータCP4によって、第8トランジスタQ8のコレクタ端子の出力(図3の点P2参照)と、第11トランジスタQ11のコレクタ端子の出力(点P6参照)とが比較され、前者が後者より大きいとき、第4コンパレータCP4の出力が「HIGH」となる。したがって、第4コンパレータCP4の出力(点P8参照)は、図4(j) に示す波形となる。
【0101】
そして、第3コンパレータCP3および第4コンパレータCP4の出力は、OR回路E2に入力され、図4(k) に示すような、合成された波形となり、これがパルス幅変調信号PWMとされる。
【0102】
このように、第2実施形態においても、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は0となるので、パルス幅変調信号PWMにおけるノイズ信号の影響を抑制することができる。
【0103】
また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号PWMとして出力されるため、パルス幅変調信号PWMは、一定の変調周波数が保持されて出力されることになる。
【0104】
さらに、この第2実施形態に係るパルス幅変調回路では、基準信号をトランジスタやコンデンサといった安価な部品で生成することができるので、第1実施形態に係るパルス幅変調回路における構成に比べ、比較的高価な基準信号を発生するための信号発生部SG、第5および第6クロック発生部CLK5,CLK6、並びに第1および第2AND回路A1,A2等を省略することができ、部品コストの低減化を図ることができるとともに、回路構成の容易化を図ることができる。
【0105】
なお、この第2実施形態に係るパルス幅変調回路においては、第1回路1′の定電流回路11から出力される定電流と、第2回路2′の定電流回路26から出力される定電流とを等しくし、かつオーディオ信号の振幅が0のときの充電回路13における充電電位を、定電流回路26から出力される定電流の1/2に設定しておくと、オーディオ信号の振幅が0のときの充電用第2コンデンサC2の両端電圧が充電用第6コンデンサC6の1/2となり、デューティ比50%のパルス幅変調信号を得ることができる。したがって、実際のオーディオ信号が入力されたとき、パルス幅変調信号は、ほぼ0〜100%で変化するデューティ比で出力され、実際のオーディオ信号に応じた適切な変調出力を取得することができる。
【0106】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施形態においては、第1回路1,1′および第2回路2,2′の回路構成例を図1および図3に示したが、これらの具体的な回路構成は、上記した回路構成に限るものではない。
【0107】
また、上記実施形態では、電流変換回路に一対の差動トランジスタを用いたが、電流変換回路は、上記構成に限るものではない。差動トランジスタを用いたのは、オーディオ信号の振幅値を正確に取得するのに、オーディオ信号に対する直線性を考慮したためである。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るパルス幅変調回路を示す図である。
【図2】図1に示すパルス幅変調回路の各点における信号波形を示す図である。
【図3】第2実施形態に係るパルス幅変調回路を示す図である。
【図4】図3に示すパルス幅変調回路の各点における信号波形を示す図である。
【図5】従来のパルス幅変調回路の一例を示す図である。
【図6】図5に示すパルス幅変調回路の信号波形を示す図である。
【図7】従来の他のパルス幅変調回路の一例を示す図である。
【符号の説明】
1 第1回路
2 第2回路
3 比較結合回路
11,21 定電流回路
12,22 電流変換回路
13,23 充電回路
14,24 放電リセット回路
31 比較回路
32 結合回路
C1〜C6 第1ないし第6充電用コンデンサ
CLK1〜CLK6 第1ないし第6クロック発生部
CP1〜CP4 第1ないし第4コンパレータ
PWM パルス幅変調信号
SG 信号発生部
ST 基準信号
Claims (11)
- 入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、
所定の周期で定電流を出力させる定電流出力手段と、
この定電流出力手段から出力される定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、
この電流変換手段によって変化された電流を電圧の形で充電するための充電手段と、
この充電手段によって充電された電荷を所定のタイミングで放電させる放電手段と、
上記定電流出力手段から出力される定電流の出力周期と同期した基準信号を発生させるための基準信号発生手段と、
上記充電手段によって充電され、かつ上記定電流出力手段によって定電流が出力されない期間に保持される電圧信号と、上記基準信号発生手段から発生される基準信号とを比較する比較手段と、を備えることを特徴とする、パルス幅変調回路。 - 上記定電流出力手段は、
所定の周期でオン、オフする矩形波信号を発生させるための矩形波信号発生部を有し、かつ上記定電流を、上記矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させる、請求項1に記載のパルス幅変調回路。 - 上記電流変換手段は、一対の差動トランジスタによって構成されており、
上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される、請求項1または2に記載のパルス幅変調回路。 - 上記充電手段は充電用コンデンサによって構成される、請求項1ないし3のいずれかに記載のパルス幅変調回路。
- 上記放電手段は、
上記充電用コンデンサの両端に並列接続されたスイッチングトランジスタと、
上記矩形波信号発生部から出力される矩形波信号に同期し、かつ上記スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させるトリガ信号発生部とによって構成される、請求項1ないし4のいずれかに記載のパルス幅変調回路。 - 上記基準信号は、三角波信号とされ、
上記比較手段の後段に接続され、上記矩形波信号のオン期間またはオフ期間における不要な電圧波形を除去するための除去手段をさらに備える、請求項2ないし5のいずれかに記載のパルス幅変調回路。 - 入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、
所定の周期で第1定電流を出力させる第1定電流出力手段と、
この第1定電流出力手段から出力される第1定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、
この電流変換手段によって変化された電流を電圧の形で充電するための第1充電手段と、
この第1充電手段によって充電された電荷を所定のタイミングで放電させる第1放電手段と、
上記第1定電流出力手段による第1定電流の出力周期と半周期ずれた周期で第2定電流を出力する第2定電流出力手段と、
この第2定電流出力手段から出力される第2定電流を電圧の形で充電するための第2充電手段と、
この第2充電手段によって充電された電荷を所定のタイミングで放電させる第2放電手段と、
上記第1充電手段によって充電され、かつ上記第1定電流出力手段によって第1定電流が出力されない期間に保持される電圧信号と、上記第2充電手段によって充電され、かつ上記第2定電流出力手段によって第2定電流が出力されない期間に保持される電圧信号とを比較する比較手段と、を備えることを特徴とする、パルス幅変調回路。 - 上記第1定電流出力手段は、
所定の周期でオン、オフする矩形波信号を発生させるための第1矩形波信号発生部を有し、かつ上記第1定電流を、上記第1矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させ、
上記第2定電流出力手段は、
上記第1矩形波信号発生部から出力される矩形波信号と半周期ずれた矩形波信号を発生させるための第2矩形波信号発生部を有し、かつ上記第2定電流を、上記第2矩形波信号発生部から出力される矩形波信号のオフ期間またはオン期間に出力させる、請求項7に記載のパルス幅変調回路。 - 上記電流変換手段は、一対の差動トランジスタによって構成され、
上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される、請求項7または8に記載のパルス幅変調回路。 - 上記第1充電手段および第2充電手段は充電用コンデンサによってそれぞれ構成される、請求項7ないし9のいずれかに記載のパルス幅変調回路。
- 上記第1放電手段は、
上記第1充電手段の充電用コンデンサの両端に並列接続された第1スイッチングトランジスタと、
上記第1矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第1スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第1トリガ信号発生部とによって構成されており、
上記第2放電手段は、
上記第2充電手段の充電用コンデンサの両端に並列接続された第2スイッチングトランジスタと、
上記第2矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第2スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第2トリガ信号発生部とによって構成される、請求項7ないし10のいずれかに記載のパルス幅変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002279312A JP2004120212A (ja) | 2002-09-25 | 2002-09-25 | パルス幅変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002279312A JP2004120212A (ja) | 2002-09-25 | 2002-09-25 | パルス幅変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004120212A true JP2004120212A (ja) | 2004-04-15 |
Family
ID=32274360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002279312A Pending JP2004120212A (ja) | 2002-09-25 | 2002-09-25 | パルス幅変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004120212A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065611A (ja) * | 2007-09-10 | 2009-03-26 | Onkyo Corp | パルス幅変調回路及びそれを用いたスイッチングアンプ |
JP2009135718A (ja) * | 2007-11-30 | 2009-06-18 | Onkyo Corp | スイッチングアンプ |
JP2011029859A (ja) * | 2009-07-24 | 2011-02-10 | Onkyo Corp | パルス幅変調回路及びそれを用いたスイッチングアンプ |
-
2002
- 2002-09-25 JP JP2002279312A patent/JP2004120212A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065611A (ja) * | 2007-09-10 | 2009-03-26 | Onkyo Corp | パルス幅変調回路及びそれを用いたスイッチングアンプ |
JP2009135718A (ja) * | 2007-11-30 | 2009-06-18 | Onkyo Corp | スイッチングアンプ |
JP2011029859A (ja) * | 2009-07-24 | 2011-02-10 | Onkyo Corp | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0590903B1 (en) | Output limiter for class-D BICMOS hearing aid output amplifier | |
JP2005322958A (ja) | D級アンプ | |
US6307431B1 (en) | PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator | |
JP4366540B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
JP3820947B2 (ja) | D級増幅器 | |
US6956431B2 (en) | Pulse width modulation amplifier | |
JP4211465B2 (ja) | パルス幅変調回路 | |
US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
JP2004120212A (ja) | パルス幅変調回路 | |
JP2004282352A (ja) | 鋸波発生回路 | |
JP2843728B2 (ja) | パルス幅変調増幅回路 | |
JP3697678B2 (ja) | V/f変換回路 | |
EP2068440B1 (en) | Pulse width modulation circuit and switching amplifier using the same | |
JP3345200B2 (ja) | 位相回路およびこれを用いる色信号処理回路 | |
JP2005057519A (ja) | パルス幅変調回路およびこの回路を備えたスイッチングアンプ | |
JP5713543B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP4752829B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP2010200290A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP5692038B2 (ja) | パルス幅変調回路 | |
JP2010273326A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP3584757B2 (ja) | 波形整形装置 | |
JPS58225718A (ja) | 垂直鋸歯状波発生装置 | |
JP2014127937A (ja) | パルス幅変調回路及びスイッチングアンプ | |
JP2009094555A (ja) | パルス幅変調回路 |