JP2004120212A - パルス幅変調回路 - Google Patents

Abstract

【課題】オーディオ信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、ノイズ信号を除去しつつ、一定の変調周波数を出力させることのできるパルス幅変調回路を提供する。
【解決手段】所定の周期で定電流を出力させる定電流回路１１と、この定電流回路１１から出力される定電流を、オーディオ信号の振幅変化に応じて変化させる電流変換回路１２と、この電流変換回路１２によって変化された電流を電圧の形で充電するための充電回路１３と、この充電回路１３によって充電された電荷を所定のタイミングで放電させる放電リセット回路１４と、定電流回路１１から出力される定電流の出力周期と同期した基準信号ＳＴを発生させるための信号発生部ＳＧと、充電回路１３によって充電され、かつ定電流回路１１によって定電流が出力されない期間に保持される電圧信号と、信号発生部ＳＧから発生される基準信号ＳＴとを比較する比較回路３１とを備える。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえばオーディオアンプに用いられるパルス幅変調回路に関する。
【０００２】
【従来の技術】
従来より、オーディオアンプでは、オーディオ信号をパルス幅変調（ＰＷＭ）してその変調信号を出力するパルス幅変調回路が用いられている（たとえば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−１２４８５９号公報
【０００４】
パルス幅変調回路では、図５に示すように、たとえば信号発信部ＳＧから発信される三角波状の基準信号と、オーディオ出力源ＡＵからのオーディオ信号とを比較器ＣＰによって比較し、その比較結果をパルス幅変調信号ＰＷＭとして出力する。
【０００５】
【発明が解決しようとする課題】
このパルス幅変調回路によると、図６に示すように、入力信号としてのオーディオ信号に、たとえば、パルス性のノイズ信号（図６のＮ参照）が混入する場合がある。このパルス幅変調回路では、比較器ＣＰの動作タイミングによっては、パルス幅変調信号ＰＷＭにジッター（図６のＺ参照）が生じるといった問題点がある。
【０００６】
そこで、このようなジッターを抑制する方法として、図７に示すように、たとえば無安定マルチバイブレータを利用したパルス幅変調回路が用いられている。このパルス幅変調回路では、定電流信号源Ｉからの定電流を２つのトランジスタＱ２１，Ｑ２２からなる差動アンプにそれぞれ分流させ、一方のトランジスタにオーディオ出力源ＡＵからのオーディオ信号を入力させている。このオーディオ信号の振幅変化分を充電用コンデンサＣ１１，Ｃ１２において充電し、所定の電圧値に達したときに放電用トランジスタＱ２３，Ｑ２４をオンさせることにより、充電用コンデンサＣ１１，Ｃ１２に蓄えられた電荷を放電する。そして、この充放電時間に相当するパルス信号をパルス幅変調信号ＰＷＭとして出力している。
【０００７】
上記した無安定マルチバイブレータを利用したパルス幅変調回路によると、オーディオ信号の振幅変化分を充電して積分化している。そのため、突発的なノイズ信号がオーディオ信号に混入されたとしても、その積分値は０となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。
【０００８】
しかしながら、この無安定マルチバイブレータを利用したパルス幅変調回路によれば、パルス幅変調信号は、充電用コンデンサの充放電時間に依存するため、常時一定の変調周波数で出力することができないといったおそれがあった。その結果、上記回路の後段の回路にフィルタ回路を接続するようなことがあれば、フィルタ回路の通過周波数帯域内に、除去するべき変調周波数成分が入ってしまうという問題が生じる。
【０００９】
本発明は、このような事情のもとで考え出されたものであって、ノイズ信号を除去しつつ、一定の変調周波数で出力させることのできるパルス幅変調回路を提供することを、その課題としている。
【００１０】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１１】
本発明の第１の側面によって提供されるパルス幅変調回路は、入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、所定の周期で定電流を出力させる定電流出力手段と、この定電流出力手段から出力される定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、この電流変換手段によって変化された電流を電圧の形で充電するための充電手段と、この充電手段によって充電された電荷を所定のタイミングで放電させる放電手段と、上記定電流出力手段から出力される定電流の出力周期と同期した基準信号を発生させるための基準信号発生手段と、上記充電手段によって充電され、かつ上記定電流出力手段によって定電流が出力されない期間に保持される電圧信号と、上記基準信号発生手段から発生される基準信号とを比較する比較手段と、を備えることを特徴としている。
【００１２】
好ましい実施の形態によれば、上記定電流出力手段は、所定の周期でオン、オフする矩形波信号を発生させるための矩形波信号発生部を有し、かつ上記定電流を、上記矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させる。
【００１３】
他の好ましい実施の形態によれば、上記電流変換手段は、一対の差動トランジスタによって構成されており、上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される。
【００１４】
他の好ましい実施の形態によれば、上記充電手段は充電用コンデンサによって構成される。
【００１５】
他の好ましい実施の形態によれば、上記放電手段は、上記充電用コンデンサの両端に並列接続されたスイッチングトランジスタと、上記矩形波信号発生部から出力される矩形波信号に同期し、かつ上記スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させるトリガ信号発生部とによって構成される。
【００１６】
他の好ましい実施の形態によれば、上記基準信号は、三角波信号とされ、上記比較手段の後段に接続され、上記矩形波信号のオン期間またはオフ期間における不要な電圧波形を除去するための除去手段をさらに備える。
【００１７】
本発明によれば、定電流出力手段によってたとえば矩形波信号のオフ期間に、一対の差動トランジスタによって構成される電流変換手段に向けて定電流が流される。一対の差動トランジスタのうち一方の差動トランジスタに入力信号（たとえばオーディオ信号）が入力されるため、このオーディオ信号の振幅変化によって一対の差動トランジスタに流れる電流が交互に変化する。この電流変化分は、充電用コンデンサからなる充電手段によって上記矩形波信号のオフ期間において充電される。
【００１８】
続いて、矩形波信号のオン期間では、定電流出力手段によって定電流は一対の差動トランジスタに流れず、この期間においては、充電手段によって充電された電荷（充電用コンデンサの端子電圧）が保持される。次いで、矩形波信号のオフ期間にはいると、たとえばその直後にトリガ信号発生部によって出力されるトリガ信号に基づいて、充電手段によって充電された電荷が放電される。その後、再び、定電流出力手段によって一対の差動トランジスタに向けて定電流が流される。
【００１９】
そして、充電されかつ保持された電圧信号と、上記矩形波信号に同期した、たとえば三角波信号からなる基準信号とが比較手段によって比較され、その比較結果を出力することにより、オーディオ信号の振幅に応じたパルス幅に変調されたパルス幅変調信号が得られることになる。
【００２０】
上記回路構成および回路動作によれば、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は０となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号として出力されるため、パルス幅変調信号は、一定の変調周波数が保持されて出力されることになる。したがって、ノイズ信号を除去しつつ、一定の変調周波数で出力させることのできるパルス幅変調回路を提供することができる。
【００２１】
本発明の第２の側面によって提供されるパルス幅変調回路は、入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、所定の周期で第１定電流を出力させる第１定電流出力手段と、この第１定電流出力手段から出力される第１定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、この電流変換手段によって変化された電流を電圧の形で充電するための第１充電手段と、この第１充電手段によって充電された電荷を所定のタイミングで放電させる第１放電手段と、上記第１定電流出力手段による第１定電流の出力周期と半周期ずれた周期で第２定電流を出力する第２定電流出力手段と、この第２定電流出力手段から出力される第２定電流を電圧の形で充電するための第２充電手段と、この第２充電手段によって充電された電荷を所定のタイミングで放電させる第２放電手段と、上記第１充電手段によって充電され、かつ上記第１定電流出力手段によって第１定電流が出力されない期間に保持される電圧信号と、上記第２充電手段によって充電され、かつ上記第２定電流出力手段によって第２定電流が出力されない期間に保持される電圧信号とを比較する比較手段と、を備えることを特徴としている。
【００２２】
好ましい実施の形態によれば、上記第１定電流出力手段は、所定の周期でオン、オフする矩形波信号を発生させるための第１矩形波信号発生部を有し、かつ上記第１定電流を、上記第１矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させ、上記第２定電流出力手段は、上記第１矩形波信号発生部から出力される矩形波信号と半周期ずれた矩形波信号を発生させるための第２矩形波信号発生部を有し、かつ上記第２定電流を、上記第２矩形波信号発生部から出力される矩形波信号のオフ期間またはオン期間に出力させる。
【００２３】
他の好ましい実施の形態によれば、上記電流変換手段は、一対の差動トランジスタによって構成され、上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される。
【００２４】
他の好ましい実施の形態によれば、上記第１充電手段および第２充電手段は充電用コンデンサによってそれぞれ構成される。
【００２５】
他の好ましい実施の形態によれば、上記第１放電手段は、上記第１充電手段の充電用コンデンサの両端に並列接続された第１スイッチングトランジスタと、上記第１矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第１スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第１トリガ信号発生部とによって構成されており、上記第２放電手段は、上記第２充電手段の充電用コンデンサの両端に並列接続された第２スイッチングトランジスタと、上記第２矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第２スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第２トリガ信号発生部とによって構成される。
【００２６】
本発明によれば、第１定電流出力手段、電流変換手段、第１充電手段、および第１放電手段は、本発明の第１の側面によって提供されるパルス幅変調回路における定電流出力手段、電流変換手段、充電手段、および放電手段と同様の構成であるため、これらによって取得される電圧信号と同様の電圧信号が得られる。
【００２７】
一方、第２定電流出力手段では、第１定電流出力手段による矩形波信号と半周期ずれた矩形波信号のオフ期間に定電流が流される。この定電流は、直接的に充電用コンデンサからなる第２充電手段によって充電される。
【００２８】
続いて、矩形波信号のオン期間では、第２充電手段によって充電された電荷（充電用コンデンサの端子電圧）が保持される。次いで、矩形波信号のオフ期間にはいると、たとえばその直後にトリガ信号発生部によって出力されるトリガ信号に基づいて、第２充電手段によって充電された電荷が放電される。その後、再び、第２定電流出力手段によって定電流が流される。
【００２９】
すなわち、第２充電手段における充電電位を、入力信号（たとえばオーディオ信号）の振幅変化に相当する電圧を充電する第１充電手段における充電電位に比べ、大きくなるように設定すれば、上記第２定電流出力手段、第２充電手段、および第２放電手段によって、本発明の第１の側面によって提供されるパルス幅変調回路における基準信号（三角波信号）に相当する信号が生成されることになる。そして、充電されかつ保持された電圧信号と、この基準相当信号とが比較手段によって比較され、その比較結果を出力することにより、オーディオ信号の振幅に応じたパルス幅に変調されたパルス幅変調信号が得られることになる。
【００３０】
この本発明の第２の側面によって提供されるパルス幅変調回路においても、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は０となるので、パルス幅変調信号におけるノイズ信号の影響を抑制することができる。また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号として出力されるため、パルス幅変調信号は、一定の変調周波数が保持されて出力されることになる。さらに、このパルス幅変調回路では、基準信号をトランジスタやコンデンサといった安価な部品で生成することができ、本発明の第１の側面によって提供されるパルス幅変調回路における構成に比べ、比較的高価な基準信号発生手段や除去手段を省略することができ、部品コストの低減化を図ることができるとともに、回路構成の容易化を図ることができる。
【００３１】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００３２】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００３３】
＜第１実施形態＞
図１は、本発明の第１実施形態に係るパルス幅変調回路の概略回路図である。図２は、このパルス幅変調回路の各点における波形を示す図である。このパルス幅変調回路は、入力信号（本実施形態では、オーディオ信号とする）をそれに応じたパルス幅を有するパルス信号に変調するものである。なお、このパルス幅変調回路は、第１回路１と、この第１回路１とほぼ同様の構成の第２回路２と、それらの回路１，２の出力を比較結合するための比較結合回路３とによって構成されている。
【００３４】
第１回路１は、定電流回路１１と、電流変換回路１２と、充電回路１３と、放電用リセット回路１４とによって大略構成されている。比較結合回路３は、比較回路３１と、結合回路３２とによって構成されている。
【００３５】
定電流回路１１は、後段の電流変換回路１２に向けて定電流を流すためのものであり、第１クロック発生部ＣＬＫ１と、それに接続されたＰＮＰ型の第１トランジスタＱ１と、抵抗Ｒ１とによって構成されている。
【００３６】
接続構成を説明すると、電源電圧端子Ｖ_０が第１クロック発生部ＣＬＫ１の一端に接続されているとともに、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は、第１トランジスタＱ１のエミッタ端子に接続され、このベース端子は、第１クロック発生部ＣＬＫ１の他端に接続されている。
【００３７】
第１クロック発生部ＣＬＫ１は、後述する基準信号（三角波信号）に同期した矩形波信号（図２（ａ）　参照）を出力する。上記接続構成により、矩形波信号の「ＬＯＷ」の期間に、第１トランジスタＱ１がオンし、後段の電流変換回路１２に対して定電流ｉが流れる。
【００３８】
電流変換回路１２は、定電流回路１１からの定電流ｉを、オーディオ信号の振幅変化に応じて変化させるものであり、いわゆる差動トランジスタを構成するＰＮＰ型の第２および第３トランジスタＱ２，Ｑ３と、複数の抵抗Ｒ２〜Ｒ４とによって構成されている。
【００３９】
接続構成を説明すると、定電流回路１１の第１トランジスタＱ１のコレクタ端子は、並列接続された抵抗Ｒ２，Ｒ３の各一端に接続されている。抵抗Ｒ２の他端は、第２トランジスタＱ２のエミッタ端子に接続され、第２トランジスタＱ２のベース端子には、抵抗Ｒ４の一端が接続されている。抵抗Ｒ４の他端には、オーディオ信号が出力されるオーディオ出力源ＡＵが接続されている。一方、抵抗Ｒ３の他端は、第３トランジスタＱ３のエミッタ端子に接続され、第３トランジスタＱ３のベース端子は、グランドに接地されている（または、第３トランジスタＱ３のベース端子は、第２トランジスタＱ２と同様に、図示しないオーディオ出力源が接続されていてもよく、この場合には、第２トランジスタＱ２に入力されるオーディオ信号の反転信号が入力され得る。）。
【００４０】
この電流変換回路１２では、定電流回路１１から流された定電流ｉが第２および第３トランジスタＱ２，Ｑ３に向けて分流される。そして、一方の第２トランジスタＱ２には、オーディオ出力源ＡＵからのオーディオ信号（図２（ｃ）　参照）が入力される。このオーディオ信号の振幅に応じて、第２および第３トランジスタＱ２，Ｑ３に流れる電流が変化する。
【００４１】
充電回路１３は、電流変換回路１２において変化された電流を電圧の形で充電するものであり、第１および第２充電用コンデンサＣ１，Ｃ２によって構成されている。
【００４２】
第１充電用コンデンサＣ１は、放電用リセット回路１４の第４トランジスタＱ４（後述）のコレクタ、エミッタ間に並列接続されている。また、第２充電用コンデンサＣ２は、放電用リセット回路１４の第５トランジスタＱ５（後述）のコレクタ、エミッタ間に並列接続されている。なお、実際に充電回路として機能するのは第２充電用コンデンサＣ２であって、第１充電用コンデンサＣ１は、充電回路としての回路バランスをとるために設けられたものである。
【００４３】
放電用リセット回路１４は、充電回路１３によって充電された電荷を所定のタイミングで放電するものであり、第２クロック発生部ＣＬＫ２と、スイッチングトランジスタとしてのＮＰＮ型の第４および第５トランジスタＱ４，Ｑ５と、複数の抵抗Ｒ５，Ｒ６とによって構成されている。
【００４４】
接続構成を説明すると、第４トランジスタＱ４のコレクタ端子は、電流変換回路１２における第２トランジスタＱ２のコレクタ端子に接続されている。第４トランジスタＱ４のベース端子は、抵抗Ｒ５の一端に接続され、抵抗Ｒ５の他端は、第２クロック発生部ＣＬＫ２の一端に接続されている。第２クロック発生部ＣＬＫ２の他端および第４トランジスタＱ４のエミッタ端子は、グランド端子Ｖ_１に接地されている。
【００４５】
また、第５トランジスタＱ５のコレクタ端子は、電流変換回路１２の第３トランジスタＱ３のコレクタ端子に接続されている。第５トランジスタＱ５のベース端子は、抵抗Ｒ６の一端に接続され、抵抗Ｒ６の他端は、抵抗Ｒ５と同様に、第２クロック発生部ＣＬＫ２の一端に接続されている。第５トランジスタＱ５のエミッタ端子は、グランド端子Ｖ_１に接地されている。
【００４６】
第２クロック発生部ＣＬＫ２は、図２（ｂ）　に示すように、定電流回路１１における第１クロック発生部ＣＬＫ１と同期し、第１クロック発生部ＣＬＫ１から出力される方形波信号の立下りで「ＨＩＧＨ」を示すエッジトリガ信号を出力する。第４および第５トランジスタＱ４，Ｑ５は、このエッジトリガ信号が出力されることによりオン動作し、第１および第２充電用コンデンサＣ１，Ｃ２によって蓄えられていた電荷を放電させる。
【００４７】
一方、第２回路２は、第１回路１と同様の回路構成とされ、定電流回路２１と、電流変換回路２２と、充電回路２３と、放電用リセット回路２４とによって構成されている。
【００４８】
第２回路２の定電流回路２１は、第３クロック発生部ＣＬＫ３と、それに接続されたＰＮＰ型の第６トランジスタＱ６と、抵抗Ｒ７とによって構成されている。第３クロック発生部ＣＬＫ３、第６トランジスタＱ６、および抵抗Ｒ７は、第１回路１における定電流回路１１の第１クロック発生部ＣＬＫ１、第１トランジスタＱ１、および抵抗Ｒ１にそれぞれ対応し、その接続構成および動作は、第１回路１の定電流回路１１と同様であるので、説明を省略する。
【００４９】
第３クロック発生部ＣＬＫ３は、図２（ｈ）　に示すように、第１クロック発生部ＣＬＫ１と同期し、これから出力される方形波信号に対して半周期遅れた方形波信号を出力する。
【００５０】
電流変換回路２２は、差動トランジスタを構成する第７および第８トランジスタＱ７，Ｑ８と、複数の抵抗Ｒ８〜Ｒ１０とによって構成されている。第７および第８トランジスタＱ７，Ｑ８および抵抗Ｒ８〜Ｒ１０は、第１回路１における電流変換回路１２の第２および第３トランジスタＱ２，Ｑ３および抵抗Ｒ２〜Ｒ４にそれぞれ対応し、その接続構成および動作は、第１回路１の電流変換回路１２と同様であるので、説明を省略する。
【００５１】
充電回路２３は、第３および第４充電用コンデンサＣ３，Ｃ４によって構成されている。第３および第４充電用コンデンサＣ３，Ｃ４は、第１回路１における充電回路１３の第１および第２充電用コンデンサＣ１，Ｃ２にそれぞれ対応し、それらの接続構成および動作は、第１回路１の充電回路１３と同様であるので、説明を省略する。
【００５２】
放電用リセット回路２４は、第４クロック発生部ＣＬＫ４と、第９および第１０トランジスタＱ９，Ｑ１０と、複数の抵抗Ｒ１１，Ｒ１２とによって構成されている。第４クロック発生部ＣＬＫ４、第９および第１０トランジスタＱ９，Ｑ１０、および複数の抵抗Ｒ１１，Ｒ１２は、第１回路１の放電用リセット回路１４に対応し、それらの接続構成は、第１回路１の放電用リセット回路１４と同様であるので、説明を省略する。
【００５３】
第４クロック発生部ＣＬＫ４は、図２（ｉ）　に示すように、定電流回路２１における第３クロック発生部ＣＬＫ３と同期し、第３クロック発生部ＣＬＫ３から出力される方形波信号の立下りで「ＨＩＧＨ」を示すエッジトリガ信号を出力する。第９および第１０トランジスタＱ９，Ｑ１０は、このエッジトリガ信号が出力されることによりオン動作し、第３および第４充電用コンデンサＣ３，Ｃ４によって蓄えられていた電荷を放電させる。
【００５４】
比較結合回路３における比較回路３１は、第１回路１の出力信号と基準信号（後述）とを、および第２回路２の出力信号と基準信号とを、それぞれ比較するためのものであり、第１回路１の出力に対応した第１コンパレータＣＰ１と、第２回路２の出力に対応した第２コンパレータＣＰ２と、基準信号を発生する信号発生部ＳＧとによって構成されている。
【００５５】
接続構成を説明すると、第１コンパレータＣＰ１の正極側入力端子には、第１回路１の電流変換回路１２における第３トランジスタＱ３のコレクタ端子（図１における点Ｐ１参照）が接続され、第１コンパレータＣＰ１の負極側入力端子には、信号発生部ＳＧの出力端が接続されている。
【００５６】
一方、第２コンパレータＣＰ２の正極側入力端子には、第２回路２の電流変換回路２２における第８トランジスタＱ８のコレクタ端子（点Ｐ２参照）が接続され、第２コンパレータＣＰ２の負極側入力端子には、信号発生部ＳＧの出力が接続されている。すなわち、信号発生部ＳＧは、第１コンパレータＣＰ１および第２コンパレータＣＰ２に対して共通に用いられている。
【００５７】
信号発生部ＳＧは、図２（ｄ）　に示すように、第１回路１における定電流回路１１のクロック発生部ＣＬＫ１から出力される矩形波信号と同期した、基準信号としての三角波信号ＳＴを発生させる。
【００５８】
結合回路３２は、比較回路３１における第１および第２コンパレータＣＰ１，ＣＰ２の両出力を結合するためのものであり、第１ＡＮＤ回路Ａ１と、第５クロック発生部ＣＬＫ５と、第２ＡＮＤ回路Ａ２と、第６クロック発生部ＣＬＫ６と、ＯＲ回路Ｅ１とによって構成されている。
【００５９】
接続構成を説明すると、第１ＡＮＤ回路Ａ１の一方の入力端子には、比較回路３１の第１コンパレータＣＰ１の出力端子が接続され、第１ＡＮＤ回路Ａ１の他方の入力端子には、第５クロック発生部ＣＬＫ５の出力が接続されている。
【００６０】
一方、第２ＡＮＤ回路Ａ２の一方の入力端子には、比較回路３１の第２コンパレータＣＰ２の出力端子が接続され、第２ＡＮＤ回路Ａ２の他方の入力端子には、第６クロック発生部ＣＬＫ６の出力が接続されている。そして、第１ＡＮＤ回路Ａ１の出力と、第２ＡＮＤ回路Ａ２の出力とは、ともにＯＲ回路Ｅ１の入力端子に接続され、ＯＲ回路Ｅ１の出力端子からパルス幅変調信号ＰＷＭが出力される構成とされている。
【００６１】
第５クロック発生部ＣＬＫ５は、図２（ｆ）　に示すように、第１クロック発生部ＣＬＫ１の出力と同期し、かつ同様の矩形波信号を出力する。第６クロック発生部ＣＬＫ６は、図２（ｋ）　に示すように、第３クロック発生部ＣＬＫ３の出力と同期し、かつ同様の矩形波信号を出力する。
【００６２】
次に、このパルス幅変調回路における動作を説明する。
【００６３】
このパルス幅変調回路では、オーディオ信号がそれに応じたパルス幅を有するパルス信号に変調される。まず、第１回路１の定電流回路１１では、第１クロック発生部ＣＬＫ１から方形波信号が出力され（図２（ａ）参照）、その方形波信号が「ＬＯＷ」のとき、第１トランジスタＱ１がオンし、電流変換回路１２に対して一定の電流値ｉを流す。
【００６４】
電流変換回路１２では、差動トランジスタを構成する第２および第３トランジスタＱ２，Ｑ３に向けて、定電流回路１１からの定電流ｉが分流される。すなわち、第２トランジスタＱ２側に流れる電流をｉ_１とすると、第３トランジスタＱ３側に流れる電流は、（ｉ−ｉ_１）となる。このとき、オーディオ出力源ＡＵからは、入力信号ＩＮＰＵＴとしてのオーディオ信号が第２トランジスタＱ２のベース端子に入力され（図２（ｃ）　参照）、このオーディオ信号の振幅に応じて、第２および第３トランジスタＱ２，Ｑ３に流れる電流が互いに差分の関係を維持しながら変化する。
【００６５】
そして、第３トランジスタＱ３に流れる電流は、図２（ｅ）　に示すように、第１クロック発生部ＣＬＫ１の方形波信号が「ＬＯＷ」のとき、充電回路１３の第２充電用コンデンサＣ２において電圧の形で充電される。すなわち、第２充電用コンデンサＣ２の両端電圧は、この充電期間における積分値に比例した電圧とされる。続いて、第１クロック発生部ＣＬＫ１の方形波信号が「ＨＩＧＨ」になると、定電流回路１１の第１トランジスタＱ１がオフし、電流変換回路１２に対して電流の出力を停止する。したがって、この「ＨＩＧＨ」の期間では、第２充電用コンデンサＣ２の充電電圧は保持される。なお、この保持された充電電位が、この期間におけるオーディオ信号の振幅値に相当する。
【００６６】
第１クロック発生部ＣＬＫ１の矩形波信号が「ＬＯＷ」になる瞬間、すなわち、矩形波信号の立下りにおいては、第２クロック発生部ＣＬＫ２からエッジトリガ信号が出力される（図２（ｂ）　参照）。この第２クロック発生部ＣＬＫ２によるエッジトリガ信号が「ＨＩＧＨ」のとき、第４および第５トランジスタＱ４，Ｑ５のベース端子に流れ、両トランジスタＱ４，Ｑ５は、互いにオンする。
【００６７】
これにより、充電回路１３の第１および第２充電用コンデンサＣ１，Ｃ２において充電された電荷が一気に放電する。この結果、第３トランジスタＱ３のコレクタ端子の出力は（図１の点Ｐ１参照）、図２（ｅ）　に示すような略のこぎり波状の波形であって、その振幅はオーディオ信号の波形に応じて変化するようになる。
【００６８】
第３トランジスタＱ３のコレクタ端子の出力は、比較回路３１における第１コンパレータＣＰ１に入力され、信号発生部ＳＧから出力される三角波信号ＳＴ（図２（ｄ）　参照）と比較される。第１コンパレータＣＰ１の出力は、第３トランジスタＱ３のコレクタ端子の出力が三角波信号より振幅が大きいとき、「ＨＩＧＨ」が出力され、三角波信号より振幅が小さいとき、「ＬＯＷ」が出力される。
【００６９】
第１コンパレータＣＰ１の出力は、結合回路３２における第１ＡＮＤ回路Ａ１によって、クロック発生部ＣＬＫ５の方形波信号（図２（ｆ）　参照）との論理積が演算される。すなわち、第１ＡＮＤ回路Ａ１の出力は（点Ｐ３参照）、第１クロック発生部ＣＬＫ１の矩形波信号の「ＬＯＷ」の期間における波形が除去された形で出力される。その結果、第１ＡＮＤ回路Ａ１の出力は、図２（ｇ）　に示すパルス状の波形となる。
【００７０】
一方、第２回路２では、第１回路１と同様の動作が行われ、第９トランジスタＱ９のコレクタ端子の出力は（点Ｐ２参照）、図２（ｊ）　に示すような略のこぎり波状の波形であって、かつその振幅はオーディオ信号の波形に応じて変化するようになる。
【００７１】
第９トランジスタＱ９のコレクタ端子の出力は、比較回路３１における第２コンパレータＣＰ２に入力され、信号発生部ＳＧから出力される三角波信号ＳＴ（図２（ｄ）　参照）と比較される。
【００７２】
第２コンパレータＣＰ２の出力は、結合回路３２における第２ＡＮＤ回路Ａ２によって、クロック発生部ＣＬＫ６の方形波信号（図２（ｋ）　参照）との論理積が演算される。すなわち、第２ＡＮＤ回路Ａ２の出力は（点Ｐ４参照）、第３クロック発生部ＣＬＫ３の矩形波信号の「ＬＯＷ」の期間における波形が除去された形で出力される。その結果、第２ＡＮＤ回路Ａ２の出力は、図２（ｌ）　に示すパルス状の波形となる。ただし、第２ＡＮＤ回路Ａ２の出力は、第３クロック発生部ＣＬＫ３の矩形波信号（図２（ｈ）　参照）が第１クロック発生部ＣＬＫ１の矩形波信号（図２（ａ）　参照）に対して半周期ずれた出力とされているため、比較回路３１の第１コンパレータＣＰ１の出力（図２（ｇ）　参照）とは、半周期ずれた波形となる。
【００７３】
そして、第１ＡＮＤ回路Ａ１と第２ＡＮＤ回路Ａ２との出力は、ＯＲ回路Ｅ１に入力され、図２（ｍ）　に示すような、合成された波形となり、これがパルス幅変調信号ＰＷＭとされる。
【００７４】
このように、上記パルス幅変調回路によれば、オーディオ信号に突発性のノイズ信号が混入されても、オーディオ信号の振幅値の変化に相当する電流値を充電することにより積分化しているため、ノイズ信号は、積分値０となるため、このパルス幅変調回路においてノイズ信号の影響を除去することができる。
【００７５】
また、オーディオ信号の振幅値に相当する電圧信号を、それを出力させるための方形波信号に同期した基準信号と比較して、その比較結果をパルス幅変調信号ＰＷＭとしているため、パルス幅変調信号ＰＷＭは、常時、一定の変調周波数で出力されることになる。そのため、従来のパルス幅変調回路（図７参照）において生じていた変調周波数の変動を防止することができる。
【００７６】
なお、上記パルス幅変調回路によれば、このパルス幅変調回路を第１回路１、比較回路３１の一部、および結合回路３２の一部のみで構成し、第１ＡＮＤ回路Ａ１の出力（図２（ｇ）　参照）をパルス幅変調信号ＰＷＭとしてもよい。あるいは、このパルス幅変調回路を第２回路２、比較回路３１の一部、および結合回路３２の一部のみで構成し、第２ＡＮＤ回路Ａ２の出力（図２（ｌ）　参照）をパルス幅変調信号ＰＷＭとしてもよい。しかしながら、このように構成すれば、パルス幅変調信号ＰＷＭとして間引きされた波形となり、パルス幅のデューティが最大でも５０％しかならないため、オーディオ信号の再現性を高める上では、上記実施形態で示したように、第１回路１、第２回路２、および比較結合回路３を備えた構成がより望ましい。
【００７７】
＜第２実施形態＞
図３は、本発明の第２実施形態に係るパルス幅変調回路の概略回路図である。なお、以下では、第１実施形態の回路構成と異なる点について主に説明する。
【００７８】
本第２実施形態に係るパルス幅変調回路の第１回路１′は、図３に示すように、第１実施形態に係る第１回路１の構成に加え、定電流回路１６と、充電回路１７と、放電リセット回路１８とが新たに追加された構成とされている。また、本第２実施形態に係る第２回路２′は、第１実施形態に係る第２回路２の構成に加え、定電流回路２６と、充電回路２７と、放電リセット回路２８とが新たに追加された構成とされている。さらに、本第２実施形態では、比較結合回路３に代えて、比較結合回路３３が備えられている。
【００７９】
定電流回路１６は、ＮＰＮ型の第１１トランジスタＱ１１と、抵抗Ｒ１３とによって構成されている。具体的な接続構成は、電源電圧端子Ｖ_０に抵抗Ｒ１３の一端が接続され、抵抗Ｒ１３の他端には、第１１トランジスタＱ１１のエミッタ端子が接続されている。第１１トランジスタＱ１１のベース端子には、定電流回路１１の第１クロック発生部ＣＬＫ１の他端が接続されている。この構成により、後段の充電回路１７には、第１クロック発生部ＣＬＫ１から出力される矩形波信号が「ＬＯＷ」のとき、定電流が流れる。
【００８０】
充電回路１７は、定電流回路１６から出力される定電流を電圧の形で充電するものであり、第５充電用コンデンサＣ５によって構成されている。第５充電用コンデンサＣ５は、放電リセット回路１８の第１２トランジスタＱ１２（後述）のコレクタ・エミッタ間に並列接続されている。
【００８１】
放電リセット回路１８は、充電回路１７によって充電された電荷を所定のタイミングで放電するものであり、ＮＰＮ型の第１２トランジスタＱ１２と、抵抗Ｒ１４とによって構成されている。接続構成を説明すると、第１２トランジスタＱ１２のコレクタ端子には、定電流回路１６の第１１トランジスタＱ１１のコレクタ端子が接続され、第１２トランジスタＱ１２のエミッタ端子は、グランド端子Ｖ_１に接地されている。また、第１２トランジスタＱ１２のベース端子は、抵抗Ｒ１４の一端が接続、抵抗Ｒ１４の他端は、第１回路１における放電リセット回路１４の第２クロック発生部ＣＬＫ２の一端に接続されている。
【００８２】
一方、第２回路２′における定電流回路２６は、ＮＰＮ型の第１３トランジスタＱ１３と、抵抗Ｒ１５とによって構成されている。具体的な接続構成は、電源電圧端子Ｖ_０に抵抗Ｒ１５の一端が接続され、抵抗Ｒ１５の他端には、第１３トランジスタＱ１３のコレクタ端子が接続されている。第１３トランジスタＱ１３のベース端子には、定電流回路２１の第３クロック発生部ＣＬＫ３の他端が接続されている。
【００８３】
充電回路２７は、充電回路１７と同様に、第６充電用コンデンサＣ６からなり、放電リセット回路２８における第１４トランジスタＱ１４（後述）のコレクタ・エミッタ間に並列接続されている。
【００８４】
放電リセット回路２８は、放電リセット回路１８と同様に、ＮＰＮ型の第１４トランジスタＱ１４と、抵抗Ｒ１６とによって構成されている。接続構成を説明すると、第１４トランジスタＱ１４のコレクタ端子には、定電流回路２６の第１３トランジスタＱ１３のコレクタ端子が接続され、第１４トランジスタＱ１４のエミッタ端子は、グランド端子Ｖ_１に接地されている。また、第１４トランジスタＱ１４のベース端子は、抵抗Ｒ１６の一端が接続され、抵抗Ｒ１６の他端は、第２回路２における放電リセット回路２４の第４クロック発生部ＣＬＫ４の一端に接続されている。
【００８５】
比較結合回路３３は、第３コンパレータＣＰ３と、第４コンパレータＣＰ４と、ＯＲ回路Ｅ２とによって構成されている。接続構成を説明すると、第３コンパレータＣＰ３の正極側入力端子には、第１回路１′の電流変換回路１２における第３トランジスタＱ３のコレクタ端子の出力（図３における点Ｐ１参照）が接続され、第３コンパレータＣＰ３の負極側入力端子には、第２回路２′の定電流回路２６における第１３トランジスタＱ１３のコレクタ端子の出力（点Ｐ５参照）が接続されている。
【００８６】
一方、第４コンパレータＣＰ４の正極側入力端子には、第２回路２′の電流変換回路２２における第８トランジスタＱ８のコレクタ端子の出力（点Ｐ２参照）が接続され、第４コンパレータＣＰ４の負極側入力端子には、第１回路１′の定電流回路１６における第１１トランジスタＱ１１のコレクタ端子の出力（点Ｐ６参照）が接続されている。
【００８７】
第３コンパレータＣＰ３および第４コンパレータＣＰ４の出力端子は、ＯＲ回路Ｅ２の各入力端子に接続されている。ＯＲ回路Ｅ２の出力端子からパルス幅変調信号ＰＷＭが出力される構成とされている。
【００８８】
次に、このパルス幅変調回路における動作を、図４に示す波形図を参照して説明する。
【００８９】
第１回路１′の定電流回路１６では、第１実施形態で説明したように、第１クロック発生部ＣＬＫ１から方形波信号（図４（ａ）　参照）が出力され、その方形波信号が「ＬＯＷ」のとき、第２充電用コンデンサＣ２によって、オーディオ信号（図４（ｃ）　参照）の振幅変化に応じた電圧が充電される。第１クロック発生部ＣＬＫ１からの方形波信号が「ＨＩＧＨ」のとき、第２充電用コンデンサＣ２の両端電圧は保持され、放電リセット回路１４の第２クロック発生部ＣＬＫ２からのエッジトリガ信号（図４（ｂ）　参照）によって、第２充電用コンデンサＣ２によって充電された電荷が放電される。したがって、図３の点Ｐ１では、図４（ｄ）　に示す略のこぎり状の波形となる。
【００９０】
一方、第２回路２′の定電流回路２６では、第３クロック発生部ＣＬＫ３から第１クロック発生部ＣＬＫ１の出力と半周期遅れた方形波信号（図４（ｅ）　参照）が出力され、その方形波信号が「ＬＯＷ」のとき、第１３トランジスタＱ１３がオンし、充電回路２７に対して定電流を流す。
【００９１】
充電回路２７の第６充電用コンデンサＣ６では、第３クロック発生部ＣＬＫ３から出力される方形波信号が「ＬＯＷ」のとき、定電流回路２６からの定電流が電圧の形で充電される。この場合の充電電位は、第１実施形態のように電流変換回路１２が設けられていないため、充電回路１３の第２充電用コンデンサＣ２における充電電位より高いものとなる。
【００９２】
続いて、第３クロック発生部ＣＬＫ３の方形波信号が「ＨＩＧＨ」になると、第６充電用コンデンサＣ６の充電電位は保持される。そして、第２回路２′の放電リセット回路２４における第４クロック発生部ＣＬＫ４からエッジトリガ信号（図４（ｆ）　参照）が出力されると、第６充電用コンデンサＣ６に蓄えられていた電荷が放電する。
【００９３】
したがって、第１３トランジスタＱ１３のコレクタ端子の出力波形は、図４（ｇ）　の点線で示すような、略のこぎり波状であって、かつ第３トランジスタＱ３のコレクタ端子の出力より、振幅の大きい波形となる。すなわち、第１３トランジスタＱ１３のコレクタ端子の出力信号は、第１実施形態における基準信号に相当するものとなる。
【００９４】
比較結合回路３３の第３コンパレータＣＰ３によって、第３トランジスタＱ３のコレクタ端子の出力（点Ｐ１参照）と、第１３トランジスタＱ１３のコレクタ端子の出力（点Ｐ５参照）とが比較され、前者が後者より大きいとき、第３コンパレータＣＰ３の出力が「ＨＩＧＨ」となる。したがって、第３コンパレータＣＰ３の出力（点Ｐ７参照）は、図４（ｈ）　に示すパルス状の波形となる。
【００９５】
一方、第２回路２′の定電流回路２１では、第１実施形態で説明したように、第３クロック発生部ＣＬＫ３から方形波信号（図４（ｅ）　参照）が出力され、その方形波信号が「ＬＯＷ」のとき、第４充電用コンデンサＣ４によって、オーディオ信号（図４（ｃ）　参照）の振幅変化に応じた電圧が充電される。第３クロック発生部ＣＬＫ３からの方形波信号が「ＨＩＧＨ」のとき、第４充電用コンデンサＣ４の両端電圧は保持され、放電リセット回路２４の第４クロック発生部ＣＬＫ４からのエッジトリガ信号（図４（ｆ）　参照）によって、第４充電用コンデンサＣ４によって充電された電荷が放電される。したがって、図３の点Ｐ２では、図４（ｉ）　の実線で示す略のこぎり状の波形となる。
【００９６】
第１回路１′の定電流回路１６では、第１クロック発生部ＣＬＫ１から方形波信号（図４（ａ）　参照）が出力され、その方形波信号が「ＬＯＷ」のとき、第１１トランジスタＱ１１がオンし、充電回路１７に対して定電流を流す。
【００９７】
充電回路１７の第５充電用コンデンサＣ５では、第１クロック発生部ＣＬＫ１から出力される方形波信号が「ＬＯＷ」のとき、定電流回路１６からの定電流が電圧の形で充電される。この場合の充電電位は、第１実施形態のように電流変換回路２２が設けられていないため、第４充電用コンデンサＣ４で蓄えられる充電電位より高いものとなる。
【００９８】
次いで、第１クロック発生部ＣＬＫ１の方形波信号が「ＨＩＧＨ」のとき、第５充電用コンデンサＣ５の充電電圧は保持される。また、第１回路１′の放電リセット回路１４における第２クロック発生部ＣＬＫ２からエッジトリガ信号（図４（ｂ）　参照）が出力されると、第５充電用コンデンサＣ５に蓄えられていた電荷が放電する。
【００９９】
したがって、第１１トランジスタＱ１１のコレクタ端子の出力波形は、図４（ｉ）　の点線に示すような、略のこぎり波状であって、かつ第８トランジスタＱ８のコレクタ端子の出力より、振幅の大きい波形となる。すなわち、第１１トランジスタＱ１１のコレクタ端子の出力信号は、第１実施形態における基準信号に相当するものとなる。
【０１００】
比較結合回路３３の第４コンパレータＣＰ４によって、第８トランジスタＱ８のコレクタ端子の出力（図３の点Ｐ２参照）と、第１１トランジスタＱ１１のコレクタ端子の出力（点Ｐ６参照）とが比較され、前者が後者より大きいとき、第４コンパレータＣＰ４の出力が「ＨＩＧＨ」となる。したがって、第４コンパレータＣＰ４の出力（点Ｐ８参照）は、図４（ｊ）　に示す波形となる。
【０１０１】
そして、第３コンパレータＣＰ３および第４コンパレータＣＰ４の出力は、ＯＲ回路Ｅ２に入力され、図４（ｋ）　に示すような、合成された波形となり、これがパルス幅変調信号ＰＷＭとされる。
【０１０２】
このように、第２実施形態においても、オーディオ信号に突発的なノイズ信号が混入したとしても、オーディオ信号の振幅の変化分を充電して積分化するため、ノイズ信号における積分値は０となるので、パルス幅変調信号ＰＷＭにおけるノイズ信号の影響を抑制することができる。
【０１０３】
また、充電されかつ保持された電圧信号は、矩形波信号に同期した基準信号と比較されて、パルス幅変調信号ＰＷＭとして出力されるため、パルス幅変調信号ＰＷＭは、一定の変調周波数が保持されて出力されることになる。
【０１０４】
さらに、この第２実施形態に係るパルス幅変調回路では、基準信号をトランジスタやコンデンサといった安価な部品で生成することができるので、第１実施形態に係るパルス幅変調回路における構成に比べ、比較的高価な基準信号を発生するための信号発生部ＳＧ、第５および第６クロック発生部ＣＬＫ５，ＣＬＫ６、並びに第１および第２ＡＮＤ回路Ａ１，Ａ２等を省略することができ、部品コストの低減化を図ることができるとともに、回路構成の容易化を図ることができる。
【０１０５】
なお、この第２実施形態に係るパルス幅変調回路においては、第１回路１′の定電流回路１１から出力される定電流と、第２回路２′の定電流回路２６から出力される定電流とを等しくし、かつオーディオ信号の振幅が０のときの充電回路１３における充電電位を、定電流回路２６から出力される定電流の１／２に設定しておくと、オーディオ信号の振幅が０のときの充電用第２コンデンサＣ２の両端電圧が充電用第６コンデンサＣ６の１／２となり、デューティ比５０％のパルス幅変調信号を得ることができる。したがって、実際のオーディオ信号が入力されたとき、パルス幅変調信号は、ほぼ０〜１００％で変化するデューティ比で出力され、実際のオーディオ信号に応じた適切な変調出力を取得することができる。
【０１０６】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施形態においては、第１回路１，１′および第２回路２，２′の回路構成例を図１および図３に示したが、これらの具体的な回路構成は、上記した回路構成に限るものではない。
【０１０７】
また、上記実施形態では、電流変換回路に一対の差動トランジスタを用いたが、電流変換回路は、上記構成に限るものではない。差動トランジスタを用いたのは、オーディオ信号の振幅値を正確に取得するのに、オーディオ信号に対する直線性を考慮したためである。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパルス幅変調回路を示す図である。
【図２】図１に示すパルス幅変調回路の各点における信号波形を示す図である。
【図３】第２実施形態に係るパルス幅変調回路を示す図である。
【図４】図３に示すパルス幅変調回路の各点における信号波形を示す図である。
【図５】従来のパルス幅変調回路の一例を示す図である。
【図６】図５に示すパルス幅変調回路の信号波形を示す図である。
【図７】従来の他のパルス幅変調回路の一例を示す図である。
【符号の説明】
１　第１回路
２　第２回路
３　比較結合回路
１１，２１　定電流回路
１２，２２　電流変換回路
１３，２３　充電回路
１４，２４　放電リセット回路
３１　比較回路
３２　結合回路
Ｃ１〜Ｃ６　第１ないし第６充電用コンデンサ
ＣＬＫ１〜ＣＬＫ６　第１ないし第６クロック発生部
ＣＰ１〜ＣＰ４　第１ないし第４コンパレータ
ＰＷＭ　パルス幅変調信号
ＳＧ　信号発生部
ＳＴ　基準信号

Claims (11)

1. 入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、
   所定の周期で定電流を出力させる定電流出力手段と、
   この定電流出力手段から出力される定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、
   この電流変換手段によって変化された電流を電圧の形で充電するための充電手段と、
   この充電手段によって充電された電荷を所定のタイミングで放電させる放電手段と、
   上記定電流出力手段から出力される定電流の出力周期と同期した基準信号を発生させるための基準信号発生手段と、
   上記充電手段によって充電され、かつ上記定電流出力手段によって定電流が出力されない期間に保持される電圧信号と、上記基準信号発生手段から発生される基準信号とを比較する比較手段と、を備えることを特徴とする、パルス幅変調回路。
2. 上記定電流出力手段は、
   所定の周期でオン、オフする矩形波信号を発生させるための矩形波信号発生部を有し、かつ上記定電流を、上記矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させる、請求項１に記載のパルス幅変調回路。
3. 上記電流変換手段は、一対の差動トランジスタによって構成されており、
   上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される、請求項１または２に記載のパルス幅変調回路。
4. 上記充電手段は充電用コンデンサによって構成される、請求項１ないし３のいずれかに記載のパルス幅変調回路。
5. 上記放電手段は、
   上記充電用コンデンサの両端に並列接続されたスイッチングトランジスタと、
   上記矩形波信号発生部から出力される矩形波信号に同期し、かつ上記スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させるトリガ信号発生部とによって構成される、請求項１ないし４のいずれかに記載のパルス幅変調回路。
6. 上記基準信号は、三角波信号とされ、
   上記比較手段の後段に接続され、上記矩形波信号のオン期間またはオフ期間における不要な電圧波形を除去するための除去手段をさらに備える、請求項２ないし５のいずれかに記載のパルス幅変調回路。
7. 入力信号をその振幅に応じた所定のパルス幅に変調して出力するパルス幅変調回路であって、
   所定の周期で第１定電流を出力させる第１定電流出力手段と、
   この第１定電流出力手段から出力される第１定電流を、上記入力信号の振幅変化に応じて変化させる電流変換手段と、
   この電流変換手段によって変化された電流を電圧の形で充電するための第１充電手段と、
   この第１充電手段によって充電された電荷を所定のタイミングで放電させる第１放電手段と、
   上記第１定電流出力手段による第１定電流の出力周期と半周期ずれた周期で第２定電流を出力する第２定電流出力手段と、
   この第２定電流出力手段から出力される第２定電流を電圧の形で充電するための第２充電手段と、
   この第２充電手段によって充電された電荷を所定のタイミングで放電させる第２放電手段と、
   上記第１充電手段によって充電され、かつ上記第１定電流出力手段によって第１定電流が出力されない期間に保持される電圧信号と、上記第２充電手段によって充電され、かつ上記第２定電流出力手段によって第２定電流が出力されない期間に保持される電圧信号とを比較する比較手段と、を備えることを特徴とする、パルス幅変調回路。
8. 上記第１定電流出力手段は、
   所定の周期でオン、オフする矩形波信号を発生させるための第１矩形波信号発生部を有し、かつ上記第１定電流を、上記第１矩形波信号発生部から出力される矩形波信号のオン期間またはオフ期間に出力させ、
   上記第２定電流出力手段は、
   上記第１矩形波信号発生部から出力される矩形波信号と半周期ずれた矩形波信号を発生させるための第２矩形波信号発生部を有し、かつ上記第２定電流を、上記第２矩形波信号発生部から出力される矩形波信号のオフ期間またはオン期間に出力させる、請求項７に記載のパルス幅変調回路。
9. 上記電流変換手段は、一対の差動トランジスタによって構成され、
   上記入力信号は、上記一対の差動トランジスタのうち少なくとも一方の差動トランジスタに入力される、請求項７または８に記載のパルス幅変調回路。
10. 上記第１充電手段および第２充電手段は充電用コンデンサによってそれぞれ構成される、請求項７ないし９のいずれかに記載のパルス幅変調回路。
11. 上記第１放電手段は、
    上記第１充電手段の充電用コンデンサの両端に並列接続された第１スイッチングトランジスタと、
    上記第１矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第１スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第１トリガ信号発生部とによって構成されており、
    上記第２放電手段は、
    上記第２充電手段の充電用コンデンサの両端に並列接続された第２スイッチングトランジスタと、
    上記第２矩形波信号発生部から出力される矩形波信号に同期し、かつ上記第２スイッチングトランジスタを上記矩形波信号のエッジタイミングで動作させるためのトリガ信号を発生させる第２トリガ信号発生部とによって構成される、請求項７ないし１０のいずれかに記載のパルス幅変調回路。

Images