JP4211250B2 - トランジスタ及びそれを備える表示装置 - Google Patents
トランジスタ及びそれを備える表示装置 Download PDFInfo
- Publication number
- JP4211250B2 JP4211250B2 JP2001300780A JP2001300780A JP4211250B2 JP 4211250 B2 JP4211250 B2 JP 4211250B2 JP 2001300780 A JP2001300780 A JP 2001300780A JP 2001300780 A JP2001300780 A JP 2001300780A JP 4211250 B2 JP4211250 B2 JP 4211250B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source
- drain electrode
- source electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 description 20
- 239000010408 film Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はトランジスタとそれを備える表示装置に関する。
【０００２】
【従来の技術】
表示装置、例えば液晶表示装置に利用されるトランジスタは一般に、ガラス基板上に薄膜の形態で形成されている。図６（ａ）〜（ｃ）は、従来の薄膜タイプのトランジスタの概要を模式的に示す平面図である。この図に示すように、従来のトランジスタは、ゲート電極Ｇ上に絶縁膜を介してシリコンなどの半導体層ＳＩを形成し、その上に平面四角形状のソース電極Ｓとドレイン電極Ｄを一定の間隔をもって対向配置している。このソース電極Ｓ、ドレイン電極Ｄはその形成の際に、同図（ｂ）（ｃ）に示すように上下もしくは左右方向に若干の位置ずれが生じる。斜線で示すゲート電極との重なり面積、すなわち寄生容量は、同図（ｂ）の場合は殆ど変動しないが、同図（ｃ）の場合は、一方が増加し、他方が減少するので、トランジスタの寄生容量に変動が生じやすい。
【０００３】
【発明が解決しようとする課題】
本発明は、トランジスタ（特に表示に利用する薄膜タイプのトランジスタ）の寄生容量の変動を抑制することを課題の１つとする。また、前記トランジスタの特性を安定化させることを課題の１つとする。また、表示用にトランジスタを備える表示装置の画質を均一なものとすることを課題の１つとする。
【０００４】
【課題を解決するための手段】
本発明のトランジスタは請求項１に記載のように、ゲート電極に半導体層を介在してソース電極とドレイン電極を対向配置したトランジスタであって、
前記ドレイン電極の前記ソース電極と対向する側の縁の形状を角を丸めた凸曲線とする一方、
前記ソース電極の前記ドレイン電極に対向する側の縁の形状をドレイン電極の縁の形状に対応して凹曲面とし、
前記ソース電極の前記ドレイン電極に対向しない側の縁をソース電極の電極幅がほぼ一定になるようにソース電極の前記ドレイン電極に対向する側の縁に沿った凸曲面にし、
前記半導体層は一部分が前記ゲート電極からはみ出し、そのはみ出し部分は平面的に見て前記ゲート電極と重なっていない前記ソース電極及び前記ドレイン電極に位置すると共に前記ソース電極に位置するはみ出し部分と前記ドレイン電極に位置するはみ出し部分が前記ゲート電極に遮られて互いに独立状態にあり、
前記半導体層のうち平面的に見て前記ゲート電極と重なる部分は、前記ソース電極の前記ドレイン電極と対向しない側の縁にほぼ沿った形状になっていることを特徴とする。
【０００５】
本発明のトランジスタは請求項２に記載のように、ゲート電極に半導体層を介在してソース電極とドレイン電極を対向配置したトランジスタであって、
前記ドレイン電極の前記ソース電極に対向する縁の形状を凸の円弧とする一方、
前記ソース電極の前記ドレイン電極に対向する側の縁をソース電極とドレイン電極の間隔がほぼ一定になるようにソース電極の縁に沿った凹の円弧にし、
前記ソース電極の前記ドレイン電極に対向しない側の縁をソース電極の電極幅がほぼ一定になるようにソース電極の前記ドレイン電極に対向する側の縁に沿った凸の円弧にし、
前記半導体層は一部分が前記ゲート電極からはみ出し、そのはみ出し部分は平面的に見て前記ゲート電極と重なっていない前記ソース電極及び前記ドレイン電極に位置すると共に前記ソース電極に位置するはみ出し部分と前記ドレイン電極に位置するはみ出し部分が前記ゲート電極に遮られて互いに独立状態にあり、
前記半導体層のうち平面的に見て前記ゲート電極と重なる部分は、前記ソース電極の前記ドレイン電極と対向しない側の縁にほぼ沿った形状になっていることを特徴とする。
【０００６】
本発明のトランジスタは請求項３に記載のように、表示用のトランジスタとして請求項１または請求項２に記載のトランジスタを用いた表示装置において、ソース配線とゲート配線をマトリクス状に配置し、ソース配線とゲート配線の交差部にトランジスタを設け、トランジスタのドレイン電極がソース配線とほぼ平行な方向に存在すことを特徴とする。
【０００７】
本発明のトランジスタは請求項４に記載のように、表示用のトランジスタとして請求項１または請求項２に記載のトランジスタを用いた表示装置において、ソース配線とゲート配線をマトリクス状に配置し、ソース配線とゲート配線の交差部にトランジスタを設け、トランジスタのドレイン電極がソース配線とほぼ直交する方向に存在すことを特徴とする。
【００１１】
【発明の実施の形態】
以下本発明の実施形態について、逆スタガ型の薄膜トランジスタ（以下ＴＦＴ）１をマトリックス状に配列した薄膜トランジスタアレイ（以下ＴＦＴアレイ）２を例にとって説明する。図１は、ＴＦＴアレイ２の概略的な平面図である。図２は図１のＡ−Ａに沿った断面図で、要部（ＴＦＴ１）の概略的な断面図である。図３はＴＦＴ１の概略構造を模式的に示す平面図である。
【００１２】
ＴＦＴアレイ２は、無アルカリガラスなどの基板３の上に、左右方向に延びる複数のゲート配線４、並びに、このゲート配線４に接続したゲート電極５を形成している。前記ゲート電極５の上には、窒化シリコン（ＳｉＮｘ）などのゲート絶縁膜６を介して半導体アイランド７を形成している。この半導体アイランド７は、後述するソース電極９やドレイン電極１０に接続されてチャンネル領域を形成する半導体層としてのアモルファスタイプのシリコン層によって形成している。半導体アイランド７の形成後、ゲート配線４と直交する方向（縦方向に延びる）の複数のソース配線８、これに接続したソース電極９、並びにこのソース電極９と一定の距離を置いて対向配置したドレイン電極１０、このドレイン電極１０の基端部と接続した画素電極とのコンタクト用電極１１が形成される。
【００１３】
半導体アイランド７、ソース電極９、ドレイン電極１０などを含むＴＦＴアレイ２上面は、保護膜（ＳｉＮｘなど）１２によって覆っている。この保護膜１２に前記コンタクト用電極１１に至るコンタクトホール１３を形成した後、このホール１３を介してＴＦＴ１に接続されるＩＴＯ，ＩＺＯなどの透明な画素電極１４をＴＦＴ１に隣接して形成している。この画素電極１４は、ＴＦＴ１と同様にマトリクス状に配列される。画素電極１４は、表示装置を反射形とする場合には、反射性のある金属膜などによって構成することもできる。
【００１４】
前記ソース電極９は、前記ソース配線８と直交する方向に細長い横長形状であり、ゲート電極５並びに半導体アイランド７と平面的に重なる位置に形成している。ソース電極９の途中のドレイン電極１０と対向する側には、ドレイン電極１０の先端部１０ａを受け入れる凹部９ａを形成している。ゲート電極５並びに半導体アイランド７と平面的に重なるように配置したドレイン電極１０は、ソース配線８の延長方向と同方向に延びる棒状である縦長形状をしており、ソース電極９を基準にソース配線８の延長方向と同方向に配置している。ドレイン電極１０の先端部１０ａがソース電極９の凹部９ａに嵌まり込むことにより、ドレイン電極１０の先端周囲とソース電極９間が一定の間隔（チャンネル幅）を保った状態にされる。
【００１５】
ソース電極９、ドレイン電極１０がゲート絶縁膜６や半導体アイランド７を介在して平面的にゲート電極５と重なる部分が主にＴＦＴ１の寄生容量を構成するが、なかでも画素電圧の変動に大きな影響を与えるのは、ドレイン電極１０とゲート電極５の重なりによって形成される寄生容量である。図３に示す構造は、このゲート・ドレイン間の寄生容量の変動を抑制する構造となっている。
【００１６】
まず、同一金属によって同時に形成されるソース電極９とドレイン電極１０を縦方向に配列しているので、その電極配置が横方向に多少ずれてもゲート・ドレイン間の寄生容量に変動はない。また、縦方向にずれると、ドレイン電極１０とゲート電極５の重なり面積が大小変動するが、ドレイン電極１０が縦長であるので、コンタクト電極１１のように横長部分をゲート電極５上に重ねる場合に比べて、変動する面積を非常に小さくすることができる。ここで、ドレイン電極１０が縦長であるのでチャンネル幅が短くなる恐れが有るが、ソース電極９に凹部９ａを設けてドレイン電極１０先端部１０ａの周囲を一定の間隔を保ってソース電極９が囲む形状としているので、チャンネル幅も比較的広く確保することができる。
【００１７】
このようにドレイン電極１０の先端部１０ａをソース電極９の凹部９ａに配置しているので、ＴＦＴ１の寄生容量の変動を抑制することができる。
【００１８】
また、ソース電極９とドレイン電極１０は、ゲート絶縁膜６や半導体アイランド７を介在してゲート電極５と対向配置されている。ゲート電極５とソース電極９が平面的に重なる領域には必ず半導体アイランド７が位置するように、半導体アイランド７は、ソース電極９が横切るゲート電極５の縁から若干はみ出している。同様に、ゲート電極５とドレイン電極１０が平面的に重なる領域には必ず半導体アイランド７が位置するように、半導体アイランドは、ドレイン電極１０が横切るゲート電極５の縁から若干はみ出している。このようにすることにより、ゲート電極５とソース電極９やドレイン電極１０の間に形成される寄生容量の変動を抑制することができる。また、ゲート電極５からはみ出した半導体アイランド７が、ゲート電極５によって遮光されない光等に起因した光電変換作用によって導電性を持ちソース・ドレイン間を短絡するのを防ぐために、ゲート電極５のソース電極９が横切る方向からはみ出した半導体アイランド７のはみ出し部分、並びに、ゲート電極５のドレイン電極１０が横切る方向からはみ出した半導体アイランド７のはみ出し部分は、それそれが独立した島形状に形成している。
【００１９】
したがって、液晶層を挟んで対向配置した基板の一方にこのＴＦＴアレイ２を組み込んで液晶表示装置を提供する場合、ＴＦＴ１の寄生容量の変動による表示ムラを抑制した表示を行なうことができる。また、寄生容量の変動による影響を抑制するための補助容量をＴＦＴ１に設ける場合は、その容量を小さく設定することができ、補助容量による遮光面積を削減して液晶表示装置の開口率を高めることができる。
【００２０】
ところで、図３に示したＴＦＴ１（その電極パターン）は、以下の解決すべき新たな課題を有していることが分かった。ドレイン電極１０先端部１０ａの形状が直線を組み合わせた角形に設定してあるので、露光時にその角が丸まり易い。特に露光解像度よりも小さな部分は設計形状と異なる形状に変形し易く、その変形度合いも相違する。そのため、ドレイン・ゲート間の寄生容量に変動が生じ易い。また。ソース電極９とドレイン電極１０の間隔、すなわちＴＦＴ１のチャンネル長の一部に長短が生じ易い。
【００２１】
そこで、本発明はこれらの点を解消するため、図４に示す改良構造を採用した。図３に示す実施形態と基本構成は同じであるため、相違点を中心に説明する。基本的に相違するのは、ドレイン電極１０の先端部１０ｂの形状で、その角を丸めるように予め設定したパターンを利用して形成した点である。この角の丸めは、その半径を露光装置の解像度よりも大きな値に設定することが望ましく、そうすることによって設計形状と実際の形状の差を小さくすることができる。この実施形態では、ドレイン電極１０の先端部１０ｂをソース電極９側に向けて凸で平面的に見て円弧状にした。この先端形状は当初の設計パターンと同じ形状になる。したがって、角形の場合の様に角が丸まることに起因するドレイン１０電極の面積変動とそれによる寄生容量変動の問題、もしくはソース電極９とドレイン電極１０の間隔変動の問題を解消することができる。
【００２２】
ソース電極９もその凹部９ｂを円弧状とした。すなわち。ソース・ドレイン電極間の距離を一定にするために、ソース電極９のドレイン電極１０と対向する側に平面的に見て凹の円弧状凹部９ｂを設けた。そして、凹部９ｂの円弧形状は、ドレイン電極１０先端部１０ｂの円弧形状と同心円状を成すように形成している。このように、凹部９ｂもドレイン電極先端１０ｂと同心の円弧状としているので、ソース・ドレイン間隔、すなわちＴＦＴ１のチャンネル長を一定に保つことができ、トランジスタの特性を良好にすることができる。ソース電極９のドレイン電極１０に対向する側と反対側９ｃは任意形状でよいが、この例では前記凹部９ｂと同様にドレイン電極先端１０ｂの円弧と同心円状に形成している。このように図に示す実施形態は、ドレイン電極１０のソース電極９に対向する側の先端１０ｂ、ソース電極９のドレイン電極１０に対向した側９ｂ、ソース電極９のドレイン電極１０と反対の側９ｃを平面的に見て同心円状に、その半径を順次大きくするように形成している。ここで、同心の円弧形状としては、円以外にも楕円形状を含めることができる。
【００２３】
露光解像度よりも大きな半径で事前に角丸めを行なう上述の角丸め処理は、ＴＦＴ１の寄生容量やチャンネル状態に影響を与える度合いが最も高いドレイン電極１０、特にそのソース電極９と対向する側の先端部１０ｂや、この先端部と対向するソース電極９の凹部９ｂに適用するのが好ましいが、それ以外の部分に適用することもでき、例えば、コンタクト電極１１、コンタクト電極１１とドレイン電極１０の接続部、ソース電極９とソース配線８の接続部、ゲート電極５、ゲート電極５とゲート配線４の接続部、画素電極１４などに適用することもできる。
【００２４】
次に他の実施形態を図５に基づいて説明する。図４に示す実施形態と基本構成は同じであるため、相違点を中心に説明する。基本的に相違するのはドレイン電極１０とソース電極９の先端部分の向きである。
【００２５】
ドレイン電極１０はソース配線８の延長方向と直交する方向に延びる細長い横長形状をしており、画素電極１４と平面的に重なる位置からゲート電極５並びに半導体アイランド７と重なる位置まで延びている。先端部１０ｃは図４の実施形態と同様にソース電極９側に向けて凸で平面的に見て円弧状である。
【００２６】
ソース電極９はソース配線８からその延長方向と直交する方向に延び、ゲート電極５並びに半導体アイランド７と重なる位置に形成される。ソース電極９の先端部はソース配線８に平行な方向に形成され、ドレイン電極１０の先端部１０ｃを受け入れる凹部９ｄになっている。ソース電極９の凹部９ｄも図４の実施形態と同様にドレイン電極１０の先端部１０ｃの円弧形状と同心円状を成すような円弧状に形成され、ＴＦＴ１のチャンネル長を一定に保つことができる。ソース電極９のドレイン電極１０に対向する側と反対側９ｅは、凹部９ｄと同様にドレイン電極１０の先端部１０ｃの円弧形状と同心円状に形成されている。そしてドレイン電極１０の延長方向と同一方向であってドレイン電極１０の中央部分を通過する軸を基準にしたときに、ドレイン電極１０とソース電極９はその軸に対して対称に形成されているため、特にソース電極９は設計通りの形状に成形しやすい。
【００２７】
この形態では、ソース電極９とドレイン電極１０を横方向に配列しているので、その電極配置が縦方向に多少ずれてもゲート・ドレイン間の寄生容量に変動はないが、横方向にずれるとゲート・ドレイン間の寄生容量が変動する。したがって横方向については高精度の位置合わせが求められ、縦方向については位置合わせの精度がそれほど高くなくてもよい。一方、画素電極１４とソース配線８が接近しすぎると、例え画素電極１４とソース電極９の間に保護膜１２が存在してもソース配線８に印加される電圧が画素電極１４に飛び移り、表示不良の原因になる。従って画素電極１４とソース配線８の間隔が設計通りになるように、画素電極１４やソース配線８を形成するときは横方向の位置合わに高い精度が求められる。この実施形態では、ＴＦＴ１のソース電極９とドレイン電極１０を横方向に配列することで、ＴＦＴ１の形成と画素電極１４、ソース配線８の形成のときに横方向に対する位置合わせを高い精度にすればよいため、高精度が求められる方向を一方向にでき、縦横方向のニ方向に高精度が求められる場合と比べて製造工程が容易になる。
【００２８】
この発明では、ドレイン電極１０のゲート電極５並びに半導体アイランド７と重なる部分をできるだけ小さくすることで、寄生容量の影響を小さくすることができる。そしてソース電極９もドレイン電極１０と同様にゲート電極５並びに半導体アイランド７と重なる部分を小さくした方が寄生容量の影響を小さくできる。従って、ソース電極９のドレイン電極１０に対向する側と反対側をソース電極９の凹部の形状に対応して凹部とほぼ同じ形状にし、ソース電極９の電極幅（ドレイン電極１０に対向する側と反対側との間隔）をほぼ等間隔でできるだけ小さくするとよい。
【００２９】
また、半導体アイランド７はチャンネル領域やソース電極９、ドレイン電極１０と重なる領域に存在すればよく、それ以外の領域にはあまり存在しない方がよい。半導体アイランド７に光が当たると光電効果作用によってリーク電流が生じる。ゲート電極５と重なっている領域の半導体アイランド７には、ゲート電極５によってバックライトからの光は遮光されて当たらないが、ＴＦＴアレイと対向配置したカラーフィルタアレイなどで反射した光が当たることがある。そのため半導体アイランド７はゲート電極５と重なっている領域であっても不要な部分はできるだけ省いた方がよく、上記の実施形態では半導体アイランド７をソース電極９やドレイン電極１０の形状に沿った形状にして、できるだけ不要な部分を取除く。従ってＴＦＴ１の各種特性の変動が少ない。
【００３０】
上記ＴＦＴアレイ２は、表示画素の駆動用にトランジスタを用いる表示装置、例えば、２枚の基板間に液晶を挟み込んだ液晶表示装置や、有機もしくは無機タイプのＥＬ表示装置の一方の基板に利用することができる。また、上記実施形態はアモルファスシリコンを利用した逆スタガ型のＴＦＴを例にとって説明したが、本発明はそれ以外のトランジスタにも適用することができ、順スタガ型のＴＦＴや多結晶シリコンを半導体アイランドに採用したトランジスタ、並びにそれを利用したものなどにも適用することができる。
【００３１】
【発明の効果】
以上のように本発明によれば、トランジスタの寄生容量の変動を抑制することができる。また、トランジスタの特性を安定化させることができる。また、表示装置の画質を均一なものとすることができる。ＴＦＴを利用した液晶表示装置に適用すれば、ＴＦＴの寄生容量やチャンネル状態の変動を抑制することができるので、液晶表示状態を安定させ表示品位を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するためのＴＦＴアレイの概略構造を示す平面図である。
【図２】図１のＡ−Ａに沿った概略的な断面図である。
【図３】本発明の実施形態に関わるＴＦＴの概略構造を模式的に示す平面図である。
【図４】本発明の実施形態に関わるＴＦＴの別形態の概略構造を模式的に示す平面図である。
【図５】本発明の実施形態に関わるＴＦＴの別形態の概略構造を模式的に示す平面図である。
【図６】（ａ）〜（ｃ）は従来例を説明するためのＴＦＴの模式的な平面図である。
【符号の説明】
１ ＴＦＴ
２ ＴＦＴアレイ
５ ゲート電極
７ 半導体アイランド
９ ソース電極
１０ ドレイン電極
１４ 画素電極
【発明の属する技術分野】
本発明はトランジスタとそれを備える表示装置に関する。
【０００２】
【従来の技術】
表示装置、例えば液晶表示装置に利用されるトランジスタは一般に、ガラス基板上に薄膜の形態で形成されている。図６（ａ）〜（ｃ）は、従来の薄膜タイプのトランジスタの概要を模式的に示す平面図である。この図に示すように、従来のトランジスタは、ゲート電極Ｇ上に絶縁膜を介してシリコンなどの半導体層ＳＩを形成し、その上に平面四角形状のソース電極Ｓとドレイン電極Ｄを一定の間隔をもって対向配置している。このソース電極Ｓ、ドレイン電極Ｄはその形成の際に、同図（ｂ）（ｃ）に示すように上下もしくは左右方向に若干の位置ずれが生じる。斜線で示すゲート電極との重なり面積、すなわち寄生容量は、同図（ｂ）の場合は殆ど変動しないが、同図（ｃ）の場合は、一方が増加し、他方が減少するので、トランジスタの寄生容量に変動が生じやすい。
【０００３】
【発明が解決しようとする課題】
本発明は、トランジスタ（特に表示に利用する薄膜タイプのトランジスタ）の寄生容量の変動を抑制することを課題の１つとする。また、前記トランジスタの特性を安定化させることを課題の１つとする。また、表示用にトランジスタを備える表示装置の画質を均一なものとすることを課題の１つとする。
【０００４】
【課題を解決するための手段】
本発明のトランジスタは請求項１に記載のように、ゲート電極に半導体層を介在してソース電極とドレイン電極を対向配置したトランジスタであって、
前記ドレイン電極の前記ソース電極と対向する側の縁の形状を角を丸めた凸曲線とする一方、
前記ソース電極の前記ドレイン電極に対向する側の縁の形状をドレイン電極の縁の形状に対応して凹曲面とし、
前記ソース電極の前記ドレイン電極に対向しない側の縁をソース電極の電極幅がほぼ一定になるようにソース電極の前記ドレイン電極に対向する側の縁に沿った凸曲面にし、
前記半導体層は一部分が前記ゲート電極からはみ出し、そのはみ出し部分は平面的に見て前記ゲート電極と重なっていない前記ソース電極及び前記ドレイン電極に位置すると共に前記ソース電極に位置するはみ出し部分と前記ドレイン電極に位置するはみ出し部分が前記ゲート電極に遮られて互いに独立状態にあり、
前記半導体層のうち平面的に見て前記ゲート電極と重なる部分は、前記ソース電極の前記ドレイン電極と対向しない側の縁にほぼ沿った形状になっていることを特徴とする。
【０００５】
本発明のトランジスタは請求項２に記載のように、ゲート電極に半導体層を介在してソース電極とドレイン電極を対向配置したトランジスタであって、
前記ドレイン電極の前記ソース電極に対向する縁の形状を凸の円弧とする一方、
前記ソース電極の前記ドレイン電極に対向する側の縁をソース電極とドレイン電極の間隔がほぼ一定になるようにソース電極の縁に沿った凹の円弧にし、
前記ソース電極の前記ドレイン電極に対向しない側の縁をソース電極の電極幅がほぼ一定になるようにソース電極の前記ドレイン電極に対向する側の縁に沿った凸の円弧にし、
前記半導体層は一部分が前記ゲート電極からはみ出し、そのはみ出し部分は平面的に見て前記ゲート電極と重なっていない前記ソース電極及び前記ドレイン電極に位置すると共に前記ソース電極に位置するはみ出し部分と前記ドレイン電極に位置するはみ出し部分が前記ゲート電極に遮られて互いに独立状態にあり、
前記半導体層のうち平面的に見て前記ゲート電極と重なる部分は、前記ソース電極の前記ドレイン電極と対向しない側の縁にほぼ沿った形状になっていることを特徴とする。
【０００６】
本発明のトランジスタは請求項３に記載のように、表示用のトランジスタとして請求項１または請求項２に記載のトランジスタを用いた表示装置において、ソース配線とゲート配線をマトリクス状に配置し、ソース配線とゲート配線の交差部にトランジスタを設け、トランジスタのドレイン電極がソース配線とほぼ平行な方向に存在すことを特徴とする。
【０００７】
本発明のトランジスタは請求項４に記載のように、表示用のトランジスタとして請求項１または請求項２に記載のトランジスタを用いた表示装置において、ソース配線とゲート配線をマトリクス状に配置し、ソース配線とゲート配線の交差部にトランジスタを設け、トランジスタのドレイン電極がソース配線とほぼ直交する方向に存在すことを特徴とする。
【００１１】
【発明の実施の形態】
以下本発明の実施形態について、逆スタガ型の薄膜トランジスタ（以下ＴＦＴ）１をマトリックス状に配列した薄膜トランジスタアレイ（以下ＴＦＴアレイ）２を例にとって説明する。図１は、ＴＦＴアレイ２の概略的な平面図である。図２は図１のＡ−Ａに沿った断面図で、要部（ＴＦＴ１）の概略的な断面図である。図３はＴＦＴ１の概略構造を模式的に示す平面図である。
【００１２】
ＴＦＴアレイ２は、無アルカリガラスなどの基板３の上に、左右方向に延びる複数のゲート配線４、並びに、このゲート配線４に接続したゲート電極５を形成している。前記ゲート電極５の上には、窒化シリコン（ＳｉＮｘ）などのゲート絶縁膜６を介して半導体アイランド７を形成している。この半導体アイランド７は、後述するソース電極９やドレイン電極１０に接続されてチャンネル領域を形成する半導体層としてのアモルファスタイプのシリコン層によって形成している。半導体アイランド７の形成後、ゲート配線４と直交する方向（縦方向に延びる）の複数のソース配線８、これに接続したソース電極９、並びにこのソース電極９と一定の距離を置いて対向配置したドレイン電極１０、このドレイン電極１０の基端部と接続した画素電極とのコンタクト用電極１１が形成される。
【００１３】
半導体アイランド７、ソース電極９、ドレイン電極１０などを含むＴＦＴアレイ２上面は、保護膜（ＳｉＮｘなど）１２によって覆っている。この保護膜１２に前記コンタクト用電極１１に至るコンタクトホール１３を形成した後、このホール１３を介してＴＦＴ１に接続されるＩＴＯ，ＩＺＯなどの透明な画素電極１４をＴＦＴ１に隣接して形成している。この画素電極１４は、ＴＦＴ１と同様にマトリクス状に配列される。画素電極１４は、表示装置を反射形とする場合には、反射性のある金属膜などによって構成することもできる。
【００１４】
前記ソース電極９は、前記ソース配線８と直交する方向に細長い横長形状であり、ゲート電極５並びに半導体アイランド７と平面的に重なる位置に形成している。ソース電極９の途中のドレイン電極１０と対向する側には、ドレイン電極１０の先端部１０ａを受け入れる凹部９ａを形成している。ゲート電極５並びに半導体アイランド７と平面的に重なるように配置したドレイン電極１０は、ソース配線８の延長方向と同方向に延びる棒状である縦長形状をしており、ソース電極９を基準にソース配線８の延長方向と同方向に配置している。ドレイン電極１０の先端部１０ａがソース電極９の凹部９ａに嵌まり込むことにより、ドレイン電極１０の先端周囲とソース電極９間が一定の間隔（チャンネル幅）を保った状態にされる。
【００１５】
ソース電極９、ドレイン電極１０がゲート絶縁膜６や半導体アイランド７を介在して平面的にゲート電極５と重なる部分が主にＴＦＴ１の寄生容量を構成するが、なかでも画素電圧の変動に大きな影響を与えるのは、ドレイン電極１０とゲート電極５の重なりによって形成される寄生容量である。図３に示す構造は、このゲート・ドレイン間の寄生容量の変動を抑制する構造となっている。
【００１６】
まず、同一金属によって同時に形成されるソース電極９とドレイン電極１０を縦方向に配列しているので、その電極配置が横方向に多少ずれてもゲート・ドレイン間の寄生容量に変動はない。また、縦方向にずれると、ドレイン電極１０とゲート電極５の重なり面積が大小変動するが、ドレイン電極１０が縦長であるので、コンタクト電極１１のように横長部分をゲート電極５上に重ねる場合に比べて、変動する面積を非常に小さくすることができる。ここで、ドレイン電極１０が縦長であるのでチャンネル幅が短くなる恐れが有るが、ソース電極９に凹部９ａを設けてドレイン電極１０先端部１０ａの周囲を一定の間隔を保ってソース電極９が囲む形状としているので、チャンネル幅も比較的広く確保することができる。
【００１７】
このようにドレイン電極１０の先端部１０ａをソース電極９の凹部９ａに配置しているので、ＴＦＴ１の寄生容量の変動を抑制することができる。
【００１８】
また、ソース電極９とドレイン電極１０は、ゲート絶縁膜６や半導体アイランド７を介在してゲート電極５と対向配置されている。ゲート電極５とソース電極９が平面的に重なる領域には必ず半導体アイランド７が位置するように、半導体アイランド７は、ソース電極９が横切るゲート電極５の縁から若干はみ出している。同様に、ゲート電極５とドレイン電極１０が平面的に重なる領域には必ず半導体アイランド７が位置するように、半導体アイランドは、ドレイン電極１０が横切るゲート電極５の縁から若干はみ出している。このようにすることにより、ゲート電極５とソース電極９やドレイン電極１０の間に形成される寄生容量の変動を抑制することができる。また、ゲート電極５からはみ出した半導体アイランド７が、ゲート電極５によって遮光されない光等に起因した光電変換作用によって導電性を持ちソース・ドレイン間を短絡するのを防ぐために、ゲート電極５のソース電極９が横切る方向からはみ出した半導体アイランド７のはみ出し部分、並びに、ゲート電極５のドレイン電極１０が横切る方向からはみ出した半導体アイランド７のはみ出し部分は、それそれが独立した島形状に形成している。
【００１９】
したがって、液晶層を挟んで対向配置した基板の一方にこのＴＦＴアレイ２を組み込んで液晶表示装置を提供する場合、ＴＦＴ１の寄生容量の変動による表示ムラを抑制した表示を行なうことができる。また、寄生容量の変動による影響を抑制するための補助容量をＴＦＴ１に設ける場合は、その容量を小さく設定することができ、補助容量による遮光面積を削減して液晶表示装置の開口率を高めることができる。
【００２０】
ところで、図３に示したＴＦＴ１（その電極パターン）は、以下の解決すべき新たな課題を有していることが分かった。ドレイン電極１０先端部１０ａの形状が直線を組み合わせた角形に設定してあるので、露光時にその角が丸まり易い。特に露光解像度よりも小さな部分は設計形状と異なる形状に変形し易く、その変形度合いも相違する。そのため、ドレイン・ゲート間の寄生容量に変動が生じ易い。また。ソース電極９とドレイン電極１０の間隔、すなわちＴＦＴ１のチャンネル長の一部に長短が生じ易い。
【００２１】
そこで、本発明はこれらの点を解消するため、図４に示す改良構造を採用した。図３に示す実施形態と基本構成は同じであるため、相違点を中心に説明する。基本的に相違するのは、ドレイン電極１０の先端部１０ｂの形状で、その角を丸めるように予め設定したパターンを利用して形成した点である。この角の丸めは、その半径を露光装置の解像度よりも大きな値に設定することが望ましく、そうすることによって設計形状と実際の形状の差を小さくすることができる。この実施形態では、ドレイン電極１０の先端部１０ｂをソース電極９側に向けて凸で平面的に見て円弧状にした。この先端形状は当初の設計パターンと同じ形状になる。したがって、角形の場合の様に角が丸まることに起因するドレイン１０電極の面積変動とそれによる寄生容量変動の問題、もしくはソース電極９とドレイン電極１０の間隔変動の問題を解消することができる。
【００２２】
ソース電極９もその凹部９ｂを円弧状とした。すなわち。ソース・ドレイン電極間の距離を一定にするために、ソース電極９のドレイン電極１０と対向する側に平面的に見て凹の円弧状凹部９ｂを設けた。そして、凹部９ｂの円弧形状は、ドレイン電極１０先端部１０ｂの円弧形状と同心円状を成すように形成している。このように、凹部９ｂもドレイン電極先端１０ｂと同心の円弧状としているので、ソース・ドレイン間隔、すなわちＴＦＴ１のチャンネル長を一定に保つことができ、トランジスタの特性を良好にすることができる。ソース電極９のドレイン電極１０に対向する側と反対側９ｃは任意形状でよいが、この例では前記凹部９ｂと同様にドレイン電極先端１０ｂの円弧と同心円状に形成している。このように図に示す実施形態は、ドレイン電極１０のソース電極９に対向する側の先端１０ｂ、ソース電極９のドレイン電極１０に対向した側９ｂ、ソース電極９のドレイン電極１０と反対の側９ｃを平面的に見て同心円状に、その半径を順次大きくするように形成している。ここで、同心の円弧形状としては、円以外にも楕円形状を含めることができる。
【００２３】
露光解像度よりも大きな半径で事前に角丸めを行なう上述の角丸め処理は、ＴＦＴ１の寄生容量やチャンネル状態に影響を与える度合いが最も高いドレイン電極１０、特にそのソース電極９と対向する側の先端部１０ｂや、この先端部と対向するソース電極９の凹部９ｂに適用するのが好ましいが、それ以外の部分に適用することもでき、例えば、コンタクト電極１１、コンタクト電極１１とドレイン電極１０の接続部、ソース電極９とソース配線８の接続部、ゲート電極５、ゲート電極５とゲート配線４の接続部、画素電極１４などに適用することもできる。
【００２４】
次に他の実施形態を図５に基づいて説明する。図４に示す実施形態と基本構成は同じであるため、相違点を中心に説明する。基本的に相違するのはドレイン電極１０とソース電極９の先端部分の向きである。
【００２５】
ドレイン電極１０はソース配線８の延長方向と直交する方向に延びる細長い横長形状をしており、画素電極１４と平面的に重なる位置からゲート電極５並びに半導体アイランド７と重なる位置まで延びている。先端部１０ｃは図４の実施形態と同様にソース電極９側に向けて凸で平面的に見て円弧状である。
【００２６】
ソース電極９はソース配線８からその延長方向と直交する方向に延び、ゲート電極５並びに半導体アイランド７と重なる位置に形成される。ソース電極９の先端部はソース配線８に平行な方向に形成され、ドレイン電極１０の先端部１０ｃを受け入れる凹部９ｄになっている。ソース電極９の凹部９ｄも図４の実施形態と同様にドレイン電極１０の先端部１０ｃの円弧形状と同心円状を成すような円弧状に形成され、ＴＦＴ１のチャンネル長を一定に保つことができる。ソース電極９のドレイン電極１０に対向する側と反対側９ｅは、凹部９ｄと同様にドレイン電極１０の先端部１０ｃの円弧形状と同心円状に形成されている。そしてドレイン電極１０の延長方向と同一方向であってドレイン電極１０の中央部分を通過する軸を基準にしたときに、ドレイン電極１０とソース電極９はその軸に対して対称に形成されているため、特にソース電極９は設計通りの形状に成形しやすい。
【００２７】
この形態では、ソース電極９とドレイン電極１０を横方向に配列しているので、その電極配置が縦方向に多少ずれてもゲート・ドレイン間の寄生容量に変動はないが、横方向にずれるとゲート・ドレイン間の寄生容量が変動する。したがって横方向については高精度の位置合わせが求められ、縦方向については位置合わせの精度がそれほど高くなくてもよい。一方、画素電極１４とソース配線８が接近しすぎると、例え画素電極１４とソース電極９の間に保護膜１２が存在してもソース配線８に印加される電圧が画素電極１４に飛び移り、表示不良の原因になる。従って画素電極１４とソース配線８の間隔が設計通りになるように、画素電極１４やソース配線８を形成するときは横方向の位置合わに高い精度が求められる。この実施形態では、ＴＦＴ１のソース電極９とドレイン電極１０を横方向に配列することで、ＴＦＴ１の形成と画素電極１４、ソース配線８の形成のときに横方向に対する位置合わせを高い精度にすればよいため、高精度が求められる方向を一方向にでき、縦横方向のニ方向に高精度が求められる場合と比べて製造工程が容易になる。
【００２８】
この発明では、ドレイン電極１０のゲート電極５並びに半導体アイランド７と重なる部分をできるだけ小さくすることで、寄生容量の影響を小さくすることができる。そしてソース電極９もドレイン電極１０と同様にゲート電極５並びに半導体アイランド７と重なる部分を小さくした方が寄生容量の影響を小さくできる。従って、ソース電極９のドレイン電極１０に対向する側と反対側をソース電極９の凹部の形状に対応して凹部とほぼ同じ形状にし、ソース電極９の電極幅（ドレイン電極１０に対向する側と反対側との間隔）をほぼ等間隔でできるだけ小さくするとよい。
【００２９】
また、半導体アイランド７はチャンネル領域やソース電極９、ドレイン電極１０と重なる領域に存在すればよく、それ以外の領域にはあまり存在しない方がよい。半導体アイランド７に光が当たると光電効果作用によってリーク電流が生じる。ゲート電極５と重なっている領域の半導体アイランド７には、ゲート電極５によってバックライトからの光は遮光されて当たらないが、ＴＦＴアレイと対向配置したカラーフィルタアレイなどで反射した光が当たることがある。そのため半導体アイランド７はゲート電極５と重なっている領域であっても不要な部分はできるだけ省いた方がよく、上記の実施形態では半導体アイランド７をソース電極９やドレイン電極１０の形状に沿った形状にして、できるだけ不要な部分を取除く。従ってＴＦＴ１の各種特性の変動が少ない。
【００３０】
上記ＴＦＴアレイ２は、表示画素の駆動用にトランジスタを用いる表示装置、例えば、２枚の基板間に液晶を挟み込んだ液晶表示装置や、有機もしくは無機タイプのＥＬ表示装置の一方の基板に利用することができる。また、上記実施形態はアモルファスシリコンを利用した逆スタガ型のＴＦＴを例にとって説明したが、本発明はそれ以外のトランジスタにも適用することができ、順スタガ型のＴＦＴや多結晶シリコンを半導体アイランドに採用したトランジスタ、並びにそれを利用したものなどにも適用することができる。
【００３１】
【発明の効果】
以上のように本発明によれば、トランジスタの寄生容量の変動を抑制することができる。また、トランジスタの特性を安定化させることができる。また、表示装置の画質を均一なものとすることができる。ＴＦＴを利用した液晶表示装置に適用すれば、ＴＦＴの寄生容量やチャンネル状態の変動を抑制することができるので、液晶表示状態を安定させ表示品位を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するためのＴＦＴアレイの概略構造を示す平面図である。
【図２】図１のＡ−Ａに沿った概略的な断面図である。
【図３】本発明の実施形態に関わるＴＦＴの概略構造を模式的に示す平面図である。
【図４】本発明の実施形態に関わるＴＦＴの別形態の概略構造を模式的に示す平面図である。
【図５】本発明の実施形態に関わるＴＦＴの別形態の概略構造を模式的に示す平面図である。
【図６】（ａ）〜（ｃ）は従来例を説明するためのＴＦＴの模式的な平面図である。
【符号の説明】
１ ＴＦＴ
２ ＴＦＴアレイ
５ ゲート電極
７ 半導体アイランド
９ ソース電極
１０ ドレイン電極
１４ 画素電極
Claims (4)
- ゲート電極に半導体層を介在してソース電極とドレイン電極を対向配置したトランジスタであって、
前記ドレイン電極の前記ソース電極と対向する側の縁の形状を角を丸めた凸曲線とする一方、
前記ソース電極の前記ドレイン電極に対向する側の縁の形状をドレイン電極の縁の形状に対応して凹曲面とし、
前記ソース電極の前記ドレイン電極に対向しない側の縁をソース電極の電極幅がほぼ一定になるようにソース電極の前記ドレイン電極に対向する側の縁に沿った凸曲面にし、
前記半導体層は一部分が前記ゲート電極からはみ出し、そのはみ出し部分は平面的に見て前記ゲート電極と重なっていない前記ソース電極及び前記ドレイン電極に位置すると共に前記ソース電極に位置するはみ出し部分と前記ドレイン電極に位置するはみ出し部分が前記ゲート電極に遮られて互いに独立状態にあり、
前記半導体層のうち平面的に見て前記ゲート電極と重なる部分は、前記ソース電極の前記ドレイン電極と対向しない側の縁にほぼ沿った形状になっている
ことを特徴とするトランジスタ。 - ゲート電極に半導体層を介在してソース電極とドレイン電極を対向配置したトランジスタであって、
前記ドレイン電極の前記ソース電極に対向する縁の形状を凸の円弧とする一方、
前記ソース電極の前記ドレイン電極に対向する側の縁をソース電極とドレイン電極の間隔がほぼ一定になるようにソース電極の縁に沿った凹の円弧にし、
前記ソース電極の前記ドレイン電極に対向しない側の縁をソース電極の電極幅がほぼ一定になるようにソース電極の前記ドレイン電極に対向する側の縁に沿った凸の円弧にし、
前記半導体層は一部分が前記ゲート電極からはみ出し、そのはみ出し部分は平面的に見て前記ゲート電極と重なっていない前記ソース電極及び前記ドレイン電極に位置すると共に前記ソース電極に位置するはみ出し部分と前記ドレイン電極に位置するはみ出し部分が前記ゲート電極に遮られて互いに独立状態にあり、
前記半導体層のうち平面的に見て前記ゲート電極と重なる部分は、前記ソース電極の前記ドレイン電極と対向しない側の縁にほぼ沿った形状になっていることを特徴とするトランジスタ。 - 表示用のトランジスタとして請求項１または請求項２に記載のトランジスタを用いた表示装置において、ソース配線とゲート配線をマトリクス状に配置し、前記ソース配線と前記ゲート配線の交差部にトランジスタを設け、前記トランジスタの前記ドレイン電極が前記ソース配線とほぼ平行な方向に存在すことを特徴とする表示装置。
- 表示用のトランジスタとして請求項１または請求項２に記載のトランジスタを用いた表示装置において、ソース配線とゲート配線をマトリクス状に配置し、前記ソース配線と前記ゲート配線の交差部に前記トランジスタを設け、前記トランジスタの前記ドレイン電極が前記ソース配線とほぼ直交する方向に存在すことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300780A JP4211250B2 (ja) | 2000-10-12 | 2001-09-28 | トランジスタ及びそれを備える表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000312454 | 2000-10-12 | ||
| JP2000-312454 | 2000-10-12 | ||
| JP2001300780A JP4211250B2 (ja) | 2000-10-12 | 2001-09-28 | トランジスタ及びそれを備える表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007216754A Division JP4737163B2 (ja) | 2000-10-12 | 2007-08-23 | トランジスタ及びそれを備える表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190605A JP2002190605A (ja) | 2002-07-05 |
| JP4211250B2 true JP4211250B2 (ja) | 2009-01-21 |
Family
ID=18792043
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300780A Expired - Lifetime JP4211250B2 (ja) | 2000-10-12 | 2001-09-28 | トランジスタ及びそれを備える表示装置 |
| JP2007216754A Expired - Lifetime JP4737163B2 (ja) | 2000-10-12 | 2007-08-23 | トランジスタ及びそれを備える表示装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007216754A Expired - Lifetime JP4737163B2 (ja) | 2000-10-12 | 2007-08-23 | トランジスタ及びそれを備える表示装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6897482B2 (ja) |
| EP (1) | EP1326281B1 (ja) |
| JP (2) | JP4211250B2 (ja) |
| KR (1) | KR100798787B1 (ja) |
| CN (1) | CN1222048C (ja) |
| DE (1) | DE60141244D1 (ja) |
| TW (1) | TWI222746B (ja) |
| WO (1) | WO2002031887A1 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1297948C (zh) | 2002-04-26 | 2007-01-31 | 三洋电机株式会社 | 显示装置 |
| US6933529B2 (en) * | 2002-07-11 | 2005-08-23 | Lg. Philips Lcd Co., Ltd. | Active matrix type organic light emitting diode device and thin film transistor thereof |
| KR100869740B1 (ko) * | 2002-08-17 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| JP4615197B2 (ja) * | 2002-08-30 | 2011-01-19 | シャープ株式会社 | Ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法 |
| KR100887997B1 (ko) * | 2002-12-26 | 2009-03-09 | 엘지디스플레이 주식회사 | 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터 |
| KR100519372B1 (ko) * | 2002-12-31 | 2005-10-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100905475B1 (ko) | 2003-01-08 | 2009-07-02 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100698048B1 (ko) | 2003-06-26 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP4586345B2 (ja) * | 2003-09-17 | 2010-11-24 | ソニー株式会社 | 電界効果型トランジスタ |
| KR100997968B1 (ko) | 2003-10-13 | 2010-12-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| JP2005223254A (ja) * | 2004-02-09 | 2005-08-18 | Sharp Corp | 薄膜トランジスタ |
| JP4133919B2 (ja) * | 2004-04-27 | 2008-08-13 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
| KR100696469B1 (ko) * | 2004-06-08 | 2007-03-19 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치 |
| JP4543315B2 (ja) * | 2004-09-27 | 2010-09-15 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
| KR100603397B1 (ko) * | 2004-11-18 | 2006-07-20 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
| KR101315381B1 (ko) * | 2005-03-09 | 2013-10-07 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101152528B1 (ko) | 2005-06-27 | 2012-06-01 | 엘지디스플레이 주식회사 | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 |
| KR20070031620A (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 액정 표시 장치 |
| WO2007063786A1 (en) * | 2005-11-29 | 2007-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Antenna and manufacturing method thereof, semiconductor device including antenna and manufacturing method thereof, and radio communication system |
| EP1793366A3 (en) | 2005-12-02 | 2009-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| JP5448257B2 (ja) * | 2005-12-02 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュール及び電子機器 |
| KR101358697B1 (ko) * | 2005-12-02 | 2014-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 디스플레이 장치, 및 전자 장치 |
| KR101189279B1 (ko) * | 2006-01-26 | 2012-10-09 | 삼성디스플레이 주식회사 | 표시장치와 이의 제조방법 |
| TWI328878B (en) * | 2006-09-15 | 2010-08-11 | Au Optronics Corp | Electrode structure of a transistor, and pixel structure and display apparatus comprising the same |
| CN100451796C (zh) * | 2006-12-26 | 2009-01-14 | 友达光电股份有限公司 | 薄膜晶体管结构 |
| KR101381251B1 (ko) | 2007-06-14 | 2014-04-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 갖는 표시패널 |
| US7738050B2 (en) * | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
| TWI521292B (zh) * | 2007-07-20 | 2016-02-11 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| GB2458483B (en) * | 2008-03-19 | 2012-06-20 | Cambridge Display Tech Ltd | Organic thin film transistor |
| JP5113609B2 (ja) * | 2008-04-24 | 2013-01-09 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその製造方法 |
| JP5346494B2 (ja) * | 2008-05-26 | 2013-11-20 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
| JP2009288625A (ja) * | 2008-05-30 | 2009-12-10 | Sony Corp | 電子回路およびパネル |
| US9312156B2 (en) * | 2009-03-27 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| KR101614092B1 (ko) * | 2009-12-24 | 2016-04-21 | 삼성디스플레이 주식회사 | 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터 |
| EP2571059A1 (en) * | 2010-05-10 | 2013-03-20 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate, and display device |
| JP6035734B2 (ja) * | 2011-06-20 | 2016-11-30 | ソニー株式会社 | 半導体素子、表示装置および電子機器 |
| JP6110693B2 (ja) * | 2012-03-14 | 2017-04-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6285150B2 (ja) | 2012-11-16 | 2018-02-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6028642B2 (ja) | 2013-03-22 | 2016-11-16 | 凸版印刷株式会社 | 薄膜トランジスタアレイ |
| TWI569512B (zh) * | 2015-11-18 | 2017-02-01 | 廣達電腦股份有限公司 | 行動裝置 |
| CN105895706A (zh) * | 2016-07-01 | 2016-08-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管及显示装置 |
| CN106298962A (zh) * | 2016-11-16 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板、显示面板及显示装置 |
| CN107393967A (zh) * | 2017-08-04 | 2017-11-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管、阵列基板及掩膜板 |
| CN111898506A (zh) * | 2020-07-21 | 2020-11-06 | 武汉华星光电技术有限公司 | 感光传感器、阵列基板、显示面板及电子设备 |
| CN112925136B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189969A (ja) * | 1984-03-12 | 1985-09-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6482674A (en) * | 1987-09-25 | 1989-03-28 | Casio Computer Co Ltd | Thin film transistor |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JPH02285326A (ja) | 1989-04-27 | 1990-11-22 | Toshiba Corp | アクティブマトリックス型液晶表示素子 |
| JP2716004B2 (ja) | 1995-06-29 | 1998-02-18 | 日本電気株式会社 | 液晶表示装置 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| JP3636424B2 (ja) * | 1997-11-20 | 2005-04-06 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| US6335781B2 (en) * | 1998-12-17 | 2002-01-01 | Lg Electronics, Inc. | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer |
| JP4100646B2 (ja) * | 1998-12-28 | 2008-06-11 | エルジー．フィリップス エルシーデー カンパニー，リミテッド | 薄膜トランジスタおよびそれを備えた液晶表示装置 |
-
2001
- 2001-09-28 JP JP2001300780A patent/JP4211250B2/ja not_active Expired - Lifetime
- 2001-10-08 TW TW090124804A patent/TWI222746B/zh not_active IP Right Cessation
- 2001-10-09 EP EP01974749A patent/EP1326281B1/en not_active Expired - Lifetime
- 2001-10-09 US US10/398,376 patent/US6897482B2/en not_active Expired - Lifetime
- 2001-10-09 DE DE60141244T patent/DE60141244D1/de not_active Expired - Lifetime
- 2001-10-09 KR KR1020037005106A patent/KR100798787B1/ko active IP Right Grant
- 2001-10-09 WO PCT/JP2001/008867 patent/WO2002031887A1/ja active Application Filing
- 2001-10-09 CN CNB018172733A patent/CN1222048C/zh not_active Expired - Lifetime
-
2007
- 2007-08-23 JP JP2007216754A patent/JP4737163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040031964A1 (en) | 2004-02-19 |
| KR20030048432A (ko) | 2003-06-19 |
| WO2002031887A1 (fr) | 2002-04-18 |
| KR100798787B1 (ko) | 2008-01-29 |
| DE60141244D1 (de) | 2010-03-25 |
| CN1470076A (zh) | 2004-01-21 |
| EP1326281A4 (en) | 2008-11-19 |
| EP1326281B1 (en) | 2010-02-03 |
| TWI222746B (en) | 2004-10-21 |
| JP2008004957A (ja) | 2008-01-10 |
| EP1326281A1 (en) | 2003-07-09 |
| JP4737163B2 (ja) | 2011-07-27 |
| JP2002190605A (ja) | 2002-07-05 |
| US6897482B2 (en) | 2005-05-24 |
| CN1222048C (zh) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211250B2 (ja) | トランジスタ及びそれを備える表示装置 | |
| US11698555B2 (en) | Display device | |
| US11372299B2 (en) | Display panels | |
| KR100816205B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR100442489B1 (ko) | 액정표시소자 | |
| JP2003066488A (ja) | 液晶表示装置 | |
| JPWO2009125532A1 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| US7123331B2 (en) | Array substrate for use in in-plane switching mode liquid crystal display device with particular overlaping pixel electrode and method of fabricating the same | |
| JP3668122B2 (ja) | 薄膜トランジスタ基板及びそれを備える液晶表示装置 | |
| JP2000022156A (ja) | 薄膜トランジスタ及びそのアレイ | |
| US8212980B2 (en) | Liquid crystal display and active matrix substrate | |
| US12019339B2 (en) | Display device | |
| KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2004134504A (ja) | 液晶表示素子 | |
| KR20050076402A (ko) | 액정 표시 장치 및 이를 위한 박막 트랜지스터 표시판 | |
| KR19990009313A (ko) | 평면내 스위칭 모드 액정 표시 장치 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4211250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |