JP4586345B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタ Download PDFInfo
- Publication number
- JP4586345B2 JP4586345B2 JP2003323966A JP2003323966A JP4586345B2 JP 4586345 B2 JP4586345 B2 JP 4586345B2 JP 2003323966 A JP2003323966 A JP 2003323966A JP 2003323966 A JP2003323966 A JP 2003323966A JP 4586345 B2 JP4586345 B2 JP 4586345B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain electrode
- organic semiconductor
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
該チャネル形成領域は、電気的異方性を有する有機半導体層から成り、
少なくとも、一方のソース/ドレイン電極の縁部と対向する他方のソース/ドレイン電極の縁部は直線ではないことを特徴とする。
(A)基体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜、
(C)ゲート絶縁膜上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極の間であってゲート絶縁膜上に形成された、電気的異方性を有する有機半導体層から成るチャネル形成領域、
を備えている。
(A)基体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜、
(C)ゲート絶縁膜上に形成された、電気的異方性を有する有機半導体層から成るチャネル形成領域、並びに、
(D)有機半導体層上に形成されたソース/ドレイン電極、
を備えている。
(A)基体上に形成された、電気的異方性を有する有機半導体層から成るチャネル形成領域、
(B)有機半導体層上に形成されたソース/ドレイン電極、
(C)ソース/ドレイン電極及び有機半導体層上に形成されたゲート絶縁膜、並びに、
(D)ゲート絶縁膜上に形成されたゲート電極、
を備えている。
(A)基体上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極及び基体上に形成された、電気的異方性を有する有機半導体層から成るチャネル形成領域、
(C)有機半導体層上に形成されたゲート絶縁膜、並びに、
(D)ゲート絶縁膜上に形成されたゲート電極、
を備えている。
(A)基体11上に形成されたゲート電極12、
(B)ゲート電極12上に形成されたゲート絶縁膜13、
(C)ゲート絶縁膜13上に形成されたソース/ドレイン電極14、並びに、
(D)ソース/ドレイン電極14の間であってゲート絶縁膜13上に形成された、電気的異方性を有する有機半導体層15から成るチャネル形成領域16、
を備えている。
a軸における電気伝導度=5×108Ω・cm
b軸における電気伝導度=2.5×106Ω・cm
c軸における電気伝導度=3×1010Ω・cm
先ず、基体11上にゲート電極12を形成する。具体的には、シリコン基板から成る支持体10に接着されたポリエーテルスルホン(PES)から成る基体11上に、レジスト層31に基づきゲート電極形成用のパターンを形成する(図1の(A)参照)。
次に、ゲート電極12上を含む基体11上にゲート絶縁膜13を形成する。具体的には、SiO2から成るゲート絶縁膜13を、スパッタリング法に基づき、ゲート電極12及び基体11上に形成する。ゲート絶縁膜13の成膜を行う際、ゲート電極12の一部をハードマスクで覆うことによって、ゲート電極の取出部(図示せず)をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜13の成膜時、基体11が接着されている支持体10は温度を調整することができる支持体ホルダーに載置されており、SiO2の成膜中の支持体温度の上昇を抑制することができるので、基体11の変形を最小限に抑えた成膜を行うことができる。
次に、ゲート絶縁膜13上にソース/ドレイン電極14を形成する。具体的には、全面に、レジスト層32に基づきソース/ドレイン電極形成用のパターンを形成する(図1の(D)参照)。
次に、ゲート絶縁膜13上に、有機半導体層15を形成する(図2の(C)参照)。具体的には、ペンタセンから成る有機半導体層15を以下の表1に例示する真空蒸着法に基づき、ソース/ドレイン電極14及びゲート絶縁膜13の上に形成する。有機半導体層15の成膜を行う際、ゲート絶縁膜13及びソース/ドレイン電極14の一部をハードマスクで覆うことによって、フォトリソグラフィ・プロセス無しで有機半導体層15を形成することができる。
支持体温度:60゜C
成膜速度 :3nm/分
圧力 :5×10-4Pa
次いで、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図3)。こうして、実施例1のFETを得ることができる。
(A)基体11上に形成されたゲート電極12、
(B)ゲート電極12上に形成されたゲート絶縁膜13、
(C)ゲート絶縁膜13上に形成された、電気的異方性を有する有機半導体層15から成るチャネル形成領域16、並びに、
(D)有機半導体層15上に形成されたソース/ドレイン電極14、
を備えている。
(A)基体11上に形成された、電気的異方性を有する有機半導体層15から成るチャネル形成領域16、
(B)有機半導体層15上に形成されたソース/ドレイン電極14、
(C)ソース/ドレイン電極14及び有機半導体層15上に形成されたゲート絶縁膜13、並びに、
(D)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
先ず、実施例1の[工程−130]と同様にして、基体11上に有機半導体層15を形成する。
次に、実施例1の[工程−120]と同様にして、有機半導体層15上にソース/ドレイン電極14を形成する。
その後、実施例1の[工程−110]と同様にして、ソース/ドレイン電極14及び有機半導体層15上にゲート絶縁膜13を形成する。
次いで、実施例1の[工程−100]と同様にして、ゲート絶縁膜13上にゲート電極12を形成する。
その後、実施例1の[工程−140]と同様にして、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成する。こうして、実施例3のFETを得ることができる。
(A)基体11上に形成されたソース/ドレイン電極14、
(B)ソース/ドレイン電極14及び基体11上に形成された、電気的異方性を有する有機半導体層15から成るチャネル形成領域16、
(C)有機半導体層15上に形成されたゲート絶縁膜13、並びに、
(D)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
Claims (1)
- ゲート電極、ソース/ドレイン電極、及び、ソース/ドレイン電極間に設けられたチャネル形成領域を備えた電界効果型トランジスタであって、
該チャネル形成領域は、電気的異方性を有する有機半導体層から成り、
前記ソース/ドレイン電極の一方の先端部は、前記ソース/ドレイン電極の他方の先端部と対向しており、
前記ソース/ドレイン電極の一方の先端部及び前記ソース/ドレイン電極の他方の先端部の描く軌跡は、正六角形の3辺、正七角形の3辺、正八角形の3辺又は4辺、正九角形の3辺又は4辺、正十角形の3辺、4辺又は5辺であり、
前記ソース/ドレイン電極の一方の先端部の任意の点から、この点を通る法線が他方のソース/ドレイン電極の他方と交わる点までの距離は等しい電界効果型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003323966A JP4586345B2 (ja) | 2003-09-17 | 2003-09-17 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003323966A JP4586345B2 (ja) | 2003-09-17 | 2003-09-17 | 電界効果型トランジスタ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005093633A JP2005093633A (ja) | 2005-04-07 |
JP2005093633A5 JP2005093633A5 (ja) | 2006-07-20 |
JP4586345B2 true JP4586345B2 (ja) | 2010-11-24 |
Family
ID=34454853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003323966A Expired - Fee Related JP4586345B2 (ja) | 2003-09-17 | 2003-09-17 | 電界効果型トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4586345B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4628040B2 (ja) * | 2004-08-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体素子を備えた表示装置の製造方法 |
JP2006332614A (ja) * | 2005-04-25 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 半導体装置、有機トランジスタ及びその作製方法 |
US20060270066A1 (en) | 2005-04-25 | 2006-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic transistor, manufacturing method of semiconductor device and organic transistor |
JP2006352083A (ja) * | 2005-05-18 | 2006-12-28 | Ricoh Co Ltd | 有機薄膜トランジスタ及びアクティブマトリックス表示装置 |
CN102176304B (zh) * | 2005-12-02 | 2013-07-03 | 株式会社半导体能源研究所 | 半导体器件 |
JP5194468B2 (ja) | 2006-03-07 | 2013-05-08 | コニカミノルタホールディングス株式会社 | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ |
JP5365007B2 (ja) * | 2007-01-25 | 2013-12-11 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよびその製造方法 |
KR101752348B1 (ko) * | 2009-10-30 | 2017-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011052488A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5557304B1 (ja) * | 2013-09-26 | 2014-07-23 | 国立大学法人東北大学 | 有機半導体素子及びそれを備えたcmis半導体装置 |
TWI727752B (zh) * | 2020-04-21 | 2021-05-11 | 友達光電股份有限公司 | 主動元件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002190605A (ja) * | 2000-10-12 | 2002-07-05 | Sanyo Electric Co Ltd | トランジスタ及びそれを備える表示装置 |
JP2002215065A (ja) * | 2000-11-02 | 2002-07-31 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器 |
WO2002084756A1 (en) * | 2001-04-10 | 2002-10-24 | Sarnoff Corporation | Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors |
JP2003066488A (ja) * | 2001-08-30 | 2003-03-05 | Hitachi Ltd | 液晶表示装置 |
JP2003509869A (ja) * | 1999-09-10 | 2003-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ポリ−3,4−アルケンジオキシチオフェン(pedot)およびポリスチレンスルホン酸(pss)に基づく導電構造 |
JP2004158530A (ja) * | 2002-11-05 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 導電性有機分子薄膜を有する素子 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482674A (en) * | 1987-09-25 | 1989-03-28 | Casio Computer Co Ltd | Thin film transistor |
JPH07221367A (ja) * | 1994-01-31 | 1995-08-18 | Matsushita Electric Ind Co Ltd | 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法 |
-
2003
- 2003-09-17 JP JP2003323966A patent/JP4586345B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003509869A (ja) * | 1999-09-10 | 2003-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ポリ−3,4−アルケンジオキシチオフェン(pedot)およびポリスチレンスルホン酸(pss)に基づく導電構造 |
JP2002190605A (ja) * | 2000-10-12 | 2002-07-05 | Sanyo Electric Co Ltd | トランジスタ及びそれを備える表示装置 |
JP2002215065A (ja) * | 2000-11-02 | 2002-07-31 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器 |
WO2002084756A1 (en) * | 2001-04-10 | 2002-10-24 | Sarnoff Corporation | Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors |
JP2003066488A (ja) * | 2001-08-30 | 2003-03-05 | Hitachi Ltd | 液晶表示装置 |
JP2004158530A (ja) * | 2002-11-05 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 導電性有機分子薄膜を有する素子 |
Also Published As
Publication number | Publication date |
---|---|
JP2005093633A (ja) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7141816B2 (en) | Field effect transistor | |
JP4951878B2 (ja) | 電界効果型トランジスタの製造方法 | |
US20130015444A1 (en) | Evaporation mask, method of manufacturing evaporation mask, electronic device, and method of manufacturing electronic device | |
JP2005086147A (ja) | 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法 | |
JP4586345B2 (ja) | 電界効果型トランジスタ | |
JP2009200315A (ja) | 半導体装置の製造方法 | |
US8623695B2 (en) | Method for producing semiconductor device | |
JP5439723B2 (ja) | 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 | |
JP4569207B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP5501604B2 (ja) | 有機薄膜トランジスタ | |
JP2006059896A (ja) | 電界効果型トランジスタ | |
JP5549073B2 (ja) | 有機半導体装置およびその製造方法 | |
JP4892810B2 (ja) | 電界効果型トランジスタ | |
JP4706236B2 (ja) | 半導体装置及びその製造方法 | |
US8344367B2 (en) | Molecular devices and methods of manufacturing the same | |
JP4699090B2 (ja) | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 | |
JP2013115111A (ja) | 酸化物半導体装置およびその製造方法 | |
JP2004304182A (ja) | 薄膜トランジスタ及びその作製方法 | |
JP5375058B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
JP2008235607A (ja) | 薄膜トランジスタ、配線基板、表示装置および電子機器 | |
JP5158010B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP4779296B2 (ja) | 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法 | |
WO2011065083A1 (ja) | 有機薄膜トランジスタ、およびその製造方法 | |
US20080230771A1 (en) | Thin film transistor and method for manufacturing the same | |
JP5194401B2 (ja) | 電荷移動錯体薄膜、及び、電界効果型トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100823 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4586345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |