JP2003066488A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003066488A JP2003066488A JP2001261680A JP2001261680A JP2003066488A JP 2003066488 A JP2003066488 A JP 2003066488A JP 2001261680 A JP2001261680 A JP 2001261680A JP 2001261680 A JP2001261680 A JP 2001261680A JP 2003066488 A JP2003066488 A JP 2003066488A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- thin film
- liquid crystal
- film transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 119
- 239000010408 film Substances 0.000 claims abstract description 130
- 239000010409 thin film Substances 0.000 claims abstract description 108
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000000737 periodic effect Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 136
- 230000001681 protective effect Effects 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 239000011368 organic material Substances 0.000 claims description 14
- 229910010272 inorganic material Inorganic materials 0.000 claims description 8
- 239000011147 inorganic material Substances 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims 3
- 230000007812 deficiency Effects 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 10
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 10
- 229910004444 SUB1 Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- 229910004438 SUB2 Inorganic materials 0.000 description 6
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 6
- 101150018444 sub2 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 101100137546 Arabidopsis thaliana PRF2 gene Proteins 0.000 description 2
- 102100022361 CAAX prenyl protease 1 homolog Human genes 0.000 description 2
- 101000824531 Homo sapiens CAAX prenyl protease 1 homolog Proteins 0.000 description 2
- 101001003584 Homo sapiens Prelamin-A/C Proteins 0.000 description 2
- 102100030482 Hypoxia-inducible factor 3-alpha Human genes 0.000 description 2
- 101710083143 Hypoxia-inducible factor 3-alpha Proteins 0.000 description 2
- 101150004094 PRO2 gene Proteins 0.000 description 2
- SQQXRXKYTKFFSM-UHFFFAOYSA-N chembl1992147 Chemical compound OC1=C(OC)C(OC)=CC=C1C1=C(C)C(C(O)=O)=NC(C=2N=C3C4=NC(C)(C)N=C4C(OC)=C(O)C3=CC=2)=C1N SQQXRXKYTKFFSM-UHFFFAOYSA-N 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタあるいは容量素子のアライ
メントによるずれによる不都合を解消させる。 【解決手段】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に薄膜トランジ
スタを備え、この薄膜トランジスタは、ゲート信号線に
接続されるゲート電極と、このゲート電極と絶縁膜を介
して積層される半導体層と、この半導体層上にドレイン
信号線に接続されるドレイン電極と、画素電極に接続さ
れるソース電極から構成されているとともに、前記半導
体層は、少なくとも該ソース電極が引き出される辺にて
該ソース電極の幅よりも大きな幅区間で周期的な凹凸形
状となっている。
メントによるずれによる不都合を解消させる。 【解決手段】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に薄膜トランジ
スタを備え、この薄膜トランジスタは、ゲート信号線に
接続されるゲート電極と、このゲート電極と絶縁膜を介
して積層される半導体層と、この半導体層上にドレイン
信号線に接続されるドレイン電極と、画素電極に接続さ
れるソース電極から構成されているとともに、前記半導
体層は、少なくとも該ソース電極が引き出される辺にて
該ソース電極の幅よりも大きな幅区間で周期的な凹凸形
状となっている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特にアクティブ・マトリクス型の液晶表示装置に関
する。
り、特にアクティブ・マトリクス型の液晶表示装置に関
する。
【０００２】
【従来の技術】アクティブ・マトリクス型の液晶表示装
置は、液晶を介して対向配置される各基板のうち一方の
基板の液晶側の面に、そのｘ方向に延在しｙ方向に並設
されるゲート信号線と、ｙ方向に延在しｘ方向に並設さ
れるドレイン信号線とが形成されている。
置は、液晶を介して対向配置される各基板のうち一方の
基板の液晶側の面に、そのｘ方向に延在しｙ方向に並設
されるゲート信号線と、ｙ方向に延在しｘ方向に並設さ
れるドレイン信号線とが形成されている。
【０００３】そして、これら各信号線に囲まれた各領域
を画素領域とし、これら各画素領域にはゲート信号線か
らの走査信号によって駆動する薄膜トランジスタと、こ
の薄膜トランジスタを介してドレイン信号線からの映像
信号が供給される画素電極とが備えられている。
を画素領域とし、これら各画素領域にはゲート信号線か
らの走査信号によって駆動する薄膜トランジスタと、こ
の薄膜トランジスタを介してドレイン信号線からの映像
信号が供給される画素電極とが備えられている。
【０００４】この画素電極は、それと液晶を介して配置
される対向電極との間に電界を発生せしめ、この電界に
よって該液晶をその光透過率を変化せしめるように作動
させるようになっている。
される対向電極との間に電界を発生せしめ、この電界に
よって該液晶をその光透過率を変化せしめるように作動
させるようになっている。
【０００５】また、画素領域には、画素電極に供給され
た映像信号を比較的長く蓄積させるために画素電極と電
位の安定した信号線との間に容量素子を備えているのが
通常である。
た映像信号を比較的長く蓄積させるために画素電極と電
位の安定した信号線との間に容量素子を備えているのが
通常である。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな構成の液晶表示装置は、近年の高精細化の傾向にと
もない、薄膜トランジスタあるいは容量素子のアライメ
ントによるずれによる不都合が大きく影響するに至って
いる。
うな構成の液晶表示装置は、近年の高精細化の傾向にと
もない、薄膜トランジスタあるいは容量素子のアライメ
ントによるずれによる不都合が大きく影響するに至って
いる。
【０００７】薄膜トランジスタあるいは容量素子のアラ
イメントによるずれが生じた場合、それらの容量が微妙
に変化してしまい、これが表示のむらを起こさせたりす
るからである。
イメントによるずれが生じた場合、それらの容量が微妙
に変化してしまい、これが表示のむらを起こさせたりす
るからである。
【０００８】本発明は、このような事情に基づいてなさ
れたもので、その目的は、薄膜トランジスタあるいは容
量素子のアライメントによるずれによる不都合を解消さ
せた液晶表示装置を提供することにある。
れたもので、その目的は、薄膜トランジスタあるいは容
量素子のアライメントによるずれによる不都合を解消さ
せた液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】手段１．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に薄膜トランジスタを
備え、この薄膜トランジスタは、ゲート信号線に接続さ
れるゲート電極と、このゲート電極と絶縁膜を介して積
層される半導体層と、この半導体層上にドレイン信号線
に接続されるドレイン電極と、画素電極に接続されるソ
ース電極から構成されているとともに、前記半導体層
は、少なくとも該ソース電極が引き出される辺にて該ソ
ース電極の幅よりも大きな幅区間で周期的な凹凸形状と
なっていることを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に薄膜トランジスタを
備え、この薄膜トランジスタは、ゲート信号線に接続さ
れるゲート電極と、このゲート電極と絶縁膜を介して積
層される半導体層と、この半導体層上にドレイン信号線
に接続されるドレイン電極と、画素電極に接続されるソ
ース電極から構成されているとともに、前記半導体層
は、少なくとも該ソース電極が引き出される辺にて該ソ
ース電極の幅よりも大きな幅区間で周期的な凹凸形状と
なっていることを特徴とするものである。
【００１１】手段２．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素に薄膜トランジスタを備
え、この薄膜トランジスタは、ゲート信号線と、このゲ
ート信号線の一領域上に絶縁膜を介して積層される半導
体層と、この半導体層上にドレイン信号線に接続される
ドレイン電極と、画素電極に接続されるソース電極から
構成されているとともに、前記半導体層は、少なくとも
該ソース電極が引き出される辺にて該ソース電極の幅よ
りも大きな幅区間で周期的な凹凸形状となっているとと
もに、前記ゲート信号線は、その薄膜トランジスタ形成
領域の近傍にて、該ソース電極が引き出される側の辺が
はみ出されて形成されることによって、幅広となってい
ることを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素に薄膜トランジスタを備
え、この薄膜トランジスタは、ゲート信号線と、このゲ
ート信号線の一領域上に絶縁膜を介して積層される半導
体層と、この半導体層上にドレイン信号線に接続される
ドレイン電極と、画素電極に接続されるソース電極から
構成されているとともに、前記半導体層は、少なくとも
該ソース電極が引き出される辺にて該ソース電極の幅よ
りも大きな幅区間で周期的な凹凸形状となっているとと
もに、前記ゲート信号線は、その薄膜トランジスタ形成
領域の近傍にて、該ソース電極が引き出される側の辺が
はみ出されて形成されることによって、幅広となってい
ることを特徴とするものである。
【００１２】手段３．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれら各ゲート信号線と交差して並設される複数のド
レイン信号線と、これらゲート信号線とドレイン信号線
によって囲まれる各画素領域に、一方の側のゲート信号
線からの走査信号によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の側のドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と他方の側のゲート信号線との間に形成される容
量素子とを備え、前記容量素子は、前記他方の側のゲー
ト信号線上に、前記薄膜トランジスタのゲート絶縁膜が
延在されて形成される第１絶縁膜と、この絶縁膜上に形
成される導電層と、この導電層上に前記薄膜トランジス
タを被う保護膜が延在されて形成される第２絶縁膜と、
この第２絶縁膜上に形成される前記画素電極の延在部と
からなり、該延在部は前記第２絶縁膜に形成されたスル
ーホールを通して前記導電層に形成されるものであるこ
とを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれら各ゲート信号線と交差して並設される複数のド
レイン信号線と、これらゲート信号線とドレイン信号線
によって囲まれる各画素領域に、一方の側のゲート信号
線からの走査信号によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の側のドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と他方の側のゲート信号線との間に形成される容
量素子とを備え、前記容量素子は、前記他方の側のゲー
ト信号線上に、前記薄膜トランジスタのゲート絶縁膜が
延在されて形成される第１絶縁膜と、この絶縁膜上に形
成される導電層と、この導電層上に前記薄膜トランジス
タを被う保護膜が延在されて形成される第２絶縁膜と、
この第２絶縁膜上に形成される前記画素電極の延在部と
からなり、該延在部は前記第２絶縁膜に形成されたスル
ーホールを通して前記導電層に形成されるものであるこ
とを特徴とするものである。
【００１３】手段４．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれら各ゲート信号線と交差して並設される複数のド
レイン信号線と、これらゲート信号線とドレイン信号線
によって囲まれる各画素領域に、一方の側のゲート信号
線からの走査信号によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の側のドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と他方の側のゲート信号線との間に形成される容
量素子とを備え、前記容量素子は、前記他方の側のゲー
ト信号線上に、前記薄膜トランジスタのゲート絶縁膜が
延在されて形成される第１絶縁膜と、この絶縁膜上に形
成される導電層と、この導電層上に前記薄膜トランジス
タを被う保護膜が延在されて形成される第２絶縁膜と、
この第２絶縁膜上に形成される前記画素電極の延在部と
からなり、該延在部は前記第２絶縁膜に形成されたスル
ーホールを通して前記導電層に形成されるものであると
ともに、前記導電層は、ゲート信号線の幅方向に延在さ
れて該ゲート信号線を跨るようにして形成されているこ
とを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれら各ゲート信号線と交差して並設される複数のド
レイン信号線と、これらゲート信号線とドレイン信号線
によって囲まれる各画素領域に、一方の側のゲート信号
線からの走査信号によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の側のドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と他方の側のゲート信号線との間に形成される容
量素子とを備え、前記容量素子は、前記他方の側のゲー
ト信号線上に、前記薄膜トランジスタのゲート絶縁膜が
延在されて形成される第１絶縁膜と、この絶縁膜上に形
成される導電層と、この導電層上に前記薄膜トランジス
タを被う保護膜が延在されて形成される第２絶縁膜と、
この第２絶縁膜上に形成される前記画素電極の延在部と
からなり、該延在部は前記第２絶縁膜に形成されたスル
ーホールを通して前記導電層に形成されるものであると
ともに、前記導電層は、ゲート信号線の幅方向に延在さ
れて該ゲート信号線を跨るようにして形成されているこ
とを特徴とするものである。
【００１４】手段５．本発明による液晶表示装置は、た
とえば、手段４の構成を前提に、前記第２絶縁膜は無機
材料層と有機材料層の順次積層体から構成されているこ
とを特徴とするものである。
とえば、手段４の構成を前提に、前記第２絶縁膜は無機
材料層と有機材料層の順次積層体から構成されているこ
とを特徴とするものである。
【００１５】手段６．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれら各ゲート信号線と交差して並設される複数のド
レイン信号線と、これらゲート信号線とドレイン信号線
によって囲まれる各画素領域に、一方の側のゲート信号
線からの走査信号によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の側のドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と他方の側のゲート信号線との間に形成される容
量素子とを備え、前記容量素子は、前記他方の側のゲー
ト信号線上に、前記薄膜トランジスタのゲート絶縁膜が
延在されて形成される第１絶縁膜と、この絶縁膜上に形
成される導電層と、この導電層上に前記薄膜トランジス
タを被う保護膜が延在されて形成される第２絶縁膜と、
この第２絶縁膜上に形成される前記画素電極の延在部と
からなり、該延在部は前記第２絶縁膜に形成されたスル
ーホールを通して前記導電層に形成されるものであると
ともに、前記各基板のうち他方の基板の液晶側の面に形
成され、前記容量素子の形成領域内に対向する支柱状の
スペーサを備え、このスペーサは前記スルーホールの形
成領域を回避して形成されていることを特徴とするもの
である。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれら各ゲート信号線と交差して並設される複数のド
レイン信号線と、これらゲート信号線とドレイン信号線
によって囲まれる各画素領域に、一方の側のゲート信号
線からの走査信号によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の側のドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と他方の側のゲート信号線との間に形成される容
量素子とを備え、前記容量素子は、前記他方の側のゲー
ト信号線上に、前記薄膜トランジスタのゲート絶縁膜が
延在されて形成される第１絶縁膜と、この絶縁膜上に形
成される導電層と、この導電層上に前記薄膜トランジス
タを被う保護膜が延在されて形成される第２絶縁膜と、
この第２絶縁膜上に形成される前記画素電極の延在部と
からなり、該延在部は前記第２絶縁膜に形成されたスル
ーホールを通して前記導電層に形成されるものであると
ともに、前記各基板のうち他方の基板の液晶側の面に形
成され、前記容量素子の形成領域内に対向する支柱状の
スペーサを備え、このスペーサは前記スルーホールの形
成領域を回避して形成されていることを特徴とするもの
である。
【００１６】手段７．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に薄膜トランジスタを
備え、該薄膜トランジスタは、ゲート電極上に、ゲート
絶縁膜と、この絶縁膜上に形成され前記ゲート電極を間
にして配置される他の画素領域側に円弧部を有するほぼ
半円形のパターンをなす半導体層と、この半導体層上に
該半導体層の円弧部に沿った円弧形状となっているドレ
イン電極と、この円弧形をなすドレイン電極の中心点に
位置づけられる円形形状でその径とほぼ等しい幅で当該
画素領域側へ延在する延在部を有するソース電極とを有
し、前記半導体層は、そのソース電極が引き出される前
記円弧部以外の辺にて該ソース電極の幅よりも大きな幅
区間で周期的な凹凸形状となっていることを特徴とする
ものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に薄膜トランジスタを
備え、該薄膜トランジスタは、ゲート電極上に、ゲート
絶縁膜と、この絶縁膜上に形成され前記ゲート電極を間
にして配置される他の画素領域側に円弧部を有するほぼ
半円形のパターンをなす半導体層と、この半導体層上に
該半導体層の円弧部に沿った円弧形状となっているドレ
イン電極と、この円弧形をなすドレイン電極の中心点に
位置づけられる円形形状でその径とほぼ等しい幅で当該
画素領域側へ延在する延在部を有するソース電極とを有
し、前記半導体層は、そのソース電極が引き出される前
記円弧部以外の辺にて該ソース電極の幅よりも大きな幅
区間で周期的な凹凸形状となっていることを特徴とする
ものである。
【００１７】手段８．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれら各ゲート信号線と交差して並設される複数のド
レイン信号線と、これらゲート信号線とドレイン信号線
によって囲まれる各画素領域に、一方の側のゲート信号
線からの走査信号によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の側のドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と他方の側のゲート信号線との間に形成される容
量素子とを備え、前記薄膜トランジスタは、前記一方の
側のゲート信号線上に、ゲート絶縁膜と、この絶縁膜上
に形成され前記一方の側のゲート信号線を間にして配置
される他の画素領域側に円弧部を有するほぼ半円形のパ
ターンをなす半導体層と、この半導体層上に該半導体層
の円弧部に沿った円弧形状となっているドレイン電極
と、この円弧形をなすドレイン電極の中心点に位置づけ
られる円形形状でその径とほぼ等しい幅で当該画素領域
側へ延在する延在部を有するソース電極とを有し、前記
容量素子は、前記他方の側のゲート信号線上に、少なく
とも、前記薄膜トランジスタのゲート絶縁膜が延在され
て形成される第１の絶縁膜と、前記薄膜トランジスタを
被う保護膜が延在されて形成される第２の絶縁膜と、こ
の第２絶縁膜上に形成される前記画素電極の延在部とを
有し、前記容量素子の一部を構成する該他方の側のゲー
ト信号線はこのゲート信号線を間にする他の画素領域の
画素電極の一部と重畳する突出部を備えていることを特
徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれら各ゲート信号線と交差して並設される複数のド
レイン信号線と、これらゲート信号線とドレイン信号線
によって囲まれる各画素領域に、一方の側のゲート信号
線からの走査信号によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の側のドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と他方の側のゲート信号線との間に形成される容
量素子とを備え、前記薄膜トランジスタは、前記一方の
側のゲート信号線上に、ゲート絶縁膜と、この絶縁膜上
に形成され前記一方の側のゲート信号線を間にして配置
される他の画素領域側に円弧部を有するほぼ半円形のパ
ターンをなす半導体層と、この半導体層上に該半導体層
の円弧部に沿った円弧形状となっているドレイン電極
と、この円弧形をなすドレイン電極の中心点に位置づけ
られる円形形状でその径とほぼ等しい幅で当該画素領域
側へ延在する延在部を有するソース電極とを有し、前記
容量素子は、前記他方の側のゲート信号線上に、少なく
とも、前記薄膜トランジスタのゲート絶縁膜が延在され
て形成される第１の絶縁膜と、前記薄膜トランジスタを
被う保護膜が延在されて形成される第２の絶縁膜と、こ
の第２絶縁膜上に形成される前記画素電極の延在部とを
有し、前記容量素子の一部を構成する該他方の側のゲー
ト信号線はこのゲート信号線を間にする他の画素領域の
画素電極の一部と重畳する突出部を備えていることを特
徴とするものである。
【００１８】手段９．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に薄膜トランジスタを
備え、該薄膜トランジスタは、ゲート電極上に、ゲート
絶縁膜と、この絶縁膜上に形成され前記ゲート電極を間
にして配置される他の画素領域側に円弧部を有するほぼ
半円形のパターンをなす半導体層と、この半導体層上に
該半導体層の円弧部に沿った円弧形状となっているドレ
イン電極と、この円弧形をなすドレイン電極の中心点に
位置づけられる円形形状でその径とほぼ等しい幅で当該
画素領域側へ延在する延在部を有するソース電極とを有
し、前記ゲート電極は、その薄膜トランジスタのソース
電極が引き出される側の辺にて該ソース電極と重ねられ
て該ソース電極の延在方向へ延在する突出部を備えるこ
とを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に薄膜トランジスタを
備え、該薄膜トランジスタは、ゲート電極上に、ゲート
絶縁膜と、この絶縁膜上に形成され前記ゲート電極を間
にして配置される他の画素領域側に円弧部を有するほぼ
半円形のパターンをなす半導体層と、この半導体層上に
該半導体層の円弧部に沿った円弧形状となっているドレ
イン電極と、この円弧形をなすドレイン電極の中心点に
位置づけられる円形形状でその径とほぼ等しい幅で当該
画素領域側へ延在する延在部を有するソース電極とを有
し、前記ゲート電極は、その薄膜トランジスタのソース
電極が引き出される側の辺にて該ソース電極と重ねられ
て該ソース電極の延在方向へ延在する突出部を備えるこ
とを特徴とするものである。
【００１９】手段１０．本発明による液晶表示装置は、
たとえば、液晶を介して対向配置される各基板のうち一
方の基板の液晶側の面に、並設される複数のゲート信号
線とこれら各ゲート信号線と交差して並設される複数の
ドレイン信号線と、これらゲート信号線とドレイン信号
線によって囲まれる各画素領域に、一方の側のゲート信
号線からの走査信号によって駆動される薄膜トランジス
タと、この薄膜トランジスタを介して一方の側のドレイ
ン信号線からの映像信号が供給される画素電極と、この
画素電極と他方の側のゲート信号線との間に形成される
容量素子とを備え、前記薄膜トランジスタは、前記一方
の側のゲート信号線上に、ゲート絶縁膜と、この絶縁膜
上に形成され前記一方の側のゲート信号線を間にして配
置される他の画素領域側に円弧部を有するほぼ半円形の
パターンをなす半導体層と、この半導体層上に該半導体
層の円弧部に沿った円弧形状となっているドレイン電極
と、この円弧形をなすドレイン電極の中心点に位置づけ
られる円形形状でその径とほぼ等しい幅で当該画素領域
側へ延在する延在部を有するソース電極とを有し、前記
容量素子は、前記他方の側のゲート信号線上に、少なく
とも、前記薄膜トランジスタのゲート絶縁膜が延在され
て形成される第１の絶縁膜と、前記薄膜トランジスタを
被う保護膜が延在されて形成される第２の絶縁膜と、こ
の第２絶縁膜上に形成される前記画素電極の延在部とを
有し、前記第２の絶縁膜は、有機材料層のみ、あるいは
無機材料層および有機材料層の順次積層体から構成され
ているとともに、前記容量素子の一部を構成する該他方
の側のゲート信号線はこのゲート信号線を間にする他の
画素領域の画素電極の一部と重畳する突出部を備えてい
ることを特徴とするものである。
たとえば、液晶を介して対向配置される各基板のうち一
方の基板の液晶側の面に、並設される複数のゲート信号
線とこれら各ゲート信号線と交差して並設される複数の
ドレイン信号線と、これらゲート信号線とドレイン信号
線によって囲まれる各画素領域に、一方の側のゲート信
号線からの走査信号によって駆動される薄膜トランジス
タと、この薄膜トランジスタを介して一方の側のドレイ
ン信号線からの映像信号が供給される画素電極と、この
画素電極と他方の側のゲート信号線との間に形成される
容量素子とを備え、前記薄膜トランジスタは、前記一方
の側のゲート信号線上に、ゲート絶縁膜と、この絶縁膜
上に形成され前記一方の側のゲート信号線を間にして配
置される他の画素領域側に円弧部を有するほぼ半円形の
パターンをなす半導体層と、この半導体層上に該半導体
層の円弧部に沿った円弧形状となっているドレイン電極
と、この円弧形をなすドレイン電極の中心点に位置づけ
られる円形形状でその径とほぼ等しい幅で当該画素領域
側へ延在する延在部を有するソース電極とを有し、前記
容量素子は、前記他方の側のゲート信号線上に、少なく
とも、前記薄膜トランジスタのゲート絶縁膜が延在され
て形成される第１の絶縁膜と、前記薄膜トランジスタを
被う保護膜が延在されて形成される第２の絶縁膜と、こ
の第２絶縁膜上に形成される前記画素電極の延在部とを
有し、前記第２の絶縁膜は、有機材料層のみ、あるいは
無機材料層および有機材料層の順次積層体から構成され
ているとともに、前記容量素子の一部を構成する該他方
の側のゲート信号線はこのゲート信号線を間にする他の
画素領域の画素電極の一部と重畳する突出部を備えてい
ることを特徴とするものである。
【００２０】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。
の実施例を図面を用いて説明をする。
【００２１】実施例１．図２は、本発明による液晶表示
装置の一実施例を示す平面図である。
装置の一実施例を示す平面図である。
【００２２】同図において、液晶を介して互いに対向配
置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該
液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板
ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入され
ている。
置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該
液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板
ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入され
ている。
【００２３】シール材ＳＬによって囲まれた前記一方の
透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在
しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在
しｙ方向に並設されたドレイン信号線ＤＬとが形成され
ている。
透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在
しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在
しｙ方向に並設されたドレイン信号線ＤＬとが形成され
ている。
【００２４】各ゲート信号線ＧＬと各ドレイン信号線Ｄ
Ｌとで囲まれた領域は画素領域を構成するとともに、こ
れら各画素領域のマトリクス状の集合体は液晶表示部Ａ
Ｒを構成するようになっている。
Ｌとで囲まれた領域は画素領域を構成するとともに、こ
れら各画素領域のマトリクス状の集合体は液晶表示部Ａ
Ｒを構成するようになっている。
【００２５】各画素領域には、その片側のゲート信号線
ＧＬからの走査信号によって作動される薄膜トランジス
タＴＦＴと、この薄膜トランジスタＴＦＴを介して片側
のドレイン信号線ＤＬからの映像信号が供給される画素
電極ＰＸが形成されている。
ＧＬからの走査信号によって作動される薄膜トランジス
タＴＦＴと、この薄膜トランジスタＴＦＴを介して片側
のドレイン信号線ＤＬからの映像信号が供給される画素
電極ＰＸが形成されている。
【００２６】この画素電極ＰＸは、他方の透明基板ＳＵ
Ｂ２側の各画素領域に共通に形成した対向電極（図示せ
ず）との間に電界を発生させ、この電界によって液晶の
光透過率を制御させるようになっている。
Ｂ２側の各画素領域に共通に形成した対向電極（図示せ
ず）との間に電界を発生させ、この電界によって液晶の
光透過率を制御させるようになっている。
【００２７】前記ゲート信号線ＧＬのそれぞれの一端は
前記シール材ＳＬを超えて延在され、その延在端は垂直
走査駆動回路Ｖの出力端子が接続される端子を構成する
ようになっている。また、前記垂直走査駆動回路Ｖの入
力端子は液晶表示パネルの外部に配置されたプリント基
板からの信号が入力されるようになっている。
前記シール材ＳＬを超えて延在され、その延在端は垂直
走査駆動回路Ｖの出力端子が接続される端子を構成する
ようになっている。また、前記垂直走査駆動回路Ｖの入
力端子は液晶表示パネルの外部に配置されたプリント基
板からの信号が入力されるようになっている。
【００２８】垂直走査駆動回路Ｖは複数個の半導体装置
からなり、互いに隣接する複数のゲート信号線どおしが
グループ化され、これら各グループ毎に一個の半導体装
置があてがわれるようになっている。
からなり、互いに隣接する複数のゲート信号線どおしが
グループ化され、これら各グループ毎に一個の半導体装
置があてがわれるようになっている。
【００２９】同様に、前記ドレイン信号線ＤＬのそれぞ
れの一端は前記シール材ＳＬを超えて延在され、その延
在端は映像信号駆動回路Ｈｅの出力端子が接続される端
子を構成するようになっている。また、前記映像信号駆
動回路Ｈｅの入力端子は液晶表示パネルの外部に配置さ
れたプリント基板からの信号が入力されるようになって
いる。
れの一端は前記シール材ＳＬを超えて延在され、その延
在端は映像信号駆動回路Ｈｅの出力端子が接続される端
子を構成するようになっている。また、前記映像信号駆
動回路Ｈｅの入力端子は液晶表示パネルの外部に配置さ
れたプリント基板からの信号が入力されるようになって
いる。
【００３０】この映像信号駆動回路Ｈｅも複数個の半導
体装置からなり、互いに隣接する複数のドレイン信号線
ＤＬどおしがグループ化され、これら各グループ毎に一
個の半導体装置があてがわれるようになっている前記各
ゲート信号線ＧＬは、垂直走査回路Ｖからの走査信号に
よって、その一つが順次選択されるようになっている。
体装置からなり、互いに隣接する複数のドレイン信号線
ＤＬどおしがグループ化され、これら各グループ毎に一
個の半導体装置があてがわれるようになっている前記各
ゲート信号線ＧＬは、垂直走査回路Ｖからの走査信号に
よって、その一つが順次選択されるようになっている。
【００３１】また、前記各ドレイン信号線ＤＬのそれぞ
れには、映像信号駆動回路Ｈｅによって、前記ゲート信
号線ＧＬの選択のタイミングに合わせて映像信号が供給
されるようになっている。
れには、映像信号駆動回路Ｈｅによって、前記ゲート信
号線ＧＬの選択のタイミングに合わせて映像信号が供給
されるようになっている。
【００３２】図１は、前記画素領域における構成を示す
図で、同図のIII−III線における断面図を図３に示して
いる。
図で、同図のIII−III線における断面図を図３に示して
いる。
【００３３】図１において、透明基板ＳＵＢ１の液晶側
の面に、まず、ｘ方向に延在しｙ方向に並設される一対
のゲート信号線ＧＬが形成されている。
の面に、まず、ｘ方向に延在しｙ方向に並設される一対
のゲート信号線ＧＬが形成されている。
【００３４】これらゲート信号線ＧＬは後述の一対のド
レイン信号線ＤＬとともに矩形状の領域を囲むようにな
っており、この領域を画素領域として構成するようにな
っている。
レイン信号線ＤＬとともに矩形状の領域を囲むようにな
っており、この領域を画素領域として構成するようにな
っている。
【００３５】なお、このゲート信号線ＧＬの形成と同時
に形成される遮光膜ＣＬがあり、この遮光膜ＣＬは、画
素領域の左右の側にドレイン信号線ＤＬに平行かつ近接
して設けられている。
に形成される遮光膜ＣＬがあり、この遮光膜ＣＬは、画
素領域の左右の側にドレイン信号線ＤＬに平行かつ近接
して設けられている。
【００３６】この遮光膜ＣＬは透明基板ＳＵＢ２側に形
成されるブラックマトリクスとともに画素領域を画する
もので、該遮光膜ＣＬの存在によって、透明基板ＳＵＢ
１に対する透明基板ＳＵＢ２の合わせの際の裕度を大き
くすることができる。
成されるブラックマトリクスとともに画素領域を画する
もので、該遮光膜ＣＬの存在によって、透明基板ＳＵＢ
１に対する透明基板ＳＵＢ２の合わせの際の裕度を大き
くすることができる。
【００３７】このようにゲート信号線ＧＬおよび遮光膜
ＣＬが形成された透明基板ＳＵＢ１の表面には、たとえ
ばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも
被って形成されている。
ＣＬが形成された透明基板ＳＵＢ１の表面には、たとえ
ばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも
被って形成されている。
【００３８】この絶縁膜ＧＩは、後述のドレイン信号線
ＤＬの形成領域においては前記ゲート信号線ＧＬに対す
る層間絶縁膜としての機能を、後述の薄膜トランジスタ
ＴＦＴの形成領域においてはそのゲート絶縁膜としての
機能を、後述の容量素子Ｃａｄｄの形成領域においては
その誘電体膜としての機能を有するようになっている。
ＤＬの形成領域においては前記ゲート信号線ＧＬに対す
る層間絶縁膜としての機能を、後述の薄膜トランジスタ
ＴＦＴの形成領域においてはそのゲート絶縁膜としての
機能を、後述の容量素子Ｃａｄｄの形成領域においては
その誘電体膜としての機能を有するようになっている。
【００３９】そして、この絶縁膜ＧＩの表面であって、
前記ゲート信号線ＧＬの一部に重畳するようにしてたと
えばアモルファスＳｉからなる半導体層ＡＳが形成され
ている。
前記ゲート信号線ＧＬの一部に重畳するようにしてたと
えばアモルファスＳｉからなる半導体層ＡＳが形成され
ている。
【００４０】この半導体層ＡＳは、薄膜トランジスタＴ
ＦＴのそれであって、その上面にドレイン電極ＳＤ１お
よびソース電極ＳＤ２を形成することにより、ゲート信
号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩ
Ｓ型トランジスタを構成することができる。
ＦＴのそれであって、その上面にドレイン電極ＳＤ１お
よびソース電極ＳＤ２を形成することにより、ゲート信
号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩ
Ｓ型トランジスタを構成することができる。
【００４１】ここで、前記ドイレン電極ＳＤ１およびソ
ース電極ＳＤ２はたとえばドレイン信号線ＤＬの形成の
際に同時に形成されるようになっている。
ース電極ＳＤ２はたとえばドレイン信号線ＤＬの形成の
際に同時に形成されるようになっている。
【００４２】すなわち、ｙ方向に延在されｘ方向に並設
されるドレイン信号線ＤＬが形成され、その一部が前記
半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ
１が形成され、また、このドレイン電極ＳＤ１と薄膜ト
ランジスタＴＦＴのチャネル長分だけ離間されてソース
電極ＳＤ２が形成されている。
されるドレイン信号線ＤＬが形成され、その一部が前記
半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ
１が形成され、また、このドレイン電極ＳＤ１と薄膜ト
ランジスタＴＦＴのチャネル長分だけ離間されてソース
電極ＳＤ２が形成されている。
【００４３】このソース電極ＳＤ２は半導体層ＡＳ面か
ら画素領域側の絶縁膜ＧＩの上面に至るまで若干延在さ
れ、後述の画素電極ＰＸとの接続を図るためのコンタク
ト部ＣＮが形成されている。
ら画素領域側の絶縁膜ＧＩの上面に至るまで若干延在さ
れ、後述の画素電極ＰＸとの接続を図るためのコンタク
ト部ＣＮが形成されている。
【００４４】ここで、前記半導体層ＡＳは、少なくと
も、その上層に形成されるソース電極ＳＤ２が該半導体
層ＡＳが形成されていない領域にまで引き出される辺部
において、周期的な凹凸が繰り替えされる鋸状のパター
ンで形成されている。
も、その上層に形成されるソース電極ＳＤ２が該半導体
層ＡＳが形成されていない領域にまで引き出される辺部
において、周期的な凹凸が繰り替えされる鋸状のパター
ンで形成されている。
【００４５】このようにした理由は、半導体層ＡＳの段
差部におけるソース電極ＳＤ２の段切れによる不都合を
前記鋸状のパターンとすることにより段差部の長さを大
きくし、段切れの生じる部分を該段差部の全部に及ばな
いようにしたことにある。
差部におけるソース電極ＳＤ２の段切れによる不都合を
前記鋸状のパターンとすることにより段差部の長さを大
きくし、段切れの生じる部分を該段差部の全部に及ばな
いようにしたことにある。
【００４６】また、半導体層ＡＳに対してソース電極Ｓ
Ｄ２を形成する場合に、たとえソース電極ＳＤ２のアラ
イメントのずれ（特に、ｘ方向のずれ）によっても半導
体層ＡＳに対する該ソース電極ＳＤの重畳する面積が変
化しないようにしたことにある。
Ｄ２を形成する場合に、たとえソース電極ＳＤ２のアラ
イメントのずれ（特に、ｘ方向のずれ）によっても半導
体層ＡＳに対する該ソース電極ＳＤの重畳する面積が変
化しないようにしたことにある。
【００４７】ここで、ｘ方向のアライメントずれを問題
とするのは、液晶表示部ＡＲはそのｙ方向辺よりもｘ方
向辺の方が大きいのが一般的であり、これにより、ｘ方
向のアライメントずれの方がｙ方向のアライメントずれ
よりも大きく、これを無視することができないからであ
る。
とするのは、液晶表示部ＡＲはそのｙ方向辺よりもｘ方
向辺の方が大きいのが一般的であり、これにより、ｘ方
向のアライメントずれの方がｙ方向のアライメントずれ
よりも大きく、これを無視することができないからであ
る。
【００４８】なお、半導体層ＡＳとドレイン電極ＳＤ１
およびソース電極ＳＤ２との界面には高濃度の不純物が
ドープされた薄い層が形成され、この層はコンタクト層
として機能するようになっている。
およびソース電極ＳＤ２との界面には高濃度の不純物が
ドープされた薄い層が形成され、この層はコンタクト層
として機能するようになっている。
【００４９】このコンタクト層は、たとえば半導体層Ａ
Ｓの形成時に、その表面にすでに高濃度の不純物層が形
成されており、その上面に形成したドレイン電極ＳＤ１
およびソース電極ＳＤ２のパターンをマスクとしてそれ
から露出された前記不純物層をエッチングすることによ
って形成することができる。
Ｓの形成時に、その表面にすでに高濃度の不純物層が形
成されており、その上面に形成したドレイン電極ＳＤ１
およびソース電極ＳＤ２のパターンをマスクとしてそれ
から露出された前記不純物層をエッチングすることによ
って形成することができる。
【００５０】このように薄膜トランジスタＴＦＴ、ドイ
レン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電
極ＳＤ２が形成された透明基板ＳＵＢ１の表面にはたと
えばＳｉＮ等の無機材料層と樹脂等の有機材料層の順次
積層体からなる保護膜ＰＳＶが形成されている。この保
護膜ＰＳＶは前記薄膜トランジスタＴＦＴの液晶との直
接の接触を回避する層で、該薄膜トランジスタＴＦＴの
特性劣化を防止せんとするようになっている。
レン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電
極ＳＤ２が形成された透明基板ＳＵＢ１の表面にはたと
えばＳｉＮ等の無機材料層と樹脂等の有機材料層の順次
積層体からなる保護膜ＰＳＶが形成されている。この保
護膜ＰＳＶは前記薄膜トランジスタＴＦＴの液晶との直
接の接触を回避する層で、該薄膜トランジスタＴＦＴの
特性劣化を防止せんとするようになっている。
【００５１】保護膜ＰＳＶの上面には画素電極ＰＸが形
成されている。この画素電極ＰＸはたとえばＩＴＯ(Ind
ium-Tin-Oxide)膜からなる透光性の導電膜から構成され
ている。
成されている。この画素電極ＰＸはたとえばＩＴＯ(Ind
ium-Tin-Oxide)膜からなる透光性の導電膜から構成され
ている。
【００５２】この画素電極ＰＸは、薄膜トランジスタＴ
ＦＴの形成領域を回避して画素領域の大部分を占めるよ
うにして形成されている。そして、その一部が前記保護
膜ＰＳＶの一部に形成されたコンタクトホールＣＨを通
して薄膜トランジスタＴＦＴのソース電極ＳＤ２に電気
的に接続されている。
ＦＴの形成領域を回避して画素領域の大部分を占めるよ
うにして形成されている。そして、その一部が前記保護
膜ＰＳＶの一部に形成されたコンタクトホールＣＨを通
して薄膜トランジスタＴＦＴのソース電極ＳＤ２に電気
的に接続されている。
【００５３】さらに、画素電極ＰＸはこれに接続される
前記薄膜トランジスタＴＦＴを駆動するゲート信号線Ｇ
Ｌとは異なる他の隣接するゲート信号線ＧＬの上方に至
るまで延在されて、該他のゲート信号線ＧＬと重畳する
部分を形成している。この部分において、画素電極ＰＸ
と他のゲート信号線ＧＬとの間に前記保護膜ＰＳＶを誘
電体膜とする容量素子Ｃａｄｄが形成されるようになっ
ている。
前記薄膜トランジスタＴＦＴを駆動するゲート信号線Ｇ
Ｌとは異なる他の隣接するゲート信号線ＧＬの上方に至
るまで延在されて、該他のゲート信号線ＧＬと重畳する
部分を形成している。この部分において、画素電極ＰＸ
と他のゲート信号線ＧＬとの間に前記保護膜ＰＳＶを誘
電体膜とする容量素子Ｃａｄｄが形成されるようになっ
ている。
【００５４】この容量素子Ｃａｄｄは、たとえば画素電
極ＰＸに供給された映像信号を比較的長く蓄積させる等
の機能をもたせるようになっている。
極ＰＸに供給された映像信号を比較的長く蓄積させる等
の機能をもたせるようになっている。
【００５５】そして、このように画素電極ＰＸが形成さ
れた透明基板ＳＵＢ１の上面には該画素電極ＰＸをも被
って配向膜（図示せず）が形成されている。この配向膜
は液晶と直接に当接する膜で、その表面に形成されたラ
ビングによって該液晶の分子の初期配向方向を決定づけ
るようになっている。
れた透明基板ＳＵＢ１の上面には該画素電極ＰＸをも被
って配向膜（図示せず）が形成されている。この配向膜
は液晶と直接に当接する膜で、その表面に形成されたラ
ビングによって該液晶の分子の初期配向方向を決定づけ
るようになっている。
【００５６】このように構成した液晶表示装置は、薄膜
トランジスタＴＦＴのソース電極ＳＤ２を形成する際
に、半導体層ＡＳに対してアライメントのずれ（特に図
面ｘ方向のずれ）が生じた場合にも半導体層ＡＳとソー
ス電極ＳＤの重畳された部分において面積が不変である
ことは上述した。
トランジスタＴＦＴのソース電極ＳＤ２を形成する際
に、半導体層ＡＳに対してアライメントのずれ（特に図
面ｘ方向のずれ）が生じた場合にも半導体層ＡＳとソー
ス電極ＳＤの重畳された部分において面積が不変である
ことは上述した。
【００５７】図４は、半導体層ＡＳに対してソース電極
ＳＤが正常に形成された場合と、それに対して左右方向
のそれぞれにずれが生じた場合を示す説明図である。
ＳＤが正常に形成された場合と、それに対して左右方向
のそれぞれにずれが生じた場合を示す説明図である。
【００５８】半導体層ＡＳのソース電極ＳＤ２が引き出
される辺が周期的な凹凸の繰り替えされる鋸状のパター
ンで形成されているため、該ソース電極ＳＤ２がずれ、
そのずれ方向の辺にてたとえ半導体層ＡＳをより多く重
畳するようになってもその反対側の辺にて半導体層とそ
の分だけ重畳がなくなる関係が生じる。
される辺が周期的な凹凸の繰り替えされる鋸状のパター
ンで形成されているため、該ソース電極ＳＤ２がずれ、
そのずれ方向の辺にてたとえ半導体層ＡＳをより多く重
畳するようになってもその反対側の辺にて半導体層とそ
の分だけ重畳がなくなる関係が生じる。
【００５９】このため、薄膜トランジスタＴＦＴのゲー
ト−ソース間容量（Ｃｇｓ）は一定値に保持され、ソー
ス電極ＳＤ２のアライメントのずれによって変わること
はなくなる。
ト−ソース間容量（Ｃｇｓ）は一定値に保持され、ソー
ス電極ＳＤ２のアライメントのずれによって変わること
はなくなる。
【００６０】このことから、半導体層ＡＳに形成される
周期的な凹凸形状は、該ソース電極ＳＤ２の幅よりも大
きな幅区間で形成されていることが必要となり、その幅
は経験則による該ソース電極ＳＤのアライメントずれの
最大値に基づいて定められる。
周期的な凹凸形状は、該ソース電極ＳＤ２の幅よりも大
きな幅区間で形成されていることが必要となり、その幅
は経験則による該ソース電極ＳＤのアライメントずれの
最大値に基づいて定められる。
【００６１】なお、上述した実施例では、半導体層ＡＳ
のソース電極ＳＤ２の引き出し側に形成する周期的な凹
凸の繰り替えしは、直線をジグザグに屈曲させた鋸状に
したものである。しかしこれは厳密に定められるもので
はなく、たとえば図５（ａ）ないし（ｄ）に示したよう
なパターンであってもよい。要は、周期的な同形の凹凸
の繰り替えしがなされるパターンによって本発明の効果
を達成し得る。
のソース電極ＳＤ２の引き出し側に形成する周期的な凹
凸の繰り替えしは、直線をジグザグに屈曲させた鋸状に
したものである。しかしこれは厳密に定められるもので
はなく、たとえば図５（ａ）ないし（ｄ）に示したよう
なパターンであってもよい。要は、周期的な同形の凹凸
の繰り替えしがなされるパターンによって本発明の効果
を達成し得る。
【００６２】実施例２．図６は、本発明による液晶表示
装置の他の実施例を示す構成図で、図１に対応した図と
なっている。
装置の他の実施例を示す構成図で、図１に対応した図と
なっている。
【００６３】図１の場合と比較して異なる構成は、ゲー
ト信号線ＧＬのうち薄膜トランジスタＴＦＴの半導体層
ＡＳが重畳される近傍部において幅広となっており、特
に、該薄膜トランジスタＴＦＴのソース電極ＳＤ２の引
き出し側の辺部が画素領域側に突出した（はみ出した）
パターンとして形成されていることにある。
ト信号線ＧＬのうち薄膜トランジスタＴＦＴの半導体層
ＡＳが重畳される近傍部において幅広となっており、特
に、該薄膜トランジスタＴＦＴのソース電極ＳＤ２の引
き出し側の辺部が画素領域側に突出した（はみ出した）
パターンとして形成されていることにある。
【００６４】このようにした場合、ゲート信号線ＧＬに
対する半導体層ＡＳのアライメントのずれによって、該
半導体層ＡＳの一部がゲート信号線ＧＬからはみ出して
形成されるのを回避することができる。
対する半導体層ＡＳのアライメントのずれによって、該
半導体層ＡＳの一部がゲート信号線ＧＬからはみ出して
形成されるのを回避することができる。
【００６５】実施例１に示した半導体層ＡＳの上述した
特徴的なパターンによる効果は、該半導体層ＡＳがゲー
ト信号線ＧＬ上に重畳されて形成されていることが前提
となり、該半導体層ＡＳの一部がゲート信号線ＧＬから
はみ出した場合には上述した効果が得られないことに基
づいている。
特徴的なパターンによる効果は、該半導体層ＡＳがゲー
ト信号線ＧＬ上に重畳されて形成されていることが前提
となり、該半導体層ＡＳの一部がゲート信号線ＧＬから
はみ出した場合には上述した効果が得られないことに基
づいている。
【００６６】実施例３．図７は、本発明による液晶表示
装置の他の実施例を示す構成図で、図１に対応した図と
なっている。また、図７のVIII−VIII線における断面を
図８に示している。
装置の他の実施例を示す構成図で、図１に対応した図と
なっている。また、図７のVIII−VIII線における断面を
図８に示している。
【００６７】図１の場合と比較して異なる構成は、容量
素子Ｃａｄｄの部分にある。ゲート信号線ＧＬと絶縁膜
ＧＩを介して導電層ＣＮＤが形成され、この導電層ＣＮ
Ｄはその上層に形成される保護膜ＰＳＶに形成されたス
ルーホールを通して画素電極ＰＸの延在部に接続されて
いる。
素子Ｃａｄｄの部分にある。ゲート信号線ＧＬと絶縁膜
ＧＩを介して導電層ＣＮＤが形成され、この導電層ＣＮ
Ｄはその上層に形成される保護膜ＰＳＶに形成されたス
ルーホールを通して画素電極ＰＸの延在部に接続されて
いる。
【００６８】ここで、前記導電層ＣＮＤは、たとえばド
レイン信号線ＤＬの形成の際に同時に形成されるように
なっている。
レイン信号線ＤＬの形成の際に同時に形成されるように
なっている。
【００６９】これにより、画素領域の開口部を小さくす
ることなく、容量素子Ｃａｄｄの容量を大きくすること
ができる。
ることなく、容量素子Ｃａｄｄの容量を大きくすること
ができる。
【００７０】この場合、容量素子Ｃａｄｄの容量は、そ
れが大きくなった分だけ、前記導電層ＣＮＤのアライメ
ントのずれによって容量値の変動が大きくなることは否
めない。
れが大きくなった分だけ、前記導電層ＣＮＤのアライメ
ントのずれによって容量値の変動が大きくなることは否
めない。
【００７１】このため、この実施例では、前記導電層Ｃ
ＮＤはゲート信号線ＧＬの幅方向において該ゲート信号
線ＧＬを充分に跨ぐようにして形成されている。これに
より、該導電層ＣＮＤに図中ｙ方向のアライメントずれ
が生じても、該導電層ＣＮＤとゲート信号線ＧＬの重畳
部における面積が不変となることから、容量素子Ｃａｄ
ｄの容量が変動しなくなる効果を有する。
ＮＤはゲート信号線ＧＬの幅方向において該ゲート信号
線ＧＬを充分に跨ぐようにして形成されている。これに
より、該導電層ＣＮＤに図中ｙ方向のアライメントずれ
が生じても、該導電層ＣＮＤとゲート信号線ＧＬの重畳
部における面積が不変となることから、容量素子Ｃａｄ
ｄの容量が変動しなくなる効果を有する。
【００７２】図８に示すように、ゲート信号線ＧＬの幅
をＷ５、このゲート信号線ＧＬを跨いで形成される前記
導電層ＣＮＤの一方のはみ出し部のはみ出し幅をＷ４、
ゲート信号線ＧＬと画素電極ＰＸの離間距離をＷ３とし
た場合、次式（１）の関係が成立するように設定するこ
とにより、画素電極ＰＸの寄生容量の増加を回避できる
とともに、容量素子Ｃａｄｄの容量値変動を抑制するこ
とができる。
をＷ５、このゲート信号線ＧＬを跨いで形成される前記
導電層ＣＮＤの一方のはみ出し部のはみ出し幅をＷ４、
ゲート信号線ＧＬと画素電極ＰＸの離間距離をＷ３とし
た場合、次式（１）の関係が成立するように設定するこ
とにより、画素電極ＰＸの寄生容量の増加を回避できる
とともに、容量素子Ｃａｄｄの容量値変動を抑制するこ
とができる。
【００７３】
【数１】 １／４×Ｗ３≦Ｗ４≦３／４×Ｗ３ …… （１）
また、この実施例では、薄膜トランジスタＴＦＴとその
ソース電極ＳＤ２とのアライメントのずれ対策を施して
いない構成となっている。しかし、実施例１、２に示し
たような構成をそのまま採用してもよいことはもちろん
である。
ソース電極ＳＤ２とのアライメントのずれ対策を施して
いない構成となっている。しかし、実施例１、２に示し
たような構成をそのまま採用してもよいことはもちろん
である。
【００７４】実施例４．図９は、本発明による液晶表示
装置の他の実施例を示す構成図で、図８に対応した図と
なっている。
装置の他の実施例を示す構成図で、図８に対応した図と
なっている。
【００７５】図８の場合と比較して異なる構成は、保護
膜ＰＳＶを無機材料層からなる保護膜ＩＰＡＳと有機材
料層からなる保護膜ＯＰＡＳとの順次積層体として形成
し、前記導電層ＣＮＤと画素電極ＰＸとの電気的接続は
該積層体に形成したスルーホールを通してなされている
ことにある。
膜ＰＳＶを無機材料層からなる保護膜ＩＰＡＳと有機材
料層からなる保護膜ＯＰＡＳとの順次積層体として形成
し、前記導電層ＣＮＤと画素電極ＰＸとの電気的接続は
該積層体に形成したスルーホールを通してなされている
ことにある。
【００７６】このような保護膜ＰＳＶを形成することに
より、その表面は平坦化され、画素電極ＰＸをも被って
形成される配向膜ＯＲＩ１のラビング処理に信頼性のあ
るものが得られる。そして、有機材料層からなる保護膜
ＯＰＡＳの形成によって、容量素子Ｃａｄｄの容量値の
減少は免れないが、その減少量は極めて少ない範囲に抑
えることができる効果を有する。
より、その表面は平坦化され、画素電極ＰＸをも被って
形成される配向膜ＯＲＩ１のラビング処理に信頼性のあ
るものが得られる。そして、有機材料層からなる保護膜
ＯＰＡＳの形成によって、容量素子Ｃａｄｄの容量値の
減少は免れないが、その減少量は極めて少ない範囲に抑
えることができる効果を有する。
【００７７】なお、この実施例では、保護膜ＰＳＶを無
機材料層からなる保護膜ＩＰＡＳと有機材料層からなる
保護膜ＯＰＡＳとの順次積層体で形成したものである
が、有機材料層からなる保護膜ＯＰＡＳのみで形成して
も同様の効果を奏することはいうまでもない。
機材料層からなる保護膜ＩＰＡＳと有機材料層からなる
保護膜ＯＰＡＳとの順次積層体で形成したものである
が、有機材料層からなる保護膜ＯＰＡＳのみで形成して
も同様の効果を奏することはいうまでもない。
【００７８】また、この実施例では、薄膜トランジスタ
ＴＦＴとそのソース電極ＳＤ２とのアライメントのずれ
対策を施していない構成となっている。しかし、実施例
１、２に示したような構成をそのまま採用してもよいこ
とはもちろんである。
ＴＦＴとそのソース電極ＳＤ２とのアライメントのずれ
対策を施していない構成となっている。しかし、実施例
１、２に示したような構成をそのまま採用してもよいこ
とはもちろんである。
【００７９】実施例５．図１０は、本発明による液晶表
示装置の他の実施例を示す構成図で、図７に対応した図
となっている。また、図１０のXI−XI線における断面を
図１１に示している。
示装置の他の実施例を示す構成図で、図７に対応した図
となっている。また、図１０のXI−XI線における断面を
図１１に示している。
【００８０】図７の場合と比較して異なる構成は、画素
電極ＰＸがゲート信号線ＧＬ側に延在され、これによ
り、該ゲート信号線ＧＬのｘ方向辺の一部と重畳するよ
うになっていることにある。また、該画素電極ＰＸはド
レイン信号線ＤＬ側にも延在され、該ドレイン信号線Ｄ
Ｌの一部と重畳するようになっている。
電極ＰＸがゲート信号線ＧＬ側に延在され、これによ
り、該ゲート信号線ＧＬのｘ方向辺の一部と重畳するよ
うになっていることにある。また、該画素電極ＰＸはド
レイン信号線ＤＬ側にも延在され、該ドレイン信号線Ｄ
Ｌの一部と重畳するようになっている。
【００８１】これにより、画素領域の開口率を向上させ
ることができる。この場合、画素電極ＰＸが前記導電層
ＣＮＤと一部重畳することになるが、それらの間に生じ
る容量は、有機材料からなる保護膜ＯＰＡＳによって大
幅に抑制でき、画質への影響を防止できる効果を有す
る。
ることができる。この場合、画素電極ＰＸが前記導電層
ＣＮＤと一部重畳することになるが、それらの間に生じ
る容量は、有機材料からなる保護膜ＯＰＡＳによって大
幅に抑制でき、画質への影響を防止できる効果を有す
る。
【００８２】実施例６．図１２は、本発明による液晶表
示装置の他の実施例を示す構成図で、図７に対応した図
となっている。また、図１２のXIII−XIII線における断
面を図１３に示している。
示装置の他の実施例を示す構成図で、図７に対応した図
となっている。また、図１２のXIII−XIII線における断
面を図１３に示している。
【００８３】図１３の場合と比較して異なる構成は、透
明基板ＳＵＢ１に対する透明基板ＳＵＢ２のギャップを
均一にするためのスペーサＳＰの構成を明確にしている
ことにある。
明基板ＳＵＢ１に対する透明基板ＳＵＢ２のギャップを
均一にするためのスペーサＳＰの構成を明確にしている
ことにある。
【００８４】該スペーサＳＰは透明基板ＳＵＢ２の液晶
側の面に形成された支柱状のスペーサＳＰからなり、こ
のスペーサＳＰは容量素子Ｃａｄｄに対向するように形
成されている。容量素子Ｃａｄｄの形成領域は比較的大
きな面積を有し、これに対向するようにして該スペーサ
ＳＰを配置するようにすれば、開口率を低減させなくて
済むからである。
側の面に形成された支柱状のスペーサＳＰからなり、こ
のスペーサＳＰは容量素子Ｃａｄｄに対向するように形
成されている。容量素子Ｃａｄｄの形成領域は比較的大
きな面積を有し、これに対向するようにして該スペーサ
ＳＰを配置するようにすれば、開口率を低減させなくて
済むからである。
【００８５】なお、支柱状のスペーサＳＰは透明基板Ｓ
ＵＢ２の液晶側の面の全域に塗布された有機材料層をフ
ォトリソグラフィ技術による選択エッチング法により形
成されるもので、その形成個所は任意に設定することが
できる。
ＵＢ２の液晶側の面の全域に塗布された有機材料層をフ
ォトリソグラフィ技術による選択エッチング法により形
成されるもので、その形成個所は任意に設定することが
できる。
【００８６】そして、該支柱状のスペーサＳＰは、容量
素子Ｃａｄｄの形成領域内であって導電層ＣＮＤと画素
電極ＰＸの延在部との接続を図るスルーホール部ＣＨを
回避して配置されている。スルーホール部ＣＨに対向さ
せて該スペーサＳＰを配置させた場合にギャップ精度が
確保できないからである。
素子Ｃａｄｄの形成領域内であって導電層ＣＮＤと画素
電極ＰＸの延在部との接続を図るスルーホール部ＣＨを
回避して配置されている。スルーホール部ＣＨに対向さ
せて該スペーサＳＰを配置させた場合にギャップ精度が
確保できないからである。
【００８７】さらに、図１３に示すように、スペーサの
頂部の大きさ（断面が円の場合その径、断面が矩形の場
合その幅）をＷ６とし、スルーホール部ＣＨの底面の大
きさ（断面が円の場合その径、断面が矩形の場合その
幅）をＷ７とした場合、Ｗ６＞Ｗ７の関係を有するよう
に設定することが望ましい。
頂部の大きさ（断面が円の場合その径、断面が矩形の場
合その幅）をＷ６とし、スルーホール部ＣＨの底面の大
きさ（断面が円の場合その径、断面が矩形の場合その
幅）をＷ７とした場合、Ｗ６＞Ｗ７の関係を有するよう
に設定することが望ましい。
【００８８】透明基板ＳＵＢ１に対する透明基板ＳＵＢ
２の合わせをする際に、それらの相対位置が微妙にず
れ、スペーサＳＰがスルーホール部ＣＨに完全に嵌り込
み抜けなくなってしまうのを防止するためである。
２の合わせをする際に、それらの相対位置が微妙にず
れ、スペーサＳＰがスルーホール部ＣＨに完全に嵌り込
み抜けなくなってしまうのを防止するためである。
【００８９】なお、前記スペーサＳＰは容量素子Ｃａｄ
ｄの形成領域内であって前記スルーホール部ＣＨを回避
する個所に形成されておれば、たとえば、図１４（ａ）
ないし（ｃ）に示すような部分に配置されていてもよ
い。
ｄの形成領域内であって前記スルーホール部ＣＨを回避
する個所に形成されておれば、たとえば、図１４（ａ）
ないし（ｃ）に示すような部分に配置されていてもよ
い。
【００９０】実施例７．図１５は、本発明による液晶表
示装置の他の実施例を示す構成図で、図１２に対応した
図となっている。
示装置の他の実施例を示す構成図で、図１２に対応した
図となっている。
【００９１】図１２の場合と比較して異なる構成は、薄
膜トランジスタＴＦＴにある。すなわち、その半導体層
ＡＳは当該画素領域と反対側において円弧部を有するほ
ぼ半円形のパターンをなし、そのドレイン電極ＳＤ１は
該半導体層ＡＳの円弧部に沿った円弧形状となっている
とともに、ソース電極ＳＤ２は円弧形をなすドレイン電
極ＳＤ１の中心点に位置づけられる円形形状でその径と
等しい幅で当該画素領域側へ延在する延在部を有して構
成されている。
膜トランジスタＴＦＴにある。すなわち、その半導体層
ＡＳは当該画素領域と反対側において円弧部を有するほ
ぼ半円形のパターンをなし、そのドレイン電極ＳＤ１は
該半導体層ＡＳの円弧部に沿った円弧形状となっている
とともに、ソース電極ＳＤ２は円弧形をなすドレイン電
極ＳＤ１の中心点に位置づけられる円形形状でその径と
等しい幅で当該画素領域側へ延在する延在部を有して構
成されている。
【００９２】このように構成される薄膜トランジスタＴ
ＦＴは、円弧形をなすドレイン電極ＳＤ１の長さに応じ
た書き込み能力を有するとともに、ソース電極ＳＤ２の
幅が大幅に小さくなることから、ゲート−ソース間容量
（Ｃｇｓ）を小さくすることができ、その変動を小さく
することができる。
ＦＴは、円弧形をなすドレイン電極ＳＤ１の長さに応じ
た書き込み能力を有するとともに、ソース電極ＳＤ２の
幅が大幅に小さくなることから、ゲート−ソース間容量
（Ｃｇｓ）を小さくすることができ、その変動を小さく
することができる。
【００９３】しかし、ソース電極ＳＤ２の幅が小さいこ
とは、半導体層ＡＳの段差の部分での段切れが生じやす
くなり、この実施例では、特に、ほぼ半円形のパターン
をなす半導体層ＡＳにおいて、その円弧部を除いた部
分、すなわち、ソース電極ＳＤ２が引き出される辺部を
周期的な凹凸形状としたことにある。
とは、半導体層ＡＳの段差の部分での段切れが生じやす
くなり、この実施例では、特に、ほぼ半円形のパターン
をなす半導体層ＡＳにおいて、その円弧部を除いた部
分、すなわち、ソース電極ＳＤ２が引き出される辺部を
周期的な凹凸形状としたことにある。
【００９４】このようにすれば、ソース電極ＳＤ２によ
って被覆される半導体層ＡＳの段差部は、その蛇行によ
って長さを大きくでき、たとえ一個所において段切れが
生じたとしても他の個所において電気的な接続が確保で
きることになる。
って被覆される半導体層ＡＳの段差部は、その蛇行によ
って長さを大きくでき、たとえ一個所において段切れが
生じたとしても他の個所において電気的な接続が確保で
きることになる。
【００９５】また、半導体層ＡＳに対してソース電極Ｓ
Ｄ２のアライメントのずれが生じてもゲート−ソース間
容量（Ｃｇｓ）の変動は殆ど生じないことは実施例１で
示したものと同様である。
Ｄ２のアライメントのずれが生じてもゲート−ソース間
容量（Ｃｇｓ）の変動は殆ど生じないことは実施例１で
示したものと同様である。
【００９６】なお、上記実施例では、ドレイン電極ＳＤ
１の形状は半円弧形としているものであるが、これに限
定されることはなく、図１６に示すように、ほぼ６０°
の開き角を有する円弧形であってもよいことはもちろん
である。ドレイン電極ＳＤ１の前記開き角は薄膜トラン
ジスタＴＦＴのチャネル幅をどのくらいに設定するかで
定められるからである。
１の形状は半円弧形としているものであるが、これに限
定されることはなく、図１６に示すように、ほぼ６０°
の開き角を有する円弧形であってもよいことはもちろん
である。ドレイン電極ＳＤ１の前記開き角は薄膜トラン
ジスタＴＦＴのチャネル幅をどのくらいに設定するかで
定められるからである。
【００９７】実施例８．図１７は、本発明による液晶表
示装置の他の実施例を示す構成図で、図１５に対応した
図であり、薄膜トランジスタＴＦＴの形成領域近傍を示
した図となっている。
示装置の他の実施例を示す構成図で、図１５に対応した
図であり、薄膜トランジスタＴＦＴの形成領域近傍を示
した図となっている。
【００９８】図１５と比較して異なる構成は、実施例７
に示した薄膜トランジスタＴＦＴの構成をいわゆる横電
界方式の液晶表示装置の薄膜トランジスタＴＦＴに適用
したものである。
に示した薄膜トランジスタＴＦＴの構成をいわゆる横電
界方式の液晶表示装置の薄膜トランジスタＴＦＴに適用
したものである。
【００９９】ここで、横電界方式の液晶表示装置とは、
対向電極ＣＴが画素電極ＰＸとともに透明基板ＳＵＢ１
の液晶側の面に形成されており、それらは互いに噛み合
う櫛歯状のパターンで形成されていることにある。
対向電極ＣＴが画素電極ＰＸとともに透明基板ＳＵＢ１
の液晶側の面に形成されており、それらは互いに噛み合
う櫛歯状のパターンで形成されていることにある。
【０１００】このように構成された液晶表示装置は、画
素電極ＰＸと対向電極ＣＴとの間に発生する電界のうち
水平方向の成分で液晶を挙動するようになっており、液
晶表示装置に対して斜めの方向からの観察でも画質の良
好ないわゆる広視野角特性を有する。
素電極ＰＸと対向電極ＣＴとの間に発生する電界のうち
水平方向の成分で液晶を挙動するようになっており、液
晶表示装置に対して斜めの方向からの観察でも画質の良
好ないわゆる広視野角特性を有する。
【０１０１】薄膜トランジスタＴＦＴのソース電極ＳＤ
２と画素電極ＰＸとの接続に関してはこれまでの実施例
と全く事情が同じであることから、そのまま適用するこ
とができる。
２と画素電極ＰＸとの接続に関してはこれまでの実施例
と全く事情が同じであることから、そのまま適用するこ
とができる。
【０１０２】実施例９．図１８は、本発明による液晶表
示装置の他の実施例を示す構成図で、図１５に対応した
図となっている。
示装置の他の実施例を示す構成図で、図１５に対応した
図となっている。
【０１０３】ここで、図１５の場合と比較して異なる構
成は、容量素子Ｃａｄｄの構成にある。
成は、容量素子Ｃａｄｄの構成にある。
【０１０４】すなわち、該容量素子Ｃａｄｄの形成領域
におけるゲート信号線ＧＬの一部が画素領域側に延在さ
れて突出部ＰＲＯ１が設けられ、その突出部ＰＲＯ１の
先端部が画素電極ＰＸと重畳されるようにして形成され
ている。
におけるゲート信号線ＧＬの一部が画素領域側に延在さ
れて突出部ＰＲＯ１が設けられ、その突出部ＰＲＯ１の
先端部が画素電極ＰＸと重畳されるようにして形成され
ている。
【０１０５】薄膜トランジスタＴＦＴは、上述したよう
にそのソース電極ＳＤ２の幅が比較的狭く形成されてお
り、そのゲート−ソース容量（Ｃｇｓ）が確保できない
ことから、前記容量素子Ｃａｄｄの形成領域においてゲ
ート−ソース容量を確保するようにしている。
にそのソース電極ＳＤ２の幅が比較的狭く形成されてお
り、そのゲート−ソース容量（Ｃｇｓ）が確保できない
ことから、前記容量素子Ｃａｄｄの形成領域においてゲ
ート−ソース容量を確保するようにしている。
【０１０６】この場合、ゲート信号線ＧＬを共通とする
各画素領域の容量素子Ｃａｄｄにおいて、走査信号の供
給端からその反対側の端に及んで順次ゲート−ソース容
量を小から大に変化するように調整することにより、走
査信号の信号歪みによるいわゆる信号飛び込みによる弊
害を防止できるとともに、該調整が極めて容易になる効
果を奏することができる。幅の狭いソース電極ＳＤ２を
備える薄膜トランジスタＴＦＴを有する場合、該薄膜ト
ランジスタＴＦＴのゲート−ソース容量を調整するのは
困難だからである。
各画素領域の容量素子Ｃａｄｄにおいて、走査信号の供
給端からその反対側の端に及んで順次ゲート−ソース容
量を小から大に変化するように調整することにより、走
査信号の信号歪みによるいわゆる信号飛び込みによる弊
害を防止できるとともに、該調整が極めて容易になる効
果を奏することができる。幅の狭いソース電極ＳＤ２を
備える薄膜トランジスタＴＦＴを有する場合、該薄膜ト
ランジスタＴＦＴのゲート−ソース容量を調整するのは
困難だからである。
【０１０７】なお、図２０は、本実施例の構成を実際の
設計段階で定める寸法を加味した平面図を示すもので、
薄膜トランジスタＴＦＴと容量素子Ｃａｄｄの近傍を示
している。
設計段階で定める寸法を加味した平面図を示すもので、
薄膜トランジスタＴＦＴと容量素子Ｃａｄｄの近傍を示
している。
【０１０８】実施例１０．図１９は、本発明による液晶
表示装置の他の実施例を示す構成図で、図１５に対応し
た図となっている。
表示装置の他の実施例を示す構成図で、図１５に対応し
た図となっている。
【０１０９】図１５の場合と比較して異なる構成は、ま
ず、前記保護膜ＰＳＶは有機材料層のみ、あるいは無機
材料層および有機材料層との順次積層体から構成されて
いることにある。
ず、前記保護膜ＰＳＶは有機材料層のみ、あるいは無機
材料層および有機材料層との順次積層体から構成されて
いることにある。
【０１１０】そして、薄膜トランジスタＴＦＴの形成領
域において、ゲート信号線ＧＬの一部が薄膜トランジス
タＴＦＴのソース電極ＳＤ２の長手方向に沿って延在さ
れた突出部ＰＲＯ２を有し、その突出部ＰＲＯ２が該ソ
ース電極ＳＤ２と重畳されていることにある。
域において、ゲート信号線ＧＬの一部が薄膜トランジス
タＴＦＴのソース電極ＳＤ２の長手方向に沿って延在さ
れた突出部ＰＲＯ２を有し、その突出部ＰＲＯ２が該ソ
ース電極ＳＤ２と重畳されていることにある。
【０１１１】すなわち、前記保護膜のゲート−ソース容
量が充分確保されないことに鑑み、薄膜トランジスタＴ
ＦＴのソース電極ＳＤ２とゲート信号線ＧＬの重畳領域
を増大させていることにある。
量が充分確保されないことに鑑み、薄膜トランジスタＴ
ＦＴのソース電極ＳＤ２とゲート信号線ＧＬの重畳領域
を増大させていることにある。
【０１１２】そして、ゲート信号線ＧＬを共通とする各
画素領域の薄膜トランジスタＴＦＴのゲート−ソース容
量の調整は、ゲート信号線ＧＬの延在部の延在方向の長
さで調整するようになっている。
画素領域の薄膜トランジスタＴＦＴのゲート−ソース容
量の調整は、ゲート信号線ＧＬの延在部の延在方向の長
さで調整するようになっている。
【０１１３】なお、この実施例に示した薄膜トランジス
タＴＦＴの構成は、上述した横電界方式の液晶表示装置
にも適用できることはもちろんであり、また、それ以外
の構成の液晶表示装置にも適用でき、さらには、薄膜ト
ランジスタＴＦＴを備えるＥＬ(Electro Luminescence)
を用いた表示装置にも適用できることはいうまでもな
い。
タＴＦＴの構成は、上述した横電界方式の液晶表示装置
にも適用できることはもちろんであり、また、それ以外
の構成の液晶表示装置にも適用でき、さらには、薄膜ト
ランジスタＴＦＴを備えるＥＬ(Electro Luminescence)
を用いた表示装置にも適用できることはいうまでもな
い。
【０１１４】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、その薄膜トランジ
スタあるいは容量素子のアライメントによるずれによる
不都合を解消させることができるようになる。
本発明による液晶表示装置によれば、その薄膜トランジ
スタあるいは容量素子のアライメントによるずれによる
不都合を解消させることができるようになる。
【図１】本発明による液晶表示装置の画素の一実施例を
示す平面図である。
示す平面図である。
【図２】本発明による液晶表示装置の一実施例を示す全
体平面図である。
体平面図である。
【図３】図１のIII−III線における断面図である。
【図４】本発明による液晶表示装置の効果を示す説明図
である。
である。
【図５】本発明の液晶表示装置の他の実施例を示す要部
平面図である。
平面図である。
【図６】本発明による液晶表示装置の画素の他の実施例
を示す平面図である。
を示す平面図である。
【図７】本発明による液晶表示装置の画素の他の実施例
を示す平面図である。
を示す平面図である。
【図８】図７のVIII−VIII線における断面図である。
【図９】本発明による液晶表示装置の画素の他の実施例
を示す断面図である。
を示す断面図である。
【図１０】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。
例を示す平面図である。
【図１１】図１０のXI−XI線における断面図である。
【図１２】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。
例を示す平面図である。
【図１３】図１２のXIII−XIII線における断面図であ
る。
る。
【図１４】本発明の液晶表示装置の他の実施例を示す要
部平面図である。
部平面図である。
【図１５】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。
例を示す平面図である。
【図１６】本発明による液晶表示装置の画素の他の実施
例を示す要部平面図である。
例を示す要部平面図である。
【図１７】本発明による液晶表示装置の画素の他の実施
例を示す要部平面図である。
例を示す要部平面図である。
【図１８】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。
例を示す平面図である。
【図１９】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。
例を示す平面図である。
【図２０】図１８に示す構成に基づき実際の設計段階で
定める寸法を加味して示した平面図である。
定める寸法を加味して示した平面図である。
ＳＵＢ……透明基板、ＧＬ……ゲート信号線、ＤＬ……
ドレイン信号線、ＴＦＴ……薄膜トランジスタ、Ｃａｄ
ｄ……容量素子、ＰＸ……画素電極、ＣＴ……対向電
極、ＡＳ……半導体層、ＳＤ１……ドレイン電極、ＳＤ
２……ソース電極、ＣＮＤ……導電層、ＳＰ……支柱状
のスペーサ、ＰＲＯ……突出部。
ドレイン信号線、ＴＦＴ……薄膜トランジスタ、Ｃａｄ
ｄ……容量素子、ＰＸ……画素電極、ＣＴ……対向電
極、ＡＳ……半導体層、ＳＤ１……ドレイン電極、ＳＤ
２……ソース電極、ＣＮＤ……導電層、ＳＰ……支柱状
のスペーサ、ＰＲＯ……突出部。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１８Ｃ
６１６Ｔ
６１９Ａ
６１７Ｋ
(72)発明者 大井田 淳
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
(72)発明者 後藤 泰子
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
(72)発明者 宮崎 香織
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
Ｆターム(参考） 2H092 GA57 HA03 JA24 JA29 JA34
JA37 JA41 JA46 JB54 JB56
JB66 KA05 KA12 KA18 KA22
KB25 NA24 NA27
5C094 AA03 AA55 BA03 BA43 CA19
EA04 EA07 EB02
5F110 AA26 BB02 CC07 EE24 EE37
FF03 GG02 GG15 GG23 HK24
HL07 HM04 HM12 NN03 NN24
NN27 NN73 QQ19
Claims (10)
- 【請求項１】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に薄膜トランジ
スタを備え、 この薄膜トランジスタは、ゲート信号線に接続されるゲ
ート電極と、このゲート電極と絶縁膜を介して積層され
る半導体層と、この半導体層上にドレイン信号線に接続
されるドレイン電極と、画素電極に接続されるソース電
極から構成されているとともに、 前記半導体層は、少なくとも該ソース電極が引き出され
る辺にて該ソース電極の幅よりも大きな幅区間で周期的
な凹凸形状となっていることを特徴とする液晶表示装
置。 - 【請求項２】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素に薄膜トランジスタ
を備え、 この薄膜トランジスタは、ゲート信号線と、このゲート
信号線の一領域上に絶縁膜を介して積層される半導体層
と、この半導体層上にドレイン信号線に接続されるドレ
イン電極と、画素電極に接続されるソース電極から構成
されているとともに、 前記半導体層は、少なくとも該ソース電極が引き出され
る辺にて該ソース電極の幅よりも大きな幅区間で周期的
な凹凸形状となっているとともに、 前記ゲート信号線は、その薄膜トランジスタ形成領域の
近傍にて、該ソース電極が引き出される側の辺がはみ出
されて形成されることによって、幅広となっていること
を特徴とする液晶表示装置。 - 【請求項３】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれら各ゲート信号線と交差して並設される複
数のドレイン信号線と、 これらゲート信号線とドレイン信号線によって囲まれる
各画素領域に、一方の側のゲート信号線からの走査信号
によって駆動される薄膜トランジスタと、この薄膜トラ
ンジスタを介して一方の側のドレイン信号線からの映像
信号が供給される画素電極と、この画素電極と他方の側
のゲート信号線との間に形成される容量素子とを備え、 前記容量素子は、前記他方の側のゲート信号線上に、前
記薄膜トランジスタのゲート絶縁膜が延在されて形成さ
れる第１絶縁膜と、この絶縁膜上に形成される導電層
と、この導電層上に前記薄膜トランジスタを被う保護膜
が延在されて形成される第２絶縁膜と、この第２絶縁膜
上に形成される前記画素電極の延在部とからなり、該延
在部は前記第２絶縁膜に形成されたスルーホールを通し
て前記導電層に形成されるものであることを特徴とする
液晶表示装置。 - 【請求項４】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれら各ゲート信号線と交差して並設される複
数のドレイン信号線と、 これらゲート信号線とドレイン信号線によって囲まれる
各画素領域に、一方の側のゲート信号線からの走査信号
によって駆動される薄膜トランジスタと、この薄膜トラ
ンジスタを介して一方の側のドレイン信号線からの映像
信号が供給される画素電極と、この画素電極と他方の側
のゲート信号線との間に形成される容量素子とを備え、 前記容量素子は、前記他方の側のゲート信号線上に、前
記薄膜トランジスタのゲート絶縁膜が延在されて形成さ
れる第１絶縁膜と、この絶縁膜上に形成される導電層
と、この導電層上に前記薄膜トランジスタを被う保護膜
が延在されて形成される第２絶縁膜と、この第２絶縁膜
上に形成される前記画素電極の延在部とからなり、該延
在部は前記第２絶縁膜に形成されたスルーホールを通し
て前記導電層に形成されるものであるとともに、 前記導電層は、ゲート信号線の幅方向に延在されて該ゲ
ート信号線を跨るようにして形成されていることを特徴
とする液晶表示装置。 - 【請求項５】 前記第２絶縁膜は無機材料層と有機材料
層の順次積層体から構成されていることを特徴とする請
求項４に記載の液晶表示装置。 - 【請求項６】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれら各ゲート信号線と交差して並設される複
数のドレイン信号線と、 これらゲート信号線とドレイン信号線によって囲まれる
各画素領域に、一方の側のゲート信号線からの走査信号
によって駆動される薄膜トランジスタと、この薄膜トラ
ンジスタを介して一方の側のドレイン信号線からの映像
信号が供給される画素電極と、この画素電極と他方の側
のゲート信号線との間に形成される容量素子とを備え、 前記容量素子は、前記他方の側のゲート信号線上に、前
記薄膜トランジスタのゲート絶縁膜が延在されて形成さ
れる第１絶縁膜と、この絶縁膜上に形成される導電層
と、この導電層上に前記薄膜トランジスタを被う保護膜
が延在されて形成される第２絶縁膜と、この第２絶縁膜
上に形成される前記画素電極の延在部とからなり、該延
在部は前記第２絶縁膜に形成されたスルーホールを通し
て前記導電層に形成されるものであるとともに、 前記各基板のうち他方の基板の液晶側の面に形成され、
前記容量素子の形成領域内に対向する支柱状のスペーサ
を備え、このスペーサは前記スルーホールの形成領域を
回避して形成されていることを特徴とする液晶表示装
置。 - 【請求項７】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に薄膜トランジ
スタを備え、 該薄膜トランジスタは、ゲート電極上に、ゲート絶縁膜
と、この絶縁膜上に形成され前記ゲート電極を間にして
配置される他の画素領域側に円弧部を有するほぼ半円形
のパターンをなす半導体層と、この半導体層上に該半導
体層の円弧部に沿った円弧形状となっているドレイン電
極と、この円弧形をなすドレイン電極の中心点に位置づ
けられる円形形状でその径とほぼ等しい幅で当該画素領
域側へ延在する延在部を有するソース電極とを有し、 前記半導体層は、そのソース電極が引き出される辺にて
該ソース電極の幅よりも大きな幅区間で周期的な凹凸形
状となっていることを特徴とする液晶表示装置。 - 【請求項８】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれら各ゲート信号線と交差して並設される複
数のドレイン信号線と、 これらゲート信号線とドレイン信号線によって囲まれる
各画素領域に、一方の側のゲート信号線からの走査信号
によって駆動される薄膜トランジスタと、この薄膜トラ
ンジスタを介して一方の側のドレイン信号線からの映像
信号が供給される画素電極と、この画素電極と他方の側
のゲート信号線との間に形成される容量素子とを備え、 前記薄膜トランジスタは、前記一方の側のゲート信号線
上に、ゲート絶縁膜と、この絶縁膜上に形成され前記一
方の側のゲート信号線を間にして配置される他の画素領
域側に円弧部を有するほぼ半円形のパターンをなす半導
体層と、この半導体層上に該半導体層の円弧部に沿った
円弧形状となっているドレイン電極と、この円弧形をな
すドレイン電極の中心点に位置づけられる円形形状でそ
の径と等しい幅で当該画素領域側へ延在する延在部を有
するソース電極とを有し、 前記容量素子は、前記他方の側のゲート信号線上に、少
なくとも、前記薄膜トランジスタのゲート絶縁膜が延在
されて形成される第１の絶縁膜と、前記薄膜トランジス
タを被う保護膜が延在されて形成される第２の絶縁膜
と、この第２絶縁膜上に形成される前記画素電極の延在
部とを有し、 前記容量素子の一部を構成する該他方の側のゲート信号
線はこのゲート信号線を間にする他の画素領域の画素電
極の一部と重畳する突出部を備えていることを特徴とす
る液晶表示装置。 - 【請求項９】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に薄膜トランジ
スタを備え、 該薄膜トランジスタは、ゲート電極上に、ゲート絶縁膜
と、この絶縁膜上に形成され前記ゲート電極を間にして
配置される他の画素領域側に円弧部を有するほぼ半円形
のパターンをなす半導体層と、この半導体層上に該半導
体層の円弧部に沿った円弧形状となっているドレイン電
極と、この円弧形をなすドレイン電極の中心点に位置づ
けられる円形形状でその径とほぼ等しい幅で当該画素領
域側へ延在する延在部を有するソース電極とを有し、 前記ゲート電極は、その薄膜トランジスタのソース電極
が引き出される側の辺にて該ソース電極と重ねられて該
ソース電極の延在方向へ延在する突出部を備えることを
特徴とする液晶表示装置。 - 【請求項１０】 液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、並設される複数のゲー
ト信号線とこれら各ゲート信号線と交差して並設される
複数のドレイン信号線と、 これらゲート信号線とドレイン信号線によって囲まれる
各画素領域に、一方の側のゲート信号線からの走査信号
によって駆動される薄膜トランジスタと、この薄膜トラ
ンジスタを介して一方の側のドレイン信号線からの映像
信号が供給される画素電極と、この画素電極と他方の側
のゲート信号線との間に形成される容量素子とを備え、 前記薄膜トランジスタは、前記一方の側のゲート信号線
上に、ゲート絶縁膜と、この絶縁膜上に形成され前記一
方の側のゲート信号線を間にして配置される他の画素領
域側に円弧部を有するほぼ半円形のパターンをなす半導
体層と、この半導体層上に該半導体層の円弧部に沿った
円弧形状となっているドレイン電極と、この円弧形をな
すドレイン電極の中心点に位置づけられる円形形状でそ
の径とほぼ等しい幅で当該画素領域側へ延在する延在部
を有するソース電極とを有し、 前記容量素子は、前記他方の側のゲート信号線上に、少
なくとも、前記薄膜トランジスタのゲート絶縁膜が延在
されて形成される第１の絶縁膜と、前記薄膜トランジス
タを被う保護膜が延在されて形成される第２の絶縁膜
と、この第２絶縁膜上に形成される前記画素電極の延在
部とを有し、 前記第２の絶縁膜は、有機材料層のみ、あるいは無機材
料層および有機材料層の順次積層体から構成されている
とともに、 前記容量素子の一部を構成する該他方の側のゲート信号
線はこのゲート信号線を間にする他の画素領域の画素電
極の一部と重畳する突出部を備えていることを特徴とす
る液晶表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261680A JP2003066488A (ja) | 2001-08-30 | 2001-08-30 | 液晶表示装置 |
| TW091115191A TWI312901B (ja) | 2001-08-30 | 2002-07-09 | |
| US10/190,671 US7561243B2 (en) | 2001-08-30 | 2002-07-09 | Liquid crystal display device with spacers facing capacitive element |
| KR10-2002-0051413A KR100511041B1 (ko) | 2001-08-30 | 2002-08-29 | 액정 표시 장치 |
| CNB021414084A CN1209672C (zh) | 2001-08-30 | 2002-08-30 | 液晶显示装置 |
| CNB2005100761268A CN100385327C (zh) | 2001-08-30 | 2002-08-30 | 液晶显示装置 |
| US12/213,531 US7576828B2 (en) | 2001-08-30 | 2008-06-20 | Liquid crystal display device with spacer facing capacitance electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261680A JP2003066488A (ja) | 2001-08-30 | 2001-08-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003066488A true JP2003066488A (ja) | 2003-03-05 |
Family
ID=19088688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001261680A Pending JP2003066488A (ja) | 2001-08-30 | 2001-08-30 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7561243B2 (ja) |
| JP (1) | JP2003066488A (ja) |
| KR (1) | KR100511041B1 (ja) |
| CN (2) | CN1209672C (ja) |
| TW (1) | TWI312901B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093633A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 電界効果型トランジスタ |
| JP2005128410A (ja) * | 2003-10-27 | 2005-05-19 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP2007208237A (ja) * | 2006-02-03 | 2007-08-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板とその製造方法、及び、薄膜トランジスタ基板製造用のマスク |
| JP2009211007A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Displays Ltd | 液晶表示装置 |
| CN102394247A (zh) * | 2011-09-22 | 2012-03-28 | 友达光电股份有限公司 | 薄膜晶体管元件及显示面板的像素结构与驱动电路 |
| JP2022191292A (ja) * | 2008-11-07 | 2022-12-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050192626A1 (en) * | 2004-01-30 | 2005-09-01 | Nmt Medical, Inc. | Devices, systems, and methods for closure of cardiac openings |
| JP4627148B2 (ja) * | 2004-04-09 | 2011-02-09 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101128332B1 (ko) * | 2005-06-17 | 2012-03-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| TWI283073B (en) * | 2005-12-14 | 2007-06-21 | Au Optronics Corp | LCD device and fabricating method thereof |
| US9161131B2 (en) * | 2010-03-25 | 2015-10-13 | K&E Holdings, LLC | Stereo audio headphone apparatus for a user having a hearing loss and related methods |
| JP6050728B2 (ja) | 2012-07-24 | 2016-12-21 | 株式会社ジャパンディスプレイ | タッチセンサ付き液晶表示装置、及び電子機器 |
| CN102945863A (zh) * | 2012-10-26 | 2013-02-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN106684125B (zh) * | 2015-11-05 | 2020-05-08 | 群创光电股份有限公司 | 显示设备 |
| CN106094357B (zh) * | 2016-08-08 | 2019-01-04 | 武汉华星光电技术有限公司 | 阵列基板以及液晶显示面板 |
| CN108646484B (zh) * | 2018-05-04 | 2021-08-13 | 昆山国显光电有限公司 | 显示面板及显示装置 |
| KR102631254B1 (ko) | 2018-09-21 | 2024-01-31 | 삼성디스플레이 주식회사 | 표시 패널 |
| CN114509903B (zh) * | 2022-02-10 | 2024-02-13 | 武汉华星光电技术有限公司 | 显示面板 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07128640A (ja) * | 1993-10-29 | 1995-05-19 | Sharp Corp | 強誘電性液晶表示装置 |
| JPH08179355A (ja) * | 1994-12-27 | 1996-07-12 | Sharp Corp | アクティブマトリクス基板 |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| JPH08330592A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 薄膜トランジスタおよび液晶表示装置 |
| KR0181781B1 (ko) * | 1995-12-30 | 1999-05-01 | 구자홍 | 액정표시장치의 배열기판 및 그 제조방법 |
| US6001539A (en) * | 1996-04-08 | 1999-12-14 | Lg Electronics, Inc. | Method for manufacturing liquid crystal display |
| KR100192886B1 (ko) * | 1996-05-02 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| US5839099A (en) * | 1996-06-11 | 1998-11-17 | Guvolt, Inc. | Signal conditioning apparatus |
| JP3062090B2 (ja) * | 1996-07-19 | 2000-07-10 | 日本電気株式会社 | 液晶表示装置 |
| KR100495794B1 (ko) * | 1997-10-17 | 2005-09-28 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터 |
| US5953088A (en) * | 1997-12-25 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes |
| JP2000002889A (ja) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | 液晶表示装置 |
| KR100552298B1 (ko) * | 1998-09-24 | 2006-06-07 | 삼성전자주식회사 | 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법 |
| KR100430232B1 (ko) * | 1998-12-21 | 2004-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및액정표시장치의축적캐패시터 |
| JP2000214485A (ja) * | 1999-01-21 | 2000-08-04 | Toshiba Corp | アレイ基板および液晶表示素子 |
| KR20000071852A (ko) * | 1999-04-30 | 2000-11-25 | 모리시타 요이찌 | 액정표시소자 및 그 제조방법 |
| JP3558934B2 (ja) * | 1999-10-14 | 2004-08-25 | アルプス電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2001209070A (ja) | 2000-01-27 | 2001-08-03 | Casio Comput Co Ltd | 液晶表示素子 |
| KR100675088B1 (ko) * | 2000-02-16 | 2007-01-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 액정 표시장치 제조방법 |
| US6583829B2 (en) * | 2000-03-06 | 2003-06-24 | Hitachi, Ltd. | Liquid crystal display having an opening in each pixel electrode corresponding to each storage line |
| JP3645184B2 (ja) * | 2000-05-31 | 2005-05-11 | シャープ株式会社 | 液晶表示装置及びその欠陥修正方法 |
| JP4689851B2 (ja) * | 2001-02-23 | 2011-05-25 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
-
2001
- 2001-08-30 JP JP2001261680A patent/JP2003066488A/ja active Pending
-
2002
- 2002-07-09 TW TW091115191A patent/TWI312901B/zh not_active IP Right Cessation
- 2002-07-09 US US10/190,671 patent/US7561243B2/en not_active Expired - Lifetime
- 2002-08-29 KR KR10-2002-0051413A patent/KR100511041B1/ko active IP Right Grant
- 2002-08-30 CN CNB021414084A patent/CN1209672C/zh not_active Expired - Fee Related
- 2002-08-30 CN CNB2005100761268A patent/CN100385327C/zh not_active Expired - Fee Related
-
2008
- 2008-06-20 US US12/213,531 patent/US7576828B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093633A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 電界効果型トランジスタ |
| JP4586345B2 (ja) * | 2003-09-17 | 2010-11-24 | ソニー株式会社 | 電界効果型トランジスタ |
| JP2005128410A (ja) * | 2003-10-27 | 2005-05-19 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP4496756B2 (ja) * | 2003-10-27 | 2010-07-07 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP2007208237A (ja) * | 2006-02-03 | 2007-08-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板とその製造方法、及び、薄膜トランジスタ基板製造用のマスク |
| JP2009211007A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2022191292A (ja) * | 2008-11-07 | 2022-12-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN102394247A (zh) * | 2011-09-22 | 2012-03-28 | 友达光电股份有限公司 | 薄膜晶体管元件及显示面板的像素结构与驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1209672C (zh) | 2005-07-06 |
| US20080266476A1 (en) | 2008-10-30 |
| CN1690823A (zh) | 2005-11-02 |
| US7561243B2 (en) | 2009-07-14 |
| KR100511041B1 (ko) | 2005-08-31 |
| KR20030019199A (ko) | 2003-03-06 |
| US7576828B2 (en) | 2009-08-18 |
| CN100385327C (zh) | 2008-04-30 |
| US20030043307A1 (en) | 2003-03-06 |
| TWI312901B (ja) | 2009-08-01 |
| CN1403860A (zh) | 2003-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7576828B2 (en) | Liquid crystal display device with spacer facing capacitance electrode | |
| US8350792B2 (en) | Display device | |
| JP4737163B2 (ja) | トランジスタ及びそれを備える表示装置 | |
| US8077266B2 (en) | Active matrix substrate having interleaved source and drain electrodes on circle semiconductor and display device including same | |
| JP4889388B2 (ja) | 液晶表示装置 | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| JP2005055897A (ja) | 多重ドメイン液晶表示装置 | |
| KR100442489B1 (ko) | 액정표시소자 | |
| JP3792749B2 (ja) | 液晶表示装置 | |
| KR100714819B1 (ko) | 박막 반도체 장치, 전기 광학 장치 및 전자 기기 | |
| JP2004077718A (ja) | 液晶表示装置 | |
| JPWO2009125532A1 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| KR19990023506A (ko) | 액정표시장치 | |
| US20090086135A1 (en) | Liquid Crystal Display Device | |
| CN112384849B (zh) | 显示装置 | |
| JP4047626B2 (ja) | 画像表示装置 | |
| JP2008311545A (ja) | 表示装置 | |
| JP2003279944A (ja) | 液晶表示装置 | |
| US5777703A (en) | Active matrix type liquid crystal display apparatus with a projection part in the drain line | |
| JP2003057670A (ja) | 液晶表示装置 | |
| JP2003186035A (ja) | 液晶表示装置 | |
| JP4211349B2 (ja) | 液晶表示素子 | |
| JP2006126772A (ja) | 液晶ディスプレイ装置 | |
| JP2001125139A (ja) | アクティブマトリクス型表示装置 | |
| KR100499569B1 (ko) | 액정표시소자 및 그 제조방법 |