JP4191948B2 - 検査装置及び検査方法 - Google Patents
検査装置及び検査方法 Download PDFInfo
- Publication number
- JP4191948B2 JP4191948B2 JP2002115472A JP2002115472A JP4191948B2 JP 4191948 B2 JP4191948 B2 JP 4191948B2 JP 2002115472 A JP2002115472 A JP 2002115472A JP 2002115472 A JP2002115472 A JP 2002115472A JP 4191948 B2 JP4191948 B2 JP 4191948B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- detection
- signal
- result
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の属する技術分野】
本発明は、回路配線を検査する検査装置及び検査方法に関するものである。
【0002】
【従来の技術】
回路基板の製造においては、基板上に回路配線を施した後、その回路配線に断線があるか否かを検査する必要がある。この基板検査方法の1つとして、従来から、回路配線の一端に対して電気信号を印加し、他端の電気的な変化を測定することによって回路配線を検査する方法が知られている(特開平10−239371、特開平10−239372)。
【0003】
従来の検査方法は、図6に示すような構成を有する検査装置により行われていた。図6において、検査装置は、回路基板100上の回路配線101の一端のそれぞれに接触するプローブ61と、複数のプローブ61の内、電圧を印加するプローブを選択するスイッチング回路62と、回路配線101の他端より印加された電圧を検出するのセンサ63と、センサ63よりの電気信号を増幅するアンプ64と、アンプ64で増幅された電気信号の最大値を抽出するピークホールド回路65と、抽出された最大値から、回路配線の不具合を検出するコンピュータ66とを備えていた。
【0004】
コンピュータ66はまた、スイッチング回路62を制御して、プローブ61に対し順次電圧を印加する。プローブ61から回路配線101に供給された電圧によって回路配線101上に生じた電圧変化をセンサ63によって検出し、アンプ64で増幅した後、ピークホールド回路65で最大値を抽出しコンピュータ66に入力する。コンピュータ66は、ピークホールド回路65から入力した電圧波形から、どの回路配線に問題が存在するのかを検出する。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、一回の電圧印加で1つの回路配線しか検査できないため、回路配線が多くなればなるほど、検査時間が長くなっていた。
【0006】
また、センサ、アンプ、ピークホールド回路が単一であることから、途中から枝分かれしているような回路配線においては、どの枝に問題が存在するのかまでは検出できなかった。
【0007】
本発明は上記従来技術の課題を解決するためになされたもので、その目的とするところは、あらゆる回路配線に対して高速検査可能な検査装置及び検査方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る装置は、例えば以下の構成を備える。即ち、回路配線を検査する検査装置であって、検査対象回路配線の一方端部近傍から検査信号を供給可能な供給手段と、前記検査対象回路配線の他方端部近傍から前記供給手段により供給された前記検査信号を検出可能な検出手段と、前記検出手段による検出検査信号より検査結果を決定する検査結果決定手段と、を有し、前記検査結果決定手段は前記検出手段で検出される前記検査信号の最大値を抽出する最大値抽出手段を含み、前記最大値抽出手段で抽出した最大値を検査結果とし、前記他方端部が複数存在する場合には、前記他方端部のそれぞれに対して前記検出手段及び前記最大値抽出手段を設けることを特徴とする。
【0009】
そして例えば、前記検出手段は前記他方端部近傍と非接触で前記検査信号を検出可能であることを特徴とする。
【0010】
更に例えば、前記最大値抽出手段はピークホールド回路であり、前記供給手段により供給される検査信号を読み出しまで抽出したピーク値を保持することを特徴とする。
【0011】
更に例えば、前記一方端部及び前記他方端部が複数存在する場合、前記供給手段は複数の前記一方端部に同時に検査信号を印加可能であり、前記検出手段は複数の前記他方端部のそれぞれから検査信号を同時に検出可能であることを特徴とする。
【0012】
また、回路配線を検査する検査装置であって、検査対象回路配線の一方端部近傍にパルス信号を検査信号として供給可能な供給手段と、前記検査対象回路配線の他方端部近傍から前記検査信号を検出可能な検出手段と、前記検査信号供給前の前記検出手段検出結果と、前記検査信号供給後の前記検出手段検出結果を比較し、比較結果を正常な回路配線の場合の検出結果と比較して検査対象回路配線の良否を判断する判断手段とを有することを特徴とする。
そして例えば、更に、前記検出手段よりの検査信号を複数回収集させて収集信号の平均を検出結果とする検査結果決定手段を備え、前記判断手段は、前記検査結果決定手段による検出結果を前記検出手段検出結果として処理することを特徴とする。
【0013】
更に又回路配線を検査する検査装置であって、検査対象回路配線の一方端部近傍に検査信号を供給可能な供給手段と、前記検査対象回路配線の他方端部近傍から前記検査信号を検出可能な検出手段と、前記検出手段よりの検査信号を複数回収集させて収集信号の平均を検出結果とする検査結果決定手段とを有することを特徴とする。
そして例えば、前記検査結果決定手段は前記検出手段が検出する複数の検査信号の最大値と最小値を除去し残余の検出結果の平均値を求め検出結果とする検査方法であることを特徴とする。
又例えば、前記検査結果決定手段は、前記検出手段の検出結果を対応するデジタル信号に変換するA/D変換部を含み、前記A/D変換部で変換したデジタル値の平均を検出結果とするものであり、前記A/D変換部は前記検出手段よりの前記検査信号の検出処理時におけるA/D変換した前記検出手段の検出値を複数保持可能であり、検出処理終了後に保持している変換結果を出力することを特徴とする。
【0014】
または、回路配線を検査する検査装置における検査方法であって、検査対象回路配線の一方端部近傍にパルス信号を検査信号として供給する供給工程と、前記検査対象回路配線の他方端部近傍から前記供給工程で供給された検査信号を検出する検出工程と、前記検査信号供給前の前記検出工程での検出結果と、前記検査信号供給後の前記検出工程での検出結果を比較し、比較結果を正常な回路配線の場合の検出結果と比較して検査対象回路配線の良否を判断する検査結果決定工程とを有することを特徴とする。
そして例えば、前記検査結果決定工程では、前記検出工程により検査信号の検出を複数回の行わせ、複数回の検出結果の平均を検出結果とする検査方法であることを特徴とする。
【0015】
更に又、回路配線を検査する検査装置における検査方法であって、検査対象回路配線の一方端部近傍に検査信号を供給する供給工程と、前記検査対象回路配線の他方端部近傍から前記供給工程で供給された検査信号を検出する検出工程と、前記検出工程により検査信号の検出を複数回の行わせ、複数回の検出結果の平均を検出結果とする検査結果決定工程とを有する検査方法であることを特徴とする。
そして例えば、前記検査結果決定工程は前記検出工程で検出する複数の検査信号の最大値と最小値を除去し残余の検出結果の平均値を求め検出結果とすることを特徴とする。
【0016】
【発明の実施の形態】
以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素の相対配置、数値等は特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【0017】
(第1の実施の形態)
本発明の第1の実施の形態として、図2のように、回路基板100にプリントされた枝分かれの無い回路配線101a〜eの検査を行う検査装置について説明する。
【0018】
図1は、回路基板100上の回路配線101a〜eを検査するための検査装置20の概略図である。
【0019】
検査装置1は、回路配線101a〜eの一端に検査信号を供給するためのプローブ21a〜eと、回路配線101a〜eの他端の電圧変化を読取るセンサ22a〜eと、センサ22から出力した信号を増幅するアンプ23a〜eと、アンプ23a〜eによって増幅された信号の最大値を抽出するピークホールド回路24a〜eと、ピークホールド回路24a〜eからの出力値を選択するセレクタ25と、セレクタ25から選択された出力値をデジタル値に変換するA/D変換回路26と、A/D変換回路26からの出力値によって回路配線101a〜eの不具合を検出するコンピュータ27と、を備える。
【0020】
コンピュータ27は専用に設計されたコンピュータであっても、あるいは汎用のパーソナルコンピュータであってもよく、アンプ23、ピークホールド回路24、セレクタ25、及びA/D変換回路26は、コンピュータ27に組み込まれていてもよい。
【0021】
コンピュータ27は、プローブ21に対し、回路配線101に与える電気信号を供給する。また、セレクタ25に対しては、信号を取り出すピークホールド回路を選択するための選択信号を供給する。
【0022】
印加する電気信号は電流または電圧のいずれでもよく、正弦波、矩形波、パルス波などいかなる波形でもかまわない。ここでは、電圧パルスを用いることとする。信号の極性を限定できるため、センサでの電流方向を一方向に限定して回路設計ができ、回路設計が単純になるからである。
【0023】
プローブ21a〜eは、その先端が、それぞれ回路基板100上の回路配線101a〜eの一端に接触しており、全ての回路配線101a〜eに対して同時に電圧を供給する。
【0024】
これにより回路配線101a〜e上の電圧が変化し、この変化をセンサ22a〜eが読取る。センサ22a〜eは、回路基板100の回路配線101a〜eに接続された金属板であって、回路配線101上の電圧を検出する。
【0025】
回路配線101a〜eに対して印加する電圧は、実動時と同じく、非常に微小な電圧であり、センサ22a〜eに生じる電圧も微小であるため、アンプ23a〜eによって増幅し、ピークホールド回路24a〜eによって、最大値を保持する。
【0026】
セレクタ25は、ピークホールド回路24a〜eの内、A/D変換回路26と接続するピークホールド回路を選択する。複数のピークホールド回路24a〜eから、一つずつ順番に最大値を取り出すように、コンピュータ27から供給された制御信号に基づき選択を行う。
【0027】
ピークホールド回路から出力された最大値は、A/D変換回路26で対応するデジタル信号に変換され、コンピュータ27に入力される。コンピュータ27では、入力したデジタル信号が正常の値かどうかを検査する。例えば、所定の閾値と比較し、閾値よりも大きい値である場合には回路断線などがない正常な回路配線と判断し、閾値よりも小さい場合には対応する回路配線に断線が存在するものと判断する。
【0028】
なお、センサ22は、回路配線101と対向する位置に、非接触に配置してもよい。その場合、センサ22と回路配線101との間隔は、0.05mm以下が望ましい。また、誘電体絶縁材料を挟んで密着させてもよい。このような構成とすることにより、回路配線101と静電結合された状態となり、回路配線101のパルス状電圧変化をセンサから検出可能となる。
【0029】
なお、図2の回路基板100では、片面側にのみ回路配線101が設けられている場合を想定しているが、両面に回路配線101が設けられている回路基板についても検査可能であり、その場合は、センサ22を上下に2組用いて回路基板をサンドイッチするように配置して検査すればよい。
【0030】
次に、図3を用いて、コンピュータ27の詳細構成例について説明する。図3は、コンピュータ27の概略のハードウェア構成を示したブロック図である。
【0031】
図3において、211は、コンピュータ27全体を制御する演算・制御用のCPU、212はCPU211で実行するプログラムや固定値等を格納するROMである。
【0032】
214は一時記憶用のRAMであり、ロードされるプログラムを格納するプログラムロード領域や、A/D変換回路26から受信したデジタル信号の記憶領域等を含む。
【0033】
215は外部記憶装置としてのハードディスクである。216は着脱可能な記憶媒体の読取装置としてのCD−ROMドライブである。
【0034】
また、217は入出力インタフェースであって、入出力インタフェース217を介して、入力装置としてのキーボード218、マウス219、プローブ21、セレクタ25、A/D変換回路26との間のインタフェースを司り、各種信号の授受を行う。
【0035】
HD215には、セレクタ制御プログラムを含む検査制御実行プログラムが格納され、例えばRAM214のプログラムロード領域にロードされて実行される。また、設計上の回路配線の形状を示す画像データ(CADデータ)も、HD215に格納される。
【0036】
セレクタ制御プログラム、及び設計上の回路配線の形状を示す画像データは、CD−ROMドライブ216でCD−ROMを読取ることによってインストールしても、FDやDVD等の他の媒体から読込んでも、ネットワークを介してダウンロードしてもよい。
【0037】
上記のように、本実施の形態によれば、回路配線のそれぞれに対してピークホールド回路を設けたので、同一回路グループ内のセンサ同時測定を行うことが可能となるため、検査の高速化を図ることができる。
【0038】
また、図4に示すような、途中で枝分かれしている回路配線についても、例えば枝ごとにセンサ22a〜e、アンプ23a〜e、ピークホールド回路24a〜eを設けることにより、どの枝に不具合が存在するかを検知することができる。
【0039】
以上に説明した本実施の形態例では、回路配線の電圧を検出するものとしたが、回路配線から放射される電磁波の量と放射形状を検出してもよい。この場合においては、もし所定の電磁波の量及び形状を検出できれば、回路配線が正常に連続していると判定する。もし所定の電磁波の量及び形状よりも少ない量及び異なる形状を検出した場合は、回路配線の途中が離れているかまたは欠落していると判定する。
【0040】
更に、以上に説明した本実施の形態例では、プローブを回路配線の端部近傍に接触させているが、回路配線の始点から、非接触端子を用いて、検査信号を供給してもよい。
【0041】
(第2の実施の形態例)
次に図5を用いて、本発明に係る第2の実施の形態例としての検査装置について説明する。
【0042】
第2の実施の形態例の検査装置は、ピークホールド回路24a〜eのそれぞれに対し、A/D変換回路26a〜eを設けた点で上記第1の実施の形態例と異なる。第2の実施の形態例の構成である場合、複数のデジタル信号をパラレルでコンピュータ27に入力する事ができるので、セレクタ25は不要となる。
【0043】
その他の構成要素は上記第1の実施の形態例と同様であるため、同じ構成要素には同じ符号を付してその説明を省略する。
【0044】
なお、図面では、A/D変換回路26a〜eとコンピュータ27の間の配線を1本で示しているが、実際には、各A/D変換回路26a〜eから各1本の配線がコンピュータ27と接続されている。
【0045】
第2の実施の形態例によれば、セレクタをなくすことができるため、上記第1実施の形態例のような信号の切り換えなどの制御が不要となり、生産性を向上させることができる。
【0046】
(第3の実施の形態例)
以上の説明においては、センサからの検出信号をピークホールド回路に送り、ここでピーク値をホールドさせ、ホールド値をA/D変換器26でA/D変換してコンピュータ27に送っていた。しかし、本発明は以上の例に限定されるものではなく、コンピュータ側の処理能力に余裕のある場合にはセンサでの検出信号をA/D変換器26で直接A/D変換し、A/D変換器26よりのデジタル信号を直接コンピュータに取り込んで信号処理により回路配線の状態を検査するように構成してもよい。
【0047】
即ち、上述した実施の形態例では、もしセンサからノイズ成分が重畳してピークホールド回路に送られた場合にはそのノイズ成分を印加電圧として検出してしまう可能性がある。そこで第3の実施の形態例においては、ノイズ成分が重畳したような場合であっても影響をなくし、確実に回路配線よりの印加電圧を検出できるようにするため、例えば以下に説明する図7の構成を備える。図7は本発明に係る第3実施の形態例の検査装置の構成を説明するためのブロック図である。図7において、図1と同様構成には同一番号を付し異なる構成について説明を行う。
【0048】
図7に示す第3の実施の形態例は、図1に示す第1の実施の形態例に比しピークホールド回路が省略されており、代わりにA/D変換器26とコンピュータ27で回路配線よりの検出レベル監視を行う。
【0049】
第3の実施の形態例においては、A/D変換器26は、A/D変換結果を所定量保持し、コンピュータ27よりの読み出し制御に従ってデジタル変換値を時系列にコンピュータ27に出力する。
【0050】
コンピュータ27に検査制御プログラムを格納し、該プログラムを実行させて順次配線パターン毎に以下に説明する電圧印加工程を実行し、A/D変換器26に検査結果を保持させる。
【0051】
まず、A/D変換器26の動作許可信号を出力し、A/D変換器26を付勢する。これにより以降変換指示信号が入力されるごとにそのときの入力アナログ信号を対応するデジタル信号に変換して保持可能となる。
【0052】
A/D変換器26の動作が安定する時間、例えば30μsの時間経過後プローブ21a〜eに検査用電圧を印加する前にすべての配線パターンよりの検出結果をA/D変換器26に供給し、A/D変換器26に所定回、例えば2μs間隔で数回(例えば5回)A/D変換を行わせ、センサ22a〜eよりの検出結果を複数回収集し夫々のセンサ22a〜eよりのアナログ電圧出力値(ローレベル値)に対応するデジタル値を保持させる。
【0053】
この工程は、回路配線毎にセレクタ25を切り換えてA/D変換器26に各回路配線毎のセンサよりの信号を供給してA/D変換させ、変換結果を時系列に記録させる。
【0054】
この検査用電圧を印加する前のA/D変換処理が終了後にプローブ21a〜eに検査用電圧を印加する。検査用電圧が回路配線に印加されると、所定の遅延時間経過後例えばセンサ22a〜eより検査用電圧信号が検出される。
【0055】
このため、センサ22a〜eよりの検出信号が安定する時間経過後にA/D変換器26に所定回、例えば数回A/D変換を行わせ、夫々の回路配線毎の検査用信号検出結果に対応した変換デジタル値を保持させる。
【0056】
以上の制御は各回路配線パターン毎に行う。そしてすべての回路配線への検査信号印加、センサ22a〜e検出信号のA/D変換器26でのデジタル信号への変換及び変換値の記憶が終了すると、A/D変換器26から配線パターンごとの変換デジタル値を読み出して電圧印加前のセンサ検出値と電圧印加後のセンサ検出値との差を抽出し、印加電圧がセンサ部で検出されたか否かを判断する。
【0057】
具体的には、ノイズ成分が重畳したような場合であってもその影響をなくし、確実に回路配線よりの印加電圧を検出できるようにするため、記憶した複数回の検査結果を平均化してセンサ検出結果とする。
【0058】
なお、よりノイズの影響の軽減化を図るために、数回分の変換値の中で最も値の大きな値と最も値の小さな値を除去し、残余の変換値の平均値を算出し、算出した平均値を当該タイミングでのセンサ検出値としてもよい。こうすることによりノイズなどの影響をより軽減化できる。
【0059】
そしてコンピュータ27は各回路配線毎の検査電圧印加前の検出値と印加後の検出値を検出する。そして両検出値と基準ワーク(標準配線パターン)から検出した値と比較し、誤差が所定範囲内であれば正常な回路配線と判断し、例えば印加後の変換値が小さい場合には回路配線の断線と判断する。
【0060】
また、回路配線毎に別個のタイミングで検査電圧を印加する場合で、検査電圧印加回路配線の隣の回路配線からも変換値検出可能に構成した場合には、検査電圧を印加していない隣接する回路配線のセンサからも大きい値の変換値を検出した場合には、検査電圧を印加した回路配線と隣接する高い変換値を検出した回路配線とが短絡していると判断できる。
【0061】
以上に説明したように第3の実施の形態例によれば、コンピュータ27を積極的に使用することにより、高レベル値を検出するのにピークホールド回路を利用する必要がなくなり、複数の高レベル値を検出してその平均値を算出することができ、たとえ回路配線にノイズが重畳するようなことがあってもその影響を最小に抑えることができる。このためより信頼性の高い回路配線検査が実現する。
【0062】
(第4の実施の形態例)
以上のコンピュータ27による制御は、図7の例に限定されるものではなく、上述した第2の実施の形態例の図5に示す構成にも同様に適用できる。図5に示す構成に第3の実施の形態例と同様にコンピュータ27で高レベル値、低レベル値を検出可能に構成した検査装置の構成を図8を参照して以下に説明する。図8は本発明に係る第4の実施の形態例の検査装置の構成を説明するための図である。
【0063】
第4の実施の形態例においては、各センサ22a〜eよりの検出アナログ信号を夫々のアンプ23a〜eで増幅してA/D変換器26a〜eに送り、ここで例えばまず各A/D変換器26a〜eに、あるいは所望のA/D変換器のみに動作許可信号を出力し、A/D変換器を付勢する。これにより以降動作許可信号が供給されたA/D変換器は入力アナログ信号を対応するデジタル信号に変換して保持可能となる。
【0064】
A/D変換器26の動作が安定する時間、例えば30μsの時間経過後プローブ21a〜eに検査用電圧を印加する前に対応する配線パターンよりの検出結果をA/D変換器26a〜eでA/D変換して保持する。なお、第3の実施の形態例と同様にA/D変換器26a〜eに所定回、例えば2μs間隔で数回(例えば5回)A/D変換を行わせ、夫々のセンサ22a〜eよりのアナログ電圧出力値(ローレベル値)に対応するデジタル値を保持させる。
【0065】
この検査用電圧を印加する前のA/D変換処理が終了後にプローブ21a〜eに検査用電圧を印加する。検査用電圧が回路配線に印加されると、所定の遅延時間経過後例えばセンサ22a〜eより検査用電圧信号が検出される。
【0066】
このため、センサ22a〜eよりの検出信号が安定する時間経過後にA/D変換器26a〜eに所定回、例えば数回A/D変換を行わせ、夫々の回路配線毎の検査用信号検出結果に対応した変換デジタル値を保持させる。
【0067】
その後、センサ22a〜e検出信号のA/D変換器26a〜eでのデジタル信号への変換及び変換値の記憶が終了すると、A/D変換器26a〜eから配線パターンごとの変換デジタル値を読み出して電圧印加前のセンサ検出値と電圧印加後のセンサ検出値との差を抽出し、印加電圧がセンサ部で検出されたか否かを判断する。なお、検出結果の歳出方法は上述した第3の実施の形態例と同様の方法を採用できることは勿論である。
【0068】
以上説明したように第4の実施の形態例によれば、A/D変換機26a〜eよりの読み出し制御をより容易化させることができ、単にA/D変換器26a〜eより順番に読み出すのみで各回路配線毎のセンサ22a〜eごとの検出結果を取り出すことができる。
【0069】
(第5の実施の形態例)
以上の説明は、複数の回路配線を同時に検査する場合を例として説明したが、第3及び第4の実施の形態例における検査信号未印加時のセンサ出力値と検査信号印加時のセンサ出力値の決定制御は、ノイズ成分の影響を低減することが可能であり、信頼性の高い検査結果が得られる。このセンサ出力値の決定制御は図1乃至図5あるいは図7及び図8に示す検査装置に適用した場合に限定されるものではなく、センサが回路配線と電気的に接続されている場合のほか、センサと回路配線を静電結合させた非接触に構成した場合にも適用でき、あるいは複数の回路配線と静電結合されているセンサよりの出力値の決定制御にそのまま適用することができ、この場合にもノイズの影響を低減し、信頼性の高い検査結果を得ることができる。
【0070】
この場合には、検査信号として例えばパルス信号を用いればよい。センサと回路配線とを非接触の静電結合で構成した本発明にかかる第5の実施の形態例を以下図9も参照して説明する。図9は第5の実施の形態例のセンサ22a〜e検出制御を説明するためのタイミングチャートである。なお、他の検査装置の構成は上述した実施の形態例の構成を適用できる。以下は上述した実施の形態例と異なる部分を説明する。
【0071】
第5の実施の形態例においても、コンピュータ27に検査制御プログラムを格納し、該プログラムを実行させ、第7図の構成であれば回路配線毎にセレクタ25を切り換えて、A/D変換器26に各回路配線毎の変換結果を時系列に記録させ、すべての回路配線に対する制御が終了した後に以下に示す読み出し制御を行う。
【0072】
まず図9の(A)に示すA/D変換器26の動作許可信号を出力し、A/D変換器26を付勢して動作可能状態に制御する。これにより以降変換指示信号が入力されるごとにそのときの入力アナログ信号を対応するデジタル信号に変換して保持可能となる。
【0073】
A/D変換器26の動作許可信号出力後A/D変換器26の動作が安定し、且つセンサ検出信号の、レベルも安定している時間(例えば30μsの時間)経過後(LOW時間範囲経過後)A/D変換器26に所定回、例えば2μs間隔で数回(例えば5回)A/D変換を行わせ、夫々の変換デジタル値を保持させる。このLOW時間は例えば複数の基準回路配線よりの検査結果を調べ、検査結果を勘案して決めればよい。
【0074】
センサ22a〜eよりの検出アナログ信号は(C)に示す波形となり、図9においてはA/D変換タイミング(アベレージング範囲)を楕円で示している。
【0075】
このA/D変換処理が終了後(B)に示すタイミングでプローブ21a〜eに検査用パルス信号を印加する。検査用パルス信号が回路配線に印加されると、所定の遅延時間経過後例えばセンサ22a〜eより(C)に示す波形が検出される。
【0076】
このため、検査用パルス信号印加後のセンサ22a〜eよりの検出信号波形の変化率の安定する時間(例えば100μsの時間)経過後(High時間範囲経過後)A/D変換器26に所定回、例えば数回A/D変換を行わせ、夫々の変換デジタル値を保持させる。アベレージング範囲は同じく楕円で示している。
【0077】
このHigh時間範囲は、例えば複数の基準回路配線よりの検査結果を調べ、センサ出力の変化率が少ない時間帯を検査し、検査信号の検出波形値が一定以上のレベルを保持していながら変化率の少ない時間帯を求めて決めればよい。
検査用パルス信号が回路配線に印加されると、所定の遅延時間経過後例えばセンサ22a〜eより図9(C)に示す波形が検出されることから、検査信号供給開始後、一定以上のレベルを保持していながら前記検出センサ出力波形の変化率が検査信号供給開始によるセンサ出力の増加時より少ない時間帯を求めてセンサ出力の変化率が少ない時間帯を決めている。
【0078】
なお、このLOW時間範囲、あるいはHigh時間範囲は以上のように固定的に決めるのではなく、検査ごとに操作者が変更できるものであってもよい。この場合には基準回路配線に対する検査を行って良否を決定する閾値を決定することが望ましい。
【0079】
以上説明したように回路配線に非接触のセンサよりの検出結果に上記検査結果決定処理を適用することにより、より信頼性の高い検査結果が得られる。
【0080】
(他の実施の形態例)
以上の説明は、センサを各回路配線端部ごとに配置した例について説明したが、第3及び第4の実施の形態例の低レベル値及び高レベル値の算出制御は、独立して他の検査装置に用いても、ノイズなどの影響を抑え、信頼性の高い検査結果が得られる。
【0081】
従って、例えば図6に示すような構成の検査装置のセンサ出力に対して第3及び第4の実施の形態例の低レベル値及び高レベル値の算出制御を行ってセンサ検出値を決定することにより、信頼性の高い検査結果を得ることができる。このように、所定量の変換値をA/D変換器に保持させておき、回路配線への検査電圧の印加制御が終了してから一括して変換結果を読み出すことができ、コンピュータの処理に余裕のある時に検査結果を算出することができるため、コンピュータの性能も低く抑えることができ廉価な検査装置が提供できる。
【0082】
【発明の効果】
以上説明したように本発明によれば、あらゆる回路配線に対して信頼性が高く、且つ高速検査可能な検査装置及び検査方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る検査装置の概略構成を示す図である。
【図2】本発明の第1の実施の形態に係る検査の対象となる回路基板の構成を示す図である。
【図3】本発明の第1の実施の形態に係る検査装置のコンピュータの概略ハードウェア構成を示したブロック図である。
【図4】本発明の第1の実施の形態に係る検査装置により枝分かれを有する回路配線の検査を行う様子を示す図である。
【図5】本発明の第2の実施の形態に係る検査装置の概略構成を示す図である。
【図6】従来の検査装置の概略図である。
【図7】本発明に係る第3実施の形態例の検査装置の構成を説明するためのブロック図である。
【図8】本発明に係る第4の実施の形態例の検査装置の構成を説明するための図である。
【図9】本発明に係る第5の実施の形態例のセンサ検出制御を説明するためのタイミングチャートである。
Claims (9)
- 回路配線を検査する検査装置であって、
検査対象回路配線の一方端部近傍にパルス信号を検査信号として供給可能な供給手段と、
前記検査対象回路配線の他方端部近傍と非接触で静電結合された検出センサにより信号を検出可能な検出手段と、
前記検査信号供給前の前記検出手段検出結果と、前記検査信号供給後の前記検出手段検出結果を比較し、比較結果を正常な回路配線の場合の検出結果と比較して検査対象回路配線の良否を判断する判断手段とを備え、
前記検査信号供給後の前記検出手段での検出は前記供給手段による検査信号供給開始後、一定以上のレベルを保持していながら前記検出センサ出力波形の変化率が検査信号供給開始によるセンサ出力の増加時より少ない時間帯に行うことを特徴とする検査装置。 - 前記検出センサ出力波形の変化率が検査信号供給開始によるセンサ出力の増加時より少ない時間帯は、予め基準回路配線により前記検出センサ出力の変化率が検査信号供給開始によるセンサ出力の増加時より少ない時間帯を検査して決めることを特徴とする請求項1記載の検査装置。
- 更に、前記検出手段よりの検査信号を複数回収集させて収集信号の平均を検出結果とする検査結果決定手段を備え、
前記判断手段は、前記検査結果決定手段による検出結果を前記検出手段検出結果として処理することを特徴とする請求項1又は請求項2に記載の検査装置。 - 前記検査結果決定手段は前記検出手段が検出する複数の検査信号の最大値と最小値を除去し残余の検出結果の平均値を求め検出結果とすることを特徴とする請求項3に記載の検査装置。
- 前記検査結果決定手段は、前記検出手段の検出結果を対応するデジタル信号に変換するA/D変換部を含み、前記A/D変換部で変換したデジタル値の平均を検出結果とするものであり、
前記A/D変換部は前記検出手段よりの前記検査信号の検出処理時におけるA/D変換した前記検出手段の検出値を複数保持可能であり、検出処理終了後に保持している変換結果を出力することを特徴とする請求項3又は請求項4に記載の検査装置。 - 回路配線を検査する検査装置における検査方法であって、
検査対象回路配線の一方端部近傍にパルス信号を検査信号として供給する供給工程と、
前記検査対象回路配線の他方端部近傍と非接触で静電結合された検出センサにより信号を検出する検出工程と、
前記検査信号供給前の前記検出工程での検出結果と、前記検査信号供給後の前記検出工程での検出結果を比較し、比較結果を正常な回路配線の場合の検出結果と比較して検査対象回路配線の良否を判断する検査結果決定工程とを有し、
前記検査結果決定工程では、前記検査信号供給後の前記検出センサによる検出を前記供給工程による検査信号供給開始後、一定以上のレベルを保持していながら前記検出センサ出力波形の変化率が検査信号供給開始によるセンサ出力の増加時より少ない時間帯に開始することを特徴とする検査方法。 - 前記検出センサ出力の変化率が検査信号供給開始によるセンサ出力の増加時より少ない時間帯は、予め基準回路配線よりの前記検出センサ出力結果を調べ、前記検出センサ出力の変化率がが検査信号供給開始によるセンサ出力の増加時より少ない時間帯を求めて決めることを特徴とする請求項6記載の検査方法。
- 前記検査結果決定工程では、前記検出工程により検査信号の検出を複数回行わせ、複数回の検出結果の平均を検出結果とすることを特徴とする請求項6又は請求項7に記載の検査方法。
- 前記検査結果決定工程は前記検出工程で検出する複数の検査信号の最大値と最小値を除去し残余の検出結果の平均値を求め検出結果とすることを特徴とする請求項8記載の検査方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115472A JP4191948B2 (ja) | 2002-04-17 | 2002-04-17 | 検査装置及び検査方法 |
PCT/JP2002/003877 WO2002086520A1 (fr) | 2001-04-19 | 2002-04-18 | Appareil d'inspection et procede d'inspection |
TW91108084A TWI266885B (en) | 2001-04-19 | 2002-04-19 | Inspection apparatus and inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115472A JP4191948B2 (ja) | 2002-04-17 | 2002-04-17 | 検査装置及び検査方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001121554 Division | 2001-04-19 | 2001-04-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003075494A JP2003075494A (ja) | 2003-03-12 |
JP4191948B2 true JP4191948B2 (ja) | 2008-12-03 |
Family
ID=19194007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002115472A Expired - Fee Related JP4191948B2 (ja) | 2001-04-19 | 2002-04-17 | 検査装置及び検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4191948B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005043783A (ja) * | 2003-07-25 | 2005-02-17 | Oht Inc | 液晶表示パネルの検査装置及び液晶パネルの検査方法 |
JP4368704B2 (ja) * | 2004-03-12 | 2009-11-18 | 三井金属鉱業株式会社 | 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体 |
JP6418831B2 (ja) * | 2014-07-28 | 2018-11-07 | 日置電機株式会社 | 検査装置および電気信号受け渡し方法 |
JP6202452B1 (ja) * | 2016-06-01 | 2017-09-27 | オー・エイチ・ティー株式会社 | 非接触型基板検査装置及びその検査方法 |
JP7201416B2 (ja) * | 2018-12-07 | 2023-01-10 | コスモエンジニアリング株式会社 | 風力発電装置のブレード内引き下げ導線導通検査方法 |
-
2002
- 2002-04-17 JP JP2002115472A patent/JP4191948B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003075494A (ja) | 2003-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2994259B2 (ja) | 基板検査方法および基板検査装置 | |
KR101367439B1 (ko) | 절연 검사 장치 및 절연 검사 방법 | |
US6734681B2 (en) | Apparatus and methods for testing circuit boards | |
US6995566B2 (en) | Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium | |
JP2002156399A (ja) | 回路基板の検査装置及び検査方法 | |
US6842026B2 (en) | Inspecting apparatus and inspecting method for circuit board | |
JP5507430B2 (ja) | 回路基板検査装置 | |
JP5391869B2 (ja) | 基板検査方法 | |
JP4191948B2 (ja) | 検査装置及び検査方法 | |
JP5260163B2 (ja) | 測定装置および測定方法 | |
JP2010210510A (ja) | 絶縁検査装置及び絶縁検査方法 | |
JP5215148B2 (ja) | 絶縁検査装置および絶縁検査方法 | |
JP2008046060A (ja) | 測定装置 | |
US7049826B2 (en) | Inspection device and inspection method | |
JP5260164B2 (ja) | 測定装置および測定方法 | |
KR102004842B1 (ko) | 프린트 기판의 절연 검사 장치 및 절연 검사 방법 | |
EP1415166B1 (en) | Apparatus and method for testing bare circuit boards | |
JP3285499B2 (ja) | 導通検査装置及びその検査方法及びその検査プローブ | |
JP2002090407A (ja) | 検査装置及び検査方法 | |
JPH1026647A (ja) | 基板検査方法及び装置 | |
WO2002086520A1 (fr) | Appareil d'inspection et procede d'inspection | |
JP2003098213A (ja) | 検査装置並びに検査方法 | |
JP2014219335A (ja) | 検査装置および検査方法 | |
JP2002311075A (ja) | 回路基板の検査装置及び検査方法 | |
KR20040031097A (ko) | 검사 장치 및 검사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A59 | Written plea |
Free format text: JAPANESE INTERMEDIATE CODE: A59 Effective date: 20020628 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |