JP4185954B2 - フレキシブル基板及び半導体装置 - Google Patents
フレキシブル基板及び半導体装置 Download PDFInfo
- Publication number
- JP4185954B2 JP4185954B2 JP2007010157A JP2007010157A JP4185954B2 JP 4185954 B2 JP4185954 B2 JP 4185954B2 JP 2007010157 A JP2007010157 A JP 2007010157A JP 2007010157 A JP2007010157 A JP 2007010157A JP 4185954 B2 JP4185954 B2 JP 4185954B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- metal foil
- flexible substrate
- semiconductor chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、
上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと
を備え、
上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が1を越え且つ8.7以下となるように、上記複数の配線パターンが形成され、
上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成され、
上記ベタパターンには非貫通穴が形成され、
上記非貫通穴は単数または複数あり、上記非貫通穴の平面視の形が長方形であり、
上記非貫通穴が複数ある場合は、上記複数の非貫通穴が上記長方形の短辺と平行な方向に並ぶように配置されていることを特徴としている。
また、上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されているので、配線パターン及びベタパターンの放熱効果により、放熱性をさらに改善することができる。
また、上記ベタパターンには非貫通穴が形成されているので、ベタパターンの表面積が大きくなり、ベタパターンの放熱効果を高めることができる。
また、上記非貫通穴が複数ある場合は、複数の非貫通穴が長方形の短辺と平行な方向に並ぶように配置されているので、非貫通穴の数を多くすることができる。
本発明のフレキシブル基板は、
半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、
上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと
を備え、
上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が1を越え且つ8.7以下となるように、上記複数の配線パターンが形成され、
上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成され、
上記ベタパターンには非貫通穴が形成され、
上記非貫通穴は単数または複数あり、上記非貫通穴の平面視の形が円または多角形であり、
上記非貫通穴が複数ある場合は、上記複数の非貫通穴がマトリクス状に配置されていることを特徴としている。
上記構成のフレキシブル基板によれば、上記配線パターン同士の間隔に対する配線パターンの幅の比率が1を越え且つ8.7以下となる。つまり、上記配線パターンの幅を配線パターン同士の間隔で割った値が1を越え且つ8.7以下となる。このとき、上記配線パターン同士の間隔の単位と配線パターンの幅の単位とは同じである。
したがって、上記フレキシブル基板は、配線パターンの表面積が大きくなって、配線パターンの放熱効果を高めることができる結果、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が改善することによって、金属箔パターン形成領域に形成される例えばベタパターンを小さくしたり、そのベタパターンを無くしたりすることができるので、フレキシブル基板は小型化することができる。
また、上記配線パターン同士の間隔に対する配線パターンの幅の比率が1以下となるように、複数の配線パターンを形成すると、配線パターンの放熱効果が低くなってしまう。
また、上記配線パターン同士の間隔に対する配線パターンの幅の比率が8.7を越えるように、複数の配線パターンを形成すると、配線パターン同士が接触する不具合が発生する確率が非常に高くなる。
また、上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されているので、配線パターン及びベタパターンの放熱効果により、放熱性をさらに改善することができる。
また、上記ベタパターンには非貫通穴が形成されているので、ベタパターンの表面積が大きくなり、ベタパターンの放熱効果を高めることができる。
また、上記非貫通穴が複数ある場合は、複数の非貫通穴がマトリクス状に配置されているので、非貫通穴の数を多くすることができる。
上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が1を越え且つ8.7以下となるように形成された上記複数の配線パターンは、ファンアウト構造を有する。
上記基材の上記一表面において、上記半導体チップ搭載領域以外の領域は全て上記金属箔パターン形成領域である。
上記ベタパターンの少なくとも一部が上記半導体チップ搭載領域を横断している。
本発明のフレキシブル基板と、
上記半導体チップ搭載領域に搭載されると共に、上記複数の配線パターンに接続された半導体チップと
を備えたことを特徴としている。
図1に、本発明の参考例のフレキシブル基板1を上方から見た概略図を示す。
配線パターン2の幅Wを配線パターン2同士の間隔Dで割った値が1を越え且つ8.7以下である場合、他の比率に比べ放熱効率が高くなる。
図4に、本発明の一実施の形態のフレキシブル基板21を上方から見た概略図を示す。また、図4において、図1に示した参考例の構成部と同一構成部は、図1における構成部と同一参照番号を付して説明を省略する。
2 配線パターン
3 基材
4 金属箔パターン形成領域
5,6,7,25,26,27 ベタパターン
8 半導体チップ搭載領域
9 半導体チップ
10 突起電極
50,51,52,53 穴
D 配線パターン同士の間隔
W 配線パターンの幅
Claims (6)
- 半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、
上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと
を備え、
上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が1を越え且つ8.7以下となるように、上記複数の配線パターンが形成され、
上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成され、
上記ベタパターンには非貫通穴が形成され、
上記非貫通穴は単数または複数あり、上記非貫通穴の平面視の形が長方形であり、
上記非貫通穴が複数ある場合は、上記複数の非貫通穴が上記長方形の短辺と平行な方向に並ぶように配置されていることを特徴とするフレキシブル基板。 - 半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、
上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと
を備え、
上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が1を越え且つ8.7以下となるように、上記複数の配線パターンが形成され、
上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成され、
上記ベタパターンには非貫通穴が形成され、
上記非貫通穴は単数または複数あり、上記非貫通穴の平面視の形が円または多角形であり、
上記非貫通穴が複数ある場合は、上記複数の非貫通穴がマトリクス状に配置されていることを特徴とするフレキシブル基板。 - 請求項1または2に記載のフレキシブル基板において、
上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が1を越え且つ8.7以下となるように形成された上記複数の配線パターンは、ファンアウト構造を有することを特徴とするフレキシブル基板。 - 請求項1または2に記載のフレキシブル基板において、
上記基材の上記一表面において、上記半導体チップ搭載領域以外の領域は全て上記金属箔パターン形成領域であることを特徴とするフレキシブル基板。 - 請求項1または2に記載のフレキシブル基板において、
上記ベタパターンの少なくとも一部が上記半導体チップ搭載領域を横断していることを特徴とするフレキシブル基板。 - 請求項1または2に記載のフレキシブル基板と、
上記半導体チップ搭載領域に搭載されると共に、上記複数の配線パターンに接続された半導体チップと
を備えたことを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007010157A JP4185954B2 (ja) | 2007-01-19 | 2007-01-19 | フレキシブル基板及び半導体装置 |
PCT/JP2007/075243 WO2008087851A1 (ja) | 2007-01-19 | 2007-12-28 | フレキシブル基板及び半導体装置 |
TW97101208A TW200843071A (en) | 2007-01-19 | 2008-01-11 | Flexible substrate and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007010157A JP4185954B2 (ja) | 2007-01-19 | 2007-01-19 | フレキシブル基板及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177402A JP2008177402A (ja) | 2008-07-31 |
JP4185954B2 true JP4185954B2 (ja) | 2008-11-26 |
Family
ID=39635856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007010157A Expired - Fee Related JP4185954B2 (ja) | 2007-01-19 | 2007-01-19 | フレキシブル基板及び半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4185954B2 (ja) |
TW (1) | TW200843071A (ja) |
WO (1) | WO2008087851A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4983386B2 (ja) * | 2007-05-15 | 2012-07-25 | 住友金属鉱山株式会社 | Cof用配線基板 |
JP5325684B2 (ja) | 2009-07-15 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2013051236A1 (ja) * | 2011-10-05 | 2013-04-11 | パナソニック株式会社 | 表示装置 |
US9822959B2 (en) | 2012-09-28 | 2017-11-21 | Nichia Corporation | Light emitting device |
JP6076048B2 (ja) * | 2012-11-12 | 2017-02-08 | オリンパス株式会社 | 撮像装置及び内視鏡 |
WO2014065099A1 (ja) * | 2012-10-23 | 2014-05-01 | オリンパス株式会社 | 撮像装置、内視鏡、半導体装置、及び半導体装置の製造方法 |
JP5657767B2 (ja) * | 2013-10-30 | 2015-01-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5878611B2 (ja) * | 2014-11-26 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6870043B2 (ja) * | 2019-08-27 | 2021-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP7318055B2 (ja) * | 2019-08-27 | 2023-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1032229A (ja) * | 1996-03-26 | 1998-02-03 | Canon Inc | Tcp構造体、回路接続構造及び表示装置 |
JPH1145913A (ja) * | 1997-05-26 | 1999-02-16 | Seiko Epson Corp | フィルムキャリアおよび半導体装置 |
JP2000031612A (ja) * | 1998-07-09 | 2000-01-28 | Seiko Epson Corp | 配線基板 |
JP3446818B2 (ja) * | 1999-05-10 | 2003-09-16 | 日本電気株式会社 | 半導体装置の実装構造、及びその製造方法 |
JP2003110202A (ja) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | カード型電子機器 |
JP3832576B2 (ja) * | 2002-03-28 | 2006-10-11 | セイコーエプソン株式会社 | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 |
JP3093150U (ja) * | 2002-10-01 | 2003-04-18 | 船井電機株式会社 | リモートコントローラのプリント基板へのic位置決め構造及びプリント基板へのic位置決め構造。 |
JP2004096072A (ja) * | 2003-05-12 | 2004-03-25 | Victor Co Of Japan Ltd | 配線基板 |
JP2005109254A (ja) * | 2003-09-30 | 2005-04-21 | Optrex Corp | 集積回路搭載基板およびこれを備えた表示装置 |
JP4437051B2 (ja) * | 2004-04-01 | 2010-03-24 | イビデン株式会社 | フレックスリジッド配線板 |
JP2006032872A (ja) * | 2004-07-22 | 2006-02-02 | Sony Corp | 回路基板及び半導体装置 |
JP4485460B2 (ja) * | 2004-12-16 | 2010-06-23 | 三井金属鉱業株式会社 | フレキシブルプリント配線板 |
JP2006351976A (ja) * | 2005-06-20 | 2006-12-28 | Murata Mfg Co Ltd | 回路モジュールおよび回路装置 |
JP2008010496A (ja) * | 2006-06-27 | 2008-01-17 | Victor Co Of Japan Ltd | 実装基板の作製方法 |
-
2007
- 2007-01-19 JP JP2007010157A patent/JP4185954B2/ja not_active Expired - Fee Related
- 2007-12-28 WO PCT/JP2007/075243 patent/WO2008087851A1/ja active Application Filing
-
2008
- 2008-01-11 TW TW97101208A patent/TW200843071A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JP2008177402A (ja) | 2008-07-31 |
WO2008087851A1 (ja) | 2008-07-24 |
TW200843071A (en) | 2008-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4185954B2 (ja) | フレキシブル基板及び半導体装置 | |
US7821115B2 (en) | Tape carrier package including a heat dissipation element | |
KR100681398B1 (ko) | 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지 | |
CN111724742B (zh) | 显示面板及其制备方法、显示装置 | |
JP2008205142A (ja) | Cof用配線基板とその製造方法、並びに半導体装置 | |
JP4740708B2 (ja) | 配線基板、及び半導体装置 | |
JP5325684B2 (ja) | 半導体装置 | |
US20080217770A1 (en) | Mounting configuration of electronic component | |
KR100658442B1 (ko) | 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치 | |
JP3446818B2 (ja) | 半導体装置の実装構造、及びその製造方法 | |
JP2010251551A (ja) | 電子回路基板およびパワー半導体モジュール | |
JP4287882B2 (ja) | フレキシブル基板及び半導体装置 | |
WO2018168504A1 (ja) | 部品実装体及び電子機器 | |
JP2018085522A (ja) | 半導体装置 | |
JP5878611B2 (ja) | 半導体装置 | |
JP5657767B2 (ja) | 半導体装置 | |
JP6870043B2 (ja) | 半導体装置 | |
US11842951B2 (en) | Semiconductor device for improving heat dissipation and mounting structure thereof | |
JP7318055B2 (ja) | 半導体装置 | |
JP2012028636A (ja) | テープキャリア基板及び該テープキャリア基板を備えた半導体装置 | |
JP2005159235A (ja) | 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 | |
JP2008091790A (ja) | 半導体パッケージ、及びこれを用いた表示装置 | |
JP2007141969A (ja) | テープ配線基板およびその製造方法ならびに半導体装置 | |
KR20240040509A (ko) | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 | |
KR20070078030A (ko) | 응력 완화형 배선패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |