JP2012028636A - テープキャリア基板及び該テープキャリア基板を備えた半導体装置 - Google Patents

テープキャリア基板及び該テープキャリア基板を備えた半導体装置 Download PDF

Info

Publication number
JP2012028636A
JP2012028636A JP2010167335A JP2010167335A JP2012028636A JP 2012028636 A JP2012028636 A JP 2012028636A JP 2010167335 A JP2010167335 A JP 2010167335A JP 2010167335 A JP2010167335 A JP 2010167335A JP 2012028636 A JP2012028636 A JP 2012028636A
Authority
JP
Japan
Prior art keywords
tape carrier
carrier substrate
semiconductor device
wiring
slits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010167335A
Other languages
English (en)
Inventor
Yukihiro Kosaka
幸広 小坂
Hiroyuki Imamura
博之 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010167335A priority Critical patent/JP2012028636A/ja
Priority to US13/190,042 priority patent/US20120018861A1/en
Priority to CN2011102105023A priority patent/CN102347285A/zh
Publication of JP2012028636A publication Critical patent/JP2012028636A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】出力用導体配線が断線することを防止する。
【解決手段】半導体装置は、テープキャリア基板と、半導体素子８とを備えている。テープキャリア基板は、テープキャリア基材１の端部の上に設けられ、第１の方向Ｗに配列された複数の第１，第２の端子２ａ，２ｂを有する第１，第２の端子部２Ａ，２Ｂと、テープキャリア基材１の上に設けられ、第１，第２の端子２ａ，２ｂと接続する第１，第２の導体配線３ａ，３ｂを有する第１，第２の配線部３Ａ，３Ｂとを有している。テープキャリア基材１における第１の配線部３Ａと第２の端子部２Ｂとの間には、第１の方向Ｗに配列され、且つ、各々が第２の方向Ｌに伸びる複数のスリット７が設けられている。複数のスリット７のうち両端に配置されたスリット７とテープキャリア基材１の第１の方向Ｗの両端との間隔Ｓ２ｌ，Ｓ２ｒは、複数のスリット７のうち隣り合うスリット７同士の間隔Ｓ１よりも大きい。
【選択図】図４

Description

本発明は、テープキャリア基板及び該テープキャリア基板を備えた半導体装置に関する。
従来、半導体素子の実装技術の１つとして、ＴＡＢ（Tape Automated Bonding）技術が知られている。ＴＡＢ技術とは、テープ状の柔軟なテープキャリア基板の導体配線（リード）と半導体素子の端子とを、突起電極（バンプ）を介して、電気的に接続する技術である。テープキャリア基板に半導体素子が実装された半導体装置（ＴＣＰ：Tape Carrier Package）は、主に、フラットパネルディスプレイのパネルに実装される駆動用ドライバとして使用される。
従来の半導体装置について、図１０〜図１１を参照しながら説明する。図１０は、従来の半導体装置の構成を示す平面図である。図１１は、従来の半導体装置の構成を示す断面図である。図１１において、簡略的に図示する為に、金属板の図示を省略している。
図１０に示すように、従来の半導体装置は、テープキャリア基板と、半導体素子１０８と、金属板１１１とを備えている。
テープキャリア基板は、図１０に示すように、テープキャリア基材１０１と、入力端子１０２ａを有する入力端子部１０２Ａと、出力端子１０２ｂを有する出力端子部１０２Ｂと、入力用導体配線（図１１：１０３ａ参照）を有する入力用配線部１０３Ａと、出力用導体配線（図１１：１０３ｂ参照）を有する出力用配線部１０３Ｂと、入力用インナーリード（図１１：１０４ａ参照）を有する入力用リード部（図１１：１０４Ａ参照）と、出力用インナーリード（図１１：１０４ｂ参照）を有する出力用リード部（図１１：１０４Ｂ参照）と、絶縁膜１０５とを備えている。
図１１に示すように、テープキャリア基材１０１には、デバイスホール１０６が設けられている。デバイスホール１０６には、半導体素子１０８が配置されている。
図１０に示すように、テープキャリア基材１０１には、複数のスリット１０７が設けられている。複数のスリット１０７は、第１の方向Ｗに配列されている。複数のスリット１０７の各々は、第１の方向Ｗと直交する第２の方向Ｌに伸びている。間隔ｓ２ｌ及び間隔ｓ２ｒは、間隔ｓ１と同じである（ｓ２ｌ＝ｓ２ｒ＝ｓ１）。間隔ｓ２ｌは、複数のスリット１０７のうち一端（図１０の紙面において左端）に配置されたスリット１０７とテープキャリア基材１０１の第１の方向Ｗの一端（図１０の紙面において左端）との間隔である。間隔ｓ２ｒは、複数のスリット１０７のうち他端（図１０の紙面において右側）に配置されたスリット１０７とテープキャリア基材１０１の第１の方向Ｗの他端（図１０の紙面において右端）との間隔である。間隔ｓ１は、複数のスリット１０７のうち隣り合うスリット１０７同士の間隔である。
図１０及び図１１に示すように、入力端子部１０２Ａは、複数の入力端子１０２ａを有している。入力端子１０２ａは、テープキャリア基材１０１の上に設けられている。複数の入力端子１０２ａは、第１の方向Ｗに配列されている。出力端子部１０２Ｂは、複数の出力端子１０２ｂを有している。出力端子１０２ｂは、テープキャリア基材１０１の上に設けられている。複数の出力端子１０２ｂは、第１の方向Ｗに配列されている。
図１１に示すように、入力用配線部１０３Ａは、入力端子１０２ａと接続する入力用導体配線１０３ａを有している。入力用導体配線１０３ａは、テープキャリア基材１０１の上に設けられている。出力用配線部１０３Ｂは、出力端子１０２ｂと接続する出力用導体配線１０３ｂを有している。出力用導体配線１０３ｂは、テープキャリア基材１０１の上に設けられている。
図１１に示すように、入力用リード部１０４Ａは、入力用導体配線１０３ａと接続する入力用インナーリード１０４ａを有している。入力用インナーリード１０４ａは、デバイスホール１０６内に突出して設けられている。出力用リード部１０４Ｂは、出力用導体配線１０３ｂと接続する出力用インナーリード１０４ｂを有している。出力用インナーリード１０４ｂは、デバイスホール１０６内に突出して設けられている。
図１１に示すように、絶縁膜１０５は、入力用，出力用導体配線１０３ａ，１０３ｂを覆うように、テープキャリア基材１０１の上に設けられている。
図１１に示すように、半導体素子１０８の表面に形成された端子（図示省略）と、入力用インナーリード１０４ａとは、突起電極１０９を介して電気的に接続している。半導体素子１０８の表面に形成された端子と、出力用インナーリード１０４ｂとは、突起電極１０９を介して電気的に接続している。
図１１に示すように、半導体素子１０８の端子形成面（表面）、突起電極１０９及び入力用，出力用インナーリード１０４ａ，１０４ｂは、封止樹脂１１０で覆われている。
図１０に示すように、デバイスホール１０６に配置された半導体素子１０８は、金属板１１１の凹部に嵌め込まれている。金属板１１１は、後述の図１３及び図１４に示すように、テープキャリア基材１０１の裏面（入力用，出力用導体配線１０３ａ，１０３ｂ形成面と反対側の面）の上におけるデバイスホール１０６の周囲に設けられている。金属板１１１は、半導体素子１０８が嵌め込まれる凹部と、ねじ（図１３及び図１４：１１７参照）が螺着されるねじ孔（図１４：１１２参照）とを有している。
以下に、従来の半導体装置が実装されたパネルについて、図１２〜図１４を参照しながら説明する。パネルとして、例えばプラズマディスプレイパネル（ＰＤＰ）のパネルを用いた場合を具体例に挙げて説明する。図１２は、従来の半導体装置が実装されたＰＤＰのパネルの構成を示す斜視図である。図１３は、従来の半導体装置が実装されたＰＤＰのパネルの構成を示す拡大斜視図である。具体的には、図１３は、図１２に示す部分ｋの拡大図である。図１４は、図１３に示すXIV方向から見た矢視図である。
図１２及び図１３に示すように、ＰＤＰのパネルは、ガラスパネル１１３と、ガラスパネル１１３の後面に放熱シート（図示省略，図１４：１１８参照）を介して貼り付けられたシャーシ１１４とを備えている。シャーシ１１４は、図１４に示すように、ねじ１１７が螺着されるねじ孔１１６が設けられた突出部１１５を有している。
図１３に示すように、半導体装置は、柔軟なテープキャリア基板が、第２の方向Ｌ（即ち、スリット１０７が伸びる方向）に沿って、湾曲形状に曲げられて、ガラスパネル１１３とシャーシ１１４とに固定されている。半導体装置は、その出力端子部１０２Ｂ側がガラスパネル１１３に固定されている一方、その入力端子部１０２Ａ側がシャーシ１１４に固定されている。具体的には、図１４に示すように、出力端子１０２ｂが、ガラスパネル１１３の前面に熱圧着されている。凹部に半導体素子１０８が嵌め込まれた金属板１１１のねじ孔１１２、及びシャーシ１１４が有する突出部１１５のねじ孔１１６に螺着されたねじ１１７により、半導体装置がシャーシ１１４に固定されている。
半導体装置が実装されたＰＤＰのパネルは、筐体（図示省略）に収納される。
以上のように、半導体装置は、柔軟なテープキャリア基板が、第２の方向Ｌに沿って、湾曲形状に曲げられて、ＰＤＰのパネルに実装されている。この場合、第２の方向Ｌ（即ち、曲げ方向）に働く応力に加えて、第１の方向Ｗに働く応力が発生する。これらの応力を緩和するために、テープキャリア基材１０１に、複数のスリット１０７を設ける（例えば、特許文献１参照）。
特許第４１２１９３５号 特開２００８−２９８８２８公報
しかしながら、従来のテープキャリア基板を備えた半導体装置では、以下に示す問題がある。この問題について、図１５、図１６及び図１７(a) 〜(b) を参照しながら説明する。図１５は、ＰＤＰのパネルに実装された従来の半導体装置の問題について示す斜視図である。図１６は、ＰＤＰのパネルに実装された従来の半導体装置の問題について示す拡大斜視図である。具体的には、図１６は、図１５に示すｋの部分の拡大図である。図１７(a) は、テープキャリア基板にストレスが負荷される前（変位前）の状態を示す拡大斜視図である。一方、図１７(b) は、テープキャリア基板にストレスが負荷された後（変位後）の状態を示す拡大斜視図である。
パネルに半導体装置が実装されたＰＤＰでは、電源のＯＮ／ＯＦＦにより、筐体内において非常に大きな温度変化が起こる。熱により、ガラスパネル１１３及びシャーシ１１４は、図１５に示す方向に熱膨張する。ガラスパネル１１３とシャーシ１１４とは、異種材料からなるため、ガラスパネル１１３とシャーシ１１４とは、熱膨張率が異なる。このため、図１６に示すように、ガラスパネル１１３とシャーシ１１４との間に熱膨張差が発生する。例えば、画面サイズが６５インチクラスのＰＤＰでは、シャーシ１１３とガラスパネル１１４との間に発生する熱膨張差は、約０．６ｍｍであり、非常に大きい。
半導体装置は、ガラスパネル１１３とシャーシ１１４とに跨った状態で、ガラスパネル１１３とシャーシ１１４とに固定されている。このため、ガラスパネル１１３とシャーシ１１４との間に熱膨張差が発生すると、テープキャリア基板にストレスが負荷される。このストレスは、第１の方向Ｗ（即ち、複数のスリット１０７が配列する方向）に働く。
図１７(b) に示すように、テープキャリア基板に、第１の方向Ｗに働くストレスが負荷されると、このストレスにより、テープキャリア基板は撓む。この撓みにより、テープキャリア基板に応力が発生し、発生した応力は、スリット１０７の周辺に集中する。このため、ＰＤＰの電源のＯＮ／ＯＦＦが繰り返される（言い換えれば、温度変化が繰り返される）ことにより、スリット１０７の周囲に配置された出力用導体配線１０３ｂが断線するという問題がある。
特に、現在、フラットパネルディスプレイ市場では、大画面化が進行している。これに伴い、ガラスパネル１１３及びシャーシ１１４の大型化が、進行している。大型化された場合、ガラスパネル１１３とシャーシ１１４との間に発生する熱膨張差が、非常に大きくなるため、テープキャリア基板に負荷されるストレスが、非常に大きくなる。このため、スリット１０７の周囲に配置された出力用導体配線１０３ｂの断線が顕著に起こる可能性がある。
また、現在、フラットパネルディスプレイ市場では、薄型化が進行している。これに伴い、ガラスパネル１１３及びシャーシ１１４の薄型化が、進行している。薄型化された場合、テープキャリア基板におけるガラスパネル１１３とシャーシ１１４とに跨った部分の長さが、非常に短くなるため、テープキャリア基板の撓みによりテープキャリア基板に発生する応力が、非常に大きくなる。このため、スリット１０７の周囲に配置された出力用導体配線１０３ｂの断線が顕著に起こる可能性がある。
前記に鑑み、本発明の目的は、テープキャリア基板を備えた半導体装置において、出力用導体配線が断線することを防止することである。
前記の目的を達成するために、本発明に係るテープキャリア基板は、テープキャリア基材と、テープキャリア基材の一端部の上に設けられ、第１の方向に配列された複数の第１の端子を有する第１の端子部と、テープキャリア基材の他端部の上に第１の端子部と対向して設けられ、第１の方向に配列された複数の第２の端子を有する第２の端子部と、テープキャリア基材の上に設けられ、第１の端子と接続する第１の導体配線を有する第１の配線部と、テープキャリア基材の上に設けられ、第２の端子と接続する第２の導体配線を有する第２の配線部とを備え、テープキャリア基材における第１の配線部と第２の端子部との間には、第１の方向に配列され、且つ、各々が第１の方向と直交する第２の方向に伸びる複数のスリットが設けられ、複数のスリットのうち一端に配置されたスリットとテープキャリア基材の第１の方向の一端との間隔、及び複数のスリットのうち他端に配置されたスリットとテープキャリア基材の第１の方向の他端との間隔は、複数のスリットのうち隣り合うスリット同士の間隔よりも大きいことを特徴とする。
本発明に係るテープキャリア基板によると、該テープキャリア基板を備えた半導体装置がパネルに実装されたフラットパネルディスプレイ（例えば、ＰＤＰ）において、第１の方向に働くストレスの負荷によりテープキャリア基板が撓むことがあっても、テープキャリア基板の撓みによりテープキャリア基板に発生する応力を、テープキャリア基板全体に効果的に分散させることができる。このため、スリットの周囲に配置された第２の導体配線が断線することを防止することができる。従って、フラットパネルディスプレイとその駆動用ドライバとして使用される半導体装置との接続信頼性を向上させることができる。
本発明に係るテープキャリア基板において、テープキャリア基材における第１の配線部と第２の配線部との間には、半導体素子が配置されるデバイスホールが設けられていることが好ましい。
本発明に係るテープキャリア基板において、デバイスホール内に突出するように設けられ、一端が第１の導体配線と接続し他端が半導体素子と電気的に接続する第１のインナーリードを有する第１のリード部と、デバイスホール内に突出するように設けられ、一端が第２の導体配線と接続し他端が半導体素子と電気的に接続する第２のインナーリードを有する第２のリード部とをさらに備えていることが好ましい。
本発明に係るテープキャリア基板において、スリットの第１の方向の幅は、０．８ｍｍ以上であることが好ましい。
本発明に係るテープキャリア基板において、スリットの第２の方向の端部の平面形状は、角部が丸められた形状であることが好ましい。
本発明に係るテープキャリア基板において、テープキャリア基材の上におけるスリットの周囲に設けられたダミー配線をさらに備えていることが好ましい。
本発明に係るテープキャリア基板において、テープキャリア基材の厚さは、５０μｍ以下であることが好ましい。
本発明に係るテープキャリア基板において、テープキャリア基材の弾性率は、６ＧＰａ以下であることが好ましい。
前記の目的を達成するために、本発明に係る半導体装置は、テープキャリア基板と、テープキャリア基板に配置された半導体素子とを備え、テープキャリア基板は、テープキャリア基材の一端部の上に設けられ、第１の方向に配列された複数の第１の端子を有する第１の端子部と、テープキャリア基材の他端部の上に第１の端子部と対向して設けられ、第１の方向に配列された複数の第２の端子を有する第２の端子部と、テープキャリア基材の上に設けられ、第１の端子と接続し且つ半導体素子と電気的に接続する第１の導体配線を有する第１の配線部と、テープキャリア基材の上に設けられ、第２の端子と接続し且つ半導体素子と電気的に接続する第２の導体配線を有する第２の配線部とを有し、テープキャリア基材における第１の配線部と第２の端子部との間には、第１の方向に配列され、且つ、各々が第１の方向と直交する第２の方向に伸びる複数のスリットが設けられ、複数のスリットのうち一端に配置されたスリットとテープキャリア基材の第１の方向の一端との間隔、及び複数のスリットのうち他端に配置されたスリットとテープキャリア基材の第１の方向の他端との間隔は、複数のスリットのうち隣り合うスリット同士の間隔よりも大きいことを特徴とする。
本発明に係る半導体装置によると、該半導体装置がパネルに実装されたフラットパネルディスプレイ（例えば、ＰＤＰ）において、第１の方向に働くストレスの負荷によりテープキャリア基板が撓むことがあっても、テープキャリア基板の撓みによりテープキャリア基板に発生する応力を、テープキャリア基板全体に効果的に分散させることができる。このため、スリットの周囲に配置された第２の導体配線が断線することを防止することができる。従って、フラットパネルディスプレイとその駆動用ドライバとして使用される半導体装置との接続信頼性を向上させることができる。
本発明に係る半導体装置において、テープキャリア基材の上における半導体素子の周囲に設けられ、半導体素子が嵌め込まれる凹部を有する金属板をさらに備えていることが好ましい。
本発明に係る半導体装置において、テープキャリア基材における第１の配線部と第２の配線部との間には、デバイスホールが設けられ、デバイスホール内に、半導体素子が配置されていることが好ましい。
本発明に係る半導体装置において、テープキャリア基板は、デバイスホール内に突出するように設けられ、一端が第１の導体配線と接続し他端が半導体素子と電気的に接続する第１のインナーリードを有する第１のリード部と、デバイスホール内に突出するように設けられ、一端が第２の導体配線と接続し他端が半導体素子と電気的に接続する第２のインナーリードを有する第２のリード部とをさらに有していることが好ましい。
本発明に係る半導体装置において、スリットの第１の方向の幅は、０．８ｍｍ以上であることが好ましい。
本発明に係る半導体装置において、スリットの第２の方向の端部の平面形状は、角部が丸められた形状であることが好ましい。
本発明に係る半導体装置において、テープキャリア基板は、テープキャリア基材の上におけるスリットの周囲に設けられたダミー配線をさらに有していることが好ましい。
本発明に係る半導体装置において、テープキャリア基材の厚さは、５０μｍ以下であることが好ましい。
本発明に係る半導体装置において、テープキャリア基材の弾性率は、６ＧＰａ以下であることが好ましい。
本発明に係るテープキャリア基板を備えた半導体装置によると、第２の導体配線が断線することを防止することができる。
(a) は、領域と断線本数との関係を示すグラフであり、(b) は、(a) に示す領域について示す平面図である。 本願発明者らの考察について示す平面図である。 本発明の一実施形態に係るテープキャリア基板の構成について示す平面図である。 本発明の一実施形態に係る半導体装置の構成について示す平面図である。 本発明の一実施形態に係る半導体装置の構成について示す断面図である。 本発明の一実施形態に係る半導体装置が実装されたＰＤＰのパネルの構成を示す斜視図である。 本発明の一実施形態に係る半導体装置が実装されたＰＤＰのパネルの構成を示す拡大斜視図である。 図７に示すVIII方向から見た矢視図である。 (a) は、領域と断線本数との関係を示すグラフであり、(b) は、(a) に示す領域について示す平面図である。 従来の半導体装置の構成を示す平面図である。 従来の半導体装置の構成を示す断面図である。 従来の半導体装置が実装されたＰＤＰのパネルの構成を示す斜視図である。 従来の半導体装置が実装されたＰＤＰのパネルの構成を示す拡大斜視図である。 図１３に示すXIV方向から見た矢視図である。 ＰＤＰのパネルに実装された従来の半導体装置の問題について示す斜視図である。 ＰＤＰのパネルに実装された従来の半導体装置の問題について示す拡大斜視図である。 (a) は、テープキャリア基板にストレスが負荷される前（変位前）の状態を示す拡大斜視図である。一方、(b) は、テープキャリア基板にストレスが負荷された後（変位後）の状態を示す拡大斜視図である。
上記の問題（即ち、スリットの周囲に配置された出力用導体配線が断線するという問題）について、本願発明者らが鋭意検討を重ねた結果、以下の知見を見出した。
従来の半導体装置がパネルに実装されたＰＤＰを用いて、以下の評価を行った。この評価について、図１(a) 〜(b) 及び図２を参照しながら説明する。図１(a) は、領域と断線本数との関係を示すグラフである。図１(b) は、図１(a) に示す領域について示す平面図である。図２は、本願発明者らの考察について示す平面図である。
図１(a) の横軸に示す領域ａ〜ｈとは、図１(b) に図示された領域ａ〜ｈに相当する。
従来の半導体装置がパネルに実装されたＰＤＰのサンプルを、５コ準備した。５コのサンプル１〜５の各々において、領域ａ〜ｈに位置する出力用導体配線のうち、断線した出力用導体配線の本数を調べた。
複数のスリット１０７は、前述の図１０に示すように、間隔ｓ２ｌ，ｓ２ｒと間隔ｓ１とが同じになるように配列されている（ｓ２ｌ＝ｓ２ｒ＝ｓ１）。
図１(a) に示すように、領域ｂ〜ｇでの断線本数は、領域ａ，ｈでの断線本数よりも多い。このように、本願発明者らは、複数のスリット１０７のうち両端に配置されたスリット１０７以外のスリット１０７の周囲での断線本数は、該両端に配置されたスリット１０７の周囲での断線本数よりも多いという知見を見出した。
領域ｂ〜ｇでの断線本数が、領域ａ，ｈでの断線本数よりも多いのは、図２に示すように、可変領域Ｄ１の長さＹ１が、可変領域Ｄ２ｌ，Ｄ２ｒの長さＹ２ｌ，Ｙ２ｒよりも短いことによるものと考えられる。可変領域Ｄ１は、平面形状が、長さＹ１及び幅Ｘ１の矩形状の領域である。可変領域Ｄ２ｌは、平面形状が、長さＹ２ｌ及び幅Ｘ２ｌの矩形状の領域である。可変領域Ｄ２ｒは、平面形状が、長さＹ２ｒ及び幅Ｘ２ｒの矩形状の領域である。長さＹ１は、スリット１０７の一端から金属板１１１までの長さをいう。長さＹ２ｌ，Ｙ２ｒは、出力端子部１０２Ｂから金属板１１１までの長さをいう。長さＹ２ｌ，Ｙ２ｒは、長さＹ１よりも長い（Ｙ２ｌ＞Ｙ１，Ｙ２ｒ＞Ｙ１）。長さＹ２ｌと長さＹ２ｒとは、同じである（Ｙ２ｌ＝Ｙ２ｒ）。幅Ｘ１は、間隔ｓ１と同じである（Ｘ１＝ｓ１）。幅Ｘ２ｌは、間隔ｓ２ｌと同じである（Ｘ２ｌ＝ｓ２ｌ）。幅Ｘ２ｒは、間隔ｓ２ｒと同じである（Ｘ２ｒ＝ｓ２ｒ）。幅Ｘ２ｌ，Ｘ２ｒは、幅Ｘ１と同じである（Ｘ２ｌ＝Ｘ２ｒ＝Ｘ１）。
上述の通り、テープキャリア基板に、第１の方向Ｗに働くストレスが負荷されると、このストレスにより、テープキャリア基板が撓む。
可変領域Ｄ１は、テープキャリア基板の第１の方向Ｗの変位に対して、長さＹ１で拘束される。これに対して、可変領域Ｄ２ｌは、該変位に対して、長さＹ１と、長さＹ２ｌとで拘束される。可変領域Ｄ２ｒは、該変位に対して、長さＹ１と、長さＹ２ｒとで拘束される。
可変領域Ｄ２ｌ，Ｄ２ｒの長さＹ２ｌ，Ｙ２ｒは、可変領域Ｄ１の長さＹ１よりも長い。このため、可変領域Ｄ２ｌ，Ｄ２ｒは、可変領域Ｄ１よりも、余裕があるため、テープキャリア基板の第１の方向Ｗの変位による撓みに対する追従性が高い。このため、可変領域Ｄ２ｌ，Ｄ２ｒに発生した応力を緩和させることができる。従って、可変領域Ｄ２ｌ，Ｄ２ｒに含まれる領域ａ，ｈでの断線本数は、可変領域Ｄ１に含まれる領域ｂ〜ｇでの断線本数よりも少ない。
図１の結果に基づいて、本願発明者らがさらに鋭意検討を重ねた結果、本願発明者らは、以下の知見を見出した。
本願発明者らは、後述の図９(a) 〜(b) に示すように、間隔Ｓ２ｌ及び間隔Ｓ２ｒを、間隔Ｓ１よりも大きくする（Ｓ２ｌ＞Ｓ１，Ｓ２ｒ＞Ｓ１）ことにより、テープキャリア基板の撓みによりテープキャリア基板に発生する応力を、テープキャリア基板全体に効果的に分散させて、スリット７の周囲に配置された出力用導体配線３ｂが断線することを防止することができるという知見を見出した。本発明は、本願発明者らが見出した上記の知見に基づいて成された発明である。
以下に、本発明の実施形態について図面を参照しながら説明する。
（一実施形態）
以下に、本発明の一実施形態に係るテープキャリア基板について、図３を参照しながら説明する。図３は、本発明の一実施形態に係るテープキャリア基板の構成を示す平面図である。但し、図３に示すテープキャリア基板は、後述の通り、テープキャリア基板に半導体素子が実装される前のテープキャリア基板である。
本実施形態に係るテープキャリア基板は、図３に示すように、テープキャリア基材１と、入力端子２ａを有する入力端子部２Ａと、出力端子２ｂを有する出力端子部２Ｂと、入力用導体配線（後述の図５：３ａ参照）を有する入力用配線部３Ａと、出力用導体配線（後述の図５：３ｂ参照）を有する出力用配線部３Ｂと、入力用インナーリード（後述の図５：４ａ参照）を有する入力用リード部（後述の図５：４Ａ参照）と、出力用インナーリード（後述の図５：４ｂ参照）を有する出力用リード部（後述の図５：４Ｂ参照）と、絶縁膜５とを備えている。
テープキャリア基材１における入力用配線部３Ａと出力用配線部３Ｂとの間には、デバイスホール６が設けられている。デバイスホール６には、半導体素子（後述の図４：８参照）が配置される。デバイスホール６の平面形状は、半導体素子の平面形状と相似の関係にあり、その平面積は、半導体素子の平面積よりも一回り大きい面積を有している。例えば、半導体素子の平面形状が、長方形状である場合、デバイスホール６の平面形状は、長方形状である。この場合、該長方形状の長辺方向は、第１の方向Ｗ（図３の紙面において横方向）と平行である。
テープキャリア基材１における入力用配線部３Ａと出力端子部２Ｂとの間（言い換えれば、テープキャリア基材１における出力用導体配線３ｂの周囲）には、複数のスリット７が設けられている。複数のスリット７は、第１の方向Ｗに配列されている。複数のスリット７の各々は、第１の方向Ｗと直交する第２の方向Ｌ（図１の紙面において縦方向）に伸びている。スリット７の第１の方向Ｗの幅は、例えば０．８ｍｍ以上であることが好ましい。スリット７の第２の方向Ｌの端部の平面形状は、例えば角部が丸められた形状であることが好ましい。具体的には例えばＲ形状であることが好ましい。
入力端子部２Ａは、複数の入力端子２ａを有している。複数の入力端子２ａは、テープキャリア基材１の上に設けられている。複数の入力端子２ａは、第１の方向Ｗに配列されている。出力端子部２Ｂは、複数の出力端子２ｂを有している。複数の出力端子２ｂは、テープキャリア基材１の上に設けられている。複数の出力端子２ｂは、第１の方向Ｗに配列されている。入力端子部２Ａと出力端子部２Ｂとは、第２の方向Ｌに沿って、対向している。
入力用配線部３Ａは、入力端子２ａと接続する入力用導体配線（後述の図５，３ａ参照）を有している。複数の入力用導体配線は、テープキャリア基材１の上に設けられている。出力用配線部３Ｂは、出力端子２ｂと接続する出力用導体配線（後述の図５，３ｂ参照）を有している。複数の出力用導体配線は、テープキャリア基材１の上に設けられている。入力用導体配線及び出力用導体配線は、例えば銅からなる。
入力用リード部４Ａは、入力用導体配線（後述の図５：３ａ）と接続する入力用インナーリード（後述の図５：４ａ参照）を有している。入力用インナーリードは、デバイスホール６内に突出するように設けられている。入力用インナーリードは、デバイスホール６内に配置された半導体素子（後述の図５：８参照）と電気的に接続している。出力用リード部４Ｂは、出力用導体配線（後述の図５：３ｂ）と接続する出力用インナーリード（後述の図５：４ｂ参照）を有している。出力用インナーリードは、デバイスホール６内に突出するように設けられている。出力用インナーリードは、デバイスホール６内に配置された半導体素子と電気的に接続している。
このように、後述の図５に示すように、入力用導体配線３ａは、その一端が、半導体素子８と電気的に接続する入力用インナーリード４ａと接続している一方、その他端が、入力端子２ａと接続している。出力用導体配線３ｂは、その一端が、半導体素子８と電気的に接続する出力用インナーリード４ｂと接続している一方、その他端が、出力端子２ｂと接続している。
テープキャリア基材１は、その厚みが、例えば５０μｍ以下である、又はその弾性率が、例えば６ＧＰａ以下であることが好ましい。
絶縁膜５は、テープキャリア基材１の上に、入力用導体配線３ａ及び出力用導体配線３ｂを覆うように設けられている。絶縁膜５は、例えばポリイミド及びエポキシ等の有機絶縁材料からなる。
デバイスホール６内に半導体素子（後述の図４：８参照）が配置されたテープキャリア基板は、最終的には、テープキャリア基材１が、後述の図４に示す形状に打ち抜かれる。図３に示す点線は、打ち抜き線ｌである。
複数のスリット７のうち一端（図３の紙面において左端）に配置されたスリット７と、打ち抜き線ｌとの間隔Ｓ２ｌは、複数のスリット７のうち隣り合うスリット７同士の間隔Ｓ１よりも大きい（Ｓ２ｌ＞Ｓ１）。複数のスリット７のうち他端（図３の紙面において右側）に配置されたスリット７と、打ち抜き線ｌとの間隔Ｓ２ｒは、間隔Ｓ１よりも大きい（Ｓ２ｒ＞Ｓ１）。間隔Ｓ２ｌと間隔Ｓ２ｒとは同じである（Ｓ２ｌ＝Ｓ２ｒ）。間隔Ｓ２ｌ，Ｓ２ｒ，Ｓ１の数値は、パネルに取り付けられる半導体装置の取り付け高さ、テープキャリア基板の第１の方向Ｗの幅、及びスリット７の本数等により決められる。具体的には、間隔Ｓ２ｌは、例えば９．５ｍｍである。間隔Ｓ２ｒは、例えば９．５ｍｍである。間隔Ｓ１は、例えば８ｍｍである。
以下に、本発明の一実施形態に係る半導体装置について、図４〜図５を参照しながら説明する。本実施形態に係る半導体装置は、本実施形態に係るテープキャリア基板に半導体素子が実装された半導体装置である。図４は、本発明の一実施形態に係る半導体装置の構成について示す平面図である。図５は、本発明の一実施形態に係る半導体装置の構成について示す断面図である。図５において、簡略的に図示する為に、金属板の図示を省略している。
半導体装置は、図４に示すように、テープキャリア基板と、半導体素子８と、金属板１１とを備えている。但し、テープキャリア基板は、前述の通り、図３に示す打ち抜き線ｌに沿ってテープキャリア基材１が打ち抜かれたテープキャリア基板である。
図５に示すように、半導体素子８の表面に形成された端子（図示省略）と、デバイスホール６内に突出して設けられた入力用インナーリード４ａとは、突起電極９を介して電気的に接続している。半導体素子８の表面に形成された端子と、デバイスホール６内に突出して設けられた出力用インナーリード４ｂとは、突起電極９を介して電気的に接続している。
図５に示すように、半導体素子８の端子形成面（表面）、突起電極９及び入力用，出力用インナーリード４ａ，４ｂは、封止樹脂１０で覆われている。
金属板１１は、例えばアルミニウムからなる。金属板１１は、図４に示すように、テープキャリア基材１の裏面の上におけるデバイスホール６の周囲に設けられている。テープキャリア基材１の裏面とは、テープキャリア基材１における入力用，出力用導体配線（図５：３ａ，３ｂ参照）が設けられた面と反対側の面をいう。後述の図８に示すように、金属板１１におけるテープキャリア基材１と接する面は、平坦面であり、テープキャリア基材１と金属板１１との間には、例えば両面テープ等の接着剤（図示省略）が設けられている。接着剤により、金属板１１は、テープキャリア基材１に接着されている。
金属板１１は、半導体素子８が嵌め込まれる凹部、及びねじ（後述の図８：１７参照）が螺着されるねじ孔（後述の図８：１２参照）を有している。凹部は、金属板１１におけるテープキャリア基材１と接する面に設けられ、凹部には、半導体素子８が嵌め込まれている。凹部の底面と、半導体素子８の裏面（即ち、半導体素子１４の端子形成面（表面）と反対側の面）との間には、例えばシリコン等の樹脂、又は熱伝導性の導電性ペースト（図示省略）が充填されている。
以下に、本実施形態に係る半導体装置の製造方法について説明する。
まず、図３に示すテープキャリア基板を準備する。
次に、半導体素子８の表面に形成された端子の上に、突起電極９を設けた後、ボンディングツールによって、突起電極９と、入力用，出力用インナーリード４ａ，４ｂとを熱圧着する。なお、入力用，出力用インナーリード４ａ，４ｂの上に、突起電極９を設けた後、ボンディングツールによって、突起電極９と、半導体素子８の端子とを熱圧着してもよい。
次に、半導体素子８の端子形成面（表面）、突起電極９及び入力用，出力用インナーリード４ａ，４ｂに、例えば熱硬化性樹脂をポッティングする。その後、加熱により、熱硬化性樹脂を硬化して、封止樹脂１０を設ける。これにより、半導体素子８、突起電極９及び入力用，出力用インナーリード４ａ，４ｂを、外力、湿気及び汚染物等の悪い環境から、電気的及び物理的に保護する。
次に、テープキャリア基材１を、図３に示す打ち抜き線ｌに沿って、打ち抜く。
次に、金属板１１の凹部の底面に、例えば熱伝導性の導電性ペーストを塗布する。その後、金属板１１の凹部に、半導体素子８を嵌め込み、例えば両面テープ等の接着剤により、テープキャリア基材１と金属板１１とを接着する。金属板１１の凹部の底面と、半導体素子８の裏面（端子形成面と反対側の面）との間には、導電性ペーストが充填される。なお、導電性ペーストの代わりに、樹脂を用いてもよい。
以上のようにして、本実施形態に係る半導体装置を製造することができる。
以下に、本発明の一実施形態に係る半導体装置が実装されたＰＤＰのパネルについて、図６〜図８を参照しながら説明する。図６は、本発明の一実施形態に係る半導体装置が実装されたＰＤＰのパネルの構成を示す斜視図である。図７は、本発明の一実施形態に係る半導体装置が実装されたＰＤＰのパネルの構成を示す拡大斜視図である。具体的には、図７は、図６に示す部分Ｋの拡大図である。図８は、図７に示すVIII方向から見た矢視図である。
ＰＤＰのパネルは、図６及び図７に示すように、ガラスパネル１３と、ガラスパネル１３の後面に放熱シート（図示省略，図８：１８参照）を介して貼り付けられたシャーシ１４とを備えている。シャーシ１４は、図８に示すように、ねじ１７が螺着されるねじ孔１６が設けられた突出部１５を有している。
ＰＤＰのパネルには、半導体装置が実装されている。ＰＤＰのパネルに実装された半導体装置は、例えば駆動用ドライバとして使用される。図７に示すように、半導体装置は、柔軟なテープキャリア基板が、湾曲形状に曲げられて、ガラスパネル１３とシャーシ１４とに固定されている。
テープキャリア基板は、第２の方向Ｌに沿って、曲げられている。第２の方向Ｌは、スリット７が伸びる方向である。テープキャリア基板は、入力用，出力用導体配線３ａ，３ｂ側の面を内側にして（言い換えれば、金属板１１側の面を外側にして）、曲げられている。
半導体装置は、その出力端子部２Ｂ側が、ガラスパネル１３の前面に固定されている。具体的には、図８に示すように、例えば異方性導電フィルム (ＡＣＦ：anisotropic conductive film) により、半導体装置は、出力端子２ｂが、ガラスパネル１３の前面に熱圧着されている。これにより、出力端子２ｂと接続する出力用導体配線３ｂが、ガラスパネル１３と電気的に接続されている。
一方、半導体装置は、その入力端子部２Ａ側が、シャーシ１４に固定されている。具体的には、図８に示すように、金属板１１のねじ孔１２、及びシャーシ１４が有する突出部１５のねじ孔１６に螺着されるねじ１７により、半導体装置は、その入力端子部２Ａ側が、シャーシ１４に固定されている。例えばアルミニウムからなる金属板１１を、シャーシ１４が有する突出部１５に接触させることにより、金属板１１の凹部に嵌め込まれた半導体素子８からの熱を、シャーシ１４に放熱させることができる。
ガラスパネル１３は、ガラス板である。ガラスパネル１３の前面には、上述の通り、半導体装置の出力端子部２Ｂ側が固定されている。図６に示すように、ガラスパネル１３の後面には、放熱シート（図８：１８参照）を介して、ガラスパネル１３と略同サイズのシャーシ１４が貼り付けられている。このように、ガラスパネル１３とシャーシ１４との間に放熱シートを介するのは、近年、ＰＤＰでは、高電圧駆動のため、パネル及び電源等の周辺部品の発熱量が非常に大きくなってきているからである。
シャーシ１４は、図８に示すように、放熱シート１８と接する面と反対側の面に設けられた突出部１５を有している。突出部１５には、ねじ孔１６が設けられている。上述の通り、シャーシ１４には、半導体装置の入力端子部２Ａ側が固定されている。シャーシ１４は、ＰＤＰのパネルに映像を出力するための中心的な役割を担っている。シャーシ１４には、電源回路及び信号制御の回路基板（図示省略）が取り付けられている。
半導体装置が実装されたＰＤＰのパネルは、筐体（図示省略）に収納される。このように、半導体装置は、ガラスパネル１３及びシャーシ１４と筐体との間の狭い隙間に収納されている。
以下に、本実施形態に係る半導体装置を、ＰＤＰのパネルに実装する方法について説明する。
まず、例えばＡＣＦにより、出力端子２ｂを、ガラスパネル１３の前面に熱圧着する。これにより、半導体装置の出力端子部２Ｂ側を、ガラスパネル１３に固定する。
次に、テープキャリア基板を、金属板１１側の面を外側にして、第２の方向Ｌに沿って、湾曲形状に曲げる。このとき、金属板１１に設けられたねじ孔１２と、シャーシ１４が有する突出部１５に設けられたねじ孔１６とが連通するように、テープキャリア基板を曲げる。
次に、金属板１１のねじ孔１２及び突出部１５のねじ孔１６に、ねじ１７を螺着する。これにより、半導体装置の入力端子部２Ａ側を、シャーシ１４に固定する。
以上のようにして、本実施形態に係る半導体装置を、ＰＤＰのパネルに実装することができる。半導体装置が実装されたＰＤＰのパネルは、筐体に収納される。
本発明の一実施形態に係る半導体装置がパネルに実装されたＰＤＰを用いて、以下の評価を行った。この評価について、図９(a) 〜(b) を参照しながら説明する。図９(a) は、領域と断線本数との関係を示すグラフである。図９(b) は、図９(a) に示す領域について示す平面図である。
図９(a) の横軸に示す領域Ａ〜Ｈとは、図９(b) に図示された領域Ａ〜Ｈに相当する。
本発明の一実施形態に係る半導体装置がパネルに実装されたＰＤＰのサンプルを、２コ準備した。２コのサンプル１〜２の各々において、領域Ａ〜Ｈに位置する出力用導体配線のうち、断線した出力用導体配線の本数を調べた。
前述の図１(a) に示す結果（従来の半導体装置がパネルに実装されたＰＤＰの結果）と、図９(a) に示す結果とを比較すると、本実施形態では、従来に比べて、断線本数が約２分の１に減少していることが判る。このことからも判るように、間隔Ｓ２ｌ，Ｓ２ｒを間隔Ｓ１よりも大きくすることにより、テープキャリア基板の撓みによりテープキャリア基板に発生する応力を、テープキャリア基板全体に効果的に分散させることができる。
本実施形態によると、間隔Ｓ２ｌ，Ｓ２ｒを間隔Ｓ１よりも大きくする。これにより、本実施形態に係る半導体装置がパネルに実装されたＰＤＰにおいて、第１の方向Ｗに働くストレスの負荷によりテープキャリア基板が撓むことがあっても、テープキャリア基板の撓みによりテープキャリア基板に発生する応力を、テープキャリア基板全体に効果的に分散させることができる。このため、スリット７の周囲に配置された出力用導体配線３ｂが断線することを防止することができる。従って、ＰＤＰとその駆動用ドライバとして使用される半導体装置との接続信頼性を向上させることができる。
加えて、本実施形態によると、複数のスリット７の第１の方向Ｗの幅を、例えば０．８ｍｍ以上とする。このようにすると、テープキャリア基板の撓みによりテープキャリア基板に発生する応力が、スリット７の周辺（特に、スリット７の第２の方向Ｌの両端）に集中して、テープキャリア基材１が破断することを防止することができる。
さらに、本実施形態によると、スリット７の第２の方向Ｌの端部の平面形状を、例えば角部が丸められた形状とする。このようにすると、テープキャリア基板の撓みによりテープキャリア基板に発生する応力が、スリット７の周辺（特に、スリット７の第２の方向Ｌの両端）に集中して、テープキャリア基材１が破断することを防止することができる。
さらに、本実施形態によると、テープキャリア基材１の厚さを、例えば５０μｍ以下とする、又はテープキャリア基材１の弾性率を、例えば６ＧＰａ以下とする。このようにすると、テープキャリア基板の撓みによりテープキャリア基板に発生する応力を、テープキャリア基板全体に分散させることができる。このため、スリット７の周囲に配置された出力用導体配線３ｂが断線することをより一層防止することができる。
なお、本実施形態では、図４に示すように、間隔Ｓ２ｌと間隔Ｓ２ｒとが同じ（Ｓ２ｌ＝Ｓ２ｒ）場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。第１に例えば、間隔Ｓ２ｌが、間隔Ｓ２ｒよりも小さくてもよい（Ｓ２ｌ＜Ｓ２ｒ）。第２に例えば、間隔Ｓ２ｌが、間隔Ｓ２ｒよりも大きくてもよい（Ｓ２ｌ＞Ｓ２ｒ）。即ち、間隔Ｓ２ｌ，Ｓ２ｒが、間隔Ｓ１よりも大きければよい（Ｓ２ｌ＞Ｓ１，Ｓ２ｒ＞Ｓ１）。
また、本実施形態では、半導体装置として、ＴＣＰ（配線基板に設けられたデバイスホールに、半導体素子８が実装された半導体装置）を用いた場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、ＣＯＰ（Chip On Film）を用いてもよい。この場合においても、本実施形態と同様の効果を得ることができる。ＣＯＰの場合、デバイスホールを設けずに、配線基板に、半導体素子を直接実装することができる。
また、本実施形態では、スリット７の第２の方向Ｌの端部の平面形状が、例えばＲ形状である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
＜一実施形態の変形例＞
テープキャリア基材の上におけるスリットの周囲に、複数のダミー配線を設ける。
このようにすると、テープキャリア基板の撓みによりテープキャリア基板に発生する応力が、スリットの周辺に集中しても、ダミー配線が断線するため、出力用導体配線が断線することを防止することができる。
なお、本発明は、以上に説明した一実施形態及びその変形例に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で、種々の形態に変形して実施可能である。
本発明は、出力用導体配線の断線を防止することができ、テープキャリア基板及び該テープキャリア基板を備えた半導体装置に有用である。
１ テープキャリア基材
２Ａ 入力端子部
２ａ 入力端子
２Ｂ 出力端子部
２ｂ 出力端子
３Ａ 入力用配線部
３ａ 入力用導体配線
３Ｂ 出力用配線部
３ｂ 出力用導体配線
４Ａ 入力用リード部
４ａ 入力用インナーリード
４Ｂ 出力用リード部
４ｂ 出力用インナーリード
５ 絶縁膜
６ デバイスホール
７ スリット
８ 半導体素子
９ 突起電極
１０ 封止樹脂
１１ 金属板
１２ ねじ孔
１３ ガラスパネル
１４ シャーシ
１５ 突出部
１６ ねじ孔
１７ ねじ
１８ 放熱シート

Claims (17)

  1. テープキャリア基材と、
    前記テープキャリア基材の一端部の上に設けられ、第１の方向に配列された複数の第１の端子を有する第１の端子部と、
    前記テープキャリア基材の他端部の上に前記第１の端子部と対向して設けられ、前記第１の方向に配列された複数の第２の端子を有する第２の端子部と、
    前記テープキャリア基材の上に設けられ、前記第１の端子と接続する第１の導体配線を有する第１の配線部と、
    前記テープキャリア基材の上に設けられ、前記第２の端子と接続する第２の導体配線を有する第２の配線部とを備え、
    前記テープキャリア基材における前記第１の配線部と前記第２の端子部との間には、前記第１の方向に配列され、且つ、各々が前記第１の方向と直交する第２の方向に伸びる複数のスリットが設けられ、
    前記複数のスリットのうち一端に配置されたスリットと前記テープキャリア基材の前記第１の方向の一端との間隔、及び前記複数のスリットのうち他端に配置されたスリットと前記テープキャリア基材の前記第１の方向の他端との間隔は、前記複数のスリットのうち隣り合うスリット同士の間隔よりも大きいことを特徴とするテープキャリア基板。
  2. 請求項１に記載のテープキャリア基板において、
    前記テープキャリア基材における前記第１の配線部と前記第２の配線部との間には、半導体素子が配置されるデバイスホールが設けられていることを特徴とするテープキャリア基板。
  3. 請求項２に記載のテープキャリア基板において、
    前記デバイスホール内に突出するように設けられ、一端が前記第１の導体配線と接続し他端が前記半導体素子と電気的に接続する第１のインナーリードを有する第１のリード部と、
    前記デバイスホール内に突出するように設けられ、一端が前記第２の導体配線と接続し他端が前記半導体素子と電気的に接続する第２のインナーリードを有する第２のリード部とをさらに備えていることを特徴とするテープキャリア基板。
  4. 請求項１〜３のうちいずれか１項に記載のテープキャリア基板において、
    前記スリットの前記第１の方向の幅は、０．８ｍｍ以上であることを特徴とするテープキャリア基板。
  5. 請求項１〜４のうちいずれか１項に記載のテープキャリア基板において、
    前記スリットの前記第２の方向の端部の平面形状は、角部が丸められた形状であることを特徴とするテープキャリア基板。
  6. 請求項１〜５のうちいずれか１項に記載のテープキャリア基板において、
    前記テープキャリア基材の上における前記スリットの周囲に設けられたダミー配線をさらに備えていることを特徴とするテープキャリア基板。
  7. 請求項１〜６のうちいずれか１項に記載のテープキャリア基板において、
    前記テープキャリア基材の厚さは、５０μｍ以下であることを特徴とするテープキャリア基板。
  8. 請求項１〜７のうちいずれか１項に記載のテープキャリア基板において、
    前記テープキャリア基材の弾性率は、６ＧＰａ以下であることを特徴とするテープキャリア基板。
  9. テープキャリア基板と、
    前記テープキャリア基板に配置された半導体素子とを備え、
    前記テープキャリア基板は、
    テープキャリア基材の一端部の上に設けられ、第１の方向に配列された複数の第１の端子を有する第１の端子部と、
    前記テープキャリア基材の他端部の上に前記第１の端子部と対向して設けられ、前記第１の方向に配列された複数の第２の端子を有する第２の端子部と、
    前記テープキャリア基材の上に設けられ、前記第１の端子と接続し且つ前記半導体素子と電気的に接続する第１の導体配線を有する第１の配線部と、
    前記テープキャリア基材の上に設けられ、前記第２の端子と接続し且つ前記半導体素子と電気的に接続する第２の導体配線を有する第２の配線部とを有し、
    前記テープキャリア基材における前記第１の配線部と前記第２の端子部との間には、前記第１の方向に配列され、且つ、各々が前記第１の方向と直交する第２の方向に伸びる複数のスリットが設けられ、
    前記複数のスリットのうち一端に配置されたスリットと前記テープキャリア基材の前記第１の方向の一端との間隔、及び前記複数のスリットのうち他端に配置されたスリットと前記テープキャリア基材の前記第１の方向の他端との間隔は、前記複数のスリットのうち隣り合うスリット同士の間隔よりも大きいことを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記テープキャリア基材の上における前記半導体素子の周囲に設けられ、前記半導体素子が嵌め込まれる凹部を有する金属板をさらに備えていることを特徴とする半導体装置。
  11. 請求項９又は１０に記載の半導体装置において、
    前記テープキャリア基材における前記第１の配線部と前記第２の配線部との間には、デバイスホールが設けられ、
    前記デバイスホール内に、前記半導体素子が配置されていることを特徴とする半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記テープキャリア基板は、
    前記デバイスホール内に突出するように設けられ、一端が前記第１の導体配線と接続し他端が前記半導体素子と電気的に接続する第１のインナーリードを有する第１のリード部と、
    前記デバイスホール内に突出するように設けられ、一端が前記第２の導体配線と接続し他端が前記半導体素子と電気的に接続する第２のインナーリードを有する第２のリード部とをさらに有していることを特徴とする半導体装置。
  13. 請求項９〜１２のうちいずれか１項に記載の半導体装置において、
    前記スリットの前記第１の方向の幅は、０．８ｍｍ以上であることを特徴とする半導体装置。
  14. 請求項９〜１３のうちいずれか１項に記載の半導体装置において、
    前記スリットの前記第２の方向の端部の平面形状は、角部が丸められた形状であることを特徴とする半導体装置。
  15. 請求項９〜１４のうちいずれか１項に記載の半導体装置において、
    前記テープキャリア基板は、前記テープキャリア基材の上における前記スリットの周囲に設けられたダミー配線をさらに有していることを特徴とする半導体装置。
  16. 請求項９〜１５のうちいずれか１項に記載の半導体装置において、
    前記テープキャリア基材の厚さは、５０μｍ以下であることを特徴とする半導体装置。
  17. 請求項９〜１６のうちいずれか１項に記載の半導体装置において、
    前記テープキャリア基材の弾性率は、６ＧＰａ以下であることを特徴とする半導体装置。
JP2010167335A 2010-07-26 2010-07-26 テープキャリア基板及び該テープキャリア基板を備えた半導体装置 Withdrawn JP2012028636A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010167335A JP2012028636A (ja) 2010-07-26 2010-07-26 テープキャリア基板及び該テープキャリア基板を備えた半導体装置
US13/190,042 US20120018861A1 (en) 2010-07-26 2011-07-25 Tape carrier substrate
CN2011102105023A CN102347285A (zh) 2010-07-26 2011-07-26 带载基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010167335A JP2012028636A (ja) 2010-07-26 2010-07-26 テープキャリア基板及び該テープキャリア基板を備えた半導体装置

Publications (1)

Publication Number Publication Date
JP2012028636A true JP2012028636A (ja) 2012-02-09

Family

ID=45492915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010167335A Withdrawn JP2012028636A (ja) 2010-07-26 2010-07-26 テープキャリア基板及び該テープキャリア基板を備えた半導体装置

Country Status (3)

Country Link
US (1) US20120018861A1 (ja)
JP (1) JP2012028636A (ja)
CN (1) CN102347285A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160038148A (ko) * 2014-09-29 2016-04-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN105467648A (zh) * 2016-01-29 2016-04-06 京东方科技集团股份有限公司 背板组件和具有该背板组件的显示装置

Also Published As

Publication number Publication date
CN102347285A (zh) 2012-02-08
US20120018861A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
US7821115B2 (en) Tape carrier package including a heat dissipation element
JP4068628B2 (ja) 配線基板、半導体装置および表示モジュール
JP4740708B2 (ja) 配線基板、及び半導体装置
JP2001196529A (ja) 半導体装置及びその配線方法
JP4641141B2 (ja) 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP2008205142A (ja) Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
US20090091021A1 (en) Semiconductor device and method of manufacturing the same
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
JP2012164846A (ja) 半導体装置、半導体装置の製造方法、及び表示装置
JP2012212712A (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2007123579A (ja) 半導体装置およびその製造方法ならびにその実装構造
KR101061278B1 (ko) Ｃｏｆ 기판
JP4975584B2 (ja) 半導体装置及び半導体装置の製造方法。
US20100265665A1 (en) Electronic device having a heat sink
JP2009044126A (ja) テープキャリア基板および半導体装置
JP2012028636A (ja) テープキャリア基板及び該テープキャリア基板を備えた半導体装置
WO2018168504A1 (ja) 部品実装体及び電子機器
KR20040073942A (ko) 반도체장치
KR20130060613A (ko) 반도체 패키지
JP3736638B2 (ja) 半導体装置、電子モジュール及び電子機器
KR100752011B1 (ko) 패키지 기판의 스트립 포맷 및 그 배열
US20090020858A1 (en) Tape carrier substrate and semiconductor device
JP5466966B2 (ja) 配線板、半導体装置、半導体モジュール及びディスプレイ装置
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
US11935819B2 (en) Circuit module having a plurality of lead frames connected to a substrate by metal posts

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131001