JP4141039B2 - 閾値演算回路及びこれを用いたａｎｄゲート回路、自己保持回路及び起動信号発生回路 - Google Patents
閾値演算回路及びこれを用いたａｎｄゲート回路、自己保持回路及び起動信号発生回路 Download PDFInfo
- Publication number
- JP4141039B2 JP4141039B2 JP05180099A JP5180099A JP4141039B2 JP 4141039 B2 JP4141039 B2 JP 4141039B2 JP 05180099 A JP05180099 A JP 05180099A JP 5180099 A JP5180099 A JP 5180099A JP 4141039 B2 JP4141039 B2 JP 4141039B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- threshold value
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号のレべルを閾値演算し設定レベルにある時に交流信号を発生（論理値１に相当）し、設定レベルにない時には交流信号を発生しない（論理値０に相当）閾値演算回路に関し、特に、アナログ的な閾値演算ができ、入力信号が設定レベルにある時に安定した周波数とデューテイ比の交流信号を発生できる閾値演算回路及びこの閾値演算回路を適用したＡＮＤゲート回路、自己保持回路及び起動信号発生回路に関する。
【０００２】
【従来の技術】
フェールセーフ性が要求される安全装置等における信号処理は、交流信号の存在を論理値１とし交流信号の不在を論理値０として処理し、最終的に、交流信号の閾値演算を行い、所定レベル内にあるか否かを判定して安全か危険かを示す信号を出力する。
【０００３】
このようなフェールセーフな信号処理に適用される従来の閾値演算回路の一例としては、例えば、フェールセーフなウィンドウ・コンパレータ／ＡＮＤゲートがある。この回路構成と動作については，例えば電気学会論文誌(Tran.IEE of Japan) Vol.109-C,No.9,Sep.1989 （窓特性を持つフェールセーフ論理素子を使ったインタロックシステムの一構成法）で示されており、また、U.S.Patent 4,661,880号明細書、U.S.Patent 5,027,114号明細書や特公平１−２３００６号公報においても示されている。
【０００４】
その代表的回路例を図３１に示す。
図３１（Ａ）はレベル検定機能を有するウィンドウ・コンパレータであり、入力ＩのレべルＬＩが、（ｒｌ＋ｒ２＋ｒ３）Ｅ／ｒ３＜ＬＩ＜（ｒ４＋ｒ５）Ｅ／ｒ５（但し、Ｅは回路電源電圧、ｒ１〜ｒ５は抵抗Ｒ１〜Ｒ５の抵抗値）の範囲にあるときに、各トランジスタＱ１〜Ｑ３が、Ｑ２：ＯＦＦ→Ｑ３：ＯＦＦ→Ｑｌ：ＯＮ→Ｑ２：ＯＮ→Ｑ３：ＯＮ→Ｑｌ：ＯＦＦ→Ｑ２：ＯＦＦ→・・・の過程でＯＮ／ＯＦＦ動作を繰り返し自励発振する。
【０００５】
また、同図（Ｂ）は（Ａ）で示されるウィンドウ・コンパレータ２個を従属接続したレベル検定機能とＡＮＤ機能を有する回路で、入力Ｉｌ，Ｉ２のレべルＬＩｌ，ＬＩ２がそれぞれ、（ｒｌ＋ｒ２＋ｒ３）Ｅ／ｒ３＜ＬＩｌ＜（ｒ４＋ｒ５）Ｅ／Ｒｒ、（ｒｌ′＋ｒ２′＋ｒ３′）Ｅ／ｒ３′＜ＬＩ２＜（ｒ４′＋ｒ５′）Ｅ／ｒ５′（但し、Ｅは回路電源電圧、ｒ１′〜ｒ５′は抵抗Ｒ１′〜Ｒ５′の抵抗値）の範囲にあるときに回路は自励発振し、ＬＩｌ及びＬＩ２のいずれか一方でも上記範囲外になると発振は停止する。
【０００６】
また、別の閾値演算回路として、例えば、本出願人により先に提案された特開平８−１６２９４０号公報等に示されたものがあり、これを図３２に示す。
図３２の回路は、例えば交流信号ＶINに基づく包絡線検波回路Ａの出力Ｘ２が電源電圧ＶCCを越えると、別途設けられる交流源からの交流信号を受信しているフォトカプラＰＣｌのスイッチングにより、減流抵抗Ｒを介してスイッチング電流がフォトカプラＰＣ２のフォトダイオードに流れて、フォトカプラＰＣ２のフォトトランジスタがスイッチングして交流信号が発生する（出力が論理値１である）。包絡線検波回路Ａに交流信号ＶINが入力されない時には、包絡線検波回路Ａの出力Ｘ２は略電源電圧ＶCCとなり、フォトカプラＰＣｌがスイッチングしていても、フォトカプラＰＣ２にスイッチング電流が流れず交流信号は発生しない（出力が論理値０である）。尚、包絡線検波回路Ｂは、フォトカプラＰＣ２のフォトトランジスタのスイッチングによる交流信号を倍電圧整流して電源電圧ＶCCより大きい直流信号Ｙを出力する。
【０００７】
【発明が解決しようとする課題】
しかしながら、図３１の閾値演算回路は自励発振回路であり、発振周波数及びデューテイ比は各トランジスタのＯＮ及びＯＦＦ遅延時間により概ね定まるので、トランジスタの特性のばらつき、温度、湿度等によるトランジスタの特性変化、或いは入力信号レベルによって、交流出力の発振周波数やデューテイ比が変動し、安定した交流出力が得られないという問題がある。また、電源枠外処理（回路電源電圧より大きい所定レベルの入力信号が入力した時に交流信号を発生する）を利用しており、入力信号レベルとウィンドウ・コンパレータの閾値が回路電源電圧に比例して共に変化するような関係を満足しなければならない。このため、入力信号の発生回路とウィンドウ・コンパレータは、同一電源を使用しなければならないという制約があり、回路のレイアウトの自由度が低い。
【０００８】
一方、図３２の閾値演算回路は、外部の交流源からの交流信号を利用して発振させる構成であるので、発振周波数及びデューテイ比は回路素子の特性や入力レベルの影響を受けにくく、安定した交流信号を得ることができる。しかし、この回路は、入力信号が回路電源電圧ＶCCより大きいか否か、言い換えれば、入力信号の有り／無しのディジタル的な判定に留まり、入力信号に対するアナログ的な閾値検定機能を持たない。
【０００９】
本発明は上記の事情に鑑みなされたもので、アナログ的な閾値演算が可能で、安定した周波数及びデューティ比の出力交流信号が発生でき、また、回路のレイアウトの自由度の大きい閾値演算回路を提供することを目的とする。また、この閾値演算回路を適用したＡＮＤゲート回路、自己保持回路及び起動信号発生回路を提供する。
【００１０】
【課題を解決するための手段】
このため、請求項１の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を、交流源からのスイッチング信号により変調する変調手段と、該変調手段で生成された変調信号の前記スイッチング信号に同期して変化する信号レベルを閾値と比較してレベル検定し、前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化するとき交流信号を発生するレベル検定手段とを備え、前記入力信号レベルが前記設定レベルにある時に前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化して前記レベル検定手段から交流信号が発生する構成とした。
【００１１】
かかる構成では、交流源からの交流のスイッチング信号によりスイッチングする変調手段により入力信号を変調して後、その変調信号をレベル検定手段によりレベル検定する。入力信号レベルが設定レベルにあれば変調信号に同期した交流信号（論理値１）が発生し、設定レベルになければレベル検定手段から交流信号は発生しない（論理値０）。
【００１２】
請求項２の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を予め設定された閾値と比較してレベル検定し、入力信号が前記閾値以上の時に出力信号を発生するレベル検定手段と、該レベル検定手段の出力信号を、交流源からのスイッチング信号により変調する変調手段と、前記入力信号が前記閾値より高く前記設定レベルにある時に、前記変調手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化に基づいて交流信号を発生する交流信号発生手段とを備えて構成した。
【００１３】
かかる構成では、入力信号がレベル検定手段の閾値より高く設定レベルにあればレベル検定手段から出力信号が発生する。この出力信号を、交流源からのスイッチング信号で変調手段で変調することで、変調信号に同期した交流信号が交流信号発生手段から発生するようになる。
【００１４】
請求項３のように、交流信号発生手段にフォトカプラを用いるとよい。
前記変調手段は、具体的には、請求項４に記載のように、一端側が前記入力信号が印加される入力ラインに接続し、他端側が定電圧供給ラインに接続するスイッチ手段を備え、該スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である。この場合、請求項５に記載のように、前記入力ラインの入力端と前記スイッチ手段の接続点との間に介装した第１抵抗と、前記入力ラインと前記スイッチ手段との間に介装した第２抵抗を備える構成とするとよい。
【００１５】
また、請求項１に記載の発明では、前記変調手段は、請求項６に記載のように、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、一端側が前記スイッチ手段と前記レベル検定手段の入力端との間の前記入力ラインに接続し、他端側が定電圧供給ラインに接続する第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成とすることができる。また、請求項７に記載のように、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、前記入力ラインに前記第１抵抗及びスイッチ手段の直列回路と並列に接続した第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成とすることもできる。
【００１６】
前記スイッチ手段は、請求項８に記載のように、前記交流源からのスイッチング信号の入力によりスイッチングするフォトカプラであることが好ましい。
かかる構成では、外部電源側とレベル検定手段の入力側とを絶縁できる。
【００１７】
前記スイッチ手段を、請求項９に記載のように、トランジスタとすれば、高速でスイッチングさせることが可能となる。
スイッチ手段にトランジスタを使用した場合、請求項１０のように、スイッチング信号が、前記入力信号と前記定電圧供給ラインの電圧との間の範囲の振幅を有するようにするか、請求項１１のように、トランジスタに入力するスイッチング信号に、レベル検定手段の閾値と交差しない信号を用いるとよい。
【００１８】
かかる構成では、トランジスタの故障でスイッチング信号が直接にレベル検定手段に入力した場合に、入力信号に関係なくスイッチング信号によってレベル検定手段から交流信号が発生してしまうという問題は生じない。
【００１９】
請求項１２のように、前記変調手段は、前記交流源のスイッチング信号を入力して前記入力信号が印加される入力ラインに供給するバッファ回路を備える構成としてもよい。
【００２０】
前記バッファ回路が、請求項１３のように入力信号に比例した振幅の信号を供給する構成としてもよい。
請求項１、４〜１３に記載の発明では、前記レベル検定手段を、請求項１４に記載のようにコンパレータで構成する。この場合、請求項１５に記載のように、コンパレータの交流出力をフォトカプラを介して出力回路側に伝達する構成とするとよい。
【００２１】
かかる構成では、出力回路側と閾値演算回路側の各電源を独立でき、閾値演算回路のレイアウトの自由度を増す。
また、レベル検定手段は、請求項１６に記載のように、ツェナーダイオードと、該ツェナーダイオードの出力によりスイッチングして交流信号を発生するフォトカプラとを備えて構成してもよい。
【００２２】
この構成の場合も、閾値演算回路のレイアウトの自由度を増す。
レベル検定手段は、請求項１７に記載のように、入力信号の供給する電流のみでレベル検定する構成としてもよい。この場合、請求項１８に記載のように、ツェナーダイオードで構成するとよい。
【００２３】
請求項１９の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を予め設定された第１の閾値と比較してレベル検定し、入力信号が前記第１の閾値以上の時に出力信号を発生する第１ツェナーダイオードと、外部の交流源から入力するスイッチング信号によりスイッチングして前記第１ツェナーダイオードの出力信号を変調するスイッチング手段と、前記入力信号が前記第１の閾値より高く前記設定レベルにある時に、前記スイッチング手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化によりスイッチングする第１フォトカプラと、該第１フォトカプラのスイッチング動作により変調された前記入力信号の変調信号を予め設定された第２の閾値と比較してレベル検定し、変調信号レベルが前記第２の閾値以上の時に出力信号を発生する第２ツェナーダイオードと、該第２ツェナーダイオードの出力信号が入力する第２フォトカプラとを備え、前記入力信号レベルが前記設定レベルにある時に、前記第２ツェナーダイオードに入力する変調信号レベルが、第１フォトカプラのスイッチング動作に同期して前記第２の閾値に対して高い値と低い値に交互に変化して前記第２フォトカプラから交流信号が発生する構成とした。
【００２４】
請求項２０の発明のＡＮＤゲート回路は、請求項１〜１９のいずれか１つに記載の閾値演算回路をｎ個設け、次段の閾値演算回路の変調手段には、交流源に代えて前段の閾値演算回路の交流出力をスイッチング信号として入力してｎ個の閾値演算回路を従属接続して構成した。
【００２５】
請求項２１の発明のＡＮＤゲート回路は、交流入力信号をそれぞれ整流する複数の整流回路を備え、初段の整流回路の整流出力を次段の整流回路の整流出力に順次加算し全ての交流入力信号の加算値を最終段の整流回路から出力する加算回路を設け、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給する構成とした。
【００２６】
請求項２２の発明の自己保持回路は、請求項１〜１９のいずれか１つに記載の閾値演算回路を２個設け、一方の閾値演算回路をトリガ回路とし、他方の閾値演算回路をホールド回路とし、前記トリガ回路の出力とホールド回路の出力の論理和出力に基づいて生成される交流信号を、前記ホールド回路のスイッチング信号とする構成とした。
【００２７】
請求項２３に記載の自己保持回路は、交流入力信号をそれぞれ整流する２つの整流回路を備え、初段の整流回路の整流出力を後段の整流回路の整流出力に加算し２つの交流入力信号の加算値を後段の整流回路から出力する加算回路を有し、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給すると共に、前記加算回路の後段整流回路の入力端をホールド入力端とし、前段整流回路の入力端をトリガ入力端とし、前記閾値演算回路の交流出力信号を整流した後に前記前段整流回路の出力端に帰還する構成とした。
【００２８】
請求項２４に記載の起動信号発生回路は、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチと、該起動スイッチが押された時にＯＮする第１接点を介して充電され前記起動スイッチを戻した時にＯＮする第２接点を介して放電して出力信号を出力するコンデンサと、該出力信号を入力信号として閾値演算する請求項１〜１９のいずれか１つに記載の閾値演算回路とを備え、該閾値演算回路の出力を起動信号とするよう構成した。
【００２９】
かかる構成では、起動スイッチの両接点が正常に動作し、且つ、起動信号レベルが設定レベルにある時のみ、閾値演算回路から交流信号が発生するようになる。
【００３０】
請求項２５に記載の起動信号発生回路は、電源電圧レベルを閾値演算する請求項１９に記載の第１の閾値演算回路と、該第１の閾値演算回路の交流出力を交流源からのスイッチング信号とする請求項１９に記載の第２の閾値演算回路とを備え、運転ボタンのＯＮ動作に基づいて発生する出力信号のレベルを、前記第２の閾値演算回路でレベル検定し、第２の閾値演算回路の出力を起動信号とする構成とした。
【００３１】
請求項２６に記載の起動信号発生回路は、請求項２２の自己保持回路のトリガ回路に、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチを接続し、該起動スイッチのＯＮ／ＯＦＦ動作に伴って発生する出力信号が設定レベルにあり、且つ、ホールド回路の入力信号レベルが設定レベルにある時のみ、起動信号を発生する構成とした。
【００３２】
【発明の実施の形態】
以下に、本発明の閾値演算回路の実施形態を図面に基づいて説明する。
図１は、本発明に係る閾値演算回路の第１実施形態の回路構成図を示す。
【００３３】
図１において、レベル検定手段としてのレベル検定回路１０は、電源電圧ＶCCより高レべルの閾値Ｖｔを有しており、入力信号Ｖｉが閾値Ｖｔより高い時に出力Ｖｏが例えばＧＮＤレべルとなり、入力信号Ｖｉが閾値Ｖｔ以下の時には出力ＶｏはＶCCレベルになる。尚、以下では上記の入出力関係で説明するが、逆の関係、即ち、入力信号Ｖｉが閾値Ｖｔより高い時にレベル検定回路の出力ＶｏがＶCCレべルとなり、入力信号Ｖｉが閾値Ｖｔ以下の時には出力ＶｏがＧＮＤレベルになるようにしても動作上差し支えない。
【００３４】
スイッチＳＷａは、一端側が入力信号Ｖｉの入力ライン１１に接続し、他端側が、定電圧Ｖａの供給ラインに接続する。そして、別途設けられた（図示せず）外部の交流源からのスイッチング信号Ｓｇに同期してＯＮ／ＯＦＦし、入力信号Ｖｉを変調して変調信号Ｖ１を生成してレベル検定回路１０に入力するもので、変調手段を構成する。前記入力信号Ｖｉは直流信号であり、入力ライン１１に介装された抵抗Ｒ10を介してスイッチＳＷａで変調されてレベル検定回路１０に入力される。
【００３５】
次に、図１の第１実施形態の動作を説明する。
この回路では、スイッチＳＷａがＯＮしている時には、レベル検定回路１０に入力する変調信号Ｖｌは電圧Ｖａとなる。スイッチがＯＦＦしている時には、ＧＮＤレべルから見たレベル検定回路１０の入力インピーダンスをＲｃとすれば、Ｖｌ＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）となる（ｒ10は、抵抗Ｒ10の抵抗値）。
【００３６】
ここで、Ｖａ＜Ｖｔ（Ｖｔ：レベル検定回路１０の閾値電圧）の場合には、スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力Ｖｏが交流となるには、スイッチＳＷａがＯＦＦした時のＶｌが、Ｖ１＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）＞Ｖｔにならなければなず、Ｖｉ＞（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃを満足しなければならない。従って、Ｖａ＜Ｖｔの場合には、図１の閾値演算回路は下限閾値を持つことになる。前記下限閾値ＶtiL は、Ｒｃ・ＶtiL ／（ｒ10＋Ｒｃ）＝Ｖｔより、ＶtiL ＝（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃとなる。そして、入力信号ＶｉがＶｉ＞ＶtiL の時、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのＯＮ／ＯＦＦ動作に同期して、レベル検定回路１０の出力ＶｏはＶCC／ＧＮＤを交互にとり、出力ＶｏはスイッチＳＷａのスイッチングに同期した交流信号（論理値１）になる。一方、Ｖｉ≦ＶtiL である場合には、スイッチＳＷａがＯＮ／ＯＦＦ動作してもレベル検定回路１０の出力Ｖｏは固定値（ＶCCのまま）で変化せず、出力は直流信号（論理値０）となる。
【００３７】
次に、Ｖａ＞Ｖｔの場合には、スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力Ｖｏが交流になるには、スイッチＳＷａがＯＦＦした時のＶｌが、Ｖ１＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）＜Ｖｔにならなければならず、Ｖｉ＜（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃを満足しなければならない。従って、Ｖａ＞Ｖｔの場合には、図１の閾値演算回路は上限閾値を持つことになる。前記上限閾値ＶtiH は、Ｒｃ・ＶtiH ／（ｒ10＋Ｒｃ）＝Ｖｔより、ＶtiH ＝（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃとなる。そして、入力信号ＶｉがＶｉ＜ＶtiH の時、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのＯＮ／ＯＦＦ動作に同期して、レベル検定回路１０の出力ＶｏはＶCC／ＧＮＤを交互にとる交流信号になる。一方、Ｖｉ≧ＶtiH の場合は、スイッチＳＷａがＯＮ／ＯＦＦ動作してもレベル検定回路１０の出力Ｖｏは固定値（ＧＮＤのまま）で変化せず、交流信号は出力されない。
【００３８】
以上のように、図１の構成の閾値演算回路では、レベル検定回路１０の閾値Ｖｔに対する電圧Ｖａの値を選択することにより、下限の閾値演算と上限の閾値演算を選択できる。
【００３９】
図２は、図１と同様に上限／下限の閾値演算を選択可能な別の実施形態の回路構成例である。尚、図１と同一要素には同一符号を付して説明を省略する。
図２の実施形態は、入力信号Ｖｉの入力ライン１１に順次、第１抵抗Ｒ１０とスイッチＳＷａを介装すると共に、一端がスイッチＳＷａとレベル検定回路１０の入力端との間に接続し、他端が電圧Ｖａの供給ラインに接続する第２抵抗Ｒ11を設ける構成である。この場合、第１及び第２抵抗Ｒ10，Ｒ11とスイッチＳＷａとで変調手段としての変調回路１２が構成される。
【００４０】
次に、図２の回路の動作を説明する。
スイッチＳＷａがＯＦＦの時、レベル検定回路１０の入力Ｖｌ（変調信号）は、Ｖｌ（ＯＦＦ）＝Ｖａ・Ｒｃ／（ｒ11＋Ｒｃ）となる。スイッチＳＷａがＯＮの時、入力Ｖ１は、Ｖｌ（ＯＮ）＝（ｒ11・Ｒｃ・Ｖｉ＋ｒ10・Ｒｃ・Ｖａ）／（ｒ10・ｒ11＋ｒ10・Ｒｃ＋ｒ11・Ｒｃ）となる。説明を簡単にするために、ここではＲｃ≫ｒ10、ｒ11とおくと、Ｖｌ（ＯＦＦ）≒Ｖａ、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）となる。
【００４１】
今、Ｖｌ（ＯＦＦ）≒Ｖａ＜ＶｔであるようにＶａを定めると、レベル検定回路１０の出力Ｖｏが交流信号となるには、スイッチＳＷａのＯＮ時の入力Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）＞Ｖｔでなければならない。従って、図２の回路は、図１と同様に下限閾値ＶtiL ＝Ｖｔ＋（Ｖｔ−Ｖａ）ｒ10／ｒ11を持つ閾値演算回路となる。
【００４２】
一方、Ｖｌ（ＯＦＦ）≒Ｖａ＞ＶｔであるようにＶａを定めると、レベル検定回路１０の出力Ｖｏが交流信号となるには、スイッチＳＷａのＯＮ時の入力Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）＜Ｖｔでなければならない。この場合、図２の回路は、上限閾値ＶtiH ＝Ｖｔ＋（Ｖｔ−Ｖａ）ｒ10／ｒ11を持つ閾値演算回路となる。
【００４３】
以上のように、図２の回路構成の場合も、電圧Ｖａの値により、下限の閾値演算と上限の閾値演算を選択できる。
次に、図３に第３実施形態の回路図を示す。これは、上限／下限の両閾値を持つ閾値演算回路の例である。
【００４４】
図３において、本実施形態回路では、第１抵抗Ｒ10とレベル検定回路１０の入力端との間の入力ライン１１に、スイッチＳＷａと第２抵抗Ｒ11の直列回路を接続する構成とする。
【００４５】
次に動作を説明する。
図２の場合と同様に、変調回路１２のスイッチＳＷａがＯＦＦの時には、Ｖｌ（ＯＦＦ）＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）となり、スイッチＳＷａがＯＮの時には、Ｖｌ（ＯＮ）＝（ｒ11・Ｒｃ・Ｖｉ＋ｒ10・Ｒｃ・Ｖａ）／（ｒ10・ｒ11＋ｒ10・Ｒｃ＋ｒ11・Ｒｃ）となる。前述と同様にＲｃ≫ｒ10、ｒ11とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）となる。
【００４６】
更に、ここではＶｉはＶCC＜Ｖｉ＜２ＶCCの範囲をとるものとする。例えば、Ｖａ＝ＶCC（即ち、Ｖａ＜Ｖｉmin）とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・ＶCC）／（ｒ10＋ｒ11）となる。入力信号Ｖｉのレべルに応じた回路挙動を見ると、Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｔでは、スイッチＳＷａがＯＮ／ＯＦＦしてもレベル検定回路１０の出力ＶｏはＶCCに固定される。また、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・ＶCC）／（ｒ10＋ｒ11）＞Ｖｔでは、スイッチＳＷａがＯＮ／ＯＦＦしてもレベル検定回路１０の出力ＶｏはＧＮＤに固定される。スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力ＶｏがＶCC／ＧＮＤの交流信号となる範囲は、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｔ＞Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・ＶCC）／（ｒ10＋ｒ11）である。従って、下限閾値ＶtiL 及び上限閾値ＶtiH は、Ｖｌ（ＯＦＦ）≒ＶtiL ＝Ｖｔ及びＶｌ（ＯＮ）≒（ｒ11・ＶtiH ＋ｒ10・ＶCC）／（ｒ10＋ｒ11）＝Ｖｔより、それぞれ、ＶtiL ＝Ｖｔ、ＶtiH ＝Ｖｔ＋（Ｖｔ−ＶCC）ｒ10／ｒ11となる。以上から、図３の回路は、入力信号Ｖｉが上記ＶtiL 〜ＶtiH の範囲内である時のみレベル検定回路１０から交流信号の出力Ｖｏを生成するウィンドウ・コンパレータの機能を持つ。
【００４７】
因みに、Ｖａ＝２ＶCC（即ち、Ｖａ＞Ｖｉmax）とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２ＶCC）／（ｒ10＋ｒ11）となる。上述と同様に、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２ＶCC）／（ｒ10＋ｒ11）＜Ｖｔ、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｔではいずれも出力Ｖｏは固定される。Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｔ＜Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２ＶCC）／（ｒ10＋ｒ11）の範囲でのみレベル検定回路１０の出力ＶｏにスイッチＳＷａのＯＮ／ＯＦＦに同期した交流信号が現れる。下限閾値ＶtiL 及び上限閾値ＶtiH は、Ｖｌ（ＯＮ）≒（ｒ11・ＶtiL ＋ｒ10・２ＶCC）／（ｒ10＋ｒ11）＝Ｖｔ及びＶｌ（ＯＦＦ）≒ＶtiH ＝Ｖｔより、それぞれ、ＶtiL ＝Ｖｔ−（２ＶCC−Ｖｔ）ｒ10／ｒ11、ＶtiH ＝Ｖｔとなる。以上から、入力信号Ｖｉが上記ＶtiL 〜ＶtiH の範囲内である時のみレベル検定回路１０から交流信号の出力Ｖｏを生成するウィンドウ・コンパレータの機能を持つ。
【００４８】
このように、図３の構成では、上限と下限の各閾値範囲を持つ閾値演算回路となる。
図４には、下限と上限の閾値を有する別の回路構成例を示す。
【００４９】
図４の回路は、入力信号Ｖｉの入力端とレベル検定回路１０の入力端との間の入力ライン１１に順次介装される第１抵抗Ｒ10及びスイッチＳＷａの直列回路と並列に第２抵抗Ｒ11を入力ライン１１に接続する構成である。
【００５０】
次に動作を説明する。
スイッチＳＷａがＯＦＦの時、入力Ｖｌ（ＯＦＦ）＝Ｖｉ・Ｒｃ／（ｒ11＋Ｒｃ）となり、スイッチＳＷａがＯＮの時、入力Ｖｌ（ＯＮ）＝Ｖｉ・Ｒｃ／（ｒ10‖ｒ11十Ｒｃ）（ここで、ｒ10‖ｒ11＝ｒ10・ｒ11／（ｒ10＋ｒ11）である）となる。Ｖｌ（ＯＦＦ）＜Ｖｌ（ＯＮ）であるので、Ｖｌ（ＯＦＦ）＞Ｖｔ又はＶｌ（ＯＮ）＜Ｖｔでは、レベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、図４の回路では、Ｖｌ（ＯＦＦ）＜Ｖｔ＜Ｖｌ（ＯＮ）の時、即ち、（ｒ10‖ｒ11＋Ｒｃ）Ｖｔ／Ｒｃ＜Ｖｉ＜（ｒ10＋ｒ11）Ｖｔ／Ｒｃの範囲でのみ、スイッチＳＷａのスイッチング動作に同期してレベル検定回路１０の出力Ｖｏに交流信号が現れる。尚、図４の回路の下限閾値はＶtiL ＝（ｒ10‖ｒ11＋Ｒｃ）Ｖｔ／Ｒｃであり、上限閾値はＶtiH ＝（ｒ10＋ｒ11）Ｖｔ／Ｒｃである。
【００５１】
このように、入力信号Ｖｉを外部の交流源からのスイッチング信号Ｓｇにより変調し、この変調信号をレベル検定する構成とすれば、外部の交流源のスイッチング信号に同期した交流出力となり、周波数及びデューティ比の安定した交流出力信号を得ることができる。そして、入力信号の閾値演算をアナログ的に行うことができる。また、入力信号発生源とレベル検定手段が別電源にできるので、閾値演算回路や入力信号発生源のレイアウトの自由度が増大するという効果を有する。
【００５２】
図５は、上述した図１〜図４の回路に適用するスイッチＳＷａの具体例であり、（Ａ）はフォトカプラを用いる例、（Ｂ）はトランジスタを用いる例である。図（Ａ）のスイッチ回路では、フォトカプラＰＣ10は、発光ダイオードＰＤａとフォトトランジスＰＴａを備え、前記発光ダイオードＰＤａには、外部の交流源１３よりスイッチング信号Ｓｇが抵抗Ｒａを介して供給する。
【００５３】
例えば、スイッチング信号ＳｇがＨレべルの時は発光ダイオードＰＤａに電流が流れて発光しフォトトランジスＰＴａはＯＮする。スイッチング信号ＳｇがＬレべルの時は発光ダイオードＰＤａに電流が流れずフォトトランジスＰＴａはＯＦＦする。従って、フォトトランジスタＰＴａがスイッチング信号Ｓｇに同期してＯＮ／ＯＦＦすることで、入力信号Ｖｉを変調して変調信号Ｖ１が生成される。
【００５４】
図（Ｂ）のスイッチ回路では、交流源１３からのスイッチング信号ＳｇはコンデンサＣａでレべル変換されて抵抗Ｒa1に伝達される。スイッチング信号ＳｇがＨレベルの時は、図中のＡ点より高いレべルがＢ点に生じ、トランジスタＴｒに抵抗Ｒa1を介してべース電流が供給されてトランジスタＴｒはＯＮする。スイッチング信号ＳｇがＬレベルになると、Ｂ点はＡ点と略同レべルとなりべース電流が供給されずトランジスタＴｒはＯＦＦする。この回路の場合も、スイッチング信号Ｓｇに同期してトランジスタＴｒがＯＮ／ＯＦＦすることで、入力信号Ｖｉを変調して変調信号Ｖ１が生成される。尚、抵抗Ｒa2はトランジスタＴｒのＯＦＦ状態を安定させるために設けたものであり、ダイオードＤａはスイッチング信号ＳｇがＬレべルの時にコンデンサＣａを速やかに充電できるように設けてある。
【００５５】
図５の（Ａ）、（Ｂ）いずれのスイッチ回路の場合も、各素子に故障が生じた場合には、フォトトランジスＰＴａ及びトランジスタＴｒのスイッチング動作が停止し、ＯＮ状態或いはＯＦＦ状態に固定される。
【００５６】
図６は、図１〜図４のレベル検定回路に適用可能なコンパレータの具体的回路例である。
同図（Ａ）の回路構成において、ツェナーダイオードＺＤのツェナー電圧をＶzd、トランジスタＴrc1 （ここではＮＰＮトランジスタ）のエミッタ−べース間のＯＮ電圧をＶbeとして、入力閾値電圧Ｖｔを求めてみる。コンパレータ（レベル検定回路）１０の出力ＶｏレベルがＶCC→ＧＮＤへ（或いは、ＧＮＤ→ＶCCへ）変化する入力レべルの境界が閾値電圧Ｖｔであり、この回路ではトランジスタＴrc1 のＯＦＦ→ＯＮ（或いは、ＯＮ→ＯＦＦ）へ変化する境となる入力レべルがＶｔとなる（即ち、入力Ｖ１レべルを増加させて行きトランジスタＴrc1 がＯＮするための最低電圧がＶｔである）。
【００５７】
この回路では、Ｖｔ＝Ｖzd＋（１＋ｒc1／ｒc2）Ｖbeである（ｒc1、ｒc2は抵抗Ｒc1、Ｒc2の抵抗値）。入力Ｖ１（変調信号）のレベルがＶｔより高い時には、トランジスタＴrc1 はＯＮして出力レべルはＧＮＤレべルになり、入力Ｖ１レべルがＶｔ以下の時には、トランジスタＴrc1 はＯＦＦして出力レべルはＶCCレべルになる。
【００５８】
同図（Ｂ）の回路構成では、閾値電圧Ｖｔは入力Ｖ１レべルを増加させていった時にトランジスタＴrc1 （ここではＰＮＰトランジスタ）がＯＦＦするための最低電圧であり、トランジスタＴrc1 のエミッタ−ベース間のＯＮ電圧をＶbe（＞０）とすると、Ｖｔ＝（１＋ｒc1／ｒc2）・（ＶCC−Ｖbe）である。入力Ｖ１レべルがＶｔより高い時にはトランジスタＴrc1 はＯＦＦして出力レべルはＧＮＤレべルになり、入力Ｖ１レべルがＶｔ以下の時にはトランジスタＴrc1 はＯＮして出力レべルはＶCCレべルになる。
【００５９】
図７及び図８に、スイッチＳＷａに図５（Ａ）の回路を用い、レベル検定回路１０に図６（Ｂ）のコンパレータを用いた閾値演算回路の具体的回路構成例をそれぞれ示す。
【００６０】
図７は、図１の構成の閾値演算回路に適用した例であり、図８は、図３の構成の閾値演算回路に適用した例である。尚、図７及び図８の回路では、スイッチＳＷａの他端に供給する電圧Ｖａを電源電圧ＶCCとしてある。
【００６１】
図７及び図８の回路の動作は、上述の説明における電圧Ｖａが電源電圧ＶCCに代わるだけで同じであり、ここでは説明を省略する。
上記各実施形態では、レベル検定の対象となる入力信号Ｖｉが直流の場合について説明したが、レベル検定対象の入力信号が交流信号であってもよい。
【００６２】
交流信号Ｓｉを閾値演算するには、図９に示すように、レベル検定の対象となる交流信号を、整流回路として例えば倍電圧整流回路１４を用いて整流して直流信号に変換して、図１〜図４の前述した各閾値演算回路に入力すればよい。尚、図９は、図８の閾演算回路を用いた場合を示している。
【００６３】
図９において、２つのダイオードＤ11，Ｄ12と２つのコンデンサＣ11，Ｃ12からなる倍電圧整流回路１４の出力Ｖｉ′は、電源電圧ＶCCに交流信号Ｓｉの振幅Ｖsi（ピーク＝ピーク）を加算した直流レべルに略等しくなる（即ち、Ｖｉ′≒Ｖsi＋ＶCC）。その直流出力Ｖｉ′が下限閾値から上限閾値の範囲内である時に、外部の交流源からのスイッチング信号Ｓｇに同期して出力Ｖｏに交流信号が生成される。
【００６４】
ところで、倍電圧整流回路１４の平滑コンデンサＣ12に、図に示すような４端子コンデンサではなく、通常の２端子コンデンサを用いた場合、２端子コンデンサに断線故障が生じると、交流信号Ｓｉが電源レべルＶCCへレべル変換されて出力Ｖｉ′として現れる。この場合、スイッチＳＷａがスイッチングしなくても、この出力Ｖｉ′として現れた交流信号がレベル検定回路１０の閾値を挟んでいる場合には、レベル検定回路１０の出力Ｖｏに交流信号が生じてしまう。このような事態を避けるためには、図示のように平滑コンデンサＣ12に４端子コンデンサを用いればよい。４端子コンデンサＣ12に断線故障が生じた場合、出力Ｖｉ′は略ＶCCレべルとなり、レベル検定回路１０の下限閾値はこのレべルより大なので、レベル検定回路１０の出力Ｖｏは、スイッチＳＷａのスイッチング動作に拘わらず直流信号（論理値０）となる。
【００６５】
閾値演算回路の出力Ｖｏを、図１０に示すように、フォトカプラＰＣ11に供給し、フォトカプラＰＣ11を介して出力回路側に伝達するようにするとよい。
かかる構成によれば、出力回路側の電源と閾値演算回路側の電源にそれぞれ独立した電源を使用することが可能となり、出力回路から離れた位置に閾値演算回路を配置することができ、入力信号発生源と閾値演算回路のレイアウトの自由度が増大するだけでなく、出力回路のレイアウト自由度も増大する。
【００６６】
次に、入力信号から供給される電流だけを用いてレベル検定を行う回路例について説明する。
図１１において、この回路は、入力信号Ｖｉをレベル検定回路１０の電源として入力信号をレベル検定するものである。入力信号Ｖｉは、レベル検定回路１０の電源として供給される一方、フォトカプラによるスイッチＳＷａで外部の交流源からのスイッチング信号Ｓｇによって変調されてレベル検定回路１０でレベル検定される。入力信号Ｖｉが設定レベルを満足する時は、フォトカプラＰＣ11の発光ダイオードがスイッチング信号Ｓｇに同期して通電されてフォトカプラＰＣ11を介して交流信号が生成される。入力信号Ｖｉが設定レベルを満足しない時は、フォトカプラＰＣ11から交流信号が生成されない。ここで、レベル検定回路１０は交流−交流変換の機能を担い、レベル検定回路１０の交流入力レベルが設定条件を満足する時、交流信号を伝達する。
【００６７】
次に、レベル検定にツェナーダイオードを用いる回路例について説明する。
図１２は、ツェナーダイオードを用いた上限／下限の閾値演算を行う閾値演算回路の構成例を示す。尚、上述の各実施形態と同一要素には同一符号を付してある。
【００６８】
図１２において、本実施形態では、スイッチＳＷａには、図５（Ａ）のフォトカプラＰＣ10を用いている。本実施形態のレベル検定手段としてのレベル検定回路２０は、ツェナーダイオードＴｚとフォトカプラＰＣ12とを備えて構成され、変調信号Ｖ１のレベルがその閾値（この場合ツェナー電圧Ｖｚ）以上の時にフォトカプラＰＣ12を介して交流の出力Ｖｏを発生する。抵抗Ｒ12は、ツェナーダイオードＴｚへの入力電流を制限するための減流抵抗である。
【００６９】
次に動作を説明する。
この回路は、入力信号Ｖｉが、Ｖｚ＜Ｖｉ＜Ｖｚ／αの時に出力Ｖｏが交流信号（論理値１）となり、Ｖｉ≧Ｖｚ／α又はＶｉ≦Ｖｚの時に出力Ｖｏは直流信号（論理値０）となる構成の閾値演算回路である。ここで、Ｖｚはツェナーダイオード電圧、αは、α＝ｒ11／（ｒ10＋ｒ11）である。
【００７０】
Ｖｚ＜Ｖｉ＜Ｖｚ／αの場合、スイッチＳＷａがＯＮした時、レベル検定回路２０の入力である変調信号Ｖ１は、Ｖ１＝αＶｉとなり、αＶｉ＜ＶｚであるからツェナーダイオードＴｚはＯＦＦであり、フォトカプラＰＣ12には電流が流れずＯＦＦする。スイッチＳＷａがＯＦＦすると、Ｖ１＝Ｖｉとなり、Ｖｉ＞ＶｚであるからツェナーダイオードＴｚは導通し、フォトカプラＰＣ12に電流が流れてＯＮする。従って、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのスイッチング動作に同期してレベル検定回路２０からは交流の出力Ｖｏが発生する。
【００７１】
Ｖｉ≧Ｖｚ／αの場合、スイッチＳＷａがＯＮしてもαＶｉ≧ＶｚであるからフォトカプラＰＣ12はＯＮしたままとなる。また、Ｖｉ≦Ｖｚの場合は、スイッチＳＷａがＯＦＦしてもＶｉ≦ＶｚであるからフォトカプラＰＣ12はＯＦＦしたままとなる。従って、レベル検定回路２０の出力Ｖｏは、Ｖｚ＜Ｖｉ＜Ｖｚ／αの閾値範囲にある時のみ、スイッチＳＷａのスイッチング動作に同期して交流信号（論理値１）を発生する。この回路は、ツェナーダイオードＴｚがショートすると、スイッチＳＷａのＯＮ／ＯＦＦに拘わらずフォトカプラＰＣ12はＯＮ状態のままとなる。
【００７２】
ところで、上述の各閾値演算回路のスイッチＳＷａの具体例として、図５（Ａ）、（Ｂ）のフォトカプラとトランジスタを示した。しかし、フォトカプラはＯＮ／ＯＦＦの遅れ時間が一般に大きく高速スイッチングに適さない。一方、トランジスタは高速スイッチングに適しているが、フェールセーフ性を考慮すると次のような問題点がある。
【００７３】
図１の閾値演算回路に図５（Ｂ）の構成を適用した回路を図１３に示してその問題点を説明する。尚、Ｖａ＝ＶCCとしている。
図１３のトランジスタＴｒはエンハンスメント型であるので、このトランジスタＴｒのＯＮ／ＯＦＦ閾値電圧（ベース−エミッタ間電圧）は正である。尚、ＭＯＳＦＥＴでも同様である。従って、交流源１３から出力される振幅０−ＶCCの電源枠内レベルのスイッチング信号Ｓｇを、コンデンサＣａで振幅ＶCC−２ＶCCの電源枠外レベルのスイッチング信号Ｓｇ′にレベル変換してトランジスタＴｒのベースに供給する。トランジスタＴｒは、Ｓｇ′＝ＶCCの時ＯＦＦし、Ｓｇ′＝２ＶCCの時ＯＮする。ここで、レベル検定回路１０の閾値ＶｔがＶCC＜Ｖｔ＜２ＶCCの範囲に設定されている。トランジスタＴｒの故障でスイッチング信号Ｓｇ′が図中の点線で示すようにレベル検定回路１０に直接伝達されると、入力信号Ｖｉのレベルに関係なく、スイッチング信号Ｓｇ′に同期してレベル検定回路１０から交流の出力Ｖｏが発生する虞れがある。定電圧Ｖａがレベル検定回路１０の閾値電圧Ｖｔより低い設定でエンハンスメント型のトランジスタをスイッチＳＷａに用いるとこのような問題が発生する虞れがある。
【００７４】
この問題を解消する高速スイッチング手段の構成例を以下に示す。
図１４（Ａ）、（Ｂ）は、交流源から発生するスイッチング信号Ｓｇの振幅を、入力信号Ｖｉと定電圧供給ラインの電圧Ｖａとの間の範囲に設定する構成とした例であり、（Ａ）は図１の回路に適用した例であり、（Ｂ）は図３の回路に適用した例である。尚、（Ｂ）図では定電圧Ｖａ＝ＶCCとしてある。
【００７５】
図１４（Ａ）、（Ｂ）において、スイッチング信号Ｓｇを発生する交流源としてのスイッチング信号発生回路１３′を、電源として入力信号ＶｉとＶａ（図（Ｂ）ではＶCC）を供給する構成とし、スイッチング信号ＳｇとしてＶａ（図（Ｂ）ではＶCC）−Ｖｉの範囲の振幅の信号を出力する。
【００７６】
かかる構成では、トランジスタＴｒは、スイッチング信号ＳｇがＶｉの時ＯＮし、Ｖａ又はＶCCの時ＯＦＦし、変調信号Ｖ１がレベル検定回路１０に入力する。トランジスタＴｒの故障でスイッチング信号Ｓｇが直接レベル検定回路１０に入力しても、どちらも入力信号Ｖｉが伝達されるだけであり、入力信号Ｖｉが閾値電圧Ｖｔより低ければレベル検定回路１０から交流の出力は発生せず問題はない。
【００７７】
上述の問題を解決する高速スイッチング手段の別の構成例としては、スイッチング信号Ｓｇに、レベル検定回路１０の閾値Ｖｔと交差しない信号を用いる構成がある。
【００７８】
図１５に、この構成を図３の回路に適用した例を示す。尚、Ｖａ＝ＶCCとしてある。
図１５において、スイッチＳＷａに、ｎタイプのディプレッション型ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）トランジスタＴｒを用い、ソースを定電圧ラインに接続しドレインを入力信号ラインに接続している。ｎタイプのディプレッション型トランジスタＴｒは、トランジスタのＯＮ／ＯＦＦ閾値電圧（ＦＥＴではゲート−ソース間電圧Ｖｔｇｓ）は負である。従って、この回路では、スイッチング信号ＳｇがＶｔｇｓ（＜ＶCC）より大きい時にトランジスタＴｒはＯＮし、スイッチング信号ＳｇがＶｔｇｓ（＜ＶCC）より小さい時にトランジスタＴｒはＯＦＦするので、スイッチング信号Ｓｇとして、例えばＧＮＤ−ＶCCの振幅を有する信号を利用できる。
【００７９】
即ち、Ｓｇ≦Ｖａとすることができ、レベル検定回路１０の閾値電圧ＶｔがＶｔ＞Ｖａの関係にあれば、スイッチング信号Ｓｇが閾値Ｖｔと交差することはなく、スイッチング信号Ｓｇが直接レベル検定回路１０に入力する故障が発生したとしても、レベル検定回路１０から交流の出力Ｖｏが発生することはない。また、図１５の構成では、図５（Ｂ）のようにスイッチング信号Ｓｇを信号Ｓｇ′にレベル変換するための回路を省くことができる利点がある。
【００８０】
尚、Ｖｔ＜Ｖａの設定関係にある場合には、ｐタイプのディプレッション型トランジスタを用いれば、トランジスタのＯＮ／ＯＦＦ閾値電圧は正であるのでＶａ≦Ｓｇとすることができ、同様にスイッチング信号Ｓｇと閾値Ｖｔが交差しないようにできる。ディプレッション型のＭＯＳＦＥＴを用いても同様に構成できる。
【００８１】
スイッチング信号Ｓｇによって入力信号を変調する手段として、フォトカプラやトランジスタのスイッチ手段を示したが、バッファ回路を用いても良い。バッファ回路を用いた構成例を図１６に示す。
【００８２】
図１６は、図３の回路に適用した例である。
図１６において、本実施形態の変調回路１２′は、図３の変調回路１２のスイッチＳＷａに代えてバッファ回路Ｂを設けた。バッファ回路Ｂは、スイッチング信号Ｓｇを入力しＶａ１−Ｖａ２の振幅（Ｖａ１＞Ｖａ２）のスイッチング信号Ｓｇ′を出力し、抵抗Ｒ11に供給する。
【００８３】
次に動作を説明する。
レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝Ｖａ１の時、Ｖｌ（Ｖａ１）＝（Ｖｉ／ｒ10＋Ｖａ１／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）であり、Ｓｇ′＝Ｖａ２の時、Ｖｌ（Ｖａ２）＝（Ｖｉ／ｒ10＋Ｖａ２／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）である。ここで、ｒ10‖ｒ11‖Ｒｃ＝１／（１／ｒ10＋１／ｒ11＋１／Ｒｃ）である。Ｖａ１＞Ｖａ２であるから、Ｖ１（Ｖａ１）＞Ｖｌ（Ｖａ２）であり、レベル検定回路１０の閾値電圧Ｖｔに対して、Ｖｔ＞Ｖ１（Ｖａ１）或いはＶｌ（Ｖａ２）＞Ｖｔの関係にある時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、この回路はＶ１（Ｖａ１）＞Ｖｔ＞Ｖｌ（Ｖａ２）の時、即ち、ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ１／ｒ11）＜Ｖｉ＜ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）の範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。即ち、図１６の回路は、下限閾値ＶtiL＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ１／ｒ11）、上限閾値ＶtiH＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）を有する。
【００８４】
ここで、Ｒｃ≫ｒ10、ｒ11とおき、更に、Ｖｉ＞ＶCC，Ｖａ１＝ＶCC，Ｖａ２＝０Ｖ（ＧＮＤ）とおくと、下限閾値ＶtiL＝（１＋ｒ10／ｒ11）×Ｖｔ−ＶCC×ｒ10／ｒ11、上限閾値ＶtiH＝（１＋ｒ10／ｒ11）×Ｖｔとなる。尚、バッファ回路Ｂの出力インピーダンスは零とする。
【００８５】
尚、スイッチング信号Ｓｇ′に変換せずにスイッチング信号Ｓｇをそのまま抵抗Ｒ11に供給する構成としても構わないことは言うまでもない。
スイッチング信号Ｓｇをそのまま抵抗Ｒ11に供給する構成において、スイッチング信号が入力Ｖｉに比例する構成も考えられる。図１７は、バッファ回路Ｂの出力であるスイッチング信号Ｓｇ′として、ｋＶｉ−Ｖａ２の振幅の信号としている。ここで、ｋＶｉ（ｋは比例定数）は入力Ｖｉに比例し、ｋＶｉ＞Ｖａ２とする。
【００８６】
動作は図１６と同様で、図１６の回路におけるＶａ１をｋＶｉに置き換えれば良い。
即ち、レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝ｋＶｉの時、Ｖｌ（ｋＶｉ）＝（Ｖｉ／ｒ10＋ｋＶｉ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）であり、Ｓｇ′＝Ｖａ２の時、Ｖｌ（Ｖａ２）＝（Ｖｉ／ｒ10＋Ｖａ２／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）である。ｋＶｉ＞Ｖａ２であるから、Ｖ１（ｋＶｉ）＞Ｖｌ（Ｖａ２）であり、レベル検定回路１０の閾値電圧Ｖｔに対して、Ｖｔ＞Ｖ１（ｋＶｉ）或いはＶｌ（Ｖａ２）＞Ｖｔの関係にある時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。この回路は、Ｖ１（ｋＶｉ）＞Ｖｔ＞Ｖｌ（Ｖａ２）の時、即ち、Ｖｔ／（（１／ｒ10＋ｋ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ））＜Ｖｉ＜ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）の範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。即ち、下限閾値ＶtiL＝Ｖｔ／（（１／ｒ10＋ｋ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ））、上限閾値ＶtiH＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）を有する。
【００８７】
Ｒｃ≫ｒ10、ｒ11とおき、Ｖｉ，Ｖｔ＞ＶCC，ｋ＝１，Ｖａ２＝ＶCCとおくと、下限閾値ＶtiL＝Ｖｔ、上限閾値ＶtiH＝（１＋ｒ10／ｒ11）×Ｖｔ−ＶCC×ｒ10／ｒ11となる。尚、バッファ回路Ｂの出力インピーダンスは零とする。
【００８８】
図１７の回路でｒ11＝０の場合、即ち、抵抗Ｒ11がない図１の回路に適用した場合について説明する。
レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝ｋＶｉの時にｋＶｉ、Ｓｇ′＝Ｖａ２の時にＶａ２である。Ｖｔ＞Ｖａ２とすると、Ｖｔ＞ｋＶｉの時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、ｋＶｉ＞Ｖｔの時、即ち、Ｖｉ＞Ｖｔ／ｋの範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。つまり、下限閾値ＶtiL＝Ｖｔ／ｋを持つ。一方、Ｖａ２＞Ｖｔとすると、ｋＶｉ＞Ｖｔの時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、Ｖｔ＞ｋＶｉの時、即ち、Ｖｔ／ｋ＞Ｖｉの範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。つまり、上限閾値ＶtiH＝Ｖｔ／ｋを持つ。
【００８９】
尚、この場合には、上式から判るように、抵抗Ｒ 10 とは無関係であるので抵抗Ｒ10を取り除いても構わない。
図１８（Ａ），（Ｂ）は、本発明の請求項２に対応する閾値演算回路の一実施形態を示すもので、入力信号ＶｉをツェナーダイオードＴｚでレベル検定した後に、変調手段で変調する構成である。
【００９０】
図１８（Ａ）では、レベル検定手段としてのツェナーダイオードＴｚを、入力信号Ｖｉの入力端と第１抵抗Ｒ10との間の入力ライン１１に挿入する構成である。その他は、図１２と同様の構成である。
【００９１】
本実施形態の回路は、入力信号Ｖｉが、ＶLED ＋Ｖｚ＜Ｖｉ＜ＶLED ／α＋Ｖｚの時に出力Ｖｏが交流信号（論理値１）となり、Ｖｉ≧ＶLED ／α＋Ｖｚ又はＶｉ≦ＶLED ＋Ｖｚの時に出力Ｖｏは直流信号（論理値０）となる。ここで、ＶLED は交流信号発生手段としてのフォトカプラＰＣ12の発光ダイオードの降下電圧である。
【００９２】
ＶLED ＋Ｖｚ＜Ｖｉ＜ＶLED ／α＋Ｖｚの場合、スイッチＳＷａがＯＮした時、フォトカプラＰＣ12の発光ダイオードに入力する変調信号Ｖ１は、Ｖ１＝α（Ｖｉ−Ｖｚ）となり、α（Ｖｉ−Ｖｚ）＜ＶLED であるからフォトカプラＰＣ12には電流が流れずＯＦＦする。スイッチＳＷａがＯＦＦすると、Ｖ１＝Ｖｉ−Ｖｚとなり、Ｖｉ−Ｖｚ＞ＶLED であるからフォトカプラＰＣ12に電流が流れてＯＮする。
【００９３】
一方、Ｖｉ≧ＶLED ／α＋Ｖｚの場合、スイッチＳＷａがＯＮしてもα（Ｖｉ−Ｖｚ）≧ＶLED であるからフォトカプラＰＣ12はＯＮしたままとなる。また、Ｖｉ≦ＶLED ＋Ｖｚの場合は、スイッチＳＷａがＯＦＦしてもＶｉ−Ｖｚ≦ＶLED であるからフォトカプラＰＣ12はＯＦＦしたままとなる。
【００９４】
従って、フォトカプラＰＣ12の出力Ｖｏは、ＶLED ＋Ｖｚ＜Ｖｉ＜ＶLED ／α＋Ｖｚの閾値範囲にある時のみ、スイッチＳＷａのスイッチング動作に同期して交流信号（論理値１）を発生する。この回路も、ツェナーダイオードＴｚがショートすると、スイッチＳＷａのＯＮ／ＯＦＦに拘わらずフォトカプラＰＣ12はＯＮ状態のままとなる。
【００９５】
図１８（Ｂ）は、交流信号発生手段としてのフォトカプラＰＣ12の代わりに図中点線で囲んだようにトランジスタＴｒ12を用いた例である。この場合、トランジスタＴｒ12のＯＮ時のベース−エミッタ間電圧をＶbeとおくと、フォトカプラＰＣ12の発光ダイオードの降下電圧ＶLEDをＶbeに置き換えれば図１８（Ａ）の回路と同じことが成り立つ（ただし、抵抗Ｒ13を流れる電流は無視できるものとする）。
【００９６】
尚、以下の説明ではフォトカプラＰＣ12を用いた回路構成の場合について述べるが、トランジスタＴｒ12を用いた場合も、図１９〜図２１の回路についてＶLEDをＶbeに置き換えればそのまま成り立つ。
【００９７】
図１２及び図１８の回路の場合、ツェナーダイオードＴｚがショートした時も、入力信号Ｖｉが、αＶｉ＜ＶLED 且つ、Ｖｉ＞ＶLED の範囲にあると、スイッチＳＷａのスイッチング動作に伴ってフォトカプラＰＣ12がＯＮ／ＯＦＦしてしまうという問題がある。
【００９８】
図１９に、上記の問題を解消するようにした請求項１９に対応する閾値演算回路の構成例を示す。
図１９において、この閾値演算回路は、図１２の回路と図１８の回路とを組み合わせたものである。即ち、図１８の閾値演算回路のフォトカプラＰＣ12を、図１２のスイッチＳＷａとして使用する構成である。ここで、図中、Ｒ 10 ′、Ｒ11′、Ｒ12′は、図１２の各抵抗Ｒ10、Ｒ11、Ｒ12に対応し、Ｔｚ′、ＰＣ12′は、図１２のレベル検定回路２０内のツェナーダイオードＴｚとフォトカプラＰＣ12にそれぞれ対応する。従って、ツェナーダイオードＴｚ，Ｔｚ′が第１及び第２ツェナーダイオード、スイッチＳＷａがスイッチング手段、フォトカプラＰＣ12が第１フォトカプラ、フォトカプラＰＣ12′が第２フォトカプラに、それぞれ相当する。
【００９９】
かかる構成では、入力信号Ｖｉを第１ツェナーダイオードＴｚで閾値演算し、設定レベルにあれば第１フォトカプラＰＣ12から交流信号が発生する。そして、この第１フォトカプラＰＣ12の交流信号をスイッチング信号として、入力信号Ｖｉを変調し、第２ツェナーダイオードＴｚ′に入力し、レベル検定する。レベル検定の結果、入力する変調信号が設定レベルにあれば、第２フォトカプラＰＣ12′から交流信号（論理値１）を発生する。即ち、第１ツェナーダイオードＴｚで下限の閾値を設定し、第２ツェナーダイオードＴｚ′で上限閾値を設定し、下限の閾値演算の出力結果を変調信号として、上限の閾値演算を実行する。
【０１００】
かかる構成によれば、下限と上限の各閾値を独立に設定できるので、ツェナーダイオードＴｚ又はＴｚ′がショートした場合に第２フォトカプラＰＣ12′からの交流信号（論理値１）の発生を防止できる。
【０１０１】
図１９において、下限閾値Ｖｚと上限閾値Ｖｚ′／α′（ここで、α′＝ｒ11′／（ｒ10′＋ｒ11′））の間に、入力信号レベルが存在する場合、フォトカプラＰＣ12′の発光ダイオードの通過電流は、最小で約（Ｖｚ′−Ｖｚ）／ｒ12′である。ツェナーダイオードＴｚとＴｚ′が共にショートした場合、フォトカプラＰＣ12′の出力に交流信号が生成される可能性の存在する入力レベルの範囲は、
ＶLED ＜Ｖｉ＜ｍｉｎ（ＶLED ／α，ＶLED ／α′）・・・（１）
ここに、α＝ｒ11／（ｒ10＋ｒ11）である。
【０１０２】
このとき、フォトカプラＰＣ12′の発光ダイオード通過電流は、（ＶLED ／ｒ12′）・（１−α）／α又は、（ＶLED ／ｒ12′）・（１−α′）／α′である。
【０１０３】
Ｖｚ′−ＶｚをＶLED ×ｍｉｎ（（１−α′）／α′，（１−α）／α）に比較して十分に大きく設定すれば、ツェナーダイオードＴｚとＴｚ′が共にショートし、且つ、入力電圧が上記（１）式で定まる狭い範囲に収まる場合であっても、フォトカプラＰＣ12′の出力電流の発生を抑制することが可能である。
【０１０４】
次に、本発明の閾値演算回路の応用例を示す。
図２０に、前述の閾値演算回路を用いたレベル検定機能付きの機械の起動信号発生回路の例を示す。
【０１０５】
図２０において、この回路は、互いに相補の関係の第１接点３１ａと第２接点３１ｂを有する起動スイッチ３１が正常であることを確認しつつ起動信号を発生する構成である。即ち、前記第１接点３１ａがＯＮした後、第２接点３１ｂがＯＮしたか否かのバックチェックを行い、第２接点３１ｂがＯＮした時に起動信号を発生する。
【０１０６】
起動スイッチ３１が押されて第１接点３１ａがＯＮすると、ダイオードＤ31を介してコンデンサＣ31が充電される。その後、起動スイッチ３１が戻って第２接点３１ｂがＯＮするとコンデンサＣ31が放電される。この放電信号を入力信号Ｖｉとして本発明の閾値演算回路に入力して閾値演算し、設定レベルの時のみ閾値演算回路のフォトカプラＰＣ12から交流（論理値１）の起動信号Ｖｏが発生する構成である。尚、本実施形態では、図１２に示すツェナーダイオードＴｚを使用した閾値演算回路を適用しているが、他の閾値演算回路でもよいことは言うまでもない。
【０１０７】
本実施形態では、放電時の入力信号Ｖｉは２ＶCCのレベルであり、充電時ではＶCCである。従って、Ｖｉ＝２ＶCCの時に交流信号が発生し、Ｖｉ＝ＶCCでは交流信号が発生しないように、α（＝ｒ11／（ｒ10＋ｒ11））とツェナー電圧Ｖｚを、ＶCC＜Ｖｚ＜２ＶCC、且つ、２ＶCC／α＜Ｖｚを満足するように設定する。
【０１０８】
コンデンサＣ31に蓄積された電荷は、第１接点３１ａのＯＦＦ後はダイオードＤ32によって放電される。
図２０で、ツェナーダイオードＴｚがショートした場合、コンデンサＣ31に充電された電荷が放電される過程で、抵抗Ｒ10とＲ11で分圧された信号レベルが、ＶLED とＶLED ／α（α＝ｒ11／（ｒ10＋ｒ11））の範囲となる期間が存在するが、その発生時間は、ツェナーダイオードＴｚが正常な場合に比較して極端に短い。
【０１０９】
図２１に、この種の機械の起動信号発生回路の別の例を示す。
図２１の回路は、図１９の閾値演算回路を適用したものである。
図２１おいて、閾値演算回路１０１、１０２は、図１９に示すもので、閾値演算回路１０１は、電源電圧ＶCCを入力信号としてこの電源電圧ＶCCに対して閾値演算を行い、その出力を閾値演算回路１０２に対する交流のスイッチング信号Ｓｇ′として発生する。閾値演算回路１０２は、運転ボタン１０３がＯＮした時に発生する信号Ｖｉを入力信号としてこの信号Ｖｉに対して閾値演算を行い、最終的な起動信号として出力信号Ｖｏを発生する。尚、コンデンサＣ101、ダイオードＤ101，Ｄ102は、図２０のコンデンサＣ31、ダイオードＤ31，Ｄ32に対応するものである。
【０１１０】
かかる構成では、電源電圧ＶCCが設定レベルを満足すれば、閾値演算回路１０１は、外部の交流のスイッチング信号Ｓｇに同期した交流出力を発生し、閾値演算回路１０２に交流のスイッチング信号Ｓｇ′が入力する。そして、運転ボタン１０３がＯＮした時の信号Ｖｉが設定レベルを満足すれば、閾値演算回路１０２からスイッチング信号Ｓｇ′に同期した交流の出力信号Ｖｏが発生する。信号Ｖｉのレベルは、運転ボタン１０３が押されてＯＮした時、ＶCCから２ＶCCに増加する。閾値演算回路１０２の下限閾値はＶCCと２ＶCCの間に設定される。
【０１１１】
ここで、電源電圧ＶCC自体が昇圧すると、信号Ｖｉのレベルが閾値演算回路１０２の閾値を越えてしまうが、昇圧した電源電圧ＶCCレベルが閾値演算回路１０１の設定レベルを満足しない場合には、閾値演算回路１０１からスイッチング信号Ｓｇ′が発生しないので、閾値演算回路１０２から交流の出力信号Ｖｏは発生しない。従って、電源電圧ＶCCが正常なレベルにある時のみ、出力信号Ｖｏが発生する。
【０１１２】
次に、本発明の閾値演算回路を用いたＡＮＤゲート回路について説明する。
図２２は、図３の閾値演算回路を用いたＡＮＤゲート回路の構成例を示す。尚、その他の閾値演算回路でも同様にＡＮＤゲート回路を構成できることは言うまでもない。
【０１１３】
図２２において、本実施形態のＡＮＤゲート回路は、抵抗Ｒ10，Ｒ11、スイッチＳＷａ1 、レベル検定回路１０からなる第１の閾値演算回路と、抵抗Ｒ20，Ｒ21、スイッチＳＷａ2 、レベル検定回路１０′からなる第２の閾値演算回路とからなり、第１の閾値演算回路１０の出力Ｖｏ1 を、第２の閾値演算回路のスイッチＳＷａ2 のスイッチング信号とする構成である。このＡＮＤゲート回路は、直流の入力信号Ｖi1とＶi2が共にそれぞれ定められた所定レべル範囲内にある時に、第２の閾値演算回路の出力Ｖo2として交流信号（論理値１に相当）を発生する。
【０１１４】
以下で、動作を説明する。
第１の閾値演算回路のスイッチＳＷａ1 は、別途設けられた交流源からのスイッチング信号Ｓｇに同期してスイッチングする。入力Ｖｉ1 が、抵抗Ｒ10、Ｒ11、Ｖａ及びレベル検定回路１０の閾値Ｖｔ1 等で定まる下限閾値Ｖt1L から上限閾値Ｖt1H の範囲内である時に、第１の閾値演算回路の出力Ｖｏ1 として交流信号（論理値１に相当する）が生成される。この交流出力信号Ｖｏ1 は、次段の第２の閾値演算回路のスイッチＳＷａ2 に供給され、スイッチＳＷａ2 は信号Ｖｏ1 に同期してスイッチングする。入力信号Ｖｉ2 が、抵抗Ｒ20、Ｒ21、Ｖａ及びレベル検定回路１０′の閾値Ｖｔ2 等で定まる下限閾値Ｖt2L から上限閾値Ｖt2H の範囲内である時に、その出力Ｖｏ2 として交流信号（論理値１に相当する）が生成される。
【０１１５】
もし、例えば入力Ｖｉ1 が下限閾値Ｖt1L 以下もしくは上限閾値Ｖt1H 以上であると、第１の閾値演算回路の出力Ｖｏ1 は直流信号（論理値０に相当）となり交流信号は生成されない。従って、第２の閾値演算回路のスイッチＳＷａ2 はスイッチされず、ＯＮ状態もしくはＯＦＦ状態に固定される。このため、入力信号Ｖｉ2 がたとえ閾値範囲内にあっても、第２の閾値演算回路の出力Ｖｏ2 は直流信号（即ち、論理値０）となり交流信号は生じない。また、入力信号Ｖｉ1 が閾値範囲内で入力信号Ｖｉ2 が閾値範囲外である時にも、第２の閾値演算回路の出力Ｖｏ2 に交流信号は生成されない。
【０１１６】
このように、図２２の回路は、入力信号Ｖｉ1 とＶｉ2 が共にそれぞれ定められた閾値範囲内（即ち、共に論理値１）である時のみ交流信号が出力される（論理値１が生成される）ＡＮＤゲート回路である。
【０１１７】
尚、閾値演算回路を更に従属接続し、前段の閾値演算回路の出力Ｖｏで次段の閾値演算回路のスイッチＳＷａを駆動するよう構成すれば、多入力のＡＮＤゲート回路を構成でき、多入力のＡＮＤ演算（論理積演算）を行うことができる。
【０１１８】
図２３は、図２２のＡＮＤゲート回路において、第１及び第２の各スイッチＳＷａ1 、ＳＷａ2 として図５（Ａ）のフォトカプラを用い、レベル検定回路１０、１０′として図６（Ｂ）のコンパレータを用いて構成した具体的回路例である。尚、この場合、第１の閾値演算回路の出力Ｖｏ1 に次段のスイッチＳＷａ2 の発光ダイオードを抵抗Ｒa1を介して接続し、この発光ダイオードを出力Ｖｏ1 により駆動することで、スイッチＳＷａ2 のフォトトランジスをスイッチングする構成とする。
【０１１９】
尚、各閾値演算回路の動作は前述と同様であるので説明は省略する。
図２４は、入力信号が共に交流信号である場合のＡＮＤゲート回路の構成例を示し、図３の閾値演算回路を用いた構成例を示す。尚、その他の閾値演算回路でも同様に構成できることは言うまでもない。
【０１２０】
図２４において、本実施形態のＡＮＤゲート回路は、それぞれ２個のコンデンサと２個のダイオードからなりそれぞれの交流入力信号Ｓｉ1 ，Ｓｉ2 を倍電圧整流する第１及び第２倍電圧整流回路４０Ａ，４０Ｂからなる加算回路４０を設ける。加算回路４０は、交流信号Ｓｉ1 を整流する第１倍電圧整流回路４０Ａの整流出力Ｖｉ1 を、交流信号Ｓｉ2 を整流する第２倍電圧整流回路４０Ｂの整流出力Ｖｉ2 に加算してＶｉ1 ＋Ｖｉ2 の加算出力を発生する。この加算出力（Ｖｉ1 ＋Ｖｉ2 ）を閾値演算回路に入力信号Ｖｉとして入力し、閾値演算回路で閾値演算する構成である。
【０１２１】
以下に動作を説明する。
加算回路４０の加算出力レべルＶｉは、交流入力信号Ｓｉ1 ，Ｓｉ2 の論理値１の振幅（ピーク＝ピーク）をそれぞれＶｉ1 、Ｖｉ2 とおくと、Ｖｉ≒Ｖｉ1 ＋Ｖｉ2 ＋ＶCCとなる。下限閾値ＶtLを、Ｖｉ1 ＋ＶCC,Ｖｉ2 ＋ＶCC＜ＶtL＜Ｖｉ1 ＋Ｖｉ2 十ＶCCの範囲に設定すると、交流入力信号Ｓｉ1 、Ｓｉ2 が共に論理値１のレべルで入力されている時にのみ交流信号（論理値１）が出力される。
【０１２２】
図２５は、図２４のＡＮＤゲート回路において、閾値演算回路のスイッチＳＷａに図５（Ａ）のフォトカプラを用い、レベル検定回路１０に図６（Ｂ）のコンパレータを用いた具体的な回路構成例を示している。尚、閾値演算回路の動作は前述と同様であるので説明は省略する。
【０１２３】
尚、図２５で例示した回路のように、上下限閾値を有する閾値演算回路を使用した場合には、下限閾値ＶtL及び上限閾値ＶtHを、例えば、ＶCC＜ＶtL＜Ｖｉ1 ＋ＶCC,Ｖｉ2 ＋ＶCC＜ＶtH＜Ｖｉ1 ＋Ｖｉ2 ＋ＶCCと設定すると、交流入力信号Ｓｉ1 又はＳｉ2 のいずれか一方が入力（論理値１）する時にのみ閾値演算回路から交流出力が生じるようにすることも可能である。
【０１２４】
図２４では、２入力の場合のＡＮＤゲート回路構成を示した。ｎ入力のＡＮＤゲート回路とするには、ｎ個の倍電圧整流回路により加算回路を構成し、ｎ個の交流入力信号が全て論理値１レベルである時の整流加算レべルとｎ個の交流入力信号の内の１つが論理値０のレベルである時の整流加算レべルとの間に、閾値演算回路の下限閾値を設定すればよい。
【０１２５】
図２６に、ｎ＝８の場合の加算回路５０の構成例を示す。
図２６において、この加算回路５０の加算出力Ｖｉ（ΣＶｉn (n=1〜8)) を本発明の閾値演算回路に入力信号として入力する。この場合、閾値演算回路の下限閾値ＶiLは、１つの整流回路の整流出力Ｖijとすれば、７Ｖij＋ＶCC＜ＶiL＜８Ｖij＋ＶCCの範囲に設定すればよい。これにより、全ての入力交流信号Ｓｉ1 〜Ｓｉ8 が論理値１のレベルにある時のみ、閾値演算回路から交流信号が発生する。
【０１２６】
尚、このような整流回路による加算回路の構成は、例えば、国際公開ＷＯ９３／２３７７２や「フェイルセーフ多値論理の光センサ走査回路への適用」（平成５年、電気学会全国大会、６９９）等で公知である。
【０１２７】
次に、本発明の閾値演算回路を利用した自己保持回路について説明する。
図２７は、本発明の自己保持回路の具体的回路構成例を示している。
図２７において、本実施形態の自己保持回路は、図２５に示すＡＮＤゲート回路の出力Ｖｏを倍電圧整流回路６０で整流し、その整流出力Ｖｆを加算回路４０の第１倍電圧整流回路４０Ａの出力端に帰還する構成である。第２倍電圧整流回路４０Ｂの入力端はリセット入力端（又はホールド入力端）となり、第１倍電圧整流回路４０Ａの入力端はトリガ入力端となる。尚、図２５の実施形態と同一要素には同一符号を付してある。倍電圧整流回路６０は、第１及び第２倍電圧整流回路４０Ａ，４０Ｂと同じ構成である。
【０１２８】
次に、図２８に示すタイムチャートに基づいて動作を説明する。
ここで、論理値１で入力信号Ｓｉは振幅（ピーク＝ピーク）Ｖsi、入力信号Ｔｉは振幅（ピーク＝ピーク）Ｖtiの交流信号であり、論理値０では両者とも直流信号であるとする。
【０１２９】
リセット入力端に交流入力信号Ｓｉが入力しない時（論理値０の時）では、整流加算出力である入力Ｖｉは略ＶCCである。時刻ｔ1 で交流入力信号Ｓｉが入力すると（論理値１）、閾値演算回路への入力Ｖｉは略Ｖsi＋ＶCCとなる。ここで、閾値演算回路の下限閾値ＶtLを、Ｖsi＋ＶCC,Ｖti＋ＶCC＜ＶtL＜Ｖsi＋Ｖti＋ＶCC,Ｖsi＋Ｖoi＋ＶCCと設定すれば、時刻ｔ1 〜ｔ2 では閾値演算回路の出力Ｖｏは直流信号（論理値０）である。時刻ｔ2 でトリガ入力端に交流入力信号Ｔｉが入力すると（論理値１）、入力ＶｉはＶsi＋Ｖti＋ＶCCとなり下限閾値ＶtLを越えるので、閾値演算回路の出力Ｖｏが論理値１となり、交流信号（振幅Ｖoi（ピーク＝ピーク）≒ＶCC）が生成される。この交流信号は倍電圧整流回路６０に入力されて整流され、整流出力Ｖｆ＝Ｖoi＋ＶCCが生じて加算回路４０の第１倍電圧整流回路４０Ａの出力端にＯＲ接続で帰還される。時刻ｔ3 でトリガ入力端の交流信号Ｔｉが消滅しても、出力Ｖｏの整流信号Ｖｆが帰還されているので入力ＶｉはＶsi＋Ｖoi＋ＶCC＞ＶtLの状態に維持され、出力Ｖｏ＝１（交流信号) が継続される。時刻ｔ4 で交流入力信号Ｓｉが消滅すると、入力ＶｉはＶoi＋ＶCC＜ＶtLとなり、出力Ｖｏは直流信号（論理値０）になる。
【０１３０】
尚、図２７の自己保持回路に適用する閾値演算回路は、この構成に限定されず、本発明の他の構成の閾値演算回路でも構わないことは言うまでもない。
図２９に、図１１の閾値演算回路を適用した自己保持回路の別の構成例を示す。
【０１３１】
図２９において、トリガ回路１１１及びホールド回路１１２は、どちらも図１１の閾値演算回路と同様の構成である。トリガ回路１１１は、外部からの交流のスイッチング信号Ｓｇにより入力信号Ｖi1を変調して閾値演算を行う。ホールド回路１１２は、トリガ回路１１１の閾値演算の結果発生した交流信号をスイッチング信号Ｓｇ′として入力信号Ｖi2を変調して閾値演算を行う。ホールド回路１１２の出力は、スイッチング信号Ｓｇ′の生成のための電流を供給する。図中、１１３，１１４は、前述した倍電圧整流回路を示し、ＰＣは、倍電圧整流回路１１３の整流出力を、外部の交流スイッチング信号Ｓｇに同期してスイッチングしてスイッチング信号Ｓｇ′を生成するためのフォトカプラである。
【０１３２】
本自己保持回路の動作は、入力信号Ｖi1が設定レベルを満足する時、トリガ回路１１１は出力信号Ｖo1を生成する。この出力信号Ｖo1は、倍電圧整流回路１１３で整流され、スイッチング信号ＳｇによりフォトカプラＰＣを介してスイッチング信号Ｓｇ′が生成される。このスイッチング信号Ｓｇ′により、ホールド回路１１２の入力信号Ｖi2を変調し、入力信号Ｖi2が設定レベルを満足する時、ホールド回路１１２から出力信号Ｖo2が生成される。この出力信号Ｖo2は、倍電圧整流回路１１４で整流されて出力信号Ｖo2′として外部に出力されると共に、倍電圧整流回路１１３の出力側に供給され、スイッチング信号Ｓｇ′の生成のための電流を供給する。従って、入力信号Ｖi1の発生によりスイッチング信号Ｓｇ′が発生し、入力信号Ｖi2の入力により出力信号Ｖo2が発生した後は、トリガ入力としての入力信号Ｖi1が消滅しても、ホールド入力としての入力信号Ｖi2が消滅しない限りは、出力信号Ｖo2の発生が継続する。その後、入力信号Ｖi2が消滅すると、出力信号Ｖo2は消滅してスイッチング信号Ｓｇ′が停止し、トリガ入力である入力信号Ｖi1が再度入力しない限り、スイッチング信号Ｓｇ′は生成されず、出力信号Ｖo2は生成しない。
【０１３３】
図３０に、図２９の自己保持回路を図２０の起動信号発生回路に適用した場合の構成例を示す。
図３０において、この起動信号発生回路におけるトリガ回路１１１′は、図２０における起動スイッチ３１を除いた部分に相当する。
【０１３４】
かかる構成では、起動スイッチ３１がＯＮ（第１接点３１ａがＯＮ）された後にＯＦＦ（第１接点３１ａがＯＦＦで第２接点３１ｂがＯＮ）された時に、電源電圧ＶCCが正常でトリガ回路１１１′から出力信号Ｖo1が発生すると、スイッチング信号Ｓｇ′が発生する。そして、ホールド回路１１２から出力信号Ｖo2が発生し、倍電圧整流回路１１４から出力信号Ｖo2′が発生すると、この出力信号Ｖo2′でスイッチング信号Ｓｇ′を自己保持する。
【０１３５】
【発明の効果】
以上説明したように請求項１〜９、１２〜１４、１６〜１９に記載の発明によれば、外部の交流源からの交流信号に同期した交流出力を得ることができるので、入力信号レベル変化や回路素子の特性変化等に影響を受けることなく、周波数及びデューティ比の安定した交流出力を発生することができる。
【０１３６】
請求項１０，１１に記載の発明によれば、上記効果に加えて、スイッチ手段をトランジスタで構成した時に、トランジスタの故障でスイッチング信号が直接レベル検定手段に入力した場合でも入力信号と無関係にスイッチング信号によってレベル検定回路から論理値１の交流信号が発生することを防止できる。
【０１３７】
請求項１５に記載の発明によれば、上記効果に加えて、閾値演算回路側と出力回路側とを独立した電源にすることが可能となり、閾値演算回路や出力回路のレイアウトの自由度が増大する。
【０１３８】
請求項２０、２１に記載の発明によれば、出力の安定したＡＮＤゲート回路を提供できる。
請求項２２、２３に記載の発明によれば、出力の安定した自己保持回路を提供できる。
【０１３９】
請求項２４〜２６に記載の発明によれば、安全装置等の起動信号発生回路の安全性を向上できる効果がある。
【図面の簡単な説明】
【図１】本発明の閾値演算回路の第１実施形態の構成図
【図２】本発明の閾値演算回路の第２実施形態の構成図
【図３】本発明の閾値演算回路の第３実施形態の構成図
【図４】本発明の閾値演算回路の第４実施形態の構成図
【図５】同上各実施形態のスイッチの具体的回路図
【図６】同上各実施形態のレベル検定回路の具体的回路図
【図７】図１の第１実施形態の具体的回路図
【図８】図３の第３実施形態の具体的回路図
【図９】入力信号が交流信号の場合の具体的回路例を示す図
【図１０】レベル検定回路の出力をフォトカプラを介して出力回路側に伝達する回路例を示す図
【図１１】本発明の閾演算回路の別の実施形態の回路図
【図１２】ツェナーダイオードを利用した本発明の閾値演算回路の構成図
【図１３】スイッチにトランジスタを用いた場合の問題点の説明図
【図１４】入力信号−定電圧の振幅信号をスイッチング信号として用いる構成の回路図
【図１５】ディプレッション型トランジスタを用いた構成の回路図
【図１６】変調手段にバッファ回路を用いた構成の回路図
【図１７】変調手段にバッファ回路を用いた構成の別の回路図
【図１８】ツェナーダイオードを利用した本発明の閾値演算回路の別の構成図
【図１９】図１２と図１８の閾値演算回路を組み合わせた回路図
【図２０】本発明の閾値演算回路を適用した起動信号発生回路の実施形態を示す図
【図２１】起動信号発生回路の別の構成例を示す図
【図２２】本発明のＡＮＤゲート回路の実施形態の構成図
【図２３】図２２の具体的回路例を示す図
【図２４】入力信号が交流信号の場合のＡＮＤゲート回路の構成図
【図２５】図２４の具体的回路例を示す図
【図２６】多入力のＡＮＤゲート回路における加算回路の構成図
【図２７】本発明の自己保持回路の実施形態の構成図
【図２８】図２７の回路の動作タイムチャート
【図２９】自己保持回路の別の実施形態の構成図
【図３０】図２９の自己保持回路を適用した起動信号発生回路の構成図
【図３１】従来の閾値演算回路例を示す図
【図３２】従来の閾値演算回路の別の例を示す図
【符号の説明】
１０、１０′２０ レベル検定回路
１１ 入力ライン
１２ 変調回路
１３ 外部交流源
１４、６０ 倍電圧整流回路
４０、５０ 加算回路
ＳＷａ スイッチ
Ｖｉ 入力信号
Ｖｏ 出力信号
Ｖ１ 変調信号
【発明の属する技術分野】
本発明は、入力信号のレべルを閾値演算し設定レベルにある時に交流信号を発生（論理値１に相当）し、設定レベルにない時には交流信号を発生しない（論理値０に相当）閾値演算回路に関し、特に、アナログ的な閾値演算ができ、入力信号が設定レベルにある時に安定した周波数とデューテイ比の交流信号を発生できる閾値演算回路及びこの閾値演算回路を適用したＡＮＤゲート回路、自己保持回路及び起動信号発生回路に関する。
【０００２】
【従来の技術】
フェールセーフ性が要求される安全装置等における信号処理は、交流信号の存在を論理値１とし交流信号の不在を論理値０として処理し、最終的に、交流信号の閾値演算を行い、所定レベル内にあるか否かを判定して安全か危険かを示す信号を出力する。
【０００３】
このようなフェールセーフな信号処理に適用される従来の閾値演算回路の一例としては、例えば、フェールセーフなウィンドウ・コンパレータ／ＡＮＤゲートがある。この回路構成と動作については，例えば電気学会論文誌(Tran.IEE of Japan) Vol.109-C,No.9,Sep.1989 （窓特性を持つフェールセーフ論理素子を使ったインタロックシステムの一構成法）で示されており、また、U.S.Patent 4,661,880号明細書、U.S.Patent 5,027,114号明細書や特公平１−２３００６号公報においても示されている。
【０００４】
その代表的回路例を図３１に示す。
図３１（Ａ）はレベル検定機能を有するウィンドウ・コンパレータであり、入力ＩのレべルＬＩが、（ｒｌ＋ｒ２＋ｒ３）Ｅ／ｒ３＜ＬＩ＜（ｒ４＋ｒ５）Ｅ／ｒ５（但し、Ｅは回路電源電圧、ｒ１〜ｒ５は抵抗Ｒ１〜Ｒ５の抵抗値）の範囲にあるときに、各トランジスタＱ１〜Ｑ３が、Ｑ２：ＯＦＦ→Ｑ３：ＯＦＦ→Ｑｌ：ＯＮ→Ｑ２：ＯＮ→Ｑ３：ＯＮ→Ｑｌ：ＯＦＦ→Ｑ２：ＯＦＦ→・・・の過程でＯＮ／ＯＦＦ動作を繰り返し自励発振する。
【０００５】
また、同図（Ｂ）は（Ａ）で示されるウィンドウ・コンパレータ２個を従属接続したレベル検定機能とＡＮＤ機能を有する回路で、入力Ｉｌ，Ｉ２のレべルＬＩｌ，ＬＩ２がそれぞれ、（ｒｌ＋ｒ２＋ｒ３）Ｅ／ｒ３＜ＬＩｌ＜（ｒ４＋ｒ５）Ｅ／Ｒｒ、（ｒｌ′＋ｒ２′＋ｒ３′）Ｅ／ｒ３′＜ＬＩ２＜（ｒ４′＋ｒ５′）Ｅ／ｒ５′（但し、Ｅは回路電源電圧、ｒ１′〜ｒ５′は抵抗Ｒ１′〜Ｒ５′の抵抗値）の範囲にあるときに回路は自励発振し、ＬＩｌ及びＬＩ２のいずれか一方でも上記範囲外になると発振は停止する。
【０００６】
また、別の閾値演算回路として、例えば、本出願人により先に提案された特開平８−１６２９４０号公報等に示されたものがあり、これを図３２に示す。
図３２の回路は、例えば交流信号ＶINに基づく包絡線検波回路Ａの出力Ｘ２が電源電圧ＶCCを越えると、別途設けられる交流源からの交流信号を受信しているフォトカプラＰＣｌのスイッチングにより、減流抵抗Ｒを介してスイッチング電流がフォトカプラＰＣ２のフォトダイオードに流れて、フォトカプラＰＣ２のフォトトランジスタがスイッチングして交流信号が発生する（出力が論理値１である）。包絡線検波回路Ａに交流信号ＶINが入力されない時には、包絡線検波回路Ａの出力Ｘ２は略電源電圧ＶCCとなり、フォトカプラＰＣｌがスイッチングしていても、フォトカプラＰＣ２にスイッチング電流が流れず交流信号は発生しない（出力が論理値０である）。尚、包絡線検波回路Ｂは、フォトカプラＰＣ２のフォトトランジスタのスイッチングによる交流信号を倍電圧整流して電源電圧ＶCCより大きい直流信号Ｙを出力する。
【０００７】
【発明が解決しようとする課題】
しかしながら、図３１の閾値演算回路は自励発振回路であり、発振周波数及びデューテイ比は各トランジスタのＯＮ及びＯＦＦ遅延時間により概ね定まるので、トランジスタの特性のばらつき、温度、湿度等によるトランジスタの特性変化、或いは入力信号レベルによって、交流出力の発振周波数やデューテイ比が変動し、安定した交流出力が得られないという問題がある。また、電源枠外処理（回路電源電圧より大きい所定レベルの入力信号が入力した時に交流信号を発生する）を利用しており、入力信号レベルとウィンドウ・コンパレータの閾値が回路電源電圧に比例して共に変化するような関係を満足しなければならない。このため、入力信号の発生回路とウィンドウ・コンパレータは、同一電源を使用しなければならないという制約があり、回路のレイアウトの自由度が低い。
【０００８】
一方、図３２の閾値演算回路は、外部の交流源からの交流信号を利用して発振させる構成であるので、発振周波数及びデューテイ比は回路素子の特性や入力レベルの影響を受けにくく、安定した交流信号を得ることができる。しかし、この回路は、入力信号が回路電源電圧ＶCCより大きいか否か、言い換えれば、入力信号の有り／無しのディジタル的な判定に留まり、入力信号に対するアナログ的な閾値検定機能を持たない。
【０００９】
本発明は上記の事情に鑑みなされたもので、アナログ的な閾値演算が可能で、安定した周波数及びデューティ比の出力交流信号が発生でき、また、回路のレイアウトの自由度の大きい閾値演算回路を提供することを目的とする。また、この閾値演算回路を適用したＡＮＤゲート回路、自己保持回路及び起動信号発生回路を提供する。
【００１０】
【課題を解決するための手段】
このため、請求項１の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を、交流源からのスイッチング信号により変調する変調手段と、該変調手段で生成された変調信号の前記スイッチング信号に同期して変化する信号レベルを閾値と比較してレベル検定し、前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化するとき交流信号を発生するレベル検定手段とを備え、前記入力信号レベルが前記設定レベルにある時に前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化して前記レベル検定手段から交流信号が発生する構成とした。
【００１１】
かかる構成では、交流源からの交流のスイッチング信号によりスイッチングする変調手段により入力信号を変調して後、その変調信号をレベル検定手段によりレベル検定する。入力信号レベルが設定レベルにあれば変調信号に同期した交流信号（論理値１）が発生し、設定レベルになければレベル検定手段から交流信号は発生しない（論理値０）。
【００１２】
請求項２の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を予め設定された閾値と比較してレベル検定し、入力信号が前記閾値以上の時に出力信号を発生するレベル検定手段と、該レベル検定手段の出力信号を、交流源からのスイッチング信号により変調する変調手段と、前記入力信号が前記閾値より高く前記設定レベルにある時に、前記変調手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化に基づいて交流信号を発生する交流信号発生手段とを備えて構成した。
【００１３】
かかる構成では、入力信号がレベル検定手段の閾値より高く設定レベルにあればレベル検定手段から出力信号が発生する。この出力信号を、交流源からのスイッチング信号で変調手段で変調することで、変調信号に同期した交流信号が交流信号発生手段から発生するようになる。
【００１４】
請求項３のように、交流信号発生手段にフォトカプラを用いるとよい。
前記変調手段は、具体的には、請求項４に記載のように、一端側が前記入力信号が印加される入力ラインに接続し、他端側が定電圧供給ラインに接続するスイッチ手段を備え、該スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である。この場合、請求項５に記載のように、前記入力ラインの入力端と前記スイッチ手段の接続点との間に介装した第１抵抗と、前記入力ラインと前記スイッチ手段との間に介装した第２抵抗を備える構成とするとよい。
【００１５】
また、請求項１に記載の発明では、前記変調手段は、請求項６に記載のように、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、一端側が前記スイッチ手段と前記レベル検定手段の入力端との間の前記入力ラインに接続し、他端側が定電圧供給ラインに接続する第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成とすることができる。また、請求項７に記載のように、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、前記入力ラインに前記第１抵抗及びスイッチ手段の直列回路と並列に接続した第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成とすることもできる。
【００１６】
前記スイッチ手段は、請求項８に記載のように、前記交流源からのスイッチング信号の入力によりスイッチングするフォトカプラであることが好ましい。
かかる構成では、外部電源側とレベル検定手段の入力側とを絶縁できる。
【００１７】
前記スイッチ手段を、請求項９に記載のように、トランジスタとすれば、高速でスイッチングさせることが可能となる。
スイッチ手段にトランジスタを使用した場合、請求項１０のように、スイッチング信号が、前記入力信号と前記定電圧供給ラインの電圧との間の範囲の振幅を有するようにするか、請求項１１のように、トランジスタに入力するスイッチング信号に、レベル検定手段の閾値と交差しない信号を用いるとよい。
【００１８】
かかる構成では、トランジスタの故障でスイッチング信号が直接にレベル検定手段に入力した場合に、入力信号に関係なくスイッチング信号によってレベル検定手段から交流信号が発生してしまうという問題は生じない。
【００１９】
請求項１２のように、前記変調手段は、前記交流源のスイッチング信号を入力して前記入力信号が印加される入力ラインに供給するバッファ回路を備える構成としてもよい。
【００２０】
前記バッファ回路が、請求項１３のように入力信号に比例した振幅の信号を供給する構成としてもよい。
請求項１、４〜１３に記載の発明では、前記レベル検定手段を、請求項１４に記載のようにコンパレータで構成する。この場合、請求項１５に記載のように、コンパレータの交流出力をフォトカプラを介して出力回路側に伝達する構成とするとよい。
【００２１】
かかる構成では、出力回路側と閾値演算回路側の各電源を独立でき、閾値演算回路のレイアウトの自由度を増す。
また、レベル検定手段は、請求項１６に記載のように、ツェナーダイオードと、該ツェナーダイオードの出力によりスイッチングして交流信号を発生するフォトカプラとを備えて構成してもよい。
【００２２】
この構成の場合も、閾値演算回路のレイアウトの自由度を増す。
レベル検定手段は、請求項１７に記載のように、入力信号の供給する電流のみでレベル検定する構成としてもよい。この場合、請求項１８に記載のように、ツェナーダイオードで構成するとよい。
【００２３】
請求項１９の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を予め設定された第１の閾値と比較してレベル検定し、入力信号が前記第１の閾値以上の時に出力信号を発生する第１ツェナーダイオードと、外部の交流源から入力するスイッチング信号によりスイッチングして前記第１ツェナーダイオードの出力信号を変調するスイッチング手段と、前記入力信号が前記第１の閾値より高く前記設定レベルにある時に、前記スイッチング手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化によりスイッチングする第１フォトカプラと、該第１フォトカプラのスイッチング動作により変調された前記入力信号の変調信号を予め設定された第２の閾値と比較してレベル検定し、変調信号レベルが前記第２の閾値以上の時に出力信号を発生する第２ツェナーダイオードと、該第２ツェナーダイオードの出力信号が入力する第２フォトカプラとを備え、前記入力信号レベルが前記設定レベルにある時に、前記第２ツェナーダイオードに入力する変調信号レベルが、第１フォトカプラのスイッチング動作に同期して前記第２の閾値に対して高い値と低い値に交互に変化して前記第２フォトカプラから交流信号が発生する構成とした。
【００２４】
請求項２０の発明のＡＮＤゲート回路は、請求項１〜１９のいずれか１つに記載の閾値演算回路をｎ個設け、次段の閾値演算回路の変調手段には、交流源に代えて前段の閾値演算回路の交流出力をスイッチング信号として入力してｎ個の閾値演算回路を従属接続して構成した。
【００２５】
請求項２１の発明のＡＮＤゲート回路は、交流入力信号をそれぞれ整流する複数の整流回路を備え、初段の整流回路の整流出力を次段の整流回路の整流出力に順次加算し全ての交流入力信号の加算値を最終段の整流回路から出力する加算回路を設け、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給する構成とした。
【００２６】
請求項２２の発明の自己保持回路は、請求項１〜１９のいずれか１つに記載の閾値演算回路を２個設け、一方の閾値演算回路をトリガ回路とし、他方の閾値演算回路をホールド回路とし、前記トリガ回路の出力とホールド回路の出力の論理和出力に基づいて生成される交流信号を、前記ホールド回路のスイッチング信号とする構成とした。
【００２７】
請求項２３に記載の自己保持回路は、交流入力信号をそれぞれ整流する２つの整流回路を備え、初段の整流回路の整流出力を後段の整流回路の整流出力に加算し２つの交流入力信号の加算値を後段の整流回路から出力する加算回路を有し、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給すると共に、前記加算回路の後段整流回路の入力端をホールド入力端とし、前段整流回路の入力端をトリガ入力端とし、前記閾値演算回路の交流出力信号を整流した後に前記前段整流回路の出力端に帰還する構成とした。
【００２８】
請求項２４に記載の起動信号発生回路は、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチと、該起動スイッチが押された時にＯＮする第１接点を介して充電され前記起動スイッチを戻した時にＯＮする第２接点を介して放電して出力信号を出力するコンデンサと、該出力信号を入力信号として閾値演算する請求項１〜１９のいずれか１つに記載の閾値演算回路とを備え、該閾値演算回路の出力を起動信号とするよう構成した。
【００２９】
かかる構成では、起動スイッチの両接点が正常に動作し、且つ、起動信号レベルが設定レベルにある時のみ、閾値演算回路から交流信号が発生するようになる。
【００３０】
請求項２５に記載の起動信号発生回路は、電源電圧レベルを閾値演算する請求項１９に記載の第１の閾値演算回路と、該第１の閾値演算回路の交流出力を交流源からのスイッチング信号とする請求項１９に記載の第２の閾値演算回路とを備え、運転ボタンのＯＮ動作に基づいて発生する出力信号のレベルを、前記第２の閾値演算回路でレベル検定し、第２の閾値演算回路の出力を起動信号とする構成とした。
【００３１】
請求項２６に記載の起動信号発生回路は、請求項２２の自己保持回路のトリガ回路に、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチを接続し、該起動スイッチのＯＮ／ＯＦＦ動作に伴って発生する出力信号が設定レベルにあり、且つ、ホールド回路の入力信号レベルが設定レベルにある時のみ、起動信号を発生する構成とした。
【００３２】
【発明の実施の形態】
以下に、本発明の閾値演算回路の実施形態を図面に基づいて説明する。
図１は、本発明に係る閾値演算回路の第１実施形態の回路構成図を示す。
【００３３】
図１において、レベル検定手段としてのレベル検定回路１０は、電源電圧ＶCCより高レべルの閾値Ｖｔを有しており、入力信号Ｖｉが閾値Ｖｔより高い時に出力Ｖｏが例えばＧＮＤレべルとなり、入力信号Ｖｉが閾値Ｖｔ以下の時には出力ＶｏはＶCCレベルになる。尚、以下では上記の入出力関係で説明するが、逆の関係、即ち、入力信号Ｖｉが閾値Ｖｔより高い時にレベル検定回路の出力ＶｏがＶCCレべルとなり、入力信号Ｖｉが閾値Ｖｔ以下の時には出力ＶｏがＧＮＤレベルになるようにしても動作上差し支えない。
【００３４】
スイッチＳＷａは、一端側が入力信号Ｖｉの入力ライン１１に接続し、他端側が、定電圧Ｖａの供給ラインに接続する。そして、別途設けられた（図示せず）外部の交流源からのスイッチング信号Ｓｇに同期してＯＮ／ＯＦＦし、入力信号Ｖｉを変調して変調信号Ｖ１を生成してレベル検定回路１０に入力するもので、変調手段を構成する。前記入力信号Ｖｉは直流信号であり、入力ライン１１に介装された抵抗Ｒ10を介してスイッチＳＷａで変調されてレベル検定回路１０に入力される。
【００３５】
次に、図１の第１実施形態の動作を説明する。
この回路では、スイッチＳＷａがＯＮしている時には、レベル検定回路１０に入力する変調信号Ｖｌは電圧Ｖａとなる。スイッチがＯＦＦしている時には、ＧＮＤレべルから見たレベル検定回路１０の入力インピーダンスをＲｃとすれば、Ｖｌ＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）となる（ｒ10は、抵抗Ｒ10の抵抗値）。
【００３６】
ここで、Ｖａ＜Ｖｔ（Ｖｔ：レベル検定回路１０の閾値電圧）の場合には、スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力Ｖｏが交流となるには、スイッチＳＷａがＯＦＦした時のＶｌが、Ｖ１＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）＞Ｖｔにならなければなず、Ｖｉ＞（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃを満足しなければならない。従って、Ｖａ＜Ｖｔの場合には、図１の閾値演算回路は下限閾値を持つことになる。前記下限閾値ＶtiL は、Ｒｃ・ＶtiL ／（ｒ10＋Ｒｃ）＝Ｖｔより、ＶtiL ＝（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃとなる。そして、入力信号ＶｉがＶｉ＞ＶtiL の時、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのＯＮ／ＯＦＦ動作に同期して、レベル検定回路１０の出力ＶｏはＶCC／ＧＮＤを交互にとり、出力ＶｏはスイッチＳＷａのスイッチングに同期した交流信号（論理値１）になる。一方、Ｖｉ≦ＶtiL である場合には、スイッチＳＷａがＯＮ／ＯＦＦ動作してもレベル検定回路１０の出力Ｖｏは固定値（ＶCCのまま）で変化せず、出力は直流信号（論理値０）となる。
【００３７】
次に、Ｖａ＞Ｖｔの場合には、スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力Ｖｏが交流になるには、スイッチＳＷａがＯＦＦした時のＶｌが、Ｖ１＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）＜Ｖｔにならなければならず、Ｖｉ＜（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃを満足しなければならない。従って、Ｖａ＞Ｖｔの場合には、図１の閾値演算回路は上限閾値を持つことになる。前記上限閾値ＶtiH は、Ｒｃ・ＶtiH ／（ｒ10＋Ｒｃ）＝Ｖｔより、ＶtiH ＝（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃとなる。そして、入力信号ＶｉがＶｉ＜ＶtiH の時、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのＯＮ／ＯＦＦ動作に同期して、レベル検定回路１０の出力ＶｏはＶCC／ＧＮＤを交互にとる交流信号になる。一方、Ｖｉ≧ＶtiH の場合は、スイッチＳＷａがＯＮ／ＯＦＦ動作してもレベル検定回路１０の出力Ｖｏは固定値（ＧＮＤのまま）で変化せず、交流信号は出力されない。
【００３８】
以上のように、図１の構成の閾値演算回路では、レベル検定回路１０の閾値Ｖｔに対する電圧Ｖａの値を選択することにより、下限の閾値演算と上限の閾値演算を選択できる。
【００３９】
図２は、図１と同様に上限／下限の閾値演算を選択可能な別の実施形態の回路構成例である。尚、図１と同一要素には同一符号を付して説明を省略する。
図２の実施形態は、入力信号Ｖｉの入力ライン１１に順次、第１抵抗Ｒ１０とスイッチＳＷａを介装すると共に、一端がスイッチＳＷａとレベル検定回路１０の入力端との間に接続し、他端が電圧Ｖａの供給ラインに接続する第２抵抗Ｒ11を設ける構成である。この場合、第１及び第２抵抗Ｒ10，Ｒ11とスイッチＳＷａとで変調手段としての変調回路１２が構成される。
【００４０】
次に、図２の回路の動作を説明する。
スイッチＳＷａがＯＦＦの時、レベル検定回路１０の入力Ｖｌ（変調信号）は、Ｖｌ（ＯＦＦ）＝Ｖａ・Ｒｃ／（ｒ11＋Ｒｃ）となる。スイッチＳＷａがＯＮの時、入力Ｖ１は、Ｖｌ（ＯＮ）＝（ｒ11・Ｒｃ・Ｖｉ＋ｒ10・Ｒｃ・Ｖａ）／（ｒ10・ｒ11＋ｒ10・Ｒｃ＋ｒ11・Ｒｃ）となる。説明を簡単にするために、ここではＲｃ≫ｒ10、ｒ11とおくと、Ｖｌ（ＯＦＦ）≒Ｖａ、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）となる。
【００４１】
今、Ｖｌ（ＯＦＦ）≒Ｖａ＜ＶｔであるようにＶａを定めると、レベル検定回路１０の出力Ｖｏが交流信号となるには、スイッチＳＷａのＯＮ時の入力Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）＞Ｖｔでなければならない。従って、図２の回路は、図１と同様に下限閾値ＶtiL ＝Ｖｔ＋（Ｖｔ−Ｖａ）ｒ10／ｒ11を持つ閾値演算回路となる。
【００４２】
一方、Ｖｌ（ＯＦＦ）≒Ｖａ＞ＶｔであるようにＶａを定めると、レベル検定回路１０の出力Ｖｏが交流信号となるには、スイッチＳＷａのＯＮ時の入力Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）＜Ｖｔでなければならない。この場合、図２の回路は、上限閾値ＶtiH ＝Ｖｔ＋（Ｖｔ−Ｖａ）ｒ10／ｒ11を持つ閾値演算回路となる。
【００４３】
以上のように、図２の回路構成の場合も、電圧Ｖａの値により、下限の閾値演算と上限の閾値演算を選択できる。
次に、図３に第３実施形態の回路図を示す。これは、上限／下限の両閾値を持つ閾値演算回路の例である。
【００４４】
図３において、本実施形態回路では、第１抵抗Ｒ10とレベル検定回路１０の入力端との間の入力ライン１１に、スイッチＳＷａと第２抵抗Ｒ11の直列回路を接続する構成とする。
【００４５】
次に動作を説明する。
図２の場合と同様に、変調回路１２のスイッチＳＷａがＯＦＦの時には、Ｖｌ（ＯＦＦ）＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）となり、スイッチＳＷａがＯＮの時には、Ｖｌ（ＯＮ）＝（ｒ11・Ｒｃ・Ｖｉ＋ｒ10・Ｒｃ・Ｖａ）／（ｒ10・ｒ11＋ｒ10・Ｒｃ＋ｒ11・Ｒｃ）となる。前述と同様にＲｃ≫ｒ10、ｒ11とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）となる。
【００４６】
更に、ここではＶｉはＶCC＜Ｖｉ＜２ＶCCの範囲をとるものとする。例えば、Ｖａ＝ＶCC（即ち、Ｖａ＜Ｖｉmin）とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・ＶCC）／（ｒ10＋ｒ11）となる。入力信号Ｖｉのレべルに応じた回路挙動を見ると、Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｔでは、スイッチＳＷａがＯＮ／ＯＦＦしてもレベル検定回路１０の出力ＶｏはＶCCに固定される。また、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・ＶCC）／（ｒ10＋ｒ11）＞Ｖｔでは、スイッチＳＷａがＯＮ／ＯＦＦしてもレベル検定回路１０の出力ＶｏはＧＮＤに固定される。スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力ＶｏがＶCC／ＧＮＤの交流信号となる範囲は、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｔ＞Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・ＶCC）／（ｒ10＋ｒ11）である。従って、下限閾値ＶtiL 及び上限閾値ＶtiH は、Ｖｌ（ＯＦＦ）≒ＶtiL ＝Ｖｔ及びＶｌ（ＯＮ）≒（ｒ11・ＶtiH ＋ｒ10・ＶCC）／（ｒ10＋ｒ11）＝Ｖｔより、それぞれ、ＶtiL ＝Ｖｔ、ＶtiH ＝Ｖｔ＋（Ｖｔ−ＶCC）ｒ10／ｒ11となる。以上から、図３の回路は、入力信号Ｖｉが上記ＶtiL 〜ＶtiH の範囲内である時のみレベル検定回路１０から交流信号の出力Ｖｏを生成するウィンドウ・コンパレータの機能を持つ。
【００４７】
因みに、Ｖａ＝２ＶCC（即ち、Ｖａ＞Ｖｉmax）とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２ＶCC）／（ｒ10＋ｒ11）となる。上述と同様に、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２ＶCC）／（ｒ10＋ｒ11）＜Ｖｔ、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｔではいずれも出力Ｖｏは固定される。Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｔ＜Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２ＶCC）／（ｒ10＋ｒ11）の範囲でのみレベル検定回路１０の出力ＶｏにスイッチＳＷａのＯＮ／ＯＦＦに同期した交流信号が現れる。下限閾値ＶtiL 及び上限閾値ＶtiH は、Ｖｌ（ＯＮ）≒（ｒ11・ＶtiL ＋ｒ10・２ＶCC）／（ｒ10＋ｒ11）＝Ｖｔ及びＶｌ（ＯＦＦ）≒ＶtiH ＝Ｖｔより、それぞれ、ＶtiL ＝Ｖｔ−（２ＶCC−Ｖｔ）ｒ10／ｒ11、ＶtiH ＝Ｖｔとなる。以上から、入力信号Ｖｉが上記ＶtiL 〜ＶtiH の範囲内である時のみレベル検定回路１０から交流信号の出力Ｖｏを生成するウィンドウ・コンパレータの機能を持つ。
【００４８】
このように、図３の構成では、上限と下限の各閾値範囲を持つ閾値演算回路となる。
図４には、下限と上限の閾値を有する別の回路構成例を示す。
【００４９】
図４の回路は、入力信号Ｖｉの入力端とレベル検定回路１０の入力端との間の入力ライン１１に順次介装される第１抵抗Ｒ10及びスイッチＳＷａの直列回路と並列に第２抵抗Ｒ11を入力ライン１１に接続する構成である。
【００５０】
次に動作を説明する。
スイッチＳＷａがＯＦＦの時、入力Ｖｌ（ＯＦＦ）＝Ｖｉ・Ｒｃ／（ｒ11＋Ｒｃ）となり、スイッチＳＷａがＯＮの時、入力Ｖｌ（ＯＮ）＝Ｖｉ・Ｒｃ／（ｒ10‖ｒ11十Ｒｃ）（ここで、ｒ10‖ｒ11＝ｒ10・ｒ11／（ｒ10＋ｒ11）である）となる。Ｖｌ（ＯＦＦ）＜Ｖｌ（ＯＮ）であるので、Ｖｌ（ＯＦＦ）＞Ｖｔ又はＶｌ（ＯＮ）＜Ｖｔでは、レベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、図４の回路では、Ｖｌ（ＯＦＦ）＜Ｖｔ＜Ｖｌ（ＯＮ）の時、即ち、（ｒ10‖ｒ11＋Ｒｃ）Ｖｔ／Ｒｃ＜Ｖｉ＜（ｒ10＋ｒ11）Ｖｔ／Ｒｃの範囲でのみ、スイッチＳＷａのスイッチング動作に同期してレベル検定回路１０の出力Ｖｏに交流信号が現れる。尚、図４の回路の下限閾値はＶtiL ＝（ｒ10‖ｒ11＋Ｒｃ）Ｖｔ／Ｒｃであり、上限閾値はＶtiH ＝（ｒ10＋ｒ11）Ｖｔ／Ｒｃである。
【００５１】
このように、入力信号Ｖｉを外部の交流源からのスイッチング信号Ｓｇにより変調し、この変調信号をレベル検定する構成とすれば、外部の交流源のスイッチング信号に同期した交流出力となり、周波数及びデューティ比の安定した交流出力信号を得ることができる。そして、入力信号の閾値演算をアナログ的に行うことができる。また、入力信号発生源とレベル検定手段が別電源にできるので、閾値演算回路や入力信号発生源のレイアウトの自由度が増大するという効果を有する。
【００５２】
図５は、上述した図１〜図４の回路に適用するスイッチＳＷａの具体例であり、（Ａ）はフォトカプラを用いる例、（Ｂ）はトランジスタを用いる例である。図（Ａ）のスイッチ回路では、フォトカプラＰＣ10は、発光ダイオードＰＤａとフォトトランジスＰＴａを備え、前記発光ダイオードＰＤａには、外部の交流源１３よりスイッチング信号Ｓｇが抵抗Ｒａを介して供給する。
【００５３】
例えば、スイッチング信号ＳｇがＨレべルの時は発光ダイオードＰＤａに電流が流れて発光しフォトトランジスＰＴａはＯＮする。スイッチング信号ＳｇがＬレべルの時は発光ダイオードＰＤａに電流が流れずフォトトランジスＰＴａはＯＦＦする。従って、フォトトランジスタＰＴａがスイッチング信号Ｓｇに同期してＯＮ／ＯＦＦすることで、入力信号Ｖｉを変調して変調信号Ｖ１が生成される。
【００５４】
図（Ｂ）のスイッチ回路では、交流源１３からのスイッチング信号ＳｇはコンデンサＣａでレべル変換されて抵抗Ｒa1に伝達される。スイッチング信号ＳｇがＨレベルの時は、図中のＡ点より高いレべルがＢ点に生じ、トランジスタＴｒに抵抗Ｒa1を介してべース電流が供給されてトランジスタＴｒはＯＮする。スイッチング信号ＳｇがＬレベルになると、Ｂ点はＡ点と略同レべルとなりべース電流が供給されずトランジスタＴｒはＯＦＦする。この回路の場合も、スイッチング信号Ｓｇに同期してトランジスタＴｒがＯＮ／ＯＦＦすることで、入力信号Ｖｉを変調して変調信号Ｖ１が生成される。尚、抵抗Ｒa2はトランジスタＴｒのＯＦＦ状態を安定させるために設けたものであり、ダイオードＤａはスイッチング信号ＳｇがＬレべルの時にコンデンサＣａを速やかに充電できるように設けてある。
【００５５】
図５の（Ａ）、（Ｂ）いずれのスイッチ回路の場合も、各素子に故障が生じた場合には、フォトトランジスＰＴａ及びトランジスタＴｒのスイッチング動作が停止し、ＯＮ状態或いはＯＦＦ状態に固定される。
【００５６】
図６は、図１〜図４のレベル検定回路に適用可能なコンパレータの具体的回路例である。
同図（Ａ）の回路構成において、ツェナーダイオードＺＤのツェナー電圧をＶzd、トランジスタＴrc1 （ここではＮＰＮトランジスタ）のエミッタ−べース間のＯＮ電圧をＶbeとして、入力閾値電圧Ｖｔを求めてみる。コンパレータ（レベル検定回路）１０の出力ＶｏレベルがＶCC→ＧＮＤへ（或いは、ＧＮＤ→ＶCCへ）変化する入力レべルの境界が閾値電圧Ｖｔであり、この回路ではトランジスタＴrc1 のＯＦＦ→ＯＮ（或いは、ＯＮ→ＯＦＦ）へ変化する境となる入力レべルがＶｔとなる（即ち、入力Ｖ１レべルを増加させて行きトランジスタＴrc1 がＯＮするための最低電圧がＶｔである）。
【００５７】
この回路では、Ｖｔ＝Ｖzd＋（１＋ｒc1／ｒc2）Ｖbeである（ｒc1、ｒc2は抵抗Ｒc1、Ｒc2の抵抗値）。入力Ｖ１（変調信号）のレベルがＶｔより高い時には、トランジスタＴrc1 はＯＮして出力レべルはＧＮＤレべルになり、入力Ｖ１レべルがＶｔ以下の時には、トランジスタＴrc1 はＯＦＦして出力レべルはＶCCレべルになる。
【００５８】
同図（Ｂ）の回路構成では、閾値電圧Ｖｔは入力Ｖ１レべルを増加させていった時にトランジスタＴrc1 （ここではＰＮＰトランジスタ）がＯＦＦするための最低電圧であり、トランジスタＴrc1 のエミッタ−ベース間のＯＮ電圧をＶbe（＞０）とすると、Ｖｔ＝（１＋ｒc1／ｒc2）・（ＶCC−Ｖbe）である。入力Ｖ１レべルがＶｔより高い時にはトランジスタＴrc1 はＯＦＦして出力レべルはＧＮＤレべルになり、入力Ｖ１レべルがＶｔ以下の時にはトランジスタＴrc1 はＯＮして出力レべルはＶCCレべルになる。
【００５９】
図７及び図８に、スイッチＳＷａに図５（Ａ）の回路を用い、レベル検定回路１０に図６（Ｂ）のコンパレータを用いた閾値演算回路の具体的回路構成例をそれぞれ示す。
【００６０】
図７は、図１の構成の閾値演算回路に適用した例であり、図８は、図３の構成の閾値演算回路に適用した例である。尚、図７及び図８の回路では、スイッチＳＷａの他端に供給する電圧Ｖａを電源電圧ＶCCとしてある。
【００６１】
図７及び図８の回路の動作は、上述の説明における電圧Ｖａが電源電圧ＶCCに代わるだけで同じであり、ここでは説明を省略する。
上記各実施形態では、レベル検定の対象となる入力信号Ｖｉが直流の場合について説明したが、レベル検定対象の入力信号が交流信号であってもよい。
【００６２】
交流信号Ｓｉを閾値演算するには、図９に示すように、レベル検定の対象となる交流信号を、整流回路として例えば倍電圧整流回路１４を用いて整流して直流信号に変換して、図１〜図４の前述した各閾値演算回路に入力すればよい。尚、図９は、図８の閾演算回路を用いた場合を示している。
【００６３】
図９において、２つのダイオードＤ11，Ｄ12と２つのコンデンサＣ11，Ｃ12からなる倍電圧整流回路１４の出力Ｖｉ′は、電源電圧ＶCCに交流信号Ｓｉの振幅Ｖsi（ピーク＝ピーク）を加算した直流レべルに略等しくなる（即ち、Ｖｉ′≒Ｖsi＋ＶCC）。その直流出力Ｖｉ′が下限閾値から上限閾値の範囲内である時に、外部の交流源からのスイッチング信号Ｓｇに同期して出力Ｖｏに交流信号が生成される。
【００６４】
ところで、倍電圧整流回路１４の平滑コンデンサＣ12に、図に示すような４端子コンデンサではなく、通常の２端子コンデンサを用いた場合、２端子コンデンサに断線故障が生じると、交流信号Ｓｉが電源レべルＶCCへレべル変換されて出力Ｖｉ′として現れる。この場合、スイッチＳＷａがスイッチングしなくても、この出力Ｖｉ′として現れた交流信号がレベル検定回路１０の閾値を挟んでいる場合には、レベル検定回路１０の出力Ｖｏに交流信号が生じてしまう。このような事態を避けるためには、図示のように平滑コンデンサＣ12に４端子コンデンサを用いればよい。４端子コンデンサＣ12に断線故障が生じた場合、出力Ｖｉ′は略ＶCCレべルとなり、レベル検定回路１０の下限閾値はこのレべルより大なので、レベル検定回路１０の出力Ｖｏは、スイッチＳＷａのスイッチング動作に拘わらず直流信号（論理値０）となる。
【００６５】
閾値演算回路の出力Ｖｏを、図１０に示すように、フォトカプラＰＣ11に供給し、フォトカプラＰＣ11を介して出力回路側に伝達するようにするとよい。
かかる構成によれば、出力回路側の電源と閾値演算回路側の電源にそれぞれ独立した電源を使用することが可能となり、出力回路から離れた位置に閾値演算回路を配置することができ、入力信号発生源と閾値演算回路のレイアウトの自由度が増大するだけでなく、出力回路のレイアウト自由度も増大する。
【００６６】
次に、入力信号から供給される電流だけを用いてレベル検定を行う回路例について説明する。
図１１において、この回路は、入力信号Ｖｉをレベル検定回路１０の電源として入力信号をレベル検定するものである。入力信号Ｖｉは、レベル検定回路１０の電源として供給される一方、フォトカプラによるスイッチＳＷａで外部の交流源からのスイッチング信号Ｓｇによって変調されてレベル検定回路１０でレベル検定される。入力信号Ｖｉが設定レベルを満足する時は、フォトカプラＰＣ11の発光ダイオードがスイッチング信号Ｓｇに同期して通電されてフォトカプラＰＣ11を介して交流信号が生成される。入力信号Ｖｉが設定レベルを満足しない時は、フォトカプラＰＣ11から交流信号が生成されない。ここで、レベル検定回路１０は交流−交流変換の機能を担い、レベル検定回路１０の交流入力レベルが設定条件を満足する時、交流信号を伝達する。
【００６７】
次に、レベル検定にツェナーダイオードを用いる回路例について説明する。
図１２は、ツェナーダイオードを用いた上限／下限の閾値演算を行う閾値演算回路の構成例を示す。尚、上述の各実施形態と同一要素には同一符号を付してある。
【００６８】
図１２において、本実施形態では、スイッチＳＷａには、図５（Ａ）のフォトカプラＰＣ10を用いている。本実施形態のレベル検定手段としてのレベル検定回路２０は、ツェナーダイオードＴｚとフォトカプラＰＣ12とを備えて構成され、変調信号Ｖ１のレベルがその閾値（この場合ツェナー電圧Ｖｚ）以上の時にフォトカプラＰＣ12を介して交流の出力Ｖｏを発生する。抵抗Ｒ12は、ツェナーダイオードＴｚへの入力電流を制限するための減流抵抗である。
【００６９】
次に動作を説明する。
この回路は、入力信号Ｖｉが、Ｖｚ＜Ｖｉ＜Ｖｚ／αの時に出力Ｖｏが交流信号（論理値１）となり、Ｖｉ≧Ｖｚ／α又はＶｉ≦Ｖｚの時に出力Ｖｏは直流信号（論理値０）となる構成の閾値演算回路である。ここで、Ｖｚはツェナーダイオード電圧、αは、α＝ｒ11／（ｒ10＋ｒ11）である。
【００７０】
Ｖｚ＜Ｖｉ＜Ｖｚ／αの場合、スイッチＳＷａがＯＮした時、レベル検定回路２０の入力である変調信号Ｖ１は、Ｖ１＝αＶｉとなり、αＶｉ＜ＶｚであるからツェナーダイオードＴｚはＯＦＦであり、フォトカプラＰＣ12には電流が流れずＯＦＦする。スイッチＳＷａがＯＦＦすると、Ｖ１＝Ｖｉとなり、Ｖｉ＞ＶｚであるからツェナーダイオードＴｚは導通し、フォトカプラＰＣ12に電流が流れてＯＮする。従って、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのスイッチング動作に同期してレベル検定回路２０からは交流の出力Ｖｏが発生する。
【００７１】
Ｖｉ≧Ｖｚ／αの場合、スイッチＳＷａがＯＮしてもαＶｉ≧ＶｚであるからフォトカプラＰＣ12はＯＮしたままとなる。また、Ｖｉ≦Ｖｚの場合は、スイッチＳＷａがＯＦＦしてもＶｉ≦ＶｚであるからフォトカプラＰＣ12はＯＦＦしたままとなる。従って、レベル検定回路２０の出力Ｖｏは、Ｖｚ＜Ｖｉ＜Ｖｚ／αの閾値範囲にある時のみ、スイッチＳＷａのスイッチング動作に同期して交流信号（論理値１）を発生する。この回路は、ツェナーダイオードＴｚがショートすると、スイッチＳＷａのＯＮ／ＯＦＦに拘わらずフォトカプラＰＣ12はＯＮ状態のままとなる。
【００７２】
ところで、上述の各閾値演算回路のスイッチＳＷａの具体例として、図５（Ａ）、（Ｂ）のフォトカプラとトランジスタを示した。しかし、フォトカプラはＯＮ／ＯＦＦの遅れ時間が一般に大きく高速スイッチングに適さない。一方、トランジスタは高速スイッチングに適しているが、フェールセーフ性を考慮すると次のような問題点がある。
【００７３】
図１の閾値演算回路に図５（Ｂ）の構成を適用した回路を図１３に示してその問題点を説明する。尚、Ｖａ＝ＶCCとしている。
図１３のトランジスタＴｒはエンハンスメント型であるので、このトランジスタＴｒのＯＮ／ＯＦＦ閾値電圧（ベース−エミッタ間電圧）は正である。尚、ＭＯＳＦＥＴでも同様である。従って、交流源１３から出力される振幅０−ＶCCの電源枠内レベルのスイッチング信号Ｓｇを、コンデンサＣａで振幅ＶCC−２ＶCCの電源枠外レベルのスイッチング信号Ｓｇ′にレベル変換してトランジスタＴｒのベースに供給する。トランジスタＴｒは、Ｓｇ′＝ＶCCの時ＯＦＦし、Ｓｇ′＝２ＶCCの時ＯＮする。ここで、レベル検定回路１０の閾値ＶｔがＶCC＜Ｖｔ＜２ＶCCの範囲に設定されている。トランジスタＴｒの故障でスイッチング信号Ｓｇ′が図中の点線で示すようにレベル検定回路１０に直接伝達されると、入力信号Ｖｉのレベルに関係なく、スイッチング信号Ｓｇ′に同期してレベル検定回路１０から交流の出力Ｖｏが発生する虞れがある。定電圧Ｖａがレベル検定回路１０の閾値電圧Ｖｔより低い設定でエンハンスメント型のトランジスタをスイッチＳＷａに用いるとこのような問題が発生する虞れがある。
【００７４】
この問題を解消する高速スイッチング手段の構成例を以下に示す。
図１４（Ａ）、（Ｂ）は、交流源から発生するスイッチング信号Ｓｇの振幅を、入力信号Ｖｉと定電圧供給ラインの電圧Ｖａとの間の範囲に設定する構成とした例であり、（Ａ）は図１の回路に適用した例であり、（Ｂ）は図３の回路に適用した例である。尚、（Ｂ）図では定電圧Ｖａ＝ＶCCとしてある。
【００７５】
図１４（Ａ）、（Ｂ）において、スイッチング信号Ｓｇを発生する交流源としてのスイッチング信号発生回路１３′を、電源として入力信号ＶｉとＶａ（図（Ｂ）ではＶCC）を供給する構成とし、スイッチング信号ＳｇとしてＶａ（図（Ｂ）ではＶCC）−Ｖｉの範囲の振幅の信号を出力する。
【００７６】
かかる構成では、トランジスタＴｒは、スイッチング信号ＳｇがＶｉの時ＯＮし、Ｖａ又はＶCCの時ＯＦＦし、変調信号Ｖ１がレベル検定回路１０に入力する。トランジスタＴｒの故障でスイッチング信号Ｓｇが直接レベル検定回路１０に入力しても、どちらも入力信号Ｖｉが伝達されるだけであり、入力信号Ｖｉが閾値電圧Ｖｔより低ければレベル検定回路１０から交流の出力は発生せず問題はない。
【００７７】
上述の問題を解決する高速スイッチング手段の別の構成例としては、スイッチング信号Ｓｇに、レベル検定回路１０の閾値Ｖｔと交差しない信号を用いる構成がある。
【００７８】
図１５に、この構成を図３の回路に適用した例を示す。尚、Ｖａ＝ＶCCとしてある。
図１５において、スイッチＳＷａに、ｎタイプのディプレッション型ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）トランジスタＴｒを用い、ソースを定電圧ラインに接続しドレインを入力信号ラインに接続している。ｎタイプのディプレッション型トランジスタＴｒは、トランジスタのＯＮ／ＯＦＦ閾値電圧（ＦＥＴではゲート−ソース間電圧Ｖｔｇｓ）は負である。従って、この回路では、スイッチング信号ＳｇがＶｔｇｓ（＜ＶCC）より大きい時にトランジスタＴｒはＯＮし、スイッチング信号ＳｇがＶｔｇｓ（＜ＶCC）より小さい時にトランジスタＴｒはＯＦＦするので、スイッチング信号Ｓｇとして、例えばＧＮＤ−ＶCCの振幅を有する信号を利用できる。
【００７９】
即ち、Ｓｇ≦Ｖａとすることができ、レベル検定回路１０の閾値電圧ＶｔがＶｔ＞Ｖａの関係にあれば、スイッチング信号Ｓｇが閾値Ｖｔと交差することはなく、スイッチング信号Ｓｇが直接レベル検定回路１０に入力する故障が発生したとしても、レベル検定回路１０から交流の出力Ｖｏが発生することはない。また、図１５の構成では、図５（Ｂ）のようにスイッチング信号Ｓｇを信号Ｓｇ′にレベル変換するための回路を省くことができる利点がある。
【００８０】
尚、Ｖｔ＜Ｖａの設定関係にある場合には、ｐタイプのディプレッション型トランジスタを用いれば、トランジスタのＯＮ／ＯＦＦ閾値電圧は正であるのでＶａ≦Ｓｇとすることができ、同様にスイッチング信号Ｓｇと閾値Ｖｔが交差しないようにできる。ディプレッション型のＭＯＳＦＥＴを用いても同様に構成できる。
【００８１】
スイッチング信号Ｓｇによって入力信号を変調する手段として、フォトカプラやトランジスタのスイッチ手段を示したが、バッファ回路を用いても良い。バッファ回路を用いた構成例を図１６に示す。
【００８２】
図１６は、図３の回路に適用した例である。
図１６において、本実施形態の変調回路１２′は、図３の変調回路１２のスイッチＳＷａに代えてバッファ回路Ｂを設けた。バッファ回路Ｂは、スイッチング信号Ｓｇを入力しＶａ１−Ｖａ２の振幅（Ｖａ１＞Ｖａ２）のスイッチング信号Ｓｇ′を出力し、抵抗Ｒ11に供給する。
【００８３】
次に動作を説明する。
レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝Ｖａ１の時、Ｖｌ（Ｖａ１）＝（Ｖｉ／ｒ10＋Ｖａ１／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）であり、Ｓｇ′＝Ｖａ２の時、Ｖｌ（Ｖａ２）＝（Ｖｉ／ｒ10＋Ｖａ２／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）である。ここで、ｒ10‖ｒ11‖Ｒｃ＝１／（１／ｒ10＋１／ｒ11＋１／Ｒｃ）である。Ｖａ１＞Ｖａ２であるから、Ｖ１（Ｖａ１）＞Ｖｌ（Ｖａ２）であり、レベル検定回路１０の閾値電圧Ｖｔに対して、Ｖｔ＞Ｖ１（Ｖａ１）或いはＶｌ（Ｖａ２）＞Ｖｔの関係にある時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、この回路はＶ１（Ｖａ１）＞Ｖｔ＞Ｖｌ（Ｖａ２）の時、即ち、ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ１／ｒ11）＜Ｖｉ＜ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）の範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。即ち、図１６の回路は、下限閾値ＶtiL＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ１／ｒ11）、上限閾値ＶtiH＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）を有する。
【００８４】
ここで、Ｒｃ≫ｒ10、ｒ11とおき、更に、Ｖｉ＞ＶCC，Ｖａ１＝ＶCC，Ｖａ２＝０Ｖ（ＧＮＤ）とおくと、下限閾値ＶtiL＝（１＋ｒ10／ｒ11）×Ｖｔ−ＶCC×ｒ10／ｒ11、上限閾値ＶtiH＝（１＋ｒ10／ｒ11）×Ｖｔとなる。尚、バッファ回路Ｂの出力インピーダンスは零とする。
【００８５】
尚、スイッチング信号Ｓｇ′に変換せずにスイッチング信号Ｓｇをそのまま抵抗Ｒ11に供給する構成としても構わないことは言うまでもない。
スイッチング信号Ｓｇをそのまま抵抗Ｒ11に供給する構成において、スイッチング信号が入力Ｖｉに比例する構成も考えられる。図１７は、バッファ回路Ｂの出力であるスイッチング信号Ｓｇ′として、ｋＶｉ−Ｖａ２の振幅の信号としている。ここで、ｋＶｉ（ｋは比例定数）は入力Ｖｉに比例し、ｋＶｉ＞Ｖａ２とする。
【００８６】
動作は図１６と同様で、図１６の回路におけるＶａ１をｋＶｉに置き換えれば良い。
即ち、レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝ｋＶｉの時、Ｖｌ（ｋＶｉ）＝（Ｖｉ／ｒ10＋ｋＶｉ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）であり、Ｓｇ′＝Ｖａ２の時、Ｖｌ（Ｖａ２）＝（Ｖｉ／ｒ10＋Ｖａ２／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）である。ｋＶｉ＞Ｖａ２であるから、Ｖ１（ｋＶｉ）＞Ｖｌ（Ｖａ２）であり、レベル検定回路１０の閾値電圧Ｖｔに対して、Ｖｔ＞Ｖ１（ｋＶｉ）或いはＶｌ（Ｖａ２）＞Ｖｔの関係にある時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。この回路は、Ｖ１（ｋＶｉ）＞Ｖｔ＞Ｖｌ（Ｖａ２）の時、即ち、Ｖｔ／（（１／ｒ10＋ｋ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ））＜Ｖｉ＜ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）の範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。即ち、下限閾値ＶtiL＝Ｖｔ／（（１／ｒ10＋ｋ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ））、上限閾値ＶtiH＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）を有する。
【００８７】
Ｒｃ≫ｒ10、ｒ11とおき、Ｖｉ，Ｖｔ＞ＶCC，ｋ＝１，Ｖａ２＝ＶCCとおくと、下限閾値ＶtiL＝Ｖｔ、上限閾値ＶtiH＝（１＋ｒ10／ｒ11）×Ｖｔ−ＶCC×ｒ10／ｒ11となる。尚、バッファ回路Ｂの出力インピーダンスは零とする。
【００８８】
図１７の回路でｒ11＝０の場合、即ち、抵抗Ｒ11がない図１の回路に適用した場合について説明する。
レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝ｋＶｉの時にｋＶｉ、Ｓｇ′＝Ｖａ２の時にＶａ２である。Ｖｔ＞Ｖａ２とすると、Ｖｔ＞ｋＶｉの時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、ｋＶｉ＞Ｖｔの時、即ち、Ｖｉ＞Ｖｔ／ｋの範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。つまり、下限閾値ＶtiL＝Ｖｔ／ｋを持つ。一方、Ｖａ２＞Ｖｔとすると、ｋＶｉ＞Ｖｔの時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、Ｖｔ＞ｋＶｉの時、即ち、Ｖｔ／ｋ＞Ｖｉの範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。つまり、上限閾値ＶtiH＝Ｖｔ／ｋを持つ。
【００８９】
尚、この場合には、上式から判るように、抵抗Ｒ 10 とは無関係であるので抵抗Ｒ10を取り除いても構わない。
図１８（Ａ），（Ｂ）は、本発明の請求項２に対応する閾値演算回路の一実施形態を示すもので、入力信号ＶｉをツェナーダイオードＴｚでレベル検定した後に、変調手段で変調する構成である。
【００９０】
図１８（Ａ）では、レベル検定手段としてのツェナーダイオードＴｚを、入力信号Ｖｉの入力端と第１抵抗Ｒ10との間の入力ライン１１に挿入する構成である。その他は、図１２と同様の構成である。
【００９１】
本実施形態の回路は、入力信号Ｖｉが、ＶLED ＋Ｖｚ＜Ｖｉ＜ＶLED ／α＋Ｖｚの時に出力Ｖｏが交流信号（論理値１）となり、Ｖｉ≧ＶLED ／α＋Ｖｚ又はＶｉ≦ＶLED ＋Ｖｚの時に出力Ｖｏは直流信号（論理値０）となる。ここで、ＶLED は交流信号発生手段としてのフォトカプラＰＣ12の発光ダイオードの降下電圧である。
【００９２】
ＶLED ＋Ｖｚ＜Ｖｉ＜ＶLED ／α＋Ｖｚの場合、スイッチＳＷａがＯＮした時、フォトカプラＰＣ12の発光ダイオードに入力する変調信号Ｖ１は、Ｖ１＝α（Ｖｉ−Ｖｚ）となり、α（Ｖｉ−Ｖｚ）＜ＶLED であるからフォトカプラＰＣ12には電流が流れずＯＦＦする。スイッチＳＷａがＯＦＦすると、Ｖ１＝Ｖｉ−Ｖｚとなり、Ｖｉ−Ｖｚ＞ＶLED であるからフォトカプラＰＣ12に電流が流れてＯＮする。
【００９３】
一方、Ｖｉ≧ＶLED ／α＋Ｖｚの場合、スイッチＳＷａがＯＮしてもα（Ｖｉ−Ｖｚ）≧ＶLED であるからフォトカプラＰＣ12はＯＮしたままとなる。また、Ｖｉ≦ＶLED ＋Ｖｚの場合は、スイッチＳＷａがＯＦＦしてもＶｉ−Ｖｚ≦ＶLED であるからフォトカプラＰＣ12はＯＦＦしたままとなる。
【００９４】
従って、フォトカプラＰＣ12の出力Ｖｏは、ＶLED ＋Ｖｚ＜Ｖｉ＜ＶLED ／α＋Ｖｚの閾値範囲にある時のみ、スイッチＳＷａのスイッチング動作に同期して交流信号（論理値１）を発生する。この回路も、ツェナーダイオードＴｚがショートすると、スイッチＳＷａのＯＮ／ＯＦＦに拘わらずフォトカプラＰＣ12はＯＮ状態のままとなる。
【００９５】
図１８（Ｂ）は、交流信号発生手段としてのフォトカプラＰＣ12の代わりに図中点線で囲んだようにトランジスタＴｒ12を用いた例である。この場合、トランジスタＴｒ12のＯＮ時のベース−エミッタ間電圧をＶbeとおくと、フォトカプラＰＣ12の発光ダイオードの降下電圧ＶLEDをＶbeに置き換えれば図１８（Ａ）の回路と同じことが成り立つ（ただし、抵抗Ｒ13を流れる電流は無視できるものとする）。
【００９６】
尚、以下の説明ではフォトカプラＰＣ12を用いた回路構成の場合について述べるが、トランジスタＴｒ12を用いた場合も、図１９〜図２１の回路についてＶLEDをＶbeに置き換えればそのまま成り立つ。
【００９７】
図１２及び図１８の回路の場合、ツェナーダイオードＴｚがショートした時も、入力信号Ｖｉが、αＶｉ＜ＶLED 且つ、Ｖｉ＞ＶLED の範囲にあると、スイッチＳＷａのスイッチング動作に伴ってフォトカプラＰＣ12がＯＮ／ＯＦＦしてしまうという問題がある。
【００９８】
図１９に、上記の問題を解消するようにした請求項１９に対応する閾値演算回路の構成例を示す。
図１９において、この閾値演算回路は、図１２の回路と図１８の回路とを組み合わせたものである。即ち、図１８の閾値演算回路のフォトカプラＰＣ12を、図１２のスイッチＳＷａとして使用する構成である。ここで、図中、Ｒ 10 ′、Ｒ11′、Ｒ12′は、図１２の各抵抗Ｒ10、Ｒ11、Ｒ12に対応し、Ｔｚ′、ＰＣ12′は、図１２のレベル検定回路２０内のツェナーダイオードＴｚとフォトカプラＰＣ12にそれぞれ対応する。従って、ツェナーダイオードＴｚ，Ｔｚ′が第１及び第２ツェナーダイオード、スイッチＳＷａがスイッチング手段、フォトカプラＰＣ12が第１フォトカプラ、フォトカプラＰＣ12′が第２フォトカプラに、それぞれ相当する。
【００９９】
かかる構成では、入力信号Ｖｉを第１ツェナーダイオードＴｚで閾値演算し、設定レベルにあれば第１フォトカプラＰＣ12から交流信号が発生する。そして、この第１フォトカプラＰＣ12の交流信号をスイッチング信号として、入力信号Ｖｉを変調し、第２ツェナーダイオードＴｚ′に入力し、レベル検定する。レベル検定の結果、入力する変調信号が設定レベルにあれば、第２フォトカプラＰＣ12′から交流信号（論理値１）を発生する。即ち、第１ツェナーダイオードＴｚで下限の閾値を設定し、第２ツェナーダイオードＴｚ′で上限閾値を設定し、下限の閾値演算の出力結果を変調信号として、上限の閾値演算を実行する。
【０１００】
かかる構成によれば、下限と上限の各閾値を独立に設定できるので、ツェナーダイオードＴｚ又はＴｚ′がショートした場合に第２フォトカプラＰＣ12′からの交流信号（論理値１）の発生を防止できる。
【０１０１】
図１９において、下限閾値Ｖｚと上限閾値Ｖｚ′／α′（ここで、α′＝ｒ11′／（ｒ10′＋ｒ11′））の間に、入力信号レベルが存在する場合、フォトカプラＰＣ12′の発光ダイオードの通過電流は、最小で約（Ｖｚ′−Ｖｚ）／ｒ12′である。ツェナーダイオードＴｚとＴｚ′が共にショートした場合、フォトカプラＰＣ12′の出力に交流信号が生成される可能性の存在する入力レベルの範囲は、
ＶLED ＜Ｖｉ＜ｍｉｎ（ＶLED ／α，ＶLED ／α′）・・・（１）
ここに、α＝ｒ11／（ｒ10＋ｒ11）である。
【０１０２】
このとき、フォトカプラＰＣ12′の発光ダイオード通過電流は、（ＶLED ／ｒ12′）・（１−α）／α又は、（ＶLED ／ｒ12′）・（１−α′）／α′である。
【０１０３】
Ｖｚ′−ＶｚをＶLED ×ｍｉｎ（（１−α′）／α′，（１−α）／α）に比較して十分に大きく設定すれば、ツェナーダイオードＴｚとＴｚ′が共にショートし、且つ、入力電圧が上記（１）式で定まる狭い範囲に収まる場合であっても、フォトカプラＰＣ12′の出力電流の発生を抑制することが可能である。
【０１０４】
次に、本発明の閾値演算回路の応用例を示す。
図２０に、前述の閾値演算回路を用いたレベル検定機能付きの機械の起動信号発生回路の例を示す。
【０１０５】
図２０において、この回路は、互いに相補の関係の第１接点３１ａと第２接点３１ｂを有する起動スイッチ３１が正常であることを確認しつつ起動信号を発生する構成である。即ち、前記第１接点３１ａがＯＮした後、第２接点３１ｂがＯＮしたか否かのバックチェックを行い、第２接点３１ｂがＯＮした時に起動信号を発生する。
【０１０６】
起動スイッチ３１が押されて第１接点３１ａがＯＮすると、ダイオードＤ31を介してコンデンサＣ31が充電される。その後、起動スイッチ３１が戻って第２接点３１ｂがＯＮするとコンデンサＣ31が放電される。この放電信号を入力信号Ｖｉとして本発明の閾値演算回路に入力して閾値演算し、設定レベルの時のみ閾値演算回路のフォトカプラＰＣ12から交流（論理値１）の起動信号Ｖｏが発生する構成である。尚、本実施形態では、図１２に示すツェナーダイオードＴｚを使用した閾値演算回路を適用しているが、他の閾値演算回路でもよいことは言うまでもない。
【０１０７】
本実施形態では、放電時の入力信号Ｖｉは２ＶCCのレベルであり、充電時ではＶCCである。従って、Ｖｉ＝２ＶCCの時に交流信号が発生し、Ｖｉ＝ＶCCでは交流信号が発生しないように、α（＝ｒ11／（ｒ10＋ｒ11））とツェナー電圧Ｖｚを、ＶCC＜Ｖｚ＜２ＶCC、且つ、２ＶCC／α＜Ｖｚを満足するように設定する。
【０１０８】
コンデンサＣ31に蓄積された電荷は、第１接点３１ａのＯＦＦ後はダイオードＤ32によって放電される。
図２０で、ツェナーダイオードＴｚがショートした場合、コンデンサＣ31に充電された電荷が放電される過程で、抵抗Ｒ10とＲ11で分圧された信号レベルが、ＶLED とＶLED ／α（α＝ｒ11／（ｒ10＋ｒ11））の範囲となる期間が存在するが、その発生時間は、ツェナーダイオードＴｚが正常な場合に比較して極端に短い。
【０１０９】
図２１に、この種の機械の起動信号発生回路の別の例を示す。
図２１の回路は、図１９の閾値演算回路を適用したものである。
図２１おいて、閾値演算回路１０１、１０２は、図１９に示すもので、閾値演算回路１０１は、電源電圧ＶCCを入力信号としてこの電源電圧ＶCCに対して閾値演算を行い、その出力を閾値演算回路１０２に対する交流のスイッチング信号Ｓｇ′として発生する。閾値演算回路１０２は、運転ボタン１０３がＯＮした時に発生する信号Ｖｉを入力信号としてこの信号Ｖｉに対して閾値演算を行い、最終的な起動信号として出力信号Ｖｏを発生する。尚、コンデンサＣ101、ダイオードＤ101，Ｄ102は、図２０のコンデンサＣ31、ダイオードＤ31，Ｄ32に対応するものである。
【０１１０】
かかる構成では、電源電圧ＶCCが設定レベルを満足すれば、閾値演算回路１０１は、外部の交流のスイッチング信号Ｓｇに同期した交流出力を発生し、閾値演算回路１０２に交流のスイッチング信号Ｓｇ′が入力する。そして、運転ボタン１０３がＯＮした時の信号Ｖｉが設定レベルを満足すれば、閾値演算回路１０２からスイッチング信号Ｓｇ′に同期した交流の出力信号Ｖｏが発生する。信号Ｖｉのレベルは、運転ボタン１０３が押されてＯＮした時、ＶCCから２ＶCCに増加する。閾値演算回路１０２の下限閾値はＶCCと２ＶCCの間に設定される。
【０１１１】
ここで、電源電圧ＶCC自体が昇圧すると、信号Ｖｉのレベルが閾値演算回路１０２の閾値を越えてしまうが、昇圧した電源電圧ＶCCレベルが閾値演算回路１０１の設定レベルを満足しない場合には、閾値演算回路１０１からスイッチング信号Ｓｇ′が発生しないので、閾値演算回路１０２から交流の出力信号Ｖｏは発生しない。従って、電源電圧ＶCCが正常なレベルにある時のみ、出力信号Ｖｏが発生する。
【０１１２】
次に、本発明の閾値演算回路を用いたＡＮＤゲート回路について説明する。
図２２は、図３の閾値演算回路を用いたＡＮＤゲート回路の構成例を示す。尚、その他の閾値演算回路でも同様にＡＮＤゲート回路を構成できることは言うまでもない。
【０１１３】
図２２において、本実施形態のＡＮＤゲート回路は、抵抗Ｒ10，Ｒ11、スイッチＳＷａ1 、レベル検定回路１０からなる第１の閾値演算回路と、抵抗Ｒ20，Ｒ21、スイッチＳＷａ2 、レベル検定回路１０′からなる第２の閾値演算回路とからなり、第１の閾値演算回路１０の出力Ｖｏ1 を、第２の閾値演算回路のスイッチＳＷａ2 のスイッチング信号とする構成である。このＡＮＤゲート回路は、直流の入力信号Ｖi1とＶi2が共にそれぞれ定められた所定レべル範囲内にある時に、第２の閾値演算回路の出力Ｖo2として交流信号（論理値１に相当）を発生する。
【０１１４】
以下で、動作を説明する。
第１の閾値演算回路のスイッチＳＷａ1 は、別途設けられた交流源からのスイッチング信号Ｓｇに同期してスイッチングする。入力Ｖｉ1 が、抵抗Ｒ10、Ｒ11、Ｖａ及びレベル検定回路１０の閾値Ｖｔ1 等で定まる下限閾値Ｖt1L から上限閾値Ｖt1H の範囲内である時に、第１の閾値演算回路の出力Ｖｏ1 として交流信号（論理値１に相当する）が生成される。この交流出力信号Ｖｏ1 は、次段の第２の閾値演算回路のスイッチＳＷａ2 に供給され、スイッチＳＷａ2 は信号Ｖｏ1 に同期してスイッチングする。入力信号Ｖｉ2 が、抵抗Ｒ20、Ｒ21、Ｖａ及びレベル検定回路１０′の閾値Ｖｔ2 等で定まる下限閾値Ｖt2L から上限閾値Ｖt2H の範囲内である時に、その出力Ｖｏ2 として交流信号（論理値１に相当する）が生成される。
【０１１５】
もし、例えば入力Ｖｉ1 が下限閾値Ｖt1L 以下もしくは上限閾値Ｖt1H 以上であると、第１の閾値演算回路の出力Ｖｏ1 は直流信号（論理値０に相当）となり交流信号は生成されない。従って、第２の閾値演算回路のスイッチＳＷａ2 はスイッチされず、ＯＮ状態もしくはＯＦＦ状態に固定される。このため、入力信号Ｖｉ2 がたとえ閾値範囲内にあっても、第２の閾値演算回路の出力Ｖｏ2 は直流信号（即ち、論理値０）となり交流信号は生じない。また、入力信号Ｖｉ1 が閾値範囲内で入力信号Ｖｉ2 が閾値範囲外である時にも、第２の閾値演算回路の出力Ｖｏ2 に交流信号は生成されない。
【０１１６】
このように、図２２の回路は、入力信号Ｖｉ1 とＶｉ2 が共にそれぞれ定められた閾値範囲内（即ち、共に論理値１）である時のみ交流信号が出力される（論理値１が生成される）ＡＮＤゲート回路である。
【０１１７】
尚、閾値演算回路を更に従属接続し、前段の閾値演算回路の出力Ｖｏで次段の閾値演算回路のスイッチＳＷａを駆動するよう構成すれば、多入力のＡＮＤゲート回路を構成でき、多入力のＡＮＤ演算（論理積演算）を行うことができる。
【０１１８】
図２３は、図２２のＡＮＤゲート回路において、第１及び第２の各スイッチＳＷａ1 、ＳＷａ2 として図５（Ａ）のフォトカプラを用い、レベル検定回路１０、１０′として図６（Ｂ）のコンパレータを用いて構成した具体的回路例である。尚、この場合、第１の閾値演算回路の出力Ｖｏ1 に次段のスイッチＳＷａ2 の発光ダイオードを抵抗Ｒa1を介して接続し、この発光ダイオードを出力Ｖｏ1 により駆動することで、スイッチＳＷａ2 のフォトトランジスをスイッチングする構成とする。
【０１１９】
尚、各閾値演算回路の動作は前述と同様であるので説明は省略する。
図２４は、入力信号が共に交流信号である場合のＡＮＤゲート回路の構成例を示し、図３の閾値演算回路を用いた構成例を示す。尚、その他の閾値演算回路でも同様に構成できることは言うまでもない。
【０１２０】
図２４において、本実施形態のＡＮＤゲート回路は、それぞれ２個のコンデンサと２個のダイオードからなりそれぞれの交流入力信号Ｓｉ1 ，Ｓｉ2 を倍電圧整流する第１及び第２倍電圧整流回路４０Ａ，４０Ｂからなる加算回路４０を設ける。加算回路４０は、交流信号Ｓｉ1 を整流する第１倍電圧整流回路４０Ａの整流出力Ｖｉ1 を、交流信号Ｓｉ2 を整流する第２倍電圧整流回路４０Ｂの整流出力Ｖｉ2 に加算してＶｉ1 ＋Ｖｉ2 の加算出力を発生する。この加算出力（Ｖｉ1 ＋Ｖｉ2 ）を閾値演算回路に入力信号Ｖｉとして入力し、閾値演算回路で閾値演算する構成である。
【０１２１】
以下に動作を説明する。
加算回路４０の加算出力レべルＶｉは、交流入力信号Ｓｉ1 ，Ｓｉ2 の論理値１の振幅（ピーク＝ピーク）をそれぞれＶｉ1 、Ｖｉ2 とおくと、Ｖｉ≒Ｖｉ1 ＋Ｖｉ2 ＋ＶCCとなる。下限閾値ＶtLを、Ｖｉ1 ＋ＶCC,Ｖｉ2 ＋ＶCC＜ＶtL＜Ｖｉ1 ＋Ｖｉ2 十ＶCCの範囲に設定すると、交流入力信号Ｓｉ1 、Ｓｉ2 が共に論理値１のレべルで入力されている時にのみ交流信号（論理値１）が出力される。
【０１２２】
図２５は、図２４のＡＮＤゲート回路において、閾値演算回路のスイッチＳＷａに図５（Ａ）のフォトカプラを用い、レベル検定回路１０に図６（Ｂ）のコンパレータを用いた具体的な回路構成例を示している。尚、閾値演算回路の動作は前述と同様であるので説明は省略する。
【０１２３】
尚、図２５で例示した回路のように、上下限閾値を有する閾値演算回路を使用した場合には、下限閾値ＶtL及び上限閾値ＶtHを、例えば、ＶCC＜ＶtL＜Ｖｉ1 ＋ＶCC,Ｖｉ2 ＋ＶCC＜ＶtH＜Ｖｉ1 ＋Ｖｉ2 ＋ＶCCと設定すると、交流入力信号Ｓｉ1 又はＳｉ2 のいずれか一方が入力（論理値１）する時にのみ閾値演算回路から交流出力が生じるようにすることも可能である。
【０１２４】
図２４では、２入力の場合のＡＮＤゲート回路構成を示した。ｎ入力のＡＮＤゲート回路とするには、ｎ個の倍電圧整流回路により加算回路を構成し、ｎ個の交流入力信号が全て論理値１レベルである時の整流加算レべルとｎ個の交流入力信号の内の１つが論理値０のレベルである時の整流加算レべルとの間に、閾値演算回路の下限閾値を設定すればよい。
【０１２５】
図２６に、ｎ＝８の場合の加算回路５０の構成例を示す。
図２６において、この加算回路５０の加算出力Ｖｉ（ΣＶｉn (n=1〜8)) を本発明の閾値演算回路に入力信号として入力する。この場合、閾値演算回路の下限閾値ＶiLは、１つの整流回路の整流出力Ｖijとすれば、７Ｖij＋ＶCC＜ＶiL＜８Ｖij＋ＶCCの範囲に設定すればよい。これにより、全ての入力交流信号Ｓｉ1 〜Ｓｉ8 が論理値１のレベルにある時のみ、閾値演算回路から交流信号が発生する。
【０１２６】
尚、このような整流回路による加算回路の構成は、例えば、国際公開ＷＯ９３／２３７７２や「フェイルセーフ多値論理の光センサ走査回路への適用」（平成５年、電気学会全国大会、６９９）等で公知である。
【０１２７】
次に、本発明の閾値演算回路を利用した自己保持回路について説明する。
図２７は、本発明の自己保持回路の具体的回路構成例を示している。
図２７において、本実施形態の自己保持回路は、図２５に示すＡＮＤゲート回路の出力Ｖｏを倍電圧整流回路６０で整流し、その整流出力Ｖｆを加算回路４０の第１倍電圧整流回路４０Ａの出力端に帰還する構成である。第２倍電圧整流回路４０Ｂの入力端はリセット入力端（又はホールド入力端）となり、第１倍電圧整流回路４０Ａの入力端はトリガ入力端となる。尚、図２５の実施形態と同一要素には同一符号を付してある。倍電圧整流回路６０は、第１及び第２倍電圧整流回路４０Ａ，４０Ｂと同じ構成である。
【０１２８】
次に、図２８に示すタイムチャートに基づいて動作を説明する。
ここで、論理値１で入力信号Ｓｉは振幅（ピーク＝ピーク）Ｖsi、入力信号Ｔｉは振幅（ピーク＝ピーク）Ｖtiの交流信号であり、論理値０では両者とも直流信号であるとする。
【０１２９】
リセット入力端に交流入力信号Ｓｉが入力しない時（論理値０の時）では、整流加算出力である入力Ｖｉは略ＶCCである。時刻ｔ1 で交流入力信号Ｓｉが入力すると（論理値１）、閾値演算回路への入力Ｖｉは略Ｖsi＋ＶCCとなる。ここで、閾値演算回路の下限閾値ＶtLを、Ｖsi＋ＶCC,Ｖti＋ＶCC＜ＶtL＜Ｖsi＋Ｖti＋ＶCC,Ｖsi＋Ｖoi＋ＶCCと設定すれば、時刻ｔ1 〜ｔ2 では閾値演算回路の出力Ｖｏは直流信号（論理値０）である。時刻ｔ2 でトリガ入力端に交流入力信号Ｔｉが入力すると（論理値１）、入力ＶｉはＶsi＋Ｖti＋ＶCCとなり下限閾値ＶtLを越えるので、閾値演算回路の出力Ｖｏが論理値１となり、交流信号（振幅Ｖoi（ピーク＝ピーク）≒ＶCC）が生成される。この交流信号は倍電圧整流回路６０に入力されて整流され、整流出力Ｖｆ＝Ｖoi＋ＶCCが生じて加算回路４０の第１倍電圧整流回路４０Ａの出力端にＯＲ接続で帰還される。時刻ｔ3 でトリガ入力端の交流信号Ｔｉが消滅しても、出力Ｖｏの整流信号Ｖｆが帰還されているので入力ＶｉはＶsi＋Ｖoi＋ＶCC＞ＶtLの状態に維持され、出力Ｖｏ＝１（交流信号) が継続される。時刻ｔ4 で交流入力信号Ｓｉが消滅すると、入力ＶｉはＶoi＋ＶCC＜ＶtLとなり、出力Ｖｏは直流信号（論理値０）になる。
【０１３０】
尚、図２７の自己保持回路に適用する閾値演算回路は、この構成に限定されず、本発明の他の構成の閾値演算回路でも構わないことは言うまでもない。
図２９に、図１１の閾値演算回路を適用した自己保持回路の別の構成例を示す。
【０１３１】
図２９において、トリガ回路１１１及びホールド回路１１２は、どちらも図１１の閾値演算回路と同様の構成である。トリガ回路１１１は、外部からの交流のスイッチング信号Ｓｇにより入力信号Ｖi1を変調して閾値演算を行う。ホールド回路１１２は、トリガ回路１１１の閾値演算の結果発生した交流信号をスイッチング信号Ｓｇ′として入力信号Ｖi2を変調して閾値演算を行う。ホールド回路１１２の出力は、スイッチング信号Ｓｇ′の生成のための電流を供給する。図中、１１３，１１４は、前述した倍電圧整流回路を示し、ＰＣは、倍電圧整流回路１１３の整流出力を、外部の交流スイッチング信号Ｓｇに同期してスイッチングしてスイッチング信号Ｓｇ′を生成するためのフォトカプラである。
【０１３２】
本自己保持回路の動作は、入力信号Ｖi1が設定レベルを満足する時、トリガ回路１１１は出力信号Ｖo1を生成する。この出力信号Ｖo1は、倍電圧整流回路１１３で整流され、スイッチング信号ＳｇによりフォトカプラＰＣを介してスイッチング信号Ｓｇ′が生成される。このスイッチング信号Ｓｇ′により、ホールド回路１１２の入力信号Ｖi2を変調し、入力信号Ｖi2が設定レベルを満足する時、ホールド回路１１２から出力信号Ｖo2が生成される。この出力信号Ｖo2は、倍電圧整流回路１１４で整流されて出力信号Ｖo2′として外部に出力されると共に、倍電圧整流回路１１３の出力側に供給され、スイッチング信号Ｓｇ′の生成のための電流を供給する。従って、入力信号Ｖi1の発生によりスイッチング信号Ｓｇ′が発生し、入力信号Ｖi2の入力により出力信号Ｖo2が発生した後は、トリガ入力としての入力信号Ｖi1が消滅しても、ホールド入力としての入力信号Ｖi2が消滅しない限りは、出力信号Ｖo2の発生が継続する。その後、入力信号Ｖi2が消滅すると、出力信号Ｖo2は消滅してスイッチング信号Ｓｇ′が停止し、トリガ入力である入力信号Ｖi1が再度入力しない限り、スイッチング信号Ｓｇ′は生成されず、出力信号Ｖo2は生成しない。
【０１３３】
図３０に、図２９の自己保持回路を図２０の起動信号発生回路に適用した場合の構成例を示す。
図３０において、この起動信号発生回路におけるトリガ回路１１１′は、図２０における起動スイッチ３１を除いた部分に相当する。
【０１３４】
かかる構成では、起動スイッチ３１がＯＮ（第１接点３１ａがＯＮ）された後にＯＦＦ（第１接点３１ａがＯＦＦで第２接点３１ｂがＯＮ）された時に、電源電圧ＶCCが正常でトリガ回路１１１′から出力信号Ｖo1が発生すると、スイッチング信号Ｓｇ′が発生する。そして、ホールド回路１１２から出力信号Ｖo2が発生し、倍電圧整流回路１１４から出力信号Ｖo2′が発生すると、この出力信号Ｖo2′でスイッチング信号Ｓｇ′を自己保持する。
【０１３５】
【発明の効果】
以上説明したように請求項１〜９、１２〜１４、１６〜１９に記載の発明によれば、外部の交流源からの交流信号に同期した交流出力を得ることができるので、入力信号レベル変化や回路素子の特性変化等に影響を受けることなく、周波数及びデューティ比の安定した交流出力を発生することができる。
【０１３６】
請求項１０，１１に記載の発明によれば、上記効果に加えて、スイッチ手段をトランジスタで構成した時に、トランジスタの故障でスイッチング信号が直接レベル検定手段に入力した場合でも入力信号と無関係にスイッチング信号によってレベル検定回路から論理値１の交流信号が発生することを防止できる。
【０１３７】
請求項１５に記載の発明によれば、上記効果に加えて、閾値演算回路側と出力回路側とを独立した電源にすることが可能となり、閾値演算回路や出力回路のレイアウトの自由度が増大する。
【０１３８】
請求項２０、２１に記載の発明によれば、出力の安定したＡＮＤゲート回路を提供できる。
請求項２２、２３に記載の発明によれば、出力の安定した自己保持回路を提供できる。
【０１３９】
請求項２４〜２６に記載の発明によれば、安全装置等の起動信号発生回路の安全性を向上できる効果がある。
【図面の簡単な説明】
【図１】本発明の閾値演算回路の第１実施形態の構成図
【図２】本発明の閾値演算回路の第２実施形態の構成図
【図３】本発明の閾値演算回路の第３実施形態の構成図
【図４】本発明の閾値演算回路の第４実施形態の構成図
【図５】同上各実施形態のスイッチの具体的回路図
【図６】同上各実施形態のレベル検定回路の具体的回路図
【図７】図１の第１実施形態の具体的回路図
【図８】図３の第３実施形態の具体的回路図
【図９】入力信号が交流信号の場合の具体的回路例を示す図
【図１０】レベル検定回路の出力をフォトカプラを介して出力回路側に伝達する回路例を示す図
【図１１】本発明の閾演算回路の別の実施形態の回路図
【図１２】ツェナーダイオードを利用した本発明の閾値演算回路の構成図
【図１３】スイッチにトランジスタを用いた場合の問題点の説明図
【図１４】入力信号−定電圧の振幅信号をスイッチング信号として用いる構成の回路図
【図１５】ディプレッション型トランジスタを用いた構成の回路図
【図１６】変調手段にバッファ回路を用いた構成の回路図
【図１７】変調手段にバッファ回路を用いた構成の別の回路図
【図１８】ツェナーダイオードを利用した本発明の閾値演算回路の別の構成図
【図１９】図１２と図１８の閾値演算回路を組み合わせた回路図
【図２０】本発明の閾値演算回路を適用した起動信号発生回路の実施形態を示す図
【図２１】起動信号発生回路の別の構成例を示す図
【図２２】本発明のＡＮＤゲート回路の実施形態の構成図
【図２３】図２２の具体的回路例を示す図
【図２４】入力信号が交流信号の場合のＡＮＤゲート回路の構成図
【図２５】図２４の具体的回路例を示す図
【図２６】多入力のＡＮＤゲート回路における加算回路の構成図
【図２７】本発明の自己保持回路の実施形態の構成図
【図２８】図２７の回路の動作タイムチャート
【図２９】自己保持回路の別の実施形態の構成図
【図３０】図２９の自己保持回路を適用した起動信号発生回路の構成図
【図３１】従来の閾値演算回路例を示す図
【図３２】従来の閾値演算回路の別の例を示す図
【符号の説明】
１０、１０′２０ レベル検定回路
１１ 入力ライン
１２ 変調回路
１３ 外部交流源
１４、６０ 倍電圧整流回路
４０、５０ 加算回路
ＳＷａ スイッチ
Ｖｉ 入力信号
Ｖｏ 出力信号
Ｖ１ 変調信号
Claims (26)
- 入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、
交流源からのスイッチング信号により前記入力信号を変調する変調手段と、
該変調手段で生成された変調信号の前記スイッチング信号に同期して変化する信号レベルを閾値と比較してレベル検定し、前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化するとき交流信号を発生するレベル検定手段とを備え、
前記入力信号レベルが前記設定レベルにある時に前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化して前記レベル検定手段から交流信号が発生する構成としたことを特徴とする閾値演算回路。 - 入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、
入力信号を予め設定された閾値と比較してレベル検定し、入力信号が前記閾値以上の時に出力信号を発生するレベル検定手段と、
該レベル検定手段の出力信号を、交流源からのスイッチング信号により変調する変調手段と、
前記入力信号が前記閾値より高く前記設定レベルにある時に、前記変調手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化に基づいて交流信号を発生する交流信号発生手段と、
を備えて構成したことを特徴とする閾値演算回路。 - 交流信号発生手段がフォトカプラである請求項２に記載の閾値演算回路。
- 前記変調手段は、一端側が前記入力信号が印加される入力ライン又はレベル検定手段からの出力信号ラインに接続し、他端側が定電圧供給ラインに接続するスイッチ手段を備え、該スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である請求項１から３のいずれか１つに記載の閾値演算回路。
- 前記変調手段は、前記入力ラインの入力端と前記スイッチ手段の接続点、又はレベル検定手段からの出力信号ラインと前記スイッチ手段の接続点、の間に介装した第１抵抗と、前記入力ライン又は前記出力信号ラインと前記スイッチ手段との間に介装した第２抵抗を備える構成である請求項４に記載の閾値演算回路。
- 前記変調手段は、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、一端側が前記スイッチ手段と前記レベル検定手段の入力端との間の入力ラインに接続し、他端側が定電圧供給ラインに接続する第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である請求項１に記載の閾値演算回路。
- 前記変調手段は、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、前記入力ラインに前記第１抵抗及びスイッチ手段の直列回路と並列に接続した第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である請求項１に記載の閾値演算回路。
- 前記スイッチ手段は、前記交流源からのスイッチング信号の入力によりスイッチングするフォトカプラである請求項４〜７のいずれか１つに記載の閾値演算回路。
- 前記スイッチ手段は、前記交流源からのスイッチング信号の入力によりスイッチングするトランジスタである請求項４〜７のいずれか１つに記載の閾値演算回路。
- 前記トランジスタに入力するスイッチング信号が、前記入力信号と前記定電圧供給ラインの電圧との間の範囲の振幅を有する請求項９に記載の閾値演算回路。
- 前記トランジスタに入力するスイッチング信号が、前記レベル検定手段の閾値と交差しない信号である請求項９に記載の閾値演算回路。
- 前記変調手段は、前記交流源のスイッチング信号を入力して前記入力信号が印加される入力ラインに供給するバッファ回路を備える構成である請求項１〜３のいずれか１つに記載の閾値演算回路。
- 前記バッファ回路が、前記入力信号に比例した振幅の信号を前記入力ラインに供給する構成である請求項１２に記載の閾値演算回路。
- 前記レベル検定手段は、コンパレータである請求項１、４〜１３のいずれか１つに記載の閾値演算回路。
- 前記コンパレータの交流出力をフォトカプラを介して出力回路側に伝達する構成である請求項１４に記載の閾値演算回路。
- 前記レベル検定手段は、ツェナーダイオードと、該ツェナーダイオードの出力によりスイッチングして交流信号を発生するフォトカプラとを備えて構成される請求項１、４〜１３のいずれか１つに記載の閾値演算回路。
- 前記レベル検定手段は、入力信号の供給する電流のみでレベル検定する構成である請求項１又は２に記載の閾値演算回路。
- 前記レベル検定手段は、ツェナーダイオードである請求項１７に記載の閾値演算回路。
- 入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、
入力信号を予め設定された第１の閾値と比較してレベル検定し、入力信号が前記第１の閾値以上の時に出力信号を発生する第１ツェナーダイオードと、
交流源からのスイッチング信号によりスイッチングして前記第１ツェナーダイオードの出力信号を変調するスイッチング手段と、
前記入力信号が前記第１の閾値より高く前記設定レベルにある時に、前記スイッチング手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化によりスイッチングする第１フォトカプラと、
該第１フォトカプラのスイッチング動作により変調された前記入力信号の変調信号を予め設定された第２の閾値と比較してレベル検定し、変調信号レベルが前記第２の閾値以上の時に出力信号を発生する第２ツェナーダイオードと、
該第２ツェナーダイオードの出力信号が入力する第２フォトカプラと、を備え、
前記入力信号レベルが前記設定レベルにある時に、前記第２ツェナーダイオードに入力する変調信号レベルが、第１フォトカプラのスイッチング動作に同期して前記第２の閾値に対して高い値と低い値に交互に変化して前記第２フォトカプラから交流信号が発生する構成としたことを特徴とする閾値演算回路。 - 請求項１〜１９のいずれか１つに記載の閾値演算回路をｎ個設け、次段の閾値演算回路の変調手段には、交流源に代えて前段の閾値演算回路の交流出力をスイッチング信号として入力してｎ個の閾値演算回路を従属接続して構成したことを特徴とするＡＮＤゲート回路。
- 交流入力信号をそれぞれ整流する複数の整流回路を備え、初段の整流回路の整流出力を次段の整流回路の整流出力に順次加算し全ての交流入力信号の加算値を最終段の整流回路から出力する加算回路を設け、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給する構成としたことを特徴とするＡＮＤゲート回路。
- 請求項１〜１９のいずれか１つに記載の閾値演算回路を２個設け、一方の閾値演算回路をトリガ回路とし、他方の閾値演算回路をホールド回路とし、前記トリガ回路の出力とホールド回路の出力の論理和出力に基づいて生成される交流信号を、前記ホールド回路のスイッチング信号とする構成としたことを特徴とする自己保持回路。
- 交流入力信号をそれぞれ整流する２つの整流回路を備え、初段の整流回路の整流出力を後段の整流回路の整流出力に加算し２つの交流入力信号の加算値を後段の整流回路から出力する加算回路を有し、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給すると共に、前記加算回路の後段整流回路の入力端をホールド入力端とし、前段整流回路の入力端をトリガ入力端とし、前記閾値演算回路の交流出力信号を整流した後に前記前段整流回路の出力端に帰還する構成としたことを特徴とする自己保持回路。
- 互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチと、該起動スイッチが押された時にＯＮする第１接点を介して充電され前記起動スイッチを戻した時にＯＮする第２接点を介して放電して出力信号を出力するコンデンサと、該出力信号を入力信号として閾値演算する請求項１〜１９のいずれか１つに記載の閾値演算回路とを備え、該閾値演算回路の出力を起動信号とするよう構成されたことを特徴とする起動信号発生回路。
- 電源電圧レベルを閾値演算する請求項１９に記載の第１の閾値演算回路と、該第１の閾値演算回路の交流出力を交流源からのスイッチング信号とする請求項１９に記載の第２の閾値演算回路とを備え、運転ボタンのＯＮ動作に基づいて発生する出力信号のレベルを、前記第２の閾値演算回路でレベル検定し、第２の閾値演算回路の出力を起動信号とする構成としたことを特徴とする起動信号発生回路。
- 請求項２２の自己保持回路のトリガ回路に、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチを接続し、該起動スイッチのＯＮ／ＯＦＦ動作に伴って発生する出力信号が設定レベルにあり、且つ、ホールド回路の入力信号レベルが設定レベルにある時のみ、起動信号を発生する構成としたことを特徴とする起動信号発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05180099A JP4141039B2 (ja) | 1998-06-10 | 1999-02-26 | 閾値演算回路及びこれを用いたａｎｄゲート回路、自己保持回路及び起動信号発生回路 |
| EP99925298A EP0994566A4 (en) | 1998-06-10 | 1999-06-10 | THRESHOLD OPERATING CIRCUIT AND DOOR CIRCUIT USING SUCH THRESHOLD CIRCUIT, SELF-SUPPORTING CIRCUIT, AND START SIGNAL PRODUCTION CIRCUIT |
| PCT/JP1999/003115 WO1999065145A1 (fr) | 1998-06-10 | 1999-06-10 | Circuit d'operation par seuil et circuit porte utilisant un tel circuit a operation par seuil, circuit autoporteur et circuit de production de signaux de depart |
| US09/485,456 US6392451B1 (en) | 1998-06-10 | 1999-06-10 | Threshold value operation circuit, and, and gate circuit, self hold circuit, start signal generation circuit using threshold value operation circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-162079 | 1998-06-10 | ||
| JP16207998 | 1998-06-10 | ||
| JP05180099A JP4141039B2 (ja) | 1998-06-10 | 1999-02-26 | 閾値演算回路及びこれを用いたａｎｄゲート回路、自己保持回路及び起動信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068809A JP2000068809A (ja) | 2000-03-03 |
| JP4141039B2 true JP4141039B2 (ja) | 2008-08-27 |
Family
ID=26392371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05180099A Expired - Fee Related JP4141039B2 (ja) | 1998-06-10 | 1999-02-26 | 閾値演算回路及びこれを用いたａｎｄゲート回路、自己保持回路及び起動信号発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6392451B1 (ja) |
| EP (1) | EP0994566A4 (ja) |
| JP (1) | JP4141039B2 (ja) |
| WO (1) | WO1999065145A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4492298B2 (ja) * | 2004-11-01 | 2010-06-30 | パナソニック株式会社 | 電気集塵機用スパーク検出回路 |
| FR3075360B1 (fr) * | 2017-12-14 | 2019-11-08 | Seb S.A. | Dispositif de detection du niveau d’un liquide |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3492589A (en) * | 1967-04-03 | 1970-01-27 | Honeywell Inc | Failsafe circuit apparatus |
| DE2009565A1 (de) * | 1970-02-28 | 1971-09-09 | Bbc Brown Boveri & Cie | Fehlergeschützte Vergleichseinrichtung für analoge und binäre elektrische Signale |
| BE795601A (fr) * | 1972-02-18 | 1973-08-16 | Westinghouse Electric Corp | Detecteur de niveau de tension fiable |
| DE69226529T2 (de) | 1992-05-15 | 1999-01-21 | Nippon Signal Co Ltd | Eigensichere abtastschaltung und sensor des typs mit strahlen mit mehreren optischen achsen |
| DE69224647T2 (de) * | 1992-07-16 | 1998-08-27 | Nippon Signal Co Ltd | Ausfallsichere logische schaltung mit elektromagnetischer kopplung |
| SE470527B (sv) * | 1992-11-18 | 1994-07-04 | Ericsson Telefon Ab L M | Metod och anordning för att detektera om en signal har en önskad på förhand fastställd frekvens eller ej |
| JP3370855B2 (ja) * | 1996-07-11 | 2003-01-27 | 株式会社山武 | レベル検出回路および燃焼制御装置 |
-
1999
- 1999-02-26 JP JP05180099A patent/JP4141039B2/ja not_active Expired - Fee Related
- 1999-06-10 WO PCT/JP1999/003115 patent/WO1999065145A1/ja not_active Application Discontinuation
- 1999-06-10 US US09/485,456 patent/US6392451B1/en not_active Expired - Fee Related
- 1999-06-10 EP EP99925298A patent/EP0994566A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0994566A1 (en) | 2000-04-19 |
| WO1999065145A1 (fr) | 1999-12-16 |
| JP2000068809A (ja) | 2000-03-03 |
| US6392451B1 (en) | 2002-05-21 |
| EP0994566A4 (en) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274274A (en) | Dual threshold differential discriminator | |
| US4745311A (en) | Solid-state relay | |
| EP2552001B1 (en) | Discharge circuit for the capacitor of an ac-input filter and method for operating it | |
| JP4141039B2 (ja) | 閾値演算回路及びこれを用いたａｎｄゲート回路、自己保持回路及び起動信号発生回路 | |
| US3975643A (en) | Fail-safe opto-electronic phase inverting circuits | |
| DE50313554D1 (de) | Schaltungsanordnung zur berbr ckung hoher spannungen m it einem schaltsignal | |
| US6982408B2 (en) | Photo-detecting method and photo-detecting device with varying modulation frequency | |
| US20050152440A1 (en) | Optoelectronic receiver circuit for digital communication | |
| JP6415252B2 (ja) | 周波数検出装置 | |
| US9641171B2 (en) | Large-range input circuit | |
| WO2022176271A1 (ja) | 整流回路、整流回路の制御方法 | |
| EP0066796B1 (en) | Control circuit for semiconductor element with control electrode | |
| JPH04167616A (ja) | 光電スイッチの投光回路 | |
| JP2001312931A (ja) | バイパス検出機能付安全スイッチ装置 | |
| CN216390965U (zh) | 一种复用电路与电子设备 | |
| KR900008495Y1 (ko) | 교환기 가입자선로 감지회로 | |
| JPS5952580B2 (ja) | 電子スイッチ | |
| JPH09178783A (ja) | 信号入力回路 | |
| SU648967A1 (ru) | Источник посто нного напр жени с защитой от перегрузок | |
| RU58275U1 (ru) | Транзисторный ключ | |
| JPH0715307A (ja) | ソリッドステートリレー | |
| SU762053A1 (ru) | Оптоэлектронное реле 1 | |
| JPS5949746B2 (ja) | 搬送電信装置の直流入力結合回路 | |
| JPH0742196Y2 (ja) | 電源装置の過電流表示回路 | |
| JPH0821842B2 (ja) | 入力絶縁回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |