JPH09178783A

JPH09178783A - 信号入力回路

Info

Publication number: JPH09178783A
Application number: JP33471095A
Authority: JP
Inventors: Hiroshi Nozaki; 博野崎
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1995-12-22
Filing date: 1995-12-22
Publication date: 1997-07-11

Abstract

(57)【要約】【課題】電圧／接点／電流方向が定まったスイッチ素
子等の多様な信号源の信号状態を、スイッチ操作や接続
極性に配慮することなく検出すること。【解決手段】入力端子１、１’に接続される信号源が
電圧出力型の場合には、正負の電圧検出回路１０、１１
が応答し信号源のオン／オフ検出を行う。また接点が接
続された場合は正負の電流検出回路１２、１３の双方が
応答してオンオフ検出を行う。さらに、極性をもったス
イッチ素子が接続された場合は、対応する電流検出回路
側が応答し、オンオフ検出を行う。また、パルス発生回
路１７を設け、電圧検出／正電流検出／負電流検出タイ
ミング信号に応じて、駆動回路１６，１６’に選択的に
クロックパルスを供給し、信号検出回路１８により各タ
イミングにおいて出力され信号状態を検出することによ
り、入力端子に接続される信号源の種類を考慮すること
なくオンオフ状態を検出することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号源のオンまた
はオフ状態を検出して信号源の状態を把握する信号入力
回路に関するものであり、特に直流又は交流でその状態
を出力する信号源のほか、無電圧であるスイッチ接点出
力、フォトカプラ出力、逆電圧防止ダイオード付フォト
カプラ出力又はオープンコレクタ出力等、多様な信号源
出力を検出出来る信号入力回路に関する。

【０００２】

【従来の技術】従来、信号源のオン／オフ状態を検出す
る方式には、大きく電圧検出、高周波検出及び電流検出
の３つの方式に分けられる。このうち、電圧検出方式
は、オン／オフ状態を電圧の高低差として出力する信号
源について適用されるが、自身では電圧を出力すること
のない機械的接点スイッチまたはフォトカプラ等の受動
的な信号源についてはその状態を検出することが出来な
い。これに対して高周波検出方式においては、高周波
（商用交流を含む）源を内蔵し、これを信号源に対して
積極的に供給してやることにより、信号源の導通の有無
を検出するものである為、無電圧の信号源についても適
用できるものであるが、電圧出力型の信号源については
適用できないという欠点がある。

【０００３】これに対処するため、従来から上記電圧検
出方式と高周波検出方式の双方の検出回路を用意してお
き、信号源に応じて検出方式をスイッチ等で切り替えて
適用検出回路を選択することが行われていた。

【０００４】図１５はこの従来技術を説明する図であ
る。同図において、１、１’は信号源信号が接続される
入力端子、１１１は高周波（商用交流を含む）源、１１
２は結合トランス、１１３は切り替えスイッチ、Ｒ１，
Ｒ２，Ｒ３は抵抗、Ｃ１はコンデンサ、１１４は発光ダ
イオード対と受光トランジスタからなるフォトカプラで
ある。ここで、抵抗Ｒ１とコンデンサＣ１で低域フィル
タを構成し、抵抗Ｒ２，Ｒ３は低域フィルタの出力を分
圧する機能を有する。図１６は信号源の具体例を示した
ものである。同図において、（ａ）は信号源が電圧出力
型の場合、（ｂ）は信号源が無電圧型のスイッチ接点の
場合、（ｃ）は信号源がフォトカプラで、入力端子１、
１’に正接続されている場合、（ｄ）は信号源のフォト
カプラが入力端子１、１’に逆接続されている場合を示
す。

【０００５】図１５において、入力端子１及び１’に接
続されるものが電圧出力型信号源である場合には切り替
えスイッチを１１３を下側に操作し入力端子１と抵抗Ｒ
１を直接、電気的に接続する。この操作により入力端子
１、１’に供給される電圧信号は前記フィルタによって
雑音が除去された後、Ｒ２及びＲ３によって分圧され
る。抵抗Ｒ３の両端に生じる分圧電圧はフォトカプラ１
１４のＬＥＤに印加されているので、この電圧がＬＥＤ
の順電圧を超えると該ＬＥＤは発光しフォトカプラにオ
ン出力を生じさせる。逆に順電圧以下の場合はオフ出力
を生じさせる。この様にしてフォトカプラ出力を観測す
ることにより信号源のオン／オフ状態が検出できること
になる。

【０００６】次に信号源がスイッチ接点等、電圧を出力
しないものである場合には、切り替えスイッチを上側に
操作し、入力端子１が結合トランス１１２を経由して抵
抗Ｒ１に電気的に接続されるようにする。こうすること
により高周波源１１１の発生する高周波信号は結合トラ
ンス１１１の２次側トランスの両端に誘起電圧を生じさ
せるので、これを駆動源として用いる。

【０００７】信号源の接点が「閉」、即ち導通状態であ
れば当該誘起電圧による電流は、入力端子１から信号源
を経由して他の入力端子１’に帰還し、さらに抵抗Ｒ
３，抵抗Ｒ１から切り替えスイッチを経由して２次側ト
ランスに至る電流ループを形成する。従って抵抗Ｒ３の
両端には電圧が生じる事となりこれがＬＥＤの順電圧を
超えることでＬＥＤが発光し、フォトカプラ１１４には
オン出力が生じる。これに対して信号源が「開」即ち非
導通状態であれば電流ループが形成されない為、抵抗Ｒ
３両端には電圧が生ぜずＬＥＤは発光しないのでフォト
カプラはオフ出力となる。この様に、無電圧出力型であ
るスイッチ接点のオン／オフ状態が検出できる。なお、
上記のループ電流の流れる方向は、高周波信号の半周期
ごとにその方向を反転する。

【０００８】しかしながら、上記従来例では、入力端子
に接続される信号源が電圧出力形式のものであるか、又
は、電圧を出力しない接点形式のものであるかによっ
て、切り替えスイッチを操作してやり、検出方式を選択
する必要があるという欠点がある。又、信号源が図１７
に示すように、逆電圧阻止ダイオード付きフォトカプラ
である場合には、当該フォトカプラがオフしているにも
拘わらず、高周波信号の負の半周期に、同図に示す逆電
圧阻止ダイオードが順バイアスされるため前記電流ルー
プが形成されることとなり、フォトカプラ１１４にオン
出力を生じてしまうことも発生しうる。

【０００９】これらの欠点を解決するため、先に、以下
に説明する信号入力回路を提案した（特願平６−３１２
０７号）。次に上記信号入力回路を図１８を用いて概略
説明をする。同図において、１、１’は入力端子であっ
てこれに図１６に示す各種信号源が接続される。１４１
は電圧検出回路、１４２は正側電流検出回路、１４３は
負側電流検出回路、１４４は抵抗、１４５はコンデンサ
であってこの抵抗とコンデンサによりノイズフィルタを
構成する。１４６、１４７はワンショット回路、１４８
は出力端子である。

【００１０】信号源が電圧出力型である場合は電圧検出
回路１４１が応答し、信号源のオン／オフ状態を検出す
る。この時、正側電流検出回路１４２及び負側電流検出
回路１４３は応答しない。信号源が無電圧型である場合
は、電圧検出回路は応答せず、さらに信号源が接点出力
型であれば正側及び負側双方の電流検出回路が応答す
る。信号源がフォトカプラ又はオープンコレクタ形式で
あって電流の流入方向が正方向のみに限定される場合は
正側電流検出回路が応答し、負方向にのみ限定されてい
る場合は負側電流検出回路が応答する。これらの各検出
回路の出力は直接又はノイズフィルタを経由してワンシ
ョット回路に供給され所定の波形成形をした後出力端子
１４８に供給される。しかしながら、当該開示技術は、
当該信号源の出力形式を意識しないでそのオン／オフ状
態を検出できるものではあるが、回路構成が複雑で、部
品点数も多いため高価になるという欠点があった。

【００１１】

【発明が解決しようとしている課題】本発明は、電圧出
力型、無電圧型あるいは逆電圧防止ダイオード付き等の
多種多様な特性を有する信号源の信号状態検出するに当
たり、特別なスイッチ操作及び信号源接続時における接
続方向に格別な配慮を必要としない、容易かつ簡単で安
価な構成の信号入力回路を提供することを目的としてい
る。

【００１２】

【課題を解決するための手段】図１は本発明にかかる信
号検出回路の原理的構成図である。同図において、１、
１’は入力端子であり、検出対象の任意の信号源に接続
される。ここで、入力端子１側が入力端子１’に比して
高電位にある場合を正電圧、逆に１’側が１側に比して
高電位にある場合を負電圧と定義する。また、１側から
信号源に流出し１’に帰還する電流の向きを正電流、逆
の向きの場合を負電流と定義する。

【００１３】１０は正電圧検出回路であり、入力端子
１、１’間の入力電圧が所定の正電圧以上になると正側
出力回路１４の出力をオンにする。１１は負電圧検出回
路であり、同様に入力電圧が所定の負電圧以上になると
負側出力回路１５の出力をオンにする。

【００１４】１２は正電流検出回路であって、駆動回路
１６から供給される正電圧により駆動され、入力端子に
流れる正電流を検出し、電流が流れた時に正側出力回路
１４の出力をオンにする。１３は負電流検出回路であっ
て、駆動回路１６’から供給される負電圧により駆動さ
れ、入力端子に流れる負電流を検出し、電流が流れた時
に負側出力回路１５の出力をオンにする。因みに電流が
流れる場合は入力端子１，１’間に接続されるインピー
ダンスが低い場合即ち導通状態にある場合である。

【００１５】１４，１５は正側および負側の出力回路、
１６，１６’は駆動回路であり、駆動回路１６，１６’
はパルス発生回路１７から供給されるクロックパルスに
より正および負側の電流検出回路１２，１３を駆動す
る。また、１７はパルス発生回路であり、パルス発生回
路は電圧検出タイミング／正電流検出タイミング／負電
流検出タイミングの各タイミング信号に応じて、基本ク
ロツクＭＣＫを制御して電流検出回路の駆動回路に選択
的にクロツクパルスを供給する。１８は信号検出回路で
あり、信号検出回路１８は上記各タイミング信号に応じ
て動作し、上記各タイミング時に正および負側出力回路
１４，１５から出力される信号状態を検出する。また、
１９は検出信号を出力する出力端子である。

【００１６】本発明は、次のようにして前記課題を解決
する。（１）入力端子と、出力端子と、該入力端子に接続され
る信号源の正及び負の電圧を検出する電圧検出回路１
０，１１と、上記入力端子に正及び負方向の電流を流す
電流検出回路１２，１３および出力回路１４，１５とか
らなる信号入力回路において、クロックパルスが供給さ
れ正負の電圧を発生する駆動回路１６，１６’を設け、
上記電流検出回路１２，１３を上記駆動回路１６，１
６’が出力する正負の電圧により駆動する。（２）上記（１）において、上記駆動回路１６，１６’
とクロツクパルス発生回路１７とをコンデンサ、トラン
スもしくはフォトカプラにより電気的に絶縁する。（３）上記（１）（２）において、電圧検出回路を、入
力端子に接続される正電圧を検出する電圧検出回路１０
と、入力端子に接続される負電圧を検出する電圧検出回
路１１を並列接続して構成する。（４）上記（１）〜（３）において、出力回路１４，１
５を、正電圧検出回路１０と正電流検出回路１２に応動
する第１のフォトカプラと、負電圧検出回路１１と負電
流検出回路１３に応動する第２のフォトカプラから構成
する。

【００１７】（５）上記（１）〜（４）において、電圧
検出タイミング／正電流検出タイミング／負電流検出タ
イミングの各タイミング信号に応じて、電流検出回路１
２，１３の駆動回路１６，１６’に選択的にクロツクパ
ルスを供給するクロツクパルス発生回路１７と、上記各
タイミング信号に応じて動作し、上記各タイミング時に
出力回路から出力される信号状態を検出する信号検出回
路１８とを設ける。（６）上記（１）〜（５）において、電流検出回路１
２，１３の駆動回路１６，１６’をクロックパルスを全
波整流もしくは半波整流する整流回路から構成する。（７）上記（１）〜（６）において、正及び負方向の電
流検出回路１２，１３による正又は負の電流検出タイミ
ングをフォトカプラによって切り換える。

【００１８】図１において、入力端子１、１’に接続さ
れている信号源が電圧出力型のものである時は、正負の
電圧検出回路１０、１１が応答し、信号源のオン／オフ
検出を行う。また信号源が無電圧型のものである場合
は、電圧検出回路１０、１１は応答せず、正負の電流検
出回路１２、１３のいづれか一方又は双方が応答してオ
ン／オフ検出を行う。即ち、信号源がフォトカプラ又は
オープンコレクタの様に極性をもっているために電流の
流入方向が制限される場合は対応する電流検出回路側が
応答し、スイッチ接点等の無極性の信号源であれば正負
の電流検出回路がともに応答する。なお、逆電圧防止ダ
イオード付きフォトダイードのように双極性の信号源で
ある場合も該ダイオードの影響を除外した正しいオン／
オフ検出を行う。

【００１９】また、パルス発生回路１７から、電圧検出
タイミング／正電流検出タイミング／負電流検出タイミ
ングの各タイミング信号に応じて、駆動回路１６，１
６’に選択的にクロックパルスを供給し、信号検出回路
１８により各タイミングにおいて出力回路１４，１５か
ら出力される信号状態を検出することにより、前記図１
６に示した各種入力の開閉状態を検出することができ
る。

【００２０】

【発明の実施の形態】図２〜図８により本発明の第１の
実施例について説明する。図２は本発明の１実施例であ
る信号入力回路の構成を示す図、図３は図１における
「正クロック整流回路」の１実施例を示す図、図４は図
１における「負クロック整流回路」の１実施例を示す図
である。また、図５はこれらの動作波形、図６は図１に
おける「パルス発生回路」の論理回路図、図７は「信号
検出回路」の論理回路図、図８は図６、図７の論理回路
の動作波形図である。

【００２１】図２において、１及び１’は入力端子であ
って、図１の１、１’に対応する。２０は正電圧検出回
路、２２は正電流検出回路、２４は正側出力回路であ
る。２２ａは正クロック整流回路であって端子２２ｂ及
び２２ｃにその回路出力を出力するが、その実施例は図
３に示される。２８は出力端子であって同じく１９に対
応する。２１は負電圧検出回路、２３は負電流検出回
路、２５は負側出力回路である。２３ａは負クロック整
流回路であって端子２３ｂ及び２３ｃにその回路出力を
出力するが、その実施例は図４に示されている。

【００２２】図２においてＤ０，Ｄ１，Ｄ２、Ｄ３，Ｄ
４，Ｄ５，Ｄ６，Ｄ７はダイオード、Ｒ０，Ｒ１，Ｒ
２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、Ｒ７，Ｒ８，Ｒ９、Ｒ１
０，Ｒ１１，Ｒ１２，Ｒ１３は抵抗、Ｃ１はコンデンサ
である。又Ｑ０，Ｑ１，Ｑ２，Ｑ３はトランジスタ、Ｆ
Ｃ０とＦＣ１はフォトカプラ、ＩＣ１はＣＭＯＳーＩＣ
のインバータである（以下インバータについて同じ）。
図３において、Ｄ１０からＤ２４はダイオード、Ｃ１
０，Ｃ１２，Ｃ１４はコンデンサ、ＩＣ１０とＩＣ１２
はインバータである。図４において、同じくＤ１１から
Ｄ２５まではダイオード、Ｃ１１，Ｃ１３，Ｃ１５はコ
ンデンサ、ＩＣ１１とＩＣ１３はインバータである。

【００２３】次に図５の動作波形について説明する。同
図において３１の信号ＭＣＫは基本クロック、３２のＣ
ＬＯＣＫはこの基本クロックを４分の１に分周したもの
である。なお、この分周比は他の値でも差し支えなく任
意である。３３のＶＴＭ（Ｖoltage Ｔiming ：以下、
この期間を電圧検出タイミングという）はこのＣＬＯＣ
Ｋの１周期分の時間だけハイ状態となる信号であり、３
４のＩ＋ＴＭ（Ｉ＋Timing：以下、この期間を正電流検
出タイミングという）はこのＶＴＭ信号を１ＣＬＯＣＫ
分シフトした信号、３５のＩ−ＴＭ（Ｉ−Timing：以
下、この期間を負電流検出タイミングという）はこのＩ
＋ＴＭを更に１ＣＬＯＣＫ分シフトした信号である。上
記電圧検出タイミング信号ＶＴＭ、正電流検出タイミン
グ信号Ｉ＋ＴＭ、負電流検出タイミング信号Ｉ−ＴＭ
は、所定の周期で外部から与えられる信号ＣＬＯＣＫか
ら生成される。そして、電圧検出タイミング信号ＶＴ
Ｍ、正電流検出タイミング信号Ｉ＋ＴＭ、負電流検出タ
イミング信号Ｉ−ＴＭにより、図２に示す信号入力回路
の検出タイミングが切り替えられ、また図７の信号検出
回路が制御される。

【００２４】３６の＋ＣＫ（Ｐ）信号は前記Ｉ＋ＴＭと
基本クロックＭＣＫとの論理積をとった結果得られる信
号であり、＋ＣＫ（Ｎ）はそのインバート信号である。
この＋ＣＫ（Ｐ）と＋ＣＫ（Ｎ）のペアを正クロックと
称する。３７のーＣＫ（Ｐ）は同様にＩーＴＭ波形と基
本クロックとの論理積をとった信号で、そのインバート
信号がーＣＫ（Ｎ）である。同様にこのペアを負クロッ
クと称する。このことから３３の電圧検出タイミングＶ
ＴＭにおいては＋ＣＫ（Ｐ，Ｎ）及びーＣＫ（Ｐ，Ｎ）
双方にパルス状態はなくＤＣ状態を保持し、３４の正電
流検出タイミングＩ＋ＴＭにおいては＋ＣＫ（Ｐ，Ｎ）
のみにパルス状態が存在し、負電流検出タイミングＩー
ＴＭにおいてはーＣＫ（Ｐ，Ｎ）のみにパルス状態があ
る。なお、＋ＣＫ及びーＣＫが同時にパルス状態にある
タイミングはない。

【００２５】図６は図１におけるパルス発生回路１７に
おいて上記波形３３，３４，３５，３６，３７，を発生
させるための論理回路を示している。同図（ａ）はアン
ドゲートＡＮＤ１，ＡＮＤ２及びインバータゲートＩＮ
Ｖ１，ＩＮＶ２による＋ＣＫ、ーＣＫ信号の発生論理回
路、同図（ｂ）はナンドゲートＮＡＮＤ１とシフトレジ
スタＳＦＴによる電圧検出タイミング信号ＶＴＭ，正電
流検出タイミング信号Ｉ＋ＴＭおよび負電流検出タイミ
ング信号ＩーＴＭ信号の発生論理回路である。

【００２６】次に図５に示した３８（Ｖｐ）及び３９
（Ｖｎ）の波形について図３、図４により説明する。Ｖ
ｐは図２に示す正クロック整流回路２２ａの端子２２ｂ
と端子２２ｃの間に現れる整流電圧波形である。図３に
おいて、正電流検出タイミングＩ＋ＴＭにおいてインバ
ータＩＣ１０及びＩＣ１２に印加される各クロツク＋Ｃ
Ｋ（Ｐ）および＋ＣＫ（Ｎ）は、それぞれ結合コンデン
サＣ１０、Ｃ１２を介してＤ１０，Ｄ１２，Ｄ１４及び
Ｄ１６で構成するダイオードブリッジへ供給される。こ
のダイオードブリッジは全波整流機能を有するので端子
２２ｂを高位側、２２ｃを低位側とする当該クロックペ
アの整流電圧が発生する。この電圧の値はＩＣ１０，Ｉ
Ｃ１２の電源電圧をＶＣＣとするとＶＣＣ−２Ｖｆ（Ｖ
ｆは各ダイオードの順方向電圧）となる。Ｃ１４はリッ
プル軽減のための平滑コンデンサ、Ｄ１８とＤ２０およ
びＤ２２とＤ２４のダイオードペアはＩＣ１０，ＩＣ１
２の出力ラインに生ずるノイズによるＩＣ破壊を防止す
る保護ダイオードである。この整流電圧は正電流検出タ
イミングＩ＋ＴＭのみで生じ、他のタイミングでは生じ
ない。

【００２７】同様に、Ｖｎは図２に示す負クロック整流
回路２３ａの端子２３ｃと２３ｂの間に現れる整流電圧
波形である。図４において、構成素子は図３と全く同一
であって、ただブリッジを形成するダイオードの向きが
逆になっているのみである。従い、整流電圧は端子２３
ｃを高位側、２３ｂを低位側とするものとなり、その値
はＶＣＣ−２Ｖｆである。またこの電圧は負電流検出タ
イミングＩーＴＭのみで発生し、他のタイミングでは発
生しないことも同様である。

【００２８】次に、本発明の１実施例である図２につい
て説明する。先ず信号源が図１６（ａ）で示す電圧出力
型である場合について説明する。この場合は電圧検出タ
イミングＶＴＭ（図５の３３）で検出を行う。このタイ
ミングでは正負のクロック整流回路２２ａ及び２３ａは
整流動作をしないので正負の電流検出回路は共に動作し
ない。今、信号源出力によって入力端子１が１’に対し
てハイ状態（電圧印加）にあったとする。この場合正電
圧検出回路２０においてダイオードＤ０の順電流方向に
当たるので電流は、図示しない信号源から入力端子１を
通じて正電圧検出回路２０、正側出力回路２４のフォト
カプラＦＣ０の抵抗Ｒ１０を経由して入力端子１’から
信号源に帰還するループを形成する。従って、この抵抗
Ｒ１０の両端電圧がフォトカプラＦＣ０のＬＥＤの閾値
を超えればフォトカプラＦＣ０を導通させることがで
き、これにより出力抵抗Ｒ１２の下側はロウ状態とな
る。この状態は抵抗Ｒ１３とコンデンサＣ１からなるフ
ィルタによって高周波ノイズが除去され、さらにＩＣ１
によってバッファ増幅され端子２８に出力される。他
方、負電圧検出回路２１においてはダイオードＤ１の向
きが逆方向のため、入力端子１、負電圧検出回路２１、
負側出力回路２５の抵抗Ｒ１１から入力端子１’へ帰還
する電流は阻止され、フォトカプラＦＣ１が導通する事
はない。

【００２９】次に信号源出力によって入力端子１が１’
に対してロウ状態（０Ｖ電圧印加）にあった場合を考え
る。この場合は前記と逆に入力端子１’、抵抗Ｒ１１、
抵抗Ｒ１、ダイオードから入力端子１に至る電流ループ
が形成されるためフォトカプラＦＣ１は導通しこの状態
は同様に出力端子２８に出力される。この場合同様の理
由でＦＣ０が導通することはない。つまり電圧出力型の
信号源に対して正負の電圧検出回路は信号源電圧の極性
に呼応して対応する出力回路のフォトカプラＦＣ０また
はＦＣ１を導通または非導通とする動作を行うことが出
来たわけであり、これ即ち信号源の電圧出力の状態を検
出したことになる。

【００３０】次に信号源が図１６（ｂ）の様な機械的接
点であって、その出力は短絡または開放という状態のみ
であってなんら電圧出力がない場合について説明する。
初めに正電流検出タイミングＩ＋ＴＭでの動作を説明す
る。このタイミングにおいては、前述したように正クロ
ック整流回路２２ａのみが動作するため、正電流検出回
路のみが動作可能である。先ず、入力端子１、１’が
「開放」状態にある場合を考える。端子２２ｂと２２ｃ
間の電圧が所定値以上になると端子２２ｂから抵抗Ｒ
８、ダイオードＤ４、抵抗Ｒ４から端子２２ｃに至るル
ートに電流が流れる。これにより抵抗Ｒ４の両端に電圧
降下が生じトランジスタＱ２のベース・エミッタを順バ
イアスするのでＱ２はオンとなり、正クロック整流回路
の電流は殆ど抵抗Ｒ６とトランジスタＱ２を流れる。ト
ランジスタＱ２のオン時のコレクタ・エミッタ間電圧は
Ｖf より小さいので、ダイオードＤ６を通じてフォトカ
プラＦＣ０の抵抗Ｒ１０に流れる電流はなくＦＣ０が導
通する事はない。他方トランジスタＱ０のエミッタ電圧
は、Ｑ２のベース・エミッタ電圧ＶbeとダイオードＤ４
の順方向電圧Ｖf との和すなわちＶbe＋Ｖf を保つ。

【００３１】次に入力端子１、１’間が「短絡」状態に
なった場合を考える。この場合、電流は正クロック整流
回路２２ａの端子２２ｂから抵抗Ｒ８を経由してトラン
ジスタＱ０のエミッタ、コレクタ、ダイオードＤ２を通
って端子１へ流れ込み再び１’に戻って端子２２ｃに帰
還する事になる。従って、Ｑ２のベースバイアス電圧を
形成するダイオードＤ４及び抵抗Ｒ４を電流が流れなく
なるため、Ｑ２のベースバイアス電圧がＶbe以下となり
Ｑ２はターンオフする。これにより電流が抵抗Ｒ６，ダ
イオードＤ６を経由して抵抗Ｒ１０に流れることとなり
フォトカプラＦＣ０は導通する。なおこの場合の入力端
子１、１’間の電圧は、トランジスタＱ０のエミッタ電
圧（前記Ｖbe＋Ｖf ）からダイオードＤ２の順方向電圧
Vfを差し引いたＶbeという値となる。なお抵抗Ｒ２はＱ
０のコレクタ電流を制限する働きをする。

【００３２】次に信号源は前記と同様に無電圧の接点情
報出力である場合に、検出タイミングが負電流検出タイ
ミングＩーＴＭ（図５の３５）に引き続き移行した場合
の動作について説明する。このタイミングでは前記と異
なり負電流検出回路２３のみが動作する。この回路は、
正電流検出回路に比して、ダイオードＤ３とＤ７の極性
を対応するＤ２とＤ６と逆接続とし、また、トランジス
タＱ１を対応するＱ０がＰＮＰ型であるのに対してＮＰ
Ｎ型へ、Ｑ３を対応するＱ２がＮＰＮ型であるのに対し
てＰＮＰ型へ変更したものである。又前述した正電流電
流回路と同様の動作をさせるために、負クロック整流回
路２３ａの整流出力電圧は端子２３ｃ側が端子２３ｂよ
り高位電圧となるように構成したものである。動作は全
く正電流検出回路と同様である。即ち、入力端子１、
１’間が「開放」である時は電流は端子２３ｃからトラ
ンジスタＱ３，抵抗Ｒ７を経由して端子２３ｂに至るル
ープのみを流れ、フォトカプラＦＣ１が導通することは
ない。「短絡」である場合は電流は、入力端子１’から
信号源に流出すると同時にＱ３がターンオフすることに
よりＦＣ１が導通する。

【００３３】以上の説明により、信号源が接点出力等の
双方向型である場合は、電圧検出タイミングＶＴＭにお
いては無電圧であるのでＦＣ０及びＦＣ１とも導通する
事がない。正電流検出タイミングＩ＋ＴＭではＦＣ０の
みが導通し、負電流検出タイミングＩ−ＴＭにおいては
ＦＣ１のみが導通する。従い、三つの検出タイミングが
終了した時点では、ＦＣ０とＦＣ１が共に導通したこと
となる。なお電流検出タイミングにおける正負の電圧検
出回路の振舞については、その印加電圧が小さくダイオ
ードＤ０、Ｄ１の順方向電圧Ｖf の値とほぼ同一なので
電流が微少でありフォトカプラを導通させることは出来
ない。

【００３４】信号源が図１６（ｃ）の様に電流方向が正
方向（端子１から１’の向き）に限定されている場合は
同様の動作によって、正電流検出タイミングでのみフォ
トカプラＦＣ０が導通する。信号源が図１６（ｄ）の様
に、電流方向が負方向（端子１’から端子１の向き）に
限定されている場合は、負電流検出タイミングでフォト
カプラＦＣ１のみが導通することは以上の説明から明ら
かである。

【００３５】なお、従来技術の説明で参照した図１７に
ついての対応について説明する。同図は信号源の特殊形
態を示すものでフォトカプラの出力段に逆電圧によるト
ランジスタ破壊防止の為の保護ダイオードをとりつけた
ものである。当該トランジスタがオンの場合は前記図２
に示したフォトカプラＦＣ０とＦＣ１の双方が導通とな
り、結果的に無方向性の接点スイッチ（図１６の
（ｂ））と同一の検出結果になる。他方、当該トランジ
スタがオフの場合は、正電流検出タイミングではフォト
カプラＦＣ０は非導通、負電流検出タイミングでは保護
ダイオードが順バイアスされるためフォトカオプラＦＣ
１が導通し誤った検出結果となってしまう。

【００３６】本発明においては、電流検出時における入
力端子１，１’への印加電圧を上記保護ダイオードの順
方向電圧Ｖf 以下とすることによりこれを回避してい
る。即ち、フォトカプラは無接点スイッチであって、オ
ン／オフなる２状態を示すことが出来れば十分であるた
め、受光トランジスタのオン動作点は飽和領域に設定す
るのが一般的である。従いそのコレクタ電圧対コレクタ
電流特性により、コレクタ・エミッタ間の電圧が小さく
ても比較的大きな電流が流れ得る。しかるに当該保護ダ
イオードはいわゆる順方向電圧Ｖf を超える大きな電圧
を順方向に印加しないと大きな電流が流れ得ない。な
お、一般的にＶf の値はあり程度ばらつくものではある
が、当該印加電圧付近では、回路常数を適当に設定する
ことで、上記保護ダイオードによる誤動作を回避するこ
とができる。

【００３７】次に、図１に示した信号検出回路１８にお
ける検出結果処理動作を図７及び図８を用いて説明す
る。図７において、ＡＮＤ３〜ＡＮＤ１０はアンドゲー
ト、ＯＲ１〜ＯＲ４はオアゲート、ＩＮＶ３，ＩＮＶ４
はインバータ、ＦＦ１，ＦＦ２はＪＫフリップフロップ
（以下ＦＦ１，ＦＦ２と略記する）であり、同図に示す
信号名は、図８の信号名に対応しており、図２の出力端
子２８から出力される信号は信号名「ＳＩＧ」として受
け取るとする。

【００３８】図７（ａ）において、正電圧検出タイミン
グ信号ＶＴＭと出力端子２８から出力される信号ＳＩＧ
はアンドゲートＡＮＤ３により論理積が取られ、図８に
示す信号ＶＳＩＧを発生する。なお、この信号ＶＳＩＧ
は電圧検出タイミングにおいて図２の出力端子２８から
出力される信号に基づく信号である。また、図７（ｂ）
において、オアゲートＯＲ１により信号Ｉ＋ＴＭとＩー
ＴＭの論理和が取られ、その出力が図８に示すように電
流検出タイミング信号ＩＴＭとして出力される。また、
上記信号ＩＴＭと信号ＳＩＧの論理積をアンドゲートＡ
ＮＤ４により求め、その出力信号をＦＦ１のＪ端子に入
力する。ＦＦ１のＫ端子には電圧検出タイミング信号Ｖ
ＴＭ、クロック端子にＣＬＯＣＫが供給されており、上
記アンドゲートＡＮＤ４の出力はクロックＣＬＯＣＫの
タイミングでＦＦ１にセットされ入力信号を保持する。
なお、ＦＦ１の保持状態は、上記信号ＶＴＭが入力され
たとき、クロックＣＬＯＣＫのタイミングでリセットさ
れる。

【００３９】ＦＦ１の出力端子ＱとＪ端子信号は、オア
ゲートＯＲ２により論理和が取られ、オアゲートＯＲ２
から図８に示すＩＳＩＧが出力される。なお、この信号
は電流検出タイミングにおいて、図２の出力端子２８か
ら出力される信号に基づく信号である。図７（ｃ）にお
いて、アンドゲートＡＮＤ５，ＡＮＤ６、およびオアゲ
ートＯＲ３により信号ＶＭＯＤ、ＶＳＩＧ，ＩＭＯＤ，
ＩＳＩＧに論理演算を施し、オアゲートＯＲ３の出力を
アンドゲートＡＮＤ７の一方の入力に与える。一方、ア
ンドゲートＡＮＤ８，ＡＮＤ９、およびオアゲートＯＲ
４により、信号ＶＭＯＤ、ＶＴＭ，ＩＭＯＤ，Ｉ−ＴＭ
に論理演算を施し、オアゲートＯＲ４の出力をアンドゲ
ートＡＮＤ７の他方に入力し、また、アンドゲートＡＮ
Ｄ１０に入力する。

【００４０】アンドゲートＡＮＤ７はオアゲートＯＲ
３、ＯＲ４の出力が共にハイ状態になったとき出力を発
生する。ＦＦ２はアンドゲートＡＮＤ７の出力により、
クロツクＣＬＯＣＫのタイミングでセットされ入力信号
を保持する。その結果、図８に示す信号ＳＩＧＯＵＴが
出力される。この信号ＳＩＧＯＵＴが図１に示す信号検
出回路の出力信号となる。また、上記ＦＦ２はアンドゲ
ートＡＮＤ７の出力（オアゲートＯＲ３の出力がロー状
態で、かつ、オアゲートＯＲ４の出力がハイ状態のとき
出力が発生する）により、クロツクＣＬＯＣＫのタイミ
ングでリセットされる。図７（ｄ）は前記ＶＭＯＤとＩ
ＭＯＤ信号を発生するための回路構成を示す。スイッチ
は２極スイッチで、上側に倒すとＶＭＯＤであり、下側
に倒すとＩＭＯＤである。このスイッチは信号源のオン
状態を検出した場合、オン検出タイミングがＶＴＭか、
ＩＴＭか又は双方かという切分けに使用する。なお、こ
れはスイッチに限定されず他の論理信号でも良い（以下
スイッチ等）。

【００４１】すなわち、図７（ａ）の論理回路により、
電圧検出タイミングＶＴＭにおいて図２の出力端子２８
から出力される信号ＳＩＧを弁別し、電圧検出信号ＶＳ
ＩＧを得る。また、図７（ｂ）の論理回路により、電流
検出タイミングＩＴＭにおいて図２の出力端子２８から
出力される信号ＳＩＧを弁別して電流検出信号ＶＳＩＧ
を得る。そして、図７（ｂ）の論理回路において、上記
電圧検出信号ＶＳＩＧ、電流検出信号ＩＳＩＧを、負電
流検出タイミング信号Ｉ−ＴＭのタイミングで、ＦＦ２
にセットし保持させる。この信号が前記図１に示した信
号検出回路１８の出力信号となる。

【００４２】図８は前記した論理演算により得られる各
信号の動作波形図を示したものである。同図において３
２、３３、３４及び３５は図５におけるこれらの信号波
形の再掲であり、それぞれＣＬＯＣＫ、ＶＴＭ，Ｉ＋Ｔ
Ｍ，Ｉ−ＴＭ信号である。６１の電流検出タイミング信
号ＩＴＭは前述の通り正電流検出タイミング信号Ｉ＋Ｔ
Ｍと負電流検出タイミング信号Ｉ−ＴＭのオア結果であ
る。６２のＳＩＧ信号は図２の回路の検出結果であり、
この例では正電圧検出タイミングＶＴＭと正電流検出タ
イミングＩ＋ＴＭの双方でフォトカプラＦＣ０，ＦＣ１
が導通した場合を想定したものである。これを元に、６
３のＶＳＩＧ信号は図７（ａ）により正電圧検出タイミ
ングＶＴＭでの導通の有無を示し、６４のＩＳＩＧ信号
は図７（ｂ）により電流検出タイミングＩＴＭに導通が
あったか否かの情報を次の電圧検出タイミングＶＴＭ終
了時点まで保持したものである。６５は、図７（ｃ）に
よる信号ＳＩＧＯＵＴを、当該ＳＩＧ信号例および図７
（ｄ）のスイッチ等の状態に即して示したものである。

【００４３】次に当該信号源のオン／オフ状態の判断手
法について説明する。判断タイミングは３種の検出タイ
ミング終了直後から次のＶＴＭ終了までであるから、こ
の間に信号ＳＩＧＯＵＴを観測する。スイッチ等がＶＭ
ＯＤであった時、ＳＩＧＯＵＴがハイ状態であれば前記
３種のタイミングのいずれかにおいて信号源がオン状態
にあったことを示し、ＳＩＧＯＵＴがロウ状態ならば３
種タイミング全体を通じて信号源がオフ状態であったこ
とを示す。他方、スイッチ等がＩＭＯＤにあれば、ＳＩ
ＧＯＵＴがハイ状態なら正負の電流検出タイミングのい
ずれかにおいて信号源がオンであったこと、ロウ状態な
ら正負電流検出タイミング双方にわたり信号源がオフで
あったことを示す。

【００４４】なお、本実施例においては、図２の回路に
おいて、簡単のために、正電圧検出回路２０と正電流検
出回路２２の出力と負電圧検出回路２１と負電流検出回
路２３の出力を統合して１本の信号線として観測してい
るが、この前記４出力を個別回路で個別に図１の信号検
出回路１８に送出し信号検出回路ではこれら４出力の組
合せによって信号源のオン／オフ判定を行えば、さらに
容易に判定ができることは本発明の開示内容で明らかに
されている。

【００４５】図９にクロック整流回路の他の実施例の回
路図を示す。（ａ）は正クロック整流回路、（ｂ）は負
クロック整流回路を示す。これらは各々図３、図４にお
ける全波整流を半波整流としたものである。所要電流が
小さくて済む場合は回路簡易化に資する。なお（ａ）に
おいて追加したコンデンサＣ１２’はデカップリング用
である。

【００４６】図１０に電流検出／出力回路の他の実施例
（その１）の回路図を示す。同図においてＲ１からＲ８
は抵抗、Ｄ１，Ｄ２はダイオード、Ｃ１からＣ３はコン
デンサ、ＦＣ１，ＦＣ２，ＦＣ３はフォトカプラであ
る。この実施例は＋ＣＫ及びーＣＫクロックを駆動源と
し、正負の電流検出タイミング制御をフォトカプラＦＣ
１とＦＣ２経由で行うことにより、回路の簡易化と信号
源との電気的絶縁を図ったものである。

【００４７】図１１に電流検出／出力回路の他の実施例
（その２）の回路図を示す。同図においてＲ１からＲ６
は抵抗、Ｄ１，Ｄ２はダイオード、Ｃ１はコンデンサ、
ＴＲは結合トランス、ＦＣ１，ＦＣ２，ＦＣ３はフォト
カプラである。前図１０に加え駆動源を結合トランスで
供給することにより、クロックパルス源と信号源の完全
絶縁を図ったものである。

【００４８】図１２に電流検出／出力回路の他の実施例
（その３）の回路図を示す。この回路は結合トランスに
より駆動源を供給し、正負の電流検出結果を各々異なる
フォトカプラＦＣ１およびＦＣ２で出力するものであ
る。なお、Ｒ１からＲ６は抵抗、Ｃ１，Ｃ２はコンデン
サ、Ｄ１，Ｄ２はダイオードである。

【００４９】図１３に電流検出／出力回路の他の実施例
（その４）の回路図を示す。この回路はＩＣ１，ＩＣ２
およびＩＣ３のインバータで駆動源を供給し、正負の電
流検出結果を各々異なるフォトカプラＦＣ１，ＦＣ２で
出力するようにしたものであり、回路の簡易化に資す
る。Ｒ１からＲ７は抵抗、Ｃ１からＣ４はコンデンサ、
Ｄ１，Ｄ２はダイオードである。

【００５０】図１４に電流検出／出力回路の他の実施例
（その５）の回路図を示す。この回路は図１３と同様、
ＩＣ１，ＩＣ２およびＩＣ３のインバータを駆動源とし
たものであるが、図１３とは異なり、入力端子１，１’
間が低インピーダンスになったとき、フォトカプラＦＣ
１および／またはＦＣ２が出力するように構成したもの
である。すなわち、入力端子１，１’間に低インピーダ
ンス素子が接続された場合、インバータＩＣ２→コンデ
ンサＣ３→入力端子１，１’→コンデンサＣ４→インバ
ータＩＣ３の回路と、インバータＩＣ３→コンデンサＣ
４→入力端子１’，１→コンデンサＣ３→インバータＩ
Ｃ２の回路が形成されフォトカプラＦＣ１および／また
はＦＣ２はオン出力を発生しない。

【００５１】一方、入力端子１，１’間が開放状態にな
ると、インバータＩＣ２→コンデンサＣ３→抵抗Ｒ１→
抵抗Ｒ２→フォトカプラＦＣ１→ダイオードＤ１→コン
デンサＣ４→インバータＩＣ３の回路および／または、
インバータＩＣ３→コンデンサＣ４→ダイオードＤ２→
フォトカプラＦＣ２→抵抗Ｒ４，Ｒ１→コンデンサＣ３
→インバータＩＣ２の回路が形成され、フォトカプラＦ
Ｃ１および／またはＦＣ２が出力を発生する。同図の回
路は、上記図１３の回路と同様、回路の簡易化に資す
る。

【００５２】なお、上記実施例では、図２に示す信号入
力回路にパルス発生回路と信号検出回路を付加し、電圧
検出タイミング、正負電流検出タイミングの各検出タイ
ミングにおいて出力される信号を信号検出回路で弁別
し、信号入力回路の入力端子に接続される信号源等の状
態を検出するようにしているが、本発明は上記実施例に
限定されるものではなく、図２等に示される信号入力回
路を単独で使用してもよい。すなわち、入力端子に電圧
出力型の信号源が接続される場合には、クロツクパルス
の供給を停止して、正負電圧検出回路により信号状態を
検出し、また、入力端子に接点型、あるいはダイオード
型のスイッチング素子が接続される場合には、クロツク
パルスを供給して、正負電流検出回路により入力端子に
接続される素子の状態を検出するようにしてもよい。

【００５３】

【発明の効果】以上説明したように、本発明においては
以下の効果を得ることができる。（１）入力端子に接続される信号源の正及び負の電圧を
検出する電圧検出回路と、上記入力端子に正及び負方向
の電流を流す電流検出回路および出力回路とからなる信
号入力回路において、クロックパルスを整流して正負の
電圧を発生する駆動回路を設け、上記電流検出回路を上
記駆動回路が出力する正負の電圧により駆動するように
したので、従来例のように商用電源用トランス等の大型
のトランスを使用することなく、電流検出回路を駆動す
ることができる。このため、装置の小型化を図ることが
でき、また、高速クロツクを使用することにより、すば
やい応答を期待することができる。

【００５４】（２）駆動回路とクロックパルス源とをコ
ンデンサ、トランスもしくはフォトカプラにより電気的
に絶縁することにより、本発明に係わる信号入力回路を
クロツクパルス源から電気的に分離することができ、本
発明の信号入力回路の入力端子に接続される信号源等の
電位を考慮する必要がなくなる。また、出力回路を、第
１、第２のフォトカプラから構成することにより、同様
に、入力端子に接続される信号源等と、出力信号を電気
的に絶縁することができる。（３）電圧検出タイミング／正電流検出タイミング／負
電流検出タイミングの各タイミング信号に応じて、電流
検出回路の駆動回路に選択的にクロツクパルスを供給す
るクロツクパルス発生回路と、上記各タイミング信号に
応じて動作し、上記各タイミング時に出力回路から出力
される信号状態を検出する信号検出回路とを付加するこ
とにより、入力端子に接続される信号源／接点／スイッ
チング素子の種類を考慮することなく、これらの作動状
態を検出することができる。

【図面の簡単な説明】

【図１】本発明の原理的構成図である。

【図２】本発明の信号入力回路の１実施例を示す図であ
る

【図３】本発明の正クロック整流回路の１実施例の回路
図である。

【図４】本発明の負クロック整流回路の１実施例の回路
図である。

【図５】本発明の１実施例の動作を示す動作波形図であ
る。

【図６】本発明の１実施例のパルス発生回路の論理回路
図である。

【図７】本発明の１実施例の信号検出回路の論理構成図
である。

【図８】本発明の１実施例の動作を示す動作波形図であ
る。

【図９】本発明に係るクロック整流回路の他の実施例の
回路図である。

【図１０】本発明に係る電流検出／出力回路の他の実施
例（その１）の回路図である。

【図１１】本発明に係る電流検出／出力回路の他の実施
例（その２）の回路図である。

【図１２】本発明に係る電流検出／出力回路の他の実施
例（その３）の回路図である。

【図１３】本発明に係る電流検出／出力回路の他の実施
例（その４）の回路図である。

【図１４】本発明に係る電流検出／出力回路の他の実施
例（その５）の回路図である。

【図１５】従来のスイッチ切り替え方式の回路図であ
る。

【図１６】信号源の具体例の説明図である。

【図１７】逆電圧防止ダイオードを有するフォトカプラ
の回路図である。

【図１８】従来の信号入力回路を示す図である。

【符号の説明】

１，１’ 入力端子１０，２０正電圧検出回路１１，２１負電圧検出回路１２，２２正電流検出回路１３，２３負電流検出回路１４，２４正側出力回路１５，２５負側出力回路１６，１６’ 駆動回路１７パルス発生回路１８信号検出回路１９，２８出力端子２２ａ正クロック整流回路２３ａ負クロック整流回路ＦＣ０，ＦＣ１フォトカプラ

Claims

【特許請求の範囲】

【請求項１】入力端子と、出力端子と、該入力端子に
接続される信号源の正及び負の電圧を検出する電圧検出
回路と、上記入力端子に正及び負方向の電流を流す電流検出回路
および出力回路とからなる信号入力回路において、クロックパルスが供給され、正負の電圧を発生する駆動
回路を設け、上記電流検出回路を上記駆動回路が出力す
る正負の電圧により駆動することを特徴とする信号入力
回路。
【請求項２】上記駆動回路とクロックパルス源とをコ
ンデンサ、トランスもしくはフォトカプラにより電気的
に絶縁することを特徴とする請求項１の信号入力回路。
【請求項３】電圧検出回路は、入力端子に接続される
正電圧を検出する電圧検出回路と、入力端子に接続され
る負電圧を検出する電圧検出回路を並列接続したもので
あることを特徴とする請求項１または請求項２の信号入
力回路。
【請求項４】出力回路は正電圧検出回路と正電流検出
回路に応動する第１のフォトカプラと、負電圧検出回路
と負電流検出回路に応動する第２のフォトカプラを備え
ていることを特徴とする請求項１，２または請求項３の
信号入力回路。
【請求項５】電圧検出タイミング／正電流検出タイミ
ング／負電流検出タイミングの各タイミング信号に応じ
て、電流検出回路の駆動回路に選択的にクロツクパルス
を供給するクロツクパルス発生回路と、上記各タイミング信号に応じて動作し、上記各タイミン
グ時に出力回路から出力される信号状態を検出する信号
検出回路とを備えたことを特徴とする請求項１，２，３
または請求項４の信号入力回路。
【請求項６】電流検出回路の駆動回路はクロックパル
スを全波整流もしくは半波整流する整流回路から構成さ
れることを特徴とする請求項１，２，３，４または請求
項５の信号入力回路。
【請求項７】正及び負方向の電流検出回路への正負の
電圧の供給をフォトカプラによって切り換えることを特
徴とする請求項１，２，３，４，５または請求項６の信
号入力回路。