JP4141039B2 - Threshold operation circuit, AND gate circuit, self-holding circuit and start signal generation circuit using the same - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、入力信号のレべルを閾値演算し設定レベルにある時に交流信号を発生（論理値１に相当）し、設定レベルにない時には交流信号を発生しない（論理値０に相当）閾値演算回路に関し、特に、アナログ的な閾値演算ができ、入力信号が設定レベルにある時に安定した周波数とデューテイ比の交流信号を発生できる閾値演算回路及びこの閾値演算回路を適用したＡＮＤゲート回路、自己保持回路及び起動信号発生回路に関する。
【０００２】
【従来の技術】
フェールセーフ性が要求される安全装置等における信号処理は、交流信号の存在を論理値１とし交流信号の不在を論理値０として処理し、最終的に、交流信号の閾値演算を行い、所定レベル内にあるか否かを判定して安全か危険かを示す信号を出力する。
【０００３】
このようなフェールセーフな信号処理に適用される従来の閾値演算回路の一例としては、例えば、フェールセーフなウィンドウ・コンパレータ／ＡＮＤゲートがある。この回路構成と動作については，例えば電気学会論文誌(Tran.IEE of Japan) Vol.109-C,No.9,Sep.1989 （窓特性を持つフェールセーフ論理素子を使ったインタロックシステムの一構成法）で示されており、また、U.S.Patent 4,661,880号明細書、U.S.Patent 5,027,114号明細書や特公平１−２３００６号公報においても示されている。
【０００４】
その代表的回路例を図３１に示す。
図３１（Ａ）はレベル検定機能を有するウィンドウ・コンパレータであり、入力ＩのレべルＬＩが、（ｒｌ＋ｒ２＋ｒ３）Ｅ／ｒ３＜ＬＩ＜（ｒ４＋ｒ５）Ｅ／ｒ５（但し、Ｅは回路電源電圧、ｒ１〜ｒ５は抵抗Ｒ１〜Ｒ５の抵抗値）の範囲にあるときに、各トランジスタＱ１〜Ｑ３が、Ｑ２：ＯＦＦ→Ｑ３：ＯＦＦ→Ｑｌ：ＯＮ→Ｑ２：ＯＮ→Ｑ３：ＯＮ→Ｑｌ：ＯＦＦ→Ｑ２：ＯＦＦ→・・・の過程でＯＮ／ＯＦＦ動作を繰り返し自励発振する。
【０００５】
また、同図（Ｂ）は（Ａ）で示されるウィンドウ・コンパレータ２個を従属接続したレベル検定機能とＡＮＤ機能を有する回路で、入力Ｉｌ，Ｉ２のレべルＬＩｌ，ＬＩ２がそれぞれ、（ｒｌ＋ｒ２＋ｒ３）Ｅ／ｒ３＜ＬＩｌ＜（ｒ４＋ｒ５）Ｅ／Ｒｒ、（ｒｌ′＋ｒ２′＋ｒ３′）Ｅ／ｒ３′＜ＬＩ２＜（ｒ４′＋ｒ５′）Ｅ／ｒ５′（但し、Ｅは回路電源電圧、ｒ１′〜ｒ５′は抵抗Ｒ１′〜Ｒ５′の抵抗値）の範囲にあるときに回路は自励発振し、ＬＩｌ及びＬＩ２のいずれか一方でも上記範囲外になると発振は停止する。
【０００６】
また、別の閾値演算回路として、例えば、本出願人により先に提案された特開平８−１６２９４０号公報等に示されたものがあり、これを図３２に示す。
図３２の回路は、例えば交流信号Ｖ_INに基づく包絡線検波回路Ａの出力Ｘ２が電源電圧Ｖ_CCを越えると、別途設けられる交流源からの交流信号を受信しているフォトカプラＰＣｌのスイッチングにより、減流抵抗Ｒを介してスイッチング電流がフォトカプラＰＣ２のフォトダイオードに流れて、フォトカプラＰＣ２のフォトトランジスタがスイッチングして交流信号が発生する（出力が論理値１である）。包絡線検波回路Ａに交流信号Ｖ_INが入力されない時には、包絡線検波回路Ａの出力Ｘ２は略電源電圧Ｖ_CCとなり、フォトカプラＰＣｌがスイッチングしていても、フォトカプラＰＣ２にスイッチング電流が流れず交流信号は発生しない（出力が論理値０である）。尚、包絡線検波回路Ｂは、フォトカプラＰＣ２のフォトトランジスタのスイッチングによる交流信号を倍電圧整流して電源電圧Ｖ_CCより大きい直流信号Ｙを出力する。
【０００７】
【発明が解決しようとする課題】
しかしながら、図３１の閾値演算回路は自励発振回路であり、発振周波数及びデューテイ比は各トランジスタのＯＮ及びＯＦＦ遅延時間により概ね定まるので、トランジスタの特性のばらつき、温度、湿度等によるトランジスタの特性変化、或いは入力信号レベルによって、交流出力の発振周波数やデューテイ比が変動し、安定した交流出力が得られないという問題がある。また、電源枠外処理（回路電源電圧より大きい所定レベルの入力信号が入力した時に交流信号を発生する）を利用しており、入力信号レベルとウィンドウ・コンパレータの閾値が回路電源電圧に比例して共に変化するような関係を満足しなければならない。このため、入力信号の発生回路とウィンドウ・コンパレータは、同一電源を使用しなければならないという制約があり、回路のレイアウトの自由度が低い。
【０００８】
一方、図３２の閾値演算回路は、外部の交流源からの交流信号を利用して発振させる構成であるので、発振周波数及びデューテイ比は回路素子の特性や入力レベルの影響を受けにくく、安定した交流信号を得ることができる。しかし、この回路は、入力信号が回路電源電圧Ｖ_CCより大きいか否か、言い換えれば、入力信号の有り／無しのディジタル的な判定に留まり、入力信号に対するアナログ的な閾値検定機能を持たない。
【０００９】
本発明は上記の事情に鑑みなされたもので、アナログ的な閾値演算が可能で、安定した周波数及びデューティ比の出力交流信号が発生でき、また、回路のレイアウトの自由度の大きい閾値演算回路を提供することを目的とする。また、この閾値演算回路を適用したＡＮＤゲート回路、自己保持回路及び起動信号発生回路を提供する。
【００１０】
【課題を解決するための手段】
このため、請求項１の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を、交流源からのスイッチング信号により変調する変調手段と、該変調手段で生成された変調信号の前記スイッチング信号に同期して変化する信号レベルを閾値と比較してレベル検定し、前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化するとき交流信号を発生するレベル検定手段とを備え、前記入力信号レベルが前記設定レベルにある時に前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化して前記レベル検定手段から交流信号が発生する構成とした。
【００１１】
かかる構成では、交流源からの交流のスイッチング信号によりスイッチングする変調手段により入力信号を変調して後、その変調信号をレベル検定手段によりレベル検定する。入力信号レベルが設定レベルにあれば変調信号に同期した交流信号（論理値１）が発生し、設定レベルになければレベル検定手段から交流信号は発生しない（論理値０）。
【００１２】
請求項２の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を予め設定された閾値と比較してレベル検定し、入力信号が前記閾値以上の時に出力信号を発生するレベル検定手段と、該レベル検定手段の出力信号を、交流源からのスイッチング信号により変調する変調手段と、前記入力信号が前記閾値より高く前記設定レベルにある時に、前記変調手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化に基づいて交流信号を発生する交流信号発生手段とを備えて構成した。
【００１３】
かかる構成では、入力信号がレベル検定手段の閾値より高く設定レベルにあればレベル検定手段から出力信号が発生する。この出力信号を、交流源からのスイッチング信号で変調手段で変調することで、変調信号に同期した交流信号が交流信号発生手段から発生するようになる。
【００１４】
請求項３のように、交流信号発生手段にフォトカプラを用いるとよい。
前記変調手段は、具体的には、請求項４に記載のように、一端側が前記入力信号が印加される入力ラインに接続し、他端側が定電圧供給ラインに接続するスイッチ手段を備え、該スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である。この場合、請求項５に記載のように、前記入力ラインの入力端と前記スイッチ手段の接続点との間に介装した第１抵抗と、前記入力ラインと前記スイッチ手段との間に介装した第２抵抗を備える構成とするとよい。
【００１５】
また、請求項１に記載の発明では、前記変調手段は、請求項６に記載のように、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、一端側が前記スイッチ手段と前記レベル検定手段の入力端との間の前記入力ラインに接続し、他端側が定電圧供給ラインに接続する第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成とすることができる。また、請求項７に記載のように、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、前記入力ラインに前記第１抵抗及びスイッチ手段の直列回路と並列に接続した第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成とすることもできる。
【００１６】
前記スイッチ手段は、請求項８に記載のように、前記交流源からのスイッチング信号の入力によりスイッチングするフォトカプラであることが好ましい。
かかる構成では、外部電源側とレベル検定手段の入力側とを絶縁できる。
【００１７】
前記スイッチ手段を、請求項９に記載のように、トランジスタとすれば、高速でスイッチングさせることが可能となる。
スイッチ手段にトランジスタを使用した場合、請求項１０のように、スイッチング信号が、前記入力信号と前記定電圧供給ラインの電圧との間の範囲の振幅を有するようにするか、請求項１１のように、トランジスタに入力するスイッチング信号に、レベル検定手段の閾値と交差しない信号を用いるとよい。
【００１８】
かかる構成では、トランジスタの故障でスイッチング信号が直接にレベル検定手段に入力した場合に、入力信号に関係なくスイッチング信号によってレベル検定手段から交流信号が発生してしまうという問題は生じない。
【００１９】
請求項１２のように、前記変調手段は、前記交流源のスイッチング信号を入力して前記入力信号が印加される入力ラインに供給するバッファ回路を備える構成としてもよい。
【００２０】
前記バッファ回路が、請求項１３のように入力信号に比例した振幅の信号を供給する構成としてもよい。
請求項１、４〜１３に記載の発明では、前記レベル検定手段を、請求項１４に記載のようにコンパレータで構成する。この場合、請求項１５に記載のように、コンパレータの交流出力をフォトカプラを介して出力回路側に伝達する構成とするとよい。
【００２１】
かかる構成では、出力回路側と閾値演算回路側の各電源を独立でき、閾値演算回路のレイアウトの自由度を増す。
また、レベル検定手段は、請求項１６に記載のように、ツェナーダイオードと、該ツェナーダイオードの出力によりスイッチングして交流信号を発生するフォトカプラとを備えて構成してもよい。
【００２２】
この構成の場合も、閾値演算回路のレイアウトの自由度を増す。
レベル検定手段は、請求項１７に記載のように、入力信号の供給する電流のみでレベル検定する構成としてもよい。この場合、請求項１８に記載のように、ツェナーダイオードで構成するとよい。
【００２３】
請求項１９の発明では、入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、入力信号を予め設定された第１の閾値と比較してレベル検定し、入力信号が前記第１の閾値以上の時に出力信号を発生する第１ツェナーダイオードと、外部の交流源から入力するスイッチング信号によりスイッチングして前記第１ツェナーダイオードの出力信号を変調するスイッチング手段と、前記入力信号が前記第１の閾値より高く前記設定レベルにある時に、前記スイッチング手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化によりスイッチングする第１フォトカプラと、該第１フォトカプラのスイッチング動作により変調された前記入力信号の変調信号を予め設定された第２の閾値と比較してレベル検定し、変調信号レベルが前記第２の閾値以上の時に出力信号を発生する第２ツェナーダイオードと、該第２ツェナーダイオードの出力信号が入力する第２フォトカプラとを備え、前記入力信号レベルが前記設定レベルにある時に、前記第２ツェナーダイオードに入力する変調信号レベルが、第１フォトカプラのスイッチング動作に同期して前記第２の閾値に対して高い値と低い値に交互に変化して前記第２フォトカプラから交流信号が発生する構成とした。
【００２４】
請求項２０の発明のＡＮＤゲート回路は、請求項１〜１９のいずれか１つに記載の閾値演算回路をｎ個設け、次段の閾値演算回路の変調手段には、交流源に代えて前段の閾値演算回路の交流出力をスイッチング信号として入力してｎ個の閾値演算回路を従属接続して構成した。
【００２５】
請求項２１の発明のＡＮＤゲート回路は、交流入力信号をそれぞれ整流する複数の整流回路を備え、初段の整流回路の整流出力を次段の整流回路の整流出力に順次加算し全ての交流入力信号の加算値を最終段の整流回路から出力する加算回路を設け、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給する構成とした。
【００２６】
請求項２２の発明の自己保持回路は、請求項１〜１９のいずれか１つに記載の閾値演算回路を２個設け、一方の閾値演算回路をトリガ回路とし、他方の閾値演算回路をホールド回路とし、前記トリガ回路の出力とホールド回路の出力の論理和出力に基づいて生成される交流信号を、前記ホールド回路のスイッチング信号とする構成とした。
【００２７】
請求項２３に記載の自己保持回路は、交流入力信号をそれぞれ整流する２つの整流回路を備え、初段の整流回路の整流出力を後段の整流回路の整流出力に加算し２つの交流入力信号の加算値を後段の整流回路から出力する加算回路を有し、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給すると共に、前記加算回路の後段整流回路の入力端をホールド入力端とし、前段整流回路の入力端をトリガ入力端とし、前記閾値演算回路の交流出力信号を整流した後に前記前段整流回路の出力端に帰還する構成とした。
【００２８】
請求項２４に記載の起動信号発生回路は、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチと、該起動スイッチが押された時にＯＮする第１接点を介して充電され前記起動スイッチを戻した時にＯＮする第２接点を介して放電して出力信号を出力するコンデンサと、該出力信号を入力信号として閾値演算する請求項１〜１９のいずれか１つに記載の閾値演算回路とを備え、該閾値演算回路の出力を起動信号とするよう構成した。
【００２９】
かかる構成では、起動スイッチの両接点が正常に動作し、且つ、起動信号レベルが設定レベルにある時のみ、閾値演算回路から交流信号が発生するようになる。
【００３０】
請求項２５に記載の起動信号発生回路は、電源電圧レベルを閾値演算する請求項１９に記載の第１の閾値演算回路と、該第１の閾値演算回路の交流出力を交流源からのスイッチング信号とする請求項１９に記載の第２の閾値演算回路とを備え、運転ボタンのＯＮ動作に基づいて発生する出力信号のレベルを、前記第２の閾値演算回路でレベル検定し、第２の閾値演算回路の出力を起動信号とする構成とした。
【００３１】
請求項２６に記載の起動信号発生回路は、請求項２２の自己保持回路のトリガ回路に、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチを接続し、該起動スイッチのＯＮ／ＯＦＦ動作に伴って発生する出力信号が設定レベルにあり、且つ、ホールド回路の入力信号レベルが設定レベルにある時のみ、起動信号を発生する構成とした。
【００３２】
【発明の実施の形態】
以下に、本発明の閾値演算回路の実施形態を図面に基づいて説明する。
図１は、本発明に係る閾値演算回路の第１実施形態の回路構成図を示す。
【００３３】
図１において、レベル検定手段としてのレベル検定回路１０は、電源電圧Ｖ_CCより高レべルの閾値Ｖｔを有しており、入力信号Ｖｉが閾値Ｖｔより高い時に出力Ｖｏが例えばＧＮＤレべルとなり、入力信号Ｖｉが閾値Ｖｔ以下の時には出力ＶｏはＶ_CCレベルになる。尚、以下では上記の入出力関係で説明するが、逆の関係、即ち、入力信号Ｖｉが閾値Ｖｔより高い時にレベル検定回路の出力ＶｏがＶ_CCレべルとなり、入力信号Ｖｉが閾値Ｖｔ以下の時には出力ＶｏがＧＮＤレベルになるようにしても動作上差し支えない。
【００３４】
スイッチＳＷａは、一端側が入力信号Ｖｉの入力ライン１１に接続し、他端側が、定電圧Ｖａの供給ラインに接続する。そして、別途設けられた（図示せず）外部の交流源からのスイッチング信号Ｓｇに同期してＯＮ／ＯＦＦし、入力信号Ｖｉを変調して変調信号Ｖ１を生成してレベル検定回路１０に入力するもので、変調手段を構成する。前記入力信号Ｖｉは直流信号であり、入力ライン１１に介装された抵抗Ｒ10を介してスイッチＳＷａで変調されてレベル検定回路１０に入力される。
【００３５】
次に、図１の第１実施形態の動作を説明する。
この回路では、スイッチＳＷａがＯＮしている時には、レベル検定回路１０に入力する変調信号Ｖｌは電圧Ｖａとなる。スイッチがＯＦＦしている時には、ＧＮＤレべルから見たレベル検定回路１０の入力インピーダンスをＲｃとすれば、Ｖｌ＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）となる（ｒ10は、抵抗Ｒ10の抵抗値）。
【００３６】
ここで、Ｖａ＜Ｖｔ（Ｖｔ：レベル検定回路１０の閾値電圧）の場合には、スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力Ｖｏが交流となるには、スイッチＳＷａがＯＦＦした時のＶｌが、Ｖ１＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）＞Ｖｔにならなければなず、Ｖｉ＞（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃを満足しなければならない。従って、Ｖａ＜Ｖｔの場合には、図１の閾値演算回路は下限閾値を持つことになる。前記下限閾値ＶtiL は、Ｒｃ・ＶtiL ／（ｒ10＋Ｒｃ）＝Ｖｔより、ＶtiL ＝（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃとなる。そして、入力信号ＶｉがＶｉ＞ＶtiL の時、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのＯＮ／ＯＦＦ動作に同期して、レベル検定回路１０の出力ＶｏはＶ_CC／ＧＮＤを交互にとり、出力ＶｏはスイッチＳＷａのスイッチングに同期した交流信号（論理値１）になる。一方、Ｖｉ≦ＶtiL である場合には、スイッチＳＷａがＯＮ／ＯＦＦ動作してもレベル検定回路１０の出力Ｖｏは固定値（Ｖ_CCのまま）で変化せず、出力は直流信号（論理値０）となる。
【００３７】
次に、Ｖａ＞Ｖｔの場合には、スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力Ｖｏが交流になるには、スイッチＳＷａがＯＦＦした時のＶｌが、Ｖ１＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）＜Ｖｔにならなければならず、Ｖｉ＜（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃを満足しなければならない。従って、Ｖａ＞Ｖｔの場合には、図１の閾値演算回路は上限閾値を持つことになる。前記上限閾値ＶtiH は、Ｒｃ・ＶtiH ／（ｒ10＋Ｒｃ）＝Ｖｔより、ＶtiH ＝（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃとなる。そして、入力信号ＶｉがＶｉ＜ＶtiH の時、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのＯＮ／ＯＦＦ動作に同期して、レベル検定回路１０の出力ＶｏはＶ_CC／ＧＮＤを交互にとる交流信号になる。一方、Ｖｉ≧ＶtiH の場合は、スイッチＳＷａがＯＮ／ＯＦＦ動作してもレベル検定回路１０の出力Ｖｏは固定値（ＧＮＤのまま）で変化せず、交流信号は出力されない。
【００３８】
以上のように、図１の構成の閾値演算回路では、レベル検定回路１０の閾値Ｖｔに対する電圧Ｖａの値を選択することにより、下限の閾値演算と上限の閾値演算を選択できる。
【００３９】
図２は、図１と同様に上限／下限の閾値演算を選択可能な別の実施形態の回路構成例である。尚、図１と同一要素には同一符号を付して説明を省略する。
図２の実施形態は、入力信号Ｖｉの入力ライン１１に順次、第１抵抗Ｒ１０とスイッチＳＷａを介装すると共に、一端がスイッチＳＷａとレベル検定回路１０の入力端との間に接続し、他端が電圧Ｖａの供給ラインに接続する第２抵抗Ｒ11を設ける構成である。この場合、第１及び第２抵抗Ｒ10，Ｒ11とスイッチＳＷａとで変調手段としての変調回路１２が構成される。
【００４０】
次に、図２の回路の動作を説明する。
スイッチＳＷａがＯＦＦの時、レベル検定回路１０の入力Ｖｌ（変調信号）は、Ｖｌ（ＯＦＦ）＝Ｖａ・Ｒｃ／（ｒ11＋Ｒｃ）となる。スイッチＳＷａがＯＮの時、入力Ｖ１は、Ｖｌ（ＯＮ）＝（ｒ11・Ｒｃ・Ｖｉ＋ｒ10・Ｒｃ・Ｖａ）／（ｒ10・ｒ11＋ｒ10・Ｒｃ＋ｒ11・Ｒｃ）となる。説明を簡単にするために、ここではＲｃ≫ｒ10、ｒ11とおくと、Ｖｌ（ＯＦＦ）≒Ｖａ、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）となる。
【００４１】
今、Ｖｌ（ＯＦＦ）≒Ｖａ＜ＶｔであるようにＶａを定めると、レベル検定回路１０の出力Ｖｏが交流信号となるには、スイッチＳＷａのＯＮ時の入力Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）＞Ｖｔでなければならない。従って、図２の回路は、図１と同様に下限閾値ＶtiL ＝Ｖｔ＋（Ｖｔ−Ｖａ）ｒ10／ｒ11を持つ閾値演算回路となる。
【００４２】
一方、Ｖｌ（ＯＦＦ）≒Ｖａ＞ＶｔであるようにＶａを定めると、レベル検定回路１０の出力Ｖｏが交流信号となるには、スイッチＳＷａのＯＮ時の入力Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）＜Ｖｔでなければならない。この場合、図２の回路は、上限閾値ＶtiH ＝Ｖｔ＋（Ｖｔ−Ｖａ）ｒ10／ｒ11を持つ閾値演算回路となる。
【００４３】
以上のように、図２の回路構成の場合も、電圧Ｖａの値により、下限の閾値演算と上限の閾値演算を選択できる。
次に、図３に第３実施形態の回路図を示す。これは、上限／下限の両閾値を持つ閾値演算回路の例である。
【００４４】
図３において、本実施形態回路では、第１抵抗Ｒ10とレベル検定回路１０の入力端との間の入力ライン１１に、スイッチＳＷａと第２抵抗Ｒ11の直列回路を接続する構成とする。
【００４５】
次に動作を説明する。
図２の場合と同様に、変調回路１２のスイッチＳＷａがＯＦＦの時には、Ｖｌ（ＯＦＦ）＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）となり、スイッチＳＷａがＯＮの時には、Ｖｌ（ＯＮ）＝（ｒ11・Ｒｃ・Ｖｉ＋ｒ10・Ｒｃ・Ｖａ）／（ｒ10・ｒ11＋ｒ10・Ｒｃ＋ｒ11・Ｒｃ）となる。前述と同様にＲｃ≫ｒ10、ｒ11とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）となる。
【００４６】
更に、ここではＶｉはＶ_CC＜Ｖｉ＜２Ｖ_CCの範囲をとるものとする。例えば、Ｖａ＝Ｖ_CC（即ち、Ｖａ＜Ｖｉmin）とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖ_CC）／（ｒ10＋ｒ11）となる。入力信号Ｖｉのレべルに応じた回路挙動を見ると、Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｔでは、スイッチＳＷａがＯＮ／ＯＦＦしてもレベル検定回路１０の出力ＶｏはＶ_CCに固定される。また、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖ_CC）／（ｒ10＋ｒ11）＞Ｖｔでは、スイッチＳＷａがＯＮ／ＯＦＦしてもレベル検定回路１０の出力ＶｏはＧＮＤに固定される。スイッチＳＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出力ＶｏがＶ_CC／ＧＮＤの交流信号となる範囲は、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｔ＞Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖ_CC）／（ｒ10＋ｒ11）である。従って、下限閾値ＶtiL 及び上限閾値ＶtiH は、Ｖｌ（ＯＦＦ）≒ＶtiL ＝Ｖｔ及びＶｌ（ＯＮ）≒（ｒ11・ＶtiH ＋ｒ10・Ｖ_CC）／（ｒ10＋ｒ11）＝Ｖｔより、それぞれ、ＶtiL ＝Ｖｔ、ＶtiH ＝Ｖｔ＋（Ｖｔ−Ｖ_CC）ｒ10／ｒ11となる。以上から、図３の回路は、入力信号Ｖｉが上記ＶtiL 〜ＶtiH の範囲内である時のみレベル検定回路１０から交流信号の出力Ｖｏを生成するウィンドウ・コンパレータの機能を持つ。
【００４７】
因みに、Ｖａ＝２Ｖ_CC（即ち、Ｖａ＞Ｖｉmax）とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２Ｖ_CC）／（ｒ10＋ｒ11）となる。上述と同様に、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２Ｖ_CC）／（ｒ10＋ｒ11）＜Ｖｔ、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖｔではいずれも出力Ｖｏは固定される。Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｔ＜Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・２Ｖ_CC）／（ｒ10＋ｒ11）の範囲でのみレベル検定回路１０の出力ＶｏにスイッチＳＷａのＯＮ／ＯＦＦに同期した交流信号が現れる。下限閾値ＶtiL 及び上限閾値ＶtiH は、Ｖｌ（ＯＮ）≒（ｒ11・ＶtiL ＋ｒ10・２Ｖ_CC）／（ｒ10＋ｒ11）＝Ｖｔ及びＶｌ（ＯＦＦ）≒ＶtiH ＝Ｖｔより、それぞれ、ＶtiL ＝Ｖｔ−（２Ｖ_CC−Ｖｔ）ｒ10／ｒ11、ＶtiH ＝Ｖｔとなる。以上から、入力信号Ｖｉが上記ＶtiL 〜ＶtiH の範囲内である時のみレベル検定回路１０から交流信号の出力Ｖｏを生成するウィンドウ・コンパレータの機能を持つ。
【００４８】
このように、図３の構成では、上限と下限の各閾値範囲を持つ閾値演算回路となる。
図４には、下限と上限の閾値を有する別の回路構成例を示す。
【００４９】
図４の回路は、入力信号Ｖｉの入力端とレベル検定回路１０の入力端との間の入力ライン１１に順次介装される第１抵抗Ｒ10及びスイッチＳＷａの直列回路と並列に第２抵抗Ｒ11を入力ライン１１に接続する構成である。
【００５０】
次に動作を説明する。
スイッチＳＷａがＯＦＦの時、入力Ｖｌ（ＯＦＦ）＝Ｖｉ・Ｒｃ／（ｒ11＋Ｒｃ）となり、スイッチＳＷａがＯＮの時、入力Ｖｌ（ＯＮ）＝Ｖｉ・Ｒｃ／（ｒ10‖ｒ11十Ｒｃ）（ここで、ｒ10‖ｒ11＝ｒ10・ｒ11／（ｒ10＋ｒ11）である）となる。Ｖｌ（ＯＦＦ）＜Ｖｌ（ＯＮ）であるので、Ｖｌ（ＯＦＦ）＞Ｖｔ又はＶｌ（ＯＮ）＜Ｖｔでは、レベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、図４の回路では、Ｖｌ（ＯＦＦ）＜Ｖｔ＜Ｖｌ（ＯＮ）の時、即ち、（ｒ10‖ｒ11＋Ｒｃ）Ｖｔ／Ｒｃ＜Ｖｉ＜（ｒ10＋ｒ11）Ｖｔ／Ｒｃの範囲でのみ、スイッチＳＷａのスイッチング動作に同期してレベル検定回路１０の出力Ｖｏに交流信号が現れる。尚、図４の回路の下限閾値はＶtiL ＝（ｒ10‖ｒ11＋Ｒｃ）Ｖｔ／Ｒｃであり、上限閾値はＶtiH ＝（ｒ10＋ｒ11）Ｖｔ／Ｒｃである。
【００５１】
このように、入力信号Ｖｉを外部の交流源からのスイッチング信号Ｓｇにより変調し、この変調信号をレベル検定する構成とすれば、外部の交流源のスイッチング信号に同期した交流出力となり、周波数及びデューティ比の安定した交流出力信号を得ることができる。そして、入力信号の閾値演算をアナログ的に行うことができる。また、入力信号発生源とレベル検定手段が別電源にできるので、閾値演算回路や入力信号発生源のレイアウトの自由度が増大するという効果を有する。
【００５２】
図５は、上述した図１〜図４の回路に適用するスイッチＳＷａの具体例であり、（Ａ）はフォトカプラを用いる例、（Ｂ）はトランジスタを用いる例である。図（Ａ）のスイッチ回路では、フォトカプラＰＣ10は、発光ダイオードＰＤａとフォトトランジスＰＴａを備え、前記発光ダイオードＰＤａには、外部の交流源１３よりスイッチング信号Ｓｇが抵抗Ｒａを介して供給する。
【００５３】
例えば、スイッチング信号ＳｇがＨレべルの時は発光ダイオードＰＤａに電流が流れて発光しフォトトランジスＰＴａはＯＮする。スイッチング信号ＳｇがＬレべルの時は発光ダイオードＰＤａに電流が流れずフォトトランジスＰＴａはＯＦＦする。従って、フォトトランジスタＰＴａがスイッチング信号Ｓｇに同期してＯＮ／ＯＦＦすることで、入力信号Ｖｉを変調して変調信号Ｖ１が生成される。
【００５４】
図（Ｂ）のスイッチ回路では、交流源１３からのスイッチング信号ＳｇはコンデンサＣａでレべル変換されて抵抗Ｒa1に伝達される。スイッチング信号ＳｇがＨレベルの時は、図中のＡ点より高いレべルがＢ点に生じ、トランジスタＴｒに抵抗Ｒa1を介してべース電流が供給されてトランジスタＴｒはＯＮする。スイッチング信号ＳｇがＬレベルになると、Ｂ点はＡ点と略同レべルとなりべース電流が供給されずトランジスタＴｒはＯＦＦする。この回路の場合も、スイッチング信号Ｓｇに同期してトランジスタＴｒがＯＮ／ＯＦＦすることで、入力信号Ｖｉを変調して変調信号Ｖ１が生成される。尚、抵抗Ｒa2はトランジスタＴｒのＯＦＦ状態を安定させるために設けたものであり、ダイオードＤａはスイッチング信号ＳｇがＬレべルの時にコンデンサＣａを速やかに充電できるように設けてある。
【００５５】
図５の（Ａ）、（Ｂ）いずれのスイッチ回路の場合も、各素子に故障が生じた場合には、フォトトランジスＰＴａ及びトランジスタＴｒのスイッチング動作が停止し、ＯＮ状態或いはＯＦＦ状態に固定される。
【００５６】
図６は、図１〜図４のレベル検定回路に適用可能なコンパレータの具体的回路例である。
同図（Ａ）の回路構成において、ツェナーダイオードＺＤのツェナー電圧をＶzd、トランジスタＴrc1 （ここではＮＰＮトランジスタ）のエミッタ−べース間のＯＮ電圧をＶbeとして、入力閾値電圧Ｖｔを求めてみる。コンパレータ（レベル検定回路）１０の出力ＶｏレベルがＶ_CC→ＧＮＤへ（或いは、ＧＮＤ→Ｖ_CCへ）変化する入力レべルの境界が閾値電圧Ｖｔであり、この回路ではトランジスタＴrc1 のＯＦＦ→ＯＮ（或いは、ＯＮ→ＯＦＦ）へ変化する境となる入力レべルがＶｔとなる（即ち、入力Ｖ１レべルを増加させて行きトランジスタＴrc1 がＯＮするための最低電圧がＶｔである）。
【００５７】
この回路では、Ｖｔ＝Ｖzd＋（１＋ｒc1／ｒc2）Ｖbeである（ｒc1、ｒc2は抵抗Ｒc1、Ｒc2の抵抗値）。入力Ｖ１（変調信号）のレベルがＶｔより高い時には、トランジスタＴrc1 はＯＮして出力レべルはＧＮＤレべルになり、入力Ｖ１レべルがＶｔ以下の時には、トランジスタＴrc1 はＯＦＦして出力レべルはＶ_CCレべルになる。
【００５８】
同図（Ｂ）の回路構成では、閾値電圧Ｖｔは入力Ｖ１レべルを増加させていった時にトランジスタＴrc1 （ここではＰＮＰトランジスタ）がＯＦＦするための最低電圧であり、トランジスタＴrc1 のエミッタ−ベース間のＯＮ電圧をＶbe（＞０）とすると、Ｖｔ＝（１＋ｒc1／ｒc2）・（Ｖ_CC−Ｖbe）である。入力Ｖ１レべルがＶｔより高い時にはトランジスタＴrc1 はＯＦＦして出力レべルはＧＮＤレべルになり、入力Ｖ１レべルがＶｔ以下の時にはトランジスタＴrc1 はＯＮして出力レべルはＶ_CCレべルになる。
【００５９】
図７及び図８に、スイッチＳＷａに図５（Ａ）の回路を用い、レベル検定回路１０に図６（Ｂ）のコンパレータを用いた閾値演算回路の具体的回路構成例をそれぞれ示す。
【００６０】
図７は、図１の構成の閾値演算回路に適用した例であり、図８は、図３の構成の閾値演算回路に適用した例である。尚、図７及び図８の回路では、スイッチＳＷａの他端に供給する電圧Ｖａを電源電圧Ｖ_CCとしてある。
【００６１】
図７及び図８の回路の動作は、上述の説明における電圧Ｖａが電源電圧Ｖ_CCに代わるだけで同じであり、ここでは説明を省略する。
上記各実施形態では、レベル検定の対象となる入力信号Ｖｉが直流の場合について説明したが、レベル検定対象の入力信号が交流信号であってもよい。
【００６２】
交流信号Ｓｉを閾値演算するには、図９に示すように、レベル検定の対象となる交流信号を、整流回路として例えば倍電圧整流回路１４を用いて整流して直流信号に変換して、図１〜図４の前述した各閾値演算回路に入力すればよい。尚、図９は、図８の閾演算回路を用いた場合を示している。
【００６３】
図９において、２つのダイオードＤ11，Ｄ12と２つのコンデンサＣ11，Ｃ12からなる倍電圧整流回路１４の出力Ｖｉ′は、電源電圧Ｖ_CCに交流信号Ｓｉの振幅Ｖsi（ピーク＝ピーク）を加算した直流レべルに略等しくなる（即ち、Ｖｉ′≒Ｖsi＋Ｖ_CC）。その直流出力Ｖｉ′が下限閾値から上限閾値の範囲内である時に、外部の交流源からのスイッチング信号Ｓｇに同期して出力Ｖｏに交流信号が生成される。
【００６４】
ところで、倍電圧整流回路１４の平滑コンデンサＣ12に、図に示すような４端子コンデンサではなく、通常の２端子コンデンサを用いた場合、２端子コンデンサに断線故障が生じると、交流信号Ｓｉが電源レべルＶ_CCへレべル変換されて出力Ｖｉ′として現れる。この場合、スイッチＳＷａがスイッチングしなくても、この出力Ｖｉ′として現れた交流信号がレベル検定回路１０の閾値を挟んでいる場合には、レベル検定回路１０の出力Ｖｏに交流信号が生じてしまう。このような事態を避けるためには、図示のように平滑コンデンサＣ12に４端子コンデンサを用いればよい。４端子コンデンサＣ12に断線故障が生じた場合、出力Ｖｉ′は略Ｖ_CCレべルとなり、レベル検定回路１０の下限閾値はこのレべルより大なので、レベル検定回路１０の出力Ｖｏは、スイッチＳＷａのスイッチング動作に拘わらず直流信号（論理値０）となる。
【００６５】
閾値演算回路の出力Ｖｏを、図１０に示すように、フォトカプラＰＣ11に供給し、フォトカプラＰＣ11を介して出力回路側に伝達するようにするとよい。
かかる構成によれば、出力回路側の電源と閾値演算回路側の電源にそれぞれ独立した電源を使用することが可能となり、出力回路から離れた位置に閾値演算回路を配置することができ、入力信号発生源と閾値演算回路のレイアウトの自由度が増大するだけでなく、出力回路のレイアウト自由度も増大する。
【００６６】
次に、入力信号から供給される電流だけを用いてレベル検定を行う回路例について説明する。
図１１において、この回路は、入力信号Ｖｉをレベル検定回路１０の電源として入力信号をレベル検定するものである。入力信号Ｖｉは、レベル検定回路１０の電源として供給される一方、フォトカプラによるスイッチＳＷａで外部の交流源からのスイッチング信号Ｓｇによって変調されてレベル検定回路１０でレベル検定される。入力信号Ｖｉが設定レベルを満足する時は、フォトカプラＰＣ11の発光ダイオードがスイッチング信号Ｓｇに同期して通電されてフォトカプラＰＣ11を介して交流信号が生成される。入力信号Ｖｉが設定レベルを満足しない時は、フォトカプラＰＣ11から交流信号が生成されない。ここで、レベル検定回路１０は交流−交流変換の機能を担い、レベル検定回路１０の交流入力レベルが設定条件を満足する時、交流信号を伝達する。
【００６７】
次に、レベル検定にツェナーダイオードを用いる回路例について説明する。
図１２は、ツェナーダイオードを用いた上限／下限の閾値演算を行う閾値演算回路の構成例を示す。尚、上述の各実施形態と同一要素には同一符号を付してある。
【００６８】
図１２において、本実施形態では、スイッチＳＷａには、図５（Ａ）のフォトカプラＰＣ10を用いている。本実施形態のレベル検定手段としてのレベル検定回路２０は、ツェナーダイオードＴｚとフォトカプラＰＣ12とを備えて構成され、変調信号Ｖ１のレベルがその閾値（この場合ツェナー電圧Ｖｚ）以上の時にフォトカプラＰＣ12を介して交流の出力Ｖｏを発生する。抵抗Ｒ12は、ツェナーダイオードＴｚへの入力電流を制限するための減流抵抗である。
【００６９】
次に動作を説明する。
この回路は、入力信号Ｖｉが、Ｖｚ＜Ｖｉ＜Ｖｚ／αの時に出力Ｖｏが交流信号（論理値１）となり、Ｖｉ≧Ｖｚ／α又はＶｉ≦Ｖｚの時に出力Ｖｏは直流信号（論理値０）となる構成の閾値演算回路である。ここで、Ｖｚはツェナーダイオード電圧、αは、α＝ｒ11／（ｒ10＋ｒ11）である。
【００７０】
Ｖｚ＜Ｖｉ＜Ｖｚ／αの場合、スイッチＳＷａがＯＮした時、レベル検定回路２０の入力である変調信号Ｖ１は、Ｖ１＝αＶｉとなり、αＶｉ＜ＶｚであるからツェナーダイオードＴｚはＯＦＦであり、フォトカプラＰＣ12には電流が流れずＯＦＦする。スイッチＳＷａがＯＦＦすると、Ｖ１＝Ｖｉとなり、Ｖｉ＞ＶｚであるからツェナーダイオードＴｚは導通し、フォトカプラＰＣ12に電流が流れてＯＮする。従って、外部の交流源からのスイッチング信号ＳｇによるスイッチＳＷａのスイッチング動作に同期してレベル検定回路２０からは交流の出力Ｖｏが発生する。
【００７１】
Ｖｉ≧Ｖｚ／αの場合、スイッチＳＷａがＯＮしてもαＶｉ≧ＶｚであるからフォトカプラＰＣ12はＯＮしたままとなる。また、Ｖｉ≦Ｖｚの場合は、スイッチＳＷａがＯＦＦしてもＶｉ≦ＶｚであるからフォトカプラＰＣ12はＯＦＦしたままとなる。従って、レベル検定回路２０の出力Ｖｏは、Ｖｚ＜Ｖｉ＜Ｖｚ／αの閾値範囲にある時のみ、スイッチＳＷａのスイッチング動作に同期して交流信号（論理値１）を発生する。この回路は、ツェナーダイオードＴｚがショートすると、スイッチＳＷａのＯＮ／ＯＦＦに拘わらずフォトカプラＰＣ12はＯＮ状態のままとなる。
【００７２】
ところで、上述の各閾値演算回路のスイッチＳＷａの具体例として、図５（Ａ）、（Ｂ）のフォトカプラとトランジスタを示した。しかし、フォトカプラはＯＮ／ＯＦＦの遅れ時間が一般に大きく高速スイッチングに適さない。一方、トランジスタは高速スイッチングに適しているが、フェールセーフ性を考慮すると次のような問題点がある。
【００７３】
図１の閾値演算回路に図５（Ｂ）の構成を適用した回路を図１３に示してその問題点を説明する。尚、Ｖａ＝Ｖ_CCとしている。
図１３のトランジスタＴｒはエンハンスメント型であるので、このトランジスタＴｒのＯＮ／ＯＦＦ閾値電圧（ベース−エミッタ間電圧）は正である。尚、ＭＯＳＦＥＴでも同様である。従って、交流源１３から出力される振幅０−Ｖ_CCの電源枠内レベルのスイッチング信号Ｓｇを、コンデンサＣａで振幅Ｖ_CC−２Ｖ_CCの電源枠外レベルのスイッチング信号Ｓｇ′にレベル変換してトランジスタＴｒのベースに供給する。トランジスタＴｒは、Ｓｇ′＝Ｖ_CCの時ＯＦＦし、Ｓｇ′＝２Ｖ_CCの時ＯＮする。ここで、レベル検定回路１０の閾値ＶｔがＶ_CC＜Ｖｔ＜２Ｖ_CCの範囲に設定されている。トランジスタＴｒの故障でスイッチング信号Ｓｇ′が図中の点線で示すようにレベル検定回路１０に直接伝達されると、入力信号Ｖｉのレベルに関係なく、スイッチング信号Ｓｇ′に同期してレベル検定回路１０から交流の出力Ｖｏが発生する虞れがある。定電圧Ｖａがレベル検定回路１０の閾値電圧Ｖｔより低い設定でエンハンスメント型のトランジスタをスイッチＳＷａに用いるとこのような問題が発生する虞れがある。
【００７４】
この問題を解消する高速スイッチング手段の構成例を以下に示す。
図１４（Ａ）、（Ｂ）は、交流源から発生するスイッチング信号Ｓｇの振幅を、入力信号Ｖｉと定電圧供給ラインの電圧Ｖａとの間の範囲に設定する構成とした例であり、（Ａ）は図１の回路に適用した例であり、（Ｂ）は図３の回路に適用した例である。尚、（Ｂ）図では定電圧Ｖａ＝Ｖ_CCとしてある。
【００７５】
図１４（Ａ）、（Ｂ）において、スイッチング信号Ｓｇを発生する交流源としてのスイッチング信号発生回路１３′を、電源として入力信号ＶｉとＶａ（図（Ｂ）ではＶ_CC）を供給する構成とし、スイッチング信号ＳｇとしてＶａ（図（Ｂ）ではＶ_CC）−Ｖｉの範囲の振幅の信号を出力する。
【００７６】
かかる構成では、トランジスタＴｒは、スイッチング信号ＳｇがＶｉの時ＯＮし、Ｖａ又はＶ_CCの時ＯＦＦし、変調信号Ｖ１がレベル検定回路１０に入力する。トランジスタＴｒの故障でスイッチング信号Ｓｇが直接レベル検定回路１０に入力しても、どちらも入力信号Ｖｉが伝達されるだけであり、入力信号Ｖｉが閾値電圧Ｖｔより低ければレベル検定回路１０から交流の出力は発生せず問題はない。
【００７７】
上述の問題を解決する高速スイッチング手段の別の構成例としては、スイッチング信号Ｓｇに、レベル検定回路１０の閾値Ｖｔと交差しない信号を用いる構成がある。
【００７８】
図１５に、この構成を図３の回路に適用した例を示す。尚、Ｖａ＝Ｖ_CCとしてある。
図１５において、スイッチＳＷａに、ｎタイプのディプレッション型ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）トランジスタＴｒを用い、ソースを定電圧ラインに接続しドレインを入力信号ラインに接続している。ｎタイプのディプレッション型トランジスタＴｒは、トランジスタのＯＮ／ＯＦＦ閾値電圧（ＦＥＴではゲート−ソース間電圧Ｖｔｇｓ）は負である。従って、この回路では、スイッチング信号ＳｇがＶｔｇｓ（＜Ｖ_CC）より大きい時にトランジスタＴｒはＯＮし、スイッチング信号ＳｇがＶｔｇｓ（＜Ｖ_CC）より小さい時にトランジスタＴｒはＯＦＦするので、スイッチング信号Ｓｇとして、例えばＧＮＤ−Ｖ_CCの振幅を有する信号を利用できる。
【００７９】
即ち、Ｓｇ≦Ｖａとすることができ、レベル検定回路１０の閾値電圧ＶｔがＶｔ＞Ｖａの関係にあれば、スイッチング信号Ｓｇが閾値Ｖｔと交差することはなく、スイッチング信号Ｓｇが直接レベル検定回路１０に入力する故障が発生したとしても、レベル検定回路１０から交流の出力Ｖｏが発生することはない。また、図１５の構成では、図５（Ｂ）のようにスイッチング信号Ｓｇを信号Ｓｇ′にレベル変換するための回路を省くことができる利点がある。
【００８０】
尚、Ｖｔ＜Ｖａの設定関係にある場合には、ｐタイプのディプレッション型トランジスタを用いれば、トランジスタのＯＮ／ＯＦＦ閾値電圧は正であるのでＶａ≦Ｓｇとすることができ、同様にスイッチング信号Ｓｇと閾値Ｖｔが交差しないようにできる。ディプレッション型のＭＯＳＦＥＴを用いても同様に構成できる。
【００８１】
スイッチング信号Ｓｇによって入力信号を変調する手段として、フォトカプラやトランジスタのスイッチ手段を示したが、バッファ回路を用いても良い。バッファ回路を用いた構成例を図１６に示す。
【００８２】
図１６は、図３の回路に適用した例である。
図１６において、本実施形態の変調回路１２′は、図３の変調回路１２のスイッチＳＷａに代えてバッファ回路Ｂを設けた。バッファ回路Ｂは、スイッチング信号Ｓｇを入力しＶａ１−Ｖａ２の振幅（Ｖａ１＞Ｖａ２）のスイッチング信号Ｓｇ′を出力し、抵抗Ｒ11に供給する。
【００８３】
次に動作を説明する。
レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝Ｖａ１の時、Ｖｌ（Ｖａ１）＝（Ｖｉ／ｒ10＋Ｖａ１／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）であり、Ｓｇ′＝Ｖａ２の時、Ｖｌ（Ｖａ２）＝（Ｖｉ／ｒ10＋Ｖａ２／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）である。ここで、ｒ10‖ｒ11‖Ｒｃ＝１／（１／ｒ10＋１／ｒ11＋１／Ｒｃ）である。Ｖａ１＞Ｖａ２であるから、Ｖ１（Ｖａ１）＞Ｖｌ（Ｖａ２）であり、レベル検定回路１０の閾値電圧Ｖｔに対して、Ｖｔ＞Ｖ１（Ｖａ１）或いはＶｌ（Ｖａ２）＞Ｖｔの関係にある時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、この回路はＶ１（Ｖａ１）＞Ｖｔ＞Ｖｌ（Ｖａ２）の時、即ち、ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ１／ｒ11）＜Ｖｉ＜ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）の範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。即ち、図１６の回路は、下限閾値ＶtiL＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ１／ｒ11）、上限閾値ＶtiH＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）を有する。
【００８４】
ここで、Ｒｃ≫ｒ10、ｒ11とおき、更に、Ｖｉ＞Ｖ_CC，Ｖａ１＝Ｖ_CC，Ｖａ２＝０Ｖ（ＧＮＤ）とおくと、下限閾値ＶtiL＝（１＋ｒ10／ｒ11）×Ｖｔ−Ｖ_CC×ｒ10／ｒ11、上限閾値ＶtiH＝（１＋ｒ10／ｒ11）×Ｖｔとなる。尚、バッファ回路Ｂの出力インピーダンスは零とする。
【００８５】
尚、スイッチング信号Ｓｇ′に変換せずにスイッチング信号Ｓｇをそのまま抵抗Ｒ11に供給する構成としても構わないことは言うまでもない。
スイッチング信号Ｓｇをそのまま抵抗Ｒ11に供給する構成において、スイッチング信号が入力Ｖｉに比例する構成も考えられる。図１７は、バッファ回路Ｂの出力であるスイッチング信号Ｓｇ′として、ｋＶｉ−Ｖａ２の振幅の信号としている。ここで、ｋＶｉ（ｋは比例定数）は入力Ｖｉに比例し、ｋＶｉ＞Ｖａ２とする。
【００８６】
動作は図１６と同様で、図１６の回路におけるＶａ１をｋＶｉに置き換えれば良い。
即ち、レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝ｋＶｉの時、Ｖｌ（ｋＶｉ）＝（Ｖｉ／ｒ10＋ｋＶｉ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）であり、Ｓｇ′＝Ｖａ２の時、Ｖｌ（Ｖａ２）＝（Ｖｉ／ｒ10＋Ｖａ２／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）である。ｋＶｉ＞Ｖａ２であるから、Ｖ１（ｋＶｉ）＞Ｖｌ（Ｖａ２）であり、レベル検定回路１０の閾値電圧Ｖｔに対して、Ｖｔ＞Ｖ１（ｋＶｉ）或いはＶｌ（Ｖａ２）＞Ｖｔの関係にある時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。この回路は、Ｖ１（ｋＶｉ）＞Ｖｔ＞Ｖｌ（Ｖａ２）の時、即ち、Ｖｔ／（（１／ｒ10＋ｋ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ））＜Ｖｉ＜ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）の範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。即ち、下限閾値ＶtiL＝Ｖｔ／（（１／ｒ10＋ｋ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ））、上限閾値ＶtiH＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）を有する。
【００８７】
Ｒｃ≫ｒ10、ｒ11とおき、Ｖｉ，Ｖｔ＞Ｖ_CC，ｋ＝１，Ｖａ２＝Ｖ_CCとおくと、下限閾値ＶtiL＝Ｖｔ、上限閾値ＶtiH＝（１＋ｒ10／ｒ11）×Ｖｔ−Ｖ_CC×ｒ10／ｒ11となる。尚、バッファ回路Ｂの出力インピーダンスは零とする。
【００８８】
図１７の回路でｒ11＝０の場合、即ち、抵抗Ｒ11がない図１の回路に適用した場合について説明する。
レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝ｋＶｉの時にｋＶｉ、Ｓｇ′＝Ｖａ２の時にＶａ２である。Ｖｔ＞Ｖａ２とすると、Ｖｔ＞ｋＶｉの時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、ｋＶｉ＞Ｖｔの時、即ち、Ｖｉ＞Ｖｔ／ｋの範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。つまり、下限閾値ＶtiL＝Ｖｔ／ｋを持つ。一方、Ｖａ２＞Ｖｔとすると、ｋＶｉ＞Ｖｔの時はレベル検定回路１０の出力Ｖｏは定電圧に固定される。従って、Ｖｔ＞ｋＶｉの時、即ち、Ｖｔ／ｋ＞Ｖｉの範囲でのみ、スイッチング信号Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流信号が発生する。つまり、上限閾値ＶtiH＝Ｖｔ／ｋを持つ。
【００８９】
尚、この場合には、上式から判るように、抵抗Ｒ 10 とは無関係であるので抵抗Ｒ10を取り除いても構わない。
図１８（Ａ），（Ｂ）は、本発明の請求項２に対応する閾値演算回路の一実施形態を示すもので、入力信号ＶｉをツェナーダイオードＴｚでレベル検定した後に、変調手段で変調する構成である。
【００９０】
図１８（Ａ）では、レベル検定手段としてのツェナーダイオードＴｚを、入力信号Ｖｉの入力端と第１抵抗Ｒ10との間の入力ライン１１に挿入する構成である。その他は、図１２と同様の構成である。
【００９１】
本実施形態の回路は、入力信号Ｖｉが、Ｖ_LED ＋Ｖｚ＜Ｖｉ＜Ｖ_LED ／α＋Ｖｚの時に出力Ｖｏが交流信号（論理値１）となり、Ｖｉ≧Ｖ_LED ／α＋Ｖｚ又はＶｉ≦Ｖ_LED ＋Ｖｚの時に出力Ｖｏは直流信号（論理値０）となる。ここで、Ｖ_LED は交流信号発生手段としてのフォトカプラＰＣ12の発光ダイオードの降下電圧である。
【００９２】
Ｖ_LED ＋Ｖｚ＜Ｖｉ＜Ｖ_LED ／α＋Ｖｚの場合、スイッチＳＷａがＯＮした時、フォトカプラＰＣ12の発光ダイオードに入力する変調信号Ｖ１は、Ｖ１＝α（Ｖｉ−Ｖｚ）となり、α（Ｖｉ−Ｖｚ）＜Ｖ_LED であるからフォトカプラＰＣ12には電流が流れずＯＦＦする。スイッチＳＷａがＯＦＦすると、Ｖ１＝Ｖｉ−Ｖｚとなり、Ｖｉ−Ｖｚ＞Ｖ_LED であるからフォトカプラＰＣ12に電流が流れてＯＮする。
【００９３】
一方、Ｖｉ≧Ｖ_LED ／α＋Ｖｚの場合、スイッチＳＷａがＯＮしてもα（Ｖｉ−Ｖｚ）≧Ｖ_LED であるからフォトカプラＰＣ12はＯＮしたままとなる。また、Ｖｉ≦Ｖ_LED ＋Ｖｚの場合は、スイッチＳＷａがＯＦＦしてもＶｉ−Ｖｚ≦Ｖ_LED であるからフォトカプラＰＣ12はＯＦＦしたままとなる。
【００９４】
従って、フォトカプラＰＣ12の出力Ｖｏは、Ｖ_LED ＋Ｖｚ＜Ｖｉ＜Ｖ_LED ／α＋Ｖｚの閾値範囲にある時のみ、スイッチＳＷａのスイッチング動作に同期して交流信号（論理値１）を発生する。この回路も、ツェナーダイオードＴｚがショートすると、スイッチＳＷａのＯＮ／ＯＦＦに拘わらずフォトカプラＰＣ12はＯＮ状態のままとなる。
【００９５】
図１８（Ｂ）は、交流信号発生手段としてのフォトカプラＰＣ12の代わりに図中点線で囲んだようにトランジスタＴｒ12を用いた例である。この場合、トランジスタＴｒ12のＯＮ時のベース−エミッタ間電圧をＶbeとおくと、フォトカプラＰＣ12の発光ダイオードの降下電圧Ｖ_LEDをＶbeに置き換えれば図１８（Ａ）の回路と同じことが成り立つ（ただし、抵抗Ｒ13を流れる電流は無視できるものとする）。
【００９６】
尚、以下の説明ではフォトカプラＰＣ12を用いた回路構成の場合について述べるが、トランジスタＴｒ12を用いた場合も、図１９〜図２１の回路についてＶ_LEDをＶbeに置き換えればそのまま成り立つ。
【００９７】
図１２及び図１８の回路の場合、ツェナーダイオードＴｚがショートした時も、入力信号Ｖｉが、αＶｉ＜Ｖ_LED 且つ、Ｖｉ＞Ｖ_LED の範囲にあると、スイッチＳＷａのスイッチング動作に伴ってフォトカプラＰＣ12がＯＮ／ＯＦＦしてしまうという問題がある。
【００９８】
図１９に、上記の問題を解消するようにした請求項１９に対応する閾値演算回路の構成例を示す。
図１９において、この閾値演算回路は、図１２の回路と図１８の回路とを組み合わせたものである。即ち、図１８の閾値演算回路のフォトカプラＰＣ12を、図１２のスイッチＳＷａとして使用する構成である。ここで、図中、Ｒ 10 ′、Ｒ11′、Ｒ12′は、図１２の各抵抗Ｒ10、Ｒ11、Ｒ12に対応し、Ｔｚ′、ＰＣ12′は、図１２のレベル検定回路２０内のツェナーダイオードＴｚとフォトカプラＰＣ12にそれぞれ対応する。従って、ツェナーダイオードＴｚ，Ｔｚ′が第１及び第２ツェナーダイオード、スイッチＳＷａがスイッチング手段、フォトカプラＰＣ12が第１フォトカプラ、フォトカプラＰＣ12′が第２フォトカプラに、それぞれ相当する。
【００９９】
かかる構成では、入力信号Ｖｉを第１ツェナーダイオードＴｚで閾値演算し、設定レベルにあれば第１フォトカプラＰＣ12から交流信号が発生する。そして、この第１フォトカプラＰＣ12の交流信号をスイッチング信号として、入力信号Ｖｉを変調し、第２ツェナーダイオードＴｚ′に入力し、レベル検定する。レベル検定の結果、入力する変調信号が設定レベルにあれば、第２フォトカプラＰＣ12′から交流信号（論理値１）を発生する。即ち、第１ツェナーダイオードＴｚで下限の閾値を設定し、第２ツェナーダイオードＴｚ′で上限閾値を設定し、下限の閾値演算の出力結果を変調信号として、上限の閾値演算を実行する。
【０１００】
かかる構成によれば、下限と上限の各閾値を独立に設定できるので、ツェナーダイオードＴｚ又はＴｚ′がショートした場合に第２フォトカプラＰＣ12′からの交流信号（論理値１）の発生を防止できる。
【０１０１】
図１９において、下限閾値Ｖｚと上限閾値Ｖｚ′／α′（ここで、α′＝ｒ11′／（ｒ10′＋ｒ11′））の間に、入力信号レベルが存在する場合、フォトカプラＰＣ12′の発光ダイオードの通過電流は、最小で約（Ｖｚ′−Ｖｚ）／ｒ12′である。ツェナーダイオードＴｚとＴｚ′が共にショートした場合、フォトカプラＰＣ12′の出力に交流信号が生成される可能性の存在する入力レベルの範囲は、
Ｖ_LED ＜Ｖｉ＜ｍｉｎ（Ｖ_LED ／α，Ｖ_LED ／α′）・・・（１）
ここに、α＝ｒ11／（ｒ10＋ｒ11）である。
【０１０２】
このとき、フォトカプラＰＣ12′の発光ダイオード通過電流は、（Ｖ_LED ／ｒ12′）・（１−α）／α又は、（Ｖ_LED ／ｒ12′）・（１−α′）／α′である。
【０１０３】
Ｖｚ′−ＶｚをＶ_LED ×ｍｉｎ（（１−α′）／α′，（１−α）／α）に比較して十分に大きく設定すれば、ツェナーダイオードＴｚとＴｚ′が共にショートし、且つ、入力電圧が上記（１）式で定まる狭い範囲に収まる場合であっても、フォトカプラＰＣ12′の出力電流の発生を抑制することが可能である。
【０１０４】
次に、本発明の閾値演算回路の応用例を示す。
図２０に、前述の閾値演算回路を用いたレベル検定機能付きの機械の起動信号発生回路の例を示す。
【０１０５】
図２０において、この回路は、互いに相補の関係の第１接点３１ａと第２接点３１ｂを有する起動スイッチ３１が正常であることを確認しつつ起動信号を発生する構成である。即ち、前記第１接点３１ａがＯＮした後、第２接点３１ｂがＯＮしたか否かのバックチェックを行い、第２接点３１ｂがＯＮした時に起動信号を発生する。
【０１０６】
起動スイッチ３１が押されて第１接点３１ａがＯＮすると、ダイオードＤ31を介してコンデンサＣ31が充電される。その後、起動スイッチ３１が戻って第２接点３１ｂがＯＮするとコンデンサＣ31が放電される。この放電信号を入力信号Ｖｉとして本発明の閾値演算回路に入力して閾値演算し、設定レベルの時のみ閾値演算回路のフォトカプラＰＣ12から交流（論理値１）の起動信号Ｖｏが発生する構成である。尚、本実施形態では、図１２に示すツェナーダイオードＴｚを使用した閾値演算回路を適用しているが、他の閾値演算回路でもよいことは言うまでもない。
【０１０７】
本実施形態では、放電時の入力信号Ｖｉは２Ｖ_CCのレベルであり、充電時ではＶ_CCである。従って、Ｖｉ＝２Ｖ_CCの時に交流信号が発生し、Ｖｉ＝Ｖ_CCでは交流信号が発生しないように、α（＝ｒ11／（ｒ10＋ｒ11））とツェナー電圧Ｖｚを、Ｖ_CC＜Ｖｚ＜２Ｖ_CC、且つ、２Ｖ_CC／α＜Ｖｚを満足するように設定する。
【０１０８】
コンデンサＣ31に蓄積された電荷は、第１接点３１ａのＯＦＦ後はダイオードＤ32によって放電される。
図２０で、ツェナーダイオードＴｚがショートした場合、コンデンサＣ31に充電された電荷が放電される過程で、抵抗Ｒ10とＲ11で分圧された信号レベルが、Ｖ_LED とＶ_LED ／α（α＝ｒ11／（ｒ10＋ｒ11））の範囲となる期間が存在するが、その発生時間は、ツェナーダイオードＴｚが正常な場合に比較して極端に短い。
【０１０９】
図２１に、この種の機械の起動信号発生回路の別の例を示す。
図２１の回路は、図１９の閾値演算回路を適用したものである。
図２１おいて、閾値演算回路１０１、１０２は、図１９に示すもので、閾値演算回路１０１は、電源電圧Ｖ_CCを入力信号としてこの電源電圧Ｖ_CCに対して閾値演算を行い、その出力を閾値演算回路１０２に対する交流のスイッチング信号Ｓｇ′として発生する。閾値演算回路１０２は、運転ボタン１０３がＯＮした時に発生する信号Ｖｉを入力信号としてこの信号Ｖｉに対して閾値演算を行い、最終的な起動信号として出力信号Ｖｏを発生する。尚、コンデンサＣ101、ダイオードＤ101，Ｄ102は、図２０のコンデンサＣ31、ダイオードＤ31，Ｄ32に対応するものである。
【０１１０】
かかる構成では、電源電圧Ｖ_CCが設定レベルを満足すれば、閾値演算回路１０１は、外部の交流のスイッチング信号Ｓｇに同期した交流出力を発生し、閾値演算回路１０２に交流のスイッチング信号Ｓｇ′が入力する。そして、運転ボタン１０３がＯＮした時の信号Ｖｉが設定レベルを満足すれば、閾値演算回路１０２からスイッチング信号Ｓｇ′に同期した交流の出力信号Ｖｏが発生する。信号Ｖｉのレベルは、運転ボタン１０３が押されてＯＮした時、Ｖ_CCから２Ｖ_CCに増加する。閾値演算回路１０２の下限閾値はＶ_CCと２Ｖ_CCの間に設定される。
【０１１１】
ここで、電源電圧Ｖ_CC自体が昇圧すると、信号Ｖｉのレベルが閾値演算回路１０２の閾値を越えてしまうが、昇圧した電源電圧Ｖ_CCレベルが閾値演算回路１０１の設定レベルを満足しない場合には、閾値演算回路１０１からスイッチング信号Ｓｇ′が発生しないので、閾値演算回路１０２から交流の出力信号Ｖｏは発生しない。従って、電源電圧Ｖ_CCが正常なレベルにある時のみ、出力信号Ｖｏが発生する。
【０１１２】
次に、本発明の閾値演算回路を用いたＡＮＤゲート回路について説明する。
図２２は、図３の閾値演算回路を用いたＡＮＤゲート回路の構成例を示す。尚、その他の閾値演算回路でも同様にＡＮＤゲート回路を構成できることは言うまでもない。
【０１１３】
図２２において、本実施形態のＡＮＤゲート回路は、抵抗Ｒ10，Ｒ11、スイッチＳＷａ1 、レベル検定回路１０からなる第１の閾値演算回路と、抵抗Ｒ20，Ｒ21、スイッチＳＷａ2 、レベル検定回路１０′からなる第２の閾値演算回路とからなり、第１の閾値演算回路１０の出力Ｖｏ1 を、第２の閾値演算回路のスイッチＳＷａ2 のスイッチング信号とする構成である。このＡＮＤゲート回路は、直流の入力信号Ｖi1とＶi2が共にそれぞれ定められた所定レべル範囲内にある時に、第２の閾値演算回路の出力Ｖo2として交流信号（論理値１に相当）を発生する。
【０１１４】
以下で、動作を説明する。
第１の閾値演算回路のスイッチＳＷａ1 は、別途設けられた交流源からのスイッチング信号Ｓｇに同期してスイッチングする。入力Ｖｉ1 が、抵抗Ｒ10、Ｒ11、Ｖａ及びレベル検定回路１０の閾値Ｖｔ1 等で定まる下限閾値Ｖt1L から上限閾値Ｖt1H の範囲内である時に、第１の閾値演算回路の出力Ｖｏ1 として交流信号（論理値１に相当する）が生成される。この交流出力信号Ｖｏ1 は、次段の第２の閾値演算回路のスイッチＳＷａ2 に供給され、スイッチＳＷａ2 は信号Ｖｏ1 に同期してスイッチングする。入力信号Ｖｉ2 が、抵抗Ｒ20、Ｒ21、Ｖａ及びレベル検定回路１０′の閾値Ｖｔ2 等で定まる下限閾値Ｖt2L から上限閾値Ｖt2H の範囲内である時に、その出力Ｖｏ2 として交流信号（論理値１に相当する）が生成される。
【０１１５】
もし、例えば入力Ｖｉ1 が下限閾値Ｖt1L 以下もしくは上限閾値Ｖt1H 以上であると、第１の閾値演算回路の出力Ｖｏ1 は直流信号（論理値０に相当）となり交流信号は生成されない。従って、第２の閾値演算回路のスイッチＳＷａ2 はスイッチされず、ＯＮ状態もしくはＯＦＦ状態に固定される。このため、入力信号Ｖｉ2 がたとえ閾値範囲内にあっても、第２の閾値演算回路の出力Ｖｏ2 は直流信号（即ち、論理値０）となり交流信号は生じない。また、入力信号Ｖｉ1 が閾値範囲内で入力信号Ｖｉ2 が閾値範囲外である時にも、第２の閾値演算回路の出力Ｖｏ2 に交流信号は生成されない。
【０１１６】
このように、図２２の回路は、入力信号Ｖｉ1 とＶｉ2 が共にそれぞれ定められた閾値範囲内（即ち、共に論理値１）である時のみ交流信号が出力される（論理値１が生成される）ＡＮＤゲート回路である。
【０１１７】
尚、閾値演算回路を更に従属接続し、前段の閾値演算回路の出力Ｖｏで次段の閾値演算回路のスイッチＳＷａを駆動するよう構成すれば、多入力のＡＮＤゲート回路を構成でき、多入力のＡＮＤ演算（論理積演算）を行うことができる。
【０１１８】
図２３は、図２２のＡＮＤゲート回路において、第１及び第２の各スイッチＳＷａ1 、ＳＷａ2 として図５（Ａ）のフォトカプラを用い、レベル検定回路１０、１０′として図６（Ｂ）のコンパレータを用いて構成した具体的回路例である。尚、この場合、第１の閾値演算回路の出力Ｖｏ1 に次段のスイッチＳＷａ2 の発光ダイオードを抵抗Ｒa1を介して接続し、この発光ダイオードを出力Ｖｏ1 により駆動することで、スイッチＳＷａ2 のフォトトランジスをスイッチングする構成とする。
【０１１９】
尚、各閾値演算回路の動作は前述と同様であるので説明は省略する。
図２４は、入力信号が共に交流信号である場合のＡＮＤゲート回路の構成例を示し、図３の閾値演算回路を用いた構成例を示す。尚、その他の閾値演算回路でも同様に構成できることは言うまでもない。
【０１２０】
図２４において、本実施形態のＡＮＤゲート回路は、それぞれ２個のコンデンサと２個のダイオードからなりそれぞれの交流入力信号Ｓｉ1 ，Ｓｉ2 を倍電圧整流する第１及び第２倍電圧整流回路４０Ａ，４０Ｂからなる加算回路４０を設ける。加算回路４０は、交流信号Ｓｉ1 を整流する第１倍電圧整流回路４０Ａの整流出力Ｖｉ1 を、交流信号Ｓｉ2 を整流する第２倍電圧整流回路４０Ｂの整流出力Ｖｉ2 に加算してＶｉ1 ＋Ｖｉ2 の加算出力を発生する。この加算出力（Ｖｉ1 ＋Ｖｉ2 ）を閾値演算回路に入力信号Ｖｉとして入力し、閾値演算回路で閾値演算する構成である。
【０１２１】
以下に動作を説明する。
加算回路４０の加算出力レべルＶｉは、交流入力信号Ｓｉ1 ，Ｓｉ2 の論理値１の振幅（ピーク＝ピーク）をそれぞれＶｉ1 、Ｖｉ2 とおくと、Ｖｉ≒Ｖｉ1 ＋Ｖｉ2 ＋Ｖ_CCとなる。下限閾値ＶtLを、Ｖｉ1 ＋Ｖ_CC,Ｖｉ2 ＋Ｖ_CC＜ＶtL＜Ｖｉ1 ＋Ｖｉ2 十Ｖ_CCの範囲に設定すると、交流入力信号Ｓｉ1 、Ｓｉ2 が共に論理値１のレべルで入力されている時にのみ交流信号（論理値１）が出力される。
【０１２２】
図２５は、図２４のＡＮＤゲート回路において、閾値演算回路のスイッチＳＷａに図５（Ａ）のフォトカプラを用い、レベル検定回路１０に図６（Ｂ）のコンパレータを用いた具体的な回路構成例を示している。尚、閾値演算回路の動作は前述と同様であるので説明は省略する。
【０１２３】
尚、図２５で例示した回路のように、上下限閾値を有する閾値演算回路を使用した場合には、下限閾値ＶtL及び上限閾値ＶtHを、例えば、Ｖ_CC＜ＶtL＜Ｖｉ1 ＋Ｖ_CC,Ｖｉ2 ＋Ｖ_CC＜ＶtH＜Ｖｉ1 ＋Ｖｉ2 ＋Ｖ_CCと設定すると、交流入力信号Ｓｉ1 又はＳｉ2 のいずれか一方が入力（論理値１）する時にのみ閾値演算回路から交流出力が生じるようにすることも可能である。
【０１２４】
図２４では、２入力の場合のＡＮＤゲート回路構成を示した。ｎ入力のＡＮＤゲート回路とするには、ｎ個の倍電圧整流回路により加算回路を構成し、ｎ個の交流入力信号が全て論理値１レベルである時の整流加算レべルとｎ個の交流入力信号の内の１つが論理値０のレベルである時の整流加算レべルとの間に、閾値演算回路の下限閾値を設定すればよい。
【０１２５】
図２６に、ｎ＝８の場合の加算回路５０の構成例を示す。
図２６において、この加算回路５０の加算出力Ｖｉ（ΣＶｉn (n=1〜8)) を本発明の閾値演算回路に入力信号として入力する。この場合、閾値演算回路の下限閾値ＶiLは、１つの整流回路の整流出力Ｖijとすれば、７Ｖij＋Ｖ_CC＜ＶiL＜８Ｖij＋Ｖ_CCの範囲に設定すればよい。これにより、全ての入力交流信号Ｓｉ1 〜Ｓｉ8 が論理値１のレベルにある時のみ、閾値演算回路から交流信号が発生する。
【０１２６】
尚、このような整流回路による加算回路の構成は、例えば、国際公開ＷＯ９３／２３７７２や「フェイルセーフ多値論理の光センサ走査回路への適用」（平成５年、電気学会全国大会、６９９）等で公知である。
【０１２７】
次に、本発明の閾値演算回路を利用した自己保持回路について説明する。
図２７は、本発明の自己保持回路の具体的回路構成例を示している。
図２７において、本実施形態の自己保持回路は、図２５に示すＡＮＤゲート回路の出力Ｖｏを倍電圧整流回路６０で整流し、その整流出力Ｖｆを加算回路４０の第１倍電圧整流回路４０Ａの出力端に帰還する構成である。第２倍電圧整流回路４０Ｂの入力端はリセット入力端（又はホールド入力端）となり、第１倍電圧整流回路４０Ａの入力端はトリガ入力端となる。尚、図２５の実施形態と同一要素には同一符号を付してある。倍電圧整流回路６０は、第１及び第２倍電圧整流回路４０Ａ，４０Ｂと同じ構成である。
【０１２８】
次に、図２８に示すタイムチャートに基づいて動作を説明する。
ここで、論理値１で入力信号Ｓｉは振幅（ピーク＝ピーク）Ｖsi、入力信号Ｔｉは振幅（ピーク＝ピーク）Ｖtiの交流信号であり、論理値０では両者とも直流信号であるとする。
【０１２９】
リセット入力端に交流入力信号Ｓｉが入力しない時（論理値０の時）では、整流加算出力である入力Ｖｉは略Ｖ_CCである。時刻ｔ1 で交流入力信号Ｓｉが入力すると（論理値１）、閾値演算回路への入力Ｖｉは略Ｖsi＋Ｖ_CCとなる。ここで、閾値演算回路の下限閾値ＶtLを、Ｖsi＋Ｖ_CC,Ｖti＋Ｖ_CC＜ＶtL＜Ｖsi＋Ｖti＋Ｖ_CC,Ｖsi＋Ｖoi＋Ｖ_CCと設定すれば、時刻ｔ1 〜ｔ2 では閾値演算回路の出力Ｖｏは直流信号（論理値０）である。時刻ｔ2 でトリガ入力端に交流入力信号Ｔｉが入力すると（論理値１）、入力ＶｉはＶsi＋Ｖti＋Ｖ_CCとなり下限閾値ＶtLを越えるので、閾値演算回路の出力Ｖｏが論理値１となり、交流信号（振幅Ｖoi（ピーク＝ピーク）≒Ｖ_CC）が生成される。この交流信号は倍電圧整流回路６０に入力されて整流され、整流出力Ｖｆ＝Ｖoi＋Ｖ_CCが生じて加算回路４０の第１倍電圧整流回路４０Ａの出力端にＯＲ接続で帰還される。時刻ｔ3 でトリガ入力端の交流信号Ｔｉが消滅しても、出力Ｖｏの整流信号Ｖｆが帰還されているので入力ＶｉはＶsi＋Ｖoi＋Ｖ_CC＞ＶtLの状態に維持され、出力Ｖｏ＝１（交流信号) が継続される。時刻ｔ4 で交流入力信号Ｓｉが消滅すると、入力ＶｉはＶoi＋Ｖ_CC＜ＶtLとなり、出力Ｖｏは直流信号（論理値０）になる。
【０１３０】
尚、図２７の自己保持回路に適用する閾値演算回路は、この構成に限定されず、本発明の他の構成の閾値演算回路でも構わないことは言うまでもない。
図２９に、図１１の閾値演算回路を適用した自己保持回路の別の構成例を示す。
【０１３１】
図２９において、トリガ回路１１１及びホールド回路１１２は、どちらも図１１の閾値演算回路と同様の構成である。トリガ回路１１１は、外部からの交流のスイッチング信号Ｓｇにより入力信号Ｖi1を変調して閾値演算を行う。ホールド回路１１２は、トリガ回路１１１の閾値演算の結果発生した交流信号をスイッチング信号Ｓｇ′として入力信号Ｖi2を変調して閾値演算を行う。ホールド回路１１２の出力は、スイッチング信号Ｓｇ′の生成のための電流を供給する。図中、１１３，１１４は、前述した倍電圧整流回路を示し、ＰＣは、倍電圧整流回路１１３の整流出力を、外部の交流スイッチング信号Ｓｇに同期してスイッチングしてスイッチング信号Ｓｇ′を生成するためのフォトカプラである。
【０１３２】
本自己保持回路の動作は、入力信号Ｖi1が設定レベルを満足する時、トリガ回路１１１は出力信号Ｖo1を生成する。この出力信号Ｖo1は、倍電圧整流回路１１３で整流され、スイッチング信号ＳｇによりフォトカプラＰＣを介してスイッチング信号Ｓｇ′が生成される。このスイッチング信号Ｓｇ′により、ホールド回路１１２の入力信号Ｖi2を変調し、入力信号Ｖi2が設定レベルを満足する時、ホールド回路１１２から出力信号Ｖo2が生成される。この出力信号Ｖo2は、倍電圧整流回路１１４で整流されて出力信号Ｖo2′として外部に出力されると共に、倍電圧整流回路１１３の出力側に供給され、スイッチング信号Ｓｇ′の生成のための電流を供給する。従って、入力信号Ｖi1の発生によりスイッチング信号Ｓｇ′が発生し、入力信号Ｖi2の入力により出力信号Ｖo2が発生した後は、トリガ入力としての入力信号Ｖi1が消滅しても、ホールド入力としての入力信号Ｖi2が消滅しない限りは、出力信号Ｖo2の発生が継続する。その後、入力信号Ｖi2が消滅すると、出力信号Ｖo2は消滅してスイッチング信号Ｓｇ′が停止し、トリガ入力である入力信号Ｖi1が再度入力しない限り、スイッチング信号Ｓｇ′は生成されず、出力信号Ｖo2は生成しない。
【０１３３】
図３０に、図２９の自己保持回路を図２０の起動信号発生回路に適用した場合の構成例を示す。
図３０において、この起動信号発生回路におけるトリガ回路１１１′は、図２０における起動スイッチ３１を除いた部分に相当する。
【０１３４】
かかる構成では、起動スイッチ３１がＯＮ（第１接点３１ａがＯＮ）された後にＯＦＦ（第１接点３１ａがＯＦＦで第２接点３１ｂがＯＮ）された時に、電源電圧Ｖ_CCが正常でトリガ回路１１１′から出力信号Ｖo1が発生すると、スイッチング信号Ｓｇ′が発生する。そして、ホールド回路１１２から出力信号Ｖo2が発生し、倍電圧整流回路１１４から出力信号Ｖo2′が発生すると、この出力信号Ｖo2′でスイッチング信号Ｓｇ′を自己保持する。
【０１３５】
【発明の効果】
以上説明したように請求項１〜９、１２〜１４、１６〜１９に記載の発明によれば、外部の交流源からの交流信号に同期した交流出力を得ることができるので、入力信号レベル変化や回路素子の特性変化等に影響を受けることなく、周波数及びデューティ比の安定した交流出力を発生することができる。
【０１３６】
請求項１０，１１に記載の発明によれば、上記効果に加えて、スイッチ手段をトランジスタで構成した時に、トランジスタの故障でスイッチング信号が直接レベル検定手段に入力した場合でも入力信号と無関係にスイッチング信号によってレベル検定回路から論理値１の交流信号が発生することを防止できる。
【０１３７】
請求項１５に記載の発明によれば、上記効果に加えて、閾値演算回路側と出力回路側とを独立した電源にすることが可能となり、閾値演算回路や出力回路のレイアウトの自由度が増大する。
【０１３８】
請求項２０、２１に記載の発明によれば、出力の安定したＡＮＤゲート回路を提供できる。
請求項２２、２３に記載の発明によれば、出力の安定した自己保持回路を提供できる。
【０１３９】
請求項２４〜２６に記載の発明によれば、安全装置等の起動信号発生回路の安全性を向上できる効果がある。
【図面の簡単な説明】
【図１】本発明の閾値演算回路の第１実施形態の構成図
【図２】本発明の閾値演算回路の第２実施形態の構成図
【図３】本発明の閾値演算回路の第３実施形態の構成図
【図４】本発明の閾値演算回路の第４実施形態の構成図
【図５】同上各実施形態のスイッチの具体的回路図
【図６】同上各実施形態のレベル検定回路の具体的回路図
【図７】図１の第１実施形態の具体的回路図
【図８】図３の第３実施形態の具体的回路図
【図９】入力信号が交流信号の場合の具体的回路例を示す図
【図１０】レベル検定回路の出力をフォトカプラを介して出力回路側に伝達する回路例を示す図
【図１１】本発明の閾演算回路の別の実施形態の回路図
【図１２】ツェナーダイオードを利用した本発明の閾値演算回路の構成図
【図１３】スイッチにトランジスタを用いた場合の問題点の説明図
【図１４】入力信号−定電圧の振幅信号をスイッチング信号として用いる構成の回路図
【図１５】ディプレッション型トランジスタを用いた構成の回路図
【図１６】変調手段にバッファ回路を用いた構成の回路図
【図１７】変調手段にバッファ回路を用いた構成の別の回路図
【図１８】ツェナーダイオードを利用した本発明の閾値演算回路の別の構成図
【図１９】図１２と図１８の閾値演算回路を組み合わせた回路図
【図２０】本発明の閾値演算回路を適用した起動信号発生回路の実施形態を示す図
【図２１】起動信号発生回路の別の構成例を示す図
【図２２】本発明のＡＮＤゲート回路の実施形態の構成図
【図２３】図２２の具体的回路例を示す図
【図２４】入力信号が交流信号の場合のＡＮＤゲート回路の構成図
【図２５】図２４の具体的回路例を示す図
【図２６】多入力のＡＮＤゲート回路における加算回路の構成図
【図２７】本発明の自己保持回路の実施形態の構成図
【図２８】図２７の回路の動作タイムチャート
【図２９】自己保持回路の別の実施形態の構成図
【図３０】図２９の自己保持回路を適用した起動信号発生回路の構成図
【図３１】従来の閾値演算回路例を示す図
【図３２】従来の閾値演算回路の別の例を示す図
【符号の説明】
１０、１０′２０ レベル検定回路
１１ 入力ライン
１２ 変調回路
１３ 外部交流源
１４、６０ 倍電圧整流回路
４０、５０ 加算回路
ＳＷａ スイッチ
Ｖｉ 入力信号
Ｖｏ 出力信号
Ｖ１ 変調信号[0001]
BACKGROUND OF THE INVENTION
The present invention calculates the threshold value of the level of the input signal and generates an AC signal when it is at the set level (corresponding to a logical value of 1), and does not generate an AC signal when it is not at the set level (corresponding to a logical value of 0). In particular, a threshold value calculation circuit capable of performing analog threshold calculation and generating an AC signal having a stable frequency and duty ratio when the input signal is at a set level, and an AND gate circuit to which this threshold value calculation circuit is applied, The present invention relates to a holding circuit and an activation signal generation circuit.
[0002]
[Prior art]
Signal processing in a safety device or the like that requires fail-safety is performed by treating the presence of an AC signal as a logical value 1 and the absence of an AC signal as a logical value 0, and finally performing an AC signal threshold calculation to obtain a predetermined level. And outputs a signal indicating whether it is safe or dangerous.
[0003]
An example of a conventional threshold value arithmetic circuit applied to such fail-safe signal processing is, for example, a fail-safe window comparator / AND gate. For example, Tran. IEE of Japan Vol.109-C, No.9, Sep.1989 (Interlock system using fail-safe logic elements with window characteristics). It is also shown in US Pat. No. 4,661,880, US Pat. No. 5,027,114, and Japanese Patent Publication No. 1-23006.
[0004]
A typical circuit example is shown in FIG.
FIG. 31A shows a window comparator having a level verification function. The level LI of the input I is (rl + r2 + r3) E / r3 <LI <(r4 + r5) E / r5 (where E is the circuit power supply voltage, When r1 to r5 are within the range of the resistances R1 to R5), each of the transistors Q1 to Q3 becomes Q2: OFF → Q3: OFF → Ql: ON → Q2: ON → Q3: ON → Ql: OFF → Q2: Self-oscillation is repeated by repeating ON / OFF operation in the process of OFF →.
[0005]
FIG. 6B is a circuit having a level test function and an AND function in which two window comparators shown in FIG. 5A are connected in cascade, and the levels LIl and LI2 of the inputs Il and I2 are (rl + r2 + r3), respectively. ) E / r3 <LIl <(r4 + r5) E / Rr, (rl ′ + r2 ′ + r3 ′) E / r3 ′ <LI2 <(r4 ′ + r5 ′) E / r5 ′ (where E is the circuit power supply voltage, r1 ′ ˜r5 ′ is the resistance value of the resistors R1 ′ to R5 ′), the circuit self-oscillates, and if either LI1 or LI2 is outside the above range, the oscillation stops.
[0006]
Another threshold calculation circuit is disclosed in, for example, Japanese Patent Application Laid-Open No. 8-162940 previously proposed by the present applicant, and is shown in FIG.
For example, the circuit of FIG._INThe output X2 of the envelope detection circuit A based on the power supply voltage V_CCExceeding the switching current, switching of the photocoupler PC1 receiving an AC signal from an AC source provided separately causes a switching current to flow to the photodiode of the photocoupler PC2 via the current reducing resistor R, and the photocoupler PC2 photo The transistor is switched to generate an AC signal (the output is a logical value 1). AC signal V to envelope detection circuit A_INIs not input, the output X2 of the envelope detection circuit A is substantially equal to the power supply voltage V._CCThus, even if the photocoupler PCl is switched, no switching current flows through the photocoupler PC2, and no AC signal is generated (the output is a logical value 0). The envelope detection circuit B doubles the AC signal generated by the switching of the phototransistor of the photocoupler PC2 by double voltage rectification._CCA larger DC signal Y is output.
[0007]
[Problems to be solved by the invention]
  However, the threshold value calculation circuit of FIG. 31 is a self-excited oscillation circuit, and the oscillation frequency and duty ratio are generally determined by the ON and OFF delay times of each transistor. Therefore, the transistor characteristic changes due to variations in transistor characteristics, temperature, humidity, etc. Or, depending on the input signal level, the oscillation frequency and duty ratio of AC output fluctuate, and stable AC output cannot be obtained.problemThere is. Also, it uses processing outside the power supply frame (generates an AC signal when an input signal with a predetermined level greater than the circuit power supply voltage is input), and the input signal level and the window comparator threshold are both proportional to the circuit power supply voltage. We must satisfy changing relationships. For this reason, the input signal generation circuit and the window comparator have the restriction that the same power supply must be used, and the degree of freedom in circuit layout is low.
[0008]
On the other hand, since the threshold value operation circuit of FIG. 32 is configured to oscillate using an AC signal from an external AC source, the oscillation frequency and duty ratio are less affected by circuit element characteristics and input levels and are stable. An AC signal can be obtained. However, in this circuit, the input signal is the circuit power supply voltage V_CCIn other words, it is only a digital determination of the presence / absence of the input signal, and does not have an analog threshold test function for the input signal.
[0009]
The present invention has been made in view of the above circumstances. An analog threshold calculation is possible, an output AC signal having a stable frequency and duty ratio can be generated, and a threshold calculation circuit having a high degree of freedom in circuit layout is provided. The purpose is to provide. In addition, an AND gate circuit, a self-holding circuit, and an activation signal generating circuit to which this threshold value operation circuit is applied are provided.
[0010]
[Means for Solving the Problems]
  Therefore, according to the first aspect of the present invention, in the threshold value arithmetic circuit configured to calculate the threshold value of the input signal level, generate an AC signal when the input signal level is the set level, and not generate an AC signal when the input signal level is not the set level. Is modulated by a switching signal from an AC source, and the modulation meansA signal level that changes in synchronization with the switching signal of the generated modulation signal is compared with a threshold value to test the level, and when the modulation signal level alternately changes between a high value and a low value with respect to the threshold value, an AC signal Level verification means for generating the AC signal from the level verification means when the input signal level is at the set level and the modulation signal level alternately changes between a high value and a low value with respect to the threshold value. Generated configuration.
[0011]
  In such a configuration, after the input signal is modulated by the modulation means that is switched by the AC switching signal from the AC source, the level of the modulated signal is verified by the level verification means.inputIf the signal level is at the set level, an AC signal (logic value 1) synchronized with the modulation signal is generated. If the signal level is not at the set level, no AC signal is generated from the level verification means (logic value 0).
[0012]
  In the second aspect of the present invention, the threshold value is calculated for the input signal level, an AC signal is generated when the input signal level is the set level, and the AC signal is not generated when the input signal level is not the set level. Level test against the threshold value,Input signal is above the thresholdLevel verification means for generating an output signal at the time of, and a modulation means for modulating the output signal of the level verification means by a switching signal from an AC source,When the input signal is above the threshold and at the set level, theAC signal generating means for generating an AC signal based on a signal level change synchronized with the switching signal of the modulation signal modulated by the modulation means.
[0013]
  In such a configuration, the input signal isHigher than the threshold levelIf it is at the set level, an output signal is generated from the level verification means. By modulating this output signal by the modulation means with the switching signal from the AC source, an AC signal synchronized with the modulation signal is generated from the AC signal generation means.
[0014]
As in claim 3, a photocoupler may be used for the AC signal generating means.
Specifically, the modulation means includes switch means having one end connected to an input line to which the input signal is applied and the other end connected to a constant voltage supply line, as described in claim 4. The switch means is configured to switch with a switching signal from the AC source. In this case, as described in claim 5, the first resistor interposed between the input end of the input line and the connection point of the switch means, and the input resistor between the input line and the switch means. It is preferable that the second resistor be provided.
[0015]
In the first aspect of the present invention, as in the sixth aspect, the modulation means is sequentially connected to an input line connecting the input end of the input line and the input end of the level verification means. A first resistor and a switch means, and one end side connected to the input line between the switch means and the input terminal of the level verification means, and the other end side connected to a constant voltage supply line And the switch means can be configured to switch with a switching signal from the AC source. Further, according to claim 7, the first resistor and the switch means sequentially interposed in the input line connecting between the input end of the input line and the input end of the level verification means, the input line And a second resistor connected in parallel with a series circuit of the first resistor and the switch means, and the switch means can be switched by a switching signal from the AC source.
[0016]
Preferably, the switch means is a photocoupler that switches in response to a switching signal input from the AC source.
In such a configuration, the external power supply side and the input side of the level verification means can be insulated.
[0017]
If the switch means is a transistor as described in claim 9, it is possible to perform switching at high speed.
When a transistor is used as the switch means, as in claim 10, the switching signal has an amplitude in a range between the input signal and the voltage of the constant voltage supply line, or as in claim 11. In addition, a signal that does not cross the threshold value of the level verification means may be used as the switching signal input to the transistor.
[0018]
In such a configuration, when a switching signal is directly input to the level verification unit due to a failure of the transistor, there is no problem that an AC signal is generated from the level verification unit by the switching signal regardless of the input signal.
[0019]
According to a twelfth aspect of the present invention, the modulation unit may include a buffer circuit that inputs a switching signal of the AC source and supplies the switching signal to an input line to which the input signal is applied.
[0020]
The buffer circuit may supply a signal having an amplitude proportional to the input signal as in the thirteenth aspect.
In the invention described in claims 1, 4 to 13, the level verification means is constituted by a comparator as described in claim 14. In this case, as described in claim 15, the AC output of the comparator may be transmitted to the output circuit side through a photocoupler.
[0021]
In such a configuration, the power supplies on the output circuit side and the threshold value calculation circuit side can be made independent, and the degree of freedom in layout of the threshold value calculation circuit is increased.
In addition, the level verification means may comprise a Zener diode and a photocoupler that generates an AC signal by switching according to the output of the Zener diode.
[0022]
Also in this configuration, the degree of freedom in the layout of the threshold calculation circuit is increased.
As described in claim 17, the level verification means may be configured to perform level verification only with a current supplied by an input signal. In this case, a Zener diode may be used as described in claim 18.
[0023]
  According to the nineteenth aspect of the present invention, in the threshold value calculation circuit configured to calculate the threshold value of the input signal level, generate an AC signal when the input signal level is the set level, and not generate an AC signal when the input signal level is not the set level.A level test is performed in comparison with a first threshold value set in advance, and an output signal is generated when the input signal is equal to or greater than the first threshold value.Switching means for modulating the output signal of the first Zener diode by switching with a first Zener diode and a switching signal input from an external AC source;When the input signal is higher than the first threshold and at the set level, the signal level change in synchronization with the switching signal of the modulation signal modulated by the switching meansFirst photocoupler for switching, and switching of the first photocouplerActionThe modulated signal of the input signal modulated byA level test is performed in comparison with a second threshold value set in advance, and an output signal is generated when the modulation signal level is equal to or higher than the second threshold value.Second Zener diode and output signal of the second Zener diodeEnterWith the second photocouplerAnd when the input signal level is at the set level, the modulation signal level input to the second Zener diode is higher and lower than the second threshold value in synchronization with the switching operation of the first photocoupler. The AC signal is generated from the second photocoupler by alternately changing the value..
[0024]
An AND gate circuit according to a twentieth aspect of the present invention is provided with n threshold value arithmetic circuits according to any one of the first to nineteenth aspects, and the modulation means of the threshold value arithmetic circuit of the next stage replaces the AC source with the preceding stage. The AC output of the threshold value arithmetic circuit is input as a switching signal, and n threshold value arithmetic circuits are connected in cascade.
[0025]
An AND gate circuit according to a twenty-first aspect of the present invention includes a plurality of rectifier circuits that rectify AC input signals, respectively, and sequentially adds the rectified output of the first stage rectifier circuit to the rectified output of the next stage rectifier circuit. An addition circuit for outputting the addition value of the addition circuit from the final stage rectifier circuit is provided, and the addition output of the addition circuit is supplied as an input signal to the input terminal of the threshold value operation circuit according to claim 1. It was.
[0026]
According to a twenty-second aspect of the present invention, there is provided a self-holding circuit according to any one of the first to nineteenth aspects, wherein two threshold value arithmetic circuits are provided, one threshold value arithmetic circuit is used as a trigger circuit, and the other threshold value arithmetic circuit is a hold circuit. And an AC signal generated based on a logical sum output of the output of the trigger circuit and the output of the hold circuit is used as the switching signal of the hold circuit.
[0027]
The self-holding circuit according to claim 23 includes two rectifier circuits that rectify the AC input signal, respectively, and adds the rectified output of the first-stage rectifier circuit to the rectified output of the subsequent-stage rectifier circuit and adds the two AC input signals. An adder circuit that outputs a value from a rectifier circuit at a subsequent stage, and supplies an addition output of the adder circuit as an input signal to an input terminal of the threshold value operation circuit according to any one of claims 1 to 19, and A configuration in which the input terminal of the post-stage rectifier circuit of the adder circuit is the hold input terminal, the input terminal of the pre-stage rectifier circuit is the trigger input terminal, and the AC output signal of the threshold calculation circuit is rectified and then fed back to the output terminal of the pre-stage rectifier circuit It was.
[0028]
  The activation signal generation circuit according to claim 24 is provided via an activation switch composed of first and second contacts that are turned on and off in a complementary relationship with each other, and a first contact that is turned on when the activation switch is pressed. 20. A capacitor that discharges through a second contact that is turned on when the start switch is charged and returns to the output state and outputs an output signal, and performs a threshold calculation using the output signal as an input signal.Any one ofAnd the output of the threshold value calculation circuit is used as a start signal.
[0029]
In such a configuration, an AC signal is generated from the threshold value calculation circuit only when both the contacts of the start switch operate normally and the start signal level is at the set level.
[0030]
  The start signal generation circuit according to claim 25 performs a threshold calculation on the power supply voltage level.Claim 19A first threshold value calculation circuit and an AC output of the first threshold value calculation circuit;From an AC sourceSwitching signalClaim 19A second threshold value calculation circuit, the level of the output signal generated based on the ON operation of the operation button is verified by the second threshold value calculation circuit, and the output of the second threshold value calculation circuit is used as an activation signal. It was set as the structure to do.
[0031]
The start signal generating circuit according to claim 26 is connected to the trigger circuit of the self-holding circuit according to claim 22 by a start switch comprising first and second contacts that are turned on and off in a complementary relationship with each other. The configuration is such that the start signal is generated only when the output signal generated along with the ON / OFF operation of the start switch is at the set level and the input signal level of the hold circuit is at the set level.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a threshold value operation circuit of the present invention will be described with reference to the drawings.
FIG. 1 shows a circuit configuration diagram of a first embodiment of a threshold value operation circuit according to the present invention.
[0033]
In FIG. 1, a level verification circuit 10 as a level verification means includes a power supply voltage V_CCWhen the input signal Vi is higher than the threshold Vt, the output Vo becomes, for example, the GND level, and when the input signal Vi is equal to or lower than the threshold Vt, the output Vo is V_CCBecome a level. In the following, the above input / output relationship will be described, but the reverse relationship, that is, when the input signal Vi is higher than the threshold value Vt, the output Vo of the level test circuit is V_CCWhen the input signal Vi is equal to or lower than the threshold value Vt, the output Vo may be set to the GND level.
[0034]
The switch SWa has one end connected to the input line 11 for the input signal Vi and the other end connected to the supply line for the constant voltage Va. Then, the signal is turned ON / OFF in synchronization with a switching signal Sg from an external AC source provided separately (not shown), the input signal Vi is modulated, and a modulation signal V1 is generated and input to the level verification circuit 10. It constitutes the modulation means. The input signal Vi is a DC signal, and is modulated by the switch SWa via the resistor R10 interposed in the input line 11 and input to the level verification circuit 10.
[0035]
Next, the operation of the first embodiment shown in FIG. 1 will be described.
In this circuit, when the switch SWa is ON, the modulation signal Vl input to the level verification circuit 10 becomes the voltage Va. When the switch is OFF, assuming that the input impedance of the level verification circuit 10 viewed from the GND level is Rc, Vl = Rc · Vi / (r10 + Rc) (r10 is the resistance value of the resistor R10).
[0036]
Here, when Va <Vt (Vt: threshold voltage of the level verification circuit 10), the output Vo of the level verification circuit 10 becomes AC in synchronization with the ON / OFF of the switch SWa, when the switch SWa is turned OFF. V1 must satisfy V1 = Rc · Vi / (r10 + Rc)> Vt, and Vi> (r10 + Rc) Vt / Rc must be satisfied. Therefore, when Va <Vt, the threshold value operation circuit of FIG. 1 has a lower limit threshold value. The lower limit threshold value VtiL is VtiL = (r10 + Rc) Vt / Rc from Rc · VtiL / (r10 + Rc) = Vt. When the input signal Vi is Vi> VtiL, the output Vo of the level verification circuit 10 is V in synchronization with the ON / OFF operation of the switch SWa by the switching signal Sg from the external AC source._CC/ GND is alternately taken, and the output Vo becomes an AC signal (logic value 1) synchronized with the switching of the switch SWa. On the other hand, when Vi ≦ VtiL, the output Vo of the level verification circuit 10 is fixed (V) even if the switch SWa is turned ON / OFF._CCThe output is a DC signal (logical value 0).
[0037]
Next, when Va> Vt, in order for the output Vo of the level verification circuit 10 to become alternating in synchronization with the ON / OFF of the switch SWa, Vl when the switch SWa is OFF is V1 = Rc · Vi / ( r10 + Rc) <Vt and Vi <(r10 + Rc) Vt / Rc must be satisfied. Therefore, when Va> Vt, the threshold value operation circuit of FIG. 1 has an upper limit threshold value. The upper limit threshold value VtiH is VtiH = (r10 + Rc) Vt / Rc from Rc · VtiH / (r10 + Rc) = Vt. When the input signal Vi is Vi <VtiH, the output Vo of the level verification circuit 10 is V in synchronization with the ON / OFF operation of the switch SWa by the switching signal Sg from the external AC source._CCThis is an AC signal that alternates / GND. On the other hand, when Vi ≧ VtiH, the output Vo of the level verification circuit 10 does not change with a fixed value (remains GND) even when the switch SWa is turned ON / OFF, and no AC signal is output.
[0038]
As described above, in the threshold value operation circuit having the configuration shown in FIG. 1, the lower limit threshold value operation and the upper limit threshold value operation can be selected by selecting the value of the voltage Va with respect to the threshold value Vt of the level test circuit 10.
[0039]
FIG. 2 is a circuit configuration example of another embodiment in which upper / lower threshold calculation can be selected as in FIG. Note that the same elements as those in FIG.
In the embodiment of FIG. 2, the first resistor R10 and the switch SWa are sequentially inserted in the input line 11 of the input signal Vi, and one end is connected between the switch SWa and the input end of the level verification circuit 10, and the other. The second resistor R11 is connected to the supply line of the voltage Va at the end. In this case, the first and second resistors R10 and R11 and the switch SWa constitute a modulation circuit 12 as modulation means.
[0040]
Next, the operation of the circuit of FIG. 2 will be described.
When the switch SWa is OFF, the input Vl (modulation signal) of the level verification circuit 10 is Vl (OFF) = Va · Rc / (r11 + Rc). When the switch SWa is ON, the input V1 is Vl (ON) = (r11 · Rc · Vi + r10 · Rc · Va) / (r10 · r11 + r10 · Rc + r11 · Rc). In order to simplify the explanation, if Rc >> r10, r11, Vl (OFF) ≈Va, Vl (ON) ≈ (r11 · Vi + r10 · Va) / (r10 + r11).
[0041]
Now, if Va is determined so that Vl (OFF) ≈Va <Vt, in order for the output Vo of the level verification circuit 10 to be an AC signal, the input Vl (ON) when the switch SWa is ON≈ (r11 · Vi + r10 · Va). ) / (R10 + r11)> Vt. Therefore, the circuit of FIG. 2 is a threshold value operation circuit having a lower limit threshold value VtiL = Vt + (Vt−Va) r10 / r11 as in FIG.
[0042]
On the other hand, if Va is determined such that Vl (OFF) ≈Va> Vt, the output Vo of the level verification circuit 10 becomes an AC signal so that the input Vl (ON) ≈ (r11 · Vi + r10 · Va) when the switch SWa is ON. ) / (R10 + r11) <Vt. In this case, the circuit of FIG. 2 is a threshold value arithmetic circuit having an upper limit threshold value VtiH = Vt + (Vt−Va) r10 / r11.
[0043]
As described above, also in the circuit configuration of FIG. 2, the lower limit threshold calculation and the upper limit threshold calculation can be selected according to the value of the voltage Va.
Next, FIG. 3 shows a circuit diagram of the third embodiment. This is an example of a threshold value operation circuit having both upper and lower threshold values.
[0044]
In FIG. 3, the circuit of this embodiment is configured such that a series circuit of a switch SWa and a second resistor R11 is connected to the input line 11 between the first resistor R10 and the input terminal of the level test circuit 10.
[0045]
Next, the operation will be described.
As in the case of FIG. 2, when the switch SWa of the modulation circuit 12 is OFF, Vl (OFF) = Rc · Vi / (r10 + Rc). When the switch SWa is ON, Vl (ON) = (r11 · Rc · Vi + r10 * Rc * Va) / (r10 * r11 + r10 * Rc + r11 * Rc). As described above, when Rc >> r10 and r11, Vl (OFF) ≈Vi and Vl (ON) ≈ (r11 · Vi + r10 · Va) / (r10 + r11).
[0046]
Furthermore, here Vi is V_CC<Vi <2V_CCIt shall take the range. For example, Va = V_CC(That is, Va <Vimin), Vl (OFF) ≈Vi> Vl (ON) ≈ (r11 · Vi + r10 · V_CC) / (R10 + r11). Looking at the circuit behavior according to the level of the input signal Vi, when Vl (OFF) ≈Vi <Vt, the output Vo of the level verification circuit 10 is V even if the switch SWa is turned ON / OFF._CCFixed to. Also, Vl (ON) ≈ (r11 · Vi + r10 · V_CC) / (R10 + r11)> Vt, the output Vo of the level verification circuit 10 is fixed to GND even if the switch SWa is turned ON / OFF. The output Vo of the level verification circuit 10 is V in synchronization with ON / OFF of the switch SWa._CCThe range that becomes an AC signal of / GND is Vl (OFF) ≈Vi> Vt> Vl (ON) ≈ (r11 · Vi + r10 · V_CC) / (R10 + r11). Accordingly, the lower threshold value VtiL and the upper threshold value VtiH are Vl (OFF) ≈VtiL = Vt and Vl (ON) ≈ (r11 · VtiH + r10 · V)._CC) / (R10 + r11) = Vt, VtiL = Vt, VtiH = Vt + (Vt−V, respectively)_CC) R10 / r11. From the above, the circuit of FIG. 3 has the function of a window comparator that generates the AC signal output Vo from the level verification circuit 10 only when the input signal Vi is in the range of VtiL to VtiH.
[0047]
Incidentally, Va = 2V_CC(Ie, Va> Vimax), Vl (OFF) ≈Vi <Vl (ON) ≈ (r11 · Vi + r10 · 2V)_CC) / (R10 + r11). Similar to the above, Vl (ON) ≈ (r11 · Vi + r10 · 2V)_CC) / (R10 + r11) <Vt, Vl (OFF) ≈Vi> Vt, the output Vo is fixed. Vl (OFF) ≈Vi <Vt <Vl (ON) ≈ (r11 · Vi + r10 · 2V_CC) / (R10 + r11) only, an AC signal synchronized with ON / OFF of the switch SWa appears at the output Vo of the level verification circuit 10. The lower threshold VtiL and the upper threshold VtiH are Vl (ON) ≈ (r11 · VtiL + r10 · 2V)_CC) / (R10 + r11) = Vt and Vl (OFF) ≈VtiH = Vt, VtiL = Vt− (2V_CC-Vt) r10 / r11, VtiH = Vt. From the above, it has a window comparator function for generating the output Vo of the AC signal from the level verification circuit 10 only when the input signal Vi is in the range of VtiL to VtiH.
[0048]
Thus, the configuration of FIG. 3 is a threshold value arithmetic circuit having upper and lower threshold ranges.
FIG. 4 shows another circuit configuration example having a lower limit and an upper limit threshold.
[0049]
The circuit of FIG. 4 includes a second resistor R11 in parallel with a series circuit of a first resistor R10 and a switch SWa that are sequentially interposed in the input line 11 between the input end of the input signal Vi and the input end of the level verification circuit 10. Is connected to the input line 11.
[0050]
Next, the operation will be described.
When the switch SWa is OFF, the input Vl (OFF) = Vi · Rc / (r11 + Rc). When the switch SWa is ON, the input Vl (ON) = Vi · Rc / (r10‖r11 + Rc) (where, r10‖r11 = r10 · r11 / (r10 + r11)). Since Vl (OFF) <Vl (ON), the output Vo of the level test circuit 10 is fixed at a constant voltage when Vl (OFF)> Vt or Vl (ON) <Vt. Therefore, in the circuit of FIG. 4, the switch SWa is switched only when Vl (OFF) <Vt <Vl (ON), that is, only in the range of (r10‖r11 + Rc) Vt / Rc <Vi <(r10 + r11) Vt / Rc. An AC signal appears at the output Vo of the level verification circuit 10 in synchronization with the operation. 4 is VtiL = (r10‖r11 + Rc) Vt / Rc, and the upper limit threshold is VtiH = (r10 + r11) Vt / Rc.
[0051]
As described above, if the input signal Vi is modulated by the switching signal Sg from the external AC source and the level of the modulated signal is verified, an AC output synchronized with the switching signal of the external AC source is obtained. An AC output signal with a stable ratio can be obtained. The threshold calculation of the input signal can be performed in an analog manner. Further, since the input signal generation source and the level verification means can be provided as separate power sources, there is an effect that the degree of freedom in the layout of the threshold calculation circuit and the input signal generation source is increased.
[0052]
FIGS. 5A and 5B are specific examples of the switch SWa applied to the circuits of FIGS. 1 to 4 described above. FIG. 5A is an example using a photocoupler, and FIG. 5B is an example using a transistor. In the switch circuit of FIG. 1A, the photocoupler PC10 includes a light emitting diode PDa and a phototransistor PTa, and a switching signal Sg is supplied to the light emitting diode PDa from an external AC source 13 via a resistor Ra.
[0053]
For example, when the switching signal Sg is at H level, a current flows through the light emitting diode PDa to emit light and the phototransistor PTa is turned on. When the switching signal Sg is at the L level, no current flows through the light emitting diode PDa and the phototransistor PTa is turned off. Accordingly, when the phototransistor PTa is turned on / off in synchronization with the switching signal Sg, the input signal Vi is modulated to generate the modulation signal V1.
[0054]
In the switch circuit of FIG. (B), the switching signal Sg from the AC source 13 is level-converted by the capacitor Ca and transmitted to the resistor Ra1. When the switching signal Sg is at the H level, a level higher than the point A in the figure is generated at the point B, the base current is supplied to the transistor Tr via the resistor Ra1, and the transistor Tr is turned on. When the switching signal Sg becomes L level, the point B becomes substantially the same level as the point A and the base current is not supplied and the transistor Tr is turned off. Also in the case of this circuit, the transistor Tr is turned ON / OFF in synchronization with the switching signal Sg, whereby the input signal Vi is modulated to generate the modulation signal V1. The resistor Ra2 is provided to stabilize the OFF state of the transistor Tr, and the diode Da is provided so that the capacitor Ca can be charged quickly when the switching signal Sg is at L level.
[0055]
5A and 5B, when a failure occurs in each element, the switching operation of the phototransistor PTa and the transistor Tr is stopped and fixed to the ON state or the OFF state. The
[0056]
FIG. 6 is a specific circuit example of a comparator applicable to the level test circuit of FIGS.
In the circuit configuration of FIG. 2A, the input threshold voltage Vt is obtained by setting the zener voltage of the zener diode ZD to Vzd and the ON voltage between the emitter and base of the transistor Trc1 (here, NPN transistor) as Vbe. The output Vo level of the comparator (level verification circuit) 10 is V_CC→ To GND (or GND → V_CCThe boundary of the input level that changes is the threshold voltage Vt, and in this circuit, the input level that becomes the boundary where the transistor Trc1 changes from OFF to ON (or ON to OFF) is Vt (ie, The minimum voltage for turning on the transistor Trc1 by increasing the input V1 level is Vt).
[0057]
In this circuit, Vt = Vzd + (1 + rc1 / rc2) Vbe (rc1 and rc2 are resistance values of the resistors Rc1 and Rc2). When the level of the input V1 (modulation signal) is higher than Vt, the transistor Trc1 is turned on and the output level is set to the GND level. When the input V1 level is lower than Vt, the transistor Trc1 is turned off and output. Level is V_CCBecome a level.
[0058]
In the circuit configuration of FIG. 5B, the threshold voltage Vt is the lowest voltage for turning off the transistor Trc1 (here, PNP transistor) when the input V1 level is increased, and the emitter-base of the transistor Trc1. Assuming that the ON voltage is Vbe (> 0), Vt = (1 + rc1 / rc2) · (V_CC-Vbe). When the input V1 level is higher than Vt, the transistor Trc1 is turned off and the output level is set to the GND level. When the input V1 level is lower than Vt, the transistor Trc1 is turned on and the output level is V._CCBecome a level.
[0059]
FIGS. 7 and 8 show specific circuit configuration examples of a threshold value operation circuit using the circuit of FIG. 5A for the switch SWa and the comparator of FIG. 6B for the level verification circuit 10, respectively.
[0060]
7 is an example applied to the threshold value arithmetic circuit having the configuration of FIG. 1, and FIG. 8 is an example applied to the threshold value arithmetic circuit having the configuration of FIG. 7 and FIG. 8, the voltage Va supplied to the other end of the switch SWa is the power supply voltage V._CCIt is as.
[0061]
7 and 8, the voltage Va in the above description is equal to the power supply voltage V._CCIt is the same only by substituting, and the description is omitted here.
In each of the above embodiments, the case where the input signal Vi to be subjected to level verification is a direct current has been described. However, the input signal to be subjected to level verification may be an alternating current signal.
[0062]
In order to calculate the threshold value of the AC signal Si, as shown in FIG. 9, the AC signal to be subjected to the level test is rectified using, for example, a voltage doubler rectifier circuit 14 as a rectifier circuit and converted into a DC signal. What is necessary is just to input into each threshold value arithmetic circuit mentioned above of FIGS. FIG. 9 shows a case where the threshold calculation circuit of FIG. 8 is used.
[0063]
In FIG. 9, the output Vi ′ of the voltage doubler rectifier circuit 14 comprising two diodes D11 and D12 and two capacitors C11 and C12 is a power supply voltage V_CCIs substantially equal to the DC level obtained by adding the amplitude Vsi (peak = peak) of the AC signal Si (ie, Vi′≈Vsi + V_CC). When the DC output Vi ′ is within the range from the lower limit threshold to the upper limit threshold, an AC signal is generated at the output Vo in synchronization with the switching signal Sg from the external AC source.
[0064]
By the way, when a normal two-terminal capacitor is used as the smoothing capacitor C12 of the voltage doubler rectifier circuit 14 instead of the four-terminal capacitor as shown in the figure, if a disconnection failure occurs in the two-terminal capacitor, the AC signal Si is supplied to the power supply level. Bell V_CCLevel-transformed and appears as output Vi ′. In this case, even if the switch SWa is not switched, if the AC signal that appears as the output Vi ′ sandwiches the threshold value of the level verification circuit 10, an AC signal is generated at the output Vo of the level verification circuit 10. . In order to avoid such a situation, a four-terminal capacitor may be used as the smoothing capacitor C12 as shown. When a disconnection failure occurs in the 4-terminal capacitor C12, the output Vi ′ is approximately V_CCSince the lower limit threshold of the level verification circuit 10 is larger than this level, the output Vo of the level verification circuit 10 becomes a DC signal (logical value 0) regardless of the switching operation of the switch SWa.
[0065]
As shown in FIG. 10, the output Vo of the threshold value calculation circuit may be supplied to the photocoupler PC11 and transmitted to the output circuit side via the photocoupler PC11.
According to such a configuration, it is possible to use independent power sources for the power source on the output circuit side and the threshold value arithmetic circuit side, and the threshold value arithmetic circuit can be arranged at a position away from the output circuit. Not only does the degree of freedom of layout of the generation source and the threshold calculation circuit increase, but the degree of freedom of layout of the output circuit also increases.
[0066]
Next, an example of a circuit that performs level verification using only the current supplied from the input signal will be described.
In FIG. 11, this circuit uses the input signal Vi as a power source for the level verification circuit 10 to verify the level of the input signal. The input signal Vi is supplied as a power source for the level verification circuit 10, and is modulated by a switching signal Sg from an external AC source by a switch SWa by a photocoupler and subjected to level verification by the level verification circuit 10. When the input signal Vi satisfies the set level, the light emitting diode of the photocoupler PC11 is energized in synchronization with the switching signal Sg, and an AC signal is generated via the photocoupler PC11. When the input signal Vi does not satisfy the set level, no AC signal is generated from the photocoupler PC11. Here, the level verification circuit 10 has an AC-AC conversion function, and transmits an AC signal when the AC input level of the level verification circuit 10 satisfies a set condition.
[0067]
Next, a circuit example using a Zener diode for level verification will be described.
FIG. 12 shows a configuration example of a threshold value calculation circuit that performs upper / lower threshold value calculation using a Zener diode. In addition, the same code | symbol is attached | subjected to the same element as each above-mentioned embodiment.
[0068]
In FIG. 12, in this embodiment, the photocoupler PC10 of FIG. 5A is used for the switch SWa. The level verification circuit 20 as the level verification means of this embodiment is configured to include a Zener diode Tz and a photocoupler PC12, and when the level of the modulation signal V1 is equal to or higher than the threshold (in this case, the Zener voltage Vz), the photocoupler PC12. An AC output Vo is generated via The resistor R12 is a current reducing resistor for limiting the input current to the Zener diode Tz.
[0069]
Next, the operation will be described.
In this circuit, when the input signal Vi is Vz <Vi <Vz / α, the output Vo is an AC signal (logic value 1), and when Vi ≧ Vz / α or Vi ≦ Vz, the output Vo is a DC signal (logic value 0). ) Is a threshold value operation circuit configured as follows. Here, Vz is a Zener diode voltage, and α is α = r11 / (r10 + r11).
[0070]
In the case of Vz <Vi <Vz / α, when the switch SWa is turned ON, the modulation signal V1 that is the input of the level verification circuit 20 becomes V1 = αVi, and αVi <Vz, so the Zener diode Tz is OFF, and the photo The current does not flow through the coupler PC12 and it is turned off. When the switch SWa is turned off, V1 = Vi, and since Vi> Vz, the Zener diode Tz is turned on, and a current flows through the photocoupler PC12 to turn it on. Therefore, an AC output Vo is generated from the level verification circuit 20 in synchronization with the switching operation of the switch SWa by the switching signal Sg from the external AC source.
[0071]
In the case of Vi ≧ Vz / α, even if the switch SWa is turned on, αVi ≧ Vz holds, so that the photocoupler PC12 remains turned on. In the case of Vi ≦ Vz, even if the switch SWa is turned off, since Vi ≦ Vz, the photocoupler PC12 remains off. Therefore, the output Vo of the level verification circuit 20 generates an AC signal (logic value 1) in synchronization with the switching operation of the switch SWa only when it is in the threshold range of Vz <Vi <Vz / α. In this circuit, when the Zener diode Tz is short-circuited, the photocoupler PC12 remains on regardless of whether the switch SWa is on or off.
[0072]
By the way, as a specific example of the switch SWa of each of the above threshold value calculation circuits, the photocoupler and the transistor of FIGS. 5A and 5B are shown. However, the photocoupler generally has a large ON / OFF delay time and is not suitable for high-speed switching. On the other hand, the transistor is suitable for high-speed switching, but there are the following problems when fail-safe property is taken into consideration.
[0073]
FIG. 13 shows a circuit in which the configuration shown in FIG. 5B is applied to the threshold value arithmetic circuit shown in FIG. Va = V_CCIt is said.
Since the transistor Tr in FIG. 13 is an enhancement type, the ON / OFF threshold voltage (base-emitter voltage) of the transistor Tr is positive. The same applies to MOSFETs. Therefore, the amplitude 0-V output from the AC source 13_CCThe switching signal Sg at the level in the power supply frame of the capacitor V_CC-2V_CCThe level is converted to a switching signal Sg ′ at a level outside the power supply frame and supplied to the base of the transistor Tr. The transistor Tr has Sg ′ = V_CCAt OFF, Sg '= 2V_CCTurns on at. Here, the threshold value Vt of the level test circuit 10 is V_CC<Vt <2V_CCIs set in the range. When the switching signal Sg ′ is directly transmitted to the level verification circuit 10 as indicated by the dotted line in the figure due to the failure of the transistor Tr, the level verification circuit 10 is synchronized with the switching signal Sg ′ regardless of the level of the input signal Vi. AC output Vo may occur. If an enhancement type transistor is used for the switch SWa with the constant voltage Va set lower than the threshold voltage Vt of the level verification circuit 10, such a problem may occur.
[0074]
A configuration example of high-speed switching means that solves this problem is shown below.
FIGS. 14A and 14B are examples in which the amplitude of the switching signal Sg generated from the AC source is set to a range between the input signal Vi and the voltage Va of the constant voltage supply line. A) is an example applied to the circuit of FIG. 1, and (B) is an example applied to the circuit of FIG. In FIG. 5B, constant voltage Va = V_CCIt is as.
[0075]
14A and 14B, a switching signal generation circuit 13 'as an AC source for generating a switching signal Sg is used as input power Vi and Va (V in FIG._CC) And Va (V in FIG. (B)) as the switching signal Sg._CC) A signal having an amplitude in the range of −Vi is output.
[0076]
In such a configuration, the transistor Tr is turned on when the switching signal Sg is Vi, and Va or V_CCAt this time, the signal is turned OFF, and the modulation signal V1 is input to the level verification circuit 10. Even if the switching signal Sg is directly input to the level verification circuit 10 due to the failure of the transistor Tr, both of them only transmit the input signal Vi. If the input signal Vi is lower than the threshold voltage Vt, the level verification circuit 10 outputs an AC signal. No output is generated and there is no problem.
[0077]
As another configuration example of the high-speed switching means for solving the above-described problem, there is a configuration in which a signal that does not cross the threshold value Vt of the level verification circuit 10 is used as the switching signal Sg.
[0078]
  FIG. 15 shows an example in which this configuration is applied to the circuit of FIG. Va = V_CCIt is as.
  In FIG. 15, an n-type depletion type JFET (Junction FET) is connected to the switch SWa.TransistorTr is used, the source is connected to the constant voltage line, and the drain is connected to the input signal line. n-type depletion type transistorTr, The ON / OFF threshold voltage of the transistor (gate-source voltage Vtgs for FET) is negative. Therefore, in this circuit, the switching signal Sg is Vtgs (<V_CC), The transistor Tr is turned on, and the switching signal Sg is Vtgs (<V_CC), The transistor Tr is turned off, so that the switching signal Sg is, for example, GND-V_CCCan be used.
[0079]
That is, if Sg ≦ Va and the threshold voltage Vt of the level verification circuit 10 is in a relationship of Vt> Va, the switching signal Sg does not cross the threshold Vt, and the switching signal Sg is directly in the level verification circuit. Even if a failure that is input to 10 occurs, no AC output Vo is generated from the level verification circuit 10. 15 has an advantage that a circuit for converting the level of the switching signal Sg to the signal Sg ′ can be omitted as shown in FIG. 5B.
[0080]
In the case of a setting relationship of Vt <Va, if a p-type depletion type transistor is used, the ON / OFF threshold voltage of the transistor is positive, so that Va ≦ Sg. Similarly, the switching signal Sg And the threshold value Vt can be prevented from crossing each other. A depletion type MOSFET can be used in the same manner.
[0081]
As a means for modulating the input signal by the switching signal Sg, a photocoupler or a transistor switching means is shown, but a buffer circuit may be used. A configuration example using a buffer circuit is shown in FIG.
[0082]
FIG. 16 shows an example applied to the circuit of FIG.
In FIG. 16, the modulation circuit 12 ′ of this embodiment is provided with a buffer circuit B in place of the switch SWa of the modulation circuit 12 of FIG. The buffer circuit B receives the switching signal Sg, outputs the switching signal Sg ′ having the amplitude Va1−Va2 (Va1> Va2), and supplies it to the resistor R11.
[0083]
Next, the operation will be described.
The input V1 of the level verification circuit 10 is Vl (Va1) = (Vi / r10 + Va1 / r11) × (r10‖r11‖Rc) when Sg ′ = Va1, and Vl (Va2) when Sg ′ = Va2. = (Vi / r10 + Va2 / r11) × (r10‖r11‖Rc). Here, r10‖r11‖Rc = 1 / (1 / r10 + 1 / r11 + 1 / Rc). Since Va1> Va2, V1 (Va1)> Vl (Va2), and when the relationship of Vt> V1 (Va1) or Vl (Va2)> Vt with respect to the threshold voltage Vt of the level verification circuit 10 The output Vo of the level verification circuit 10 is fixed at a constant voltage. Therefore, this circuit is used when V1 (Va1)> Vt> Vl (Va2), that is, r10 × (Vt / (r10ｒr11‖Rc) −Va1 / r11) <Vi <r10 × (Vt / (r10‖r11). Only in the range of (Rc) -Va2 / r11), an AC signal is generated at the output Vo of the level verification circuit 10 in synchronization with the switching signal Sg '. That is, the circuit of FIG. 16 has a lower threshold value VtiL = r10 × (Vt / (r10‖r11‖Rc) −Va1 / r11) and an upper threshold value VtiH = r10 × (Vt / (r10‖r11‖Rc) −Va2 / r11. ).
[0084]
Here, Rc >> r10, r11, and Vi> V_CC, Va1 = V_CC, Va2 = 0V (GND), the lower limit threshold VtiL = (1 + r10 / r11) × Vt−V_CCXr10 / r11, upper limit threshold VtiH = (1 + r10 / r11) * Vt. Note that the output impedance of the buffer circuit B is zero.
[0085]
Needless to say, the switching signal Sg may be directly supplied to the resistor R11 without being converted into the switching signal Sg '.
In the configuration in which the switching signal Sg is directly supplied to the resistor R11, a configuration in which the switching signal is proportional to the input Vi is also conceivable. In FIG. 17, the switching signal Sg ′ that is the output of the buffer circuit B is a signal having an amplitude of kVi−Va2. Here, kVi (k is a proportionality constant) is proportional to the input Vi, and kVi> Va2.
[0086]
The operation is the same as in FIG. 16, and Va1 in the circuit of FIG. 16 may be replaced with kVi.
That is, the input V1 of the level test circuit 10 is Vl (kVi) = (Vi / r10 + kVi / r11) × (r10‖r11‖Rc) when Sg ′ = kVi, and Vl (Sg ′ = Va2 when Sg ′ = Va2. Va2) = (Vi / r10 + Va2 / r11) × (r10‖r11‖Rc). Since kVi> Va2, V1 (kVi)> Vl (Va2), and when the relationship of Vt> V1 (kVi) or Vl (Va2)> Vt with respect to the threshold voltage Vt of the level verification circuit 10 The output Vo of the level verification circuit 10 is fixed at a constant voltage. In this circuit, when V1 (kVi)> Vt> Vl (Va2), that is, Vt / ((1 / r10 + k / r11) × (r10‖r11‖Rc)) <Vi <r10 × (Vt / (r10‖) Only in the range of r11 出力 Rc) −Va2 / r11), an AC signal is generated at the output Vo of the level verification circuit 10 in synchronization with the switching signal Sg ′. That is, the lower limit threshold VtiL = Vt / ((1 / r10 + k / r11) × (r10‖r11‖Rc)), and the upper limit threshold VtiH = r10 × (Vt / (r10‖r11‖Rc) −Va2 / r11).
[0087]
Rc >> r10, r11, Vi, Vt> V_CC, K = 1, Va2 = V_CCThen, the lower limit threshold VtiL = Vt, the upper limit threshold VtiH = (1 + r10 / r11) × Vt−V_CCXr10 / r11 Note that the output impedance of the buffer circuit B is zero.
[0088]
A case where r11 = 0 in the circuit of FIG. 17, that is, a case where the circuit is applied to the circuit of FIG. 1 without the resistor R11 will be described.
The input V1 of the level test circuit 10 is kVi when Sg ′ = kVi, and Va2 when Sg ′ = Va2. If Vt> Va2, the output Vo of the level verification circuit 10 is fixed to a constant voltage when Vt> kVi. Therefore, when kVi> Vt, that is, only in the range of Vi> Vt / k, an AC signal is generated at the output Vo of the level verification circuit 10 in synchronization with the switching signal Sg ′. That is, it has a lower limit threshold value VtiL = Vt / k. On the other hand, when Va2> Vt, the output Vo of the level verification circuit 10 is fixed to a constant voltage when kVi> Vt. Therefore, when Vt> kVi, that is, only in the range of Vt / k> Vi, an AC signal is generated at the output Vo of the level verification circuit 10 in synchronization with the switching signal Sg ′. That is, the upper threshold value VtiH = Vt / k.
[0089]
  In this case, as you can see from the above formula,Resistance R Ten What isSince it is irrelevant, the resistor R10 may be removed.
  18A and 18B show an embodiment of a threshold value calculation circuit corresponding to claim 2 of the present invention. The level of the input signal Vi is verified by the Zener diode Tz and then modulated by the modulation means. It is a configuration.
[0090]
In FIG. 18A, a Zener diode Tz as a level verification means is inserted into the input line 11 between the input terminal of the input signal Vi and the first resistor R10. Other configurations are the same as those in FIG.
[0091]
In the circuit of this embodiment, the input signal Vi is V_led+ Vz <Vi <V_ledThe output Vo becomes an AC signal (logical value 1) when / α + Vz, and Vi ≧ V_led/ Α + Vz or Vi ≦ V_ledAt + Vz, the output Vo becomes a DC signal (logical value 0). Where V_ledIs the voltage drop of the light emitting diode of the photocoupler PC12 as the AC signal generating means.
[0092]
V_led+ Vz <Vi <V_ledIn the case of / α + Vz, when the switch SWa is turned ON, the modulation signal V1 input to the light emitting diode of the photocoupler PC12 becomes V1 = α (Vi−Vz), and α (Vi−Vz) <V_ledTherefore, the current does not flow through the photocoupler PC12 and it is turned off. When the switch SWa is turned off, V1 = Vi−Vz and Vi−Vz> V_ledTherefore, a current flows through the photocoupler PC12 and turns on.
[0093]
On the other hand, Vi ≧ V_led/ Α + Vz, α (Vi−Vz) ≧ V even if the switch SWa is turned on._ledTherefore, the photocoupler PC12 remains turned on. Vi ≦ V_ledIn the case of + Vz, even if the switch SWa is turned off, Vi−Vz ≦ V_ledTherefore, the photocoupler PC12 remains OFF.
[0094]
Therefore, the output Vo of the photocoupler PC12 is V_led+ Vz <Vi <V_ledOnly when it is within the threshold range of / α + Vz, an AC signal (logic value 1) is generated in synchronization with the switching operation of the switch SWa. Also in this circuit, when the zener diode Tz is short-circuited, the photocoupler PC12 remains in the ON state regardless of whether the switch SWa is ON or OFF.
[0095]
FIG. 18B shows an example in which a transistor Tr12 is used as surrounded by a dotted line in the figure instead of the photocoupler PC12 as the AC signal generating means. In this case, if the base-emitter voltage when the transistor Tr12 is ON is set to Vbe, the voltage drop V of the light emitting diode of the photocoupler PC12._ledIs replaced with Vbe, the same as in the circuit of FIG. 18A is achieved (however, the current flowing through the resistor R13 can be ignored).
[0096]
In the following description, the circuit configuration using the photocoupler PC12 will be described. However, when the transistor Tr12 is used, the circuit shown in FIGS._ledIs replaced by Vbe.
[0097]
In the case of the circuits of FIGS. 12 and 18, even when the Zener diode Tz is short-circuited, the input signal Vi is αVi <V_ledAnd Vi> V_ledIf it is within the range, there is a problem that the photocoupler PC12 is turned ON / OFF in accordance with the switching operation of the switch SWa.
[0098]
  FIG. 19 shows a configuration example of a threshold value operation circuit corresponding to claim 19 in which the above problem is solved.
  In FIG. 19, this threshold value arithmetic circuit is a combination of the circuit of FIG. 12 and the circuit of FIG. That is, the photocoupler PC12 of the threshold value operation circuit in FIG. 18 is used as the switch SWa in FIG. Here, in the figureR Ten ′, R11 ′, R12 ′ correspond to the resistors R10, R11, R12 of FIG. 12, and Tz ′, PC12 ′ respectively correspond to the Zener diode Tz and the photocoupler PC12 in the level verification circuit 20 of FIG. Accordingly, the Zener diodes Tz and Tz ′ correspond to the first and second Zener diodes, the switch SWa corresponds to the switching means, the photocoupler PC12 corresponds to the first photocoupler, and the photocoupler PC12 ′ corresponds to the second photocoupler.
[0099]
In such a configuration, the input signal Vi is threshold-calculated by the first Zener diode Tz, and an AC signal is generated from the first photocoupler PC12 if it is at a set level. Then, the AC signal of the first photocoupler PC12 is used as a switching signal to modulate the input signal Vi and input to the second Zener diode Tz ′ for level verification. If the input modulation signal is at the set level as a result of the level test, an AC signal (logic value 1) is generated from the second photocoupler PC12 '. That is, the lower limit threshold is set by the first Zener diode Tz, the upper limit threshold is set by the second Zener diode Tz ′, and the upper limit threshold calculation is executed using the output result of the lower limit threshold calculation as the modulation signal.
[0100]
According to such a configuration, the lower and upper thresholds can be set independently, so that it is possible to prevent the generation of an AC signal (logic value 1) from the second photocoupler PC12 ′ when the Zener diode Tz or Tz ′ is short-circuited. .
[0101]
In FIG. 19, when the input signal level exists between the lower threshold value Vz and the upper threshold value Vz ′ / α ′ (where α ′ = r11 ′ / (r10 ′ + r11 ′)), the light emission of the photocoupler PC12 ′. The minimum current passing through the diode is about (Vz'-Vz) / r12 '. When the Zener diodes Tz and Tz ′ are short-circuited, the range of input levels where an AC signal may be generated at the output of the photocoupler PC12 ′ is
V_led<Vi <min (V_led/ Α, V_led/ Α ') (1)
Here, α = r11 / (r10 + r11).
[0102]
At this time, the current passing through the light emitting diode of the photocoupler PC12 ′ is (V_led/ R12 ′) · (1-α) / α or (V_led/R12').(1-α')/α '.
[0103]
Vz'-Vz is V_ledXmin ((1-α ′) / α ′, (1-α) / α) if set sufficiently large, both zener diodes Tz and Tz ′ are short-circuited, and the input voltage is Even if it falls within the narrow range determined by the equation (1), it is possible to suppress the generation of the output current of the photocoupler PC12 '.
[0104]
Next, an application example of the threshold value operation circuit of the present invention will be shown.
FIG. 20 shows an example of a start signal generation circuit for a machine with a level verification function using the threshold value calculation circuit described above.
[0105]
In FIG. 20, this circuit is configured to generate an activation signal while confirming that the activation switch 31 having the first contact 31a and the second contact 31b that are complementary to each other is normal. That is, after the first contact 31a is turned on, a back check is performed to determine whether or not the second contact 31b is turned on. When the second contact 31b is turned on, a start signal is generated.
[0106]
When the start switch 31 is pushed and the first contact 31a is turned on, the capacitor C31 is charged via the diode D31. Thereafter, when the start switch 31 returns and the second contact 31b is turned ON, the capacitor C31 is discharged. This discharge signal is input to the threshold value arithmetic circuit of the present invention as an input signal Vi to calculate a threshold value, and an AC (logical value 1) activation signal Vo is generated from the photocoupler PC12 of the threshold value arithmetic circuit only at the set level. is there. In this embodiment, the threshold value calculation circuit using the Zener diode Tz shown in FIG. 12 is applied, but it goes without saying that other threshold value calculation circuits may be used.
[0107]
In this embodiment, the input signal Vi during discharge is 2V._CCThe level is V and when charging_CCIt is. Therefore, Vi = 2V_CCAC signal is generated at the time of Vi = V_CCThen, α (= r11 / (r10 + r11)) and the zener voltage Vz are set to V so that no AC signal is generated._CC<Vz <2V_CCAnd 2V_CC/ Α <Vz is set to be satisfied.
[0108]
The charge accumulated in the capacitor C31 is discharged by the diode D32 after the first contact 31a is turned off.
In FIG. 20, when the Zener diode Tz is short-circuited, the signal level divided by the resistors R10 and R11 is V V in the process of discharging the charge charged in the capacitor C31._ledAnd V_ledThere is a period in the range of / α (α = r11 / (r10 + r11)), but the generation time is extremely short compared to when the Zener diode Tz is normal.
[0109]
  FIG. 21 shows another example of a start signal generation circuit of this type of machine.
  The circuit of FIG. 21 is an application of the threshold calculation circuit of FIG.
  FIG.The threshold value calculation circuits 101 and 102 are as shown in FIG._CCThis power supply voltage V_CCIs subjected to a threshold calculation, and an output thereof is generated as an AC switching signal Sg ′ for the threshold calculation circuit 102. The threshold calculation circuit 102 performs a threshold calculation on the signal Vi using the signal Vi generated when the operation button 103 is turned on as an input signal, and generates an output signal Vo as a final activation signal. The capacitor C101 and the diodes D101 and D102 correspond to the capacitor C31 and the diodes D31 and D32 in FIG.
[0110]
In such a configuration, the power supply voltage V_CC, The threshold calculation circuit 101 generates an AC output synchronized with the external AC switching signal Sg, and the AC switching signal Sg ′ is input to the threshold calculation circuit 102. If the signal Vi when the operation button 103 is turned on satisfies the set level, an AC output signal Vo that is synchronized with the switching signal Sg ′ is generated from the threshold value calculation circuit 102. The level of the signal Vi is V when the operation button 103 is pressed and turned ON._CCTo 2V_CCTo increase. The lower limit threshold of the threshold calculation circuit 102 is V_CCAnd 2V_CCSet between.
[0111]
Where power supply voltage V_CCWhen the voltage itself is boosted, the level of the signal Vi exceeds the threshold value of the threshold value calculation circuit 102, but the boosted power supply voltage V_CCWhen the level does not satisfy the set level of the threshold value calculation circuit 101, the switching signal Sg ′ is not generated from the threshold value calculation circuit 101, and therefore the AC output signal Vo is not generated from the threshold value calculation circuit 102. Therefore, the power supply voltage V_CCThe output signal Vo is generated only when is at a normal level.
[0112]
Next, an AND gate circuit using the threshold value operation circuit of the present invention will be described.
FIG. 22 shows a configuration example of an AND gate circuit using the threshold value operation circuit of FIG. Needless to say, an AND gate circuit can be configured in the same manner with other threshold value operation circuits.
[0113]
In FIG. 22, the AND gate circuit of this embodiment includes a first threshold value operation circuit comprising resistors R10 and R11, a switch SWa1, and a level test circuit 10, and resistors R20 and R21, a switch SWa2 and a level test circuit 10 '. The second threshold value calculation circuit is configured to use the output Vo1 of the first threshold value calculation circuit 10 as a switching signal of the switch SWa2 of the second threshold value calculation circuit. This AND gate circuit generates an AC signal (corresponding to a logical value of 1) as the output Vo2 of the second threshold value arithmetic circuit when the DC input signals Vi1 and Vi2 are both within a predetermined level range. To do.
[0114]
Hereinafter, the operation will be described.
The switch SWa1 of the first threshold value operation circuit switches in synchronization with a switching signal Sg from an AC source provided separately. When the input Vi1 is within the range from the lower threshold value Vt1L determined by the resistors R10, R11, Va and the threshold value Vt1 of the level test circuit 10 to the upper threshold value Vt1H, an AC signal (logical value) is output as the output Vo1 of the first threshold value arithmetic circuit. 1) is generated. The AC output signal Vo1 is supplied to the switch SWa2 of the second threshold value calculation circuit at the next stage, and the switch SWa2 is switched in synchronization with the signal Vo1. When the input signal Vi2 is within the range from the lower limit threshold value Vt2L determined by the resistors R20, R21, Va and the threshold value Vt2 of the level test circuit 10 'to the upper limit threshold value Vt2H, an AC signal (corresponding to the logical value 1) is output as Vo2 ) Is generated.
[0115]
If, for example, the input Vi1 is equal to or lower than the lower threshold value Vt1L or higher than the upper threshold value Vt1H, the output Vo1 of the first threshold value operation circuit becomes a DC signal (corresponding to a logical value 0) and no AC signal is generated. Accordingly, the switch SWa2 of the second threshold value calculation circuit is not switched but is fixed to the ON state or the OFF state. For this reason, even if the input signal Vi2 is within the threshold range, the output Vo2 of the second threshold value operation circuit is a DC signal (that is, a logical value 0), and no AC signal is generated. Further, even when the input signal Vi1 is within the threshold range and the input signal Vi2 is outside the threshold range, no AC signal is generated at the output Vo2 of the second threshold value calculation circuit.
[0116]
As described above, the circuit of FIG. 22 outputs an AC signal only when the input signals Vi1 and Vi2 are both within a predetermined threshold range (that is, both have a logical value 1) (a logical value 1 is generated). ) AND gate circuit.
[0117]
If the threshold calculation circuit is further connected in cascade, and the output Vo of the previous threshold calculation circuit is driven by the switch SWa of the next threshold calculation circuit, a multi-input AND gate circuit can be configured. An AND operation (logical product operation) can be performed.
[0118]
FIG. 23 shows the AND gate circuit of FIG. 22, in which the photocoupler of FIG. 5A is used as each of the first and second switches SWa1 and SWa2, and the comparator of FIG. 6B is used as the level test circuit 10, 10 '. It is the example of a concrete circuit comprised using this. In this case, the light emitting diode of the switch SWa2 at the next stage is connected to the output Vo1 of the first threshold value calculation circuit via the resistor Ra1, and the phototransistor of the switch SWa2 is driven by driving the light emitting diode by the output Vo1. It is set as the structure switched.
[0119]
Since the operation of each threshold value calculation circuit is the same as described above, description thereof is omitted.
FIG. 24 shows a configuration example of an AND gate circuit when both input signals are AC signals, and shows a configuration example using the threshold value operation circuit of FIG. It goes without saying that other threshold calculation circuits can be similarly configured.
[0120]
In FIG. 24, the AND gate circuit of the present embodiment is composed of two capacitors and two diodes, respectively, and first and second voltage doubler rectifier circuits 40A and 40B that double voltage rectify the AC input signals Si1 and Si2, respectively. An adder circuit 40 is provided. The adder circuit 40 adds the rectified output Vi1 of the first double voltage rectifier circuit 40A that rectifies the AC signal Si1 to the rectified output Vi2 of the second double voltage rectifier circuit 40B that rectifies the AC signal Si2, and adds Vi1 + Vi2. Is generated. This added output (Vi1 + Vi2) is input to the threshold value calculation circuit as an input signal Vi, and the threshold value calculation circuit calculates the threshold value.
[0121]
The operation will be described below.
The addition output level Vi of the adder circuit 40 is Vi≈Vi1 + Vi2 + V, where the amplitude (peak = peak) of the logical value 1 of the AC input signals Si1 and Si2 is Vi1 and Vi2, respectively._CCIt becomes. Set the lower threshold VtL to Vi1 + V_CC,Vi2 + V_CC<VtL <Vi1 + Vi2 + 10V_CCWhen the AC input signals Si1 and Si2 are both input at a logic level 1, an AC signal (logic value 1) is output.
[0122]
FIG. 25 shows a specific circuit configuration in which the photocoupler shown in FIG. 5A is used for the switch SWa of the threshold value calculation circuit and the comparator shown in FIG. 6B is used for the level verification circuit 10 in the AND gate circuit shown in FIG. An example is shown. The operation of the threshold value calculation circuit is the same as that described above, and a description thereof will be omitted.
[0123]
When a threshold value arithmetic circuit having upper and lower limit threshold values is used as in the circuit illustrated in FIG. 25, the lower limit threshold value VtL and the upper limit threshold value VtH are set to, for example, V_CC<VtL <Vi1 + V_CC,Vi2 + V_CC<VtH <Vi1 + Vi2 + V_CCIt is also possible to generate an AC output from the threshold calculation circuit only when either one of the AC input signals Si1 or Si2 is input (logic value 1).
[0124]
FIG. 24 shows the AND gate circuit configuration in the case of two inputs. In order to obtain an n-input AND gate circuit, an adder circuit is configured by n voltage doubler rectifier circuits, and the rectification and add level when n AC input signals are all at a logical value of 1 and n What is necessary is just to set the minimum threshold value of a threshold value calculation circuit between the rectification addition level when one of the AC input signals is at the level of the logical value 0.
[0125]
FIG. 26 shows a configuration example of the adder circuit 50 when n = 8.
In FIG. 26, the addition output Vi (ΣVin (n = 1 to 8)) of the addition circuit 50 is input as an input signal to the threshold value operation circuit of the present invention. In this case, if the lower limit threshold ViL of the threshold calculation circuit is the rectified output Vij of one rectifier circuit, 7Vij + V_CC<ViL <8Vij + V_CCShould be set within the range. Thus, an AC signal is generated from the threshold value calculation circuit only when all the input AC signals Si1 to Si8 are at the level of the logical value 1.
[0126]
The configuration of the adder circuit using such a rectifier circuit is, for example, International Publication WO 93/23772, “Application of Fail-Safe Multilevel Logic to Photosensor Scanning Circuit” (1993, Institute of Electrical Engineers of Japan, 699), etc. Is known.
[0127]
Next, a self-holding circuit using the threshold value operation circuit of the present invention will be described.
FIG. 27 shows a specific circuit configuration example of the self-holding circuit of the present invention.
27, the self-holding circuit of this embodiment rectifies the output Vo of the AND gate circuit shown in FIG. 25 by the voltage doubler rectifier circuit 60, and the rectified output Vf of the first voltage doubler rectifier circuit 40A of the adder circuit 40. It is the structure which returns to an output terminal. The input terminal of the second voltage rectifier circuit 40B is a reset input terminal (or hold input terminal), and the input terminal of the first voltage rectifier circuit 40A is a trigger input terminal. In addition, the same code | symbol is attached | subjected to the same element as embodiment of FIG. The voltage doubler rectifier circuit 60 has the same configuration as the first and second voltage doubler rectifier circuits 40A and 40B.
[0128]
Next, the operation will be described based on the time chart shown in FIG.
Here, it is assumed that the input signal Si is a logical value 1 and the amplitude (peak = peak) Vsi, the input signal Ti is an alternating current signal having an amplitude (peak = peak) Vti, and a logical value 0 is both a direct current signal.
[0129]
When the AC input signal Si is not input to the reset input terminal (when the logical value is 0), the input Vi that is the rectified addition output is approximately V._CCIt is. When the AC input signal Si is input at the time t1 (logic value 1), the input Vi to the threshold value operation circuit is approximately Vsi + V._CCIt becomes. Here, the lower limit threshold VtL of the threshold calculation circuit is set to Vsi + V_CC,Vti + V_CC<VtL <Vsi + Vti + V_CC,Vsi + Voi + V_CCThen, at time t1 to t2, the output Vo of the threshold value operation circuit is a DC signal (logical value 0). When the AC input signal Ti is input to the trigger input terminal at time t2 (logical value 1), the input Vi is Vsi + Vti + V._CCSince the lower limit threshold VtL is exceeded, the output Vo of the threshold calculation circuit becomes a logical value 1, and an AC signal (amplitude Voi (peak = peak) ≈V_CC) Is generated. This AC signal is input to the voltage doubler rectifier circuit 60 and rectified, and the rectified output Vf = Voi + V_CCAnd is fed back to the output terminal of the first voltage doubler rectifier circuit 40A of the adder circuit 40 by OR connection. Even if the AC signal Ti at the trigger input end disappears at time t3, the input Vi is Vsi + Voi + V because the rectified signal Vf of the output Vo is fed back._CC> VtL is maintained, and the output Vo = 1 (AC signal) is continued. When the AC input signal Si disappears at time t4, the input Vi becomes Voi + V_CC<VtL, and the output Vo becomes a DC signal (logical value 0).
[0130]
Note that the threshold value calculation circuit applied to the self-holding circuit of FIG. 27 is not limited to this configuration, and needless to say, the threshold value calculation circuit of another configuration of the present invention may be used.
FIG. 29 shows another configuration example of a self-holding circuit to which the threshold value operation circuit of FIG. 11 is applied.
[0131]
In FIG. 29, both the trigger circuit 111 and the hold circuit 112 have the same configuration as the threshold value operation circuit of FIG. The trigger circuit 111 modulates the input signal Vi1 with an external AC switching signal Sg and performs threshold calculation. The hold circuit 112 performs threshold calculation by modulating the input signal Vi2 using the AC signal generated as a result of the threshold calculation of the trigger circuit 111 as the switching signal Sg ′. The output of the hold circuit 112 supplies a current for generating the switching signal Sg ′. In the figure, reference numerals 113 and 114 denote the voltage doubler rectifier circuit described above, and the PC switches the rectified output of the voltage doubler rectifier circuit 113 in synchronization with the external AC switching signal Sg to generate the switching signal Sg ′. For photocouplers.
[0132]
In the operation of the self-holding circuit, when the input signal Vi1 satisfies the set level, the trigger circuit 111 generates the output signal Vo1. This output signal Vo1 is rectified by the voltage doubler rectifier circuit 113, and a switching signal Sg ′ is generated by the switching signal Sg via the photocoupler PC. The switching signal Sg ′ modulates the input signal Vi2 of the hold circuit 112, and the output signal Vo2 is generated from the hold circuit 112 when the input signal Vi2 satisfies the set level. The output signal Vo2 is rectified by the voltage doubler rectifier circuit 114 and output to the outside as the output signal Vo2 ′, and is supplied to the output side of the voltage doubler rectifier circuit 113 to generate a current for generating the switching signal Sg ′. Supply. Accordingly, the switching signal Sg ′ is generated by the generation of the input signal Vi1, and after the output signal Vo2 is generated by the input of the input signal Vi2, the input signal as the hold input is lost even if the input signal Vi1 as the trigger input disappears. As long as Vi2 does not disappear, output signal Vo2 continues to be generated. Thereafter, when the input signal Vi2 disappears, the output signal Vo2 disappears and the switching signal Sg ′ stops, and unless the input signal Vi1 as a trigger input is input again, the switching signal Sg ′ is not generated and the output signal Vo2 is Do not generate.
[0133]
FIG. 30 shows a configuration example when the self-holding circuit of FIG. 29 is applied to the activation signal generating circuit of FIG.
In FIG. 30, the trigger circuit 111 'in the activation signal generation circuit corresponds to a portion excluding the activation switch 31 in FIG.
[0134]
In such a configuration, when the start switch 31 is turned on (the first contact 31a is turned on) and then turned off (the first contact 31a is turned off and the second contact 31b is turned on), the power supply voltage V_CCWhen the output signal Vo1 is generated from the trigger circuit 111 ', the switching signal Sg' is generated. When the output signal Vo2 is generated from the hold circuit 112 and the output signal Vo2 ′ is generated from the voltage doubler rectifier circuit 114, the switching signal Sg ′ is held by the output signal Vo2 ′.
[0135]
【The invention's effect】
As described above, according to the inventions described in claims 1 to 9, 12 to 14, and 16 to 19, an AC output synchronized with an AC signal from an external AC source can be obtained. In addition, an AC output with a stable frequency and duty ratio can be generated without being affected by a change in the characteristics of the circuit elements.
[0136]
According to the invention described in claims 10 and 11, in addition to the above effect, when the switching means is constituted by a transistor, even if the switching signal is directly input to the level verification means due to a failure of the transistor, switching is performed regardless of the input signal. It can be prevented that an AC signal having a logical value of 1 is generated from the level verification circuit by the signal.
[0137]
According to the fifteenth aspect of the invention, in addition to the above effect, the threshold value operation circuit side and the output circuit side can be made independent power supplies, and the degree of freedom in the layout of the threshold value operation circuit and the output circuit is increased. To do.
[0138]
According to the present invention, an AND gate circuit with stable output can be provided.
According to the inventions of claims 22 and 23, a self-holding circuit with stable output can be provided.
[0139]
According to the twenty-fourth to twenty-sixth aspects, there is an effect that the safety of the start signal generating circuit such as the safety device can be improved.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a first embodiment of a threshold value operation circuit according to the present invention.
FIG. 2 is a configuration diagram of a second embodiment of a threshold value operation circuit of the present invention.
FIG. 3 is a block diagram of a third embodiment of the threshold value operation circuit of the present invention.
FIG. 4 is a block diagram of a fourth embodiment of the threshold value operation circuit of the present invention.
FIG. 5 is a specific circuit diagram of the switch according to each embodiment.
FIG. 6 is a specific circuit diagram of the level verification circuit according to each embodiment.
FIG. 7 is a specific circuit diagram of the first embodiment of FIG.
FIG. 8 is a specific circuit diagram of the third embodiment of FIG. 3;
FIG. 9 is a diagram showing a specific circuit example when the input signal is an AC signal.
FIG. 10 is a diagram showing a circuit example in which the output of the level verification circuit is transmitted to the output circuit side through a photocoupler.
FIG. 11 is a circuit diagram of another embodiment of the threshold value operation circuit of the present invention.
FIG. 12 is a configuration diagram of a threshold value operation circuit of the present invention using a Zener diode.
FIG. 13 is an explanatory diagram of problems when a transistor is used as a switch.
FIG. 14 is a circuit diagram of a configuration in which an amplitude signal of an input signal-constant voltage is used as a switching signal.
FIG. 15 is a circuit diagram of a configuration using a depletion type transistor.
FIG. 16 is a circuit diagram of a configuration using a buffer circuit as a modulation means.
FIG. 17 is another circuit diagram of a configuration in which a buffer circuit is used as the modulation means.
FIG. 18 is another configuration diagram of the threshold value operation circuit of the present invention using a Zener diode.
19 is a circuit diagram in which the threshold value operation circuits of FIG. 12 and FIG. 18 are combined.
FIG. 20 is a diagram showing an embodiment of a start signal generation circuit to which the threshold value operation circuit of the present invention is applied.
FIG. 21 is a diagram showing another configuration example of the activation signal generation circuit;
FIG. 22 is a configuration diagram of an embodiment of an AND gate circuit of the present invention.
FIG. 23 is a diagram showing a specific circuit example of FIG. 22;
FIG. 24 is a configuration diagram of an AND gate circuit when an input signal is an AC signal.
FIG. 25 is a diagram showing a specific circuit example of FIG. 24;
FIG. 26 is a configuration diagram of an adder circuit in a multi-input AND gate circuit.
FIG. 27 is a configuration diagram of an embodiment of a self-holding circuit of the present invention.
FIG. 28 is an operation time chart of the circuit of FIG.
FIG. 29 is a configuration diagram of another embodiment of a self-holding circuit.
30 is a configuration diagram of a start signal generation circuit to which the self-holding circuit of FIG. 29 is applied.
FIG. 31 is a diagram showing an example of a conventional threshold calculation circuit
FIG. 32 is a diagram showing another example of a conventional threshold value operation circuit.
[Explanation of symbols]
10, 10'20 level test circuit
11 Input lines
12 Modulation circuit
13 External AC source
14, 60 times voltage rectifier circuit
40, 50 adder circuit
SWa switch
Vi input signal
Vo output signal
V1 modulation signal

Claims (26)

入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、
交流源からのスイッチング信号により前記入力信号を変調する変調手段と、
該変調手段で生成された変調信号の前記スイッチング信号に同期して変化する信号レベルを閾値と比較してレベル検定し、前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化するとき交流信号を発生するレベル検定手段とを備え、
前記入力信号レベルが前記設定レベルにある時に前記変調信号レベルが前記閾値に対して高い値と低い値に交互に変化して前記レベル検定手段から交流信号が発生する構成としたことを特徴とする閾値演算回路。In the threshold value operation circuit configured to calculate the threshold value of the input signal level, generate an AC signal when the input signal level is the set level, and not generate an AC signal when the input signal level is not the set level,
Modulation means for modulating the input signal by a switching signal from an AC source;
The level of the modulation signal generated by the modulation means that changes in synchronization with the switching signal is compared with a threshold value to test the level, and the modulation signal level alternately changes between a high value and a low value with respect to the threshold value. A level verification means for generating an AC signal when
The modulation signal level is alternately changed between a high value and a low value with respect to the threshold value when the input signal level is at the set level, and an AC signal is generated from the level verification means. Threshold calculation circuit. 入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、
入力信号を予め設定された閾値と比較してレベル検定し、入力信号が前記閾値以上の時に出力信号を発生するレベル検定手段と、
該レベル検定手段の出力信号を、交流源からのスイッチング信号により変調する変調手段と、
前記入力信号が前記閾値より高く前記設定レベルにある時に、前記変調手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化に基づいて交流信号を発生する交流信号発生手段と、
を備えて構成したことを特徴とする閾値演算回路。In the threshold value operation circuit configured to calculate the threshold value of the input signal level, generate an AC signal when the input signal level is the set level, and not generate an AC signal when the input signal level is not the set level,
Level verification means for comparing the input signal with a preset threshold and performing a level test, and generating an output signal when the input signal is equal to or greater than the threshold ;
Modulation means for modulating the output signal of the level verification means by a switching signal from an AC source;
AC signal generating means for generating an AC signal based on a signal level change synchronized with the switching signal of the modulation signal modulated by the modulation means when the input signal is higher than the threshold and at the set level ;
A threshold value calculation circuit comprising: 交流信号発生手段がフォトカプラである請求項２に記載の閾値演算回路。  The threshold value operation circuit according to claim 2, wherein the AC signal generating means is a photocoupler. 前記変調手段は、一端側が前記入力信号が印加される入力ライン又はレベル検定手段からの出力信号ラインに接続し、他端側が定電圧供給ラインに接続するスイッチ手段を備え、該スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である請求項１から３のいずれか１つに記載の閾値演算回路。  The modulation means includes switch means having one end side connected to an input line to which the input signal is applied or an output signal line from the level verification means, and the other end side connected to a constant voltage supply line. The threshold value operation circuit according to any one of claims 1 to 3, wherein the threshold value operation circuit is configured to be switched by a switching signal from an AC source. 前記変調手段は、前記入力ラインの入力端と前記スイッチ手段の接続点、又はレベル検定手段からの出力信号ラインと前記スイッチ手段の接続点、の間に介装した第１抵抗と、前記入力ライン又は前記出力信号ラインと前記スイッチ手段との間に介装した第２抵抗を備える構成である請求項４に記載の閾値演算回路。The modulation means includes a first resistor interposed between an input terminal of the input line and a connection point of the switch means, or an output signal line from a level verification means and a connection point of the switch means, and the input line The threshold value calculation circuit according to claim 4, further comprising a second resistor interposed between the output signal line and the switch unit. 前記変調手段は、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、一端側が前記スイッチ手段と前記レベル検定手段の入力端との間の入力ラインに接続し、他端側が定電圧供給ラインに接続する第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である請求項１に記載の閾値演算回路。  The modulation means includes a first resistor and a switch means sequentially disposed on an input line connecting between an input end of the input line and an input end of the level verification means, and one end side of the switch means and the level verification And a second resistor connected to an input line between the input terminal and the other end side to a constant voltage supply line, and the switch means is switched by a switching signal from the AC source. Item 2. The threshold value operation circuit according to Item 1. 前記変調手段は、前記入力ラインの入力端と前記レベル検定手段の入力端との間を接続する入力ラインに順次介装される第１抵抗及びスイッチ手段と、前記入力ラインに前記第１抵抗及びスイッチ手段の直列回路と並列に接続した第２抵抗とを備え、前記スイッチ手段を、前記交流源からのスイッチング信号でスイッチングする構成である請求項１に記載の閾値演算回路。  The modulation means includes a first resistor and a switch means sequentially inserted in an input line connecting between an input end of the input line and an input end of the level verification means, and the first resistance and 2. The threshold value operation circuit according to claim 1, further comprising a second resistor connected in parallel with a series circuit of switch means, wherein the switch means is switched by a switching signal from the AC source. 前記スイッチ手段は、前記交流源からのスイッチング信号の入力によりスイッチングするフォトカプラである請求項４〜７のいずれか１つに記載の閾値演算回路。  The threshold value operation circuit according to any one of claims 4 to 7, wherein the switch means is a photocoupler that is switched by input of a switching signal from the AC source. 前記スイッチ手段は、前記交流源からのスイッチング信号の入力によりスイッチングするトランジスタである請求項４〜７のいずれか１つに記載の閾値演算回路。  The threshold value operation circuit according to any one of claims 4 to 7, wherein the switch means is a transistor that switches in response to an input of a switching signal from the AC source. 前記トランジスタに入力するスイッチング信号が、前記入力信号と前記定電圧供給ラインの電圧との間の範囲の振幅を有する請求項９に記載の閾値演算回路。  The threshold value operation circuit according to claim 9, wherein the switching signal input to the transistor has an amplitude in a range between the input signal and the voltage of the constant voltage supply line. 前記トランジスタに入力するスイッチング信号が、前記レベル検定手段の閾値と交差しない信号である請求項９に記載の閾値演算回路。  The threshold value operation circuit according to claim 9, wherein the switching signal input to the transistor is a signal that does not cross the threshold value of the level verification means. 前記変調手段は、前記交流源のスイッチング信号を入力して前記入力信号が印加される入力ラインに供給するバッファ回路を備える構成である請求項１〜３のいずれか１つに記載の閾値演算回路。  4. The threshold value operation circuit according to claim 1, wherein the modulation unit includes a buffer circuit that inputs a switching signal of the AC source and supplies the switching signal to an input line to which the input signal is applied. . 前記バッファ回路が、前記入力信号に比例した振幅の信号を前記入力ラインに供給する構成である請求項１２に記載の閾値演算回路。  The threshold value operation circuit according to claim 12, wherein the buffer circuit is configured to supply a signal having an amplitude proportional to the input signal to the input line. 前記レベル検定手段は、コンパレータである請求項１、４〜１３のいずれか１つに記載の閾値演算回路。  The threshold value operation circuit according to claim 1, wherein the level verification means is a comparator. 前記コンパレータの交流出力をフォトカプラを介して出力回路側に伝達する構成である請求項１４に記載の閾値演算回路。  The threshold value operation circuit according to claim 14, wherein an AC output of the comparator is transmitted to an output circuit side through a photocoupler. 前記レベル検定手段は、ツェナーダイオードと、該ツェナーダイオードの出力によりスイッチングして交流信号を発生するフォトカプラとを備えて構成される請求項１、４〜１３のいずれか１つに記載の閾値演算回路。  14. The threshold calculation according to claim 1, wherein the level verification unit includes a Zener diode and a photocoupler that generates an AC signal by switching according to an output of the Zener diode. circuit. 前記レベル検定手段は、入力信号の供給する電流のみでレベル検定する構成である請求項１又は２に記載の閾値演算回路。  The threshold value calculation circuit according to claim 1, wherein the level verification means is configured to perform level verification only with a current supplied by an input signal. 前記レベル検定手段は、ツェナーダイオードである請求項１７に記載の閾値演算回路。  The threshold value operation circuit according to claim 17, wherein the level verification means is a Zener diode. 入力信号レベルを閾値演算し、入力信号レベルが設定レベルの時に交流信号を発生し、設定レベルでない時には交流信号を発生しない構成の閾値演算回路において、
入力信号を予め設定された第１の閾値と比較してレベル検定し、入力信号が前記第１の閾値以上の時に出力信号を発生する第１ツェナーダイオードと、
交流源からのスイッチング信号によりスイッチングして前記第１ツェナーダイオードの出力信号を変調するスイッチング手段と、
前記入力信号が前記第１の閾値より高く前記設定レベルにある時に、前記スイッチング手段で変調された変調信号の前記スイッチング信号に同期した信号レベル変化によりスイッチングする第１フォトカプラと、
該第１フォトカプラのスイッチング動作により変調された前記入力信号の変調信号を予め設定された第２の閾値と比較してレベル検定し、変調信号レベルが前記第２の閾値以上の時に出力信号を発生する第２ツェナーダイオードと、
該第２ツェナーダイオードの出力信号が入力する第２フォトカプラと、を備え、
前記入力信号レベルが前記設定レベルにある時に、前記第２ツェナーダイオードに入力する変調信号レベルが、第１フォトカプラのスイッチング動作に同期して前記第２の閾値に対して高い値と低い値に交互に変化して前記第２フォトカプラから交流信号が発生する構成としたことを特徴とする閾値演算回路。In the threshold value operation circuit configured to calculate the threshold value of the input signal level, generate an AC signal when the input signal level is the set level, and not generate an AC signal when the input signal level is not the set level,
A first Zener diode that compares the input signal with a first threshold value set in advance and performs a level test, and generates an output signal when the input signal is equal to or greater than the first threshold value ;
Switching means for switching by a switching signal from an AC source to modulate the output signal of the first Zener diode;
A first photocoupler that switches by a signal level change synchronized with the switching signal of the modulation signal modulated by the switching means when the input signal is higher than the first threshold and at the set level ;
A level test is performed by comparing the modulation signal of the input signal modulated by the switching operation of the first photocoupler with a second threshold value set in advance, and an output signal is output when the modulation signal level is equal to or higher than the second threshold value. A second Zener diode generated ;
A second photocoupler to which an output signal of the second Zener diode is input ,
When the input signal level is at the set level, the modulation signal level input to the second Zener diode becomes higher and lower than the second threshold in synchronization with the switching operation of the first photocoupler. A threshold value arithmetic circuit characterized in that an alternating current signal is generated from the second photocoupler by alternately changing . 請求項１〜１９のいずれか１つに記載の閾値演算回路をｎ個設け、次段の閾値演算回路の変調手段には、交流源に代えて前段の閾値演算回路の交流出力をスイッチング信号として入力してｎ個の閾値演算回路を従属接続して構成したことを特徴とするＡＮＤゲート回路。  An n number of threshold value arithmetic circuits according to any one of claims 1 to 19 are provided, and the modulation means of the threshold value arithmetic circuit at the next stage uses the AC output of the threshold value arithmetic circuit at the previous stage as a switching signal instead of the AC source. An AND gate circuit, wherein n threshold value operation circuits are inputted and connected in cascade. 交流入力信号をそれぞれ整流する複数の整流回路を備え、初段の整流回路の整流出力を次段の整流回路の整流出力に順次加算し全ての交流入力信号の加算値を最終段の整流回路から出力する加算回路を設け、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給する構成としたことを特徴とするＡＮＤゲート回路。  Equipped with multiple rectifier circuits that rectify each AC input signal, add the rectified output of the first stage rectifier circuit sequentially to the rectified output of the next stage rectifier circuit, and output the sum of all AC input signals from the final rectifier circuit 20. An AND gate circuit comprising: an adding circuit configured to supply an addition output of the adding circuit as an input signal to an input terminal of the threshold value arithmetic circuit according to claim 1. 請求項１〜１９のいずれか１つに記載の閾値演算回路を２個設け、一方の閾値演算回路をトリガ回路とし、他方の閾値演算回路をホールド回路とし、前記トリガ回路の出力とホールド回路の出力の論理和出力に基づいて生成される交流信号を、前記ホールド回路のスイッチング信号とする構成としたことを特徴とする自己保持回路。  20. Two threshold value arithmetic circuits according to claim 1, wherein one threshold value arithmetic circuit is a trigger circuit, the other threshold value arithmetic circuit is a hold circuit, and the output of the trigger circuit and the hold circuit A self-holding circuit characterized in that an alternating-current signal generated based on a logical sum output is used as a switching signal for the hold circuit. 交流入力信号をそれぞれ整流する２つの整流回路を備え、初段の整流回路の整流出力を後段の整流回路の整流出力に加算し２つの交流入力信号の加算値を後段の整流回路から出力する加算回路を有し、請求項１〜１９のいずれか１つに記載の閾値演算回路の入力端に前記加算回路の加算出力を入力信号として供給すると共に、前記加算回路の後段整流回路の入力端をホールド入力端とし、前段整流回路の入力端をトリガ入力端とし、前記閾値演算回路の交流出力信号を整流した後に前記前段整流回路の出力端に帰還する構成としたことを特徴とする自己保持回路。  An adder circuit that includes two rectifier circuits that rectify each AC input signal, adds the rectified output of the first-stage rectifier circuit to the rectified output of the subsequent-stage rectifier circuit, and outputs the added value of the two alternating-current input signals from the subsequent rectifier circuit An addition output of the adder circuit is supplied as an input signal to an input terminal of the threshold value operation circuit according to any one of claims 1 to 19, and an input terminal of a subsequent rectifier circuit of the adder circuit is held. A self-holding circuit comprising: an input end; an input end of a front-stage rectifier circuit as a trigger input end; and an AC output signal of the threshold value arithmetic circuit is rectified and then fed back to the output end of the front-stage rectifier circuit. 互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチと、該起動スイッチが押された時にＯＮする第１接点を介して充電され前記起動スイッチを戻した時にＯＮする第２接点を介して放電して出力信号を出力するコンデンサと、該出力信号を入力信号として閾値演算する請求項１〜１９のいずれか１つに記載の閾値演算回路とを備え、該閾値演算回路の出力を起動信号とするよう構成されたことを特徴とする起動信号発生回路。A start switch composed of first and second contacts that are turned ON / OFF in a complementary relationship with each other and turned on when the start switch is returned through the first contact that is turned ON when the start switch is pressed. 20. A capacitor that discharges through the second contact and outputs an output signal, and a threshold value calculation circuit according to any one of claims 1 to 19 that calculates the threshold value using the output signal as an input signal. An activation signal generation circuit configured to use an output of a circuit as an activation signal. 電源電圧レベルを閾値演算する請求項１９に記載の第１の閾値演算回路と、該第１の閾値演算回路の交流出力を交流源からのスイッチング信号とする請求項１９に記載の第２の閾値演算回路とを備え、運転ボタンのＯＮ動作に基づいて発生する出力信号のレベルを、前記第２の閾値演算回路でレベル検定し、第２の閾値演算回路の出力を起動信号とする構成としたことを特徴とする起動信号発生回路。A first threshold value operation circuit of claim 19, the power supply voltage level to the threshold value operation, a second threshold value according to claim 19, the switching signal from the AC source AC output of the threshold operation circuit of the first And an arithmetic circuit, wherein the level of the output signal generated based on the ON operation of the operation button is verified by the second threshold value arithmetic circuit, and the output of the second threshold value arithmetic circuit is used as an activation signal. An activation signal generation circuit characterized by the above. 請求項２２の自己保持回路のトリガ回路に、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第２接点からなる起動スイッチを接続し、該起動スイッチのＯＮ／ＯＦＦ動作に伴って発生する出力信号が設定レベルにあり、且つ、ホールド回路の入力信号レベルが設定レベルにある時のみ、起動信号を発生する構成としたことを特徴とする起動信号発生回路。  The trigger switch of the self-holding circuit according to claim 22 is connected to a start switch composed of first and second contacts that are turned on / off in a complementary relationship, and is generated when the start switch is turned on / off. A start signal generating circuit characterized in that the start signal is generated only when the output signal is at a set level and the input signal level of the hold circuit is at the set level.

Images