JPH0821842B2 - 入力絶縁回路 - Google Patents
入力絶縁回路Info
- Publication number
- JPH0821842B2 JPH0821842B2 JP911089A JP911089A JPH0821842B2 JP H0821842 B2 JPH0821842 B2 JP H0821842B2 JP 911089 A JP911089 A JP 911089A JP 911089 A JP911089 A JP 911089A JP H0821842 B2 JPH0821842 B2 JP H0821842B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light emitting
- input
- circuit
- emitting diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
本発明は、例えば無電源入力絶縁型のシュミットトリ
ガ回路などを形成するのに好適な、入力絶縁回路に関す
るものである。
ガ回路などを形成するのに好適な、入力絶縁回路に関す
るものである。
従来から知られているこの種の入力絶縁回路のひとつ
として、いわゆるパルス用シュミット入力絶縁回路が知
られている。この種の回路として、第１に、１次ウイン
ドウコンパレータとフォトカプラとを組み合わせた絶縁
方式がある。かかる方式は、絶縁用電源が必要なことか
らハードウエアが増大すると共に、演算増幅器を用いた
ウインドウコンパレータのための駆動電源が必要になる
という不都合がある。 従来から知られている第２のパルス用シュミット入力
絶縁回路として、無電源シュミットトリガ回路とパルス
トランスとの組み合わせによる絶縁方式がある。かかる
方式においても、ノイズに弱い。入力インピーダンス
にヒステリシス特性と負性領域が有るため、ドライバ側
（外部）インピーダンスが大きいと発振することがあ
る。応答速度が遅い。発振防止用のRC回路が含まれて
いるため、高い周波数（50kHz程度以上）には応答でき
ない。という不都合がある。
として、いわゆるパルス用シュミット入力絶縁回路が知
られている。この種の回路として、第１に、１次ウイン
ドウコンパレータとフォトカプラとを組み合わせた絶縁
方式がある。かかる方式は、絶縁用電源が必要なことか
らハードウエアが増大すると共に、演算増幅器を用いた
ウインドウコンパレータのための駆動電源が必要になる
という不都合がある。 従来から知られている第２のパルス用シュミット入力
絶縁回路として、無電源シュミットトリガ回路とパルス
トランスとの組み合わせによる絶縁方式がある。かかる
方式においても、ノイズに弱い。入力インピーダンス
にヒステリシス特性と負性領域が有るため、ドライバ側
（外部）インピーダンスが大きいと発振することがあ
る。応答速度が遅い。発振防止用のRC回路が含まれて
いるため、高い周波数（50kHz程度以上）には応答でき
ない。という不都合がある。
そこで、入力側フォトカプラによる絶縁と２次ウイン
ドウコンパレータによる２値化処理とを組み合わせた方
式が考えられているが、フォトカプラからアナログレベ
ルを検出しているためにCTR（相対強度）の製品バラツ
キおよび劣化の影響を受け、結果として、製品ごとにス
レッシュホールド電圧のバラツキが生じるという欠点が
みられる。 よって本発明の目的は上述の点に鑑み、安定したスレ
ッシュホールド値を有すると共に、ノイズに強く且つ高
速応答が可能な入力絶縁回路を提供することにある。
ドウコンパレータによる２値化処理とを組み合わせた方
式が考えられているが、フォトカプラからアナログレベ
ルを検出しているためにCTR（相対強度）の製品バラツ
キおよび劣化の影響を受け、結果として、製品ごとにス
レッシュホールド電圧のバラツキが生じるという欠点が
みられる。 よって本発明の目的は上述の点に鑑み、安定したスレ
ッシュホールド値を有すると共に、ノイズに強く且つ高
速応答が可能な入力絶縁回路を提供することにある。
かかる目的を達成するために、本発明では、アナログ
入力電圧を電源とし、入力電圧が所定電圧以下では入力
電圧に依存する比較電圧を発生し、入力電圧が所定電圧
を上回ると一定の比較電圧を発生する比較電圧発生回路
と、直列接続され、前記アナログ入力電圧が印加される
第１および第２の発光ダイオードと、前記第１および第
２の発光ダイオードに対して直列接続され、前記アナロ
グ入力電圧の電圧値に対応して前記直列接続された第1,
第２の発光ダイオードに流入する電流を一定値に制限す
る電流制限回路と、前記発光ダイオードのいずれか一方
にエミッタ・コレクタが並列接続されると共に、前記比
較電圧と前記電流制限回路の端子間電圧との電圧差に対
応した電圧がベースに印加されるスイッチング手段と、
前記第１および第２の発光ダイオードとそれぞれ対をな
す受光素子と、を備え、前記受光素子からデジタル信号
を出力するものである。
入力電圧を電源とし、入力電圧が所定電圧以下では入力
電圧に依存する比較電圧を発生し、入力電圧が所定電圧
を上回ると一定の比較電圧を発生する比較電圧発生回路
と、直列接続され、前記アナログ入力電圧が印加される
第１および第２の発光ダイオードと、前記第１および第
２の発光ダイオードに対して直列接続され、前記アナロ
グ入力電圧の電圧値に対応して前記直列接続された第1,
第２の発光ダイオードに流入する電流を一定値に制限す
る電流制限回路と、前記発光ダイオードのいずれか一方
にエミッタ・コレクタが並列接続されると共に、前記比
較電圧と前記電流制限回路の端子間電圧との電圧差に対
応した電圧がベースに印加されるスイッチング手段と、
前記第１および第２の発光ダイオードとそれぞれ対をな
す受光素子と、を備え、前記受光素子からデジタル信号
を出力するものである。
本発明では、発光ダイオード（LED）のON電圧はほぼ
一定であることに着目して（換言すれば、発光ダイオー
ドのON電圧については製品ごとのバラツキが少ないの
で）、２つのフォトカプラ用LEDを直列接続してシュミ
ットコンパレータを形成し、そのON電圧と無電源動作す
る比較電圧発生回路の発生電圧とを比較することによ
り、２つのスレッシュホールド電圧に対する入力アナロ
グ電圧の比較出力を得るものである。
一定であることに着目して（換言すれば、発光ダイオー
ドのON電圧については製品ごとのバラツキが少ないの
で）、２つのフォトカプラ用LEDを直列接続してシュミ
ットコンパレータを形成し、そのON電圧と無電源動作す
る比較電圧発生回路の発生電圧とを比較することによ
り、２つのスレッシュホールド電圧に対する入力アナロ
グ電圧の比較出力を得るものである。
【実施例】 以下、実施例に基づいて本発明を詳細に説明する。 第１図は、本発明を適用した無電源型シュミット入力
フォトカプラ絶縁回路の一実施例を示す回路図である。
本図において、１は比較電圧発生回路、２は電流制限回
路、3Aおよび3Bは第１のフォトカプラ（以下、PCLとい
う）を形成するLEDおよびフォトトランジスタ、4Aおよ
び4Bは第２のフォトカプラ（以下、PCHという）を形成
するLEDおよびフォトトランジスタ、５はJK型フリップ
フロップ（以下、JKFFという）である。 第２図は、第１図の動作を示す特性図である。 次に、第１図および第２図を共に参照しながら本実施
例の動作を説明する。 まず、比較電圧発生回路１は入力電圧Viを電源電圧と
して電圧ebを発生する。このことによりPNPトランジス
タTrはONし、そのコレクタ・エミッタ間電圧e2はPCHのL
ED4AのON電圧より小さな値に保持される。 入力電圧Viが上昇するとき 次に、入力電圧Viがシュミット下側スレッシュホール
ド電圧ViL以上になると（第２図参照）、PCLのLED3AがO
Nして電流i1が急増し、電流制限回路２が動作してi1＝
一定となる。これにより、電圧e1,e2は共に一定とな
り、Viの増加分は電流制限回路電圧eLiに吸収されてし
まうようになる（i1の肩特性領域）。 そして、入力電圧Viがシュミット上側スレッシュホー
ルド電圧ViH以上になると、eLi＞ebとなってトランジス
タTrがOFFし、その結果としてPCHのLED4AがONする（Tr
から4Aへi1が転流）。LED4AのONにより、JKFF5の出力Ｑ
はクロックエッジに同期してＱ＝Ｈレベルとなる。 入力電圧Viが下降するとき 入力電圧が下降する場合については、上記と逆の動作
とする。そして、ViL＞Viになると、PCLのLED3AがOFF
し、PCL（フォトトランジスタ3B）の負論理信号出力に
よりJKFF5はやはりクロックエッジに同期してＱ＝Ｌレ
ベルとなる。 以上により、シュミットコンパレータ動作が行なわれ
ている。 このように、スレッシュホールドレベルはフォトカプ
ラのON電圧と比較電圧発生回路のeb電圧により決まるた
め、CTR（相対強度）値の影響はほとんど受けない。 また二次側JKFFによるシュミットのトリガ機能が有る
ため、出力レベルが入力インピーダンスに影響をあたえ
ない。よってノイズに強く、高速応答が可能となる。 上述した本実施例の特色をまとめて列挙すると、次の
とおりである。 ・高速パルスのエッジ検出に際して、入力一次側絶縁部
電源供給が不要となる。 ・シュミットスレッシュホールド電圧のバラツキ又は劣
化が極力少なくなる。 ・応答速度を高め、かつ、ノイズに強くなる。 ・発振の原因となる入力インピーダンスの負性領域が無
くなる。 ・入力電流の節約をするため、フォトカプラをカスケー
ド接続している。 ・ハードウエアの量をさらに節約するため、クロック周
波数（JKFF）を用いている。
フォトカプラ絶縁回路の一実施例を示す回路図である。
本図において、１は比較電圧発生回路、２は電流制限回
路、3Aおよび3Bは第１のフォトカプラ（以下、PCLとい
う）を形成するLEDおよびフォトトランジスタ、4Aおよ
び4Bは第２のフォトカプラ（以下、PCHという）を形成
するLEDおよびフォトトランジスタ、５はJK型フリップ
フロップ（以下、JKFFという）である。 第２図は、第１図の動作を示す特性図である。 次に、第１図および第２図を共に参照しながら本実施
例の動作を説明する。 まず、比較電圧発生回路１は入力電圧Viを電源電圧と
して電圧ebを発生する。このことによりPNPトランジス
タTrはONし、そのコレクタ・エミッタ間電圧e2はPCHのL
ED4AのON電圧より小さな値に保持される。 入力電圧Viが上昇するとき 次に、入力電圧Viがシュミット下側スレッシュホール
ド電圧ViL以上になると（第２図参照）、PCLのLED3AがO
Nして電流i1が急増し、電流制限回路２が動作してi1＝
一定となる。これにより、電圧e1,e2は共に一定とな
り、Viの増加分は電流制限回路電圧eLiに吸収されてし
まうようになる（i1の肩特性領域）。 そして、入力電圧Viがシュミット上側スレッシュホー
ルド電圧ViH以上になると、eLi＞ebとなってトランジス
タTrがOFFし、その結果としてPCHのLED4AがONする（Tr
から4Aへi1が転流）。LED4AのONにより、JKFF5の出力Ｑ
はクロックエッジに同期してＱ＝Ｈレベルとなる。 入力電圧Viが下降するとき 入力電圧が下降する場合については、上記と逆の動作
とする。そして、ViL＞Viになると、PCLのLED3AがOFF
し、PCL（フォトトランジスタ3B）の負論理信号出力に
よりJKFF5はやはりクロックエッジに同期してＱ＝Ｌレ
ベルとなる。 以上により、シュミットコンパレータ動作が行なわれ
ている。 このように、スレッシュホールドレベルはフォトカプ
ラのON電圧と比較電圧発生回路のeb電圧により決まるた
め、CTR（相対強度）値の影響はほとんど受けない。 また二次側JKFFによるシュミットのトリガ機能が有る
ため、出力レベルが入力インピーダンスに影響をあたえ
ない。よってノイズに強く、高速応答が可能となる。 上述した本実施例の特色をまとめて列挙すると、次の
とおりである。 ・高速パルスのエッジ検出に際して、入力一次側絶縁部
電源供給が不要となる。 ・シュミットスレッシュホールド電圧のバラツキ又は劣
化が極力少なくなる。 ・応答速度を高め、かつ、ノイズに強くなる。 ・発振の原因となる入力インピーダンスの負性領域が無
くなる。 ・入力電流の節約をするため、フォトカプラをカスケー
ド接続している。 ・ハードウエアの量をさらに節約するため、クロック周
波数（JKFF）を用いている。
以上説明したとおり、本発明ではLEDのON電圧にバラ
ツキが少ないことを利用して比較動作を行っているの
で、安定したスレッシュホールド値を有すると共に、ノ
イズに強く且つ高速応答が可能な入力絶縁回路を得るこ
とができる。
ツキが少ないことを利用して比較動作を行っているの
で、安定したスレッシュホールド値を有すると共に、ノ
イズに強く且つ高速応答が可能な入力絶縁回路を得るこ
とができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作を示す線図である。 １……比較電圧発生回路、 ２……電流制限回路、 3A,3B……第１のフォトカプラ（PLC）、 4A,4B……第２のフォトカプラ（PLH）、 ５……JK型フリップフロップ。
図の動作を示す線図である。 １……比較電圧発生回路、 ２……電流制限回路、 3A,3B……第１のフォトカプラ（PLC）、 4A,4B……第２のフォトカプラ（PLH）、 ５……JK型フリップフロップ。
Claims (1)
- 【請求項１】アナログ入力電圧を電源とし、入力電圧が
所定電圧以下では入力電圧に依存する比較電圧を発生
し、入力電圧が所定電圧を上回ると一定の比較電圧を発
生する比較電圧発生回路と、 直列接続され、前記アナログ入力電圧が印加される第１
および第２の発光ダイオードと、 前記第１および第２の発光ダイオードに対して直列接続
され、前記アナログ入力電圧の電圧値に対応して前記直
列接続された第1,第２の発光ダイオードに流入する電流
を一定値に制限する電流制限回路と、 前記発光ダイオードのいずれか一方にエミッタ・コレク
タが並列接続されると共に、前記比較電圧と前記電流制
限回路の端子間電圧との電圧差に対応した電圧がベース
に印加されるスイッチング手段と、 前記第１および第２の発光ダイオードとそれぞれ対をな
す受光素子と、 を備え、前記受光素子からデジタル信号を出力すること
を特徴とする入力絶縁回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP911089A JPH0821842B2 (ja) | 1989-01-18 | 1989-01-18 | 入力絶縁回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP911089A JPH0821842B2 (ja) | 1989-01-18 | 1989-01-18 | 入力絶縁回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189024A JPH02189024A (ja) | 1990-07-25 |
| JPH0821842B2 true JPH0821842B2 (ja) | 1996-03-04 |
Family
ID=11711490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP911089A Expired - Fee Related JPH0821842B2 (ja) | 1989-01-18 | 1989-01-18 | 入力絶縁回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821842B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8985830B2 (en) | 2012-03-26 | 2015-03-24 | Kabushiki Kaisha Kawai Gakki Seisakusho | Switch, keyboard instrument provided with the same, and light emission control circut |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4534879B2 (ja) * | 2005-06-23 | 2010-09-01 | 株式会社豊田自動織機 | ヒステリシス回路及び電源回路 |
-
1989
- 1989-01-18 JP JP911089A patent/JPH0821842B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8985830B2 (en) | 2012-03-26 | 2015-03-24 | Kabushiki Kaisha Kawai Gakki Seisakusho | Switch, keyboard instrument provided with the same, and light emission control circut |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02189024A (ja) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3913001A (en) | Chopper-type d-c amplifying system | |
| US4163906A (en) | Time division switching regulator | |
| US4930062A (en) | Computer power supply with optically isolated shutdown circuits | |
| US4063121A (en) | Input converter | |
| JPH0821842B2 (ja) | 入力絶縁回路 | |
| CA1179021A (en) | Electromagnetic cooking device with switching transistor | |
| GB897532A (en) | Amplifier-regulating circuits | |
| US3426283A (en) | Quadrature signal suppression circuit | |
| US5170059A (en) | Optically coupled fast turn off load switch drive | |
| SU1275757A1 (ru) | Оптоэлектронный переключатель | |
| SU762181A1 (ru) | Опубликовано 07.09.80. Бюллетень № 33 (53) УДК | |
| SU1095404A1 (ru) | Транзисторный ключ | |
| GB2138229A (en) | Opto-isolator arrangement | |
| RU1800583C (ru) | Фазовый дискриминатор | |
| DE68922036D1 (de) | CMOS-Umsetzungsschaltung mit geringem Strom. | |
| SU785960A1 (ru) | Триггерное устройство | |
| SU1524169A1 (ru) | Коммутатор переменного тока | |
| KR0114674Y1 (ko) | 110v/220v자동절환회로 | |
| SU1629979A1 (ru) | Транзисторный ключ с защитой от перегрузки | |
| SU1401551A1 (ru) | Фотодатчик | |
| GB2007452A (en) | Hysteresis switching circuit | |
| SU1190512A1 (ru) | Оптоэлектронный переключатель | |
| SU1182498A2 (ru) | Стабилизированный источник посто нного напр жени | |
| JPH05122042A (ja) | パルス信号伝達装置 | |
| SU1541769A1 (ru) | Фотореле |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |