JP2000068809A - 閾値演算回路及びこれを用いたａｎｄゲ―ト回路、自己保持回路及び起動信号発生回路 - Google Patents

Abstract

(57)【要約】 【課題】アナログ的な閾値演算が可能で、入力信号レベ
ルや回路素子の特性変化等に影響されずに安定した周波
数、デューティ比の交流信号を発生できるようにする。 【解決手段】外部からのスイッチング信号Ｓｇで、スイ
ッチＳＷａをスイッチング動作させ、閾値演算の対象で
ある入力信号Ｖｉを変調する。この変調信号Ｖ１を予め
設定された閾値を有するレベル検定回路１０でレベル検
定し、所定レベルの範囲内にあれば、レベル検定回路１
０が交流出力信号Ｖｏを発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号のレべル
を閾値演算し設定レベルにある時に交流信号を発生（論
理値１に相当）し、設定レベルにない時には交流信号を
発生しない（論理値０に相当）閾値演算回路に関し、特
に、アナログ的な閾値演算ができ、入力信号が設定レベ
ルにある時に安定した周波数とデューテイ比の交流信号
を発生できる閾値演算回路及びこの閾値演算回路を適用
したＡＮＤゲート回路、自己保持回路及び起動信号発生
回路に関する。

【０００２】

【従来の技術】フェールセーフ性が要求される安全装置
等における信号処理は、交流信号の存在を論理値１とし
交流信号の不在を論理値０として処理し、最終的に、交
流信号の閾値演算を行い、所定レベル内にあるか否かを
判定して安全か危険かを示す信号を出力する。

【０００３】このようなフェールセーフな信号処理に適
用される従来の閾値演算回路の一例としては、例えば、
フェールセーフなウィンドウ・コンパレータ／ＡＮＤゲ
ートがある。この回路構成と動作については，例えば電
気学会論文誌(Tran.IEE of Japan) Vol.109-C,No.9,Se
p.1989 （窓特性を持つフェールセーフ論理素子を使っ
たインタロックシステムの一構成法）で示されており、
また、U.S.Patent 4,661,880号明細書、U.S.Patent 5,0
27,114号明細書や特公平１−２３００６号公報において
も示されている。

【０００４】その代表的回路例を図３１に示す。図３１
（Ａ）はレベル検定機能を有するウィンドウ・コンパレ
ータであり、入力ＩのレべルＬＩが、（ｒｌ＋ｒ２＋ｒ
３）Ｅ／ｒ３＜ＬＩ＜（ｒ４＋ｒ５）Ｅ／ｒ５（但し、
Ｅは回路電源電圧、ｒ１〜ｒ５は抵抗Ｒ１〜Ｒ５の抵抗
値）の範囲にあるときに、各トランジスタＱ１〜Ｑ３
が、Ｑ２：ＯＦＦ→Ｑ３：ＯＦＦ→Ｑｌ：ＯＮ→Ｑ２：
ＯＮ→Ｑ３：ＯＮ→Ｑｌ：ＯＦＦ→Ｑ２：ＯＦＦ→・・
・の過程でＯＮ／ＯＦＦ動作を繰り返し自励発振する。

【０００５】また、同図（Ｂ）は（Ａ）で示されるウィ
ンドウ・コンパレータ２個を従属接続したレベル検定機
能とＡＮＤ機能を有する回路で、入力Ｉｌ，Ｉ２のレべ
ルＬＩｌ，ＬＩ２がそれぞれ、（ｒｌ＋ｒ２＋ｒ３）Ｅ
／ｒ３＜ＬＩｌ＜（ｒ４＋ｒ５）Ｅ／Ｒｒ、（ｒｌ′＋
ｒ２′＋ｒ３′）Ｅ／ｒ３′＜ＬＩ２＜（ｒ４′＋ｒ
５′）Ｅ／ｒ５′（但し、Ｅは回路電源電圧、ｒ１′〜
ｒ５′は抵抗Ｒ１′〜Ｒ５′の抵抗値）の範囲にあると
きに回路は自励発振し、ＬＩｌ及びＬＩ２のいずれか一
方でも上記範囲外になると発振は停止する。

【０００６】また、別の閾値演算回路として、例えば、
本出願人により先に提案された特開平８−１６２９４０
号公報等に示されたものがあり、これを図３２に示す。
図３２の回路は、例えば交流信号Ｖ_INに基づく包絡線検
波回路Ａの出力Ｘ２が電源電圧Ｖ_CCを越えると、別途設
けられる交流源からの交流信号を受信しているフォトカ
プラＰＣｌのスイッチングにより、減流抵抗Ｒを介して
スイッチング電流がフォトカプラＰＣ２のフォトダイオ
ードに流れて、フォトカプラＰＣ２のフォトトランジス
タがスイッチングして交流信号が発生する（出力が論理
値１である）。包絡線検波回路Ａに交流信号Ｖ_INが入力
されない時には、包絡線検波回路Ａの出力Ｘ２は略電源
電圧Ｖ_CCとなり、フォトカプラＰＣｌがスイッチングし
ていても、フォトカプラＰＣ２にスイッチング電流が流
れず交流信号は発生しない（出力が論理値０である）。
尚、包絡線検波回路Ｂは、フォトカプラＰＣ２のフォト
トランジスタのスイッチングによる交流信号を倍電圧整
流して電源電圧Ｖ_CCより大きい直流信号Ｙを出力する。

【０００７】

【発明が解決しようとする課題】しかしながら、図３１
の閾値演算回路は自励発振回路であり、発振周波数及び
デューテイ比は各トランジスタのＯＮ及びＯＦＦ遅延時
間により概ね定まるので、トランジスタの特性のばらつ
き、温度、湿度等によるトランジスタの特性変化、或い
は入力信号レべルによって、交流出力の発振周波数やデ
ューテイ比が変動し、安定した交流出力が得られないと
いう間題がある。また、電源枠外処理（回路電源電圧よ
り大きい所定レベルの入力信号が入力した時に交流信号
を発生する）を利用しており、入力信号レベルとウィン
ドウ・コンパレータの閾値が回路電源電圧に比例して共
に変化するような関係を満足しなければならない。この
ため、入力信号の発生回路とウィンドウ・コンパレータ
は、同一電源を使用しなければならないという制約があ
り、回路のレイアウトの自由度が低い。

【０００８】一方、図３２の閾値演算回路は、外部の交
流源からの交流信号を利用して発振させる構成であるの
で、発振周波数及びデューテイ比は回路素子の特性や入
力レベルの影響を受けにくく、安定した交流信号を得る
ことができる。しかし、この回路は、入力信号が回路電
源電圧Ｖ_CCより大きいか否か、言い換えれば、入力信号
の有り／無しのディジタル的な判定に留まり、入力信号
に対するアナログ的な閾値検定機能を持たない。

【０００９】本発明は上記の事情に鑑みなされたもの
で、アナログ的な閾値演算が可能で、安定した周波数及
びデューティ比の出力交流信号が発生でき、また、回路
のレイアウトの自由度の大きい閾値演算回路を提供する
ことを目的とする。また、この閾値演算回路を適用した
ＡＮＤゲート回路、自己保持回路及び起動信号発生回路
を提供する。

【００１０】

【課題を解決するための手段】このため、請求項１の発
明では、入力信号レベルを閾値演算し、入力信号レベル
が設定レベルの時に交流信号を発生し、設定レベルでな
い時には交流信号を発生しない構成の閾値演算回路にお
いて、入力信号を、交流源からのスイッチング信号によ
り変調する変調手段と、該変調手段で変調された変調信
号を予め設定された閾値と比較してレベル検定し、前記
設定レベルの時に交流信号を発生し、設定レベルでない
時には交流信号を発生しないレベル検定手段とを備えて
構成した。

【００１１】かかる構成では、交流源からの交流のスイ
ッチング信号によりスイッチングする変調手段により入
力信号を変調して後、その変調信号をレベル検定手段に
よりレベル検定する。変調信号レベルが設定レベルにあ
れば変調信号に同期した交流信号（論理値１）が発生
し、設定レベルになければレベル検定手段から交流信号
は発生しない（論理値０）。

【００１２】請求項２の発明では、入力信号レベルを閾
値演算し、入力信号レベルが設定レベルの時に交流信号
を発生し、設定レベルでない時には交流信号を発生しな
い構成の閾値演算回路において、入力信号を予め設定さ
れた閾値と比較してレベル検定し、設定レベルの時に出
力信号を発生するレベル検定手段と、該レベル検定手段
の出力信号を、交流源からのスイッチング信号により変
調する変調手段と、該変調手段で変調された変調信号の
入力によりスイッチングして交流信号を発生する交流信
号発生手段とを備えて構成した。

【００１３】かかる構成では、入力信号が設定レベルに
あればレベル検定手段から出力信号が発生する。この出
力信号を、交流源からのスイッチング信号で変調手段で
変調することで、変調信号に同期した交流信号が交流信
号発生手段から発生するようになる。

【００１４】請求項３のように、交流信号発生手段にフ
ォトカプラを用いるとよい。前記変調手段は、具体的に
は、請求項４に記載のように、一端側が前記入力信号が
印加される入力ラインに接続し、他端側が定電圧供給ラ
インに接続するスイッチ手段を備え、該スイッチ手段
を、前記交流源からのスイッチング信号でスイッチング
する構成である。この場合、請求項５に記載のように、
前記入力ラインの入力端と前記スイッチ手段の接続点と
の間に介装した第１抵抗と、前記入力ラインと前記スイ
ッチ手段との間に介装した第２抵抗を備える構成とする
とよい。

【００１５】また、請求項１に記載の発明では、前記変
調手段は、請求項６に記載のように、前記入力ラインの
入力端と前記レベル検定手段の入力端との間を接続する
入力ラインに順次介装される第１抵抗及びスイッチ手段
と、一端側が前記スイッチ手段と前記レベル検定手段の
入力端との間の前記入力ラインに接続し、他端側が定電
圧供給ラインに接続する第２抵抗とを備え、前記スイッ
チ手段を、前記交流源からのスイッチング信号でスイッ
チングする構成とすることができる。また、請求項７に
記載のように、前記入力ラインの入力端と前記レベル検
定手段の入力端との間を接続する入力ラインに順次介装
される第１抵抗及びスイッチ手段と、前記入力ラインに
前記第１抵抗及びスイッチ手段の直列回路と並列に接続
した第２抵抗とを備え、前記スイッチ手段を、前記交流
源からのスイッチング信号でスイッチングする構成とす
ることもできる。

【００１６】前記スイッチ手段は、請求項８に記載のよ
うに、前記交流源からのスイッチング信号の入力により
スイッチングするフォトカプラであることが好ましい。
かかる構成では、外部電源側とレベル検定手段の入力側
とを絶縁できる。

【００１７】前記スイッチ手段を、請求項９に記載のよ
うに、トランジスタとすれば、高速でスイッチングさせ
ることが可能となる。スイッチ手段にトランジスタを使
用した場合、請求項１０のように、スイッチング信号
が、前記入力信号と前記定電圧供給ラインの電圧との間
の範囲の振幅を有するようにするか、請求項１１のよう
に、トランジスタに入力するスイッチング信号に、レベ
ル検定手段の閾値と交差しない信号を用いるとよい。

【００１８】かかる構成では、トランジスタの故障でス
イッチング信号が直接にレベル検定手段に入力した場合
に、入力信号に関係なくスイッチング信号によってレベ
ル検定手段から交流信号が発生してしまうという問題は
生じない。

【００１９】請求項１２のように、前記変調手段は、前
記交流源のスイッチング信号を入力して前記入力信号が
印加される入力ラインに供給するバッファ回路を備える
構成としてもよい。

【００２０】前記バッファ回路が、請求項１３のように
入力信号に比例した振幅の信号を供給する構成としても
よい。請求項１、４〜１３に記載の発明では、前記レベ
ル検定手段を、請求項１４に記載のようにコンパレータ
で構成する。この場合、請求項１５に記載のように、コ
ンパレータの交流出力をフォトカプラを介して出力回路
側に伝達する構成とするとよい。

【００２１】かかる構成では、出力回路側と閾値演算回
路側の各電源を独立でき、閾値演算回路のレイアウトの
自由度を増す。また、レベル検定手段は、請求項１６に
記載のように、ツェナーダイオードと、該ツェナーダイ
オードの出力によりスイッチングして交流信号を発生す
るフォトカプラとを備えて構成してもよい。

【００２２】この構成の場合も、閾値演算回路のレイア
ウトの自由度を増す。レベル検定手段は、請求項１７に
記載のように、入力信号の供給する電流のみでレベル検
定する構成としてもよい。この場合、請求項１８に記載
のように、ツェナーダイオードで構成するとよい。

【００２３】請求項１９の発明では、入力信号レベルを
閾値演算し、入力信号レベルが設定レベルの時に交流信
号を発生し、設定レベルでない時には交流信号を発生し
ない構成の閾値演算回路において、入力信号をレベル検
定する第１ツェナーダイオードと、外部の交流源から入
力するスイッチング信号によりスイッチングして前記第
１ツェナーダイオードの出力信号を変調するスイッチン
グ手段と、該第１スイッチング手段で変調された変調信
号の入力によりスイッチングする第１フォトカプラと、
該第１フォトカプラのスイッチング信号により変調され
た前記入力信号の変調信号をレベル検定する第２ツェナ
ーダイオードと、該第２ツェナーダイオードの出力信号
によりスイッチングして交流信号を発生する第２フォト
カプラとを備えて構成した。

【００２４】請求項２０の発明のＡＮＤゲート回路は、
請求項１〜１９のいずれか１つに記載の閾値演算回路を
ｎ個設け、次段の閾値演算回路の変調手段には、交流源
に代えて前段の閾値演算回路の交流出力をスイッチング
信号として入力してｎ個の閾値演算回路を従属接続して
構成した。

【００２５】請求項２１の発明のＡＮＤゲート回路は、
交流入力信号をそれぞれ整流する複数の整流回路を備
え、初段の整流回路の整流出力を次段の整流回路の整流
出力に順次加算し全ての交流入力信号の加算値を最終段
の整流回路から出力する加算回路を設け、請求項１〜１
９のいずれか１つに記載の閾値演算回路の入力端に前記
加算回路の加算出力を入力信号として供給する構成とし
た。

【００２６】請求項２２の発明の自己保持回路は、請求
項１〜１９のいずれか１つに記載の閾値演算回路を２個
設け、一方の閾値演算回路をトリガ回路とし、他方の閾
値演算回路をホールド回路とし、前記トリガ回路の出力
とホールド回路の出力の論理和出力に基づいて生成され
る交流信号を、前記ホールド回路のスイッチング信号と
する構成とした。

【００２７】請求項２３に記載の自己保持回路は、交流
入力信号をそれぞれ整流する２つの整流回路を備え、初
段の整流回路の整流出力を後段の整流回路の整流出力に
加算し２つの交流入力信号の加算値を後段の整流回路か
ら出力する加算回路を有し、請求項１〜１９のいずれか
１つに記載の閾値演算回路の入力端に前記加算回路の加
算出力を入力信号として供給すると共に、前記加算回路
の後段整流回路の入力端をホールド入力端とし、前段整
流回路の入力端をトリガ入力端とし、前記閾値演算回路
の交流出力信号を整流した後に前記前段整流回路の出力
端に帰還する構成とした。

【００２８】請求項２４に記載の起動信号発生回路は、
互いに相補の関係を持ってＯＮ／ＯＦＦする第１及び第
２接点からなる起動スイッチと、該起動スイッチが押さ
れた時にＯＮする第１接点を介して充電され前記起動ス
イッチを戻した時にＯＮする第２接点を介して放電して
出力信号を出力するコンデンサと、該出力信号を入力信
号として閾値演算する請求項１〜１９に記載の閾値演算
回路とを備え、該閾値演算回路の出力を起動信号とする
よう構成した。

【００２９】かかる構成では、起動スイッチの両接点が
正常に動作し、且つ、起動信号レベルが設定レベルにあ
る時のみ、閾値演算回路から交流信号が発生するように
なる。

【００３０】請求項２５に記載の起動信号発生回路は、
電源電圧レベルを閾値演算する第１の閾値演算回路と、
該第１の閾値演算回路の交流出力をスイッチング信号と
する第２の閾値演算回路とを備え、運転ボタンのＯＮ動
作に基づいて発生する出力信号のレベルを、前記第２の
閾値演算回路でレベル検定し、第２の閾値演算回路の出
力を起動信号とする構成とした。

【００３１】請求項２６に記載の起動信号発生回路は、
請求項２２の自己保持回路のトリガ回路に、互いに相補
の関係を持ってＯＮ／ＯＦＦする第１及び第２接点から
なる起動スイッチを接続し、該起動スイッチのＯＮ／Ｏ
ＦＦ動作に伴って発生する出力信号が設定レベルにあ
り、且つ、ホールド回路の入力信号レベルが設定レベル
にある時のみ、起動信号を発生する構成とした。

【００３２】

【発明の実施の形態】以下に、本発明の閾値演算回路の
実施形態を図面に基づいて説明する。図１は、本発明に
係る閾値演算回路の第１実施形態の回路構成図を示す。

【００３３】図１において、レベル検定手段としてのレ
ベル検定回路１０は、電源電圧Ｖ_CCより高レべルの閾値
Ｖｔを有しており、入力信号Ｖｉが閾値Ｖｔより高い時
に出力Ｖｏが例えばＧＮＤレべルとなり、入力信号Ｖｉ
が閾値Ｖｔ以下の時には出力ＶｏはＶ_CCレベルになる。
尚、以下では上記の入出力関係で説明するが、逆の関
係、即ち、入力信号Ｖｉが閾値Ｖｔより高い時にレベル
検定回路の出力ＶｏがＶ _CCレべルとなり、入力信号Ｖｉ
が閾値Ｖｔ以下の時には出力ＶｏがＧＮＤレベルになる
ようにしても動作上差し支えない。

【００３４】スイッチＳＷａは、一端側が入力信号Ｖｉ
の入力ライン１１に接続し、他端側が、定電圧Ｖａの供
給ラインに接続する。そして、別途設けられた（図示せ
ず）外部の交流源からのスイッチング信号Ｓｇに同期し
てＯＮ／ＯＦＦし、入力信号Ｖｉを変調して変調信号Ｖ
１を生成してレベル検定回路１０に入力するもので、変
調手段を構成する。前記入力信号Ｖｉは直流信号であ
り、入力ライン１１に介装された抵抗Ｒ10を介してスイ
ッチＳＷａで変調されてレベル検定回路１０に入力され
る。

【００３５】次に、図１の第１実施形態の動作を説明す
る。この回路では、スイッチＳＷａがＯＮしている時に
は、レベル検定回路１０に入力する変調信号Ｖｌは電圧
Ｖａとなる。スイッチがＯＦＦしている時には、ＧＮＤ
レべルから見たレベル検定回路１０の入力インピーダン
スをＲｃとすれば、Ｖｌ＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）
となる（ｒ10は、抵抗Ｒ10の抵抗値）。

【００３６】ここで、Ｖａ＜Ｖｔ（Ｖｔ：レベル検定回
路１０の閾値電圧）の場合には、スイッチＳＷａのＯＮ
／ＯＦＦに同期してレベル検定回路１０の出力Ｖｏが交
流となるには、スイッチＳＷａがＯＦＦした時のＶｌ
が、Ｖ１＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）＞Ｖｔにならな
ければなず、Ｖｉ＞（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃを満足し
なければならない。従って、Ｖａ＜Ｖｔの場合には、図
１の閾値演算回路は下限閾値を持つことになる。前記下
限閾値ＶtiL は、Ｒｃ・ＶtiL ／（ｒ10＋Ｒｃ）＝Ｖｔ
より、ＶtiL ＝（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃとなる。そし
て、入力信号ＶｉがＶｉ＞ＶtiL の時、外部の交流源か
らのスイッチング信号ＳｇによるスイッチＳＷａのＯＮ
／ＯＦＦ動作に同期して、レベル検定回路１０の出力Ｖ
ｏはＶ_CC／ＧＮＤを交互にとり、出力ＶｏはスイッチＳ
Ｗａのスイッチングに同期した交流信号（論理値１）に
なる。一方、Ｖｉ≦ＶtiL である場合には、スイッチＳ
ＷａがＯＮ／ＯＦＦ動作してもレベル検定回路１０の出
力Ｖｏは固定値（Ｖ_CCのまま）で変化せず、出力は直流
信号（論理値０）となる。

【００３７】次に、Ｖａ＞Ｖｔの場合には、スイッチＳ
ＷａのＯＮ／ＯＦＦに同期してレベル検定回路１０の出
力Ｖｏが交流になるには、スイッチＳＷａがＯＦＦした
時のＶｌが、Ｖ１＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）＜Ｖｔ
にならなければならず、Ｖｉ＜（ｒ10＋Ｒｃ）Ｖｔ／Ｒ
ｃを満足しなければならない。従って、Ｖａ＞Ｖｔの場
合には、図１の閾値演算回路は上限閾値を持つことにな
る。前記上限閾値ＶtiH は、Ｒｃ・ＶtiH ／（ｒ10＋Ｒ
ｃ）＝Ｖｔより、ＶtiH ＝（ｒ10＋Ｒｃ）Ｖｔ／Ｒｃと
なる。そして、入力信号ＶｉがＶｉ＜ＶtiH の時、外部
の交流源からのスイッチング信号ＳｇによるスイッチＳ
ＷａのＯＮ／ＯＦＦ動作に同期して、レベル検定回路１
０の出力ＶｏはＶ_CC／ＧＮＤを交互にとる交流信号にな
る。一方、Ｖｉ≧ＶtiH の場合は、スイッチＳＷａがＯ
Ｎ／ＯＦＦ動作してもレベル検定回路１０の出力Ｖｏは
固定値（ＧＮＤのまま）で変化せず、交流信号は出力さ
れない。

【００３８】以上のように、図１の構成の閾値演算回路
では、レベル検定回路１０の閾値Ｖｔに対する電圧Ｖａ
の値を選択することにより、下限の閾値演算と上限の閾
値演算を選択できる。

【００３９】図２は、図１と同様に上限／下限の閾値演
算を選択可能な別の実施形態の回路構成例である。尚、
図１と同一要素には同一符号を付して説明を省略する。
図２の実施形態は、入力信号Ｖｉの入力ライン１１に順
次、第１抵抗Ｒ１０とスイッチＳＷａを介装すると共
に、一端がスイッチＳＷａとレベル検定回路１０の入力
端との間に接続し、他端が電圧Ｖａの供給ラインに接続
する第２抵抗Ｒ11を設ける構成である。この場合、第１
及び第２抵抗Ｒ10，Ｒ11とスイッチＳＷａとで変調手段
としての変調回路１２が構成される。

【００４０】次に、図２の回路の動作を説明する。スイ
ッチＳＷａがＯＦＦの時、レベル検定回路１０の入力Ｖ
ｌ（変調信号）は、Ｖｌ（ＯＦＦ）＝Ｖａ・Ｒｃ／（ｒ
11＋Ｒｃ）となる。スイッチＳＷａがＯＮの時、入力Ｖ
１は、Ｖｌ（ＯＮ）＝（ｒ11・Ｒｃ・Ｖｉ＋ｒ10・Ｒｃ
・Ｖａ）／（ｒ10・ｒ11＋ｒ10・Ｒｃ＋ｒ11・Ｒｃ）と
なる。説明を簡単にするために、ここではＲｃ≫ｒ10、
ｒ11とおくと、Ｖｌ（ＯＦＦ）≒Ｖａ、Ｖｌ（ＯＮ）≒
（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）となる。

【００４１】今、Ｖｌ（ＯＦＦ）≒Ｖａ＜Ｖｔであるよ
うにＶａを定めると、レベル検定回路１０の出力Ｖｏが
交流信号となるには、スイッチＳＷａのＯＮ時の入力Ｖ
ｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ
11）＞Ｖｔでなければならない。従って、図２の回路
は、図１と同様に下限閾値ＶtiL ＝Ｖｔ＋（Ｖｔ−Ｖ
ａ）ｒ10／ｒ11を持つ閾値演算回路となる。

【００４２】一方、Ｖｌ（ＯＦＦ）≒Ｖａ＞Ｖｔである
ようにＶａを定めると、レベル検定回路１０の出力Ｖｏ
が交流信号となるには、スイッチＳＷａのＯＮ時の入力
Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋
ｒ11）＜Ｖｔでなければならない。この場合、図２の回
路は、上限閾値ＶtiH ＝Ｖｔ＋（Ｖｔ−Ｖａ）ｒ10／ｒ
11を持つ閾値演算回路となる。

【００４３】以上のように、図２の回路構成の場合も、
電圧Ｖａの値により、下限の閾値演算と上限の閾値演算
を選択できる。次に、図３に第３実施形態の回路図を示
す。これは、上限／下限の両閾値を持つ閾値演算回路の
例である。

【００４４】図３において、本実施形態回路では、第１
抵抗Ｒ10とレベル検定回路１０の入力端との間の入力ラ
イン１１に、スイッチＳＷａと第２抵抗Ｒ11の直列回路
を接続する構成とする。

【００４５】次に動作を説明する。図２の場合と同様
に、変調回路１２のスイッチＳＷａがＯＦＦの時には、
Ｖｌ（ＯＦＦ）＝Ｒｃ・Ｖｉ／（ｒ10＋Ｒｃ）となり、
スイッチＳＷａがＯＮの時には、Ｖｌ（ＯＮ）＝（ｒ11
・Ｒｃ・Ｖｉ＋ｒ10・Ｒｃ・Ｖａ）／（ｒ10・ｒ11＋ｒ
10・Ｒｃ＋ｒ11・Ｒｃ）となる。前述と同様にＲｃ≫ｒ
10、ｒ11とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ、Ｖｌ（Ｏ
Ｎ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖａ）／（ｒ10＋ｒ11）と
なる。

【００４６】更に、ここではＶｉはＶ_CC＜Ｖｉ＜２Ｖ_CC
の範囲をとるものとする。例えば、Ｖａ＝Ｖ_CC（即ち、
Ｖａ＜Ｖｉmin）とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ＞Ｖ
ｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・Ｖ_CC）／（ｒ10＋ｒ
11）となる。入力信号Ｖｉのレべルに応じた回路挙動を
見ると、Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｔでは、スイッチＳ
ＷａがＯＮ／ＯＦＦしてもレベル検定回路１０の出力Ｖ
ｏはＶ_CCに固定される。また、Ｖｌ（ＯＮ）≒（ｒ11・
Ｖｉ＋ｒ10・Ｖ_CC）／（ｒ10＋ｒ11）＞Ｖｔでは、スイ
ッチＳＷａがＯＮ／ＯＦＦしてもレベル検定回路１０の
出力ＶｏはＧＮＤに固定される。スイッチＳＷａのＯＮ
／ＯＦＦに同期してレベル検定回路１０の出力ＶｏがＶ
_CC／ＧＮＤの交流信号となる範囲は、Ｖｌ（ＯＦＦ）≒
Ｖｉ＞Ｖｔ＞Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10・
Ｖ_CC）／（ｒ10＋ｒ11）である。従って、下限閾値Ｖti
L 及び上限閾値ＶtiH は、Ｖｌ（ＯＦＦ）≒ＶtiL ＝Ｖ
ｔ及びＶｌ（ＯＮ）≒（ｒ11・ＶtiH ＋ｒ10・Ｖ_CC）／
（ｒ10＋ｒ11）＝Ｖｔより、それぞれ、ＶtiL ＝Ｖｔ、
ＶtiH ＝Ｖｔ＋（Ｖｔ−Ｖ_CC）ｒ10／ｒ11となる。以上
から、図３の回路は、入力信号Ｖｉが上記ＶtiL 〜Ｖti
H の範囲内である時のみレベル検定回路１０から交流信
号の出力Ｖｏを生成するウィンドウ・コンパレータの機
能を持つ。

【００４７】因みに、Ｖａ＝２Ｖ_CC（即ち、Ｖａ＞Ｖｉ
max）とおくと、Ｖｌ（ＯＦＦ）≒Ｖｉ＜Ｖｌ（ＯＮ）
≒（ｒ11・Ｖｉ＋ｒ10・２Ｖ_CC）／（ｒ10＋ｒ11）とな
る。上述と同様に、Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ＋ｒ10
・２Ｖ_CC）／（ｒ10＋ｒ11）＜Ｖｔ、Ｖｌ（ＯＦＦ）≒
Ｖｉ＞Ｖｔではいずれも出力Ｖｏは固定される。Ｖｌ
（ＯＦＦ）≒Ｖｉ＜Ｖｔ＜Ｖｌ（ＯＮ）≒（ｒ11・Ｖｉ
＋ｒ10・２Ｖ_CC）／（ｒ10＋ｒ11）の範囲でのみレベル
検定回路１０の出力ＶｏにスイッチＳＷａのＯＮ／ＯＦ
Ｆに同期した交流信号が現れる。下限閾値ＶtiL 及び上
限閾値ＶtiH は、Ｖｌ（ＯＮ）≒（ｒ11・ＶtiL ＋ｒ10
・２Ｖ_CC）／（ｒ10＋ｒ11）＝Ｖｔ及びＶｌ（ＯＦＦ）
≒ＶtiH ＝Ｖｔより、それぞれ、ＶtiL ＝Ｖｔ−（２Ｖ
_CC−Ｖｔ）ｒ10／ｒ11、ＶtiH ＝Ｖｔとなる。以上か
ら、入力信号Ｖｉが上記ＶtiL 〜ＶtiH の範囲内である
時のみレベル検定回路１０から交流信号の出力Ｖｏを生
成するウィンドウ・コンパレータの機能を持つ。

【００４８】このように、図３の構成では、上限と下限
の各閾値範囲を持つ閾値演算回路となる。図４には、下
限と上限の閾値を有する別の回路構成例を示す。

【００４９】図４の回路は、入力信号Ｖｉの入力端とレ
ベル検定回路１０の入力端との間の入力ライン１１に順
次介装される第１抵抗Ｒ10及びスイッチＳＷａの直列回
路と並列に第２抵抗Ｒ11を入力ライン１１に接続する構
成である。

【００５０】次に動作を説明する。スイッチＳＷａがＯ
ＦＦの時、入力Ｖｌ（ＯＦＦ）＝Ｖｉ・Ｒｃ／（ｒ11＋
Ｒｃ）となり、スイッチＳＷａがＯＮの時、入力Ｖｌ
（ＯＮ）＝Ｖｉ・Ｒｃ／（ｒ10‖ｒ11十Ｒｃ）（ここ
で、ｒ10‖ｒ11＝ｒ10・ｒ11／（ｒ10＋ｒ11）である）
となる。Ｖｌ（ＯＦＦ）＜Ｖｌ（ＯＮ）であるので、Ｖ
ｌ（ＯＦＦ）＞Ｖｔ又はＶｌ（ＯＮ）＜Ｖｔでは、レベ
ル検定回路１０の出力Ｖｏは定電圧に固定される。従っ
て、図４の回路では、Ｖｌ（ＯＦＦ）＜Ｖｔ＜Ｖｌ（Ｏ
Ｎ）の時、即ち、（ｒ10‖ｒ11＋Ｒｃ）Ｖｔ／Ｒｃ＜Ｖ
ｉ＜（ｒ10＋ｒ11）Ｖｔ／Ｒｃの範囲でのみ、スイッチ
ＳＷａのスイッチング動作に同期してレベル検定回路１
０の出力Ｖｏに交流信号が現れる。尚、図４の回路の下
限閾値はＶtiL ＝（ｒ10‖ｒ11＋Ｒｃ）Ｖｔ／Ｒｃであ
り、上限閾値はＶtiH ＝（ｒ10＋ｒ11）Ｖｔ／Ｒｃであ
る。

【００５１】このように、入力信号Ｖｉを外部の交流源
からのスイッチング信号Ｓｇにより変調し、この変調信
号をレベル検定する構成とすれば、外部の交流源のスイ
ッチング信号に同期した交流出力となり、周波数及びデ
ューティ比の安定した交流出力信号を得ることができ
る。そして、入力信号の閾値演算をアナログ的に行うこ
とができる。また、入力信号発生源とレベル検定手段が
別電源にできるので、閾値演算回路や入力信号発生源の
レイアウトの自由度が増大するという効果を有する。

【００５２】図５は、上述した図１〜図４の回路に適用
するスイッチＳＷａの具体例であり、（Ａ）はフォトカ
プラを用いる例、（Ｂ）はトランジスタを用いる例であ
る。図（Ａ）のスイッチ回路では、フォトカプラＰＣ10
は、発光ダイオードＰＤａとフォトトランジスＰＴａを
備え、前記発光ダイオードＰＤａには、外部の交流源１
３よりスイッチング信号Ｓｇが抵抗Ｒａを介して供給す
る。

【００５３】例えば、スイッチング信号ＳｇがＨレべル
の時は発光ダイオードＰＤａに電流が流れて発光しフォ
トトランジスＰＴａはＯＮする。スイッチング信号Ｓｇ
がＬレべルの時は発光ダイオードＰＤａに電流が流れず
フォトトランジスＰＴａはＯＦＦする。従って、フォト
トランジスタＰＴａがスイッチング信号Ｓｇに同期して
ＯＮ／ＯＦＦすることで、入力信号Ｖｉを変調して変調
信号Ｖ１が生成される。

【００５４】図（Ｂ）のスイッチ回路では、交流源１３
からのスイッチング信号ＳｇはコンデンサＣａでレべル
変換されて抵抗Ｒa1に伝達される。スイッチング信号Ｓ
ｇがＨレベルの時は、図中のＡ点より高いレべルがＢ点
に生じ、トランジスタＴｒに抵抗Ｒa1を介してべース電
流が供給されてトランジスタＴｒはＯＮする。スイッチ
ング信号ＳｇがＬレベルになると、Ｂ点はＡ点と略同レ
べルとなりべース電流が供給されずトランジスタＴｒは
ＯＦＦする。この回路の場合も、スイッチング信号Ｓｇ
に同期してトランジスタＴｒがＯＮ／ＯＦＦすること
で、入力信号Ｖｉを変調して変調信号Ｖ１が生成され
る。尚、抵抗Ｒa2はトランジスタＴｒのＯＦＦ状態を安
定させるために設けたものであり、ダイオードＤａはス
イッチング信号ＳｇがＬレべルの時にコンデンサＣａを
速やかに充電できるように設けてある。

【００５５】図５の（Ａ）、（Ｂ）いずれのスイッチ回
路の場合も、各素子に故障が生じた場合には、フォトト
ランジスＰＴａ及びトランジスタＴｒのスイッチング動
作が停止し、ＯＮ状態或いはＯＦＦ状態に固定される。

【００５６】図６は、図１〜図４のレベル検定回路に適
用可能なコンパレータの具体的回路例である。同図
（Ａ）の回路構成において、ツェナーダイオードＺＤの
ツェナー電圧をＶzd、トランジスタＴrc1 （ここではＮ
ＰＮトランジスタ）のエミッタ−べース間のＯＮ電圧を
Ｖbeとして、入力閾値電圧Ｖｔを求めてみる。コンパレ
ータ（レベル検定回路）１０の出力ＶｏレベルがＶ_CC→
ＧＮＤへ（或いは、ＧＮＤ→Ｖ_CCへ）変化する入力レべ
ルの境界が閾値電圧Ｖｔであり、この回路ではトランジ
スタＴrc1 のＯＦＦ→ＯＮ（或いは、ＯＮ→ＯＦＦ）へ
変化する境となる入力レべルがＶｔとなる（即ち、入力
Ｖ１レべルを増加させて行きトランジスタＴrc1 がＯＮ
するための最低電圧がＶｔである）。

【００５７】この回路では、Ｖｔ＝Ｖzd＋（１＋ｒc1／
ｒc2）Ｖbeである（ｒc1、ｒc2は抵抗Ｒc1、Ｒc2の抵抗
値）。入力Ｖ１（変調信号）のレベルがＶｔより高い時
には、トランジスタＴrc1 はＯＮして出力レべルはＧＮ
Ｄレべルになり、入力Ｖ１レべルがＶｔ以下の時には、
トランジスタＴrc1 はＯＦＦして出力レべルはＶ_CCレべ
ルになる。

【００５８】同図（Ｂ）の回路構成では、閾値電圧Ｖｔ
は入力Ｖ１レべルを増加させていった時にトランジスタ
Ｔrc1 （ここではＰＮＰトランジスタ）がＯＦＦするた
めの最低電圧であり、トランジスタＴrc1 のエミッタ−
ベース間のＯＮ電圧をＶbe（＞０）とすると、Ｖｔ＝
（１＋ｒc1／ｒc2）・（Ｖ_CC−Ｖbe）である。入力Ｖ１
レべルがＶｔより高い時にはトランジスタＴrc1 はＯＦ
Ｆして出力レべルはＧＮＤレべルになり、入力Ｖ１レべ
ルがＶｔ以下の時にはトランジスタＴrc1 はＯＮして出
力レべルはＶ_CCレべルになる。

【００５９】図７及び図８に、スイッチＳＷａに図５
（Ａ）の回路を用い、レベル検定回路１０に図６（Ｂ）
のコンパレータを用いた閾値演算回路の具体的回路構成
例をそれぞれ示す。

【００６０】図７は、図１の構成の閾値演算回路に適用
した例であり、図８は、図３の構成の閾値演算回路に適
用した例である。尚、図７及び図８の回路では、スイッ
チＳＷａの他端に供給する電圧Ｖａを電源電圧Ｖ_CCとし
てある。

【００６１】図７及び図８の回路の動作は、上述の説明
における電圧Ｖａが電源電圧Ｖ_CCに代わるだけで同じで
あり、ここでは説明を省略する。上記各実施形態では、
レベル検定の対象となる入力信号Ｖｉが直流の場合につ
いて説明したが、レベル検定対象の入力信号が交流信号
であってもよい。

【００６２】交流信号Ｓｉを閾値演算するには、図９に
示すように、レベル検定の対象となる交流信号を、整流
回路として例えば倍電圧整流回路１４を用いて整流して
直流信号に変換して、図１〜図４の前述した各閾値演算
回路に入力すればよい。尚、図９は、図８の閾演算回路
を用いた場合を示している。

【００６３】図９において、２つのダイオードＤ11，Ｄ
12と２つのコンデンサＣ11，Ｃ12からなる倍電圧整流回
路１４の出力Ｖｉ′は、電源電圧Ｖ_CCに交流信号Ｓｉの
振幅Ｖsi（ピーク＝ピーク）を加算した直流レべルに略
等しくなる（即ち、Ｖｉ′≒Ｖsi＋Ｖ_CC）。その直流出
力Ｖｉ′が下限閾値から上限閾値の範囲内である時に、
外部の交流源からのスイッチング信号Ｓｇに同期して出
力Ｖｏに交流信号が生成される。

【００６４】ところで、倍電圧整流回路１４の平滑コン
デンサＣ12に、図に示すような４端子コンデンサではな
く、通常の２端子コンデンサを用いた場合、２端子コン
デンサに断線故障が生じると、交流信号Ｓｉが電源レべ
ルＶ_CCへレべル変換されて出力Ｖｉ′として現れる。こ
の場合、スイッチＳＷａがスイッチングしなくても、こ
の出力Ｖｉ′として現れた交流信号がレベル検定回路１
０の閾値を挟んでいる場合には、レベル検定回路１０の
出力Ｖｏに交流信号が生じてしまう。このような事態を
避けるためには、図示のように平滑コンデンサＣ12に４
端子コンデンサを用いればよい。４端子コンデンサＣ12
に断線故障が生じた場合、出力Ｖｉ′は略Ｖ_CCレべルと
なり、レベル検定回路１０の下限閾値はこのレべルより
大なので、レベル検定回路１０の出力Ｖｏは、スイッチ
ＳＷａのスイッチング動作に拘わらず直流信号（論理値
０）となる。

【００６５】閾値演算回路の出力Ｖｏを、図１０に示す
ように、フォトカプラＰＣ11に供給し、フォトカプラＰ
Ｃ11を介して出力回路側に伝達するようにするとよい。
かかる構成によれば、出力回路側の電源と閾値演算回路
側の電源にそれぞれ独立した電源を使用することが可能
となり、出力回路から離れた位置に閾値演算回路を配置
することができ、入力信号発生源と閾値演算回路のレイ
アウトの自由度が増大するだけでなく、出力回路のレイ
アウト自由度も増大する。

【００６６】次に、入力信号から供給される電流だけを
用いてレベル検定を行う回路例について説明する。図１
１において、この回路は、入力信号Ｖｉをレベル検定回
路１０の電源として入力信号をレベル検定するものであ
る。入力信号Ｖｉは、レベル検定回路１０の電源として
供給される一方、フォトカプラによるスイッチＳＷａで
外部の交流源からのスイッチング信号Ｓｇによって変調
されてレベル検定回路１０でレベル検定される。入力信
号Ｖｉが設定レベルを満足する時は、フォトカプラＰＣ
11の発光ダイオードがスイッチング信号Ｓｇに同期して
通電されてフォトカプラＰＣ11を介して交流信号が生成
される。入力信号Ｖｉが設定レベルを満足しない時は、
フォトカプラＰＣ11から交流信号が生成されない。ここ
で、レベル検定回路１０は交流−交流変換の機能を担
い、レベル検定回路１０の交流入力レベルが設定条件を
満足する時、交流信号を伝達する。

【００６７】次に、レベル検定にツェナーダイオードを
用いる回路例について説明する。図１２は、ツェナーダ
イオードを用いた上限／下限の閾値演算を行う閾値演算
回路の構成例を示す。尚、上述の各実施形態と同一要素
には同一符号を付してある。

【００６８】図１２において、本実施形態では、スイッ
チＳＷａには、図５（Ａ）のフォトカプラＰＣ10を用い
ている。本実施形態のレベル検定手段としてのレベル検
定回路２０は、ツェナーダイオードＴｚとフォトカプラ
ＰＣ12とを備えて構成され、変調信号Ｖ１のレベルがそ
の閾値（この場合ツェナー電圧Ｖｚ）以上の時にフォト
カプラＰＣ12を介して交流の出力Ｖｏを発生する。抵抗
Ｒ12は、ツェナーダイオードＴｚへの入力電流を制限す
るための減流抵抗である。

【００６９】次に動作を説明する。この回路は、入力信
号Ｖｉが、Ｖｚ＜Ｖｉ＜Ｖｚ／αの時に出力Ｖｏが交流
信号（論理値１）となり、Ｖｉ≧Ｖｚ／α又はＶｉ≦Ｖ
ｚの時に出力Ｖｏは直流信号（論理値０）となる構成の
閾値演算回路である。ここで、Ｖｚはツェナーダイオー
ド電圧、αは、α＝ｒ11／（ｒ10＋ｒ11）である。

【００７０】Ｖｚ＜Ｖｉ＜Ｖｚ／αの場合、スイッチＳ
ＷａがＯＮした時、レベル検定回路２０の入力である変
調信号Ｖ１は、Ｖ１＝αＶｉとなり、αＶｉ＜Ｖｚであ
るからツェナーダイオードＴｚはＯＦＦであり、フォト
カプラＰＣ12には電流が流れずＯＦＦする。スイッチＳ
ＷａがＯＦＦすると、Ｖ１＝Ｖｉとなり、Ｖｉ＞Ｖｚで
あるからツェナーダイオードＴｚは導通し、フォトカプ
ラＰＣ12に電流が流れてＯＮする。従って、外部の交流
源からのスイッチング信号ＳｇによるスイッチＳＷａの
スイッチング動作に同期してレベル検定回路２０からは
交流の出力Ｖｏが発生する。

【００７１】Ｖｉ≧Ｖｚ／αの場合、スイッチＳＷａが
ＯＮしてもαＶｉ≧ＶｚであるからフォトカプラＰＣ12
はＯＮしたままとなる。また、Ｖｉ≦Ｖｚの場合は、ス
イッチＳＷａがＯＦＦしてもＶｉ≦Ｖｚであるからフォ
トカプラＰＣ12はＯＦＦしたままとなる。従って、レベ
ル検定回路２０の出力Ｖｏは、Ｖｚ＜Ｖｉ＜Ｖｚ／αの
閾値範囲にある時のみ、スイッチＳＷａのスイッチング
動作に同期して交流信号（論理値１）を発生する。この
回路は、ツェナーダイオードＴｚがショートすると、ス
イッチＳＷａのＯＮ／ＯＦＦに拘わらずフォトカプラＰ
Ｃ12はＯＮ状態のままとなる。

【００７２】ところで、上述の各閾値演算回路のスイッ
チＳＷａの具体例として、図５（Ａ）、（Ｂ）のフォト
カプラとトランジスタを示した。しかし、フォトカプラ
はＯＮ／ＯＦＦの遅れ時間が一般に大きく高速スイッチ
ングに適さない。一方、トランジスタは高速スイッチン
グに適しているが、フェールセーフ性を考慮すると次の
ような問題点がある。

【００７３】図１の閾値演算回路に図５（Ｂ）の構成を
適用した回路を図１３に示してその問題点を説明する。
尚、Ｖａ＝Ｖ_CCとしている。図１３のトランジスタＴｒ
はエンハンスメント型であるので、このトランジスタＴ
ｒのＯＮ／ＯＦＦ閾値電圧（ベース−エミッタ間電圧）
は正である。尚、ＭＯＳＦＥＴでも同様である。従っ
て、交流源１３から出力される振幅０−Ｖ_CCの電源枠内
レベルのスイッチング信号Ｓｇを、コンデンサＣａで振
幅Ｖ_CC−２Ｖ_CCの電源枠外レベルのスイッチング信号Ｓ
ｇ′にレベル変換してトランジスタＴｒのベースに供給
する。トランジスタＴｒは、Ｓｇ′＝Ｖ_CCの時ＯＦＦ
し、Ｓｇ′＝２Ｖ_CCの時ＯＮする。ここで、レベル検定
回路１０の閾値ＶｔがＶ_CC＜Ｖｔ＜２Ｖ_CCの範囲に設定
されている。トランジスタＴｒの故障でスイッチング信
号Ｓｇ′が図中の点線で示すようにレベル検定回路１０
に直接伝達されると、入力信号Ｖｉのレベルに関係な
く、スイッチング信号Ｓｇ′に同期してレベル検定回路
１０から交流の出力Ｖｏが発生する虞れがある。定電圧
Ｖａがレベル検定回路１０の閾値電圧Ｖｔより低い設定
でエンハンスメント型のトランジスタをスイッチＳＷａ
に用いるとこのような問題が発生する虞れがある。

【００７４】この問題を解消する高速スイッチング手段
の構成例を以下に示す。図１４（Ａ）、（Ｂ）は、交流
源から発生するスイッチング信号Ｓｇの振幅を、入力信
号Ｖｉと定電圧供給ラインの電圧Ｖａとの間の範囲に設
定する構成とした例であり、（Ａ）は図１の回路に適用
した例であり、（Ｂ）は図３の回路に適用した例であ
る。尚、（Ｂ）図では定電圧Ｖａ＝Ｖ_CCとしてある。

【００７５】図１４（Ａ）、（Ｂ）において、スイッチ
ング信号Ｓｇを発生する交流源としてのスイッチング信
号発生回路１３′を、電源として入力信号ＶｉとＶａ
（図（Ｂ）ではＶ_CC）を供給する構成とし、スイッチン
グ信号ＳｇとしてＶａ（図（Ｂ）ではＶ_CC）−Ｖｉの範
囲の振幅の信号を出力する。

【００７６】かかる構成では、トランジスタＴｒは、ス
イッチング信号ＳｇがＶｉの時ＯＮし、Ｖａ又はＶ_CCの
時ＯＦＦし、変調信号Ｖ１がレベル検定回路１０に入力
する。トランジスタＴｒの故障でスイッチング信号Ｓｇ
が直接レベル検定回路１０に入力しても、どちらも入力
信号Ｖｉが伝達されるだけであり、入力信号Ｖｉが閾値
電圧Ｖｔより低ければレベル検定回路１０から交流の出
力は発生せず問題はない。

【００７７】上述の問題を解決する高速スイッチング手
段の別の構成例としては、スイッチング信号Ｓｇに、レ
ベル検定回路１０の閾値Ｖｔと交差しない信号を用いる
構成がある。

【００７８】図１５に、この構成を図３の回路に適用し
た例を示す。尚、Ｖａ＝Ｖ_CCとしてある。図１５におい
て、スイッチＳＷａに、ｎタイプのディプレッション型
ＪＦＥＴ（ＪｕｎｃｔｉｏｎＦＥＴ）Ｔｒを用い、ソー
スを定電圧ラインに接続しドレインを入力信号ラインに
接続している。ｎタイプのディプレッション型トランジ
スタは、トランジスタのＯＮ／ＯＦＦ閾値電圧（ＦＥＴ
ではゲート−ソース間電圧Ｖｔｇｓ）は負である。従っ
て、この回路では、スイッチング信号ＳｇがＶｔｇｓ
（＜Ｖ_CC）より大きい時にトランジスタＴｒはＯＮし、
スイッチング信号ＳｇがＶｔｇｓ（＜Ｖ_CC）より小さい
時にトランジスタＴｒはＯＦＦするので、スイッチング
信号Ｓｇとして、例えばＧＮＤ−Ｖ_CCの振幅を有する信
号を利用できる。

【００７９】即ち、Ｓｇ≦Ｖａとすることができ、レベ
ル検定回路１０の閾値電圧ＶｔがＶｔ＞Ｖａの関係にあ
れば、スイッチング信号Ｓｇが閾値Ｖｔと交差すること
はなく、スイッチング信号Ｓｇが直接レベル検定回路１
０に入力する故障が発生したとしても、レベル検定回路
１０から交流の出力Ｖｏが発生することはない。また、
図１５の構成では、図５（Ｂ）のようにスイッチング信
号Ｓｇを信号Ｓｇ′にレベル変換するための回路を省く
ことができる利点がある。

【００８０】尚、Ｖｔ＜Ｖａの設定関係にある場合に
は、ｐタイプのディプレッション型トランジスタを用い
れば、トランジスタのＯＮ／ＯＦＦ閾値電圧は正である
のでＶａ≦Ｓｇとすることができ、同様にスイッチング
信号Ｓｇと閾値Ｖｔが交差しないようにできる。ディプ
レッション型のＭＯＳＦＥＴを用いても同様に構成でき
る。

【００８１】スイッチング信号Ｓｇによって入力信号を
変調する手段として、フォトカプラやトランジスタのス
イッチ手段を示したが、バッファ回路を用いても良い。
バッファ回路を用いた構成例を図１６に示す。

【００８２】図１６は、図３の回路に適用した例であ
る。図１６において、本実施形態の変調回路１２′は、
図３の変調回路１２のスイッチＳＷａに代えてバッファ
回路Ｂを設けた。バッファ回路Ｂは、スイッチング信号
Ｓｇを入力しＶａ１−Ｖａ２の振幅（Ｖａ１＞Ｖａ２）
のスイッチング信号Ｓｇ′を出力し、抵抗Ｒ11に供給す
る。

【００８３】次に動作を説明する。レベル検定回路１０
の入力Ｖ１は、Ｓｇ′＝Ｖａ１の時、Ｖｌ（Ｖａ１）＝
（Ｖｉ／ｒ10＋Ｖａ１／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）
であり、Ｓｇ′＝Ｖａ２の時、Ｖｌ（Ｖａ２）＝（Ｖｉ
／ｒ10＋Ｖａ２／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ）であ
る。ここで、ｒ10‖ｒ11‖Ｒｃ＝１／（１／ｒ10＋１／
ｒ11＋１／Ｒｃ）である。Ｖａ１＞Ｖａ２であるから、
Ｖ１（Ｖａ１）＞Ｖｌ（Ｖａ２）であり、レベル検定回
路１０の閾値電圧Ｖｔに対して、Ｖｔ＞Ｖ１（Ｖａ１）
或いはＶｌ（Ｖａ２）＞Ｖｔの関係にある時はレベル検
定回路１０の出力Ｖｏは定電圧に固定される。従って、
この回路はＶ１（Ｖａ１）＞Ｖｔ＞Ｖｌ（Ｖａ２）の
時、即ち、ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ
１／ｒ11）＜Ｖｉ＜ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒ
ｃ）−Ｖａ２／ｒ11）の範囲でのみ、スイッチング信号
Ｓｇ′に同期してレベル検定回路１０の出力Ｖｏに交流
信号が発生する。即ち、図１６の回路は、下限閾値Ｖti
L＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ１／ｒ1
1）、上限閾値ＶtiH＝ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒ
ｃ）−Ｖａ２／ｒ11）を有する。

【００８４】ここで、Ｒｃ≫ｒ10、ｒ11とおき、更に、
Ｖｉ＞Ｖ_CC，Ｖａ１＝Ｖ_CC，Ｖａ２＝０Ｖ（ＧＮＤ）と
おくと、下限閾値ＶtiL＝（１＋ｒ10／ｒ11）×Ｖｔ−
Ｖ_CC×ｒ10／ｒ11、上限閾値ＶtiH＝（１＋ｒ10／ｒ1
1）×Ｖｔとなる。尚、バッファ回路Ｂの出力インピー
ダンスは零とする。

【００８５】尚、スイッチング信号Ｓｇ′に変換せずに
スイッチング信号Ｓｇをそのまま抵抗Ｒ11に供給する構
成としても構わないことは言うまでもない。スイッチン
グ信号Ｓｇをそのまま抵抗Ｒ11に供給する構成におい
て、スイッチング信号が入力Ｖｉに比例する構成も考え
られる。図１７は、バッファ回路Ｂの出力であるスイッ
チング信号Ｓｇ′として、ｋＶｉ−Ｖａ２の振幅の信号
としている。ここで、ｋＶｉ（ｋは比例定数）は入力Ｖ
ｉに比例し、ｋＶｉ＞Ｖａ２とする。

【００８６】動作は図１６と同様で、図１６の回路にお
けるＶａ１をｋＶｉに置き換えれば良い。即ち、レベル
検定回路１０の入力Ｖ１は、Ｓｇ′＝ｋＶｉの時、Ｖｌ
（ｋＶｉ）＝（Ｖｉ／ｒ10＋ｋＶｉ／ｒ11）×（ｒ10‖
ｒ11‖Ｒｃ）であり、Ｓｇ′＝Ｖａ２の時、Ｖｌ（Ｖａ
２）＝（Ｖｉ／ｒ10＋Ｖａ２／ｒ11）×（ｒ10‖ｒ11‖
Ｒｃ）である。ｋＶｉ＞Ｖａ２であるから、Ｖ１（ｋＶ
ｉ）＞Ｖｌ（Ｖａ２）であり、レベル検定回路１０の閾
値電圧Ｖｔに対して、Ｖｔ＞Ｖ１（ｋＶｉ）或いはＶｌ
（Ｖａ２）＞Ｖｔの関係にある時はレベル検定回路１０
の出力Ｖｏは定電圧に固定される。この回路は、Ｖ１
（ｋＶｉ）＞Ｖｔ＞Ｖｌ（Ｖａ２）の時、即ち、Ｖｔ／
（（１／ｒ10＋ｋ／ｒ11）×（ｒ10‖ｒ11‖Ｒｃ））＜
Ｖｉ＜ｒ10×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／
ｒ11）の範囲でのみ、スイッチング信号Ｓｇ′に同期し
てレベル検定回路１０の出力Ｖｏに交流信号が発生す
る。即ち、下限閾値ＶtiL＝Ｖｔ／（（１／ｒ10＋ｋ／
ｒ11）×（ｒ10‖ｒ11‖Ｒｃ））、上限閾値ＶtiH＝ｒ1
0×（Ｖｔ／（ｒ10‖ｒ11‖Ｒｃ）−Ｖａ２／ｒ11）を
有する。

【００８７】Ｒｃ≫ｒ10、ｒ11とおき、Ｖｉ，Ｖｔ＞Ｖ
_CC，ｋ＝１，Ｖａ２＝Ｖ_CCとおくと、下限閾値ＶtiL＝
Ｖｔ、上限閾値ＶtiH＝（１＋ｒ10／ｒ11）×Ｖｔ−Ｖ
_CC×ｒ10／ｒ11となる。尚、バッファ回路Ｂの出力イン
ピーダンスは零とする。

【００８８】図１７の回路でｒ11＝０の場合、即ち、抵
抗Ｒ11がない図１の回路に適用した場合について説明す
る。レベル検定回路１０の入力Ｖ１は、Ｓｇ′＝ｋＶｉ
の時にｋＶｉ、Ｓｇ′＝Ｖａ２の時にＶａ２である。Ｖ
ｔ＞Ｖａ２とすると、Ｖｔ＞ｋＶｉの時はレベル検定回
路１０の出力Ｖｏは定電圧に固定される。従って、ｋＶ
ｉ＞Ｖｔの時、即ち、Ｖｉ＞Ｖｔ／ｋの範囲でのみ、ス
イッチング信号Ｓｇ′に同期してレベル検定回路１０の
出力Ｖｏに交流信号が発生する。つまり、下限閾値Ｖti
L＝Ｖｔ／ｋを持つ。一方、Ｖａ２＞Ｖｔとすると、ｋ
Ｖｉ＞Ｖｔの時はレベル検定回路１０の出力Ｖｏは定電
圧に固定される。従って、Ｖｔ＞ｋＶｉの時、即ち、Ｖ
ｔ／ｋ＞Ｖｉの範囲でのみ、スイッチング信号Ｓｇ′に
同期してレベル検定回路１０の出力Ｖｏに交流信号が発
生する。つまり、上限閾値ＶtiH＝Ｖｔ／ｋを持つ。

【００８９】尚、この場合には、上式から判るように、
抵抗Ｒ10のとは無関係であるので抵抗Ｒ10を取り除いて
も構わない。図１８（Ａ），（Ｂ）は、本発明の請求項
２に対応する閾値演算回路の一実施形態を示すもので、
入力信号ＶｉをツェナーダイオードＴｚでレベル検定し
た後に、変調手段で変調する構成である。

【００９０】図１８（Ａ）では、レベル検定手段として
のツェナーダイオードＴｚを、入力信号Ｖｉの入力端と
第１抵抗Ｒ10との間の入力ライン１１に挿入する構成で
ある。その他は、図１２と同様の構成である。

【００９１】本実施形態の回路は、入力信号Ｖｉが、Ｖ
_LED ＋Ｖｚ＜Ｖｉ＜Ｖ_LED ／α＋Ｖｚの時に出力Ｖｏが
交流信号（論理値１）となり、Ｖｉ≧Ｖ_LED ／α＋Ｖｚ
又はＶｉ≦Ｖ_LED ＋Ｖｚの時に出力Ｖｏは直流信号（論
理値０）となる。ここで、Ｖ _LED は交流信号発生手段と
してのフォトカプラＰＣ12の発光ダイオードの降下電圧
である。

【００９２】Ｖ_LED ＋Ｖｚ＜Ｖｉ＜Ｖ_LED ／α＋Ｖｚの
場合、スイッチＳＷａがＯＮした時、フォトカプラＰＣ
12の発光ダイオードに入力する変調信号Ｖ１は、Ｖ１＝
α（Ｖｉ−Ｖｚ）となり、α（Ｖｉ−Ｖｚ）＜Ｖ_LED で
あるからフォトカプラＰＣ12には電流が流れずＯＦＦす
る。スイッチＳＷａがＯＦＦすると、Ｖ１＝Ｖｉ−Ｖｚ
となり、Ｖｉ−Ｖｚ＞Ｖ_LED であるからフォトカプラＰ
Ｃ12に電流が流れてＯＮする。

【００９３】一方、Ｖｉ≧Ｖ_LED ／α＋Ｖｚの場合、ス
イッチＳＷａがＯＮしてもα（Ｖｉ−Ｖｚ）≧Ｖ_LED で
あるからフォトカプラＰＣ12はＯＮしたままとなる。ま
た、Ｖｉ≦Ｖ_LED ＋Ｖｚの場合は、スイッチＳＷａがＯ
ＦＦしてもＶｉ−Ｖｚ≦Ｖ_{LE D} であるからフォトカプラ
ＰＣ12はＯＦＦしたままとなる。

【００９４】従って、フォトカプラＰＣ12の出力Ｖｏ
は、Ｖ_LED ＋Ｖｚ＜Ｖｉ＜Ｖ_LED ／α＋Ｖｚの閾値範囲
にある時のみ、スイッチＳＷａのスイッチング動作に同
期して交流信号（論理値１）を発生する。この回路も、
ツェナーダイオードＴｚがショートすると、スイッチＳ
ＷａのＯＮ／ＯＦＦに拘わらずフォトカプラＰＣ12はＯ
Ｎ状態のままとなる。

【００９５】図１８（Ｂ）は、交流信号発生手段として
のフォトカプラＰＣ12の代わりに図中点線で囲んだよう
にトランジスタＴｒ12を用いた例である。この場合、ト
ランジスタＴｒ12のＯＮ時のベース−エミッタ間電圧を
Ｖbeとおくと、フォトカプラＰＣ12の発光ダイオードの
降下電圧Ｖ_LEDをＶbeに置き換えれば図１８（Ａ）の回
路と同じことが成り立つ（ただし、抵抗Ｒ13を流れる電
流は無視できるものとする）。

【００９６】尚、以下の説明ではフォトカプラＰＣ12を
用いた回路構成の場合について述べるが、トランジスタ
Ｔｒ12を用いた場合も、図１９〜図２１の回路について
Ｖ_{LE D}をＶbeに置き換えればそのまま成り立つ。

【００９７】図１２及び図１８の回路の場合、ツェナー
ダイオードＴｚがショートした時も、入力信号Ｖｉが、
αＶｉ＜Ｖ_LED 且つ、Ｖｉ＞Ｖ_LED の範囲にあると、ス
イッチＳＷａのスイッチング動作に伴ってフォトカプラ
ＰＣ12がＯＮ／ＯＦＦしてしまうという問題がある。

【００９８】図１９に、上記の問題を解消するようにし
た請求項１９に対応する閾値演算回路の構成例を示す。
図１９において、この閾値演算回路は、図１２の回路と
図１８の回路とを組み合わせたものである。即ち、図１
８の閾値演算回路のフォトカプラＰＣ12を、図１２のス
イッチＳＷａとして使用する構成である。ここで、図
中、Ｒ11′、Ｒ11′、Ｒ12′は、図１２の各抵抗Ｒ10、
Ｒ11、Ｒ12に対応し、Ｔｚ′、ＰＣ12′は、図１２のレ
ベル検定回路２０内のツェナーダイオードＴｚとフォト
カプラＰＣ12にそれぞれ対応する。従って、ツェナーダ
イオードＴｚ，Ｔｚ′が第１及び第２ツェナーダイオー
ド、スイッチＳＷａがスイッチング手段、フォトカプラ
ＰＣ12が第１フォトカプラ、フォトカプラＰＣ12′が第
２フォトカプラに、それぞれ相当する。

【００９９】かかる構成では、入力信号Ｖｉを第１ツェ
ナーダイオードＴｚで閾値演算し、設定レベルにあれば
第１フォトカプラＰＣ12から交流信号が発生する。そし
て、この第１フォトカプラＰＣ12の交流信号をスイッチ
ング信号として、入力信号Ｖｉを変調し、第２ツェナー
ダイオードＴｚ′に入力し、レベル検定する。レベル検
定の結果、入力する変調信号が設定レベルにあれば、第
２フォトカプラＰＣ12′から交流信号（論理値１）を発
生する。即ち、第１ツェナーダイオードＴｚで下限の閾
値を設定し、第２ツェナーダイオードＴｚ′で上限閾値
を設定し、下限の閾値演算の出力結果を変調信号とし
て、上限の閾値演算を実行する。

【０１００】かかる構成によれば、下限と上限の各閾値
を独立に設定できるので、ツェナーダイオードＴｚ又は
Ｔｚ′がショートした場合に第２フォトカプラＰＣ12′
からの交流信号（論理値１）の発生を防止できる。

【０１０１】図１９において、下限閾値Ｖｚと上限閾値
Ｖｚ′／α′（ここで、α′＝ｒ11′／（ｒ10′＋ｒ1
1′））の間に、入力信号レベルが存在する場合、フォ
トカプラＰＣ12′の発光ダイオードの通過電流は、最小
で約（Ｖｚ′−Ｖｚ）／ｒ12′である。ツェナーダイオ
ードＴｚとＴｚ′が共にショートした場合、フォトカプ
ラＰＣ12′の出力に交流信号が生成される可能性の存在
する入力レベルの範囲は、 Ｖ_LED ＜Ｖｉ＜ｍｉｎ（Ｖ_LED ／α，Ｖ_LED ／α′）・・・（１） ここに、α＝ｒ11／（ｒ10＋ｒ11）である。

【０１０２】このとき、フォトカプラＰＣ12′の発光ダ
イオード通過電流は、（Ｖ_LED ／ｒ12′）・（１−α）
／α又は、（Ｖ_LED ／ｒ12′）・（１−α′）／α′で
ある。

【０１０３】Ｖｚ′−ＶｚをＶ_LED ×ｍｉｎ（（１−
α′）／α′，（１−α）／α）に比較して十分に大き
く設定すれば、ツェナーダイオードＴｚとＴｚ′が共に
ショートし、且つ、入力電圧が上記（１）式で定まる狭
い範囲に収まる場合であっても、フォトカプラＰＣ12′
の出力電流の発生を抑制することが可能である。

【０１０４】次に、本発明の閾値演算回路の応用例を示
す。図２０に、前述の閾値演算回路を用いたレベル検定
機能付きの機械の起動信号発生回路の例を示す。

【０１０５】図２０において、この回路は、互いに相補
の関係の第１接点３１ａと第２接点３１ｂを有する起動
スイッチ３１が正常であることを確認しつつ起動信号を
発生する構成である。即ち、前記第１接点３１ａがＯＮ
した後、第２接点３１ｂがＯＮしたか否かのバックチェ
ックを行い、第２接点３１ｂがＯＮした時に起動信号を
発生する。

【０１０６】起動スイッチ３１が押されて第１接点３１
ａがＯＮすると、ダイオードＤ31を介してコンデンサＣ
31が充電される。その後、起動スイッチ３１が戻って第
２接点３１ｂがＯＮするとコンデンサＣ31が放電され
る。この放電信号を入力信号Ｖｉとして本発明の閾値演
算回路に入力して閾値演算し、設定レベルの時のみ閾値
演算回路のフォトカプラＰＣ12から交流（論理値１）の
起動信号Ｖｏが発生する構成である。尚、本実施形態で
は、図１２に示すツェナーダイオードＴｚを使用した閾
値演算回路を適用しているが、他の閾値演算回路でもよ
いことは言うまでもない。

【０１０７】本実施形態では、放電時の入力信号Ｖｉは
２Ｖ_CCのレベルであり、充電時ではＶ_CCである。従っ
て、Ｖｉ＝２Ｖ_CCの時に交流信号が発生し、Ｖｉ＝Ｖ_CC
では交流信号が発生しないように、α（＝ｒ11／（ｒ10
＋ｒ11））とツェナー電圧Ｖｚを、Ｖ_CC＜Ｖｚ＜２
Ｖ_CC、且つ、２Ｖ_CC／α＜Ｖｚを満足するように設定す
る。

【０１０８】コンデンサＣ31に蓄積された電荷は、第１
接点３１ａのＯＦＦ後はダイオードＤ32によって放電さ
れる。図２０で、ツェナーダイオードＴｚがショートし
た場合、コンデンサＣ31に充電された電荷が放電される
過程で、抵抗Ｒ10とＲ11で分圧された信号レベルが、Ｖ
_LED とＶ_LED ／α（α＝ｒ11／（ｒ10＋ｒ11））の範囲
となる期間が存在するが、その発生時間は、ツェナーダ
イオードＴｚが正常な場合に比較して極端に短い。

【０１０９】図２１に、この種の機械の起動信号発生回
路の別の例を示す。図２１の回路は、図１９の閾値演算
回路を適用したものである。図１６おいて、閾値演算回
路１０１、１０２は、図１９に示すもので、閾値演算回
路１０１は、電源電圧Ｖ_CCを入力信号としてこの電源電
圧Ｖ_CCに対して閾値演算を行い、その出力を閾値演算回
路１０２に対する交流のスイッチング信号Ｓｇ′として
発生する。閾値演算回路１０２は、運転ボタン１０３が
ＯＮした時に発生する信号Ｖｉを入力信号としてこの信
号Ｖｉに対して閾値演算を行い、最終的な起動信号とし
て出力信号Ｖｏを発生する。尚、コンデンサＣ101 、ダ
イオードＤ101 ，Ｄ102 は、図２０のコンデンサＣ31、
ダイオードＤ31，Ｄ32に対応するものである。

【０１１０】かかる構成では、電源電圧Ｖ_CCが設定レベ
ルを満足すれば、閾値演算回路１０１は、外部の交流の
スイッチング信号Ｓｇに同期した交流出力を発生し、閾
値演算回路１０２に交流のスイッチング信号Ｓｇ′が入
力する。そして、運転ボタン１０３がＯＮした時の信号
Ｖｉが設定レベルを満足すれば、閾値演算回路１０２か
らスイッチング信号Ｓｇ′に同期した交流の出力信号Ｖ
ｏが発生する。信号Ｖｉのレベルは、運転ボタン１０３
が押されてＯＮした時、Ｖ_CCから２Ｖ_CCに増加する。閾
値演算回路１０２の下限閾値はＶ_CCと２Ｖ_CCの間に設定
される。

【０１１１】ここで、電源電圧Ｖ_CC自体が昇圧すると、
信号Ｖｉのレベルが閾値演算回路１０２の閾値を越えて
しまうが、昇圧した電源電圧Ｖ_CCレベルが閾値演算回路
１０１の設定レベルを満足しない場合には、閾値演算回
路１０１からスイッチング信号Ｓｇ′が発生しないの
で、閾値演算回路１０２から交流の出力信号Ｖｏは発生
しない。従って、電源電圧Ｖ_CCが正常なレベルにある時
のみ、出力信号Ｖｏが発生する。

【０１１２】次に、本発明の閾値演算回路を用いたＡＮ
Ｄゲート回路について説明する。図２２は、図３の閾値
演算回路を用いたＡＮＤゲート回路の構成例を示す。
尚、その他の閾値演算回路でも同様にＡＮＤゲート回路
を構成できることは言うまでもない。

【０１１３】図２２において、本実施形態のＡＮＤゲー
ト回路は、抵抗Ｒ10，Ｒ11、スイッチＳＷａ1 、レベル
検定回路１０からなる第１の閾値演算回路と、抵抗Ｒ2
0，Ｒ21、スイッチＳＷａ2 、レベル検定回路１０′か
らなる第２の閾値演算回路とからなり、第１の閾値演算
回路１０の出力Ｖｏ1 を、第２の閾値演算回路のスイッ
チＳＷａ2 のスイッチング信号とする構成である。この
ＡＮＤゲート回路は、直流の入力信号Ｖi1とＶi2が共に
それぞれ定められた所定レべル範囲内にある時に、第２
の閾値演算回路の出力Ｖo2として交流信号（論理値１に
相当）を発生する。

【０１１４】以下で、動作を説明する。第１の閾値演算
回路のスイッチＳＷａ1 は、別途設けられた交流源から
のスイッチング信号Ｓｇに同期してスイッチングする。
入力Ｖｉ1 が、抵抗Ｒ10、Ｒ11、Ｖａ及びレベル検定回
路１０の閾値Ｖｔ1 等で定まる下限閾値Ｖt1L から上限
閾値Ｖt1H の範囲内である時に、第１の閾値演算回路の
出力Ｖｏ1 として交流信号（論理値１に相当する）が生
成される。この交流出力信号Ｖｏ1 は、次段の第２の閾
値演算回路のスイッチＳＷａ2 に供給され、スイッチＳ
Ｗａ2 は信号Ｖｏ1 に同期してスイッチングする。入力
信号Ｖｉ2 が、抵抗Ｒ20、Ｒ21、Ｖａ及びレベル検定回
路１０′の閾値Ｖｔ2 等で定まる下限閾値Ｖt2L から上
限閾値Ｖt2H の範囲内である時に、その出力Ｖｏ2 とし
て交流信号（論理値１に相当する）が生成される。

【０１１５】もし、例えば入力Ｖｉ1 が下限閾値Ｖt1L
以下もしくは上限閾値Ｖt1H 以上であると、第１の閾値
演算回路の出力Ｖｏ1 は直流信号（論理値０に相当）と
なり交流信号は生成されない。従って、第２の閾値演算
回路のスイッチＳＷａ2 はスイッチされず、ＯＮ状態も
しくはＯＦＦ状態に固定される。このため、入力信号Ｖ
ｉ2 がたとえ閾値範囲内にあっても、第２の閾値演算回
路の出力Ｖｏ2 は直流信号（即ち、論理値０）となり交
流信号は生じない。また、入力信号Ｖｉ1 が閾値範囲内
で入力信号Ｖｉ2 が閾値範囲外である時にも、第２の閾
値演算回路の出力Ｖｏ2 に交流信号は生成されない。

【０１１６】このように、図２２の回路は、入力信号Ｖ
ｉ1 とＶｉ2 が共にそれぞれ定められた閾値範囲内（即
ち、共に論理値１）である時のみ交流信号が出力される
（論理値１が生成される）ＡＮＤゲート回路である。

【０１１７】尚、閾値演算回路を更に従属接続し、前段
の閾値演算回路の出力Ｖｏで次段の閾値演算回路のスイ
ッチＳＷａを駆動するよう構成すれば、多入力のＡＮＤ
ゲート回路を構成でき、多入力のＡＮＤ演算（論理積演
算）を行うことができる。

【０１１８】図２３は、図２２のＡＮＤゲート回路にお
いて、第１及び第２の各スイッチＳＷａ1 、ＳＷａ2 と
して図５（Ａ）のフォトカプラを用い、レベル検定回路
１０、１０′として図６（Ｂ）のコンパレータを用いて
構成した具体的回路例である。尚、この場合、第１の閾
値演算回路の出力Ｖｏ1 に次段のスイッチＳＷａ2 の発
光ダイオードを抵抗Ｒa1を介して接続し、この発光ダイ
オードを出力Ｖｏ1 により駆動することで、スイッチＳ
Ｗａ2 のフォトトランジスをスイッチングする構成とす
る。

【０１１９】尚、各閾値演算回路の動作は前述と同様で
あるので説明は省略する。図２４は、入力信号が共に交
流信号である場合のＡＮＤゲート回路の構成例を示し、
図３の閾値演算回路を用いた構成例を示す。尚、その他
の閾値演算回路でも同様に構成できることは言うまでも
ない。

【０１２０】図２４において、本実施形態のＡＮＤゲー
ト回路は、それぞれ２個のコンデンサと２個のダイオー
ドからなりそれぞれの交流入力信号Ｓｉ1 ，Ｓｉ2 を倍
電圧整流する第１及び第２倍電圧整流回路４０Ａ，４０
Ｂからなる加算回路４０を設ける。加算回路４０は、交
流信号Ｓｉ1 を整流する第１倍電圧整流回路４０Ａの整
流出力Ｖｉ1 を、交流信号Ｓｉ2 を整流する第２倍電圧
整流回路４０Ｂの整流出力Ｖｉ2 に加算してＶｉ1 ＋Ｖ
ｉ2 の加算出力を発生する。この加算出力（Ｖｉ1 ＋Ｖ
ｉ2 ）を閾値演算回路に入力信号Ｖｉとして入力し、閾
値演算回路で閾値演算する構成である。

【０１２１】以下に動作を説明する。加算回路４０の加
算出力レべルＶｉは、交流入力信号Ｓｉ1 ，Ｓｉ2 の論
理値１の振幅（ピーク＝ピーク）をそれぞれＶｉ1 、Ｖ
ｉ2 とおくと、Ｖｉ≒Ｖｉ1＋Ｖｉ2 ＋Ｖ_CCとなる。下
限閾値ＶtLを、Ｖｉ1 ＋Ｖ_CC,Ｖｉ2 ＋Ｖ_CC＜ＶtL＜Ｖ
ｉ1 ＋Ｖｉ2 十Ｖ_CCの範囲に設定すると、交流入力信号
Ｓｉ1 、Ｓｉ2 が共に論理値１のレべルで入力されてい
る時にのみ交流信号（論理値１）が出力される。

【０１２２】図２５は、図２４のＡＮＤゲート回路にお
いて、閾値演算回路のスイッチＳＷａに図５（Ａ）のフ
ォトカプラを用い、レベル検定回路１０に図６（Ｂ）の
コンパレータを用いた具体的な回路構成例を示してい
る。尚、閾値演算回路の動作は前述と同様であるので説
明は省略する。

【０１２３】尚、図２５で例示した回路のように、上下
限閾値を有する閾値演算回路を使用した場合には、下限
閾値ＶtL及び上限閾値ＶtHを、例えば、Ｖ_CC＜ＶtL＜Ｖ
ｉ1＋Ｖ_CC,Ｖｉ2 ＋Ｖ_CC＜ＶtH＜Ｖｉ1 ＋Ｖｉ2 ＋Ｖ_CC
と設定すると、交流入力信号Ｓｉ1 又はＳｉ2 のいずれ
か一方が入力（論理値１）する時にのみ閾値演算回路か
ら交流出力が生じるようにすることも可能である。

【０１２４】図２４では、２入力の場合のＡＮＤゲート
回路構成を示した。ｎ入力のＡＮＤゲート回路とするに
は、ｎ個の倍電圧整流回路により加算回路を構成し、ｎ
個の交流入力信号が全て論理値１レベルである時の整流
加算レべルとｎ個の交流入力信号の内の１つが論理値０
のレベルである時の整流加算レべルとの間に、閾値演算
回路の下限閾値を設定すればよい。

【０１２５】図２６に、ｎ＝８の場合の加算回路５０の
構成例を示す。図２６において、この加算回路５０の加
算出力Ｖｉ（ΣＶｉn (n=1〜8)) を本発明の閾値演算回
路に入力信号として入力する。この場合、閾値演算回路
の下限閾値ＶiLは、１つの整流回路の整流出力Ｖijとす
れば、７Ｖij＋Ｖ_CC＜ＶiL＜８Ｖij＋Ｖ_CCの範囲に設定
すればよい。これにより、全ての入力交流信号Ｓｉ1 〜
Ｓｉ8 が論理値１のレベルにある時のみ、閾値演算回路
から交流信号が発生する。

【０１２６】尚、このような整流回路による加算回路の
構成は、例えば、国際公開ＷＯ９３／２３７７２や「フ
ェイルセーフ多値論理の光センサ走査回路への適用」
（平成５年、電気学会全国大会、６９９）等で公知であ
る。

【０１２７】次に、本発明の閾値演算回路を利用した自
己保持回路について説明する。図２７は、本発明の自己
保持回路の具体的回路構成例を示している。図２７にお
いて、本実施形態の自己保持回路は、図２５に示すＡＮ
Ｄゲート回路の出力Ｖｏを倍電圧整流回路６０で整流
し、その整流出力Ｖｆを加算回路４０の第１倍電圧整流
回路４０Ａの出力端に帰還する構成である。第２倍電圧
整流回路４０Ｂの入力端はリセット入力端（又はホール
ド入力端）となり、第１倍電圧整流回路４０Ａの入力端
はトリガ入力端となる。尚、図２５の実施形態と同一要
素には同一符号を付してある。倍電圧整流回路６０は、
第１及び第２倍電圧整流回路４０Ａ，４０Ｂと同じ構成
である。

【０１２８】次に、図２８に示すタイムチャートに基づ
いて動作を説明する。ここで、論理値１で入力信号Ｓｉ
は振幅（ピーク＝ピーク）Ｖsi、入力信号Ｔｉは振幅
（ピーク＝ピーク）Ｖtiの交流信号であり、論理値０で
は両者とも直流信号であるとする。

【０１２９】リセット入力端に交流入力信号Ｓｉが入力
しない時（論理値０の時）では、整流加算出力である入
力Ｖｉは略Ｖ_CCである。時刻ｔ1 で交流入力信号Ｓｉが
入力すると（論理値１）、閾値演算回路への入力Ｖｉは
略Ｖsi＋Ｖ_CCとなる。ここで、閾値演算回路の下限閾値
ＶtLを、Ｖsi＋Ｖ_CC,Ｖti＋Ｖ_CC＜ＶtL＜Ｖsi＋Ｖti＋
Ｖ_CC,Ｖsi＋Ｖoi＋Ｖ_CCと設定すれば、時刻ｔ1 〜ｔ2
では閾値演算回路の出力Ｖｏは直流信号（論理値０）で
ある。時刻ｔ2 でトリガ入力端に交流入力信号Ｔｉが入
力すると（論理値１）、入力ＶｉはＶsi＋Ｖti＋Ｖ_CCと
なり下限閾値ＶtLを越えるので、閾値演算回路の出力Ｖ
ｏが論理値１となり、交流信号（振幅Ｖoi（ピーク＝ピ
ーク）≒Ｖ_CC）が生成される。この交流信号は倍電圧整
流回路６０に入力されて整流され、整流出力Ｖｆ＝Ｖoi
＋Ｖ_CCが生じて加算回路４０の第１倍電圧整流回路４０
Ａの出力端にＯＲ接続で帰還される。時刻ｔ3 でトリガ
入力端の交流信号Ｔｉが消滅しても、出力Ｖｏの整流信
号Ｖｆが帰還されているので入力ＶｉはＶsi＋Ｖoi＋Ｖ
_CC＞ＶtLの状態に維持され、出力Ｖｏ＝１（交流信号)
が継続される。時刻ｔ4 で交流入力信号Ｓｉが消滅する
と、入力ＶｉはＶoi＋Ｖ_CC＜ＶtLとなり、出力Ｖｏは直
流信号（論理値０）になる。

【０１３０】尚、図２７の自己保持回路に適用する閾値
演算回路は、この構成に限定されず、本発明の他の構成
の閾値演算回路でも構わないことは言うまでもない。図
２９に、図１１の閾値演算回路を適用した自己保持回路
の別の構成例を示す。

【０１３１】図２９において、トリガ回路１１１及びホ
ールド回路１１２は、どちらも図１１の閾値演算回路と
同様の構成である。トリガ回路１１１は、外部からの交
流のスイッチング信号Ｓｇにより入力信号Ｖi1を変調し
て閾値演算を行う。ホールド回路１１２は、トリガ回路
１１１の閾値演算の結果発生した交流信号をスイッチン
グ信号Ｓｇ′として入力信号Ｖi2を変調して閾値演算を
行う。ホールド回路１１２の出力は、スイッチング信号
Ｓｇ′の生成のための電流を供給する。図中、１１３，
１１４は、前述した倍電圧整流回路を示し、ＰＣは、倍
電圧整流回路１１３の整流出力を、外部の交流スイッチ
ング信号Ｓｇに同期してスイッチングしてスイッチング
信号Ｓｇ′を生成するためのフォトカプラである。

【０１３２】本自己保持回路の動作は、入力信号Ｖi1が
設定レベルを満足する時、トリガ回路１１１は出力信号
Ｖo1を生成する。この出力信号Ｖo1は、倍電圧整流回路
１１３で整流され、スイッチング信号Ｓｇによりフォト
カプラＰＣを介してスイッチング信号Ｓｇ′が生成され
る。このスイッチング信号Ｓｇ′により、ホールド回路
１１２の入力信号Ｖi2を変調し、入力信号Ｖi2が設定レ
ベルを満足する時、ホールド回路１１２から出力信号Ｖ
o2が生成される。この出力信号Ｖo2は、倍電圧整流回路
１１４で整流されて出力信号Ｖo2′として外部に出力さ
れると共に、倍電圧整流回路１１３の出力側に供給さ
れ、スイッチング信号Ｓｇ′の生成のための電流を供給
する。従って、入力信号Ｖi1の発生によりスイッチング
信号Ｓｇ′が発生し、入力信号Ｖi2の入力により出力信
号Ｖo2が発生した後は、トリガ入力としての入力信号Ｖ
i1が消滅しても、ホールド入力としての入力信号Ｖi2が
消滅しない限りは、出力信号Ｖo2の発生が継続する。そ
の後、入力信号Ｖi2が消滅すると、出力信号Ｖo2は消滅
してスイッチング信号Ｓｇ′が停止し、トリガ入力であ
る入力信号Ｖi1が再度入力しない限り、スイッチング信
号Ｓｇ′は生成されず、出力信号Ｖo2は生成しない。

【０１３３】図３０に、図２９の自己保持回路を図２０
の起動信号発生回路に適用した場合の構成例を示す。図
３０において、この起動信号発生回路におけるトリガ回
路１１１′は、図２０における起動スイッチ３１を除い
た部分に相当する。

【０１３４】かかる構成では、起動スイッチ３１がＯＮ
（第１接点３１ａがＯＮ）された後にＯＦＦ（第１接点
３１ａがＯＦＦで第２接点３１ｂがＯＮ）された時に、
電源電圧Ｖ_CCが正常でトリガ回路１１１′から出力信号
Ｖo1が発生すると、スイッチング信号Ｓｇ′が発生す
る。そして、ホールド回路１１２から出力信号Ｖo2が発
生し、倍電圧整流回路１１４から出力信号Ｖo2′が発生
すると、この出力信号Ｖo2′でスイッチング信号Ｓｇ′
を自己保持する。

【０１３５】

【発明の効果】以上説明したように請求項１〜９、１２
〜１４、１６〜１９に記載の発明によれば、外部の交流
源からの交流信号に同期した交流出力を得ることができ
るので、入力信号レベル変化や回路素子の特性変化等に
影響を受けることなく、周波数及びデューティ比の安定
した交流出力を発生することができる。

【０１３６】請求項１０，１１に記載の発明によれば、
上記効果に加えて、スイッチ手段をトランジスタで構成
した時に、トランジスタの故障でスイッチング信号が直
接レベル検定手段に入力した場合でも入力信号と無関係
にスイッチング信号によってレベル検定回路から論理値
１の交流信号が発生することを防止できる。

【０１３７】請求項１５に記載の発明によれば、上記効
果に加えて、閾値演算回路側と出力回路側とを独立した
電源にすることが可能となり、閾値演算回路や出力回路
のレイアウトの自由度が増大する。

【０１３８】請求項２０、２１に記載の発明によれば、
出力の安定したＡＮＤゲート回路を提供できる。請求項
２２、２３に記載の発明によれば、出力の安定した自己
保持回路を提供できる。

【０１３９】請求項２４〜２６に記載の発明によれば、
安全装置等の起動信号発生回路の安全性を向上できる効
果がある。

【図面の簡単な説明】

【図１】本発明の閾値演算回路の第１実施形態の構成図

【図２】本発明の閾値演算回路の第２実施形態の構成図

【図３】本発明の閾値演算回路の第３実施形態の構成図

【図４】本発明の閾値演算回路の第４実施形態の構成図

【図５】同上各実施形態のスイッチの具体的回路図

【図６】同上各実施形態のレベル検定回路の具体的回路
図

【図７】図１の第１実施形態の具体的回路図

【図８】図３の第３実施形態の具体的回路図

【図９】入力信号が交流信号の場合の具体的回路例を示
す図

【図１０】レベル検定回路の出力をフォトカプラを介し
て出力回路側に伝達する回路例を示す図

【図１１】本発明の閾演算回路の別の実施形態の回路図

【図１２】ツェナーダイオードを利用した本発明の閾値
演算回路の構成図

【図１３】スイッチにトランジスタを用いた場合の問題
点の説明図

【図１４】入力信号−定電圧の振幅信号をスイッチング
信号として用いる構成の回路図

【図１５】ディプレッション型トランジスタを用いた構
成の回路図

【図１６】変調手段にバッファ回路を用いた構成の回路
図

【図１７】変調手段にバッファ回路を用いた構成の別の
回路図

【図１８】ツェナーダイオードを利用した本発明の閾値
演算回路の別の構成図

【図１９】図１２と図１８の閾値演算回路を組み合わせ
た回路図

【図２０】本発明の閾値演算回路を適用した起動信号発
生回路の実施形態を示す図

【図２１】起動信号発生回路の別の構成例を示す図

【図２２】本発明のＡＮＤゲート回路の実施形態の構成
図

【図２３】図２２の具体的回路例を示す図

【図２４】入力信号が交流信号の場合のＡＮＤゲート回
路の構成図

【図２５】図２４の具体的回路例を示す図

【図２６】多入力のＡＮＤゲート回路における加算回路
の構成図

【図２７】本発明の自己保持回路の実施形態の構成図

【図２８】図２７の回路の動作タイムチャート

【図２９】自己保持回路の別の実施形態の構成図

【図３０】図２９の自己保持回路を適用した起動信号発
生回路の構成図

【図３１】従来の閾値演算回路例を示す図

【図３２】従来の閾値演算回路の別の例を示す図

【符号の説明】

１０、１０′２０ レベル検定回路 １１ 入力ライン １２ 変調回路 １３ 外部交流源 １４、６０ 倍電圧整流回路 ４０、５０ 加算回路 ＳＷａ スイッチ Ｖｉ 入力信号 Ｖｏ 出力信号 Ｖ１ 変調信号

Claims (26)

【特許請求の範囲】
1. 【請求項１】入力信号レベルを閾値演算し、入力信号レ
   ベルが設定レベルの時に交流信号を発生し、設定レベル
   でない時には交流信号を発生しない構成の閾値演算回路
   において、 交流源からのスイッチング信号により前記入力信号を変
   調する変調手段と、 該変調手段で変調された変調信号を予め設定された閾値
   と比較してレベル検定し、前記設定レベルの時に交流信
   号を発生し、設定レベルでない時には交流信号を発生し
   ないレベル検定手段と、を備えて構成したことを特徴と
   する閾値演算回路。
2. 【請求項２】入力信号レベルを閾値演算し、入力信号レ
   ベルが設定レベルの時に交流信号を発生し、設定レベル
   でない時には交流信号を発生しない構成の閾値演算回路
   において、 入力信号を予め設定された閾値と比較してレベル検定
   し、設定レベルの時に出力信号を発生するレベル検定手
   段と、 該レベル検定手段の出力信号を、交流源からのスイッチ
   ング信号により変調する変調手段と、 該変調手段で変調された変調信号の入力によりスイッチ
   ングして交流信号を発生する交流信号発生手段と、を備
   えて構成したことを特徴とする閾値演算回路。
3. 【請求項３】交流信号発生手段がフォトカプラである請
   求項２に記載の閾値演算回路。
4. 【請求項４】前記変調手段は、一端側が前記入力信号が
   印加される入力ライン又はレベル検定手段からの出力信
   号ラインに接続し、他端側が定電圧供給ラインに接続す
   るスイッチ手段を備え、該スイッチ手段を、前記交流源
   からのスイッチング信号でスイッチングする構成である
   請求項１から３のいずれか１つに記載の閾値演算回路。
5. 【請求項５】前記変調手段は、前記入力ラインの入力端
   と前記スイッチ手段の接続点、又はレベル検定手段から
   の出力信号ラインと前記スイッチ手段の接続点、の間に
   介装した第１抵抗と、前記入力ライン又は前記信号ライ
   ンと前記スイッチ手段との間に介装した第２抵抗を備え
   る構成である請求項４に記載の閾値演算回路。
6. 【請求項６】前記変調手段は、前記入力ラインの入力端
   と前記レベル検定手段の入力端との間を接続する入力ラ
   インに順次介装される第１抵抗及びスイッチ手段と、一
   端側が前記スイッチ手段と前記レベル検定手段の入力端
   との間の入力ラインに接続し、他端側が定電圧供給ライ
   ンに接続する第２抵抗とを備え、前記スイッチ手段を、
   前記交流源からのスイッチング信号でスイッチングする
   構成である請求項１に記載の閾値演算回路。
7. 【請求項７】前記変調手段は、前記入力ラインの入力端
   と前記レベル検定手段の入力端との間を接続する入力ラ
   インに順次介装される第１抵抗及びスイッチ手段と、前
   記入力ラインに前記第１抵抗及びスイッチ手段の直列回
   路と並列に接続した第２抵抗とを備え、前記スイッチ手
   段を、前記交流源からのスイッチング信号でスイッチン
   グする構成である請求項１に記載の閾値演算回路。
8. 【請求項８】前記スイッチ手段は、前記交流源からのス
   イッチング信号の入力によりスイッチングするフォトカ
   プラである請求項４〜７のいずれか１つに記載の閾値演
   算回路。
9. 【請求項９】前記スイッチ手段は、前記交流源からのス
   イッチング信号の入力によりスイッチングするトランジ
   スタである請求項４〜７のいずれか１つに記載の閾値演
   算回路。
10. 【請求項１０】前記トランジスタに入力するスイッチン
    グ信号が、前記入力信号と前記定電圧供給ラインの電圧
    との間の範囲の振幅を有する請求項９に記載の閾値演算
    回路。
11. 【請求項１１】前記トランジスタに入力するスイッチン
    グ信号が、前記レベル検定手段の閾値と交差しない信号
    である請求項９に記載の閾値演算回路。
12. 【請求項１２】前記変調手段は、前記交流源のスイッチ
    ング信号を入力して前記入力信号が印加される入力ライ
    ンに供給するバッファ回路を備える構成である請求項１
    〜３のいずれか１つに記載の閾値演算回路。
13. 【請求項１３】前記バッファ回路が、前記入力信号に比
    例した振幅の信号を前記入力ラインに供給する構成であ
    る請求項１２に記載の閾値演算回路。
14. 【請求項１４】前記レベル検定手段は、コンパレータで
    ある請求項１、４〜１３のいずれか１つに記載の閾値演
    算回路。
15. 【請求項１５】前記コンパレータの交流出力をフォトカ
    プラを介して出力回路側に伝達する構成である請求項１
    ４に記載の閾値演算回路。
16. 【請求項１６】前記レベル検定手段は、ツェナーダイオ
    ードと、該ツェナーダイオードの出力によりスイッチン
    グして交流信号を発生するフォトカプラとを備えて構成
    される請求項１、４〜１３のいずれか１つに記載の閾値
    演算回路。
17. 【請求項１７】前記レベル検定手段は、入力信号の供給
    する電流のみでレベル検定する構成である請求項１又は
    ２に記載の閾値演算回路。
18. 【請求項１８】前記レベル検定手段は、ツェナーダイオ
    ードである請求項１７に記載の閾値演算回路。
19. 【請求項１９】入力信号レベルを閾値演算し、入力信号
    レベルが設定レベルの時に交流信号を発生し、設定レベ
    ルでない時には交流信号を発生しない構成の閾値演算回
    路において、 入力信号をレベル検定する第１ツェナーダイオードと、 交流源からのスイッチング信号によりスイッチングして
    前記第１ツェナーダイオードの出力信号を変調するスイ
    ッチング手段と、 該第１スイッチング手段で変調された変調信号の入力に
    よりスイッチングする第１フォトカプラと、 該第１フォトカプラのスイッチング信号により変調され
    た前記入力信号の変調信号をレベル検定する第２ツェナ
    ーダイオードと、 該第２ツェナーダイオードの出力信号によりスイッチン
    グして交流信号を発生する第２フォトカプラと、を備え
    て構成したことを特徴とする閾値演算回路。
20. 【請求項２０】請求項１〜１９のいずれか１つに記載の
    閾値演算回路をｎ個設け、次段の閾値演算回路の変調手
    段には、交流源に代えて前段の閾値演算回路の交流出力
    をスイッチング信号として入力してｎ個の閾値演算回路
    を従属接続して構成したことを特徴とするＡＮＤゲート
    回路。
21. 【請求項２１】交流入力信号をそれぞれ整流する複数の
    整流回路を備え、初段の整流回路の整流出力を次段の整
    流回路の整流出力に順次加算し全ての交流入力信号の加
    算値を最終段の整流回路から出力する加算回路を設け、
    請求項１〜１９のいずれか１つに記載の閾値演算回路の
    入力端に前記加算回路の加算出力を入力信号として供給
    する構成としたことを特徴とするＡＮＤゲート回路。
22. 【請求項２２】請求項１〜１９のいずれか１つに記載の
    閾値演算回路を２個設け、一方の閾値演算回路をトリガ
    回路とし、他方の閾値演算回路をホールド回路とし、前
    記トリガ回路の出力とホールド回路の出力の論理和出力
    に基づいて生成される交流信号を、前記ホールド回路の
    スイッチング信号とする構成としたことを特徴とする自
    己保持回路。
23. 【請求項２３】交流入力信号をそれぞれ整流する２つの
    整流回路を備え、初段の整流回路の整流出力を後段の整
    流回路の整流出力に加算し２つの交流入力信号の加算値
    を後段の整流回路から出力する加算回路を有し、請求項
    １〜１９のいずれか１つに記載の閾値演算回路の入力端
    に前記加算回路の加算出力を入力信号として供給すると
    共に、前記加算回路の後段整流回路の入力端をホールド
    入力端とし、前段整流回路の入力端をトリガ入力端と
    し、前記閾値演算回路の交流出力信号を整流した後に前
    記前段整流回路の出力端に帰還する構成としたことを特
    徴とする自己保持回路。
24. 【請求項２４】互いに相補の関係を持ってＯＮ／ＯＦＦ
    する第１及び第２接点からなる起動スイッチと、該起動
    スイッチが押された時にＯＮする第１接点を介して充電
    され前記起動スイッチを戻した時にＯＮする第２接点を
    介して放電して出力信号を出力するコンデンサと、該出
    力信号を入力信号として閾値演算する請求項１〜１９に
    記載の閾値演算回路とを備え、該閾値演算回路の出力を
    起動信号とするよう構成されたことを特徴とする起動信
    号発生回路。
25. 【請求項２５】電源電圧レベルを閾値演算する第１の閾
    値演算回路と、該第１の閾値演算回路の交流出力をスイ
    ッチング信号とする第２の閾値演算回路とを備え、運転
    ボタンのＯＮ動作に基づいて発生する出力信号のレベル
    を、前記第２の閾値演算回路でレベル検定し、第２の閾
    値演算回路の出力を起動信号とする構成としたことを特
    徴とする起動信号発生回路。
26. 【請求項２６】請求項２２の自己保持回路のトリガ回路
    に、互いに相補の関係を持ってＯＮ／ＯＦＦする第１及
    び第２接点からなる起動スイッチを接続し、該起動スイ
    ッチのＯＮ／ＯＦＦ動作に伴って発生する出力信号が設
    定レベルにあり、且つ、ホールド回路の入力信号レベル
    が設定レベルにある時のみ、起動信号を発生する構成と
    したことを特徴とする起動信号発生回路。