JP2007067525A - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP2007067525A JP2007067525A JP2005247801A JP2005247801A JP2007067525A JP 2007067525 A JP2007067525 A JP 2007067525A JP 2005247801 A JP2005247801 A JP 2005247801A JP 2005247801 A JP2005247801 A JP 2005247801A JP 2007067525 A JP2007067525 A JP 2007067525A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- source
- transistor
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】差動入力される電圧電流変換増幅器と、node1とVddの間に接続される第1の電流源と、node1にドレイン端子が接続されゲート端子に第1のバイアス電圧が印加される第1導電型の第1のトランジスタと、node2とVssの間に接続される第2の電流源と、node1にソース端子が接続されnode2にドレイン端子が接続されゲート端子に第2のバイアス電圧が印加される第2導電型の第2のトランジスタと、node1にゲート端子が接続され出力端子にドレイン端子が接続されVddにソース端子が接続される第2導電型の第3のトランジスタと、node2にゲート端子が接続され出力端子にドレイン端子が接続されVssにソース端子が接続される第1導電型の第4のトランジスタと、第1の電流源又は第2の電流源は前記増幅器により電流量を制御する電流量制御手段とを有する。
【選択図】図1
Description
前記第1の電圧電流変換増幅器により前記第1の電流源および前記第2の電流源の少なくとも一方の電流量を制御する電流量制御手段と、を有することを特徴とする増幅回路を提供する。
図1に、本発明の第1の実施形態に関わる増幅回路の構成を示す。図1に示す増幅回路は、信号入力端子Vin+、Vin−からそれぞれ信号が入力される差動入力単相出力の電圧電流変換増幅器Gm1と、ノードnode1(以下、node1という)に電流出力端が接続され電圧電流変換増幅器Gm1の内部ノード電圧を用いて制御される電流源I1と、ノードnode2(以下、node2という)に電流入力端が接続される電流源I2と、node1にドレイン端子が接続されnode2にソース端子が接続される第1導電型の第1の例えばN−MOSトランジスタN1と、node1にソース端子が接続されnode2にドレイン端子が接続される第2導電型の第2の例えばP−MOSトランジスタP1と、node2にゲート端子が接続され出力端子Voutにドレイン端子が接続される第1導電型の第3の例えばN−MOSトランジスタN2と、node1にゲート端子が接続され出力端子Voutにドレイン端子が接続される第2導電型の第4の例えばP−MOSトランジスタP2によって構成される。
図2に本発明の第1の実施形態の変形例の構成を示す。この増幅回路では電圧電流変換増幅器Gm1の出力がnode2に接続されている。このような構成とした場合でも、電圧電流変換増幅器Gm1の内部ノード電圧からの制御によりほぼI1=I2となるように設計しておけば、無信号入力時(Vin+=Vin−の時)には電圧電流変換増幅器Gm1から電流が出力されないため、図1の回路図と同様にバイアス電圧Vbias1、Vbias2により出力端のバイアス電流を制御することができる。
図3に本発明の第2実施形態に関わる増幅回路の構成を示す。この増幅回路では、電圧電流変換増幅器Gm1の出力がnode1に接続され、電圧電流変換増幅器Gm2の出力がnode2に接続されている。このような構成とした場合でも、電圧電流変換増幅器Gm1、Gm2からの制御により、ほぼI1=I2となるように設計しておけば、無信号入力時(Vin+=Vin−の時)には電圧電流変換増幅器Gm1、Gm2から電流は出力されないため、図1の回路構成の場合と同様にバイアス電圧Vbias1、Vbias2により出力端のバイアス電流を制御することができる。
図4に本発明の第1の実施形態に関わる増幅回路のMOSトランジスタによる具体的構成の一例を示す。図4に示す増幅回路では、図1の電流源I1に該当する部分はP−MOSトランジスタP3により構成され、図1の電圧電流変換増幅器Gm1に該当する部分はN−MOSトランジスタGN1、GN2、P−MOSトランジスタGP1、GP2、電流源GI1により構成される差動入力単相出力の差動回路により構成されている。Cc1,Cc2は位相補償容量である。電源Vddと電源Vss間に接続されている、P−MOSトランジスタP3、N−MOSトランジスタN1,P−MOSトランジスタP1及び電流源I2はフローティングレジスタを構成している。電圧電流変換増幅器Gm1から電流源I1への制御信号は、差動回路のブロックの内のダイオード接続されているP−MOSトランジスタGP1のゲートより供給している。
このIP3がI2と等しくしておくことにより、図1に示す回路構成と同様の動作ができる。
図7に本発明の第2の実施形態に関わる増幅回路のMOSトランジスタによる具体的構成の一例を示す。この増幅回路では電圧電流変換増幅器Gm1としてN−MOSトランジスタGN1、GN2、P−MOSトランジスタGP1、GP2、電流源GI1で構成される差動回路を使用し、電圧電流変換増幅器Gm2としてN−MOSトランジスタGN3、GN4、P−MOSトランジスタGP3、GP4、電流源GI2で構成される差動回路を使用している。Cc1,Cc2は位相補償容量であり、電源Vddと電源Vss間に接続されている、P−MOSトランジスタP3、N−MOSトランジスタN1,P−MOSトランジスタP1及びN−MOSトランジスタN3はフローティングレジスタを構成している。電流源I1としてはP−MOSトランジスタP3によって構成し、電流源I2はN−MOSトランジスタN3によって構成している。
IN3=GI2×(W/L)N3÷(W/L)GN3
IP3=IN3
このように構成することにより、図3の増幅回路と同様に動作させるができる。
Vbias1,Vbias2・・・バイアス電圧、
Vout・・・出力端子、
I1,I2,GI1,GI2・・・電流源、
Gm1、Gm2・・・電圧電流変換増幅器、
N1,N2,GN1,GN2・・・N−MOSトランジスタ、
P1,P2,GP1,GP2・・・P−MOSトランジスタ、
Cc1,Cc2・・・位相補償容量、
node1,node2・・・ノード。
Claims (6)
- 2つの信号入力端子から入力された信号の差を出力端子から出力する第1の電圧電流変換増幅器と、
前記第1の電圧電流変換増幅器の出力端子に設けられた第1ノードと第1の電源の間に接続される第1の電流源と、
前記第1ノードにドレイン端子が接続されゲート端子に第1のバイアス電圧が印加される第1導電型の第1のトランジスタと、
前記第1のトランジスタのソース端子に設けられた第2ノードと第2の電源の間に接続される第2の電流源と、
前記第1ノードにソース端子が接続され前記第2ノードにドレイン端子が接続されゲート端子に第2のバイアス電圧が印加される第2導電型の第2のトランジスタと、
前記第1ノードにゲート端子が接続され前記出力端子にドレイン端子が接続され前記第1の電源にソース端子が接続される前記第2導電型の第3のトランジスタと、
前記第2ノードにゲート端子が接続され前記出力端子にドレイン端子が接続され前記第2の電源にソース端子が接続される前記第1導電型の第4のトランジスタと、
前記第1の電圧電流変換増幅器により前記第1の電流源および前記第2の電流源の少なくとも一方の電流量を制御する電流量制御手段と、
を有することを特徴とする増幅回路。 - 2つの信号入力端子から入力された信号の差を出力端子から出力する第1の電圧電流変換増幅器と、
前記第1の電圧電流変換増幅器の前記出力端子に設けられた第1ノードと第1の電源の間に接続される第1の電流源と、
前記第1ノードにドレイン端子が接続されゲート端子に第1のバイアス電圧が印加されるN−MOS型の第1のトランジスタと、
前記第1のトランジスタのソース端子に設けられた第2ノードと第2の電源の間に接続される第2の電流源と、
前記第1ノードにソース端子が接続され前記第2ノードにドレイン端子が接続されゲート端子に第2のバイアス電圧が印加されるP−MOS型の第2のトランジスタと、
前記第1ノードにゲート端子が接続され出力端子にドレイン端子が接続され前記第1の電源にソース端子が接続される前記P−MOS型の第3のトランジスタと、
前記第2ノードにゲート端子が接続され出力端子にドレイン端子が接続され前記第2の電源にソース端子が接続される前記N−MOS型の第4のトランジスタと、
前記第1の電圧電流変換増幅器により前記第1の電流源および前記第2の電流源の少なくとも一方の電流量を制御する電流量制御手段と、を有し、
前記第1の電圧電流変換増幅器は、
正の入力端子にゲート端子を接続される前記N−MOS型の第5のトランジスタと、
この第5のトランジスタのソース端子にソース端子を接続され、負の入力端子にゲート端子を接続される前記N−MOS型の第6のトランジスタと、
前記第5のトランジスタおよび前記第6のトランジスタのソース端子と前記第2の電源の間に接続される第3の電流源と、
ドレイン端子を前記第5のトランジスタのドレイン端子に接続されこのドレイン端子とゲート端子を接続され、ソース端子を前記第1の電源に接続された前記P−MOS型の第7のトランジスタと、
ドレイン端子を前記第6のトランジスタのドレイン端子および前記第1ノードに接続され、このゲート端子を前記第7のトランジスタのゲート端子および前記第1の電流源の制御端子に接続され、ソース端子を前記第1の電源に接続される前記P−MOS型の第8のトランジスタとを有することを特徴とする増幅回路。 - 前記電流量制御手段は、前記第1の電流源の電流量と前記第2の電流源の電流量がほぼ同じになるように前記第1の電流源および前記第2の電流源の少なくとも一方の電流量を制御することを特徴とする請求項1または2記載の増幅回路。
- 2つの信号入力端子から入力された信号の差を出力端子から出力する第1の電圧電流変換増幅器と、
この第1の電圧電流変換増幅器と並列に接続され、2つの信号入力端子から入力された信号の差を出力端子から出力する第2の電圧電流変換増幅器と、
前記第1の電圧電流変換増幅器の出力端子に設けられた第1ノードと第1の電源の間に接続される第1の電流源と、
前記第1の電圧電流変換増幅器により前記第1の電流源の電流量を制御する第1の電流量制御手段と、
前記第1の電圧電流変換増幅器の出力端子に設けられた第2ノードと第2の電源の間に接続される第2の電流源と、
前記第2の電圧電流変換増幅器により前記第2の電流源の電流量を制御する第2の電流量制御手段と、
前記第1ノードにドレイン端子が接続され前記第2ノードにソース端子が接続されゲート端子に第1のバイアス電圧が印加される第1導電型の第1のトランジスタと、
前記第1ノードにソース端子が接続され前記第2ノードにドレイン端子が接続されゲート端子に第2のバイアス電圧が印加される第2導電型の第2のトランジスタと、
前記第1ノードにゲート端子が接続され出力端子にドレイン端子が接続され前記第1の電源にソース端子が接続される前記第2導電型の第3のトランジスタと、
前記第2ノードにゲート端子が接続され出力端子にドレイン端子が接続され前記第2の電源にソース端子が接続される前記第1導電型の第4のトランジスタと、
を有することを特徴とする増幅回路。 - 2つの信号入力端子から入力された信号の差を出力端子から出力する第1の電圧電流変換増幅器と、
この第1の電圧電流変換増幅器と並列に接続され、2つの信号入力端子から入力された信号の差を出力端子から出力する第2の電圧電流変換増幅器と、
前記第1の電圧電流変換増幅器の前記出力端子に設けられた第1ノードと第1の電源の間に接続される第1の電流源と、
前記第1の電圧電流変換増幅器により前記第1の電流源の電流量を制御する第1の電流量制御手段と、
前記第1の電圧電流変換増幅器の前記出力端子に設けられた第2ノードと第2の電源の間に接続される第2の電流源と、
前記第2の電圧電流変換増幅器により前記第2の電流源の電流量を制御する第2の電流量制御手段と、
前記第1ノードにドレイン端子が接続され前記第2ノードにソース端子が接続されゲート端子に第1のバイアス電圧が印加されるN−MOS型の第1のトランジスタと、
前記第1ノードにソース端子が接続され前記第2ノードにドレイン端子が接続されゲート端子に第2のバイアス電圧が印加されるP−MOS型の第2のトランジスタと、
前記第1ノードにゲート端子が接続され出力端子にドレイン端子が接続され前記第1の電源にソース端子が接続される前記P−MOS型の第3のトランジスタと、
前記第2ノードにゲート端子が接続され出力端子にドレイン端子が接続され前記第2の電源にソース端子が接続される前記N−MOS型の第4のトランジスタと、を有し、
前記第1の電圧電流変換増幅器は、
正の入力端子にゲート端子を接続される前記N−MOS型の第5のトランジスタと、
この第5のトランジスタのソース端子にソース端子を接続される前記N−MOS型の第6のトランジスタと、
前記第5のトランジスタおよび前記第6のトランジスタのソース端子と前記第2の電源の間に接続される第3の電流源と、
ドレイン端子を前記第5のトランジスタのドレイン端子に接続されこのドレイン端子とゲート端子を接続され、ソース端子を前記第1の電源に接続された前記P−MOS型の第7のトランジスタと、
ドレイン端子を前記第6のトランジスタのドレイン端子および前記第1ノードに接続され、このゲート端子を前記第7のトランジスタのゲート端子および前記第1の電流源の制御端子に接続され、ソース端子を前記第1の電源に接続される前記P−MOS型の第8のトランジスタとを有し、
前記第2の電圧電流変換増幅器は、
前記正の入力端子にゲート端子を接続される前記N−MOS型の第9のトランジスタと、
この第9のトランジスタのソース端子にソース端子を接続され、ゲート端子を負の入力端子に接続される前記N−MOS型の第10のトランジスタと、
前記第9のトランジスタおよび前記第10のトランジスタのソース端子と前記第1の電源の間に接続される第4の電流源と、
ドレイン端子を前記第9のトランジスタのドレイン端子に接続されこのドレイン端子とゲート端子を接続され、ソース端子を前記第2の電源に接続された前記P−MOS型の第11のトランジスタと、
ドレイン端子を前記第10のトランジスタのドレイン端子および前記第2ノードに接続され、このゲート端子を前記第11のトランジスタのゲート端子および前記第2の電流源の制御端子に接続され、ソース端子を前記第2の電源に接続される前記P−MOS型の第8のトランジスタとを有することを特徴とする増幅回路。 - 前記第1の電流量制御手段及び前記第2の電流量制御手段は、前記第1の電流源の電流量と前記第2の電流源の電流量がほぼ同じになるように前記第1の電流源および前記第2の電流源の少なくとも一方の電流量を制御することを特徴とする請求項4または5記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247801A JP2007067525A (ja) | 2005-08-29 | 2005-08-29 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247801A JP2007067525A (ja) | 2005-08-29 | 2005-08-29 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067525A true JP2007067525A (ja) | 2007-03-15 |
Family
ID=37929277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005247801A Pending JP2007067525A (ja) | 2005-08-29 | 2005-08-29 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007067525A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034859A (ja) * | 2008-07-29 | 2010-02-12 | New Japan Radio Co Ltd | 出力回路 |
JP2010278770A (ja) * | 2009-05-28 | 2010-12-09 | New Japan Radio Co Ltd | 出力回路 |
WO2023176762A1 (ja) * | 2022-03-17 | 2023-09-21 | ラピステクノロジー株式会社 | 出力回路、表示ドライバ及び表示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104663A (ja) * | 1992-08-07 | 1994-04-15 | Toshiba Corp | 増幅器 |
JPH11150427A (ja) * | 1997-08-05 | 1999-06-02 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
JP2001337658A (ja) * | 2000-03-23 | 2001-12-07 | Toshiba Corp | 増幅装置及び液晶表示装置 |
JP2004180268A (ja) * | 2002-09-30 | 2004-06-24 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
JP2005033780A (ja) * | 2003-06-20 | 2005-02-03 | Toshiba Corp | 半導体集積回路 |
JP2005057744A (ja) * | 2003-07-23 | 2005-03-03 | Nec Corp | 差動増幅器及びデータドライバと表示装置 |
JP2005124120A (ja) * | 2003-09-26 | 2005-05-12 | Nec Electronics Corp | 駆動回路、処理回路および差動ab級増幅回路 |
JP2005175994A (ja) * | 2003-12-12 | 2005-06-30 | Nec Kansai Ltd | 出力回路 |
-
2005
- 2005-08-29 JP JP2005247801A patent/JP2007067525A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104663A (ja) * | 1992-08-07 | 1994-04-15 | Toshiba Corp | 増幅器 |
JPH11150427A (ja) * | 1997-08-05 | 1999-06-02 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
JP2001337658A (ja) * | 2000-03-23 | 2001-12-07 | Toshiba Corp | 増幅装置及び液晶表示装置 |
JP2004180268A (ja) * | 2002-09-30 | 2004-06-24 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
JP2005033780A (ja) * | 2003-06-20 | 2005-02-03 | Toshiba Corp | 半導体集積回路 |
JP2005057744A (ja) * | 2003-07-23 | 2005-03-03 | Nec Corp | 差動増幅器及びデータドライバと表示装置 |
JP2005124120A (ja) * | 2003-09-26 | 2005-05-12 | Nec Electronics Corp | 駆動回路、処理回路および差動ab級増幅回路 |
JP2005175994A (ja) * | 2003-12-12 | 2005-06-30 | Nec Kansai Ltd | 出力回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034859A (ja) * | 2008-07-29 | 2010-02-12 | New Japan Radio Co Ltd | 出力回路 |
JP2010278770A (ja) * | 2009-05-28 | 2010-12-09 | New Japan Radio Co Ltd | 出力回路 |
WO2023176762A1 (ja) * | 2022-03-17 | 2023-09-21 | ラピステクノロジー株式会社 | 出力回路、表示ドライバ及び表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5074914B2 (ja) | 出力ドライバ回路 | |
JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
JP5075051B2 (ja) | Ab級増幅回路、及び表示装置 | |
US20090284315A1 (en) | Operational amplifier | |
KR100832894B1 (ko) | 출력 버퍼회로 | |
JP4564285B2 (ja) | 半導体集積回路 | |
JP2001024502A (ja) | 電圧レベルシフタおよびディスプレイデバイス | |
US20070290752A1 (en) | Adjusting methods of arithmetic multiplying circuit, drive circuit, and phase margin | |
US8487922B2 (en) | Capacitive load drive circuit and display device including the same | |
JP2008122567A (ja) | データドライバ及び表示装置 | |
US20110205193A1 (en) | Operational amplifier with decreased through current, and display panel driver and display device incorporating the same | |
JP2007228388A (ja) | オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法 | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
US7733182B2 (en) | Hybrid class AB super follower | |
JP2011211443A (ja) | 差動増幅回路 | |
JP4408715B2 (ja) | 駆動回路および処理回路 | |
JP2001274676A (ja) | レベルシフト回路および画像表示装置 | |
US9634608B2 (en) | Crystal oscillation circuit and electronic timepiece | |
JP2007067525A (ja) | 増幅回路 | |
JPH0927721A (ja) | 演算増幅装置 | |
JP2001326542A (ja) | 増幅器 | |
JP2000174610A (ja) | レベルシフタ回路およびそれを用いた半導体装置 | |
JP4773991B2 (ja) | ソースフォロア回路及び半導体装置 | |
JP4183436B2 (ja) | 表示装置 | |
JPH07307661A (ja) | 信号転送回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |