JP4838550B2 - 表示駆動回路 - Google Patents
表示駆動回路 Download PDFInfo
- Publication number
- JP4838550B2 JP4838550B2 JP2005230270A JP2005230270A JP4838550B2 JP 4838550 B2 JP4838550 B2 JP 4838550B2 JP 2005230270 A JP2005230270 A JP 2005230270A JP 2005230270 A JP2005230270 A JP 2005230270A JP 4838550 B2 JP4838550 B2 JP 4838550B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- switch
- signal
- turned
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
Description
このLCD駆動回路は、例えばLCDの縦方向の表示ラインを駆動するもので、アナログの入力信号INが与えられる差動増幅部、この差動増幅部で増幅された信号を低出力インピーダンスで出力する出力部、及び入力信号INが変化する時の不安定な表示を防止するためのスイッチ部を有している。
即ち、LCD駆動回路で発生する熱を低減するために、差動増幅部及び出力部に流れる定常電流を減らして消費電力を下げることが一般的に行われている。しかしながら、定常電流を減らすと、入力信号INが変化したときの応答時間が長くなり、画質が劣化するという課題があった。
本発明のうち第2の発明の表示駆動回路は、入力信号が与えられる第1入力端子及び帰還信号が与えられる第2入力端子を有し、出力端子から該第1及び第2入力端子の電位差に応じた信号を出力する差動増幅部と、第1電源電位と出力ノードの間に接続されて所定の電流を流す第1導電型の第1のトランジスタと、前記出力ノードと第2電源電位の間に接続され、制御電極に与えられる信号によって導通状態が制御される第2導電型の第2のトランジスタと、前記差動増幅部の第2入力端子と前記第2のトランジスタの制御電極の間に接続されたキャパシタと、表示装置が接続される出力パッドと前記出力ノードの間に接続され、前記入力信号の変化の開始と共に与えられる第1の制御信号と、ほぼ同時に変化する第2の制御信号が与えられている間オフ状態となる第1のスイッチと、前記差動増幅部の出力端子と前記第2のトランジスタの制御電極の間に接続され、前記第2の制御信号に引き続き変化する第3の制御信号が与えられている間オフ状態となる第2のスイッチと、前記出力ノードと前記差動増幅部の第2入力端子の間に接続され、前記第3の制御信号が与えられている間オフ状態となる第3のスイッチと、前記第2のトランジスタの制御電極と前記第2電源電位の間に接続され、前記第3の制御信号に引き続いて変化する第4の制御信号が与えられている間オン状態となる第4のスイッチと、前記差動増幅部の第1及び第2入力端子の間に接続され、前記第4の制御信号が与えられている間オン状態となる第5のスイッチとを備えている。そして、前記入力信号が安定した後に前記第1の制御信号が立ち下がると、ほぼ同時に前記第4の制御信号与えられなくなって、前記第4のスイッチ及び前記第5のスイッチが共にオフ状態となり、引き続いて、前記第3の制御信号が与えられなくなって、前記第2のスイッチ及び前記第3のスイッチが共にオン状態となり、更に、前記第2の制御信号が与えられなくなって、前記第1のスイッチがオン状態になることを特徴としている。
本発明のうち第2の発明によれば、第4の制御信号によって差動増幅器の第1入力端子と第2入力端子との間が導通状態となることによって、入力信号の状態がキャパシタを介して第2導電型の第2トランジスタの制御電極における電位として反映されることになるので、入力信号の変化量が大きい時には小さなオン抵抗で負荷回路の電荷を充放電でき、入力信号の変化量が小さい時には負荷回路への無駄な充放電を抑制できるという効果がある。
そして、ノードN1の信号が、PMOS2Pのゲートに帰還信号として与えられるようになっている。また、NMOS11NとTG12は、第3の制御信号KLによってオン/オフ制御され、この制御信号KLが“H”のときにオン状態となり、“L”のときにオフ状態となるように構成されている。
1N〜7N,11N,13N,14N NMOS
8 キャパシタ
9,12,15 TG(トランスファーゲート)
10 パッド
20 タイミング制御部
21,22 インバータ
Claims (4)
- 入力信号が与えられる第1入力端子及び帰還信号が与えられる第2入力端子を有し、出力端子から該第1及び第2入力端子の電位差に応じた信号を出力する差動増幅部と、
第1電源電位と出力ノードの間に接続されて所定の電流を流す第1導電型の第1のトラ
ンジスタと、
前記出力ノードと第2電源電位の間に接続され、制御電極に与えられる信号によって導
通状態が制御される第2導電型の第2のトランジスタと、
前記差動増幅部の第2入力端子と前記第2のトランジスタの制御電極の間に接続された
キャパシタと、
表示装置が接続される出力パッドと前記出力ノードの間に接続され、前記入力信号の変化の開始と共に第1の制御信号が立ち上がるとほぼ同時に変化する第2の制御信号が与えられている間オフ状態となる第1のスイッチと、
前記差動増幅部の出力端子と前記第2のトランジスタの制御電極の間に接続され、前記第2の制御信号に引き続いて変化する第3の制御信号が与えられている間オフ状態となる第2のスイッチと、
前記出力ノードと前記差動増幅部の第2入力端子の間に接続され、前記第3の制御信号が与えられている間オフ状態となる第3のスイッチと、
前記第2のトランジスタの制御電極と前記第2電源電位の間に接続され、前記第3の制御信号に引き続いて変化する第4の制御信号が与えられている間オン状態となる第4のスイッチと、
前記差動増幅部の第2入力端子と前記第2電源電位の間に接続され、前記第4の制御信号が与えられている間オン状態となる第5のスイッチとを備え、
前記入力信号が安定した後に前記第1の制御信号が立ち下がるとほぼ同時に前記第4の制御信号が与えられなくなって、前記第4のスイッチ及び前記第5のスイッチが共にオフ状態となり、引き続いて、前記第3の制御信号が与えられなくなって、前記第2のスイッチ及び前記第3のスイッチが共にオン状態となり、更に、前記第2の制御信号が与えられなくなって、前記第1のスイッチがオン状態となることを特徴とする表示駆動回路。 - 前記第2、第4及び第5のスイッチは第2導電型のトランジスタで構成し、前記第1及び第3のスイッチはトランスファーゲートで構成したことを特徴とする請求項1記載の表示駆動回路。
- 入力信号が与えられる第1入力端子及び帰還信号が与えられる第2入力端子を有し、出力端子から該第1及び第2入力端子の電位差に応じた信号を出力する差動増幅部と、
第1電源電位と出力ノードの間に接続されて所定の電流を流す第1導電型の第1のトランジスタと、
前記出力ノードと第2電源電位の間に接続され、制御電極に与えられる信号によって導通状態が制御される第2導電型の第2のトランジスタと、
前記差動増幅部の第2入力端子と前記第2のトランジスタの制御電極の間に接続されたキャパシタと、
表示装置が接続される出力パッドと前記出力ノードの間に接続され、前記入力信号の変化の開始と共に与えられる第1の制御信号とほぼ同時に変化する第2の制御信号が与えられている間オフ状態となる第1のスイッチと、
前記差動増幅部の出力端子と前記第2のトランジスタの制御電極の間に接続され、前記第2の制御信号に引き続き変化する第3の制御信号が与えられている間オフ状態となる第2のスイッチと、
前記出力ノードと前記差動増幅部の第2入力端子の間に接続され、前記第3の制御信号が与えられている間オフ状態となる第3のスイッチと、
前記第2のトランジスタの制御電極と前記第2電源電位の間に接続され、前記第3の制御信号に引き続いて変化する第4の制御信号が与えられている間オン状態となる第4のスイッチと、
前記差動増幅部の第1及び第2入力端子の間に接続され、前記第4の制御信号が与えられている間オン状態となる第5のスイッチとを備え、
前記入力信号が安定した後に前記第1の制御信号が立ち下がるとほぼ同時に前記第4の制御信号が与えられなくなって、前記第4のスイッチ及び前記第5のスイッチが共にオフ状態となり、引き続いて、前記第3の制御信号が与えられなくなって、前記第2のスイッチ及び前記第3のスイッチが共にオン状態となり、更に、前記第2の制御信号が与えられなくなって、前記第1のスイッチがオン状態になることを特徴とする表示駆動回路。 - 前記第2及び第4のスイッチは第2導電型のトランジスタで構成し、前記第1、第3及び第5のスイッチはトランスファーゲートで構成したことを特徴とする請求項3記載の表示駆動回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005230270A JP4838550B2 (ja) | 2005-08-09 | 2005-08-09 | 表示駆動回路 |
US11/491,980 US20070035534A1 (en) | 2005-08-09 | 2006-07-25 | Display driving circuit |
CN2006101009916A CN1932953B (zh) | 2005-08-09 | 2006-08-01 | 显示驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005230270A JP4838550B2 (ja) | 2005-08-09 | 2005-08-09 | 表示駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007047342A JP2007047342A (ja) | 2007-02-22 |
JP4838550B2 true JP4838550B2 (ja) | 2011-12-14 |
Family
ID=37742102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005230270A Expired - Fee Related JP4838550B2 (ja) | 2005-08-09 | 2005-08-09 | 表示駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070035534A1 (ja) |
JP (1) | JP4838550B2 (ja) |
CN (1) | CN1932953B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5156434B2 (ja) * | 2008-02-29 | 2013-03-06 | キヤノン株式会社 | 撮像装置および撮像システム |
JP4825838B2 (ja) | 2008-03-31 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 出力増幅回路及びそれを用いた表示装置のデータドライバ |
JP4816686B2 (ja) | 2008-06-06 | 2011-11-16 | ソニー株式会社 | 走査駆動回路 |
KR20110013693A (ko) | 2009-08-03 | 2011-02-10 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 및 그의 구동방법 |
KR101056281B1 (ko) | 2009-08-03 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 및 그의 구동방법 |
JP5260462B2 (ja) | 2009-10-07 | 2013-08-14 | ルネサスエレクトロニクス株式会社 | 出力増幅回路及びそれを用いた表示装置のデータドライバ |
KR101645404B1 (ko) | 2010-07-06 | 2016-08-04 | 삼성디스플레이 주식회사 | 유기 전계발광 표시장치 |
CN115762407A (zh) * | 2021-09-03 | 2023-03-07 | 乐金显示有限公司 | 具有发光控制驱动器的显示面板和显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6080304A (ja) * | 1983-10-09 | 1985-05-08 | Rohm Co Ltd | 増幅回路 |
JPH0541651A (ja) * | 1991-08-06 | 1993-02-19 | Fuji Electric Co Ltd | 容量負荷駆動用半導体集積回路装置 |
JPH06291574A (ja) * | 1993-04-05 | 1994-10-18 | Fuji Xerox Co Ltd | 利得制御回路 |
JP3537569B2 (ja) * | 1995-02-27 | 2004-06-14 | 松下電器産業株式会社 | 差動増幅装置 |
JPH0927722A (ja) * | 1995-07-12 | 1997-01-28 | Fuji Xerox Co Ltd | ゲイン可変増幅装置 |
JP3506561B2 (ja) * | 1996-06-27 | 2004-03-15 | 沖電気工業株式会社 | 出力回路 |
GB9706943D0 (en) * | 1997-04-04 | 1997-05-21 | Sharp Kk | Active matrix device circuits |
JP4095174B2 (ja) * | 1997-08-05 | 2008-06-04 | 株式会社東芝 | 液晶ディスプレイ装置 |
KR100326878B1 (ko) * | 1997-08-05 | 2002-05-09 | 니시무로 타이죠 | 증폭회로 |
JP3595153B2 (ja) * | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
JP3934551B2 (ja) * | 2000-12-07 | 2007-06-20 | 株式会社ルネサステクノロジ | 半導体集積回路、液晶駆動装置および液晶表示システム |
CN1212598C (zh) * | 2001-04-26 | 2005-07-27 | 凌阳科技股份有限公司 | 液晶显示器的源驱动放大器 |
JP2005182494A (ja) * | 2003-12-19 | 2005-07-07 | Mitsubishi Electric Corp | 電流増幅回路およびそれを備える液晶表示装置 |
-
2005
- 2005-08-09 JP JP2005230270A patent/JP4838550B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-25 US US11/491,980 patent/US20070035534A1/en not_active Abandoned
- 2006-08-01 CN CN2006101009916A patent/CN1932953B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070035534A1 (en) | 2007-02-15 |
CN1932953B (zh) | 2010-10-27 |
CN1932953A (zh) | 2007-03-21 |
JP2007047342A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4838550B2 (ja) | 表示駆動回路 | |
JP4328306B2 (ja) | ソースドライバおよびソース駆動方法 | |
JP6782614B2 (ja) | 出力回路及び液晶表示装置のデータドライバ | |
US8044950B2 (en) | Driver circuit usable for display panel | |
TWI407694B (zh) | 可抑制電壓過衝之輸出緩衝電路及方法 | |
JP6176826B2 (ja) | 起動回路を有する完全相補型自己バイアス差動受信機 | |
US7271792B2 (en) | Display control circuit | |
CN102098013B (zh) | 差分放大器及其控制方法 | |
CN102006054B (zh) | 自举电路 | |
JP4199793B2 (ja) | 半導体装置 | |
US7626428B2 (en) | Buffer circuit with reduced power consumption | |
US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
KR100683091B1 (ko) | 급속 증폭기 및 저속 증폭기를 포함하는 전압 발생 장치 | |
US7388355B2 (en) | Voltage regulator | |
JP2013198046A (ja) | 増幅回路、増幅回路を備えた表示装置及び増幅回路の制御方法 | |
JP2008092272A (ja) | 増幅回路 | |
JP2016063281A (ja) | 増幅回路 | |
KR20070018673A (ko) | 표시 구동회로 | |
JP2006108778A (ja) | 出力回路 | |
JP4724486B2 (ja) | 駆動用電源回路 | |
JP5237715B2 (ja) | 出力回路 | |
JP2003142962A (ja) | 差動増幅回路 | |
JP2021177592A (ja) | D級増幅器 | |
JP2022155007A5 (ja) | ||
JP2001188619A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |