JP4067027B2 - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP4067027B2 JP4067027B2 JP2006255620A JP2006255620A JP4067027B2 JP 4067027 B2 JP4067027 B2 JP 4067027B2 JP 2006255620 A JP2006255620 A JP 2006255620A JP 2006255620 A JP2006255620 A JP 2006255620A JP 4067027 B2 JP4067027 B2 JP 4067027B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- hole
- plating film
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
図16に示すごとく、このスルーホール90は、プリント配線板を構成する絶縁基板9を貫通して設けられている。スルーホール90の内壁には、金属めっき膜93が施されている。
次いで、上記絶縁基板の表面及び上記スルーホールの内壁に金属めっき膜を施し、さらに、該金属めっき膜の表面に粗化表面層を形成し、
次いで、上記スルーホールの内部及びその開口周辺部に充填材を供給してこれを硬化させ、
次いで、上記絶縁基板の表面に突出した上記充填材及び上記粗化表面層を研磨除去して平滑面とし、
その後、上記絶縁基板の表面にパターン回路を形成することにより得られ、
上記スルーホール上には、ダイアタッチ系樹脂、エポキシ樹脂、もしくはフィラーを含有したエポキシ樹脂からなる樹脂層を介して半導体チップが搭載されることを特徴とするプリント配線板にある(請求項1)。
上記プリント配線板には、例えば、半導体チップを搭載することができる。また、プリント配線板は、別部材のマザーボード上に実装する。
上記プリント配線板は、例えば、ボールグリッドアレイ又はピングリッドアレイがある。
本発明にかかるプリント配線板においては、スルーホールの内壁に金属めっき膜を形成し、この金属めっき膜の表面に粗化表面層を形成している。このスルーホールの内部には、充填材が充填される。充填材は、粗化表面層の凹凸により、スルーホールの内壁に対し密着する。そのため、例え、熱衝撃を受けても、充填材がスルーホールの内壁から剥がれることもない。従って、スルーホールから湿気が浸入するのを防止することができる。
次いで、上記絶縁基板の表面及び上記スルーホールの内壁に金属めっき膜を施す工程と、
さらに、該金属めっき膜の表面に粗化表面層を形成する工程と、
次いで、上記スルーホールの内部及びその開口周辺部に電気絶縁材料からなる充填材を充填する工程と、
次いで、上記絶縁基板の表面に突出した上記充填材及び上記粗化表面層を研磨除去して平滑面とする工程と、
その後、上記絶縁基板の表面にパターン回路を形成する工程とを含み、
上記スルーホールは、その上に、ダイアタッチ系樹脂、エポキシ樹脂、もしくはフィラーを含有したエポキシ樹脂の層を介して半導体チップを搭載されるものであることを特徴とするプリント配線板の製造方法にある(請求項3)。
本発明の実施例にかかるプリント配線板について、図1〜図14を用いて説明する。
本例のプリント配線板10は、図1、図2に示すごとく、絶縁基板9を貫通して設けたスルーホール90を設けている。スルーホール90の内壁は、粗化表面層30を有する金属めっき膜3により被覆されている。このスルーホール90の内部は、充填材としての電気絶縁材料1により充填されている。
ダイパッド63と放熱パッド64の間は、絶縁基板9の略中央部に設けた上記スルーホール90により接続している。表側面及び裏側面のパターン回路61、62の間は、図2に示すごとく、絶縁基板9の周辺部に設けた上記スルーホール90により接続されている。
本例のプリント配線板10は、半導体チップ5とパターン回路61との間を、ワイヤー50により接続する方式である。
まず、図3に示すごとく、表側面及び裏側面に銅箔2を被覆した絶縁基板9を準備する。次いで、図4に示すごとく、絶縁基板9に、これを貫通するスルーホール90を穿設する。次に、図5に示すごとく、絶縁基板9の表面及びスルーホール90の内壁に金属めっき膜3を施す。金属めっき膜3は、銅である。
上記黒化処理は、以下の黒化処理液に、0.3〜15分間、絶縁基板9を浸漬することにより行う。この黒化処理により、金属めっき膜3の表面には、銅の針状結晶が生成する。
・成分(水中濃度)
亜塩素酸ナトリウム.......20〜70g/リットル、
リン酸3ナトリウム12水....10〜30g/リットル、
水酸化ナトリウム........10〜30g/リットル、
・温度........70〜98℃、
次に、図8に示すごとく、絶縁基板9の表面に突出した電気絶縁材料1及び粗化表面層30をバフにより研磨除去して、平滑表面とする。
即ち、まず、図9に示すごとく、絶縁基板9の表側面及び裏側面に、所望のパターンのレジスト膜71を被覆する。次いで、この絶縁基板9を、エッチングにより、銅箔2および金属めっき膜3の不要部分を除去する。次いで、レジスト膜71を剥離する。
本例にかかるプリント配線板においては、図6、図7に示すごとく、スルーホール90の内壁に形成した金属めっき膜3の表面に、化学的表面処理を施して、粗化表面層30を形成している。そのため、電気絶縁材料1は、粗化表面層30の凹凸により、スルーホール90の内壁に対し密着する。
そのため、例え、熱衝撃を受けても、電気絶縁材料1がスルーホール90の内壁から剥がれることもない。従って、スルーホール90から湿気が浸入するのを防止することができる。
このため、絶縁基板9の表面に、平滑で層厚みが均一なパターン回路61及びダイパッド63を形成することができる。
本例においては、化学的表面処理として黒化処理及び黒化還元処理を順次行い、金属めっき膜の表面に粗化表面層を形成させた。
即ち、まず、実施例1に示した黒化処理を行った。次いで、以下の第1還元処理液及び第2還元処理液に、上記絶縁基板を順に浸漬して、黒化還元処理を行った。第1還元処理液への浸漬時間、及び第2還元処理液への浸漬時間は0.1〜15分間である。
・成分
水素ホウ素ナトリウム.....0.1〜5.0g/リットル、
水酸化ナトリウム.......0.1〜5.0g/リットル、
・温度.............30〜60℃、
・成分
水酸化ナトリウム.......1.0〜10g/リットル、
ホルムアルデヒド.......1.0〜20g/リットル、
メタノール..........1.0〜30g/リットル、
・温度.............30〜60℃、
その他は、実施例1と同様である。本例においては、上記処理を行っているので、実施例1の場合よりも更に耐酸性向上の点で優れている。その他、本例においても、実施例1と同様の効果を得ることができる。
本例においては、化学的表面処理として黒化処理、黒化還元及び酸処理を順次行い、金属めっき膜の表面に粗化表面層を形成させた。
即ち、本例の処理を行うに当たり、まず、実施例1に示した黒化処理を行ない、次いで実施例2に示した黒化還元処理を行った。次いで、以下の成分からなる酸処理液に、上記絶縁基板を浸漬した。酸処理液への浸漬時間は、0.1〜10分間である。
・成分
硫酸.....30〜300g/リットル、
・温度......5〜40℃、
その他は、実施例2と同様である。本例においても、実施例2と同様の効果を得ることができる。
10 プリント配線板
2 銅箔
3 金属めっき膜
30 粗化表面層
4 Ni/Auめっき膜
5 半導体チップ
61、62 パターン回路
63 ダイパッド
64 放熱パッド
8 マザーボード
9 絶縁基板
90 スルーホール
Claims (3)
- 絶縁基板に、該絶縁基板を貫通するスルーホールを穿設し、
次いで、上記絶縁基板の表面及び上記スルーホールの内壁に金属めっき膜を施し、さらに、該金属めっき膜の表面に粗化表面層を形成し、
次いで、上記スルーホールの内部及びその開口周辺部に充填材を供給してこれを硬化させ、
次いで、上記絶縁基板の表面に突出した上記充填材及び上記粗化表面層を研磨除去して平滑面とし、
その後、上記絶縁基板の表面にパターン回路を形成することにより得られ、
上記スルーホール上には、ダイアタッチ系樹脂、エポキシ樹脂、もしくはフィラーを含有したエポキシ樹脂からなる樹脂層を介して半導体チップが搭載されることを特徴とするプリント配線板。 - 請求項1において、上記粗化表面層は、針状表面を有することを特徴とするプリント配線板。
- 絶縁基板に、該絶縁基板を貫通するスルーホールを穿設する工程と、
次いで、上記絶縁基板の表面及び上記スルーホールの内壁に金属めっき膜を施す工程と、
さらに、該金属めっき膜の表面に粗化表面層を形成する工程と、
次いで、上記スルーホールの内部及びその開口周辺部に電気絶縁材料からなる充填材を充填する工程と、
次いで、上記絶縁基板の表面に突出した上記充填材及び上記粗化表面層を研磨除去して平滑面とする工程と、
その後、上記絶縁基板の表面にパターン回路を形成する工程とを含み、
上記スルーホールは、その上に、ダイアタッチ系樹脂、エポキシ樹脂、もしくはフィラーを含有したエポキシ樹脂の層を介して半導体チップを搭載されるものであることを特徴とするプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006255620A JP4067027B2 (ja) | 2006-09-21 | 2006-09-21 | プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006255620A JP4067027B2 (ja) | 2006-09-21 | 2006-09-21 | プリント配線板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003325545A Division JP2004048050A (ja) | 2003-09-18 | 2003-09-18 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043186A JP2007043186A (ja) | 2007-02-15 |
JP4067027B2 true JP4067027B2 (ja) | 2008-03-26 |
Family
ID=37800801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006255620A Expired - Lifetime JP4067027B2 (ja) | 2006-09-21 | 2006-09-21 | プリント配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4067027B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4498378B2 (ja) * | 2007-03-30 | 2010-07-07 | 三洋電機株式会社 | 基板およびその製造方法、回路装置およびその製造方法 |
-
2006
- 2006-09-21 JP JP2006255620A patent/JP4067027B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007043186A (ja) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4993148A (en) | Method of manufacturing a circuit board | |
KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
JP2012114173A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004095972A (ja) | プラスチックパッケージの製造方法 | |
JP2006093575A (ja) | 半導体装置およびその製造方法 | |
JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
JP4067027B2 (ja) | プリント配線板及びその製造方法 | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP2001007248A (ja) | パッケージ基板 | |
JP3582111B2 (ja) | プリント配線板の製造方法 | |
JP4396770B2 (ja) | プリント配線板 | |
JP3735873B2 (ja) | プリント配線板 | |
JP4386763B2 (ja) | 半導体装置 | |
JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
JP2004048050A (ja) | プリント配線板 | |
JP2004266290A (ja) | プリント配線板 | |
JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
JPH10294549A (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP2001007250A (ja) | パッケージ基板 | |
JP3868557B2 (ja) | Ic搭載用多層プリント配線板の製造方法 | |
JP3061726B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071231 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |