JP4498378B2 - 基板およびその製造方法、回路装置およびその製造方法 - Google Patents

基板およびその製造方法、回路装置およびその製造方法 Download PDF

Info

Publication number
JP4498378B2
JP4498378B2 JP2007094574A JP2007094574A JP4498378B2 JP 4498378 B2 JP4498378 B2 JP 4498378B2 JP 2007094574 A JP2007094574 A JP 2007094574A JP 2007094574 A JP2007094574 A JP 2007094574A JP 4498378 B2 JP4498378 B2 JP 4498378B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
region
roughened region
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007094574A
Other languages
English (en)
Other versions
JP2008252016A (ja
Inventor
泰浩 小原
清司 柴田
正幸 長松
良輔 臼井
敏哉 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007094574A priority Critical patent/JP4498378B2/ja
Priority to US12/058,040 priority patent/US8258409B2/en
Priority to CN2008100884666A priority patent/CN101604675B/zh
Priority to CN201110148119XA priority patent/CN102281720A/zh
Publication of JP2008252016A publication Critical patent/JP2008252016A/ja
Application granted granted Critical
Publication of JP4498378B2 publication Critical patent/JP4498378B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、基板およびその製造方法、回路装置およびその製造方法に関する。特に、本発明は、基材の主面に形成された配線が被覆層により被覆される構成の基板およびその製造方法に関する。更に、本発明は、この様な基板を備えた回路装置およびその製造方法に関する。
携帯電話等の電子機器の小型化および高機能化に伴い、その内部に収納される回路装置においては、微細な配線を具備するものが主流になっている。図１６を参照して、配線基板１０７を有する回路装置を説明する（下記特許文献１）。
ここでは、配線基板１０７の上面に形成された第１の配線層１０２Ａに回路素子（半導体素子１０５）が実装されることで回路装置１００が構成されている。
配線基板１０７は、ガラスエポキシ等の樹脂から成る基材１０１の表面及び裏面に配線層が形成されている。ここでは、基材１０１の上面に第１の配線層１０２Ａおよび第２の配線層１０２Ｂが形成されている。第１の配線層１０２Ａと第２の配線層１０２Ｂとは、絶縁層１０３を介して積層されている。基材１０１の下面には、第３の配線層１０２Ｃおよび第４の配線層１０２Ｄが、絶縁層１０３を介して積層されている。また、各配線層は、絶縁層１０３を貫通して設けられた接続部１０４により所定の箇所にて接続されている。さらに第２の配線層１０２Ｂと第３の配線層１０２Ｃは基材１０１を貫通して設けられた接続部１０４により所定の箇所にて接続されている。ここで、配線基板１０７の厚みは、例えば１ｍｍ程度である。
また、最上層の配線層である第１の配線層１０２Ａは、被覆層１０９により被覆されている。そして、電気的接続領域（金属細線１０８が接続される部分）の第１の配線層１０２Ａは、被覆層１０９を部分的に除去して設けた開口部から露出している。ここで、被覆層１０９は、例えばエポキシ樹脂等の樹脂材料から成る。
被覆層１０９の上面には、半導体素子１０５が固着されている。ここでは、半導体素子１０５の下面は絶縁性接着剤等を使用して固着されている。そして、半導体素子１０５の上面に設けた電極は、金属細線１０８を経由して第１の配線層１０２Ａと電気的に接続される。
更に、半導体素子１０５および金属細線１０８が被覆されるように配線基板１０７の上面は封止樹脂１０６により被覆されている。
上記した構成の配線基板１０７の製造方法は次の通りである。先ず、エポキシ樹脂等の樹脂系の材料から成る基材１０１の上面及び下面に第２の配線層１０２Ｂおよび第３の配線層１０２Ｃを形成する。これらの配線層は、貼着された導電膜のエッチングまたは選択的なメッキ処理により形成される。また、基材１０１を貫通して第２の配線層１０２Ｂと第３の配線層１０２Ｃとを接続する接続部１０４を形成する。次に、第２の配線層１０２Ｂおよび第３の配線層１０２Ｃを、樹脂から成る絶縁層１０３により被覆する。更に、絶縁層１０３の表面に第１の配線層１０２Ａおよび第４の配線層１０２Ｄを形成する。これらの配線層の形成方法は、上記した第２の配線層１０２Ｂ等と同様である。更に、絶縁層１０３を貫通して第１の配線層１０２Ａと第２の配線層１０２Ｂとを接続する接続部１０４を形成する。また、最上層の配線層である第１の配線層１０２Ａが覆われるように被覆層１０９が形成され、電気的接続領域と成る部分の第１の配線層１０２Ａが外部に露出するように、被覆層１０９を部分的に除去して開口部が設けられる。
しかしながら、上記した構成の回路装置１００では、最上層の第１の配線層１０２Ａと被覆層１０９との密着性が十分でない問題があった。具体的には、半導体素子１０５に集積される回路の規模が大きくなると、半導体素子１０５の動作に伴う発熱量が増大する。そして、銅などの金属から成る第１の配線層１０２Ａと、樹脂から成る被覆層１０９とでは、熱膨張係数が大きく異なるので、両者の界面には熱ストレスが発生する。従って、両者の界面に多数回の熱ストレスが加わることで、第１の配線層１０２Ａから被覆層１０９が剥離してしまう虞がある。
この問題を解決する方法が下記特許文献２に記載されている。この技術事項を図１７を参照して説明する。ここでは、絶縁性の基板１１０の上面に導体回路１１１が形成されている。更に、導体回路１１１と絶縁樹脂部との熱膨張係数の差に起因する問題を回避するために、導体回路１１１の表面に均一な荒さの凹凸を形成している。
具体的には、特許文献２では、上記構成を実現するために、過酸化水素水と硫酸とテトラゾール等を含むエッチング液を使用して導体回路１１１のパターニングを行っている。このことにより、エッチング工程では、導体回路１１１の表面に化合物１１２が付着する。この結果、化合物１１２が付着した部分以外から一様にエッチングが進行して、均一な凹凸が導体回路１１１の表面に形成される。このことにより、導体回路１１１と他の樹脂製の部材との密着強度が向上されて、両者の剥離の問題が回避される、と下記特許文献２には記載されている。
特開２００３−３２４２６３号公報 特開２００２−７６６１０号公報
しかしながら、上記特許文献２に記載された技術事項では、導体回路１１１がソルダーレジストから剥離してしまう問題があった。図１８（Ａ）は導体回路１１１の周辺部付近を示す断面図であり、図１８（Ｂ）は被覆層１１４（ソルダーレジスト）が導体回路１１１から剥離した状態を示す断面図である。
図１８（Ａ）を参照して、基板１１０の上面には導体回路１１１が形成されており、この導体回路１１１の端部（紙面上では右側の端部）は、電解メッキ法により形成されたメッキ膜１１２により被覆されている。更に、導体回路１１１および基板１１０の上面が被覆されるように、樹脂材料から成る被覆層１１４が形成されている。この被覆層１１４は、導体回路１１１の表面を被覆すると共に、部分的にメッキ膜１１２の表面も含めて被覆している。
図１８（Ｂ）を参照して、上記のように形成された被覆層１１４が乖離する現象を説明する。具体的には、上記したように、導体回路１１１と被覆層１１４とでは熱膨張係数が異なるので、温度変化に伴い両者の境界には熱ストレスが発生する。そしてこの熱ストレスは、被覆層１１４端部で大きい。この図を参照して説明すると被覆層１１４内部付近（紙面上では左側）に於ける上記熱ストレスの大きさＦ１は小さく、被覆層１１４端部での周辺部付近に於ける熱ストレスの大きさＦ２は比較的大きい。また、導体回路１１１の粗度は全ての領域に於いて略同一であるので、導体回路１１と被覆層１１４との密着強度も全面的に略同一である。
上記のことにより、基板１１０の周辺部に於いては、導体回路１１１と被覆層１１４との界面には、温度変化の度に大きな熱ストレスが加わる。結果的に、この領域に於いて、被覆層１１４が導体回路１１１から剥離してしまう問題が発生する。被覆層１１４が剥離してしまうと、両者の界面に容易に水分が侵入してしまい、耐湿性が劣化する。
本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、耐湿性が向上された基板およびその製造方法、回路装置およびその製造方法を提供することにある。
本発明の基板は、基材と、前記基材の一主面に形成されると共に接続部を有する配線と、前記接続部を除外して前記配線を被覆する被覆層と、を具備し、前記配線の前記接続部は、前記基材の上面に規定された一領域を囲むように配置され、前記一領域の周辺部に位置する前記配線の表面の凹凸の幅を、前記一領域の中心部に位置する前記配線の凹凸の幅よりも大きくすることを特徴とする。
本発明は、基板と、前記基板に実装された回路素子とを有する回路装置であり、前記基板は、基材と、前記基材の一主面に形成されると共に、前記回路素子と電気的に接続される接続部を有する配線と、前記接続部を除外して前記配線を被覆する被覆層と、を具備し、前記配線の前記接続部は、前記基材の前記一主面の一領域を囲むように配置され、前記一領域の周辺部に位置する前記配線の表面の凹凸の幅を、前記一領域の中心部に位置する前記配線の凹凸の幅よりも大きくすることを特徴とする。
本発明の基板および回路装置によれば、基板の周辺部に位置する配線表面の凹凸の幅を、基板の中心部に位置する配線表面よりも大きくしている。このことにより、基板の中心部に於いては、配線と被覆層との密着強度を向上させて両者の剥離を抑止することができる。更に、基板の周辺部に於いては、配線の表面凹凸の幅が比較的大きいため、熱ストレス（応力）が分散されて、被覆層の配線からの剥離が防止される。
また、本発明の製造方法によれば、上記構成の基板および回路装置を効率的に製造することができる。具体的には、配線の周辺部をエッチングする工程と、配線の中心部をエッチングする工程とで、性質の異なるエッチャントを使用することにより、周辺部に位置する配線の凹凸の幅を、中心部よりも大きくすることができる。換言すると、基板の中心部に位置する配線の表面の凹凸の幅を、周辺部のものよりも細かくすることができる。
更に、基板の上面全域を被覆するように形成された無電解メッキ膜を、電解メッキ処理を行う際のメッキ線として利用する場合がある。この様な場合、不要となる無電解メッキ膜を除去する工程と、周辺部に位置する配線の表面をエッチングする工程とを同一の工程で行うことができる。従って、配線の表面に粗度の変化をつけることによる工程数の増加が抑制される。
＜第１の実施の形態＞
図１から図５を参照して、先ず、本実施の形態の回路装置１０の構造を説明する。図１は回路装置１０の全体的な構造を示す図であり、図２は配線１４の粗度を示す図であり、図３は配線１４の表面の状態を撮影した画像であり、図４は配線表面とメッキ表面の状態を撮影した画像であり、図５は配線１４の他の構造を示す図である。
先ず、図１を参照して、回路装置１０の構造を説明する。図１（Ａ）は回路装置１０の断面図であり、図１（Ｂ）はその平面図である。ここで、図１（Ａ）は、図１（Ｂ）に示す平面図の代表的な断面図である。
回路装置１０は、内蔵される半導体素子１６よりも外形寸法が若干大きいサイズの樹脂封止型のＣＳＰである。回路装置１０の外観は直方体形状または立方体形状である。更に、回路装置１０は、内蔵される半導体素子１６と電気的に接続された接続電極３４が、基板２０の裏面にグリッド状に設けられるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）である。
尚、ＳＩＰ等でも可能であることから、接続電極の位置は、基板の周囲にリング状に配置されても良いし、ランダムに配置されても良い。
図１（Ａ）を参照して、回路装置１０は、配線１４が上面に設けられた基板２０と、基板２０に固着されて配線１４と電気的に接続された半導体素子１６と、半導体素子１６を覆うように基板２０の上面を被覆する封止樹脂２２とを主要に具備する。
基板２０は、基材１２と、基材１２の上面に形成された配線１４と、接続部となる領域を除外して配線１４を被覆する被覆層１８と、基材１２の下面に形成された裏面電極３２と、基材１２を貫通して配線１４と裏面電極３２とを接続する貫通電極３０とから成る。
基材１２は、ガラス繊維にエポキシ樹脂が含浸されたガラスエポキシ等であり、樹脂材料を主体とするインターポーザーである。基材１２は、上面および裏面に配線層が形成されると共に、製造工程に於いて半導体素子１６を機械的に支持する機能も有する。基材１２の材料としては、樹脂を主体とする材料以外も採用可能であり、例えば、セラミックまたはＳｉ等の無機材料から成る基板、銅やアルミニウム等の金属から成る金属基板等を基材１２の材料として採用することもできる。なお、金属基板が基材１２の材料として採用された場合は、基材１２の上面および下面は、樹脂等から成る絶縁層により被覆され、配線１４等と基材１２とが絶縁される。
配線１４は、銅やアルミニウム等の金属から成り、基材１２の上面に積層された厚みが２０μｍ〜５０μｍ程度の導電箔を選択的にエッチングすることにより所定形状に形成される。選択的なメッキ膜の被着により配線１４が形成されても良い。本実施の形態では、被覆層１８の開口部２４の周辺部に位置する配線１４の表面の凹凸の幅を、開口部２４の周辺部以外よりも大きくすることが特徴であるが、この特徴は後述する。更に、ここでは、基材１２の上面に単層の配線１４が形成されているが、絶縁層を介して積層された２層以上の多層の配線層が基材１２の上面または下面に形成されても良い。更に、下から上に絶縁層を介してパターンが積層されたクラッド構造等と、基板の構造は何でも良い。
図１（Ｂ）を参照して、配線１４は、第１接続部１４Ａ（接続部）と、第２接続部１４Ｂと、両接続部の間に細長く設けられた配線部１４Ｃとを含む。第１接続部１４Ａは、半導体素子１６（回路素子）と電気的に接続される部位であり、図では、一例として、基板２０の周辺部に沿って、半導体素子１６を取り囲むように複数個が形成されている。第２接続部１４Ｂは、下面に貫通電極３０が接続する部位であり、第１接続部１４Ａよりも回路基板２０の内側に位置している。そして、第１接続部１４Ａと第２接続部１４Ｂとは、両接続部よりも細長い配線部１４Ｃにより接続されている。配線１４をこの様な構成にすることにより、半導体素子１６の上面に密に列状に配置される電極を、基板２０の裏面にマトリックス状（行列状）に離間して形成される裏面電極３２として再配置させることができる。
基材１２の下面には、導電箔をエッチングして裏面電極３２が設けられている。上記した配線１４の構成により、裏面電極３２同士が離間する距離は、配線１４の第１接続部１４Ａ同士が離間する距離よりも長くなっている。
貫通電極３０は、所定箇所の基材１２を厚み方向に貫通して設けた貫通孔に銅などの金属をメッキ法等により埋め込むことで形成される。図１（Ｂ）を参照すると、各配線１４の第２接続部１４Ｂの下方に、貫通電極３０および裏面電極３２が設けられている。ここで、接続電極３４が形成される部分を除外して、裏面電極３２および基材１２の下面を被覆する被覆樹脂が設けられても良い。更にこの場合は、上面の配線１４と同じように、被覆層１８の開口部２４の周辺部に位置する裏面電極３２の表面の凹凸の幅を、被覆層１８の開口部周辺部以外に位置する裏面電極３２よりも大きくしても良い。
基材１２の上面は、接続部となる箇所を除外して配線１４が覆われるように被覆層１８により被覆されている。被覆層１８はエポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成り、被覆層１８が配線１４の上面を被覆する厚みは、例えば２０μｍから１００μｍ程度である。図１（Ｂ）を参照すると、各配線１４の第１接続部１４Ａが露出されるように、被覆層１８を部分的に除去して四角形状の開口部２４が設けられている。また、被覆層１８は、ソルダーレジストや、ＰＳＲ（Ｐｈｏｔｏ ｓｏｌｄｅｒ ｒｅｓｉｓｔ）とも称されている。尚、この被覆層は、基板の裏面に設けても良い。
半導体素子１６（回路素子）は基板２０の上面に固着されると共に、配線１４と電気的に接続されている。具体的には、半導体素子１６はフェイスアップにて基板２０に実装されており、その下面は絶縁性の接着剤を介して被覆層１８の上面に固着されている。尚、半導体素子の裏面がＧＮＤに固定される場合は、ロウ材または導電性ペースト等の導電性材料を介してアイランドに固定される。また、半導体素子１６の上面に形成された電極は、Ａｕ等からなる金属細線２６を経由して配線１４に接続されている。ここでは、フェイスアップにて実装される半導体素子１６が例示されているが、半導体素子１６はフェイスダウンで実装されても良い。この場合は、電極が下面になるように半導体素子１６が載置され、この電極に接続するバンプ状の電極を経由して、基板２０の上面に形成された配線１４と半導体素子１６が電気的に接続される。
ここでは、回路装置１０に内蔵される回路素子として半導体素子１６が採用されているが、他の回路素子が採用されても良い。具体的には、ＩＣ、ＬＳＩ、ディスクリート型のトランジスタ、ダイオード等の能動素子が回路素子として採用されても良い。更には、チップ抵抗、チップコンデンサ、センサ等の受動素子が回路素子として採用されても良い。更に、受動素子と能動素子とを複数個組み合わせて内部接続されたシステムが、回路装置１０の内部に構築されても良い（ＳＩＰ：Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）。この場合は、図１（Ａ）を参照して、半導体素子１６の隣にチップ抵抗等の受動素子が配置される。更に、半導体素子１６およびその周辺部（一領域）に、上記した構成の配線１４が形成される。
尚、この基板は、回路素子をただ載せたモジュール、基板全体を封止した回路装置に適用可能である。更にこの基板や回路装置に載せられる回路素子として半導体チップや受動素子が考えられる。しかもこれらの回路素子は、３次元的または平面的に設けられる。つまり３次元としては、複数の半導体チップがスタックされても良い。更には複数の半導体素子が平面配置されも良い。どちらにしても複数の回路素子が設けられてシステムが構成されるものである。
封止樹脂２２は、トランスファーモールドにより形成される熱硬化性樹脂またはインジェクションモールドにより形成される熱可塑性樹脂から成る。また、封止樹脂２２は、半導体素子１６、金属細線２６および基板２０の上面が覆われるように形成されている。更に、封止樹脂２２は、基材１２の上面、被覆層１８の上面、配線１４およびメッキ膜２８に接触している。
図１（Ｂ）を参照して、回路装置１０の構成を更に説明する。この図では、半導体素子１６と配線１４とを接続する金属細線２６が省略されている。
先ず、ここでは１つの半導体素子１６が基板２０の中央部付近に実装されている。そして、配線１４の第１接続部１４Ａは、この半導体素子１６を取り囲むように複数個が設けられている。第１接続部１４Ａは、半導体素子１６の上面に設けられた電極に対応して設けられている。
基板２０の上面は、略全面が被覆層１８により被覆されている。また、配線部１４の第１接続部１４Ａが露出されるように、被覆層１８を部分的に四角形状に除去して開口部２４が設けられている。開口部２４からは、配線１４の第１接続部１４Ａ、第１接続部１４Ａを被覆するメッキ膜２８、第１接続部１４Ａ付近の基材１２の上面が露出している。
配線１４は、基材１２の上面に複数個が設けられており、半導体素子１６の下方（基板２０の中心部付近）から基板２０の周辺部に向かって放射状に延在している。第２接続部１４Ｂは、第１接続部１４Ａよりも基板２０の内側の位置に形成されており、下方には貫通電極３０が接続している。多数の第２接続部１４Ｂは、半導体素子１６の下方に配置されるものと、半導体素子１６の外側の領域に配置されるものとに分類することができる。ここで、全ての第２接続部１４Ｂを半導体素子１６の下方に配置しても良い。
図２を参照して、配線１４の表面の粗度について説明する。図２（Ａ）は配線１４の第１接続部１４Ａおよびその付近の断面図であり、図２（Ｂ）はその平面図である。ここで、図２（Ａ）は、図２（Ｂ）に示す平面図の代表的な断面図である。
本実施の形態では、被覆層１８に形成された開口部２４の周辺部に位置する配線１４の表面の凹凸の幅を、被覆層１８に形成された開口部２４の周辺部以外に位置する配線１４の表面よりも大きくしている。逆の表現をすると、配線１４の表面は、開口部２４の周辺部以外の方が周辺部よりも凹凸の幅が小さい。このことにより、配線１４と、それを被覆する被覆層１８との熱サイクル負荷時の信頼性が向上する。即ち、被覆層１８の配線１４からの剥離が防止される。なお、ここで、配線１４の表面とは、配線１４の上面および側面であり、これらの面が被覆層１８により被覆されている。
図２（Ａ）を参照して、基材１２の上面には配線１４が形成されており、配線１４を被覆するように被覆層１８が形成されている。更に、被覆層１８の上面には半導体素子１６が固着されている。ここでは、配線１４の第１接続部１４Ａと配線部１４Ｃが示されており、配線部１４Ｃが被覆層１８により覆われており、第１接続部１４Ａは被覆層１８により覆われずに露出している。そして、第１接続部１４Ａの上面および側面はメッキ膜２８により被覆されている。このメッキ膜２８としては、例えばニッケル（Ｎｉ）と金（Ａｕ）とを順次成膜されたものが使用される。不図示ではあるが、メッキ膜２８の上面に金属細線の一端が接続され、金属細線の他端は半導体素子１６の上面に設けられた電極に接続される。
配線１４は、表面の凹凸の幅が比較的に小さい第１粗化領域３６と、この第１粗化領域３６よりも表面の凹凸の幅が大きい第２領域３８に分別することができる。第１粗化領域３６および第２粗化領域３８の表面凹凸の幅の調整は、これらの表面をエッチングする際に使用されるエッチャントを適切に選択することにより行うことができる。
第１粗化領域３６は、配線部１４Ｃの途中から基板２０の内側（紙面上では左側）の領域の配線１４が該当し、配線部１４Ｃの一部と第２接続部１４Ｂ（図１参照）とを含む。この第１粗化領域３６の表面では比較的細かな凹凸が形成され、表面の凸部の大きさは、例えば高さが１．２μｍであり、凸部間の幅が１．７μｍ程度である。第１粗化領域３６では、表面の鋭利な凹凸と被覆層１８との間にアンカー効果が発生するので、配線１４と被覆層１８との密着強度が向上する。更に、鋭利な凹凸が第１粗化領域３６の表面に形成されることで、この領域の配線１４の表面積が増大されて、配線１４と被覆層１８とが密着する面積が増大する。このことによっても、第１粗化領域３６にて、配線１４と被覆層１８との密着強度が向上されている。
第２粗化領域３８は、配線部１４Ｃの途中から基板２０の外側（紙面上では右側）の領域の配線１４が該当し、配線部１４Ｃの一部と第１接続部１４Ａとを含む。第２粗化領域３８の表面は、上記した第１粗化領域３６よりも表面の凹凸の幅は第１粗化領域３６よりも小さくない形状と成っている。具体的には、第２粗化領域３８の表面に形成される凸部の大きさは、例えば高さが０．８μｍであり、幅が２．４μｍ程度である。従って、第１粗化領域３６と比較すると、第２粗化領域３８の表面の凸部は、幅が広い形状となっている。
第２粗化領域３８の表面を上記構成にすることで、第２粗化領域３８に於ける配線１４と被覆層１８との剥離を防止することができる。具体的には、温度変化が生じた場合、樹脂から成る被覆層１８と金属材料である配線１４とでは熱膨張係数が異なるので、両者の境界面には熱ストレスが作用する。この熱ストレスは、配線１４の上面と被覆層１８との界面に沿って平行に作用する。更に、この熱ストレスは、基板２０の中央部では比較的に小さく、被覆層１８の開口部２４（図１参照）の周辺部付近に於いては比較的に大きい。言い換えると、本実施の形態では、開口部２４が基板２０の周辺部に形成されているため、基板２０の周辺部において熱ストレスが大きい。従って、熱ストレスに起因した両者の剥離が発生するときは、多くの場合に於いて被覆層１８の開口部２４近傍、すなわち基板２０の周辺部にて発生する。
本実施の形態では、基板２０の周辺部に位置する配線１４を上記のように第２粗化領域３８としている。このことにより、第２粗化領域３８では、配線１４の表面の凹凸の幅が大きいので熱ストレスの集中しやすい鋭角な形状がない。即ち、熱ストレスの集中が抑制される。このことにより、基板２０の周辺部における被覆層１８の配線１４からの剥離が防止される。
一方、基板２０の中心部に於いては、上記したように周辺部に対して熱応力が小さいため応力が集中しやすいが、アンカー効果の大きい凹凸の幅が小さい鋭角形状をとることで、配線１４の第１粗化領域３６と被覆層１８との間に大きなアンカー効果を発生させ、被覆層１８の配線１４からの剥離が防止する。
以上説明したように、本実施の形態では、基板２０の中心部と周辺部とで配線１４の表面凹凸の幅を異ならせることにより、大きな熱応力が配線１４と被覆層１８との境界面に作用しても、両者の剥離が防止されている。
また以下の効果もある。軽薄短小の傾向から、基板に設けられる配線の幅、配線同士の間隔をより小さくして、パターンの実装密度を向上させる必要がある。つまり配線の幅がより細くなっていく。そのとき、配線全域の表面粗度が粗化領域の状態であると、被覆層またはその上の封止樹脂との熱膨張係数の不一致により、図１８Ｂで示す応力が加わり、特に端子の付け根（首）の部分でボイドが発生し、電気抵抗の上昇の恐れがある。
これは、この付け根の部分に応力が集中し、そこに配線内の欠陥が集中するからである。しかし図２を見ると判るように、第２粗化領域３８が設けられ、応力が集中しない形状とすることでボイドの発生を抑制し、その分、信頼性を向上させることができる。
図３を参照して、配線１４の各領域を撮影した画像を説明する。図３（Ａ）は第１粗化領域３６における配線１４の表面の画像であり、図３（Ｂ）は第２粗化領域３８における配線１４の表面の画像であり、図３（Ｃ）は配線１４の第１粗化領域３６および第２粗化領域３８の両方を撮影した画像である。
図３（Ａ）および図３（Ｂ）を参照して、配線１４の第１粗化領域３６と第２粗化領域３８とを比較すると、第１粗化領域３６の表面の方が第２粗化領域３８の表面よりも、凹凸の度合いが大きいことが理解できる。即ち、第１粗化領域３６に形成される凸部は、第２粗化領域３８に形成される凸部よりも、高さが高く幅が狭い。この様に、第１粗化領域３６と第２粗化領域３８の表面の凹凸の度合いを異ならせることにより、上記した効果を得ることができる。この様な構成は、第１粗化領域３６と第２粗化領域３８とで、性質の異なるエッチャントでエッチングすることにより得ることができる。この事項の詳細は後述する。
図３（Ｃ）を参照して、この画像に示される配線の左側は第１粗化領域３６であり、右側は第２粗化領域３８である。この画像から、境界線が明確に出現するほどに、第１粗化領域３６と第２粗化領域３８との粗度は異なることが読み取れる。
更に、図２（Ｂ）を参照して、被覆層１８を除去して設けた開口部２４からは、メッキ膜２８と共に配線１４の第２粗化領域３８（導電材料）も露出している。そして、開口部２４から露出するメッキ膜２８および第２粗化領域３８は、封止樹脂２２（図１（Ａ）参照）により被覆されている。換言すると、被覆層１８は配線１４のみを被覆しており、メッキ膜２８は被覆層１８により覆われていない。このことにより、封止樹脂２２と配線１４との密着性を向上させることができる。具体的には、最表面が金から成るメッキ膜２８の表面は非常に滑らかである。一方、開口部２４からは配線１４の第２粗化領域３８が露出するが、この第２粗化領域３８は、メッキ膜２８の表面よりは粗い面となっている。
図４（Ａ）はメッキ膜２８の表面を撮影した画像であり、図４（Ｂ）は配線１４の代表的な表面を撮影した画像である。これらの図から、メッキ膜２８の表面よりも配線１４の表面の方が粗いことが読み取れる。従って、上記構成により、封止樹脂２２と他の部材（ここでは配線１４）との密着強度が向上される。
図５を参照して、配線１４と被覆層１８との他の関連構成を説明する。図５（Ａ）は配線１４の第１接続部１４Ａおよびその付近の断面図であり、図５（Ｂ）はその平面図である。
図５（Ａ）および図５（Ｂ）に示された構成は、図２を参照して述べたものと基本的には同一であり、相違点は、配線１４の表面およびメッキ膜２８の表面の一部が被覆層１８により被覆される点にある。
即ち、図５（Ａ）を参照して、被覆層１８は、不図示の第２接続部１４Ｂ、配線部１４Ｃおよび第１接続部１４Ａの一部を被覆すると共に、メッキ膜２８の一部を被覆している。換言すると、メッキ膜２８により被覆されていない配線１４の全ての表面が被覆層１８により覆われている。
図５（Ｂ）を参照すると、被覆層１８を除去して設けた開口部２４から露出するのは、第１接続部１４Ａを被覆するメッキ膜２８であり、配線１４自体は外部に露出しない。
この様な構成にすることで、配線１４が外部に露出しないので、配線１４の表面の酸化が抑制される。更に、第２粗化領域３８は、他の領域と比較と極めて細く形成されるが、この部分も被覆層１８により覆われるので、細い第２粗化領域３８の断線を防止することもできる。具体的には、第２粗化領域３８の幅は例えば３５μｍ程度であり、他の領域（第１粗化領域３６）の配線１４の幅は４５μｍ程度である。第２粗化領域３８の幅が細くなる理由は、後の製造方法の説明により明らかになるが、この部分が複数回エッチングされるからである。
更に、図５（Ａ）を参照して、被覆層１８でメッキ膜２８も含めて配線１４を覆うことにより、装置全体の耐湿性を向上させることができる。具体的には、被覆層１８により、配線１４およびメッキ膜２８の表面に加えて、両者の境界の段差部分も被覆されている。従って、このことにより、被覆層１８と配線１４との異種材料間の経路が長くなり、この分だけ耐湿性が向上される。
更に、図５（Ａ）を参照して、メッキ膜２８の終端部分の配線１４には、内側に窪む凹部４０が設けられている。具体的には、メッキ膜２８を配線１４の第１接続部１４Ａに被着させた後に、配線１４は全面的に薄くウェットエッチングされる。ウェットエッチングは、等方性にて進行するので、メッキ膜２８の終端部では、エッチングがメッキ膜２８側（紙面上では右側）に進行して凹部４０が形成される。そして、メッキ膜２８の端部がひさし状に突出する形となる。この凹部４０には、被覆層１８を構成する樹脂材料が充填される。凹部４０は、配線１４の上面および側面のメッキ膜２８の終端部に沿って設けられる。この構成により、配線１４の表面と被覆層１８との境界の経路が更に長くなるので、耐湿性が更に向上される。
＜第２の実施の形態＞
本実施の形態では、図６から図１５を参照して、上記構成の回路装置１０の製造方法を説明する。これらの各図に於いて、（Ａ）は断面図であり、（Ｂ）は平面図である。
図６を参照して、先ず、基材１２の主面に配線等が形成された基板２０を用意する。図６（Ａ）は本工程に於ける基板２０を示す断面図であり、図６（Ｂ）は基板２０を上方から見た平面図である。
図６（Ａ）を参照して、基材１２の上面には所定形状の配線１４が形成され、基材１２の裏面には裏面電極３２が形成され、両者を接続する貫通電極３０が基材１２を貫通して形成されている。
基材１２の材料等は上述した第１の実施の形態と同様であり、樹脂材料、無機材料または金属材料から成る。基材１２は、上面に配線１４が形成されて下面に裏面電極３２が形成されると共に、製造工程に於いて半導体素子１６を機械的に支持する機能も有する。
配線１４は、銅やアルミニウム等の金属から成り、基材１２の上面に貼着された厚みが２０μｍ〜５０μｍ程度の導電箔を選択的にエッチングすることにより形成される。ここでは、配線１４は、第１接続部１４Ａと、第２接続部１４Ｂと、両接続部の間に細長く設けられた配線部１４Ｃとを含む。図６（Ｂ）を参照して、配線１４は、基材１２の上面に複数個が設けられており、基板２０の中心部付近から周辺部に向かって放射状に延在している。平面的には、第１接続部１４Ａは、基板２０の側辺に沿って平行に複数個が配置されている。また、第２接続部１４Ｂは、第１接続部１４Ａよりも基板２０の内側の位置に形成されており、下方には貫通電極３０が接続している。
裏面電極３２は、配線１４と同様に、基材１２の裏面に貼着された導電箔をエッチングすることで所定形状に形成されている。図６（Ｂ）を参照すると、裏面電極３２は、基板２０の裏面にグリッド状に略等間隔に離間して配置されている。
貫通電極３０は、所定箇所の基材１２を厚み方向に貫通して設けた貫通孔に、銅などの金属をメッキ法等により埋め込むことで形成される。
図７を参照して、次に、基材１２の上面および配線１４の表面に、無電解メッキ膜４２を被着させる。
図７（Ａ）および図７（Ｂ）を参照して、本工程では、基材１２の上面、配線１４の表面（上面および両側面）に、例えば厚みが１μｍ程度のメッキ膜４２を無電解メッキ法により付着させる。導電材料である配線１４の表面にも無電解メッキ膜４２が付着され、絶縁材料である基材１２の上面にも無電解メッキ膜４２が付着される。無電解メッキ膜４２の材料としては、配線１４と同じ材料（例えば銅）でも良いし、他の金属材料でも良い。
本工程にて形成された無電解メッキ膜４２により、基板２０の上面に形成された全ての配線１４が短絡された状態となる。無電解メッキ膜４２は、後の工程にて電解メッキ膜を形成する際の給電用のメッキ線の如き作用を有する。
図８は、本工程により形成される電解メッキ膜４２を撮影した画像である。この図を参照すると、メッキ膜４２の表面は、第１粗化領域３６の表面（図３（Ａ）参照）や第２粗化領域３８の表面（図３（Ｂ）参照）よりも凹凸が細かいことが読み取られる。第２粗化領域３８では、図８に示す無電解メッキ膜４２の表面をエッチングし表面が平滑となった後に再度粗化処理を行なうことにより得られるので、第２粗化領域３８の表面は無電解メッキ膜４２よりも凹凸の幅が大きくなる。
図９を参照して、次に、無電解メッキ膜４２が形成された基板２０の上面を、エッチングレジスト４６により被覆する。 本工程では、先ず、樹脂材料から成るエッチングレジスト４６を基材１２の上面に薄く形成する。この様にすることで、基材１２および配線１４を被覆する無電解メッキ膜４２の表面がエッチングレジスト４６により全面的に被覆される。
更に、感光性のエッチングレジスト４６に選択的に光線を上方から照射させた後に、強アルカリの溶液をエッチングレジスト４６に接触させる。このことにより、感光されなかったエッチングレジスト４６が部分的に除去されて開口部４４が形成される。
図９（Ｂ）を参照して、上記方法により形成された開口部４４から、配線１４の第１接続部１４Ａとその周辺の基材１２の上面が露出されている。ここでは、開口部４４から露出される部位は無電解メッキ膜４２により全面的に被覆されている。
図１０を参照して、次に、エッチングレジスト４６の開口部４４からエッチングを行い、開口部４４から露出する無電解メッキ膜４２を除去する。
本工程では、エッチングレジスト４６を除去して設けた開口部４４からウェットエッチングを行う。このことにより、開口部４４から露出する無電解メッキ膜４２がエッチングされる。本工程では、開口部４４の内部に於いて、基材１２の上面を被覆する無電解メッキ膜４２が除去されるまでエッチングを行う。
図１０（Ｂ）を参照して、エッチングレジスト４６の開口部４４の内部では、基材１２の上面を被覆する無電解メッキ膜４２が除去されている。一方、開口部４４に露出する配線１４の第１接続部１４Ａも、本工程により表面がエッチングされる。
本工程のエッチングの目的は、電解メッキ処理を行う次工程にて、第１接続部１４Ａの表面のみにメッキ膜を付着させて、基材１２の上面にはメッキ膜を付着させないためである。基材１２の上面に次工程にて例えば金メッキ膜を付着させてしまうと、金メッキ膜が付着した部分の無電解メッキ膜４２が除去されずに残存してしまう虞がある。製品としては不必要な無電解メッキ膜４２が残存してしまうと、無電解メッキ膜４２を介して配線１４同士がショートしてしまう危険性がある。本実施の形態では、この様な危険性を排除するために、開口部４４を介したエッチングを行うことで、第１接続部１４Ａ付近の基材１２の上面を被覆する無電解メッキ膜４２を除去している。
また、本工程では、配線１４の材料が銅の場合は、配線銅（配線１４の材料：例えば圧延銅箔や電解銅）と無解銅（無電解メッキ膜４２）とのエッチングレートが大きいエッチャントが使用されてエッチングが行われる。即ち、配線１４よりも無電解メッキ膜４２の方をエッチングしやすいエッチャントが選択されて本工程は行われる。
更に本工程では、上記したように、開口部４４から露出する配線１４の第１接続部１４Ａの表面（第１接続部１４Ａの表面を被覆する無電解メッキ膜４２）がエッチングされる。換言すると、基板２０（一領域）の周辺部に位置する配線１４の表面をウェットエッチングしている。従って、本工程により、周辺部に位置する配線１４の表面はエッチングされて、その表面が平坦化される。そして、本工程にてエッチングの影響を受ける配線１４が、図２に示す第２粗化領域３８となる。
更に本工程では、平坦化に適したエッチャントが使用されてエッチングが行われる。具体的には、配線１４の表面には、配線１４を構成する結晶の表面と、この結晶同士の境界（粒界）が露出する。本工程では、結晶の表面と粒界とを一様（均一）に除去するエッチャントが使用される。このことにより、本工程でエッチング処理される配線１４の第１接続部１４Ａの表面はより平滑となる。
本工程が終了した後は、エッチングレジスト４６は基板２０から剥離されて除去される。
図１１を参照して、次に、次工程で電解メッキ処理を行うためのメッキレジスト４８を形成する。
図１１（Ａ）を参照して、基板２０の上面に全面的にメッキレジスト４８を形成した後に、露光現像処理を行って、メッキレジスト４８を部分的に除去する。このことにより、メッキ膜が形成される予定の第１接続部１４Ａの上面および側面が、開口部５０から外部に露出する。
図１１（Ｂ）を参照して、各々の配線１４の第１接続部１４Ａが露出されるようにメッキレジスト４８に開口部５０が設けられている。ここで、メッキレジスト４８に形成される開口部５０は、先回の工程にてエッチングレジスト４６に設けた開口部４４よりも小さい。即ち、先回の工程にてエッチングにより平坦化された部分の配線１４が、部分的にメッキレジスト４８の開口部５０から露出している。開口部５０から露出する部分の配線１４にメッキ膜が付着される。一方、先工程のエッチングにより平坦化されて且つ開口部５０から露出しない部分の配線１４が存在する。この部分は、図２（Ａ）を参照して、メッキ膜２８により覆われない第２粗化領域３８となる。図１２（Ａ）を参照すると、上面が無電解メッキ膜４２により覆われず、更に、開口部５０に露出しない部分の配線１４が、この部分（第２粗化領域３８）に該当する。
図１２を参照して、次に、メッキレジスト４８の開口部５０から露出する配線１４の表面に、電解メッキ法によりメッキ膜２８を付着させる。
図１２（Ａ）を参照して、本工程では、メッキレジスト４８に設けた開口部５０から露出する配線１４（第１接続部）にメッキ液を接触させて、無電解メッキ膜４２に電圧を印加することで、配線１４の表面に電解メッキ膜を形成している。ここでは、露出する配線１４の表面にニッケルから成る電解メッキ膜を被着させた後に、このニッケルから成る電解メッキ膜の上面に、金から成る電解メッキ膜を被着させている。
本工程では、開口部５０内部の基材１２の上面を除外して、基材１２の上面および配線１４を全面的に被覆する無電解メッキ膜４２を電極として用いて、電解メッキ処理が行われている。従って、従来では配線１４同士の間に電解メッキの為のメッキ線が形成されていたが、このメッキ線を不要にすることができるので、配線１４同士を接近させることができる。
図１２（Ｂ）を参照して、各開口部５０の内部では、配線１４の表面を覆うメッキ膜２８が形成されている。なお、開口部５０の内部に露出する基材１２に関しては、先工程にて基材１２の上面を被覆する無電解メッキ膜４２が除去されているので、この部分にはメッキ膜２８は被着されない。
本工程が終了した後に、メッキレジスト４８は、基板２０の上面から剥離されて除去される。図１３を参照して、メッキレジストを除去した後の基板２０の状態を示す。特に図１３（Ｂ）を参照して、開口部５０の内部を除いた基板２０の上面は、メッキ線として機能した無電解メッキ膜４２により被覆されている。
図１４を参照して、次に、電解メッキ処理の為に使用された無電解メッキ膜を全面的に除去する。
本工程では、エッチングレジストは基本的には使用せずに、基板２０の上面全域にエッチャントを接触させて、エッチングを行っている。そして、基材１２の上面を被覆する無電解メッキ膜が除去されるまでエッチングを連続して行っている。本工程により、基材１２の上面を被覆する無電解メッキ膜がエッチングされると共に、配線１４の全領域の表面がエッチングされる。
上記工程により、メッキ線として機能した無電解メッキ膜を除去することで、各配線１４は電気的に独立する。
本工程で使用するエッチャントは、先工程のエッチングにて使用されたエッチャントよりも選択性の強いものである。具体的には、本工程で使用されるエッチャントは、結晶の表面よりも粒界の方を優先的に除去するものである。ここで、配線１４及び、配線１４上の無電解メッキ膜４２の表面には、配線１４及び無電解メッキを構成する結晶の表面と、この結晶同士の境界（粒界）が露出する。そのため、配線１４を構成する結晶粒と比較して、無電解メッキ膜４２の結晶粒は細かい。
そのため、先回のエッチングの工程で平滑に無電解メッキ膜４２の除去が行われた第１接続部１４Ａ付近（周辺部）の配線１４の表面では、無電解メッキ膜４２と比較して大きな結晶粒が露出しており、本工程を経ても比較的凹凸の幅が大きな形状となっている。即ち、この部分は、複数回のエッチングが行われており、図２（Ａ）に示す第２粗化領域３８と成っている。
一方、図２（Ａ）を参照して、本工程のエッチングのみが行われる配線１４は、本工程のエッチング処理時に、表面に比較的結晶粒径の小さな無電解メッキ膜４２が存在しているため、表面の凹凸の幅が小さい第１粗化領域３６となっている。
図１５を参照して、次に、基板２０の上面を被覆層１８により被覆する。図１５（Ａ）は本工程における基板２０の断面図であり、図１５（Ｂ）は基板２０を上方から見た平面図である。
図１５（Ａ）および図１５（Ｂ）を参照して、先ず、基材１２の上面および配線１４が全面的に覆われるように樹脂から成る被覆層１８を形成する。次に、各配線１４の第１接続部１４Ａが露出するように、被覆層１８を除去して開口部２４を形成する。開口部２４から第１接続部１４Ａおよびメッキ膜２８が露出する。
ここでは、メッキ膜２８だけではなく配線１４を構成する金属材料が、開口部２４から外部に露出している。しかしながら、図５（Ａ）および、図５（Ｂ）に示されているように開口部２４の幅を狭めて、開口部２４からメッキ膜２８のみが外部に露出するようにしても良い。この場合は、配線１４を構成する金属材料は全面的に被覆層１８により覆われることになる。
以上の工程により、基板２０が製造される。また、図１に示されている回路装置１０を製造するには次の工程が必要になる。即ち、絶縁性の接着剤を介して半導体素子１６を基板２０に固着する工程、金属細線２６を介して半導体素子１６の電極と配線１４とを電気的に接続する工程、半導体素子１６および金属細線２６が封止されるように基板２０の上面に封止樹脂２２を形成する工程、裏面電極３２に半田から成る接続電極３４を溶着させる工程、等が必要とされる。
本発明の回路装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 （Ａ）−（Ｃ）は、本発明の回路装置に含まれる配線を撮影した画像である （Ａ）および（Ｂ）は、本発明の回路装置に含まれる配線を撮影した画像である 本発明の回路装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、電解メッキ膜の表面を撮影した画像である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 背景技術の回路装置を示す断面図である。 背景技術の回路装置を示す断面図である。 （Ａ）および（Ｂ）は、背景技術の回路装置を示す断面図である。
符号の説明
１０ 回路装置
１２ 基材
１４ 配線
１４Ａ 第１接続部
１４Ｂ 第２接続部
１４Ｃ 配線部
１６ 半導体素子
１８ 被覆層
２０ 基板
２２ 封止樹脂
２４ 開口部
２６ 金属細線
２８ メッキ膜
３０ 貫通電極
３２ 裏面電極
３４ 接続電極
３６ 第１粗化領域
３８ 第２粗化領域
４０ 凹部
４２ 無電解メッキ膜
４４ 開口部
４６ エッチングレジスト
４８ メッキレジスト
５０ 開口部

Claims (9)

  1. 基材の一主面上に、この基材の内側から外側に延在する配線部が形成され、
    前記配線部は、第１粗化領域と前記第１粗化領域よりも前記基材の外側の第２粗化領域とに分別され、
    前記第２粗化領域の表面の凹凸の幅は、前記第１粗化領域の凹凸の幅よりも大きく、
    前記配線部の前記第１粗化領域と前記第２粗化領域とが、前記配線部とは熱膨張係数が異なる被覆層で被覆されたことを特徴とする基板。
  2. 基材と、前記基材の一主面上に形成された配線と、
    を備え、
    前記配線は、第１接続部と、第２接続部と、前記第１接続部と前記第２接続部との間に設けられた配線部とを含み、
    前記第２接続部は、前記第１接続部よりも前記基材の内側に形成され、
    前記配線部は、第１粗化領域と前記第１粗化領域よりも前記基材の外側の第２粗化領域とに分別され、
    前記第２粗化領域の表面の凹凸の幅は、前記第１粗化領域の凹凸の幅よりも大きく、
    前記配線部の前記第１粗化領域と前記第２粗化領域とが、前記配線部とは熱膨張係数が異なる被覆層で被覆されたことを特徴とする基板。
  3. 前記配線は、前記基材上に複数設けられていることを特徴とする請求項２に記載の基板。
  4. 前記第１接続部は、メッキ膜により被覆され、このメッキ膜の端部が前記被覆層により被覆されることを特徴とする請求項２または３に記載の基板。
  5. 請求項２〜４のうちいずれか１項に記載の基板に実装され、前記配線に電気的に接続された回路素子を有することを特徴とする回路装置。
  6. 前記回路素子を封止する封止樹脂を更に備え、
    前記被覆層は前記配線の一部を露出させるとともに、
    前記封止樹脂は、前記被覆層から露出した前記配線の表面に接していることを特徴とする請求項５に記載の回路装置。
  7. 前記回路素子を封止する封止樹脂を更に備え、
    前記第１接続部は、その一部が前記メッキ膜に被覆されており、
    前記封止樹脂は、前記第１接続部および前記メッキ膜の表面に接していることを特徴とする請求項５に記載の回路装置。
  8. 基材の一主面上に、この基材の内側から外側に延在した配線部を形成する第１の工程と、
    前記配線部の途中から前記基材の内側の領域に、表面に凹凸を有する第１粗化領域を形成するとともに、前記第１粗化領域よりも前記基材の外側の領域に、前記第１粗化領域の凹凸の幅よりも大きな幅の凹凸を有する第２粗化領域を形成する第２の工程と、
    前記配線部の前記第１粗化領域と前記第２粗化領域とを、前記配線部とは熱膨張係数が異なる被覆層で被覆する第３の工程と、
    を備えたことを特徴とする基板の製造方法。
  9. 前記第２の工程は、前記第２粗化領域は第１エッチャントを用いてエッチングすることで凹凸を形成し、前記第１粗化領域は第２エッチャントを用いてエッチングすることで凹凸を形成するものであり、
    前記第１エッチャントは、前記第２エッチャントよりも、前記配線の表面を均一にエッチングさせる性質を有していることを特徴とする請求項８に記載の基板の製造方法。
JP2007094574A 2007-03-30 2007-03-30 基板およびその製造方法、回路装置およびその製造方法 Expired - Fee Related JP4498378B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007094574A JP4498378B2 (ja) 2007-03-30 2007-03-30 基板およびその製造方法、回路装置およびその製造方法
US12/058,040 US8258409B2 (en) 2007-03-30 2008-03-28 Circuit board and circuit device
CN2008100884666A CN101604675B (zh) 2007-03-30 2008-03-31 基板及其制造方法、电路装置及其制造方法
CN201110148119XA CN102281720A (zh) 2007-03-30 2008-03-31 基板及其制造方法、电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007094574A JP4498378B2 (ja) 2007-03-30 2007-03-30 基板およびその製造方法、回路装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010025584A Division JP5121857B2 (ja) 2010-02-08 2010-02-08 基板およびその製造方法、回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008252016A JP2008252016A (ja) 2008-10-16
JP4498378B2 true JP4498378B2 (ja) 2010-07-07

Family

ID=39792305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094574A Expired - Fee Related JP4498378B2 (ja) 2007-03-30 2007-03-30 基板およびその製造方法、回路装置およびその製造方法

Country Status (3)

Country Link
US (1) US8258409B2 (ja)
JP (1) JP4498378B2 (ja)
CN (2) CN102281720A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011146588A (ja) * 2010-01-15 2011-07-28 Dainippon Printing Co Ltd 電子部品内蔵配線板、電子部品内蔵配線板の製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
US9633924B1 (en) * 2015-12-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
JP2019096577A (ja) * 2017-11-28 2019-06-20 株式会社ジャパンディスプレイ 表示装置
CN108922981B (zh) 2018-07-19 2021-02-23 上海天马微电子有限公司 显示面板和显示装置
JP7382170B2 (ja) * 2019-08-02 2023-11-16 ローム株式会社 半導体装置
CN117015132A (zh) * 2022-04-28 2023-11-07 奥特斯奥地利科技与***技术有限公司 部件承载件、部件承载件的制造方法和金属迹线的用途

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222828A (ja) * 1994-12-12 1996-08-30 Ibiden Co Ltd プリント配線板及びその製造方法
JPH10340925A (ja) * 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004228364A (ja) * 2003-01-23 2004-08-12 Toyota Industries Corp 表面実装用電子部品の表面実装構造
JP2007043186A (ja) * 2006-09-21 2007-02-15 Ibiden Co Ltd プリント配線板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
EP1132961B1 (en) * 1991-07-24 2011-01-05 Denki Kagaku Kogyo Kabushiki Kaisha Method for producing a circuit substrate having a mounted semiconductor element
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP4521951B2 (ja) 2000-08-28 2010-08-11 イビデン株式会社 エッチング液
JP2003007921A (ja) 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003224230A (ja) 2002-01-30 2003-08-08 Sumitomo Metal Electronics Devices Inc プラスチックパッケージ及びその製造方法
JP2003324263A (ja) 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd プリント配線基板の製造方法
JP2006287034A (ja) 2005-04-01 2006-10-19 Shinko Electric Ind Co Ltd 電解めっきを利用した配線基板の製造方法
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222828A (ja) * 1994-12-12 1996-08-30 Ibiden Co Ltd プリント配線板及びその製造方法
JPH10340925A (ja) * 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004228364A (ja) * 2003-01-23 2004-08-12 Toyota Industries Corp 表面実装用電子部品の表面実装構造
JP2007043186A (ja) * 2006-09-21 2007-02-15 Ibiden Co Ltd プリント配線板及びその製造方法

Also Published As

Publication number Publication date
US20080236879A1 (en) 2008-10-02
CN101604675B (zh) 2011-07-27
CN102281720A (zh) 2011-12-14
US8258409B2 (en) 2012-09-04
JP2008252016A (ja) 2008-10-16
CN101604675A (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
TWI452661B (zh) 線路直接連接晶片之封裝結構
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2016192475A (ja) 部品内蔵基板および半導体モジュール
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2007317740A (ja) 配線基板及びその製造方法ならびに半導体装置
KR20050096851A (ko) 회로 장치 및 그 제조 방법
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP5942074B2 (ja) 配線基板
TW200936000A (en) Wire bonding substrate and fabrication thereof
JP2016039290A (ja) プリント配線板および半導体パッケージ
US20160353576A1 (en) Electronic component built-in substrate and electronic device
JP4759041B2 (ja) 電子部品内蔵型多層基板
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP2008198916A (ja) 半導体装置及びその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP5121857B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JP2016046509A (ja) プリント配線板および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20091002

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees