JP3868557B2 - Ｉｃ搭載用多層プリント配線板の製造方法 - Google Patents
Ｉｃ搭載用多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP3868557B2 JP3868557B2 JP28768296A JP28768296A JP3868557B2 JP 3868557 B2 JP3868557 B2 JP 3868557B2 JP 28768296 A JP28768296 A JP 28768296A JP 28768296 A JP28768296 A JP 28768296A JP 3868557 B2 JP3868557 B2 JP 3868557B2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- heat sink
- mounting
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、放熱用のヒートシンクを備えるＩＣ搭載用多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】
ＩＣの高周波数化に伴い、高誘電率のために信号伝搬速度の遅いセラミックスからなるＩＣパッケージの代替として、低誘電率で信号伝搬速度の早い樹脂製のプリント配線板からなるＩＣパッケージが多く用いられるようになっている。ここで、ＩＣの高周波数化に伴う発熱量の増大に対応するため、熱を効率的に逃がす金属製のヒートシンク板が、樹脂製ＩＣパッケージにて多く用いられている。また、係るＩＣパッケージにおいて、ＩＣへの電源線上のノイズを除去するためにチップコンデンサ等が取り付けられている。このチップコンデンサは、ＩＣの近傍に取り付けることがノイズ除去の目的から好ましい。
【０００３】
ところで、従来のＩＣ搭載用樹脂製多層プリント配線板にあっては、例えば、図９の工程（Ａ）に示すように、上下面に銅製の導体回路１１４の形成され中央に開口部１４０の穿設された複数の樹脂基板１１２Ａ、１１２Ｂ、１１２Ｃを積層して積層体１１２を形成する。そして、工程（Ｂ）に示すように、該積層体１１２のヒートシンクとの接続用の導体回路１１４ａの上に導電性接着剤７２をスクリーン印刷により塗布する。なお、ここで接着剤として導電性接着剤７２を用いるのは、ヒートシンク４６をＩＣのアースライン等に接続した際に、該導体回路１１４ａとの接続を取り得るようするためである。
【０００４】
更に、チップコンデンサ取り付け用の導体回路１１４ｂの上に半田ペースト７４を印刷する。その後、工程（Ｃ）に示すように、該接着剤７２の上にヒートシンク４６を載置し、半田ペースト７４の上にチップコンデンサ７６を載置する。最後に、該積層体１１２をリフロー炉を通して加熱することにより、工程（Ｄ）に示すように半田ペースト７４を溶融し、導体回路１１４ｂとチップコンデンサ７６とを接続していた。
【０００５】
【発明が解決しようとする課題】
ここで、上記製造方法に係るＩＣパッケージにおいて、ヒートシンク４６が脱落することがあった。この原因について検討した結果、本発明者は、上述した積層体１１２をリフロー炉を通して加熱する工程において、積層体にソリが発生していることにあるとの知見を得た。なお、ソリが発生する原因として、樹脂基板は、加熱された際に架橋が進み、一般的に均等に収縮すると見做されているが、各樹脂基板１１２Ａ、１１２Ｂ、１１２Ｃの導体回路１１４は、ＩＣを載置するヒートシンク４６に最も近い樹脂基板１１２Ａにおいて相対的に多く（密に）設けられ、ＩＣから最も近い樹脂基板１１２Ｃにおいて相対的に少なく（粗に）設けられており、該導体回路１１４が樹脂基板と収縮率が異なるためと本発明者は推測している。
【０００６】
本発明は、以上の経緯を鑑みてなされたものであり、その解決しようとする課題は、ヒートシンクを接着剤又は半田にて積層体側に強固に固定し得るＩＣ搭載用多層プリント配線板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係るＩＣ搭載用多層プリント配線板の製造方法は、開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の表面にヒートシンクを固定するＩＣ搭載用多層プリント配線板の製造方法であって、積層体を予備加熱し開口部の上端が押し上げられるようにソリを発生させた後、積層体にヒートシンク板及び部品を載置する工程と、積層体をさらに加熱して、ヒートシンク板及び部品を積層板へ固定する工程と、を含むことを要旨とする。
【０００８】
また、本発明に係るＩＣ搭載用多層プリント配線板の製造方法は、開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の表面にヒートシンクを固定するＩＣ搭載用多層プリント配線板の製造方法であって、積層体を予備加熱し開口部の上端が押し上げられるようにソリを発生させた後、積層体にヒートシンク板取り付け用の接着剤を塗布する工程と、積層体の配線上に部品取り付け用の半田を付ける工程と、積層体の半田上に部品を載置する工程と、積層体の接着剤にヒートシンク板を載置する工程と、積層体を加熱して、接着剤を硬化させヒートシンク板を固定してから、さらに積層体を加熱し半田を溶融させ部品を接続する工程と、を含むことを要旨とする。
【０００９】
さらに、本発明に係るＩＣ搭載用多層プリント配線板の製造方法は、開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の配線上にヒートシンク板を接続するＩＣ搭載用多層プリント配線板の製造方法であって、積層体を予備加熱し開口部の上端が押し上げられるようにソリを発生させた後、配線上に半田を付ける工程と、半田に部品及びヒートシンク板を載置する工程と、積層体を加熱して、半田を溶融させ部品及びヒートシンク板を配線上に接続する工程と、を含むことを要旨とする。
【００１４】
【発明の実施の形態】
次に本発明に係るＩＣ搭載用多層プリント配線板の製造方法の実施例を図面によって説明する。
図１の工程（Ａ）に示すように、ガラスエポキシ樹脂板１１ａの両面に銅箔１１ｂ、１１ｂをラミネートした銅張積層板１１から成る基板１２Ａ、１２Ｂ、１２Ｃを出発材料とし、両面の銅箔１１ｂを常法に従い、パターン状にエッチングすることにより、図１の工程（Ｂ）に示すように基板１２Ａ、１２Ｂ、１２Ｃの上下面に導体回路１４を形成する。この際に、基板１２Ｃの下面には、ヒートシンクとの接合部となる導体回路１４ａ、及び、チップコンデンサとの接合部となる導体回路１４ｂを形成する。
【００１５】
本実施態様では、基板１２Ａ、１２Ｂ、１２Ｃとしてエポキシ樹脂を浸漬したガラス繊維から成るプリプレグを積層して固めたガラスエポキシ樹脂の銅張積層板１１を用いるが、基板材料としては、ガラスビスマレイミドトリアジン樹脂、ガラスポリイミド樹脂等の基板やポリエチレンテレフタレート、ポリフェニルスルホン、ポイリミド等のフィルムや射出成形基板等を使用することができる。
【００１６】
また、導体回路の形成方法としては、テンティング法、半田剥離法、フルアディティブ法等の常法、予め電解銅めっき等で導体回路を形成し、接着剤やプリプレグに転写させる転写法等が用いることができる。
【００１７】
引き続き、図１の工程（Ｃ）に示すように、基板１２Ａ、１２Ｂ、１２Ｃの略中央部に金型パンチング加工によりＩＣ搭載用の開口部４０を設ける。この開口部４０の形成は、金型によるパンチング加工の他にエンドミルによる切削加工等により行なうことができる。また、開口部の穿設は、導体回路の形成前であっても形成後であっても良い。射出成形基板の場合には、射出成形の際に形成しておいてもよい。
【００１８】
次に、図２の工程（Ｄ）、図２の工程（Ｅ）に示すように基板１２Ａ、１２Ｂ、１２Ｃを、予め基板１２Ａ、１２Ｂ、１２Ｃの開口部４０に対応する開口部１８ａを設けた接着剤１８を介して貼り合わせる。即ち、基板１２Ａの上面に形成した導体回路１４と、基板１２Ｃの下面に形成した導体回路１４とをＩＣ搭載用多層プリント配線板の外層導体回路として露出させるように基板１２Ａ、１２Ｂ、１２Ｃを積層する。ここで、接着材としては接着シートを使用する。この接着剤１８には、予め接着剤を印刷し、開口部をパンチング加工等で形成した接着シート、又はプリプレグ等が使われる。望ましくは、基板と同材質のものがよく、ガラスエポキシ樹脂板１１ａには、ガラスエポキシを浸漬させたプリプレグが望ましい。また、接着剤が張り合わされる導体回路には、回路の凹凸に対してボイドをまき込むこと無く接着させる為、接着剤塗布又は張り合わせ前に予めソルダーレジスト２２７等の絶縁被膜により回路表面をレベリングすると、更に良好な接着が得られる。
【００１９】
次に、基板１２Ａ、１２Ｂ、１２Ｃを積層して成る積層体１２の所定位置にドリル孔明け加工により図２の工程（Ｆ）に示すようにスルーホール用貫通孔２０を設ける。その後、図３の工程（Ｇ）に示すように常法により積層体１２全体にめっき触媒を付けた後、無電解銅めっきして導体被膜２２を、０．１から５．０μｍ、好ましくは１μｍ付着する。そして、積層体１２の両面にドライフィルムレジストをラミネートした後、図３の工程（Ｈ）に示すように露光、現像によって開口部４０をめっきレジスト３０によりマスクし、図３の工程（Ｉ）に示すように貫通孔２０及び貫通孔２０の開口部の周囲に、銅めっき層２６を少なくとも５〜４０μｍ、好ましくは２０μｍ厚付けする。即ち、少なくともスルーホール用貫通孔２０内壁の導体被膜の厚さを５から４０μｍとしてスルーホール２４を完成する。この後、めっきレジスト３０を水酸化カリウム又は水酸化ナトリウム等により剥膜除去する。そして、図３の工程（Ｊ）に示すようにエッチングにより不要な導体被膜２２を除去する。なお、工程（Ｊ）では、積層体１２を上下反転させて示している点に注意されたい。
【００２０】
この方法では、スルーホール２４完成後に、開口部４０に設けられためっきレジスト３０を除去し、開口部４０内の導体被膜２２をエッチングにより除去する。その後、特願平６−２９３９０７号にてチオ硫酸ナトリウム等のチオ硫酸塩やチオシアン硫酸、あるいはシアン化合物等の表面処理によって開示されているように基板表面に残存しているめっき触媒も除去されるため、回路間（例えば、ボンディングパッド５０間）におけるめっき触媒の残存に起因する絶縁不良が起き難い。
【００２１】
引き続き、図４に示す工程（Ｋ）にて、積層体１２を２００°で１時間、加熱炉中で加熱することによりソリを発生させる。工程（Ｋ）の積層体１２のサークルＣで囲んだ開口部４０の拡大図を図６（Ｂ）に示す。ここで、図６（Ａ）は、上記加熱前の図４の工程（Ｊ）における開口部の拡大図、即ち、ソリを発生させる前の状態を示している。図６（Ｂ）に示すように、加熱により積層体１２は、開口部４０の上端が押し上げられるようにソリが加わる。ここで、ヒートシンク４６と導体回路１４ａを介して接触する基板１２Ｃの開口部４０側の位置（図６（Ｃ）参照）をｆとし、ヒートシンクの外端部と接触する位置をｈとして測定した結果、ソリ量Ｓ１は２０μｍであった。
【００２２】
このソリを予め発生させた後、図４の工程（Ｌ）に示すように、ＩＣと電気的に接続されるボンディングパッド５０、ヒートシンクが接続される導体回路１４ａ、チップコンデンサの実装部の導電回路１４ｂ等を除いてソルダーマスクレジスト３６で保護を行い、引き続き、ボンディングパッド５０上にニッケル−金めっき又は銀めっき（図示せず）を施す。これは、後述するようにＩＣ５２とボンディングパッド５０とを金又はアルミワイヤーでワイヤーボンディングする際の接続を容易にするためである。なお、ＴＡＢ実装やフリップチップ実装する場合には、半田めっきを施す。
【００２３】
次に、図４の工程（Ｍ）に示すように外部リ一ドピン４２をスルーホール２４に取り付ける。本実施態様では、ＩＣ搭載用多層プリント配線板をマザーボードに実装するに際して、スルーホール実装する。なお、スルーホール実装ではなく、表面実装する場合には、チップキャリアと同様に実装用パッドが基板の外周付近に配役される。また、マルチチップモジュールの様な形態を成す場合には、コネクター接続端子が設けられる。
【００２４】
更に、導体回路１４ａの上に、ヒートシンクを固定するための熱硬化性樹脂製接着剤７２をスクリーン印刷を塗布した後、チップコンデンサを固定する導体回路１４ｂの上、及び、スルーホール２４内に半田７４を印刷により塗布する。該接着剤７２は、エポキシ樹脂接着剤に銀ペーストを混入することによって導電性を持たせてある。その後、図５の工程（Ｎ）に示すように、該導体回路１４ａの上にヒートシンク４６を載置し、また、導体回路１４ｂの上にチップコンデンサ７６を載置する。ここで、工程（Ｎ）の開口部４０をサークルＣで囲んだ拡大図を図６（Ｃ）に示す。
【００２５】
引き続き、積層体１２をリフロー炉に通して加熱する。このリフロー炉では、最初の４乃至５分間を１５０〜１８０°Ｃにて加熱して、熱硬化性樹脂製接着剤７２を硬化させて導体回路１４ａの上にヒートシンク４６を固定し、最後の５乃至１０秒間にわたって２４０〜２５０°Ｃに加熱し、半田７４を溶融させ、チップコンデンサ７６と導体回路１４ｂとの接続を取る。加熱後の積層体を図５の工程（Ｏ）に示し、工程（Ｏ）の開口部４０をサークルＣで囲んだ拡大図を図６（Ｄ）に示す。
【００２６】
ここで、１５０〜１８０°Ｃに加熱して、熱硬化性樹脂製接着剤７２を硬化させ、導体回路１４ａにヒートシンク４６を固定させた後、２４０〜２５０°Ｃに加熱して半田７４を溶融させる際に、積層体１２に大きなソリが発生すると、硬化した接着剤７２がヒートシンク４６から剥離する。しかしながら、本実施態様では、上記図４の工程（Ｋ）に於いて加熱により予めソリを発生させてあるため、リフロー炉にて２４０〜２５０°Ｃに加熱した際に発生するソリが、最小に抑えられる。即ち、図６（Ｄ）に示すリフロー炉で２４０〜２５０°Ｃに加熱した後の積層体１２のソリ量Ｓ２は１８μｍであり、予備加熱にて２０μｍそった状態から２μｍしかそらなかった。このため、ヒートシンク４６を接着剤７２にて強固に固定することが可能となった。
【００２７】
なお、本実施態様ではヒートシンク４６として、銅板にニッケルめっき及び金めっき、または、ニッケルめっき及び白金めっきを施したものを用いている。ここで、銅板を用いる理由は、図１を参照して上述した積層体１２を構成する基板１２Ａ、１２Ｂ、１２Ｃが、該基板表面上の導体回路１４の剥離を防止するため、該導体回路１４を構成する銅箔の熱膨張率とほぼ等しいガラスエポキシ樹脂板を用いているため、該ガラスエポキシ樹脂板の熱膨張率（即ち、銅の熱膨張率）に等しい銅板を用いるのである。ここでは、銅板を用いているが、この代わりに放熱性の高いアルミニウム板、或いは、耐腐食性の高いステンレス板等を用いることができる。
【００２８】
引き続き、図５の工程（Ｐ）に示すように、銀ペーストを含み導電性を有するエポキシ樹脂接着剤５６にて、ヒートシンク４６上にＩＣ５２を固定する。ここで、ヒートシンク４６にＩＣ５２を接着する樹脂接着剤は、銀ペーストを混入することによって導電性を持たせると共に熱導電性を高めている。これにより、ＩＣとヒートシンク４６とを電気的に接続すると共に、ＩＣにて発生した熱を効率的にヒートシンク４６側に逃がす。なお、導電性エポキシ樹脂接着剤５６は、ヒートシンク４６へＩＣ５２のアースライン（図示せず）を接続し、樹脂接着剤７２を介して導体回路１４ａ側へ連結している。
【００２９】
その後、ＩＣ５２の入出力端子５２ａとボンディングパッド５０との間をボンディングワイヤー５４にて接続する。なお、図中に示さないが、ヒートシンク４６の下面にアルミニウム、或いは、銅製の放熱フィンが銀等を含む高熱伝導性の樹脂接着剤を介して取り付けられる。
【００３０】
次に、予備加熱により発生させるソリ量と、リフローの際に発生するソリ量との関係について実験を行った結果について、図７を参照して説明する。ここでは、予備加熱の際に種々の設定温度で所定時間加熱してから、上述したリフロー炉にて、最初の４乃至５分間１５０〜１８０°Ｃに加熱した後、５乃至１０秒間にわたって２４０〜２５０°Ｃで加熱した。図表中のソリ量としては、予備加熱後のソリ量と、リフロー炉での加熱後のソリ量との変化値を表している。即ち、予備加熱後のソリ量からリフロー炉での加熱後のソリ量を引いた値を示している。ここで、図６（Ｂ）、図６（Ｄ）に示すように、開口部４０が上方に上がるソリ量をプラス側に取り、反対に下方に下がるソリ量をマイナス側に取ってある。
【００３１】
図表中に示すように予備加熱を行わなかった２４個の積層体に対して試験を行ったところ、＋２〜＋４μｍのソリ量のものが２個あり、＋４〜＋６μｍのソリ量のものが７個あり、＋４〜＋８μｍのソリ量のものが１０個あり、＋８〜＋１０μｍのソリ量のものが４個あり、＋１０〜＋１２μｍのソリ量のものが１個あり、平均のソリ量は＋７．０μｍであった。これに対して、１５０°Ｃで１時間予備加熱した際の平均ソリ量は＋４．８μｍであった。また、１５０°Ｃで２時間予備加熱した際の平均ソリ量は＋２．４μｍであった。ここで、１５０°Ｃ以下で予備加熱を行った際には、予備加熱を行わなかった際のソリ量と変わらない値しか得ることができなかった。この試験から、１５０°Ｃ以上に加熱することにより、ソリを抑えれることが判明した。
【００３２】
また、１７５°Ｃで３０分予備加熱した際の平均ソリ量は−０．４μｍであり、１７５°Ｃで１時間予備加熱した際の平均ソリ量は＋０．６μｍであり、１７５°Ｃで２時間予備加熱した際の平均ソリ量は＋０．３μｍであった。即ち、１７５°Ｃにおいて最良の値を得ることができた。
【００３３】
更に、２００°Ｃで３０分予備加熱した際の平均ソリ量は−３．７μｍであり、２００°Ｃで１時間予備加熱した際の平均ソリ量は−１．７μｍであり、２００°Ｃで２時間予備加熱した際の平均ソリ量は−５．４μｍであった。ここで、２００°を越えて予備加熱を行った際には、予備加熱を行わないときと同様なソリ量になった。即ち、２００°Ｃ以下で加熱することで、ソリ量を抑えられることが判明した。
【００３４】
引き続き、本発明の第２実施態様について図８を参照して説明する。上述した第１実施態様では、ヒートシンクの取り付けに樹脂製接着剤を用いたが、この第２実施態様においては、半田を用いてヒートシンクを固定する。第２実施態様のＩＣ搭載用多層プリント配線板の製造方法のヒートシンク取り付け前の工程は、図１の工程（Ａ）から図３の工程（Ｊ）を参照して上述した第１実施態様と同様であるため図示及び説明を省略し、図８の工程図を参照して積層体１２への予備加熱から説明を開始する。
【００３５】
第１実施態様と同様にして、図８の工程（Ｋ）に於いて積層体１２を予備加熱することにより予めソリを発生させた後、所定部位にソルダーマスクレジスト３６を配設して保護を行う。その後、図８の工程（Ｍ）に示すように外部リ一ドピン４２をスルーホール２４に取り付ける。更に、ヒートシンクを固定する導体回路１４ａの上、チップコンデンサを固定する導体回路１４ｂの上、及び、スルーホール２４内に半田７４を印刷により塗布する。その後、図８の工程（Ｎ）に示すように、該導体回路１４ａの上にヒートシンク４６を載置し、また、導体回路１４ｂの上にチップコンデンサ７６を載置する。
【００３６】
引き続き、積層体１２をリフロー炉に通して加熱する。このリフロー炉では、最初の４乃至５分において１５０〜１８０°Ｃに加熱した後、５乃至１０秒間２４０〜２５０°Ｃで加熱して、半田７４を溶融させ、ヒートシンク４６と導体回路１４ａ、及び、チップコンデンサ７６と導体回路１４ｂとの接続を取る。加熱後の積層体を図８の工程（Ｏ）に示す。
【００３７】
ここで、リフロー炉にて１５０〜１８０°Ｃに加熱した後、２４０〜２５０°Ｃに加熱して半田７４を溶融させる際に、積層体１２に大きなソリが発生すると、半田に含まれるフラックスが気化して気泡が発生し、半田が脆くなってヒートシンク４６が導体回路１４ａから剥離し易くなる。しかしながら、本実施態様では、上記図８の工程（Ｋ）に於いて加熱により予めソリを発生させているため、リフロー炉にて２４０〜２５０°Ｃに加熱した際に発生するソリを最小に抑えられる。このため、ヒートシンク４６を半田７４にて強固に固定することができた。
【００３８】
以上説明した実施態様では、導電性接着剤又は半田を用い、ＩＣを載置するヒートシンク４６と導電回路１４ａとを電気的に接続させた。ここで、予備加熱を行うことでリフローの際のソリを抑える方法は、導電性を有しない接着剤或いは封止材として半田を用いて、ヒートシンク４６と導電回路１４ａとを電気的に接続させることなく固定する場合にも好適に用いることができる。また、第１実施態様では、ヒートシンクの固定に熱硬化性樹脂接着材を用いたが、本発明の製造方法では、非熱硬化性樹脂接着材を用いることも可能である。
【００３９】
【発明の効果】
以上説明したように、本発明に係るＩＣ搭載用多層プリント配線板においては、ヒートシンク板を接着剤又は半田にて積層体側へ強固に固定することができる。
【図面の簡単な説明】
【図１】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図２】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図３】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図４】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図５】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図６】図６（Ａ）は図３の工程（Ｊ）におけるサークルＣの拡大図、図６（Ｂ）は図４の工程（Ｋ）におけるサークルＣの拡大図、図６（Ｃ）は図５の工程（Ｎ）におけるサークルＣの拡大図、図６（Ｄ）は図５の工程（Ｏ）におけるサークルＣの拡大図である。
【図７】予備加熱を行った際のソリ量を示す図表である。
【図８】本発明の第２実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図９】従来技術に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【符号の説明】
１２ 積層体
１２Ａ、１２Ｂ、１２Ｃ 基板
１４ａ、１４ｂ 導体回路
４０ 開口部
４６ ヒートシンク
５０ ボンディングパッド
５２ ＩＣ
７２ 樹脂接着剤
７４ 半田
７６ チップコンデンサ
【発明の属する技術分野】
本発明は、放熱用のヒートシンクを備えるＩＣ搭載用多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】
ＩＣの高周波数化に伴い、高誘電率のために信号伝搬速度の遅いセラミックスからなるＩＣパッケージの代替として、低誘電率で信号伝搬速度の早い樹脂製のプリント配線板からなるＩＣパッケージが多く用いられるようになっている。ここで、ＩＣの高周波数化に伴う発熱量の増大に対応するため、熱を効率的に逃がす金属製のヒートシンク板が、樹脂製ＩＣパッケージにて多く用いられている。また、係るＩＣパッケージにおいて、ＩＣへの電源線上のノイズを除去するためにチップコンデンサ等が取り付けられている。このチップコンデンサは、ＩＣの近傍に取り付けることがノイズ除去の目的から好ましい。
【０００３】
ところで、従来のＩＣ搭載用樹脂製多層プリント配線板にあっては、例えば、図９の工程（Ａ）に示すように、上下面に銅製の導体回路１１４の形成され中央に開口部１４０の穿設された複数の樹脂基板１１２Ａ、１１２Ｂ、１１２Ｃを積層して積層体１１２を形成する。そして、工程（Ｂ）に示すように、該積層体１１２のヒートシンクとの接続用の導体回路１１４ａの上に導電性接着剤７２をスクリーン印刷により塗布する。なお、ここで接着剤として導電性接着剤７２を用いるのは、ヒートシンク４６をＩＣのアースライン等に接続した際に、該導体回路１１４ａとの接続を取り得るようするためである。
【０００４】
更に、チップコンデンサ取り付け用の導体回路１１４ｂの上に半田ペースト７４を印刷する。その後、工程（Ｃ）に示すように、該接着剤７２の上にヒートシンク４６を載置し、半田ペースト７４の上にチップコンデンサ７６を載置する。最後に、該積層体１１２をリフロー炉を通して加熱することにより、工程（Ｄ）に示すように半田ペースト７４を溶融し、導体回路１１４ｂとチップコンデンサ７６とを接続していた。
【０００５】
【発明が解決しようとする課題】
ここで、上記製造方法に係るＩＣパッケージにおいて、ヒートシンク４６が脱落することがあった。この原因について検討した結果、本発明者は、上述した積層体１１２をリフロー炉を通して加熱する工程において、積層体にソリが発生していることにあるとの知見を得た。なお、ソリが発生する原因として、樹脂基板は、加熱された際に架橋が進み、一般的に均等に収縮すると見做されているが、各樹脂基板１１２Ａ、１１２Ｂ、１１２Ｃの導体回路１１４は、ＩＣを載置するヒートシンク４６に最も近い樹脂基板１１２Ａにおいて相対的に多く（密に）設けられ、ＩＣから最も近い樹脂基板１１２Ｃにおいて相対的に少なく（粗に）設けられており、該導体回路１１４が樹脂基板と収縮率が異なるためと本発明者は推測している。
【０００６】
本発明は、以上の経緯を鑑みてなされたものであり、その解決しようとする課題は、ヒートシンクを接着剤又は半田にて積層体側に強固に固定し得るＩＣ搭載用多層プリント配線板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係るＩＣ搭載用多層プリント配線板の製造方法は、開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の表面にヒートシンクを固定するＩＣ搭載用多層プリント配線板の製造方法であって、積層体を予備加熱し開口部の上端が押し上げられるようにソリを発生させた後、積層体にヒートシンク板及び部品を載置する工程と、積層体をさらに加熱して、ヒートシンク板及び部品を積層板へ固定する工程と、を含むことを要旨とする。
【０００８】
また、本発明に係るＩＣ搭載用多層プリント配線板の製造方法は、開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の表面にヒートシンクを固定するＩＣ搭載用多層プリント配線板の製造方法であって、積層体を予備加熱し開口部の上端が押し上げられるようにソリを発生させた後、積層体にヒートシンク板取り付け用の接着剤を塗布する工程と、積層体の配線上に部品取り付け用の半田を付ける工程と、積層体の半田上に部品を載置する工程と、積層体の接着剤にヒートシンク板を載置する工程と、積層体を加熱して、接着剤を硬化させヒートシンク板を固定してから、さらに積層体を加熱し半田を溶融させ部品を接続する工程と、を含むことを要旨とする。
【０００９】
さらに、本発明に係るＩＣ搭載用多層プリント配線板の製造方法は、開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の配線上にヒートシンク板を接続するＩＣ搭載用多層プリント配線板の製造方法であって、積層体を予備加熱し開口部の上端が押し上げられるようにソリを発生させた後、配線上に半田を付ける工程と、半田に部品及びヒートシンク板を載置する工程と、積層体を加熱して、半田を溶融させ部品及びヒートシンク板を配線上に接続する工程と、を含むことを要旨とする。
【００１４】
【発明の実施の形態】
次に本発明に係るＩＣ搭載用多層プリント配線板の製造方法の実施例を図面によって説明する。
図１の工程（Ａ）に示すように、ガラスエポキシ樹脂板１１ａの両面に銅箔１１ｂ、１１ｂをラミネートした銅張積層板１１から成る基板１２Ａ、１２Ｂ、１２Ｃを出発材料とし、両面の銅箔１１ｂを常法に従い、パターン状にエッチングすることにより、図１の工程（Ｂ）に示すように基板１２Ａ、１２Ｂ、１２Ｃの上下面に導体回路１４を形成する。この際に、基板１２Ｃの下面には、ヒートシンクとの接合部となる導体回路１４ａ、及び、チップコンデンサとの接合部となる導体回路１４ｂを形成する。
【００１５】
本実施態様では、基板１２Ａ、１２Ｂ、１２Ｃとしてエポキシ樹脂を浸漬したガラス繊維から成るプリプレグを積層して固めたガラスエポキシ樹脂の銅張積層板１１を用いるが、基板材料としては、ガラスビスマレイミドトリアジン樹脂、ガラスポリイミド樹脂等の基板やポリエチレンテレフタレート、ポリフェニルスルホン、ポイリミド等のフィルムや射出成形基板等を使用することができる。
【００１６】
また、導体回路の形成方法としては、テンティング法、半田剥離法、フルアディティブ法等の常法、予め電解銅めっき等で導体回路を形成し、接着剤やプリプレグに転写させる転写法等が用いることができる。
【００１７】
引き続き、図１の工程（Ｃ）に示すように、基板１２Ａ、１２Ｂ、１２Ｃの略中央部に金型パンチング加工によりＩＣ搭載用の開口部４０を設ける。この開口部４０の形成は、金型によるパンチング加工の他にエンドミルによる切削加工等により行なうことができる。また、開口部の穿設は、導体回路の形成前であっても形成後であっても良い。射出成形基板の場合には、射出成形の際に形成しておいてもよい。
【００１８】
次に、図２の工程（Ｄ）、図２の工程（Ｅ）に示すように基板１２Ａ、１２Ｂ、１２Ｃを、予め基板１２Ａ、１２Ｂ、１２Ｃの開口部４０に対応する開口部１８ａを設けた接着剤１８を介して貼り合わせる。即ち、基板１２Ａの上面に形成した導体回路１４と、基板１２Ｃの下面に形成した導体回路１４とをＩＣ搭載用多層プリント配線板の外層導体回路として露出させるように基板１２Ａ、１２Ｂ、１２Ｃを積層する。ここで、接着材としては接着シートを使用する。この接着剤１８には、予め接着剤を印刷し、開口部をパンチング加工等で形成した接着シート、又はプリプレグ等が使われる。望ましくは、基板と同材質のものがよく、ガラスエポキシ樹脂板１１ａには、ガラスエポキシを浸漬させたプリプレグが望ましい。また、接着剤が張り合わされる導体回路には、回路の凹凸に対してボイドをまき込むこと無く接着させる為、接着剤塗布又は張り合わせ前に予めソルダーレジスト２２７等の絶縁被膜により回路表面をレベリングすると、更に良好な接着が得られる。
【００１９】
次に、基板１２Ａ、１２Ｂ、１２Ｃを積層して成る積層体１２の所定位置にドリル孔明け加工により図２の工程（Ｆ）に示すようにスルーホール用貫通孔２０を設ける。その後、図３の工程（Ｇ）に示すように常法により積層体１２全体にめっき触媒を付けた後、無電解銅めっきして導体被膜２２を、０．１から５．０μｍ、好ましくは１μｍ付着する。そして、積層体１２の両面にドライフィルムレジストをラミネートした後、図３の工程（Ｈ）に示すように露光、現像によって開口部４０をめっきレジスト３０によりマスクし、図３の工程（Ｉ）に示すように貫通孔２０及び貫通孔２０の開口部の周囲に、銅めっき層２６を少なくとも５〜４０μｍ、好ましくは２０μｍ厚付けする。即ち、少なくともスルーホール用貫通孔２０内壁の導体被膜の厚さを５から４０μｍとしてスルーホール２４を完成する。この後、めっきレジスト３０を水酸化カリウム又は水酸化ナトリウム等により剥膜除去する。そして、図３の工程（Ｊ）に示すようにエッチングにより不要な導体被膜２２を除去する。なお、工程（Ｊ）では、積層体１２を上下反転させて示している点に注意されたい。
【００２０】
この方法では、スルーホール２４完成後に、開口部４０に設けられためっきレジスト３０を除去し、開口部４０内の導体被膜２２をエッチングにより除去する。その後、特願平６−２９３９０７号にてチオ硫酸ナトリウム等のチオ硫酸塩やチオシアン硫酸、あるいはシアン化合物等の表面処理によって開示されているように基板表面に残存しているめっき触媒も除去されるため、回路間（例えば、ボンディングパッド５０間）におけるめっき触媒の残存に起因する絶縁不良が起き難い。
【００２１】
引き続き、図４に示す工程（Ｋ）にて、積層体１２を２００°で１時間、加熱炉中で加熱することによりソリを発生させる。工程（Ｋ）の積層体１２のサークルＣで囲んだ開口部４０の拡大図を図６（Ｂ）に示す。ここで、図６（Ａ）は、上記加熱前の図４の工程（Ｊ）における開口部の拡大図、即ち、ソリを発生させる前の状態を示している。図６（Ｂ）に示すように、加熱により積層体１２は、開口部４０の上端が押し上げられるようにソリが加わる。ここで、ヒートシンク４６と導体回路１４ａを介して接触する基板１２Ｃの開口部４０側の位置（図６（Ｃ）参照）をｆとし、ヒートシンクの外端部と接触する位置をｈとして測定した結果、ソリ量Ｓ１は２０μｍであった。
【００２２】
このソリを予め発生させた後、図４の工程（Ｌ）に示すように、ＩＣと電気的に接続されるボンディングパッド５０、ヒートシンクが接続される導体回路１４ａ、チップコンデンサの実装部の導電回路１４ｂ等を除いてソルダーマスクレジスト３６で保護を行い、引き続き、ボンディングパッド５０上にニッケル−金めっき又は銀めっき（図示せず）を施す。これは、後述するようにＩＣ５２とボンディングパッド５０とを金又はアルミワイヤーでワイヤーボンディングする際の接続を容易にするためである。なお、ＴＡＢ実装やフリップチップ実装する場合には、半田めっきを施す。
【００２３】
次に、図４の工程（Ｍ）に示すように外部リ一ドピン４２をスルーホール２４に取り付ける。本実施態様では、ＩＣ搭載用多層プリント配線板をマザーボードに実装するに際して、スルーホール実装する。なお、スルーホール実装ではなく、表面実装する場合には、チップキャリアと同様に実装用パッドが基板の外周付近に配役される。また、マルチチップモジュールの様な形態を成す場合には、コネクター接続端子が設けられる。
【００２４】
更に、導体回路１４ａの上に、ヒートシンクを固定するための熱硬化性樹脂製接着剤７２をスクリーン印刷を塗布した後、チップコンデンサを固定する導体回路１４ｂの上、及び、スルーホール２４内に半田７４を印刷により塗布する。該接着剤７２は、エポキシ樹脂接着剤に銀ペーストを混入することによって導電性を持たせてある。その後、図５の工程（Ｎ）に示すように、該導体回路１４ａの上にヒートシンク４６を載置し、また、導体回路１４ｂの上にチップコンデンサ７６を載置する。ここで、工程（Ｎ）の開口部４０をサークルＣで囲んだ拡大図を図６（Ｃ）に示す。
【００２５】
引き続き、積層体１２をリフロー炉に通して加熱する。このリフロー炉では、最初の４乃至５分間を１５０〜１８０°Ｃにて加熱して、熱硬化性樹脂製接着剤７２を硬化させて導体回路１４ａの上にヒートシンク４６を固定し、最後の５乃至１０秒間にわたって２４０〜２５０°Ｃに加熱し、半田７４を溶融させ、チップコンデンサ７６と導体回路１４ｂとの接続を取る。加熱後の積層体を図５の工程（Ｏ）に示し、工程（Ｏ）の開口部４０をサークルＣで囲んだ拡大図を図６（Ｄ）に示す。
【００２６】
ここで、１５０〜１８０°Ｃに加熱して、熱硬化性樹脂製接着剤７２を硬化させ、導体回路１４ａにヒートシンク４６を固定させた後、２４０〜２５０°Ｃに加熱して半田７４を溶融させる際に、積層体１２に大きなソリが発生すると、硬化した接着剤７２がヒートシンク４６から剥離する。しかしながら、本実施態様では、上記図４の工程（Ｋ）に於いて加熱により予めソリを発生させてあるため、リフロー炉にて２４０〜２５０°Ｃに加熱した際に発生するソリが、最小に抑えられる。即ち、図６（Ｄ）に示すリフロー炉で２４０〜２５０°Ｃに加熱した後の積層体１２のソリ量Ｓ２は１８μｍであり、予備加熱にて２０μｍそった状態から２μｍしかそらなかった。このため、ヒートシンク４６を接着剤７２にて強固に固定することが可能となった。
【００２７】
なお、本実施態様ではヒートシンク４６として、銅板にニッケルめっき及び金めっき、または、ニッケルめっき及び白金めっきを施したものを用いている。ここで、銅板を用いる理由は、図１を参照して上述した積層体１２を構成する基板１２Ａ、１２Ｂ、１２Ｃが、該基板表面上の導体回路１４の剥離を防止するため、該導体回路１４を構成する銅箔の熱膨張率とほぼ等しいガラスエポキシ樹脂板を用いているため、該ガラスエポキシ樹脂板の熱膨張率（即ち、銅の熱膨張率）に等しい銅板を用いるのである。ここでは、銅板を用いているが、この代わりに放熱性の高いアルミニウム板、或いは、耐腐食性の高いステンレス板等を用いることができる。
【００２８】
引き続き、図５の工程（Ｐ）に示すように、銀ペーストを含み導電性を有するエポキシ樹脂接着剤５６にて、ヒートシンク４６上にＩＣ５２を固定する。ここで、ヒートシンク４６にＩＣ５２を接着する樹脂接着剤は、銀ペーストを混入することによって導電性を持たせると共に熱導電性を高めている。これにより、ＩＣとヒートシンク４６とを電気的に接続すると共に、ＩＣにて発生した熱を効率的にヒートシンク４６側に逃がす。なお、導電性エポキシ樹脂接着剤５６は、ヒートシンク４６へＩＣ５２のアースライン（図示せず）を接続し、樹脂接着剤７２を介して導体回路１４ａ側へ連結している。
【００２９】
その後、ＩＣ５２の入出力端子５２ａとボンディングパッド５０との間をボンディングワイヤー５４にて接続する。なお、図中に示さないが、ヒートシンク４６の下面にアルミニウム、或いは、銅製の放熱フィンが銀等を含む高熱伝導性の樹脂接着剤を介して取り付けられる。
【００３０】
次に、予備加熱により発生させるソリ量と、リフローの際に発生するソリ量との関係について実験を行った結果について、図７を参照して説明する。ここでは、予備加熱の際に種々の設定温度で所定時間加熱してから、上述したリフロー炉にて、最初の４乃至５分間１５０〜１８０°Ｃに加熱した後、５乃至１０秒間にわたって２４０〜２５０°Ｃで加熱した。図表中のソリ量としては、予備加熱後のソリ量と、リフロー炉での加熱後のソリ量との変化値を表している。即ち、予備加熱後のソリ量からリフロー炉での加熱後のソリ量を引いた値を示している。ここで、図６（Ｂ）、図６（Ｄ）に示すように、開口部４０が上方に上がるソリ量をプラス側に取り、反対に下方に下がるソリ量をマイナス側に取ってある。
【００３１】
図表中に示すように予備加熱を行わなかった２４個の積層体に対して試験を行ったところ、＋２〜＋４μｍのソリ量のものが２個あり、＋４〜＋６μｍのソリ量のものが７個あり、＋４〜＋８μｍのソリ量のものが１０個あり、＋８〜＋１０μｍのソリ量のものが４個あり、＋１０〜＋１２μｍのソリ量のものが１個あり、平均のソリ量は＋７．０μｍであった。これに対して、１５０°Ｃで１時間予備加熱した際の平均ソリ量は＋４．８μｍであった。また、１５０°Ｃで２時間予備加熱した際の平均ソリ量は＋２．４μｍであった。ここで、１５０°Ｃ以下で予備加熱を行った際には、予備加熱を行わなかった際のソリ量と変わらない値しか得ることができなかった。この試験から、１５０°Ｃ以上に加熱することにより、ソリを抑えれることが判明した。
【００３２】
また、１７５°Ｃで３０分予備加熱した際の平均ソリ量は−０．４μｍであり、１７５°Ｃで１時間予備加熱した際の平均ソリ量は＋０．６μｍであり、１７５°Ｃで２時間予備加熱した際の平均ソリ量は＋０．３μｍであった。即ち、１７５°Ｃにおいて最良の値を得ることができた。
【００３３】
更に、２００°Ｃで３０分予備加熱した際の平均ソリ量は−３．７μｍであり、２００°Ｃで１時間予備加熱した際の平均ソリ量は−１．７μｍであり、２００°Ｃで２時間予備加熱した際の平均ソリ量は−５．４μｍであった。ここで、２００°を越えて予備加熱を行った際には、予備加熱を行わないときと同様なソリ量になった。即ち、２００°Ｃ以下で加熱することで、ソリ量を抑えられることが判明した。
【００３４】
引き続き、本発明の第２実施態様について図８を参照して説明する。上述した第１実施態様では、ヒートシンクの取り付けに樹脂製接着剤を用いたが、この第２実施態様においては、半田を用いてヒートシンクを固定する。第２実施態様のＩＣ搭載用多層プリント配線板の製造方法のヒートシンク取り付け前の工程は、図１の工程（Ａ）から図３の工程（Ｊ）を参照して上述した第１実施態様と同様であるため図示及び説明を省略し、図８の工程図を参照して積層体１２への予備加熱から説明を開始する。
【００３５】
第１実施態様と同様にして、図８の工程（Ｋ）に於いて積層体１２を予備加熱することにより予めソリを発生させた後、所定部位にソルダーマスクレジスト３６を配設して保護を行う。その後、図８の工程（Ｍ）に示すように外部リ一ドピン４２をスルーホール２４に取り付ける。更に、ヒートシンクを固定する導体回路１４ａの上、チップコンデンサを固定する導体回路１４ｂの上、及び、スルーホール２４内に半田７４を印刷により塗布する。その後、図８の工程（Ｎ）に示すように、該導体回路１４ａの上にヒートシンク４６を載置し、また、導体回路１４ｂの上にチップコンデンサ７６を載置する。
【００３６】
引き続き、積層体１２をリフロー炉に通して加熱する。このリフロー炉では、最初の４乃至５分において１５０〜１８０°Ｃに加熱した後、５乃至１０秒間２４０〜２５０°Ｃで加熱して、半田７４を溶融させ、ヒートシンク４６と導体回路１４ａ、及び、チップコンデンサ７６と導体回路１４ｂとの接続を取る。加熱後の積層体を図８の工程（Ｏ）に示す。
【００３７】
ここで、リフロー炉にて１５０〜１８０°Ｃに加熱した後、２４０〜２５０°Ｃに加熱して半田７４を溶融させる際に、積層体１２に大きなソリが発生すると、半田に含まれるフラックスが気化して気泡が発生し、半田が脆くなってヒートシンク４６が導体回路１４ａから剥離し易くなる。しかしながら、本実施態様では、上記図８の工程（Ｋ）に於いて加熱により予めソリを発生させているため、リフロー炉にて２４０〜２５０°Ｃに加熱した際に発生するソリを最小に抑えられる。このため、ヒートシンク４６を半田７４にて強固に固定することができた。
【００３８】
以上説明した実施態様では、導電性接着剤又は半田を用い、ＩＣを載置するヒートシンク４６と導電回路１４ａとを電気的に接続させた。ここで、予備加熱を行うことでリフローの際のソリを抑える方法は、導電性を有しない接着剤或いは封止材として半田を用いて、ヒートシンク４６と導電回路１４ａとを電気的に接続させることなく固定する場合にも好適に用いることができる。また、第１実施態様では、ヒートシンクの固定に熱硬化性樹脂接着材を用いたが、本発明の製造方法では、非熱硬化性樹脂接着材を用いることも可能である。
【００３９】
【発明の効果】
以上説明したように、本発明に係るＩＣ搭載用多層プリント配線板においては、ヒートシンク板を接着剤又は半田にて積層体側へ強固に固定することができる。
【図面の簡単な説明】
【図１】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図２】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図３】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図４】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図５】本発明の第１実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図６】図６（Ａ）は図３の工程（Ｊ）におけるサークルＣの拡大図、図６（Ｂ）は図４の工程（Ｋ）におけるサークルＣの拡大図、図６（Ｃ）は図５の工程（Ｎ）におけるサークルＣの拡大図、図６（Ｄ）は図５の工程（Ｏ）におけるサークルＣの拡大図である。
【図７】予備加熱を行った際のソリ量を示す図表である。
【図８】本発明の第２実施態様に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【図９】従来技術に係るＩＣ搭載用多層プリント配線板の製造方法を示す工程図である。
【符号の説明】
１２ 積層体
１２Ａ、１２Ｂ、１２Ｃ 基板
１４ａ、１４ｂ 導体回路
４０ 開口部
４６ ヒートシンク
５０ ボンディングパッド
５２ ＩＣ
７２ 樹脂接着剤
７４ 半田
７６ チップコンデンサ
Claims (4)
- 開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の表面にヒートシンクを固定するＩＣ搭載用多層プリント配線板の製造方法であって、
前記積層体を予備加熱し前記開口部の上端が押し上げられるようにソリを発生させた後、前記積層体にヒートシンク板及び部品を載置する工程と、
前記積層体をさらに加熱して、前記ヒートシンク板及び部品を前記積層板へ固定する工程と、
を含むことを特徴とするＩＣ搭載用多層プリント配線板の製造方法。 - 開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の表面にヒートシンクを固定するＩＣ搭載用多層プリント配線板の製造方法であって、
前記積層体を予備加熱し前記開口部の上端が押し上げられるようにソリを発生させた後、前記積層体にヒートシンク板取り付け用の接着剤を塗布する工程と、
前記積層体の配線上に部品取り付け用の半田を付ける工程と、
前記積層体の前記半田上に部品を載置する工程と、
前記積層体の前記接着剤に前記ヒートシンク板を載置する工程と、
前記積層体を加熱して、前記接着剤を硬化させ前記ヒートシンク板を固定してから、さらに前記積層体を加熱し前記半田を溶融させ前記部品を接続する工程と、
を含むことを特徴とするＩＣ搭載用多層プリント配線板の製造方法。 - 開口部の大きさが異なる樹脂製の基板を積層して開口部を有する積層体の配線上にヒートシンク板を接続するＩＣ搭載用多層プリント配線板の製造方法であって、前記積層体を予備加熱し前記開口部の上端が押し上げられるようにソリを発生させた後、前記積層体の配線上に半田を付ける工程と、
前記半田に部品及び前記ヒートシンク板を載置する工程と、
前記積層体を加熱して、前記半田を溶融させ前記部品及びヒートシンク板を前記配線上に接続する工程と、
を含むことを特徴とするＩＣ搭載用多層プリント配線板の製造方法。 - 前記樹脂製の基板としてプリプレグにエポキシ系樹脂を浸漬して成る基板を用い、前記予備加熱は、１７５°Ｃ〜２００°Ｃにて０．５時間から２時間、或いは、１５０°Ｃ〜１７５°Ｃにて１時間から２時間の加熱を行うことを特徴とする請求項１乃至３の何れか1項に記載のＩＣ搭載用多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28768296A JP3868557B2 (ja) | 1996-10-09 | 1996-10-09 | Ｉｃ搭載用多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28768296A JP3868557B2 (ja) | 1996-10-09 | 1996-10-09 | Ｉｃ搭載用多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116932A JPH10116932A (ja) | 1998-05-06 |
| JP3868557B2 true JP3868557B2 (ja) | 2007-01-17 |
Family
ID=17720367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28768296A Expired - Fee Related JP3868557B2 (ja) | 1996-10-09 | 1996-10-09 | Ｉｃ搭載用多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868557B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396796B1 (ko) | 2001-07-27 | 2003-09-02 | 삼성전기주식회사 | 고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그 |
-
1996
- 1996-10-09 JP JP28768296A patent/JP3868557B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10116932A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JP2501019B2 (ja) | フレキシブル回路ボ―ド | |
| JPWO2010038489A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
| JPS60116191A (ja) | 電子部品搭載用基板の製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| TW201405745A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
| JP2010171414A (ja) | 部品内蔵配線基板の製造方法 | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JP5163806B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
| JP2003318327A (ja) | プリント配線板および積層パッケージ | |
| JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
| KR20120049144A (ko) | 전자부품을 가진 배선기판 및 그 제조방법 | |
| US10356909B1 (en) | Embedded circuit board and method of making same | |
| JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
| KR100699237B1 (ko) | 임베디드 인쇄회로기판 제조방법 | |
| JP3868557B2 (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
| JP2020061542A (ja) | 部品内蔵パッケージ構造およびその製造方法 | |
| JP3877358B2 (ja) | Ｉｃ搭載用多層プリント配線板 | |
| KR101119306B1 (ko) | 회로기판의 제조방법 | |
| JPH10178122A (ja) | Ｉｃ搭載用多層プリント配線板 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |