DE8700978U1 - Halbleiteranordnung mit mindestens einem Halbleiterkörper - Google Patents
Halbleiteranordnung mit mindestens einem HalbleiterkörperInfo
- Publication number
- DE8700978U1 DE8700978U1 DE8700978U DE8700978U DE8700978U1 DE 8700978 U1 DE8700978 U1 DE 8700978U1 DE 8700978 U DE8700978 U DE 8700978U DE 8700978 U DE8700978 U DE 8700978U DE 8700978 U1 DE8700978 U1 DE 8700978U1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- connecting conductors
- conductor tracks
- substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
!♦ &iacgr;
t i
Die Neuerung wird anhand zweier AusfOhrungsbeispiele in Verbindung
mit den Figuren 1 und 2 näher erläutert. Es zeigen: Figur 1 eine perspektivische Anschicht eines ersten Ausführungs-
87G 1 O2QDE
see e t
i
1(1 t I I
>t tu &igr; < ·
Siemens Aktiengesellschaft
Halbleiteranordnung mit mindestens einem Halbleiterkörper
Die Neuerung bezieht sich auf eine Halbleiteranordnung mit
einem isolierenden Substrat,
mit mindestens zwei auf dem Substrat angeordneten, elektrisch voneinander getrennten Leiterbahnen,
!nit mindsstsns einen1, init Kontskten versehenen Halbleiterkörper.
mit elektrischen Verbindungen zwischen den Kontakten und den Leiterbahnen,
mit Anschlußleitern,, von denen je einer elektrisch mit einer der beiden Leiterbahnen verbunden ist.
Eine Halbleiteranordnung der beschriebenen Art ist Gegenstand der älteren deutschen Patentanmeldung P 36 35 956&Lgr;. Ein Ausführungsbeispiel
zeigt, daß die den Laststrom führenden Anschlußleiter an einander entgegengesetzten Enden des Substrats
angeordnet sind. Damit bilden sie eine relativ hohe Induktivität im Lastkreis, wodurch beim Abschalten der Halbleiteranordnung
mit hoher Steilheit des Laststroms eine hohe Spannung induziert wird, die zur Zerstörung der Halbleiterbauelemente
fuhren kann.
Ziel der vorliegenden Neuerung ist es, die Induktivität des Hauptstromkreises zu verringern.
Dies wird dadurch erreicht, daß die Anschlußleiter dicht beieinander
und zumindest teilweise parallel zueinander angeordnet sind.
Weiterbildungen der Neuerung sind Gegenstand der Unteransprüche.
ge e e ft * 4 ·
87 &THgr; 1 O 2 O DE ->
beispiels und
Figur 2 die Aufsicht auf ein zweites Ausführungsbeispiel.
td.e Halbleiteranordnung nach Figur 1 ist auf einem Substrat 1
aufgebaut. Das Substrat besteht aus einem gut isolierenden und thermisch gut leitenden Werkstoff wie z. B. Aluminiumoxid oder
Berylliumoxid. Auf dem Substrat sind Leiterbahnen 2, 3, 4 und 5 angeordnet. Die Leiterbahnen 2 und 3 sind U-förmig ausgebildet;
beide Leiterbahnen sind ineinander verschachtelt. Auf der Leiterbahn 3 sind Halbleiterkörper $ angeordnet und mit den Lei-
lö terbahnen stromleitend verbunden. Die Halbleiterkörper können
beispielsweise Leistungs-MOSFET1s oder auch Bipolartransistoren
sein. Im vorliegenden Fall wird davon ausgegangen, daß die Halbleiterkörper MOSFET's sind. Sie weisen auf der der Leiterbahn
3 abgekehrten Seite Gatekontakte 7 und Sourcekontakte 8 auf. Der Drainkontakt liegt auf der unteren Seite und ist mit
iev Leiterbahn 3 verbunden. Die Sourcekontakte 7 sind mit der
Leiterbahn 4 über Bonddrähte 13 verbunden. Die Sourcekontakte 8 stehen mit der Leiterbahn 2 über Bonddrähte 9 in Verbindung.
Die Sourcekontakte 8 sind außerdem über Bonddrähte 10 mit der vierten Leiterbahn 5 verbunden.
Die Leiterbahnen 2 und 3 sind aus Gründen einer möglichst geringen Induktivität im Lastkreis nahe beieinander angeordnet.
Ihr Abstand ist aber so bemessen, daß die geforderte elektrische Spannungsfestigkeit gewährleistet ist. Die Leiterbahnen
2 und 3 liegen außerdem einander parallel. An den ebenfalls einander parallelliegenden Jochen der beiden U-förmigen Leiterbahnen
2 und 3 ist je ein Anschlußleiter 11 bzw. 12 angebracht, z. B. angelötet. Die Anschlußleiter 11, 12 sind einander bis
auf ihre zum Anschluß an eine äußere Leitung bestimmte Flächen 14, 15 parallel. Ihr Abstand a ist ebenso wie der Abstand zwischen
den beiden Leiterbahnen 2 und 3 möglichst gering gewählt derart, daß die elektrische Spannungsfestigkeit nocfi gewährleistet
ist.
Durch den beschriebenen Aufbau läßt sich die Induktivität des Hauptstromkreises gegenüber der eingangs erwähnten Halbleiter-
87 8 1 O 2 O DE &iacgr;
• · ■§
anordnung etwa halbieren. Damit wird auch die beim Abschalten des Stroms auftretende induktive Spannung halbiert.
Die Leiterbahnen A und 5 sind mit einem Gateanschluß 17 bzw. einem Source-Hilfsanschluß 16 verbunden. Die MOSFET werden durch
eine zwischen die Anschlüsse 16 und 17 angelegte Spannung gesteuert. Der Steuerkreis ist somit induktiv weitgehend vom Laststromkreis
entkoppelt, so daß der Laststromanstieg nur geringen Einfluß auf das Einschaltverhalten der Halbleiteranordnung hat.
Die trotz des geringen Abstandes a zwischen den Anschlußleitern 11, 12 bestehende Induktivität kann dadurch teilweise kompensiert
werden, daß der Zwischenraum zwischen den Anschlußleitern mit einem Dielektrikum gefüllt wird, dessen relative Dielektrizitätskonstante
größer als 1 ist. Hier können die für Kondensatoren verwendbaren Materialien Verwendung finden. Zusätzlich
oder ausschließlich kann eine Isclierstoffolie zwischen den beiden Anschlußleitern angeordnet sein.
Es empfiehlt sich aus Gründen einer geringen Induktivität, die Anschlußleiter möglichst kurz zu halten. Sie stehen daher vorzugsweise
senkrecht zur Oberfläche des Substrats 1.
Weist die Halbleiteranordnung mehrere Halbleiterkörper auf, so können die Anschlußleiter 11, 12, wie in Figur 2 dargestellt
symmetrisch auf dem Substrat 1 und den Leiterbahnen 2, 3 angeordnet sein. Im Ausführungsbeispiel nach Figur 2 sind die Leiterbahnen
2, 3 in sich geschlossene Ringe, die jeweils zu einer Symmetrieachse 22 spiegelsymmetrisch ausgebildet sind. Ebenso
sind die Halbleiterkörper 6 symmetrisch zur Symmetrieachse 22 auf der Leiterbahn 3 verteilt. Die Anschiußleiter 11, 12 sind
beidseitig der Symmetrieachse angeordnet. Zur Vermeidung von Kurzschlüssen haben die Anschlußleitern 11, 12 Füße 18, 19 bzw..
20, 21. Die Halbleiterkörper 6 können bezüglich der Lage der Kontakte 7 und 8 ebenfalls symmetrisch zur Symmetrieachse 22
auf der Leiterbahn 3 angeordnet sein.
5 Schutzansprüche
2 Figuren
2 Figuren
Claims (5)
1. Halbleiteranordnung mit einem isolierenden Substrat,
mit mindestens zwei auf dem Substrat angeordneten, elektrisch
voneinander getrennten Leiterbahnen, mit mindestens einem mit Kontakten versehenen Halbleiterkörper,
mit elektrischen Verbindungen zwischen den Kontakten und den Leiterbahnen,
mit Anschlußleitern, von denen je einer elektrisch mit einer der beiden Leiterbahnen verbunden ist,
dadurch gekennzeichnet, daß die Anschlußleiter (11, 12) dicht beieinander und zumindest
teilweise parallel zueinander angeordnet sind.
2. Halbleiteranordnung nach Anspruch 1,
dadurch gekennzeichnet, daß die beiden Leiterbahnen (2, 3) auf ein- und derselben Oberfläche des Substrats (1) angeordnet sind, daß sie einander
parallel liegen, d?8 die Anschlußleiter an einander benachbarten,
parallel liegenden Abschnitten der Leiterbahnen befestigt sind und daß die Anschlußleiter rechtwinklig auf der
Substratoberfläche stehen.
3. Halbleiteranordnung nach Anspruch 1 oder 2, .dadurch gekennzeichnet,
daß die erste (2) und die zweite Leiterbahn (3) jeweils spiegelsymmetrisch ausgebildet sind, daß die Halbleiterkörper
(6) symmetrisch verteilt auf der zweiten Leiterbahn (3) angeordnet sind und daß die Anschlußleiter (11, 12) zu beiden
Seiten der Symmetrieachse (22) mit den entsprechenden Leiterbahnen verbunden sind.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß der Raum zvi.jchen beiden Anschlußleitern mit einem Dielektrikum
gefüllt itt, das eine relative Dielektrizitätskonstante größer als 1 hat.
&igr; · * ■ * u &bgr;
87 G 1 0 2 0 DE
t,
1
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichne
daß. zwischen beiden Anschlußleitern (11, 12) eine Isolierstofffolie
angeordnet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE8700978U DE8700978U1 (de) | 1987-01-21 | 1987-01-21 | Halbleiteranordnung mit mindestens einem Halbleiterkörper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE8700978U DE8700978U1 (de) | 1987-01-21 | 1987-01-21 | Halbleiteranordnung mit mindestens einem Halbleiterkörper |
Publications (1)
Publication Number | Publication Date |
---|---|
DE8700978U1 true DE8700978U1 (de) | 1987-03-05 |
Family
ID=6803843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8700978U Expired DE8700978U1 (de) | 1987-01-21 | 1987-01-21 | Halbleiteranordnung mit mindestens einem Halbleiterkörper |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE8700978U1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4222973A1 (de) * | 1992-07-13 | 1994-01-20 | Asea Brown Boveri | Bidirektionaler Halbleiterschalter |
EP1315206A2 (de) * | 2001-11-26 | 2003-05-28 | Kabushiki Kaisha Toyota Jidoshokki | Halbleitermodul aus mehreren Halbleitern in Gehäusen und Verdrahtungsmethode |
EP2071626A1 (de) * | 2007-12-11 | 2009-06-17 | ABB Research Ltd. | Halbleitermodul und Anschlußeinheit |
EP3644358A1 (de) * | 2018-10-25 | 2020-04-29 | Infineon Technologies AG | Leistungshalbleitermodulanordnung mit einem kontaktelement |
WO2023232565A1 (de) * | 2022-05-31 | 2023-12-07 | Vitesco Technologies GmbH | Halbbrückenmodul mit parallel geführten versorgungs-zuleitungen verbunden mit isolierten anschlussflächen zwischen zwei streifenabschnitten sowie mit einem der streifenabschnitte einer leiterbahnschicht |
EP4362087A1 (de) * | 2022-10-28 | 2024-05-01 | Infineon Technologies AG | Leistungshalbleitermodulanordnung |
-
1987
- 1987-01-21 DE DE8700978U patent/DE8700978U1/de not_active Expired
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4222973A1 (de) * | 1992-07-13 | 1994-01-20 | Asea Brown Boveri | Bidirektionaler Halbleiterschalter |
EP1315206A2 (de) * | 2001-11-26 | 2003-05-28 | Kabushiki Kaisha Toyota Jidoshokki | Halbleitermodul aus mehreren Halbleitern in Gehäusen und Verdrahtungsmethode |
EP1315206A3 (de) * | 2001-11-26 | 2006-03-29 | Kabushiki Kaisha Toyota Jidoshokki | Halbleitermodul aus mehreren Halbleitern in Gehäusen und Verdrahtungsmethode |
US7161235B2 (en) | 2001-11-26 | 2007-01-09 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor apparatus of a plurality of semiconductor devices enclosed in case and wiring method therefore |
EP2071626A1 (de) * | 2007-12-11 | 2009-06-17 | ABB Research Ltd. | Halbleitermodul und Anschlußeinheit |
WO2009074454A2 (en) * | 2007-12-11 | 2009-06-18 | Abb Research Ltd | Semiconductor module and connection terminal device |
WO2009074454A3 (en) * | 2007-12-11 | 2009-08-06 | Abb Research Ltd | Semiconductor module and connection terminal device |
EP3644358A1 (de) * | 2018-10-25 | 2020-04-29 | Infineon Technologies AG | Leistungshalbleitermodulanordnung mit einem kontaktelement |
WO2023232565A1 (de) * | 2022-05-31 | 2023-12-07 | Vitesco Technologies GmbH | Halbbrückenmodul mit parallel geführten versorgungs-zuleitungen verbunden mit isolierten anschlussflächen zwischen zwei streifenabschnitten sowie mit einem der streifenabschnitte einer leiterbahnschicht |
EP4362087A1 (de) * | 2022-10-28 | 2024-05-01 | Infineon Technologies AG | Leistungshalbleitermodulanordnung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0277546B1 (de) | Halbleiteranordnung mit mindestens einem Halbleiterkörper | |
EP0427143B1 (de) | Leistungshalbleitermodul | |
DE10310809B4 (de) | Leistungshalbleitereinrichtung | |
EP3942603B1 (de) | Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises | |
DE102012219686B4 (de) | Leistungsmodul mit geringer Streuinduktivität | |
EP1318547B1 (de) | Leistungshalbleiter-Modul | |
DE2352357A1 (de) | Halbleitergehaeuse | |
DE102015101086B4 (de) | Leistungshalbleitermodulanordnung | |
EP1178595B1 (de) | Induktivitätsarme Schaltungsanordnung | |
EP0597254A1 (de) | Schaltungsanordnung für Leistungshalbleiterbauelemente | |
EP0776042A2 (de) | Leistungshalbleitermodul mit einer Mehrzahl von Submodulen | |
EP1083599A2 (de) | Leistungshalbleitermodul | |
EP0265833B1 (de) | Halbleiterbauelement mit mindestens einem Leistungs-MOSFET | |
EP1318545A1 (de) | Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul | |
DE19549011A1 (de) | Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips | |
DE102005050534B4 (de) | Leistungshalbleitermodul | |
EP0738008A2 (de) | Leistungshalbleitermodul | |
DE69728648T2 (de) | Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat | |
DE69017322T2 (de) | Modultyp-Halbleiteranordnung von hoher Leistungskapazität. | |
EP0584668B1 (de) | Leistungshalbleiter-Modul | |
DE69118591T2 (de) | Anschlussanordnung für einen auf einer Leiterplatte angeordneten Chip | |
DE3323463A1 (de) | Tastenschalter | |
DE102004027185B4 (de) | Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration | |
DE8700978U1 (de) | Halbleiteranordnung mit mindestens einem Halbleiterkörper | |
DE3034902A1 (de) | Impulsunterdruecker |