JP3906433B2 - 半導体装置及び半導体装置の配線方法 - Google Patents
半導体装置及び半導体装置の配線方法 Download PDFInfo
- Publication number
- JP3906433B2 JP3906433B2 JP2002006344A JP2002006344A JP3906433B2 JP 3906433 B2 JP3906433 B2 JP 3906433B2 JP 2002006344 A JP2002006344 A JP 2002006344A JP 2002006344 A JP2002006344 A JP 2002006344A JP 3906433 B2 JP3906433 B2 JP 3906433B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- wire
- case
- electrode wiring
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の配線方法に関する。
【０００２】
【従来の技術】
パワーモジュールにおいては、スイッチング素子の大容量化、スイッチング周波数の高周波数化により、パワーモジュール内部の回路インダクタンスの低減が重要な課題となっている。
【０００３】
回路インダクタンスの低減方法として、例えば、特開２００１−１０２５１９号公報に、半導体素子の第１の電極と接続される第１電極パターンと、半導体素子の第２電極と接続される第２電極パターンとが形成されたパワー半導体モジュールにおいて、第２電極パターンの上部に、第１電極パターンと接続される第１電極配線導体と、第２電極パターンと接続される第２電極配線導体とを設けることで、回路の寄生インダクタンスを減らすことが提案されている。
【０００４】
また、半導体モジュールの小型化、信頼性の向上、低コスト化を実現するために樹脂等のケースに外部接続端子を有する配線導体をインサート成形することが考えられている。
図３は、複数のＭＯＳトランジスタ１５が内蔵された半導体モジュール１１の内部構造を示している。
【０００５】
外部接続端子１３と半導体素子１５のソースを接続するための配線導体と、外部接続端子１４と半導体素子１５のドレインを接続するための配線導体とが樹脂ケース１２にインサートされている。
図３に示す半導体モジュール１１においては、外部接続端子１４と外部接続端子１３とが別の辺に設けられ、それぞれの辺に設けられたボンディング用のパッドを介して半導体素子１５と接続される構造となっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体モジュールでは、半導体素子と配線導体との間のワイヤ配線によるインダクタンスを低減させることについては何ら考慮されていなかった。
【０００７】
本発明の課題は、半導体装置のワイヤ配線部の寄生インダクタンスを低減させることである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、第１の配線導体のワイヤ接続部と、第２の配線導体のワイヤ接続部とがケースの同一辺にあり、前記第１の配線導体のワイヤ接続部に接続されるワイヤと前記第２の配線導体のワイヤ接続部に接続されるワイヤとが略平行、且つ上下に立体重複するように配置され、上下に配置される前記ワイヤに流れる電流の向きが互いに逆向きである。
【０００９】
この発明によれば、第１の配線導体のワイヤ接続部に接続されるワイヤと、第２の配線導体のワイヤ接続部に接続されるワイヤとをほぼ平行にし、ワイヤに流れる電流を逆向きにすることで、ワイヤ配線部の寄生インダクタンスを低減させることができる。
【００１０】
上記の発明において、前記第１の配線導体のワイヤ接続部と第２の配線導体のワイヤ接続部とが段状に形成されるようにしても良い。
上記の発明において、前記前記第１の配線導体のワイヤ接続部に接続されるワイヤの少なくとも一部と、前記第２の配線導体のワイヤ接続部に接続されるワイヤの少なくとも一部とが、ケースの上下方向に重なるようにしても良い。このようにすることで、ワイヤの配線に必要なスペースを減らすことができる。
【００１２】
上記の発明において、前記第１の配線導体と前記第２の配線導体のうちケースの同一辺にある部分が相対平行配置され、且つ前記ケースの前記同一辺にある部分に流れる電流の向きが逆である。
【００１３】
このように構成することで、第１の配線導体と第２の配線導体の同一辺にある部分に流れる電流の向きが逆向きとなるので、配線導体部のインダクタンスも低減できる。
上記の発明で、前記第１の配線導体をドレイン（又はコレクタ）に接続し、前記第２の配線導体をソース（又はエミッタ）に接続しても良い。
【００１４】
このようにすることで、パワーモジュールの主電流が流れる配線導体の寄生インダクタンスを低減することができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。図１は、本発明の第１の実施の形態のパワー半導体モジュール（半導体装置）２１の内部構造を示す図である。
【００１６】
第１の実施の形態のパワー半導体モジュール（以下、半導体モジュールという）２１は、ＭＯＳトランジスタからなる６個の半導体素子２３ａ〜２３ｃが内蔵され、半導体素子２３ａ〜２３ｃのドレイン電極と接続されるドレイン電極配線導体２４と、ソース電極と接続されるソース電極配線導体２５とが樹脂等からなるケース２２と一体にインサート成形されている。
【００１７】
この実施の形態では、ドレイン電極、ソース電極とは、半導体素子２３ａ〜２３ｃのドレイン、ソースまたは、それらのワイヤボンディング用の接続領域、あるいは半導体素子２３ａ〜２３ｃと直接接続された導体層またはワイヤ、金属板等により接続された導体層に設けられたワイヤボンディング用の接続領域などを指している。
【００１８】
ドレイン電極配線導体２４は、ケース２２の外周部の１辺２２ａにインサートされており、一端が辺２２ａの右端部近傍の上部から外部に延出（露出）して外部接続端子２４ａを形成している。
また、ドレイン電極配線導体２４の他端は、平板状の形状で、ケース２２の外周部の辺２２ａに沿って延出している。辺２２ａに沿って延出するドレイン電極配線導体２４は、ケース２２の段部の下段で露出し接続部２４ｂを形成している。接続部２４ｂは、半導体素子２３ａ〜２３ｃのドレイン電極と接続されている基板の導体層２６とワイヤ２７により接続される。
【００１９】
ソース電極配線導体２５は、ケース２２の辺２２ａ及び辺２２ｃにインサートされており、一端がケース２２の辺２２ｃの左端部近傍で外部に延出して外部接続端子２５ａを形成している。ソース電極配線導体２５の他端は、平板状の形状で、ドレイン電極配線導体２４と平行に延出している。また、ソース電極配線導体２５は、辺２２ａの段部の上段で露出し接続部２５ｂを形成している。接続部２５ｂは、半導体素子２３ａ〜２３ｃのソース電極とワイヤ２８により接続される。
【００２０】
ケース２２の段部の下段に形成されるドレイン電極配線導体２４の接続部２４ｂは、上段のソース電極配線導体２５の接続部２５ｂの端面より図１の右側、つまり半導体素子２３ａ〜２３ｃとの距離が短くなる位置に設けられている。従って、半導体素子２３ａ〜２３ｃのドレイン電極及びソース電極とのワイヤボンディングを、半導体素子２３ａ〜２３ｃの上方から見てワイヤが重なる位置で行う場合でも、先に下段の接続部２４ｂとドレイン電極と接続された基板の導体層２６とをワイヤボンディングした後、当該ボンディングワイヤを跨ぐように上段の接続部２５ｂとソース電極とのワイヤボンディングをすることができるため、下部のワイヤ２７が上部のワイヤ２８のボンディング作業の妨げにならない。
【００２１】
ケース２２の段部の上段のソース電極配線導体２５と下段のドレイン電極配線導体２４の露出していない部分は、樹脂等のケース２２により確実に絶縁されている。
ここで、上記のような構成の半導体モジュール２１の内部を流れる電流の方向について説明する。
【００２２】
ドレイン電極配線導体２４の外部接続端子２４ａから流入する電流は、辺２２ａと平行に延出するドレイン電極配線導体２４の接続部２４ｂから、ワイヤ２７を通り、導体層２６に向かって流れ（図１の右方向）、半導体素子２３ａ〜２３ｃのドレイン電極に流入する。そして、半導体素子２３ａ〜２３ｃのソース電極から流れ出す電流は、ワイヤ２８を通りソース電極配線導体２５の接続部２５ｂに流入し（図１の左方向）、ソース電極配線導体２５の外部接続端子２５ａから外部に出力される。
【００２３】
この第１の実施の形態は、ドレイン電極配線導体２４の接続部２４ｂとソース電極配線導体２５の接続部２５ｂを、ケース２２の外周部の同一の辺に設けることで、半導体素子２３ａ〜２３ｃのドレイン電極及びソース電極と接続するワイヤ２７及び２８の配線を平行にし、かつワイヤ２７，２８に流れる電流の方向を逆向きにできる。これにより、ワイヤ２７，２８の寄生インダクタンスを減らすことができる。
【００２４】
さらに、ドレイン電極配線導体２４とソース電極配線導体２５とをケース２２の辺２２ａに平行に延出させることで、ドレイン電極配線導体２４を流れる電流の方向と、ソース電極配線導体２５を流れる電流の方向を逆向きにすることができる。これにより、ドレイン電極配線導体２４とソース電極配線導体２５の寄生インダクタンスを減らすことができる。
【００２５】
次に、図２は、本発明の第２の実施の形態の半導体モジュールの内部構造を示す図である。
第２の実施の形態も、ドレイン電極配線導体３４とソース電極配線導体３５は、インサート成形によりケース３２と一体に構成されている。
【００２６】
ドレイン電極配線導体３４はケース３２の外周部の辺３２ａにインサートされており、一端がケース３２の１辺３２ａの右端部近傍の上部から外部に延出して外部接続端子３４ａを形成している。ドレイン電極配線導体３４の他端は、平板状または四角柱状の形状で、辺３２ａに沿って延出し、ケース３２の段部で露出して接続部３４ｂを形成している。上記の接続部３４ｂは、半導体素子２３ａ〜２３ｃのドレイン電極と接続された基板の導体層３６とワイヤ３７により接続される。
【００２７】
ソース電極配線導体３５は、ケース３２の外周部の辺３２ａにインサートされ、一端が、ドレイン電極配線導体３４の外部接続端子３４ａと所定距離離れて鉛直上方向に延出して外部接続端子３５ａを形成している。なお、外部接続端子３５ａは、ワイヤボンディングした後、図２に示すような形状に折り曲げている。従って、外部接続端子３５ａは、ワイヤボンディング作業の妨げとならない。
【００２８】
また、ソース電極配線導体３５の他端は、平板状または四角柱状の形状で、ドレイン電極配線導体３４の上方に平行に延出して接続部３５ｂを形成している。この接続部３５ｂは、半導体素子２３ａ〜２３ｃのソース電極とワイヤ３８により接続される。
【００２９】
この第２の実施の形態の半導体モジュール３１の内部を流れる電流は、上述した第１の実施の形態と同様に、外部接続端子３４ａから流入する電流が、辺３２ａと平行に延出するドレイン電極配線導体３４の接続部３４ｂから、ワイヤ３７を通り導体層３６を通って半導体素子２３ａ〜２３ｃのドレイン電極に流入する。そして、半導体素子２３ａ〜２３ｃのソース電極からワイヤ３８を通りソース電極配線導体３５の接続部３５ｂに流入する。接続部３５ｂに流入した電流は、図２の上方向に流れ、外部接続端子３５ａから外部に出力される。
【００３０】
この第２の実施の形態も、ドレイン電極配線導体３４の接続部３４ｂとソース電極配線導体３５の接続部３５ｂを、ケース３２の外周部の同一の辺に設けることで、半導体素子２３ａ〜２３ｃのドレイン電極及びソース電極と接続するワイヤ３７及び３８の配線を平行にし、ワイヤ３７，３８に流れる電流の方向を逆向きにできる。これにより、ワイヤ３７，３８の寄生インダクタンスを減らすことができる。
【００３１】
また、第２の実施の形態では、外部接続端子３５ａの位置が、ケース３２の外周部に限定されないので、外部回路の接続部の配置に合わせて外部接続端子３５ａの位置を変更することができる。
また、ソース電極配線導体３５の接続端子３５ａをケース外周にインサートする必要がなくなるので、ケース外周を薄くでき、ケースを小型化できる。更に、インサートされた電極部分でも寄生インダクタンスを低減することができる。
【００３２】
なお、上述した第２の実施の形態とは逆に、ソース電極配線導体３５の外部接続端子３５ａを外周部の辺に配置し、ドレイン側の外部接続端子３４ａを外周以外の位置に配置しても良い。あるいは、ワイヤボンディングの妨げとならないようなスペースが確保できる場合には、両方の外部接続端子３５ａ、３４ａをケース３２の外周部以外の位置に配置することもできる。
【００３３】
なお、上述した実施の形態は、半導体モジュールにおいて、例えば、ドレイン電極配線導体２４とソース電極配線導体２５を外周部の辺にインサートする場合について説明したが、半導体モジュール２１の構成によっては、外周部から内方に架橋する辺を設け、当該架橋辺に配線導体をインサートすることもできる。例えば、ケース２１の中央部の架橋辺にドレイン電極配線導体２４とソース電極配線導体２５をインサートし、それらの接続部２４ａ、２５ａを中央部の同一の辺に設けても良い。
【００３４】
本発明は、上述した実施の形態に限らず、以下のように構成することもできる。
（ａ）ドレイン電極配線導体２４，３４の外部接続端子２４ａ、３４ａと、ソース電極配線導体２５，３５の外部接続端子２５ａ、３５ａは、ケースの隣接する辺に限らず相対する辺に設けても良い。その場合も、ドレイン電極配線導体２４，３４とソース電極配線導体２５，３５が平行となるように延出させれば良い。
（ｂ）ドレイン電極配線導体２４，３４と、ソース電極配線導体２５，３５の配置は、実施の形態のものに限らず、両者の配置を逆にしても良い。
（ｃ）本発明は、ＭＯＳトランジスタに限らず、バイポーラトランジスタ、サイリスタ、ＧＴＯ、ＩＧＢＴ等の他のスイッチング素子を用いる半導体モジュールにも適用できる。
（ｄ）外部接続端子は、ケースの辺の上面から突出させる必要はなく、例えばケースの外側面から側方に延出させてもよいし、更に上方へ曲げもよい。或いは、ケース内側側面から側方に延出させてもよく、更に上方へ曲げてもよい。
（ｅ）階段状の接続部を設ける場合には、必ずしも上部ワイヤと下部ワイヤを重ねる必要はなく、両者をケースの水平方向に並置してもよい。このようにすることで、ワイヤボンディングの順序の制限を受けなくなる。
（ｆ）第１の配線導体のワイヤ接続部に接続されるワイヤと、第２の配線導体のワイヤ接続部に接続されるワイヤとは、必ずしもケースの上下方向に重ねたり、ケースの水平方向に並置したりする必要はなく、両者が平行であれば位置関係は問わない。
（ｇ）第１の配線導体のワイヤ接続部に接続されるワイヤと、第２の配線導体のワイヤ接続部に接続されるワイヤとが全長にわたって互いに平行である必要はなく、両者の少なくとも一部分が平行であれば良い。
【００３５】
【発明の効果】
本発明によれば、第１の配線導体の接続部と接続されるワイヤと、第２の配線導体の接続部に接続されるワイヤとをほぼ平行にし、両者を流れる電流を逆向きにすることで、ワイヤ配線部の寄生インダクタンスを減らすことができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体モジュールの内部構造を示す図である。
【図２】第２の実施の形態の半導体モジュールの内部構造を示す図である。
【図３】従来の半導体モジュールの内部構造を示す図である。
【符号の説明】
１１，２１，３１ 半導体モジュール
２３ａ〜２３ｃ 半導体素子
２４、３４ ドレイン電極配線導体
２４ａ、３４ａ ドレイン電極配線導体の外部接続端子
２４ｂ、３４ｃ ドレイン電極配線導体の接続部
２５，３５ ソース電極配線導体
２５ａ、３５ａ ソース電極配線導体の外部接続端子
２５ｂ、３５ｂ ソース電極配線導体の接続部
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の配線方法に関する。
【０００２】
【従来の技術】
パワーモジュールにおいては、スイッチング素子の大容量化、スイッチング周波数の高周波数化により、パワーモジュール内部の回路インダクタンスの低減が重要な課題となっている。
【０００３】
回路インダクタンスの低減方法として、例えば、特開２００１−１０２５１９号公報に、半導体素子の第１の電極と接続される第１電極パターンと、半導体素子の第２電極と接続される第２電極パターンとが形成されたパワー半導体モジュールにおいて、第２電極パターンの上部に、第１電極パターンと接続される第１電極配線導体と、第２電極パターンと接続される第２電極配線導体とを設けることで、回路の寄生インダクタンスを減らすことが提案されている。
【０００４】
また、半導体モジュールの小型化、信頼性の向上、低コスト化を実現するために樹脂等のケースに外部接続端子を有する配線導体をインサート成形することが考えられている。
図３は、複数のＭＯＳトランジスタ１５が内蔵された半導体モジュール１１の内部構造を示している。
【０００５】
外部接続端子１３と半導体素子１５のソースを接続するための配線導体と、外部接続端子１４と半導体素子１５のドレインを接続するための配線導体とが樹脂ケース１２にインサートされている。
図３に示す半導体モジュール１１においては、外部接続端子１４と外部接続端子１３とが別の辺に設けられ、それぞれの辺に設けられたボンディング用のパッドを介して半導体素子１５と接続される構造となっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体モジュールでは、半導体素子と配線導体との間のワイヤ配線によるインダクタンスを低減させることについては何ら考慮されていなかった。
【０００７】
本発明の課題は、半導体装置のワイヤ配線部の寄生インダクタンスを低減させることである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、第１の配線導体のワイヤ接続部と、第２の配線導体のワイヤ接続部とがケースの同一辺にあり、前記第１の配線導体のワイヤ接続部に接続されるワイヤと前記第２の配線導体のワイヤ接続部に接続されるワイヤとが略平行、且つ上下に立体重複するように配置され、上下に配置される前記ワイヤに流れる電流の向きが互いに逆向きである。
【０００９】
この発明によれば、第１の配線導体のワイヤ接続部に接続されるワイヤと、第２の配線導体のワイヤ接続部に接続されるワイヤとをほぼ平行にし、ワイヤに流れる電流を逆向きにすることで、ワイヤ配線部の寄生インダクタンスを低減させることができる。
【００１０】
上記の発明において、前記第１の配線導体のワイヤ接続部と第２の配線導体のワイヤ接続部とが段状に形成されるようにしても良い。
上記の発明において、前記前記第１の配線導体のワイヤ接続部に接続されるワイヤの少なくとも一部と、前記第２の配線導体のワイヤ接続部に接続されるワイヤの少なくとも一部とが、ケースの上下方向に重なるようにしても良い。このようにすることで、ワイヤの配線に必要なスペースを減らすことができる。
【００１２】
上記の発明において、前記第１の配線導体と前記第２の配線導体のうちケースの同一辺にある部分が相対平行配置され、且つ前記ケースの前記同一辺にある部分に流れる電流の向きが逆である。
【００１３】
このように構成することで、第１の配線導体と第２の配線導体の同一辺にある部分に流れる電流の向きが逆向きとなるので、配線導体部のインダクタンスも低減できる。
上記の発明で、前記第１の配線導体をドレイン（又はコレクタ）に接続し、前記第２の配線導体をソース（又はエミッタ）に接続しても良い。
【００１４】
このようにすることで、パワーモジュールの主電流が流れる配線導体の寄生インダクタンスを低減することができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。図１は、本発明の第１の実施の形態のパワー半導体モジュール（半導体装置）２１の内部構造を示す図である。
【００１６】
第１の実施の形態のパワー半導体モジュール（以下、半導体モジュールという）２１は、ＭＯＳトランジスタからなる６個の半導体素子２３ａ〜２３ｃが内蔵され、半導体素子２３ａ〜２３ｃのドレイン電極と接続されるドレイン電極配線導体２４と、ソース電極と接続されるソース電極配線導体２５とが樹脂等からなるケース２２と一体にインサート成形されている。
【００１７】
この実施の形態では、ドレイン電極、ソース電極とは、半導体素子２３ａ〜２３ｃのドレイン、ソースまたは、それらのワイヤボンディング用の接続領域、あるいは半導体素子２３ａ〜２３ｃと直接接続された導体層またはワイヤ、金属板等により接続された導体層に設けられたワイヤボンディング用の接続領域などを指している。
【００１８】
ドレイン電極配線導体２４は、ケース２２の外周部の１辺２２ａにインサートされており、一端が辺２２ａの右端部近傍の上部から外部に延出（露出）して外部接続端子２４ａを形成している。
また、ドレイン電極配線導体２４の他端は、平板状の形状で、ケース２２の外周部の辺２２ａに沿って延出している。辺２２ａに沿って延出するドレイン電極配線導体２４は、ケース２２の段部の下段で露出し接続部２４ｂを形成している。接続部２４ｂは、半導体素子２３ａ〜２３ｃのドレイン電極と接続されている基板の導体層２６とワイヤ２７により接続される。
【００１９】
ソース電極配線導体２５は、ケース２２の辺２２ａ及び辺２２ｃにインサートされており、一端がケース２２の辺２２ｃの左端部近傍で外部に延出して外部接続端子２５ａを形成している。ソース電極配線導体２５の他端は、平板状の形状で、ドレイン電極配線導体２４と平行に延出している。また、ソース電極配線導体２５は、辺２２ａの段部の上段で露出し接続部２５ｂを形成している。接続部２５ｂは、半導体素子２３ａ〜２３ｃのソース電極とワイヤ２８により接続される。
【００２０】
ケース２２の段部の下段に形成されるドレイン電極配線導体２４の接続部２４ｂは、上段のソース電極配線導体２５の接続部２５ｂの端面より図１の右側、つまり半導体素子２３ａ〜２３ｃとの距離が短くなる位置に設けられている。従って、半導体素子２３ａ〜２３ｃのドレイン電極及びソース電極とのワイヤボンディングを、半導体素子２３ａ〜２３ｃの上方から見てワイヤが重なる位置で行う場合でも、先に下段の接続部２４ｂとドレイン電極と接続された基板の導体層２６とをワイヤボンディングした後、当該ボンディングワイヤを跨ぐように上段の接続部２５ｂとソース電極とのワイヤボンディングをすることができるため、下部のワイヤ２７が上部のワイヤ２８のボンディング作業の妨げにならない。
【００２１】
ケース２２の段部の上段のソース電極配線導体２５と下段のドレイン電極配線導体２４の露出していない部分は、樹脂等のケース２２により確実に絶縁されている。
ここで、上記のような構成の半導体モジュール２１の内部を流れる電流の方向について説明する。
【００２２】
ドレイン電極配線導体２４の外部接続端子２４ａから流入する電流は、辺２２ａと平行に延出するドレイン電極配線導体２４の接続部２４ｂから、ワイヤ２７を通り、導体層２６に向かって流れ（図１の右方向）、半導体素子２３ａ〜２３ｃのドレイン電極に流入する。そして、半導体素子２３ａ〜２３ｃのソース電極から流れ出す電流は、ワイヤ２８を通りソース電極配線導体２５の接続部２５ｂに流入し（図１の左方向）、ソース電極配線導体２５の外部接続端子２５ａから外部に出力される。
【００２３】
この第１の実施の形態は、ドレイン電極配線導体２４の接続部２４ｂとソース電極配線導体２５の接続部２５ｂを、ケース２２の外周部の同一の辺に設けることで、半導体素子２３ａ〜２３ｃのドレイン電極及びソース電極と接続するワイヤ２７及び２８の配線を平行にし、かつワイヤ２７，２８に流れる電流の方向を逆向きにできる。これにより、ワイヤ２７，２８の寄生インダクタンスを減らすことができる。
【００２４】
さらに、ドレイン電極配線導体２４とソース電極配線導体２５とをケース２２の辺２２ａに平行に延出させることで、ドレイン電極配線導体２４を流れる電流の方向と、ソース電極配線導体２５を流れる電流の方向を逆向きにすることができる。これにより、ドレイン電極配線導体２４とソース電極配線導体２５の寄生インダクタンスを減らすことができる。
【００２５】
次に、図２は、本発明の第２の実施の形態の半導体モジュールの内部構造を示す図である。
第２の実施の形態も、ドレイン電極配線導体３４とソース電極配線導体３５は、インサート成形によりケース３２と一体に構成されている。
【００２６】
ドレイン電極配線導体３４はケース３２の外周部の辺３２ａにインサートされており、一端がケース３２の１辺３２ａの右端部近傍の上部から外部に延出して外部接続端子３４ａを形成している。ドレイン電極配線導体３４の他端は、平板状または四角柱状の形状で、辺３２ａに沿って延出し、ケース３２の段部で露出して接続部３４ｂを形成している。上記の接続部３４ｂは、半導体素子２３ａ〜２３ｃのドレイン電極と接続された基板の導体層３６とワイヤ３７により接続される。
【００２７】
ソース電極配線導体３５は、ケース３２の外周部の辺３２ａにインサートされ、一端が、ドレイン電極配線導体３４の外部接続端子３４ａと所定距離離れて鉛直上方向に延出して外部接続端子３５ａを形成している。なお、外部接続端子３５ａは、ワイヤボンディングした後、図２に示すような形状に折り曲げている。従って、外部接続端子３５ａは、ワイヤボンディング作業の妨げとならない。
【００２８】
また、ソース電極配線導体３５の他端は、平板状または四角柱状の形状で、ドレイン電極配線導体３４の上方に平行に延出して接続部３５ｂを形成している。この接続部３５ｂは、半導体素子２３ａ〜２３ｃのソース電極とワイヤ３８により接続される。
【００２９】
この第２の実施の形態の半導体モジュール３１の内部を流れる電流は、上述した第１の実施の形態と同様に、外部接続端子３４ａから流入する電流が、辺３２ａと平行に延出するドレイン電極配線導体３４の接続部３４ｂから、ワイヤ３７を通り導体層３６を通って半導体素子２３ａ〜２３ｃのドレイン電極に流入する。そして、半導体素子２３ａ〜２３ｃのソース電極からワイヤ３８を通りソース電極配線導体３５の接続部３５ｂに流入する。接続部３５ｂに流入した電流は、図２の上方向に流れ、外部接続端子３５ａから外部に出力される。
【００３０】
この第２の実施の形態も、ドレイン電極配線導体３４の接続部３４ｂとソース電極配線導体３５の接続部３５ｂを、ケース３２の外周部の同一の辺に設けることで、半導体素子２３ａ〜２３ｃのドレイン電極及びソース電極と接続するワイヤ３７及び３８の配線を平行にし、ワイヤ３７，３８に流れる電流の方向を逆向きにできる。これにより、ワイヤ３７，３８の寄生インダクタンスを減らすことができる。
【００３１】
また、第２の実施の形態では、外部接続端子３５ａの位置が、ケース３２の外周部に限定されないので、外部回路の接続部の配置に合わせて外部接続端子３５ａの位置を変更することができる。
また、ソース電極配線導体３５の接続端子３５ａをケース外周にインサートする必要がなくなるので、ケース外周を薄くでき、ケースを小型化できる。更に、インサートされた電極部分でも寄生インダクタンスを低減することができる。
【００３２】
なお、上述した第２の実施の形態とは逆に、ソース電極配線導体３５の外部接続端子３５ａを外周部の辺に配置し、ドレイン側の外部接続端子３４ａを外周以外の位置に配置しても良い。あるいは、ワイヤボンディングの妨げとならないようなスペースが確保できる場合には、両方の外部接続端子３５ａ、３４ａをケース３２の外周部以外の位置に配置することもできる。
【００３３】
なお、上述した実施の形態は、半導体モジュールにおいて、例えば、ドレイン電極配線導体２４とソース電極配線導体２５を外周部の辺にインサートする場合について説明したが、半導体モジュール２１の構成によっては、外周部から内方に架橋する辺を設け、当該架橋辺に配線導体をインサートすることもできる。例えば、ケース２１の中央部の架橋辺にドレイン電極配線導体２４とソース電極配線導体２５をインサートし、それらの接続部２４ａ、２５ａを中央部の同一の辺に設けても良い。
【００３４】
本発明は、上述した実施の形態に限らず、以下のように構成することもできる。
（ａ）ドレイン電極配線導体２４，３４の外部接続端子２４ａ、３４ａと、ソース電極配線導体２５，３５の外部接続端子２５ａ、３５ａは、ケースの隣接する辺に限らず相対する辺に設けても良い。その場合も、ドレイン電極配線導体２４，３４とソース電極配線導体２５，３５が平行となるように延出させれば良い。
（ｂ）ドレイン電極配線導体２４，３４と、ソース電極配線導体２５，３５の配置は、実施の形態のものに限らず、両者の配置を逆にしても良い。
（ｃ）本発明は、ＭＯＳトランジスタに限らず、バイポーラトランジスタ、サイリスタ、ＧＴＯ、ＩＧＢＴ等の他のスイッチング素子を用いる半導体モジュールにも適用できる。
（ｄ）外部接続端子は、ケースの辺の上面から突出させる必要はなく、例えばケースの外側面から側方に延出させてもよいし、更に上方へ曲げもよい。或いは、ケース内側側面から側方に延出させてもよく、更に上方へ曲げてもよい。
（ｅ）階段状の接続部を設ける場合には、必ずしも上部ワイヤと下部ワイヤを重ねる必要はなく、両者をケースの水平方向に並置してもよい。このようにすることで、ワイヤボンディングの順序の制限を受けなくなる。
（ｆ）第１の配線導体のワイヤ接続部に接続されるワイヤと、第２の配線導体のワイヤ接続部に接続されるワイヤとは、必ずしもケースの上下方向に重ねたり、ケースの水平方向に並置したりする必要はなく、両者が平行であれば位置関係は問わない。
（ｇ）第１の配線導体のワイヤ接続部に接続されるワイヤと、第２の配線導体のワイヤ接続部に接続されるワイヤとが全長にわたって互いに平行である必要はなく、両者の少なくとも一部分が平行であれば良い。
【００３５】
【発明の効果】
本発明によれば、第１の配線導体の接続部と接続されるワイヤと、第２の配線導体の接続部に接続されるワイヤとをほぼ平行にし、両者を流れる電流を逆向きにすることで、ワイヤ配線部の寄生インダクタンスを減らすことができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体モジュールの内部構造を示す図である。
【図２】第２の実施の形態の半導体モジュールの内部構造を示す図である。
【図３】従来の半導体モジュールの内部構造を示す図である。
【符号の説明】
１１，２１，３１ 半導体モジュール
２３ａ〜２３ｃ 半導体素子
２４、３４ ドレイン電極配線導体
２４ａ、３４ａ ドレイン電極配線導体の外部接続端子
２４ｂ、３４ｃ ドレイン電極配線導体の接続部
２５，３５ ソース電極配線導体
２５ａ、３５ａ ソース電極配線導体の外部接続端子
２５ｂ、３５ｂ ソース電極配線導体の接続部
Claims (5)
- 第１の配線導体のワイヤ接続部と、第２の配線導体のワイヤ接続部とがケースの同一辺にあり、前記第１の配線導体のワイヤ接続部に接続されるワイヤと前記第２の配線導体のワイヤ接続部に接続されるワイヤとが略平行、且つ上下に立体重複するように配置され、上下に配置される前記ワイヤに流れる電流の向きが互いに逆向きである半導体装置。
- 前記第１の配線導体の前記ワイヤ接続部と前記第２の配線導体の前記ワイヤ接続部とが段状に形成されている請求項１記載の半導体装置。
- 前記第１の配線導体と前記第２の配線導体のうちケースの同一辺にある部分が相対平行配置され、且つ前記ケースの同一辺にある部分に流れる電流の向きが逆である請求項１記載の半導体装置。
- 前記第１の配線導体の端部は、前記ケースの外周の前記同一辺から外部に露出して第１の外部接続端子を形成し、前記第２の配線導体の端部は、前記ケースの外周の他の辺から外部に露出して外部接続端子を形成する請求項３記載の半導体装置。
- 第１の配線導体のワイヤ接続部と、第２の配線導体のワイヤ接続部とがケースの同一辺にあり、前記第１の配線導体のワイヤ接続部に接続されるワイヤと前記第２の配線導体のワイヤ接続部に接続されるワイヤとが略平行、且つ上下に立体重複するように配置され、上下に配置される前記ワイヤに流れる電流の向きが互いに逆向きである半導体装置の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006344A JP3906433B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体装置及び半導体装置の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006344A JP3906433B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体装置及び半導体装置の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209219A JP2003209219A (ja) | 2003-07-25 |
| JP3906433B2 true JP3906433B2 (ja) | 2007-04-18 |
Family
ID=27645143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002006344A Expired - Fee Related JP3906433B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体装置及び半導体装置の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3906433B2 (ja) |
-
2002
- 2002-01-15 JP JP2002006344A patent/JP3906433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209219A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8466561B2 (en) | Semiconductor module with a power semiconductor chip and a passive component and method for producing the same | |
| US9025341B2 (en) | Power converter | |
| US7271477B2 (en) | Power semiconductor device package | |
| KR100430772B1 (ko) | 반도체장치 | |
| US7247929B2 (en) | Molded semiconductor device with heat conducting members | |
| US10319671B2 (en) | Semiconductor package with leadframe | |
| US7821128B2 (en) | Power semiconductor device having lines within a housing | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| EP0987762B1 (en) | Semiconductor module | |
| US10950526B2 (en) | Semiconductor device | |
| JP4066644B2 (ja) | 半導体装置、半導体装置の配線方法 | |
| CN109841598B (zh) | 多相半桥驱动器封装以及制造方法 | |
| JP3906433B2 (ja) | 半導体装置及び半導体装置の配線方法 | |
| US6664629B2 (en) | Semiconductor device | |
| JP2019067813A (ja) | 半導体モジュール | |
| JP3906710B2 (ja) | 半導体装置及びその製造方法 | |
| JP3922698B2 (ja) | 半導体装置 | |
| US11784156B2 (en) | Semiconductor device | |
| US20220084990A1 (en) | Semiconductor package and semiconductor device | |
| KR102499825B1 (ko) | 패키지형 전력 반도체 장치 | |
| US20210183715A1 (en) | Semiconductor module and semiconductor device | |
| JP6299388B2 (ja) | 半導体装置及びこれを用いた電力変換装置 | |
| JP2009141083A (ja) | 半導体装置 | |
| CN116013889A (zh) | 半导体壳体和制造半导体壳体的方法 | |
| JP2023105499A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |