JP4042510B2

JP4042510B2 - 半導体集積回路装置および半導体集積回路装置のスクリーニング方法

Info

Publication number: JP4042510B2
Application number: JP2002277343A
Authority: JP
Inventors: 道男山下
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-09-24
Filing date: 2002-09-24
Publication date: 2008-02-06
Anticipated expiration: 2022-09-24
Also published as: JP2004117032A

Description

【０００１】
【発明の属する技術分野】
本発明は、カレントミラー回路を有する半導体集積回路装置およびその半導体集積回路装のスクリーニング方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置（ＩＣ）は、製造された後市場に出荷される前に、初期不良をふるい落とすためのスクリーニングが行われる。このスクリーニング方法として特許文献１ないし３に開示されたものがある。
【０００３】
【特許文献１】
特許第２５４３８６８号公報
【０００４】
【特許文献２】
特許第２７２０６２０号公報
【０００５】
【特許文献３】
特許第２９８６１７２号公報
【０００６】
【発明が解決しようとする課題】
スクリーニングは、ＩＣに動作保証電源電圧（例えば５Ｖ±１０％）よりも高い電圧（例えば７Ｖ）をかけることにより、ホト異常、異物、傷、ピンホールなどの欠陥部分を故意に破壊させ初期不良を排除するものである。しかし、スクリーニングを実施しても、以下の理由により、トランジスタのベース・エミッタ間あるいはゲート・ソース間の欠陥を完全に排除できない場合がある。
【０００７】
ＩＣの多くはバイアス電流を生成する定電流回路を備えており、当該ＩＣ内に形成された種々の機能回路は、この定電流回路からカレントミラー回路を通してバイアス電流の供給を受けて動作するようになっている。定電流回路は電源電圧が増加しても一定の電流を出力し続けるように動作するため、カレントミラー回路を構成するトランジスタおよび各機能回路内で上記バイアス電流が流れるトランジスタには、電源電圧の増加に関わらず一定電流が流れ続ける。
【０００８】
このため、電源電圧の増加によりコレクタ・エミッタ間電圧とコレクタ・ベース間電圧あるいはドレイン・ソース間電圧とドレイン・ゲート間電圧を高めることはできても、ベース・エミッタ間電圧あるいはゲート・ソース間電圧を高めることができず、この部分での欠陥を十分にスクリーニングできなかった。
【０００９】
また、車両用ＩＣなどでは、ＩＣ内部にバッテリ電圧から制御用の電源電圧を作り出す定電圧電源回路を内蔵するものがある。このようなＩＣでは、外部から印加する電源電圧（バッテリ電圧）を高めても、内部回路に供給される制御用の電源電圧を高めることはできず、そのままではスクリーニングを実施できない場合もあった。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、カレントミラー回路を通して関係付けられる複数のトランジスタのベース・エミッタ間あるいはゲート・ソース間を一括してスクリーニングすることができる半導体集積回路装置および半導体集積回路装のスクリーニング方法を提供することにある。
【００１１】
【課題を解決するための手段】
請求項に記載した各手段によれば、カレントミラー回路を構成する第１および第２のトランジスタに流れる電流を、通常動作時に当該第１および第２のトランジスタに流れる電流よりも一時的に増大させることにより、これら第１および第２のトランジスタ、第２のトランジスタの出力電流が流れるトランジスタ、当該トランジスタとともに別のカレントミラー回路を構成するトランジスタなど、カレントミラー回路を通して関係付けられる複数のトランジスタの電流が一括して増大する。
【００１２】
これにより、これら関連付けられた複数のトランジスタのベース・エミッタ間電圧あるいはゲート・ソース間電圧が増加して当該部分の電界強度を高めることができ、印加される電源電圧の大きさとは独立に、これらトランジスタのベース・エミッタ間あるいはゲート・ソース間について一括したスクリーニングが可能となる。
【００１３】
請求項１および６に記載した手段によれば、パッドを通して外部回路と電流の授受を行うことにより、カレントミラー回路を構成する第１のトランジスタに流れる電流を増大でき、ベース・エミッタ間電圧を高めてスクリーニングすることができる。また、ウェハ検査の段階でスクリーニングを行う場合には、このパッドに対応した外部端子を設ける必要がなく、パッケージの小型化、端子数の低減化が図れる。
【００１４】
請求項２および７に記載した手段によれば、パッドを通して外部回路と電流の授受を行うことにより、カレントミラー回路を構成する第１および第２のトランジスタのベース電流ひいてはコレクタ電流を増大でき、ベース・エミッタ間電圧を高めてスクリーニングすることができる。また、請求項１と同様に、ウェハ検査の段階でスクリーニングを行う場合にはパッケージの小型化、端子数の低減化が図れる。
【００１５】
請求項３および８に記載した手段によれば、カレントミラー回路を構成する第１のトランジスタのコレクタまたはドレインと所定電位を持つ配線との間に接続されたインピーダンス回路に通電することにより、第１のトランジスタに流れる電流を増大でき、ベース・エミッタ間電圧を高めてスクリーニングすることができる。製品として出荷された後は、インピーダンス回路を断電状態とする。本手段によれば検査用のパッドが不要となるため、半導体集積回路装置内に相互に関係しない多数のカレントミラー回路が設けられている場合に、チップ面積の増大を防ぐことができる。なお、請求項４に記載したように、インピーダンス回路は、スイッチ回路と所定の抵抗値を持つ抵抗回路との直列回路とすると良い。
【００１６】
請求項５に記載した手段によれば、少なくとも第１のトランジスタに流れる電流を増大させることにより、第２のトランジスタを通して各機能回路に増大したバイアス電流が供給される。従って、印加される電源電圧の大きさとは独立して、直接的または間接的にバイアス電流が流れる複数のトランジスタのベース・エミッタ間あるいはゲート・ソース間について一括したスクリーニングが可能となる。
【００１７】
請求項９に記載した手段によれば、差動増幅回路の非反転入力電圧と反転入力電圧との大小関係を変えた２つの状態でカレントミラー回路のバイアス電流を増大することにより、差動対を構成する２つの差動入力トランジスタおよび能動負荷を構成するトランジスタの全てについて電流を増大させることができ、差動増幅回路に係る全トランジスタについてベース・エミッタ間あるいはゲート・ソース間についての一括したスクリーニングが可能となる。
【００１８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照しながら説明する。
図１は、半導体集積回路装置（ＩＣ）をスクリーニングする場合の電気的構成を示している。このＩＣは、例えば車両のＥＣＵ(Electronic Control Unit) 内の制御基板（図示せず）に搭載されるもので、当該制御基板上に搭載された電源ＩＣ（図示せず）から電源電圧ＶDD（例えば５Ｖ）の供給を受けて動作するようになっている。
【００１９】
ＩＣチップ１はバイポーラプロセスにより製造されており、定電流回路２、Ａ／Ｄコンバータ、オペアンプ、コンパレータなどの各種アナログ回路が形成されているとともに、ＣＰＵ、メモリ、Ｉ／Ｏポートなどの各種ディジタル回路が形成されている。また、ＩＣチップ１上には電源供給用のパッド３、４、後述するウェハ検査で用いられる電流入出力用のパッド５（電流可変手段に相当）、信号入力用のパッド６、７など多数のパッドが形成されており、このうちパッド３、４は、それぞれ高電位側の電源線８、低電位側の電源線９（ＧＮＤ）に接続されている。
【００２０】
定電流回路２は、各種アナログ回路（機能回路）に対し一定のバイアス電流を供給するもので、トランジスタのベース・エミッタ間接合電圧を基準に用いた自己バイアス方式の定電流回路である。すなわち、電源線８と９との間には、抵抗Ｒ１とＮＰＮ形トランジスタＱ１とが直列に接続されているとともに、マルチコレクタＰＮＰ形トランジスタＱ２とＮＰＮ形トランジスタＱ３と抵抗Ｒ２とが直列に接続されている。そして、抵抗Ｒ１とトランジスタＱ１のコレクタとの共通接続点は、トランジスタＱ２の一方のコレクタおよびトランジスタＱ３のベースに接続されており、トランジスタＱ３のエミッタと抵抗Ｒ２との共通接続点はトランジスタＱ１のベースに接続されている。
【００２１】
トランジスタＱ２のベースと他のマルチコレクタＰＮＰ形トランジスタＱ４、Ｑ５、…のベースは共通ベース線１０に接続されており、これらトランジスタＱ２、Ｑ４、Ｑ５のエミッタは全て電源線８に接続されている。また、共通ベース線１０と電源線９との間には抵抗Ｒ３とＰＮＰ形トランジスタＱ６とが直列に接続されており、このトランジスタＱ６のベースはトランジスタＱ２の他方のコレクタとトランジスタＱ３のコレクタとの共通接続点（ノードＮ）に接続されている。このノードＮは、本発明の特徴的な構成である検査用のパッド５に接続されている。上記構成において、トランジスタＱ２、Ｑ４、Ｑ５は、トランジスタＱ２を入力側（基準電流生成側）トランジスタ（第１のトランジスタ）、トランジスタＱ４、Ｑ５を出力側（負荷側）トランジスタ（第２のトランジスタ）とするカレントミラー回路１１を形成している。
【００２２】
トランジスタＱ４、Ｑ５の各コレクタには、バイアス電流を必要とする種々のアナログ回路が接続されており、図１には一例としてカレントミラー回路１２とオペアンプまたはコンパレータの一部をなす差動増幅回路１３が示されている。カレントミラー回路１２を構成するＮＰＮ形トランジスタＱ７、Ｑ８、Ｑ９のエミッタは全て電源線９に接続されており、トランジスタＱ７のコレクタは上記トランジスタＱ４のコレクタに接続され、トランジスタＱ８、Ｑ９のコレクタは共通に接続された上で図示しない他の回路に接続されている。
【００２３】
また、差動増幅回路１３は、エミッタが上記トランジスタＱ５のコレクタに接続されベースがそれぞれ信号入出力用のパッド６、７に接続されたＰＮＰ形トランジスタＱ１０、Ｑ１１と、当該トランジスタＱ１０、Ｑ１１と電源線９との間に接続された能動負荷１４とから構成されている。能動負荷１４は、ＮＰＮ形トランジスタＱ１２、Ｑ１３から構成されており、トランジスタＱ１１（、Ｑ１３）のコレクタは、次段のトランジスタＱ１４のベースに接続されている。なお、ＩＣチップ１内には複数の定電流回路が存在する場合もあり、その場合には各定電流回路ごとに上記パッド５に相当するパッド（電流可変手段）が設けられている。
【００２４】
次に、上記構成を持つＩＣチップ１のスクリーニング方法について説明する。ウェハ処理工程で完成したウェハは、ウェハ検査工程においてウェハの状態で電気的な検査が行われ、その後組立工程を経た後にバーンイン工程とテスト工程からなるパッケージテストが行われる。本発明は、ウェハ検査とパッケージテストの何れにおいても実施することができるが、ここではウェハ検査への適用について説明する。
【００２５】
ウェハ検査は、専用治具であるウェハプローバなどによりＩＣチップ１上に形成されたパッド３、４、５、６、７、…に電極を当て、所定の電圧を印加しあるいは所定の電流を入出力することにより行われる。このウェハ検査において、パッド３、４にはそれぞれ電源電圧ＶＰを出力する外部電源１５の正極端子、負極端子が電気的に接続される。
【００２６】
この場合、従来から行われているように、動作保証電源電圧（例えば５Ｖ±１０％）に対し例えば７Ｖ程度の電源電圧ＶＰを印加すると、ＩＣチップ１内のトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６、Ｑ１０、Ｑ１１のコレクタ・エミッタ間電圧およびコレクタ・ベース間電圧が高められるため、これらの接合部に関するスクリーニングが可能となる。
【００２７】
これに対し、ベース・エミッタ間電圧はコレクタ電流が大きくなるに従って高くなる特性があるため、各トランジスタのベース・エミッタ間のスクリーニングはコレクタ電流を増やすことにより実施できる。しかしながら、定電流回路２は、電源電圧ＶＰにかかわらず一定のバイアス電流を出力するように動作するので、電源電圧ＶＰを高めても、トランジスタＱ２、Ｑ４、Ｑ５のコレクタ電流ＩｃひいてはトランジスタＱ７〜Ｑ１３のコレクタ電流は増加せず、このままではベース・エミッタ間のスクリーニングを行うことができない。
【００２８】
そこで、本実施形態では、パッド５を介して接続された定電流型の外部電源１６により電流を流し出すことにより、各トランジスタに流れる電流を一時的に増大させている。定電流回路２自身が生成する一定の電流Ｉａは、抵抗Ｒ２の抵抗値を符号と同じＲ２とし、トランジスタＱ１のベース・エミッタ間電圧をＶBEとすれば、次の（１）式で示すようになる。
Ｉａ＝ＶBE／Ｒ２ …（１）
【００２９】
パッド５を介して外部電源１６に流し出す電流をＩｂとすれば、トランジスタＱ２のコレクタ電流Ｉｃは次の（２）で示すように増加する。
Ｉｃ＝Ｉａ＋Ｉｂ …（２）
【００３０】
その結果、トランジスタＱ２とともにカレントミラー回路１１を構成するトランジスタＱ４、Ｑ５に流れる電流、さらにカレントミラー回路１１の負荷回路であるカレントミラー回路１２を構成するトランジスタＱ７〜Ｑ９に流れる電流、差動増幅回路１３を構成するトランジスタＱ１０〜Ｑ１３に流れる電流も増加し、これらトランジスタＱ２、Ｑ４、Ｑ５、Ｑ７〜Ｑ１３のベース・エミッタ間電圧を一括して高めてスクリーニングすることが可能となる。
【００３１】
この場合、差動増幅回路１３においては、パッド６を介して入力される非反転入力電圧Ｖ１とパッド７を介して入力される反転入力電圧Ｖ２との大小関係によって各トランジスタＱ１０〜Ｑ１３の電流値が変化する。すなわち、Ｖ１＜Ｖ２の場合には、トランジスタＱ５の出力電流はトランジスタＱ１０、Ｑ１２に偏って流れ、トランジスタＱ１１とＱ１３に流れる電流は減少する。逆にＶ１＞Ｖ２の場合には、トランジスタＱ５の出力電流はトランジスタＱ１１、Ｑ１３に偏って流れ、トランジスタＱ１０とＱ１２に流れる電流は減少する。従って、スクリーニングは、Ｖ１＜Ｖ２の関係を有する電圧Ｖ１、Ｖ２を与えた場合と、Ｖ１＞Ｖ２の関係を有する電圧Ｖ１、Ｖ２を与えた場合とについてそれぞれ実施する必要がある。
【００３２】
以上説明したスクリーニング方法によれば、定電流回路２のカレントミラー回路１１を構成するトランジスタＱ２に対し、検査用に設けたパッド５を介して外部電源１６から直接的に電流を流し、トランジスタＱ２のコレクタ電流を通常動作において流れる電流Ｉａよりも一時的に増大させることができる。これにより、カレントミラー回路１１を介して接続されるトランジスタＱ４、Ｑ５、Ｑ７〜Ｑ１３の電流を増大させることができ、これらのベース・エミッタ間電圧すなわち当該部分の電界強度を高めることができ、印加される電源電圧ＶＰの大きさとは独立に、これらトランジスタＱ２、Ｑ４、Ｑ５、Ｑ７〜Ｑ１３のベース・エミッタ間について一括したスクリーニング（初期不良の排除）が可能となる。
【００３３】
この場合、差動増幅回路１３の非反転入力電圧Ｖ１と反転入力電圧Ｖ２との大小関係を変えた２つの状態でバイアス電流を増大させるので、トランジスタＱ１０〜Ｑ１３の全てについて電流を増大させた状態を作り出すことができ、これらのベース・エミッタ間について漏れのないスクリーニングが可能となる。また、外部印加電圧から制御用の電源電圧を作り出す定電圧電源回路を内蔵したＩＣについても、スクリーニングが可能となる。なお、ウェハ検査の段階でスクリーニングを行う場合には、このパッド５に対応した端子を設ける必要がなく、パッケージの小型化、端子数の低減化が図れる。
【００３４】
（第２の実施形態）
次に、本発明の第２の実施形態について、ウェハ検査が行われているＩＣの電気的構成を示す図２を参照しながら説明する。この図２において、図１と同一構成部分については同一符号を付して示している。
【００３５】
本実施形態のＩＣチップ１７には、第１の実施形態で説明したＩＣチップ１のパッド５（図１参照）に替えてパッド１８が設けられている。電流可変手段に相当するパッド１８は、ＩＣチップ１７内において共通ベース線１０に接続されており、ウェハ検査中に外部電源１６が接続されるようになっている。
【００３６】
この外部電源１６は、共通ベース線１０に対しベース電流を供給するので、トランジスタＱ２、Ｑ４、Ｑ５に流れる電流が増大し、第１の実施形態と同様の作用によりトランジスタＱ２、Ｑ４、Ｑ５、Ｑ７〜Ｑ１３のベース・エミッタ間電圧が高まって一括したスクリーニングが可能となる。
【００３７】
（第３の実施形態）
次に、本発明の第３の実施形態について図３を参照しながら説明する。この図３において、図１と同一構成部分については同一符号を付して示している。
ＩＣチップ１９には、電流可変手段として定電流回路２の定電流動作を無効化する無効化回路２０（インピーダンス回路に相当）が設けられている。この無効化回路２０は、ノードＮと電源線９（所定電位を持つ配線に相当）との間に抵抗Ｒ４（抵抗回路に相当）とトランジスタから構成されるスイッチ回路２１とが直列に接続された回路形態を有している。また、図示しないが、複数の定電流回路を備えている場合には各定電流回路ごとに無効化回路２０を設ける。なお、抵抗Ｒ４は必要に応じて設ければ良く、その抵抗値はトランジスタＱ２に流す電流に応じて決定する。
【００３８】
スイッチ回路２１は、通常動作時にあっては開状態となっており、ウェハ検査時にのみ閉状態とされる。スイッチ回路２１が閉状態になると、ノードＮはＧＮＤ電位に近づき、トランジスタＱ１、Ｑ３はオフとなり、代わって無効化回路２０を通してトランジスタＱ２のコレクタ電流およびトランジスタＱ６のベース電流が流れる。その結果、定電流回路２の定電流動作は無効化され、トランジスタＱ２のコレクタ電流ひいてはトランジスタＱ４、Ｑ５、Ｑ７〜Ｑ１３に流れる電流が増大する。この場合、電源電圧ＶＰを高めれば、それに応じて上記電流も増大する。
【００３９】
本実施形態によれば、ＩＣチップ１９上に検査用のパッド（図１、図２に示すパッド５、１８に相当するもの）を設ける必要がないため、特に複数の定電流回路が設けられているＩＣではチップ面積の増大を防ぐことができる。また、検査に際して外部電源１６が不要となり、さらに電源電圧ＶＰを可変することによりトランジスタＱ２、Ｑ４、Ｑ５、Ｑ７〜Ｑ１３に流す電流を可変できるので、検査が容易になる。
【００４０】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１ないし第３の実施形態を組み合わせても良い。例えばノードＮに接続されたパッド５を設けるとともに無効化回路２０を設けることにより、無効化回路２０に流れる電流が不十分であるような場合に補助的にパッド５を介して外部から電流を供給することができる。
【００４１】
上述したスクリーニングは、パッケージテストのバーンイン工程において実施しても良い。また、第１、第３の実施形態は、ＣＭＯＳプロセスで製造されたＩＣチップに対しても同様にして適用できる。さらに、定電流回路のみならず一般にカレントミラー回路を介して関連付けられた複数のトランジスタを有するＩＣにも適用できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＩＣチップの電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す図１相当図
【符号の説明】
１、１７、１９はＩＣチップ（半導体集積回路装置）、２は定電流回路、５、１８はパッド（電流可変手段）、１１はカレントミラー回路、１３は差動増幅回路、２０は無効化回路（インピーダンス回路、電流可変手段）、２１はスイッチ回路、Ｑ２はトランジスタ（第１のトランジスタ）、Ｑ４、Ｑ５はトランジスタ（第２のトランジスタ）、Ｒ４は抵抗（抵抗回路）である。

Claims

電流が入力される第１のトランジスタと当該第１のトランジスタと制御端子同士が接続された１または複数の第２のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置において、
前記カレントミラー回路は、前記第１または第２のトランジスタを介して関連付けられる他のトランジスタに電流を供給するように構成されており、
前記第１のトランジスタのコレクタまたはドレインに接続され外部回路との間で電流の入出力に用いられるパッドを備え、当該パッドを介して電流を入出力することにより、印加される電源電圧の大きさとは独立に、前記第１、第２および他のトランジスタに流れる電流を、通常動作時に当該第１、第２および他のトランジスタに流れる電流よりも一括して増大させるように構成された電流可変手段を設けたことを特徴とする半導体集積回路装置。
電流が入力される第１のトランジスタと当該第１のトランジスタとベース同士が接続された１または複数の第２のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置において、
前記第１および第２のトランジスタはバイポーラトランジスタであって、
前記カレントミラー回路は、前記第１または第２のトランジスタを介して関連付けられる他のトランジスタに電流を供給するように構成されており、
前記第１および第２のトランジスタのベースに接続され外部回路との間で電流の入出力に用いられるパッドを備え、当該パッドを介して電流を入出力することにより、印加される電源電圧の大きさとは独立に、前記第１、第２および他のトランジスタに流れる電流を、通常動作時に当該第１、第２および他のトランジスタに流れる電流よりも一括して増大させるように構成された電流可変手段を設けたことを特徴とする半導体集積回路装置。
電流が入力される第１のトランジスタと当該第１のトランジスタと制御端子同士が接続された１または複数の第２のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置において、
前記カレントミラー回路は、前記第１または第２のトランジスタを介して関連付けられる他のトランジスタに電流を供給するように構成されており、
前記第１のトランジスタのコレクタまたはドレインと所定電位を持つ配線との間に接続された通断電可能なインピーダンス回路を備え、当該インピーダンス回路に通電することにより、印加される電源電圧の大きさとは独立に、前記第１、第２および他のトランジスタに流れる電流を、通常動作時に当該第１、第２および他のトランジスタに流れる電流よりも一括して増大させるように構成された電流可変手段を設けたことを特徴とする半導体集積回路装置。
前記インピーダンス回路は、スイッチ回路と所定の抵抗値を持つ抵抗回路との直列回路であることを特徴とする請求項３記載の半導体集積回路装置。
前記カレントミラー回路は、バイアス電流を生成する定電流回路において当該バイアス電流を他の機能回路に供給するように構成されていることを特徴とする請求項１ないし４の何れかに記載の半導体集積回路装置。
電流が入力される第１のトランジスタと当該第１のトランジスタと制御端子同士が接続された１または複数の第２のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置のスクリーニング方法において、
前記半導体集積回路装置に所定の電源電圧を印加し、
前記第１のトランジスタのコレクタまたはドレインに接続された前記半導体集積回路装置のパッドを介して、外部から前記第１のトランジスタに対し電流を流すことにより、前記第１、第２のトランジスタおよび前記カレントミラー回路を通して関連付けられる他のトランジスタに、前記電源電圧の下で通常動作時に当該第１、第２および他のトランジスタに流れる電流よりも大きい電流を一時的に流すことを特徴とする半導体集積回路装置のスクリーニング方法。
電流が入力される第１のトランジスタと当該第１のトランジスタとベース同士が接続された１または複数の第２のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置のスクリーニング方法において、
前記半導体集積回路装置に所定の電源電圧を印加し、
前記第１のトランジスタのベースに接続された前記半導体集積回路装置のパッドを介して、外部から前記第１のトランジスタに対しベース電流を流すことにより、前記第１、第２のトランジスタおよび前記カレントミラー回路を通して関連付けられる他のトランジスタに、前記電源電圧の下で通常動作時に当該第１、第２および他のトランジスタに流れる電流よりも大きい電流を一時的に流すことを特徴とする半導体集積回路装置のスクリーニング方法。
電流が入力される第１のトランジスタと当該第１のトランジスタと制御端子同士が接続された１または複数の第２のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置のスクリーニング方法において、
前記半導体集積回路装置に所定の電源電圧を印加し、
前記第１のトランジスタのコレクタまたはドレインと所定電位を持つ配線との間に接続された通断電可能なインピーダンス回路を一時的に通電状態とし前記第１のトランジスタに対し電流を流すことにより、前記第１、第２のトランジスタおよび前記カレントミラー回路を通して関連付けられる他のトランジスタに、前記電源電圧の下で通常動作時に当該第１、第２および他のトランジスタに流れる電流よりも大きい電流を一時的に流すことを特徴とする半導体集積回路装置のスクリーニング方法。
前記集積回路装置が前記カレントミラー回路からバイアス電流の供給を受けて動作する差動増幅回路を備えている場合、その非反転入力電圧が反転入力電圧よりも高い状態と低い状態とについて、それぞれ前記第１および第２のトランジスタに前記通常動作時の電流よりも大きい電流を流すことを特徴とする請求項６ないし８の何れかに記載の半導体集積回路装置のスクリーニング方法。