JP4042510B2 - 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 - Google Patents
半導体集積回路装置および半導体集積回路装置のスクリーニング方法 Download PDFInfo
- Publication number
- JP4042510B2 JP4042510B2 JP2002277343A JP2002277343A JP4042510B2 JP 4042510 B2 JP4042510 B2 JP 4042510B2 JP 2002277343 A JP2002277343 A JP 2002277343A JP 2002277343 A JP2002277343 A JP 2002277343A JP 4042510 B2 JP4042510 B2 JP 4042510B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、カレントミラー回路を有する半導体集積回路装置およびその半導体集積回路装のスクリーニング方法に関する。
【0002】
【従来の技術】
半導体集積回路装置(IC)は、製造された後市場に出荷される前に、初期不良をふるい落とすためのスクリーニングが行われる。このスクリーニング方法として特許文献1ないし3に開示されたものがある。
【0003】
【特許文献1】
特許第2543868号公報
【0004】
【特許文献2】
特許第2720620号公報
【0005】
【特許文献3】
特許第2986172号公報
【0006】
【発明が解決しようとする課題】
スクリーニングは、ICに動作保証電源電圧(例えば5V±10%)よりも高い電圧(例えば7V)をかけることにより、ホト異常、異物、傷、ピンホールなどの欠陥部分を故意に破壊させ初期不良を排除するものである。しかし、スクリーニングを実施しても、以下の理由により、トランジスタのベース・エミッタ間あるいはゲート・ソース間の欠陥を完全に排除できない場合がある。
【0007】
ICの多くはバイアス電流を生成する定電流回路を備えており、当該IC内に形成された種々の機能回路は、この定電流回路からカレントミラー回路を通してバイアス電流の供給を受けて動作するようになっている。定電流回路は電源電圧が増加しても一定の電流を出力し続けるように動作するため、カレントミラー回路を構成するトランジスタおよび各機能回路内で上記バイアス電流が流れるトランジスタには、電源電圧の増加に関わらず一定電流が流れ続ける。
【0008】
このため、電源電圧の増加によりコレクタ・エミッタ間電圧とコレクタ・ベース間電圧あるいはドレイン・ソース間電圧とドレイン・ゲート間電圧を高めることはできても、ベース・エミッタ間電圧あるいはゲート・ソース間電圧を高めることができず、この部分での欠陥を十分にスクリーニングできなかった。
【0009】
また、車両用ICなどでは、IC内部にバッテリ電圧から制御用の電源電圧を作り出す定電圧電源回路を内蔵するものがある。このようなICでは、外部から印加する電源電圧(バッテリ電圧)を高めても、内部回路に供給される制御用の電源電圧を高めることはできず、そのままではスクリーニングを実施できない場合もあった。
【0010】
本発明は上記事情に鑑みてなされたもので、その目的は、カレントミラー回路を通して関係付けられる複数のトランジスタのベース・エミッタ間あるいはゲート・ソース間を一括してスクリーニングすることができる半導体集積回路装置および半導体集積回路装のスクリーニング方法を提供することにある。
【0011】
【課題を解決するための手段】
請求項に記載した各手段によれば、カレントミラー回路を構成する第1および第2のトランジスタに流れる電流を、通常動作時に当該第1および第2のトランジスタに流れる電流よりも一時的に増大させることにより、これら第1および第2のトランジスタ、第2のトランジスタの出力電流が流れるトランジスタ、当該トランジスタとともに別のカレントミラー回路を構成するトランジスタなど、カレントミラー回路を通して関係付けられる複数のトランジスタの電流が一括して増大する。
【0012】
これにより、これら関連付けられた複数のトランジスタのベース・エミッタ間電圧あるいはゲート・ソース間電圧が増加して当該部分の電界強度を高めることができ、印加される電源電圧の大きさとは独立に、これらトランジスタのベース・エミッタ間あるいはゲート・ソース間について一括したスクリーニングが可能となる。
【0013】
請求項1および6に記載した手段によれば、パッドを通して外部回路と電流の授受を行うことにより、カレントミラー回路を構成する第1のトランジスタに流れる電流を増大でき、ベース・エミッタ間電圧を高めてスクリーニングすることができる。また、ウェハ検査の段階でスクリーニングを行う場合には、このパッドに対応した外部端子を設ける必要がなく、パッケージの小型化、端子数の低減化が図れる。
【0014】
請求項2および7に記載した手段によれば、パッドを通して外部回路と電流の授受を行うことにより、カレントミラー回路を構成する第1および第2のトランジスタのベース電流ひいてはコレクタ電流を増大でき、ベース・エミッタ間電圧を高めてスクリーニングすることができる。また、請求項1と同様に、ウェハ検査の段階でスクリーニングを行う場合にはパッケージの小型化、端子数の低減化が図れる。
【0015】
請求項3および8に記載した手段によれば、カレントミラー回路を構成する第1のトランジスタのコレクタまたはドレインと所定電位を持つ配線との間に接続されたインピーダンス回路に通電することにより、第1のトランジスタに流れる電流を増大でき、ベース・エミッタ間電圧を高めてスクリーニングすることができる。製品として出荷された後は、インピーダンス回路を断電状態とする。本手段によれば検査用のパッドが不要となるため、半導体集積回路装置内に相互に関係しない多数のカレントミラー回路が設けられている場合に、チップ面積の増大を防ぐことができる。なお、請求項4に記載したように、インピーダンス回路は、スイッチ回路と所定の抵抗値を持つ抵抗回路との直列回路とすると良い。
【0016】
請求項5に記載した手段によれば、少なくとも第1のトランジスタに流れる電流を増大させることにより、第2のトランジスタを通して各機能回路に増大したバイアス電流が供給される。従って、印加される電源電圧の大きさとは独立して、直接的または間接的にバイアス電流が流れる複数のトランジスタのベース・エミッタ間あるいはゲート・ソース間について一括したスクリーニングが可能となる。
【0017】
請求項9に記載した手段によれば、差動増幅回路の非反転入力電圧と反転入力電圧との大小関係を変えた2つの状態でカレントミラー回路のバイアス電流を増大することにより、差動対を構成する2つの差動入力トランジスタおよび能動負荷を構成するトランジスタの全てについて電流を増大させることができ、差動増幅回路に係る全トランジスタについてベース・エミッタ間あるいはゲート・ソース間についての一括したスクリーニングが可能となる。
【0018】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態について図1を参照しながら説明する。
図1は、半導体集積回路装置(IC)をスクリーニングする場合の電気的構成を示している。このICは、例えば車両のECU(Electronic Control Unit) 内の制御基板(図示せず)に搭載されるもので、当該制御基板上に搭載された電源IC(図示せず)から電源電圧VDD(例えば5V)の供給を受けて動作するようになっている。
【0019】
ICチップ1はバイポーラプロセスにより製造されており、定電流回路2、A/Dコンバータ、オペアンプ、コンパレータなどの各種アナログ回路が形成されているとともに、CPU、メモリ、I/Oポートなどの各種ディジタル回路が形成されている。また、ICチップ1上には電源供給用のパッド3、4、後述するウェハ検査で用いられる電流入出力用のパッド5(電流可変手段に相当)、信号入力用のパッド6、7など多数のパッドが形成されており、このうちパッド3、4は、それぞれ高電位側の電源線8、低電位側の電源線9(GND)に接続されている。
【0020】
定電流回路2は、各種アナログ回路(機能回路)に対し一定のバイアス電流を供給するもので、トランジスタのベース・エミッタ間接合電圧を基準に用いた自己バイアス方式の定電流回路である。すなわち、電源線8と9との間には、抵抗R1とNPN形トランジスタQ1とが直列に接続されているとともに、マルチコレクタPNP形トランジスタQ2とNPN形トランジスタQ3と抵抗R2とが直列に接続されている。そして、抵抗R1とトランジスタQ1のコレクタとの共通接続点は、トランジスタQ2の一方のコレクタおよびトランジスタQ3のベースに接続されており、トランジスタQ3のエミッタと抵抗R2との共通接続点はトランジスタQ1のベースに接続されている。
【0021】
トランジスタQ2のベースと他のマルチコレクタPNP形トランジスタQ4、Q5、…のベースは共通ベース線10に接続されており、これらトランジスタQ2、Q4、Q5のエミッタは全て電源線8に接続されている。また、共通ベース線10と電源線9との間には抵抗R3とPNP形トランジスタQ6とが直列に接続されており、このトランジスタQ6のベースはトランジスタQ2の他方のコレクタとトランジスタQ3のコレクタとの共通接続点(ノードN)に接続されている。このノードNは、本発明の特徴的な構成である検査用のパッド5に接続されている。上記構成において、トランジスタQ2、Q4、Q5は、トランジスタQ2を入力側(基準電流生成側)トランジスタ(第1のトランジスタ)、トランジスタQ4、Q5を出力側(負荷側)トランジスタ(第2のトランジスタ)とするカレントミラー回路11を形成している。
【0022】
トランジスタQ4、Q5の各コレクタには、バイアス電流を必要とする種々のアナログ回路が接続されており、図1には一例としてカレントミラー回路12とオペアンプまたはコンパレータの一部をなす差動増幅回路13が示されている。カレントミラー回路12を構成するNPN形トランジスタQ7、Q8、Q9のエミッタは全て電源線9に接続されており、トランジスタQ7のコレクタは上記トランジスタQ4のコレクタに接続され、トランジスタQ8、Q9のコレクタは共通に接続された上で図示しない他の回路に接続されている。
【0023】
また、差動増幅回路13は、エミッタが上記トランジスタQ5のコレクタに接続されベースがそれぞれ信号入出力用のパッド6、7に接続されたPNP形トランジスタQ10、Q11と、当該トランジスタQ10、Q11と電源線9との間に接続された能動負荷14とから構成されている。能動負荷14は、NPN形トランジスタQ12、Q13から構成されており、トランジスタQ11(、Q13)のコレクタは、次段のトランジスタQ14のベースに接続されている。なお、ICチップ1内には複数の定電流回路が存在する場合もあり、その場合には各定電流回路ごとに上記パッド5に相当するパッド(電流可変手段)が設けられている。
【0024】
次に、上記構成を持つICチップ1のスクリーニング方法について説明する。ウェハ処理工程で完成したウェハは、ウェハ検査工程においてウェハの状態で電気的な検査が行われ、その後組立工程を経た後にバーンイン工程とテスト工程からなるパッケージテストが行われる。本発明は、ウェハ検査とパッケージテストの何れにおいても実施することができるが、ここではウェハ検査への適用について説明する。
【0025】
ウェハ検査は、専用治具であるウェハプローバなどによりICチップ1上に形成されたパッド3、4、5、6、7、…に電極を当て、所定の電圧を印加しあるいは所定の電流を入出力することにより行われる。このウェハ検査において、パッド3、4にはそれぞれ電源電圧VPを出力する外部電源15の正極端子、負極端子が電気的に接続される。
【0026】
この場合、従来から行われているように、動作保証電源電圧(例えば5V±10%)に対し例えば7V程度の電源電圧VPを印加すると、ICチップ1内のトランジスタQ3、Q4、Q5、Q6、Q10、Q11のコレクタ・エミッタ間電圧およびコレクタ・ベース間電圧が高められるため、これらの接合部に関するスクリーニングが可能となる。
【0027】
これに対し、ベース・エミッタ間電圧はコレクタ電流が大きくなるに従って高くなる特性があるため、各トランジスタのベース・エミッタ間のスクリーニングはコレクタ電流を増やすことにより実施できる。しかしながら、定電流回路2は、電源電圧VPにかかわらず一定のバイアス電流を出力するように動作するので、電源電圧VPを高めても、トランジスタQ2、Q4、Q5のコレクタ電流IcひいてはトランジスタQ7〜Q13のコレクタ電流は増加せず、このままではベース・エミッタ間のスクリーニングを行うことができない。
【0028】
そこで、本実施形態では、パッド5を介して接続された定電流型の外部電源16により電流を流し出すことにより、各トランジスタに流れる電流を一時的に増大させている。定電流回路2自身が生成する一定の電流Iaは、抵抗R2の抵抗値を符号と同じR2とし、トランジスタQ1のベース・エミッタ間電圧をVBEとすれば、次の(1)式で示すようになる。
Ia=VBE/R2 …(1)
【0029】
パッド5を介して外部電源16に流し出す電流をIbとすれば、トランジスタQ2のコレクタ電流Icは次の(2)で示すように増加する。
Ic=Ia+Ib …(2)
【0030】
その結果、トランジスタQ2とともにカレントミラー回路11を構成するトランジスタQ4、Q5に流れる電流、さらにカレントミラー回路11の負荷回路であるカレントミラー回路12を構成するトランジスタQ7〜Q9に流れる電流、差動増幅回路13を構成するトランジスタQ10〜Q13に流れる電流も増加し、これらトランジスタQ2、Q4、Q5、Q7〜Q13のベース・エミッタ間電圧を一括して高めてスクリーニングすることが可能となる。
【0031】
この場合、差動増幅回路13においては、パッド6を介して入力される非反転入力電圧V1とパッド7を介して入力される反転入力電圧V2との大小関係によって各トランジスタQ10〜Q13の電流値が変化する。すなわち、V1<V2の場合には、トランジスタQ5の出力電流はトランジスタQ10、Q12に偏って流れ、トランジスタQ11とQ13に流れる電流は減少する。逆にV1>V2の場合には、トランジスタQ5の出力電流はトランジスタQ11、Q13に偏って流れ、トランジスタQ10とQ12に流れる電流は減少する。従って、スクリーニングは、V1<V2の関係を有する電圧V1、V2を与えた場合と、V1>V2の関係を有する電圧V1、V2を与えた場合とについてそれぞれ実施する必要がある。
【0032】
以上説明したスクリーニング方法によれば、定電流回路2のカレントミラー回路11を構成するトランジスタQ2に対し、検査用に設けたパッド5を介して外部電源16から直接的に電流を流し、トランジスタQ2のコレクタ電流を通常動作において流れる電流Iaよりも一時的に増大させることができる。これにより、カレントミラー回路11を介して接続されるトランジスタQ4、Q5、Q7〜Q13の電流を増大させることができ、これらのベース・エミッタ間電圧すなわち当該部分の電界強度を高めることができ、印加される電源電圧VPの大きさとは独立に、これらトランジスタQ2、Q4、Q5、Q7〜Q13のベース・エミッタ間について一括したスクリーニング(初期不良の排除)が可能となる。
【0033】
この場合、差動増幅回路13の非反転入力電圧V1と反転入力電圧V2との大小関係を変えた2つの状態でバイアス電流を増大させるので、トランジスタQ10〜Q13の全てについて電流を増大させた状態を作り出すことができ、これらのベース・エミッタ間について漏れのないスクリーニングが可能となる。また、外部印加電圧から制御用の電源電圧を作り出す定電圧電源回路を内蔵したICについても、スクリーニングが可能となる。なお、ウェハ検査の段階でスクリーニングを行う場合には、このパッド5に対応した端子を設ける必要がなく、パッケージの小型化、端子数の低減化が図れる。
【0034】
(第2の実施形態)
次に、本発明の第2の実施形態について、ウェハ検査が行われているICの電気的構成を示す図2を参照しながら説明する。この図2において、図1と同一構成部分については同一符号を付して示している。
【0035】
本実施形態のICチップ17には、第1の実施形態で説明したICチップ1のパッド5(図1参照)に替えてパッド18が設けられている。電流可変手段に相当するパッド18は、ICチップ17内において共通ベース線10に接続されており、ウェハ検査中に外部電源16が接続されるようになっている。
【0036】
この外部電源16は、共通ベース線10に対しベース電流を供給するので、トランジスタQ2、Q4、Q5に流れる電流が増大し、第1の実施形態と同様の作用によりトランジスタQ2、Q4、Q5、Q7〜Q13のベース・エミッタ間電圧が高まって一括したスクリーニングが可能となる。
【0037】
(第3の実施形態)
次に、本発明の第3の実施形態について図3を参照しながら説明する。この図3において、図1と同一構成部分については同一符号を付して示している。
ICチップ19には、電流可変手段として定電流回路2の定電流動作を無効化する無効化回路20(インピーダンス回路に相当)が設けられている。この無効化回路20は、ノードNと電源線9(所定電位を持つ配線に相当)との間に抵抗R4(抵抗回路に相当)とトランジスタから構成されるスイッチ回路21とが直列に接続された回路形態を有している。また、図示しないが、複数の定電流回路を備えている場合には各定電流回路ごとに無効化回路20を設ける。なお、抵抗R4は必要に応じて設ければ良く、その抵抗値はトランジスタQ2に流す電流に応じて決定する。
【0038】
スイッチ回路21は、通常動作時にあっては開状態となっており、ウェハ検査時にのみ閉状態とされる。スイッチ回路21が閉状態になると、ノードNはGND電位に近づき、トランジスタQ1、Q3はオフとなり、代わって無効化回路20を通してトランジスタQ2のコレクタ電流およびトランジスタQ6のベース電流が流れる。その結果、定電流回路2の定電流動作は無効化され、トランジスタQ2のコレクタ電流ひいてはトランジスタQ4、Q5、Q7〜Q13に流れる電流が増大する。この場合、電源電圧VPを高めれば、それに応じて上記電流も増大する。
【0039】
本実施形態によれば、ICチップ19上に検査用のパッド(図1、図2に示すパッド5、18に相当するもの)を設ける必要がないため、特に複数の定電流回路が設けられているICではチップ面積の増大を防ぐことができる。また、検査に際して外部電源16が不要となり、さらに電源電圧VPを可変することによりトランジスタQ2、Q4、Q5、Q7〜Q13に流す電流を可変できるので、検査が容易になる。
【0040】
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第1ないし第3の実施形態を組み合わせても良い。例えばノードNに接続されたパッド5を設けるとともに無効化回路20を設けることにより、無効化回路20に流れる電流が不十分であるような場合に補助的にパッド5を介して外部から電流を供給することができる。
【0041】
上述したスクリーニングは、パッケージテストのバーンイン工程において実施しても良い。また、第1、第3の実施形態は、CMOSプロセスで製造されたICチップに対しても同様にして適用できる。さらに、定電流回路のみならず一般にカレントミラー回路を介して関連付けられた複数のトランジスタを有するICにも適用できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示すICチップの電気的構成図
【図2】本発明の第2の実施形態を示す図1相当図
【図3】本発明の第3の実施形態を示す図1相当図
【符号の説明】
1、17、19はICチップ(半導体集積回路装置)、2は定電流回路、5、18はパッド(電流可変手段)、11はカレントミラー回路、13は差動増幅回路、20は無効化回路(インピーダンス回路、電流可変手段)、21はスイッチ回路、Q2はトランジスタ(第1のトランジスタ)、Q4、Q5はトランジスタ(第2のトランジスタ)、R4は抵抗(抵抗回路)である。
Claims (9)
- 電流が入力される第1のトランジスタと当該第1のトランジスタと制御端子同士が接続された1または複数の第2のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置において、
前記カレントミラー回路は、前記第1または第2のトランジスタを介して関連付けられる他のトランジスタに電流を供給するように構成されており、
前記第1のトランジスタのコレクタまたはドレインに接続され外部回路との間で電流の入出力に用いられるパッドを備え、当該パッドを介して電流を入出力することにより、印加される電源電圧の大きさとは独立に、前記第1、第2および他のトランジスタに流れる電流を、通常動作時に当該第1、第2および他のトランジスタに流れる電流よりも一括して増大させるように構成された電流可変手段を設けたことを特徴とする半導体集積回路装置。 - 電流が入力される第1のトランジスタと当該第1のトランジスタとベース同士が接続された1または複数の第2のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置において、
前記第1および第2のトランジスタはバイポーラトランジスタであって、
前記カレントミラー回路は、前記第1または第2のトランジスタを介して関連付けられる他のトランジスタに電流を供給するように構成されており、
前記第1および第2のトランジスタのベースに接続され外部回路との間で電流の入出力に用いられるパッドを備え、当該パッドを介して電流を入出力することにより、印加される電源電圧の大きさとは独立に、前記第1、第2および他のトランジスタに流れる電流を、通常動作時に当該第1、第2および他のトランジスタに流れる電流よりも一括して増大させるように構成された電流可変手段を設けたことを特徴とする半導体集積回路装置。 - 電流が入力される第1のトランジスタと当該第1のトランジスタと制御端子同士が接続された1または複数の第2のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置において、
前記カレントミラー回路は、前記第1または第2のトランジスタを介して関連付けられる他のトランジスタに電流を供給するように構成されており、
前記第1のトランジスタのコレクタまたはドレインと所定電位を持つ配線との間に接続された通断電可能なインピーダンス回路を備え、当該インピーダンス回路に通電することにより、印加される電源電圧の大きさとは独立に、前記第1、第2および他のトランジスタに流れる電流を、通常動作時に当該第1、第2および他のトランジスタに流れる電流よりも一括して増大させるように構成された電流可変手段を設けたことを特徴とする半導体集積回路装置。 - 前記インピーダンス回路は、スイッチ回路と所定の抵抗値を持つ抵抗回路との直列回路であることを特徴とする請求項3記載の半導体集積回路装置。
- 前記カレントミラー回路は、バイアス電流を生成する定電流回路において当該バイアス電流を他の機能回路に供給するように構成されていることを特徴とする請求項1ないし4の何れかに記載の半導体集積回路装置。
- 電流が入力される第1のトランジスタと当該第1のトランジスタと制御端子同士が接続された1または複数の第2のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置のスクリーニング方法において、
前記半導体集積回路装置に所定の電源電圧を印加し、
前記第1のトランジスタのコレクタまたはドレインに接続された前記半導体集積回路装置のパッドを介して、外部から前記第1のトランジスタに対し電流を流すことにより、前記第1、第2のトランジスタおよび前記カレントミラー回路を通して関連付けられる他のトランジスタに、前記電源電圧の下で通常動作時に当該第1、第2および他のトランジスタに流れる電流よりも大きい電流を一時的に流すことを特徴とする半導体集積回路装置のスクリーニング方法。 - 電流が入力される第1のトランジスタと当該第1のトランジスタとベ ース同士が接続された1または複数の第2のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置のスクリーニング方法において、
前記半導体集積回路装置に所定の電源電圧を印加し、
前記第1のトランジスタのベースに接続された前記半導体集積回路装置のパッドを介して、外部から前記第1のトランジスタに対しベース電流を流すことにより、前記第1、第2のトランジスタおよび前記カレントミラー回路を通して関連付けられる他のトランジスタに、前記電源電圧の下で通常動作時に当該第1、第2および他のトランジスタに流れる電流よりも大きい電流を一時的に流すことを特徴とする半導体集積回路装置のスクリーニング方法。 - 電流が入力される第1のトランジスタと当該第1のトランジスタと制御端子同士が接続された1または複数の第2のトランジスタとからなるカレントミラー回路を有する半導体集積回路装置のスクリーニング方法において、
前記半導体集積回路装置に所定の電源電圧を印加し、
前記第1のトランジスタのコレクタまたはドレインと所定電位を持つ配線との間に接続された通断電可能なインピーダンス回路を一時的に通電状態とし前記第1のトランジスタに対し電流を流すことにより、前記第1、第2のトランジスタおよび前記カレントミラー回路を通して関連付けられる他のトランジスタに、前記電源電圧の下で通常動作時に当該第1、第2および他のトランジスタに流れる電流よりも大きい電流を一時的に流すことを特徴とする半導体集積回路装置のスクリーニング方法。 - 前記集積回路装置が前記カレントミラー回路からバイアス電流の供給を受けて動作する差動増幅回路を備えている場合、その非反転入力電圧が反転入力電圧よりも高い状態と低い状態とについて、それぞれ前記第1および第2のトランジスタに前記通常動作時の電流よりも大きい電流を流すことを特徴とする請求項6ないし8の何れかに記載の半導体集積回路装置のスクリーニング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002277343A JP4042510B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002277343A JP4042510B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004117032A JP2004117032A (ja) | 2004-04-15 |
JP4042510B2 true JP4042510B2 (ja) | 2008-02-06 |
Family
ID=32272969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002277343A Expired - Fee Related JP4042510B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4042510B2 (ja) |
-
2002
- 2002-09-24 JP JP2002277343A patent/JP4042510B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004117032A (ja) | 2004-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
JP3864864B2 (ja) | クランプ回路 | |
US20130027053A1 (en) | Method of testing parallel power connections of semiconductor device | |
JP3950646B2 (ja) | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスic及びicテスタ | |
US7701789B2 (en) | Semiconductor device | |
JP4042510B2 (ja) | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 | |
JP2006214976A (ja) | 半導体装置の検査方法および検査装置並びに半導体装置 | |
JPH0318346B2 (ja) | ||
JP3611690B2 (ja) | 半導体装置 | |
JPS62134576A (ja) | 集積モジユ−ルの試験方法および回路装置 | |
JP3648702B2 (ja) | パワーアンプicおよびオーディオシステム | |
JP3207639B2 (ja) | 半導体集積回路 | |
JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
JP2626538B2 (ja) | 半導体装置 | |
JP3019628B2 (ja) | 半導体集積回路 | |
JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
JP2968642B2 (ja) | 集積回路装置 | |
JP2962051B2 (ja) | 半導体集積回路装置 | |
JPH06308193A (ja) | Bip−CMOSプロセスを用いたLSIのテスト回路 | |
JP3526378B2 (ja) | 基準電圧回路のテスト回路 | |
JPS6281119A (ja) | 半導体集積回路装置 | |
JPH06109815A (ja) | 半導体集積回路 | |
JPH07182896A (ja) | 自己過電流保護回路 | |
JPH01117352A (ja) | 半導体集積回路 | |
JP2001345868A (ja) | インターフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4042510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |