JP3648702B2 - パワーアンプicおよびオーディオシステム - Google Patents
パワーアンプicおよびオーディオシステム Download PDFInfo
- Publication number
- JP3648702B2 JP3648702B2 JP34090998A JP34090998A JP3648702B2 JP 3648702 B2 JP3648702 B2 JP 3648702B2 JP 34090998 A JP34090998 A JP 34090998A JP 34090998 A JP34090998 A JP 34090998A JP 3648702 B2 JP3648702 B2 JP 3648702B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power amplifier
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、パワーアンプIC(半導体集積回路装置)さらにはパワーアンプICにおける過電流検出回路に適用して有効な技術に関するものであって、例えばオーディオシステムのスピーカを駆動するパワーアンプICに利用して有効な技術に関するものである。
【0002】
【従来の技術】
カーオーディオシステムに使用されるパワーアンプICのような電流増幅用のICは、出力インピーダンスが小さいため出力端子が電源や接地点にショートした場合、大電流が流れてICが破壊されるおそれがある。そこで、かかる電流増幅用ICでは、過電流検出回路を含む保護回路が設けられている。
【0003】
従来、パワーアンプICにおける過電流検出方法としては、例えば出力端子にボンディングワイヤ接続される出力パッドに隣接して検出用のパッドを設けるとともに、この検出用パッドと出力端子との間を別のボンディングワイヤで接続し、出力端子がショートした場合にこの検出用パッドに生じる電位差を検出して過電流が流れているか否か判定する方法がある。また、出力端子がショートして過電流が流れたときにIC内部の所定のアルミ配線に生じる電圧降下を検出して過電流を検出する方法もある。
【0004】
【発明が解決しようとする課題】
しかしながら、ボンディングワイヤやアルミ配線のインピーダンスはプロセスばらつきが大きいため、上述したボンディングワイヤやアルミ配線の抵抗による電圧降下を検出して過電流を検出する方法にあっては、正確な検出を行なうには抵抗値などのトリミングが必要となるため、工程数が多くなるという問題点がある。
【0005】
本発明の目的は、比較的ラフな定数で設計された回路で精度良く過電流を検出することができ、これによって確実な過電流保護を行なうことができる技術を提供することにある。
【0006】
本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0007】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0008】
すなわち、最終段の出力回路から初段差動増幅回路に負帰還をかけるフィードバック経路を有するパワーアンプにおいて、最終段の出力回路から初段差動増幅回路に帰還される電圧と最終段の出力回路に入力される電圧とを比較する比較回路と、最終段の出力回路から初段差動増幅回路に帰還される電圧と所定の基準電圧とを比較する比較回路とを設けて、これらの比較回路における比較結果に基づいて出力端子の過電流を検出し保護回路を動作させて過電流を防止するようにしたものである。
【0009】
具体的には、最終段の出力回路の出力電圧を初段の差動増幅回路に負帰還するように構成されたパワー増幅回路と、該パワー増幅回路への入力信号を外部から取り入れるための入力端子と、上記パワー増幅回路の出力信号を外部へ取り出すための出力端子とを備えたパワーアンプICにおいて、上記出力回路から初段差動増幅回路への帰還電圧と上記出回路の前段の増幅回路の出力電圧とを比較する第1の比較手段と、上記出力回路から初段差動増幅回路への帰還電圧と所定の基準電圧とを比較する第2の比較手段と、これらの比較手段における比較結果に基づいて上記出力端子に流れる過電流を検出する過電流検出回路と、この過電流検出回路の検出信号に基づいて上記出力端子に流れる過電流を防止する保護回路とを設けるようにした。
【0010】
上述した手段によれば、プロセスばらつきの影響を受けやすいボンディングワイヤやアルミ配線に流れる電流を検出するものでなく、アンプの基本的な動作を利用して過電流の有無を判定するため、比較的ラフな定数で設計された比較回路で精度良く過電流を検出することができ、これによって確実な過電流保護を行なうことができる。
【0011】
特に、この発明は、最終段の出力回路が電圧―電流増幅型の増幅回路である場合に適用すると有効である。電圧―電流増幅型回路は出力インピーダンスが小さいため出力端子が電源や接地点にショートした場合、大電流が流れてICが破壊されるおそれがあるからである。
【0012】
また、上記過電流検出回路は、上記第1の比較手段の出力と上記第1の比較手段の出力の排他的論理和に相当する信号を検出信号として出力するように構成する。これによって、比較的簡単な論理回路を設けるだけで所望の過電流検出信号を形成して出力させることができる。
【0013】
さらに、上記過電流検出回路は、入力信号の振幅中心近傍のレベルの入力信号に対して出力が変化しない不感帯を有するように構成する。これによって、パワーアンプの正常時における過電流検出回路および保護回路の誤動作を防止することができる。
【0014】
また、上記のように構成されたパワーアンプICと、該パワーアンプICの上記入力端子にオーディオ信号を供給するオーディオ信号源と、上記出力端子に接続され上記オーディオ信号を上記パワーアンプICで増幅した信号で駆動されるスピーカとを備えてなるオーディオシステムにあっては、過電流によるICの破壊を未然に防止することができ、故障の少ないシステムを実現することができる。
【0015】
【発明の実施の形態】
以下、本発明の好適な実施例を図面を参照しながら説明する。
【0016】
図1は本発明が適用されたパワーアンプICの一実施例を示す。
【0017】
同図に示すパワーアンプICは単結晶シリコン基板のような1個の半導体チップ上に集積形成(モノリシックIC化)されたものであって、非反転入力端子(+)に入力信号Vinがまた反転入力端子(−)にVcc/2のような基準電圧が印加された初段の差動増幅回路11、その出力電圧をさらに増幅する電圧増幅回路12、該電圧増幅回路12の出力電圧を受けて出力電流Ioutを形成する出力回路としての電流増幅回路13などから構成されたアンプ部10と、出力端子に流れる過電流を検出する過電流検出回路14と、この検出信号によって出力端子に流れる過電流を防止する保護回路15などを備えている。
【0018】
また、外部端子として、電源端子(Vcc,GND)の他、オーディオ入力端子(Vin)21、オーディオ出力端子(Vout)22などが設けられている。入力端子21には、たとえばCD再生デッキやラジオチューナなどからのオーディオ信号が入力され、出力端子22には負荷であるスピーカSPが接続される。
【0019】
この実施例のパワーアンプICは、電流増幅回路13の出力電圧Voutが帰還回路(抵抗等)Zfを介して初段の差動増幅回路11の反転入力端子側に電圧負帰還させるにより、出力電圧Voutがダイナミックレンジを超えるような大きな振幅を有するときは初段の差動増幅回路11の反転入力端子側に帰還される電圧が高くなって入力信号Vinとの電位差を小さくして出力振幅を抑えるように、また出力電圧Voutがダイナミックレンジに比べて小さな振幅を有するときは初段の差動増幅回路11の反転入力端子側に帰還される電圧が低くなって入力信号Vinとの電位差を大きくして出力振幅を増加させるように動作させられる。
【0020】
この実施例のパワーアンプICには、出力電流増幅回路13から初段差動増幅回路11に帰還される出力電圧Voutと電圧増幅回路12の出力電圧Vaとを比較する比較回路41と、出力電圧Voutと基準電圧(例えばVcc/2)とを比較する比較回路42と、これらの比較回路41,42の出力の排他的論理和をとった信号を過電流検出信号として出力する論理回路43とからなる過電流検出回路14が設けられ、この検出信号によって例えば電流増幅回路13に流す電流を遮断することで出力端子に流れる過電流を防止する保護回路15が制御されるように構成されている。
【0021】
次に、図1に示したパワーアンプICにおける過電流検出回路の動作を図2〜図6に示す波形図を参照しながら説明する。
【0022】
図2および図3は、実施例のパワーアンプICのA点とB点の正常時と出力異常時の電圧を示す。
【0023】
正常時においては、図2に示されているように、A点およびB点の電位は入力電圧Vinに対してほぼ直線的に変化する。ただし、このうちA点の電圧すなわち出力電流増幅回路13の出力電圧Voutは、電源電圧Vccよりも若干低い電位と接地電位GNDよりも若干高い電位で飽和する。
【0024】
一方、出力端子が電源電圧Vccに短絡したVccショートまたは接地電位GNDに短絡したGNDショートのような異常時においては、図3に示されているように、A点の電位aは入力電圧Vinのいかんにかかわらず電源電圧Vcc(Vccショート時)または接地電位GND(GNDショート時)に固定される。また、B点の電位bも、入力電圧Vinのほぼ全域にわたって、電源電圧Vccよりも少し低い電位b1と接地電位GNDよりも少し高い電位b2にそれぞれクランプされる。なお、点線で示すB点の電位が階段波形となっているのは、出力電流増幅回路13の出力電圧Voutがそのまま初段差動増幅回路11の反転入力端子21に帰還されるのではなく、帰還抵抗Zfを介することによりVccよりも若干低い電位と接地電位GNDよりも若干高い電位が帰還されるためである。
【0025】
図4および図5は、実施例のパワーアンプICのA点とB点の電位が図3に示すようになっているときの比較回路41と比較回路42の出力波形と正常時の出力波形を示す。なお、図4および図5において、実線は比較回路41と比較回路42の正常時の出力波形を、また点線はVccショート時の比較回路41と比較回路42の出力波形を、さらに鎖線はGNDショート時の比較回路41と比較回路42の出力波形を示す。
【0026】
図5から明らかなように、実施例のパワーアンプICは、Vccショート時に比較回路42の出力がハイレベルとなる。また、図5から明らかなように、GNDショート時には比較回路41の出力がハイレベルとなる。そのため、比較回路41と42の出力の排他的論理和をとる論理回路43の出力は、Vccショート時またはGNDショート時のいずれにおいてもハイレベルとなり、出力異常が検出される。なお、図6は、論理回路43の理想的な出力波形を示す。図6において、実線は正常時の波形を、また点線はVccショート時の波形を、さらに鎖線はGNDショート時の波形を示す。
【0027】
ここで、理想的な波形といったのは、図4および図5に示されているように、比較回路41と42の出力は正常時において完全にVccまたはGNDになるわけではなく中間のレベルをとる場合があるので、比較回路41と42の特性がばらついたり論理回路43の2つの入力端子のそれぞれのしきい値レベルがアンバランスになると一時的にも論理回路43の出力がハイレベルになるおそれがあるためである。
【0028】
上記のような不具合を回避する方法としては、例えば論理回路43の比較回路41側の入力特性に、図4にハッチングを付した範囲の出力信号に対して感応しない不感帯を設けて、比較回路41の出力がVccとGNDの中間の値をとるときは論理回路43が直前の出力状態を保持するように構成するあるいは論理回路43の比較回路41側の入力とその応答出力にヒステリシス特性を持たせるなどの方法が考えられる。
【0029】
図7は、過電流検出回路の具体的な回路例を示す。
【0030】
同図に示す過電流検出回路は、図1に示されている過電流検出回路14を構成する比較回路41,42およびEOR論理回路43の機能を一体に構成したものである。
【0031】
図7において、抵抗R1またはR3を介してエミッタ端同士が接続されたバイポーラ・トランジスタ対Q1,Q2およびQ5,Q6が図1における比較回路41を構成し、ダイオード接続のトランジスタQ4を介してエミッタ端同士が接続されたバイポーラ・トランジスタ対Q2,Q3およびダイオード接続のトランジスタQ7を介してエミッタ端同士が接続されたバイポーラ・トランジスタ対Q5,Q8が図1における比較回路42を構成しており、トランジスタQ2,Q5のベース端子にA点の電位(出力Vout)が、またトランジスタQ1,Q6のベース端子にB点の電位が、そしてトランジスタQ3,Q8のベース端子に参照電圧Vcc/2が印加されている。
【0032】
これらの2組の比較回路の合成出力(排他的論理和出力)が、上記トランジスタQ2とそのコレクタ抵抗R4との接続ノードn1にベースが接続されたトランジスタQ12のコレクタ、および上記トランジスタQ5と直列に接続されたトランジスタQ9にカレントミラー接続されたトランジスタQ10とそのコレクタ抵抗R4との接続ノードn2にベースが接続されたトランジスタQ11の共通コレクタから得られるように構成されている。
【0033】
なお、図7において、CC1はトランジスタQ1,Q2,Q3のエミッタ側に接続された共通の定電流源、CC2はトランジスタQ5,Q6,Q7のエミッタ側に接続された共通の定電流源、R5は出力トランジスタQ11,Q12の共通コレクタ抵抗である。
【0034】
ここで、図7の回路の動作を簡単に説明すると、出力端子がVccショートを起こして図1の回路のA点とB点の電位がそれぞれ図3の実線a1と点線b1のような状態になっているときは、トランジスタQ1,Q2のベース電位はQ3のベース電位(Vcc/2)よりも充分に高いためQ3との関係ではトランジスタQ1,Q2側がオンされるが、Q1とQ2の関係では、Q1のベース電位であるa1の方がb1よりも充分に高いためQ2がオンされる。
【0035】
これによって、定電流源CC1の電流I1はQ2とのそのコレクタ抵抗R2に流れて出力トランジスタQ12のベース電位が下がり出力トランジスタQ12がオン状態とされ、出力端子OUTよりハイレベルの信号が出力される。なお、このときトランジスタQ5,Q6とQ8との関係では、Q5,Q6のベース電位はQ8のベース電位(Vcc/2)よりも充分に高いためQ5,Q6はオフし、定電流源CC2の電流I2はQ8に流れてカレントミラーQ9,Q10には電流が流れず従って出力トランジスタQ11はオフである。
【0036】
また、出力端子がGNDショートを起こして図1の回路のA点とB点の電位がそれぞれ図3の実線a2と点線b2のような状態になっているときは、トランジスタQ1,Q2のベース電位はQ3のベース電位(Vcc/2)よりも充分に低いためQ3との関係ではトランジスタQ1,Q2側がオフされ、定電流源CC1の電流I1はQ3に流れて抵抗R2には電流が流れないため出力トランジスタQ12のベース電位が上がり出力トランジスタQ12がオフ状態とされる。
【0037】
しかし、このときトランジスタQ5,Q6とQ8との関係では、Q5,Q6のベース電位はQ8のベース電位(Vcc/2)よりも充分に低いためQ5,Q6側がオンし、Q5とQ6の関係では、Q5のベース電位であるa1の方がb1よりも充分に低いためQ5がオンされる。これによって、定電流源CC2の電流I2はQ5に流れてカレントミラーQ9,Q10と抵抗R4にも電流が流れ、出力トランジスタQ11のベース電位が下がってQ11がオンされる。その結果、出力端子OUTよりハイレベルの信号が出力される。
【0038】
なお、図1の回路がVccショートもGNDショートも起こしていないときは、A点とB点の電位は図2に示すようにほぼ同一レベルにある。このような信号が図7の回路に入ってきた場合には、A点とB点の電位がVcc/2よりも低いときはQ3との関係ではQ1,Q2がオフされてQ3がオンされるため電流I1はQ3に流れて抵抗R2に流れないため出力トランジスタQ12はオフである。このとき、トランジスタQ5,Q6とQ8との関係では、Q5,Q6側がオンとなるがQ5とQ6のベース電位がほぼ同一のときは抵抗R3があるためQ6がオンされ易いため、定電流源CC2の電流I2はQ6に流れてカレントミラーQ9,Q10には電流が流れない。従って、出力トランジスタQ11もオフ状態となる。その結果、出力端子OUTの出力レベルはロウレベル(GND)となる。
【0039】
また、図1の回路がVccショートもGNDショートも起こしていないと場合に、ほぼ同一レベルにあるA点とB点の電位がVcc/2よりも高いときはQ8との関係ではQ5,Q6がオフされてQ8がオンされるため電流I2はQ8に流れてカレントミラーQ9,Q10には電流が流れず従って出力トランジスタQ11はオフである。このとき、トランジスタQ1,Q2とQ3との関係では、Q1,Q2側がオンとなるがQ1とQ2のベース電位がほぼ同一のときは抵抗R1があるためQ2がオンされ易いため、定電流源CC1の電流I1はQ1に流れてQ2はオフ状態となり、抵抗R2に電流が流れないため出力トランジスタQ12もオフである。その結果、出力端子OUTの出力レベルはロウレベル(GND)となる。
【0040】
なお、上記いずれの場合においても、A点とB点の電位がVcc/2の近傍にあるときは、ダイオード接続のトランジスタQ4,Q7が接続されていることによって、Q1,Q2のベース電位はQ3のベース電位(Vcc/2)よりもダイオードのしきい値電圧分以上高くならないとQ1,Q2側に電流が流れず、またQ5,Q6のベース電位はQ8のベース電位(Vcc/2)よりもダイオードのしきい値電圧分以上高くならないとQ1,Q2側に電流が流れないように動作する。つまり、トランジスタQ4,Q7が正常時におけるA点とB点の電位の入力に対して不感帯を与えるように動作する。
【0041】
図8は、保護回路の具体的な回路例を示す。
【0042】
同図に示す保護回路は、出力端子がGNDショートを起こした場合の保護回路であり、図1の出力電流増幅回路13を構成するVcc側出力トランジスタQ31のベースを駆動するトランジスタQ32のベース端子と接地点との間に、上記過電流検出回路14から供給される検出信号DTCがベースに入力されたトランジスタQ41を接続したものである。この実施例の保護回路は、過電流検出信号DTCがハイレベルにされると、トランジスタQ41がオンしてトランジスタQ32のべース電位を引き下げてオフさせる。これによって、出力トランジスタQ31のベース電流が遮断されて、Q31から出力端子に向かって流れ出す過電流を防止する。同図において、ダイオード接続されたトランジスタQ4とQ7が不感帯を与えるための素子である。
【0043】
上記同様な保護回路が図1の図1の出力電流増幅回路13を構成する接地電位側出力トランジスタQ33のベース側にも設けられており、出力端子がVccショートを起こした場合に出力端子より流れ込む過電流を防止するように構成されている。
【0044】
次に、上記のように構成されたパワーアンプIC100を使用したカーオーディオ・システムについて説明する。
【0045】
図9に示すように、入力端子21には、CD再生デッキやラジオチューナなどのオーディオ信号源200が接続される。入力端子21より入力されたオーディオ信号Vin1は、他の入力端子23に接続されたカーナビゲーションなどのデジタルシステム300から入力されたビープ音や音声ガイダンスなどのメッセージ信号Vin2と加算回路17において合成されて上記実施例のように構成されたアンプ10の入力端子21に入力されて増幅され、出力端子22より入力信号に応じてスピーカSPを駆動する電流が出力される。
【0046】
以上、本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、図8に示されている過電流検出回路は一例であって、図1に示す比較回路41,42および論理回路43からなる回路と同等の機能を有するものであれば、回路形式はどのようなものであってもよい。また、排他的論理和をとる論理回路43はワイヤード論理などで構成することが可能である。
【0047】
以上の説明では主として、本発明者によってなされた発明をその背景となった利用分野であるカーオーディオシステム用のパワーアンプICに適用した場合について説明したが、それに限定されるものではなく、たとえば携帯用あるいは据置型のラジオ受信機やテレビ受像器などにも適用することができ、特に大電流を必要とするものに適用すると有効である。
【0048】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0049】
すなわち、本発明に係るパワーアンプICは、比較的ラフな定数で設計された回路で精度良く過電流を検出することができ、これによって確実な過電流保護を行なうことができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明が適用されたパワーアンプICの一実施例を示すブロック図。
【図2】図1に示したパワーアンプICの要部における正常時の波形図。
【図3】図1に示したパワーアンプICの要部における異常時の波形図。
【図4】過電流検出回路を構成する第1の比較回路の入出力特性を示す図。
【図5】過電流検出回路を構成する第2の比較回路の入出力特性を示す図。
【図6】実施例の過電流検出回路の入出力特性を示す図。
【図7】過電流検出回路の具体例を示す回路図。
【図8】保護回路の具体例を示す回路図。
【図9】本発明の好適な適用例としてのカーオーディオ・システムの概略構成を示すブロック図。
【符号の説明】
11 差動増幅回路
12 電圧増幅回路
13 電流増幅回路(出力回路)
14 過電流検出回路
15 保護回路
100 パワーアンプIC(半導体集積回路装置)
200 オーディオ信号源
300 デジタルシステム
Claims (5)
- 最終段の出力回路の出力電圧を初段の差動増幅回路に負帰還するように構成されたパワー増幅回路と、該パワー増幅回路への入力信号を外部から取り入れるための入力端子と、上記パワー増幅回路の出力信号を外部へ取り出すための出力端子とを備えたパワーアンプICであって、上記出力回路から初段差動増幅回路への帰還電圧と上記出力回路の前段の増幅回路の出力電圧とを比較する第1の比較手段と、上記出力回路から初段差動増幅回路への帰還電圧と所定の基準電圧とを比較する第2の比較手段と、これらの比較手段における比較結果に基づいて上記出力端子に流れる過電流を検出する過電流検出回路と、この過電流検出回路の検出信号に基づいて上記出力端子に流れる過電流を防止する保護回路が設けられてなることを特徴とするパワーアンプIC。
- 上記出力回路は電圧―電流増幅型の増幅回路であることを特徴とする請求項1に記載のパワーアンプIC。
- 上記過電流検出回路は、上記第1の比較手段の出力と上記第1の比較手段の出力の排他的論理和に相当する信号を検出信号として出力するように構成されてなることを特徴とする請求項1または2に記載のパワーアンプIC。
- 上記過電流検出回路は、入力信号の振幅中心近傍のレベルの入力信号に対して出力が変化しない不感帯を有するように構成されていることを特徴とする請求項1から3のいずれかに記載のパワーアンプIC。
- 請求項1から3のいずれかに記載のパワーアンプICと、該パワーアンプICの上記入力端子にオーディオ信号を供給するオーディオ信号源と、上記出力端子に接続され上記オーディオ信号を上記パワーアンプICで増幅した信号で駆動されるスピーカとを備えてなることを特徴とするオーディオシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34090998A JP3648702B2 (ja) | 1998-12-01 | 1998-12-01 | パワーアンプicおよびオーディオシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34090998A JP3648702B2 (ja) | 1998-12-01 | 1998-12-01 | パワーアンプicおよびオーディオシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000174565A JP2000174565A (ja) | 2000-06-23 |
JP3648702B2 true JP3648702B2 (ja) | 2005-05-18 |
Family
ID=18341431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34090998A Expired - Fee Related JP3648702B2 (ja) | 1998-12-01 | 1998-12-01 | パワーアンプicおよびオーディオシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3648702B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5028400B2 (ja) * | 2008-12-22 | 2012-09-19 | 三洋電機株式会社 | 電圧出力ドライバーおよび圧電ポンプ |
JP5599684B2 (ja) | 2010-09-22 | 2014-10-01 | ラピスセミコンダクタ株式会社 | 信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラム |
JP6981320B2 (ja) * | 2018-03-19 | 2021-12-15 | 株式会社リコー | 液体吐出ユニットおよび液体を吐出する装置 |
-
1998
- 1998-12-01 JP JP34090998A patent/JP3648702B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000174565A (ja) | 2000-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7057396B2 (en) | Disconnection detecting circuit for sensor apparatus | |
JP3697679B2 (ja) | 安定化電源回路 | |
US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
US7692492B2 (en) | Operational amplifier | |
JPH09145749A (ja) | 電流検出回路 | |
JPH1146120A (ja) | 差動増幅回路 | |
US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
JP3739361B2 (ja) | 半導体集積回路装置 | |
JP3648702B2 (ja) | パワーアンプicおよびオーディオシステム | |
US6759903B2 (en) | Amplifier | |
US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
JPH09105763A (ja) | コンパレータ回路 | |
US6806770B2 (en) | Operational amplifier | |
JP2845065B2 (ja) | オペアンプ | |
JP4447350B2 (ja) | 信号出力回路の過電流保護回路 | |
JP3063345B2 (ja) | 飽和防止回路 | |
JP5054394B2 (ja) | 電流源制御回路 | |
JPH05235653A (ja) | Btl増幅装置 | |
JP2972245B2 (ja) | 電圧検出機能付基準電圧出力回路 | |
JPH08204477A (ja) | リミッタ回路 | |
JP3664038B2 (ja) | リセット回路 | |
JP2000323977A (ja) | 出力回路 | |
JP2008067187A (ja) | ミュート回路、およびそれを備えた半導体集積回路 | |
JP2006033975A (ja) | 保護回路 | |
JPH03208108A (ja) | 定電流源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |