JP3611690B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3611690B2 JP3611690B2 JP27116496A JP27116496A JP3611690B2 JP 3611690 B2 JP3611690 B2 JP 3611690B2 JP 27116496 A JP27116496 A JP 27116496A JP 27116496 A JP27116496 A JP 27116496A JP 3611690 B2 JP3611690 B2 JP 3611690B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- potential
- output
- test
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000012360 testing method Methods 0.000 claims description 83
- 239000003990 capacitor Substances 0.000 claims description 26
- 230000008878 coupling Effects 0.000 claims description 26
- 238000010168 coupling process Methods 0.000 claims description 26
- 238000005859 coupling reaction Methods 0.000 claims description 26
- 238000005513 bias potential Methods 0.000 claims description 21
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路(以下、「IC」という)で構成された多段増幅回路を有する半導体装置、特に高周波用の容量結合された増幅回路のテスト機能に関するものである。
【0002】
【従来の技術】
ICの製造過程において、半導体ウエハ上にICが形成された段階で、不良ICを発見するために、このICに設けられたパッドに探針(プローブ)を接触させ、回路動作を試験するプロービングが行われている。このため、ICには、外部の入出力信号や電源を接続するためのパッドのほかに、プロービングのためのテスト用パッドが設けられている。
図2は、ICで構成された多段増幅回路を有する従来の半導体装置の概略の構成図である。
この半導体装置は、入力信号INが印加されるパッド1を有しており、このパッド1には増幅回路2の入力側が接続されている。増幅回路2の出力側は、直流分を遮断するための結合コンデンサ3を介して、増幅回路4の入力側に接続されている。増幅回路4の出力側は、出力信号OUTを出力するためのパッド5に接続されている。増幅回路2,4には、それぞれ電源に接続するためのパッド6,7が共通接続されている。更に、増幅回路2の出力側には、テスト用のパッド8、増幅回路4の入力側にはテスト用のパッド9が接続されている。
【0003】
プロービングにおいて、図示しない試験装置から、パッド1,5〜9にそれぞれプローブが接触される。これらのプローブによって、パッド6,7には、電源電圧が印加され、パッド1には、入力信号INが与えられる。また、パッド5には測定器が接続され、増幅回路2及び増幅回路4によって増幅されて出力される出力信号OUTが測定される。このようなプロービングによる測定では、高周波信号による試験には限界があり、一定周波数以下(例えば、1MHz以下)での測定になる。しかし、例えば100MHzの高周波増幅器用に設計された半導体装置の場合、このような低い周波数では、結合コンデンサ3のインピーダンスが高くなり、増幅回路2の出力信号が増幅回路4へ正常に入力されなくなる。
このため、増幅回路2の出力側に設けられたパッド8によって、この増幅回路2の出力信号を測定する。また、増幅回路4には、パッド9から入力信号を与えて、パッド5に出力される出力信号OUTを測定する。このように、増幅回路2,4をそれぞれ別々に試験して、半導体装置の試験を行うようにしている。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、次の(1),(2)のような課題があった。
(1) 結合コンデンサ3で結合された増幅回路2,4を別々に試験しなければならず、試験に時間がかかる。
(2) 増幅回路2,4毎にテスト用のパッド8,9を設けなければならず、ICの所要面積が大きくなる。
本発明は、前記従来技術が持っていた課題を解決し、試験が簡単で、かつテスト用のパッド数を削減できる半導体装置を提供するものである。
【0005】
【課題を解決するための手段】
前記課題を解決するため、本発明のうちの第1の発明は、半導体装置において、第1の増幅回路と、前記第1の増幅回路の出力信号のうちの直流成分を遮断して交流成分のみを中間ノードへ出力する直流遮断手段と、前記直流遮断手段に並列に接続され、テスト時に与えられるテスト信号によりオン状態となって前記第1の増幅回路の出力信号を前記中間ノードへバイパスするスイッチ手段と、前記中間ノードより入力信号を受ける第2の増幅回路とを有している。
【0006】
第2の発明は、半導体装置において、電源電位が印加され、アナログ信号を増幅して出力する第1の増幅回路と、前記第1の増幅回路の出力信号のうちの直流成分を遮断して交流成分のみを出力する結合コンデンサと、前記電源電位が印加され、前記結合コンデンサの出力信号を増幅して出力する第2の増幅回路と、前記電源電位を分圧する第1と第2の抵抗値を有し、該第1の抵抗値の時には第1のバイアス電位を、該第2の抵抗値の時には該第1のバイアス電位よりも高い第2のバイアス電位を、前記第2の増幅回路の入力側に与えるバイアス抵抗と、前記第1及び第2の増幅回路のテスト時にテスト信号が入力されるパッドと、スイッチ回路と、ダイオードとを有している。
前記スイッチ回路は、前記パッドに接続され、前記テスト時には前記テスト信号によりオン状態になって、前記バイアス抵抗を前記第1の抵抗値に設定し、非テスト時にはオフ状態になって該バイアス抵抗を前記第2の抵抗値に設定するものである。また、前記ダイオードは、前記結合コンデンサに並列に接続され、前記第2の増幅回路の入力側が前記第1のバイアス電位の時にはオン状態になって前記第1の増幅回路の出力信号を該第2の増幅回路の入力側にバイパスし、該第2の増幅回路の入力側が前記第2のバイアス電位の時にはオフ状態になる回路素子である。
【0007】
第3の発明は、半導体装置において、電源電位が印加され、アナログ信号を増幅して出力する第1の増幅回路と、前記第1の増幅回路の出力信号のうちの直流成分を遮断して交流成分のみを出力する結合コンデンサと、前記電源電位が印加され、前記結合コンデンサの出力信号を増幅して出力する第2の増幅回路と、前記第1の増幅回路に印加される電源電位を降圧する第1と第2の抵抗値を有し、該第1の抵抗値の時には該第1の増幅回路の出力電位を第1の出力電位に、該第2の抵抗値の時には該第1の増幅回路の出力電位を該第1の出力電位よりも低い第2の出力電位に変える負荷抵抗と、前記第1及び第2の増幅回路のテスト時にテスト信号が入力されるパッドと、スイッチ回路と、ダイオードとを有している。
前記スイッチ回路は、前記パッドに接続され、前記テスト時には前記テスト信号によりオン状態になって、前記負荷抵抗を前記第1の抵抗値に設定し、非テスト時にはオフ状態になって該負荷抵抗を前記第2の抵抗値に設定するものである。また、前記ダイオードは、前記結合コンデンサに並列に接続され、前記第1の増幅回路の出力側が前記第1の出力電位の時にはオン状態になって該第1の増幅回路の出力信号を前記第2の増幅回路の入力側にバイパスし、該第1の増幅回路の出力側が前記第2の出力電位の時にはオフ状態になる回路素子である。
【0008】
第1の発明によれば、以上のように半導体装置を構成したので、次のような作用が行われる。
テスト時にスイッチ手段にテスト信号が与えられると、このスイッチ手段がオン状態になって、第1の増幅回路の出力信号はすべて第2の増幅回路の入力側にバイパスされる。非テスト時には、スイッチ手段はオフ状態になり、第1の増幅回路の出力信号のうちの交流成分のみが直流遮断手段を介して第2の増幅回路の入力側に与えられる。
【0009】
第2の発明によれば、次のような作用が行われる。
テスト時にパッドからテスト信号が入力されると、スイッチ回路はオン状態になり、バイアス抵抗は第1の抵抗値に設定される。これにより、第2の増幅回路の入力側には第1のバイアス電位が与えられ、この第1のバイアス電位によって、ダイオードはオン状態になり、第1の増幅回路の出力信号はすべて第2の増幅回路の入力側にバイパスされる。非テスト時には、スイッチ回路はオフ状態になり、バイアス抵抗は第2の抵抗値に設定される。これにより、第2の増幅回路の入力側には第1のバイアス電位よりも高い第2のバイアス電位が与えられ、この第2のバイアス電位によって、ダイオードはオフ状態になる。そして、第1の増幅回路の出力信号のうちの交流成分のみが結合コンデンサを介して第2の増幅回路の入力側に与えられる。
【0010】
第3の発明によれば、次のような作用が行われる。
テスト時にパッドからテスト信号が入力されると、スイッチ回路はオン状態になり、負荷抵抗は第1の抵抗値に設定される。これにより、第1の増幅回路の出力側には第1の出力電位が与えられ、この第1の出力電位によって、ダイオードはオン状態になり、第1の増幅回路の出力信号はすべて第2の増幅回路の入力側にバイパスされる。非テスト時には、スイッチ回路はオフ状態になり、負荷抵抗は第2の抵抗値に設定される。これにより、第1の増幅回路の出力側には第1の出力電位よりも低い第2の出力電位が与えられ、この第2の出力電位によって、ダイオードはオフ状態になる。そして、第1の増幅回路の出力信号のうちの交流成分のみが結合コンデンサを介して第2の増幅回路の入力側に与えられる。
【0011】
【発明の実施の形態】
第1の実施形態
図1は、本発明の第1の実施形態を示すもので、高周波用の容量結合された増幅回路を有する半導体装置の回路図である。
この半導体装置は、半導体基板上にアナログICで形成されており、第1の増幅回路(例えば、差動増幅回路)10を有している。差動増幅回路10は、トランジスタ11,12,16,17、負荷抵抗13,14,18,19、及び定電流源15で構成されている。トランジスタ11のベースは、入力信号INが入力される入力パッド11aに接続され、トランジスタ12のベースは、図示しない基準電圧源に接続され、基準電圧Vref が与えられている。トランジスタ11,12のコレクタは、それぞれ負荷抵抗13,14を介して電源電位VCCに接続されている。また、トランジスタ11,12のエミッタは共通接続され、定電流源15を介して接地電位GNDに接続されている。トランジスタ11,12のコレクタは、それぞれバッファ用のトランジスタ16,17のベースに接続されている。トランジスタ16,17のコレクタは、電源電位VCCに接続されている。また、トランジスタ16,17のエミッタは、それぞれ負荷抵抗18,19を介して接地電位GNDに接続されるとともに、これらのエミッタは、差動増幅回路10の出力信号を出力する出力ノードN1,N2に、それぞれ接続されている。
【0012】
出力ノードN1,N2には、それぞれ直流遮断手段(例えば、結合コンデンサ)21,22の一端が接続され、これらの結合コンデンサ21,22の他端は、それぞれ入力ノードN3,N4に接続されている。更に、出力ノードN1,N2には、それぞれスイッチ手段(例えば、ダイオード)23,24の陽極が接続され、これらのダイオード23,24の陰極は、それぞれ入力ノードN3,N4に接続されている。
入力ノードN3,N4は、それぞれバイアス抵抗31,32を通して電源電位VCCに接続されるとともに、それぞれバイアス抵抗33,34を通して制御ノードN5に接続されている。制御ノードN5と接地電位GNDの間には、バイアス抵抗35とスイッチ回路40とが並列に接続されている。
【0013】
スイッチ回路40は、トランジスタ41と、このトランジスタ41のベースとエミッタとの間に接続された抵抗42とで構成されている。トランジスタ41のコレクタが制御ノードN5に接続され、エミッタが接地電位GNDに接続されている。また、トランジスタ41のベースは、テスト信号TSが与えられるテストパッド43に接続されている。
入力ノードN3,N4には、第2の増幅回路(例えば、差動増幅回路)50が接続されている。差動増幅回路50は、トランジスタ51,52、負荷抵抗53,54、及び定電流源55で構成されており、このトランジスタ51,52のベースが入力ノードN3,N4に接続されている。トランジスタ51,52のコレクタはそれぞれ負荷抵抗53,54を介して電源電位VCCに接続され、エミッタは共通接続されて定電流源55を介して接地電位GNDに接続されている。そして、トランジスタ51のコレクタには、出力信号OUTを出力するための出力パッド56が接続されている。
【0014】
次に、このように構成された半導体装置の、(I)プロービングによるテスト時の動作と、(II)パッケージに組み立てられた時の通常の動作について説明する。
(I)テスト時の動作
ここで、図1の半導体装置の回路定数は次のように設定されているものとする。
定電流源15の電流I15=0.4[mA]
負荷抵抗13,14の抵抗値R13=R14=2[kΩ]
バイアス抵抗31,32の抵抗値R31=R32=3[kΩ]
バイアス抵抗33,34の抵抗値R33=R34=2[kΩ]
バイアス抵抗35の抵抗値R35=6[kΩ]
トランジスタ16,17のベース・エミッタ電圧VBE=0.8[V]
図1の半導体装置の入力パッド11a、テストパッド43、出力パッド56、及び図示しない電源用のパッドに、図示しない試験装置のプローブを接触させ、電源用のパッドに電源電位VCCの5[V]の直流電圧を供給する。また、入力パッド11aに所定の直流レベルに、例えば1[MHz]の交流信号が重畳された入力信号INを印加する。更に、テストパッド43には、電源電位VCCに等しいテスト信号TSを印加する。
【0015】
これにより、例えば、トランジスタ11,12には、直流的にバランスが取れた電流、即ち、それぞれI15/2=0.2[mA]が流れ、出力ノードN1,N2の平均電位VN1,VN2は、次の(1)式のようになる。
一方、入力ノードN3,N4のバイアス電位VN3,VN4は、仮にダイオード23,24が接続されていないと考えた場合、トランジスタ41がオン状態になっているので、それぞれ次の(2)式のようになる。
VN3=VN4=VCC×R33/(R31+R33)=2[V]・・・(2)
従って、出力ノードN1と入力ノードN3の電位差VN13 、及び出力ノードN2と入力ノードN4の電位差VN24 は、次の(3)式のようになる。
VN13 =VN24 =VN2−VN4=3.8−2=1.8[V]・・(3)
(3)式の値は、ダイオード23,24をオン状態にするための順方向電流を流すのに十分な電位差であり、入力ノードN1及び出力ノードN3の間と、入力ノードN2及び出力ノードN4の間は、それぞれオン状態になったダイオード23,24によって、直流的に接続される。
【0016】
これにより、1MHzの入力信号INは増幅回路10で増幅され、ダイオード23,24によって結合コンデンサ21,22をバイパスして、差動増幅回路50に与えられ、この差動増幅回路50で更に増幅されて出力パッド56に出力信号OUTとして出力される。出力パッド56に接触したプローブで出力信号OUTを取り出し、図示しない測定器で、この出力信号OUTの波形等を測定することにより、半導体装置の動作を確認する。
このように、テスト信号をテストパッド43に入力することにより、ダイオード23,24がオン状態になるので、所定の動作点に対して若干の動作点のずれが生ずるが、縦続接続された差動増幅回路10,50の概略の動作試験をすることが可能になる。これにより、プロービングによる試験のための所要時間及び手数が半減するという利点がある。
更に、差動増幅回路10,50を個別に試験する場合に比べて試験用のパッドを削減することができるので、ICの面積を小さくできるという利点がある。
【0017】
(II)通常の動作
プロービングによる動作試験に合格したICは、半導体ウエハから個々のICチップに切断されて、ケースにマウントされる。更に、チップ上の電源パッドや入出力パッドとケースのピンとの間がワイヤでボンディングされた後、ケースにキャップが溶着密封されてICパッケージが完成する。このボンディング工程において、テストパッド43はケースのピンに接続されずに放置される。
従って、ICパッケージとして完成した図1の半導体装置の通常動作時には、トランジスタ41のベース電位は抵抗42を介して接地電位GNDになっているので、このトランジスタ41はオフ状態となる。このため、入力ノードN3,N4のバイアス電位VN3,VN4は、それぞれ次の(4)式のようになる。
一方、出力ノードN1,N2の平均電位VN1,VN2は、(1)式で示されるように、3.8[V]となっている。従って、出力ノードN1と入力ノードN3の電位差VN13 、及び出力ノードN2と入力ノードN4の電位差VN24 は、次の(5)式のようになる。
このため、ダイオード23,24はオフ状態になり、例えば100[MHz]の高周波信号は結合コンデンサ21,22を通して差動増幅回路10から差動増幅回路50へ伝達される。これにより、差動増幅回路10,50は、ダイオード23,24に影響されずに、所定の動作点で動作することが可能になる。
【0018】
第2の実施形態
図3は、本発明の第2の実施形態を示すもので、高周波用の容量結合された増幅回路を有する半導体装置の回路図であり、図1中の要素と共通の要素には共通の符号が付されている。
この第2の実施形態の半導体装置は、図1と同様に半導体基板上にアナログICで形成されているが、図1の半導体装置と、次の(i)〜(iii)の点が相違している。
(i) 差動増幅回路10に代えて、これと異なる構成の差動増幅回路10Aを設けている。差動増幅回路10Aは、トランジスタ11,12の負荷抵抗13,14を制御ノードN6に接続し、この制御ノードN6を共通の負荷抵抗20を介して電源電位VCCに接続した構成になっている。
(ii) 負荷抵抗20と並列に、スイッチ回路40Aを接続している。このスイッチ回路40Aは、負荷抵抗20の両端にトランジスタ41aのコレクタとエミッタを接続し、更にこのトランジスタ41aのベースとエミッタ間に抵抗42aを接続した回路である。トランジスタ41aのベースは、テストパッド43に接続されている。
【0019】
(iii) 図1のスイッチ回路40及び抵抗35を削除するとともに、制御ノードN5を接地電位GNDに接続している。
このように構成された図3の半導体装置において、プロービングによるテスト時の動作は、次のようになる。
テストパッド43に電源電位VCCと同じ電位のテスト信号TSが与えられる。これにより、トランジスタ41aはオン状態になり、負荷抵抗20はこのトランジスタ41aによって短絡されて、制御ノードN6の電位は、電源電位VCCにほぼ等しい電位まで上昇する。
制御ノードN6の電位の上昇により、トランジスタ11,12のコレクタの電位も上昇する。トランジスタ11,12のコレクタの電位の上昇により、トランジスタ16,17のベースの電位が上昇し、これにより、差動増幅回路10Aの出力ノードN1,N2の出力電位が上昇する。出力ノードN1,N2の出力電位の上昇により、ダイオード23,24には順方向電圧が印加され、これらのダイオード23,24はオン状態になり、差動増幅回路10aで増幅された入力信号INはこれらのダイオード23,24によって結合コンデンサ21,22をバイパスして差動増幅回路50に入力される。
【0020】
このように、図3の半導体装置は、第1の実施形態を示す図1の半導体装置と同様に、テスト信号TSをテストパッド43に入力することにより、ダイオード23,24がオン状態になるような負荷抵抗13,14,20の抵抗値を設定しておくことにより、所定の動作点に対して若干の動作点のずれが生ずるが、縦続接続された差動増幅回路10A,50の概略の動作試験をすることが可能になる。
また、ICパッケージとして完成した図3の半導体装置の通常動作時には、テストパッド43にはテスト信号TSが印加されないので、スイッチ回路40Aはオフ状態となり、制御ノードN6は負荷抵抗20を介して電源電位VCCに接続される。これにより、差動増幅回路10Aの出力ノードN1,N2の出力電位は低下し、ダイオード23,24はオフ状態となる。このため、例えば、100[MHz]の高周波信号は結合コンデンサ21,22を通して差動増幅回路10Aから差動増幅回路50へ伝達される。
このように、図3の半導体装置は、第1の実施形態と回路構成は異なるが、同様の利点がある。従って、ICの配置配線設計において、いずれの回路構成も選択することができるので、IC設計上の融通性を増すことができる。
【0021】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の(a)〜(e)のようなものがある。
(a) 図1及び図3では、差動増幅回路10,50を用いているが、どの様な型の増幅回路に対しても適用可能である。
(b) 増幅回路の段数は2段に限らず、3段以上の構成でも同様に適用可能である。
(c) 図1のスイッチ回路40は、接地電位GND側に設けているが、電源電位VCC側に設けることも可能である。例えば、入力ノードN3,N4側のバイアス電位が出力ノードN1,N2側の出力電位よりも低い場合には、ダイオード23,24の極性を逆に接続するとともに、電源VCC側にスイッチ回路40を設けて、テスト時に入力ノードN3,N4側のバイアス電位を高くする。これにより、図1と同様の効果が得られる。
(d) スイッチ手段として、ダイオード23,24を用いているが、例えばトランジスタのように、テスト信号TSによってオン/オフ動作を行うスイッチング素子を用いて構成することも可能である。
(e) 高周波用の増幅回路を有する半導体装置について説明したが、プロービングに使用する試験装置の試験信号の周波数が特に低い場合は、低周波用の半導体装置に対して適用することも可能である。
【0022】
【発明の効果】
以上詳細に説明したように、第1の発明によれば、テスト時にはオン状態になり、非テスト時にはオフ状態になるスイッチ手段を直流遮断手段に並列に接続したので、テスト時には、直流成分を含む低周波信号を使用して、第1及び第2の増幅回路の総合的な動作試験をすることができる。
第2の発明によれば、第1及び第2の増幅回路を接続する結合コンデンサに並列に接続されたダイオードと、この第2の増幅回路にバイアス電位を与えるバイアス抵抗の抵抗値を切替えるスイッチ回路とを設けている。これにより、テスト時にダイオードがオン状態になるようなバイアス電位を与えることにより、第1の発明と同様の動作試験をすることができる。
第3の発明によれば、第1及び第2の増幅回路を接続する結合コンデンサに並列に接続されたダイオードと、この第1の増幅回路の出力電位を定める負荷抵抗の抵抗値を切替えるスイッチ回路とを設けている。これにより、テスト時にダイオードがオン状態になるような出力電位を与えることにより、第1の発明と同様の動作試験をすることができる。
また、第1〜第3の発明によれば、半導体装置の動作試験を一括して行うことができるので、テスト時間が短縮できるとともに、テスト用のパッドを削減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す半導体装置の回路図である。
【図2】従来の半導体装置の構成図である。
【図3】本発明の第2の実施形態を示す半導体装置の回路図である。
【符号の説明】
10,10A,50 差動増幅回路
11,12,16,17,41,41a,51,52 トランジスタ
11a 入力パッド
13,14,18,19,20,53,54 負荷抵抗
15,55 定電流源
42,42a 抵抗
21,22 結合コンデンサ
23,24 ダイオード
31,32,33,34,35 バイアス抵抗
40,40A スイッチ回路
43 テストパッド
56 出力パッド
Claims (3)
- 第1の増幅回路と、
前記第1の増幅回路の出力信号のうちの直流成分を遮断して交流成分のみを中間ノードへ出力する直流遮断手段と、
前記直流遮断手段に並列に接続され、テスト時に与えられるテスト信号によりオン状態となって前記第1の増幅回路の出力信号を前記中間ノードへバイパスするスイッチ手段と、
前記中間ノードより入力信号を受ける第2の増幅回路とを、
有することを特徴とする半導体装置。 - 電源電位が印加され、アナログ信号を増幅して出力する第1の増幅回路と、
前記第1の増幅回路の出力信号のうちの直流成分を遮断して交流成分のみを出力する結合コンデンサと、
前記電源電位が印加され、前記結合コンデンサの出力信号を増幅して出力する第2の増幅回路と、
前記電源電位を分圧する第1と第2の抵抗値を有し、該第1の抵抗値の時には第1のバイアス電位を、該第2の抵抗値の時には該第1のバイアス電位よりも高い第2のバイアス電位を、前記第2の増幅回路の入力側に与えるバイアス抵抗と、
前記第1及び第2の増幅回路のテスト時にテスト信号が入力されるパッドと、 前記パッドに接続され、前記テスト時には前記テスト信号によりオン状態になって前記バイアス抵抗を前記第1の抵抗値に設定し、非テスト時にはオフ状態になって該バイアス抵抗を前記第2の抵抗値に設定するスイッチ回路と、
前記結合コンデンサに並列に接続され、前記第2の増幅回路の入力側が前記第1のバイアス電位の時にはオン状態になって、前記第1の増幅回路の出力信号を該第2の増幅回路の入力側にバイパスし、該第2の増幅回路の入力側が前記第2のバイアス電位の時にはオフ状態になるダイオードとを、
有することを特徴とする半導体装置。 - 電源電位が印加され、アナログ信号を増幅して出力する第1の増幅回路と、
前記第1の増幅回路の出力信号のうちの直流成分を遮断して交流成分のみを出力する結合コンデンサと、
前記電源電位が印加され、前記結合コンデンサの出力信号を増幅して出力する第2の増幅回路と、
前記第1の増幅回路に印加される電源電位を降圧する第1と第2の抵抗値を有し、該第1の抵抗値の時には該第1の増幅回路の出力電位を第1の出力電位に、該第2の抵抗値の時には該第1の増幅回路の出力電位を該第1の出力電位よりも低い第2の出力電位に変える負荷抵抗と、
前記第1及び第2の増幅回路のテスト時にテスト信号が入力されるパッドと、 前記パッドに接続され、前記テスト時には前記テスト信号によりオン状態になって前記負荷抵抗を前記第1の抵抗値に設定し、非テスト時にはオフ状態になって該負荷抵抗を前記第2の抵抗値に設定するスイッチ回路と、
前記結合コンデンサに並列に接続され、前記第1の増幅回路の出力側が前記第1の出力電位の時にはオン状態になって、該第1の増幅回路の出力信号を前記第2の増幅回路の入力側にバイパスし、該第1の増幅回路の出力側が前記第2の出力電位の時にはオフ状態になるダイオードとを、
有することを特徴とする半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27116496A JP3611690B2 (ja) | 1996-10-14 | 1996-10-14 | 半導体装置 |
TW086114184A TW356620B (en) | 1996-10-14 | 1997-09-30 | Semiconductor component |
DE69710014T DE69710014T2 (de) | 1996-10-14 | 1997-10-07 | Halbleiteranordnung |
KR1019970051437A KR100370932B1 (ko) | 1996-10-14 | 1997-10-07 | 반도체 장치 |
EP97117338A EP0836273B1 (en) | 1996-10-14 | 1997-10-07 | Semiconductor device |
US08/947,354 US6064256A (en) | 1996-10-14 | 1997-10-08 | High frequency multi-stage capacitively coupled amplifier circuits |
CN97121138A CN1107375C (zh) | 1996-10-14 | 1997-10-14 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27116496A JP3611690B2 (ja) | 1996-10-14 | 1996-10-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10126169A JPH10126169A (ja) | 1998-05-15 |
JP3611690B2 true JP3611690B2 (ja) | 2005-01-19 |
Family
ID=17496239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27116496A Expired - Fee Related JP3611690B2 (ja) | 1996-10-14 | 1996-10-14 | 半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6064256A (ja) |
EP (1) | EP0836273B1 (ja) |
JP (1) | JP3611690B2 (ja) |
KR (1) | KR100370932B1 (ja) |
CN (1) | CN1107375C (ja) |
DE (1) | DE69710014T2 (ja) |
TW (1) | TW356620B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6380804B1 (en) | 2000-06-08 | 2002-04-30 | Mitsubishi Electric & Electronics U.S.A. | Method and apparatus for switching stages of a multistage amplifier quickly between operational modes |
JP2003037457A (ja) * | 2001-07-23 | 2003-02-07 | Niigata Seimitsu Kk | 増幅回路 |
EP1441439A1 (en) * | 2003-01-23 | 2004-07-28 | Infineon Technologies AG | Analogue amplifier with multiplexing capability |
KR100784889B1 (ko) | 2005-11-29 | 2007-12-11 | 주식회사 하이닉스반도체 | 프로빙 패드 제어 장치 및 방법 |
JP4757231B2 (ja) * | 2007-06-01 | 2011-08-24 | 富士通株式会社 | 送信装置 |
DE102012204960A1 (de) * | 2012-03-28 | 2013-10-02 | Robert Bosch Gmbh | Interlockdetektor mit Selbstdiagnosefunktion für einen Interlockkreis und ein Verfahren zur Selbstdiagnose des Interlockdetektors |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1274660B (de) * | 1966-05-05 | 1968-08-08 | Itt Ind Ges Mit Beschraenkter | Verfahren zur Erzielung eines konstanten Stromverstaerkungsfaktors fuer einen Transistorverstaerker mit weitem Stromverstaerkungsfaktorbereich und Schaltungsanordnung zur Durchfuehrung des Verfahrens |
US3651421A (en) * | 1970-06-08 | 1972-03-21 | Rca Corp | Gated amplifier |
US3831099A (en) * | 1972-01-27 | 1974-08-20 | Babcock & Wilcox Co | Controller having gain selectable independently of controller output |
US4086432A (en) * | 1975-12-17 | 1978-04-25 | The Post Office | Switching circuit useful in telephone conference systems |
-
1996
- 1996-10-14 JP JP27116496A patent/JP3611690B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-30 TW TW086114184A patent/TW356620B/zh active
- 1997-10-07 KR KR1019970051437A patent/KR100370932B1/ko not_active IP Right Cessation
- 1997-10-07 EP EP97117338A patent/EP0836273B1/en not_active Expired - Lifetime
- 1997-10-07 DE DE69710014T patent/DE69710014T2/de not_active Expired - Fee Related
- 1997-10-08 US US08/947,354 patent/US6064256A/en not_active Expired - Fee Related
- 1997-10-14 CN CN97121138A patent/CN1107375C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980032620A (ko) | 1998-07-25 |
CN1181658A (zh) | 1998-05-13 |
EP0836273B1 (en) | 2002-01-23 |
DE69710014T2 (de) | 2003-04-03 |
KR100370932B1 (ko) | 2003-03-15 |
US6064256A (en) | 2000-05-16 |
JPH10126169A (ja) | 1998-05-15 |
TW356620B (en) | 1999-04-21 |
EP0836273A1 (en) | 1998-04-15 |
CN1107375C (zh) | 2003-04-30 |
DE69710014D1 (de) | 2002-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080018324A1 (en) | Voltage-impressed current measuring apparatus and current buffers with switches used therefor | |
JP3203996B2 (ja) | 電流−電圧変換アンプのテスト回路 | |
JP3611690B2 (ja) | 半導体装置 | |
US7532076B2 (en) | Operational amplifier | |
JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
JP2006214976A (ja) | 半導体装置の検査方法および検査装置並びに半導体装置 | |
US6968249B2 (en) | Current measuring circuit for measuring drive current to load | |
EP3650868B1 (en) | Amplifier systems for measuring a wide range of current | |
KR101122392B1 (ko) | 전력 증폭기에 사용되는 전력 검출 회로 장치와 집적 회로 장치 | |
JP2661528B2 (ja) | 半導体集積回路装置 | |
US6281754B1 (en) | Amplifier circuit | |
JPH0541429A (ja) | 半導体icウエーハおよび半導体icの製造方法 | |
JP2991065B2 (ja) | 可変遅延回路および遅延時間検査方法 | |
JP4042510B2 (ja) | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 | |
JP2830713B2 (ja) | 分周回路のテスト方法 | |
JP5350889B2 (ja) | 抵抗増倍回路 | |
JP2976914B2 (ja) | 可変遅延回路の測定回路 | |
JP2002057288A (ja) | 半導体集積回路装置 | |
JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
JP5350882B2 (ja) | 容量増倍回路 | |
JPS63204639A (ja) | 集積回路 | |
JP2004184279A (ja) | Icチップ及びその試験方法 | |
JP2000077956A (ja) | カレントミラー回路 | |
JPH01227467A (ja) | 半導体集積回路 | |
JPH02105455A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041020 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |