JP4038021B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4038021B2 JP4038021B2 JP2000546392A JP2000546392A JP4038021B2 JP 4038021 B2 JP4038021 B2 JP 4038021B2 JP 2000546392 A JP2000546392 A JP 2000546392A JP 2000546392 A JP2000546392 A JP 2000546392A JP 4038021 B2 JP4038021 B2 JP 4038021B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bga
- tape
- reinforcing frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
Description
技術分野
本発明は、半導体装置およびその製造方法に関し、特に、半導体チップを搭載したパッケージ基板を半田バンプを介してフリント配線基板に実装するボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ；ＢＧＡ）型の半導体装置に適用して有効な技術に関する。
背景技術
半導体チップを搭載したパッケージ基板の一面に半田バンプを取り付け、この半田バンプを介してパッケージ基板をプリント配線基板に実装するＢＧＡは、パッケージの側面からリードを引き出したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）やＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）などに比べて多ピン化が容易で、かつ実装面積も小さくできるという利点がある。
上記ＢＧＡには各種の構造が提案されているが、特に携帯情報機器、ディジタルカメラ、ノートパソコンといった小型軽量電子機器への実装に好適なＢＧＡとして、パッケージ基板を絶縁テープで構成したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方式のＢＧＡ（テープＢＧＡ）が公知である。この種のテープＢＧＡについては、例えば特開平７−３２１２４８号公報、特開平８−８８２４３号公報、特開平８−１１１４３３号公報などに記載がある。
また、本発明者は、以下のような構造のＢＧＡ（特に、バンプのピッチを狭小化したファインピッチＢＧＡ）を開発している。このＢＧＡは、片面にＣｕ（銅）箔からなる複数のリードを形成した樹脂製の配線基板の中央部にデバイスホールを形成してそこに半導体チップを配置し、この半導体チップとリードの一端部とをＡｕのバンプ電極を介して電気的に接続すると共に、半導体チップの主面をポッティング樹脂で封止する。また、リードの他端部を配線基板の周辺部まで延在してランド部を形成し、そこにＢＧＡの外部接続端子となる半田バンプを接続する。
さらに、上記ＢＧＡを組立てる工程で半田バンプをランド部に確実に位置決めできるようにするための補強材として、配線基板の周辺部の半田バンプ接合面と反対側の面に四角枠状の金属枠を接着剤で貼り付け、この金属枠で配線基板の周辺部の反りを防いでいる。
しかし、上記のＢＧＡで使用する金属枠は、Ｃｕ（銅）などの薄い金属板をプレスで打ち抜いて片面に接着剤を塗布し、さらにその表面に接着剤保護用のカバーテープを貼り付けたものであるために材料が高価であり、ＢＧＡの製造コストを引き上げる要因となる。また、配線基板に金属枠を貼り付ける作業が必要となるために、ＢＧＡの製造工程が増える。この金属枠を貼り付ける作業は、接着剤を保護する薄いカバーテープを剥がす作業がロボットハンドでは上手く処理出来ないために、自動化によってコスト削減を図ることも難しい。
本発明の目的は、ＢＧＡ（テープＢＧＡ、ファインピッチＢＧＡなど）の製造コストを低減することのできる技術を提供することにある。
本発明の他の目的は、ＢＧＡ（テープＢＧＡ、ファインピッチＢＧＡなど）の信頼性を向上することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
発明の開示
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
本発明の半導体装置は、半導体チップと、前記半導体チップを囲むように設けられた配線基板と、前記配線基板に形成され、一端部が前記半導体チップと電気的に接続された複数のリードと、前記半導体チップを被覆する封止樹脂と、前記配線基板の一面の周辺部に沿って配置され、前記リードの他端部と電気的に接続された複数個のバンプと、前記配線基板の他面の周辺部に沿って設けられ、前記配線基板を挟んで前記複数個のバンプと対向するように配置された樹脂製の補強枠とを有する。
また、本発明の半導体装置は、半導体チップと、前記半導体チップを囲むように設けられた配線基板と、前記配線基板に形成され、一端部が前記半導体チップと電気的に接続された複数のリードと、前記半導体チップを被覆する封止樹脂と、前記配線基板の一面の周辺部に沿って設けられた補強枠と、前記補強枠に形成された複数個の凹溝の内部に配置され、前記リードの他端部と電気的に接続された複数個のバンプとを有する。
また、本発明の半導体装置は、半導体チップと、前記半導体チップを囲むように設けられた配線基板と、前記配線基板に形成され、一端部が前記半導体チップと電気的に接続された複数のリードと、前記半導体チップを被覆する封止樹脂と、前記配線基板の一面の周辺部に沿って配置され、前記リードの他端部と電気的に接続された複数個のバンプと、前記配線基板の他面の周辺部に沿って設けられ、前記配線基板を挟んで前記複数個のバンプと対向するように配置された樹脂製の補強枠とを有し、前記半導体チップは、その裏面が前記封止樹脂から露出している。
また、本発明の半導体装置の製造方法は、以下の工程を含んでいる。
（ａ）一端部がデバイスホールの内側に延在し、他の一部にバンプを接続するためのランド部が形成された複数のリードを有するテープ基材の前記デバイスホールに半導体チップを配置し、前記半導体チップと前記リードの一端部とを電気的に接続する工程、
（ｂ）前記半導体チップを被覆する封止樹脂と、前記配線基板の一面の周辺部に沿って設けられる補強枠とをトランスファ・モールド法によって成形する工程、
（ｃ）前記複数のリードのランド部にバンプを接続し、前記配線基板を挟んで前記バンプと前記補強枠とを対向するように配置する工程、
（ｄ）前記テープ基材の不要箇所を除去する工程。
上記した本発明によれば、配線基板に高価な金属枠を設ける工程が不要となるので、材料原価および製造工程数を低減することができ、低コストのＢＧＡを提供することができる。また、半導体チップをトランスファ・モールド法で樹脂封止することにより、信頼性の向上したＢＧＡを提供することができる。
発明を実施するための最良の形態
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
実施形態１
図１は、本実施形態のテープＢＧＡ（ファインピッチＢＧＡ）を示す斜視図、図２は、このテープＢＧＡの実装面（半田バンプ取り付け面）を示す斜視図、図３は、このテープＢＧＡの断面図である。
本実施形態のテープＢＧＡは、片面に銅箔配線からなる複数のリード１を形成したポリイミド系樹脂からなる配線基板２、この配線基板２のデバイスホールに配置された半導体チップ３、この半導体チップ３を被覆する封止樹脂４、配線基板２０周辺部に沿って設けられた四角枠状の補強枠５、および配線基板２の周辺部に沿って取り付けられた複数個の半田バンプ６により構成されている。
マイコン、ＡＳＩＣなどのＬＳＩが形成された半導体チップ３は、その主面の周辺部に設けられたＡｕのバンプ電極７を介してリード１の一端部（インナーリード部１Ａ）と電気的に接続されている。リード１の他端部は、配線基板２の周辺部に設けられた補強枠５の下部まで延在し、この領域で半田バンプ６と電気的に接続されている。半田バンプ６が接合されたリード１の他端部（ランド部１Ｂ）を除く配線基板２の片面は、リード１を保護するためのソルダーレジスト（図示せず）で被覆されている。
配線基板２の周辺部、すなわち半田バンプ６が取り付けられた領域に設けられた補強枠５は、配線基板２０周辺部の平坦性を確保し、後述する半田バンプ６の取り付け工程で半田バンプ６がランド部１Ｂに確実に接合されるように機能する。この補強枠５は、トランスファ・モールド法によって成形された合成樹脂で構成されている。
半導体チップ３を外部環境から保護する封止樹脂４は、上記補強枠５と同じくトランスファ・モールド法によって成形された合成樹脂で構成され、半導体チップ３の全面を覆っている。図１に示すように、封止樹脂４は、その四隅において補強枠５と連結され、この補強枠５と一体に成形されている。
上記したテープＢＧＡの各部の材料、寸法の一例を示すと、半導体チップ３は単結晶シリコンからなり、その寸法は７．６ｍｍ×７．６ｍｍ、厚さ０．４ｍｍである。ポリイミド系樹脂からなる配線基板２の寸法は１５ｍｍ×１５ｍｍ、厚さ０．０７５ｍｍである。リード１は、この配線基板２の片面に貼り付けた厚さ０．０１８ｍｍの電解銅箔（または圧延銅箔）をエッチングして形成した銅箔配線からなり、その両端部（インナーリード部１Ａおよびランド部１Ｂ）の表面には、Ａｕ／Ｎｉのメッキが施されている。
半導体チップ３を封止する封止樹脂４およびこれと一体に成形された補強枠５は、シリカなどのフィラーが充填されたエポキシ系樹脂からなる。封止樹脂４の寸法は１４．６ｍｍ×１４．６ｍｍ、厚さ０．６５５ｍｍである。補強枠５は、配線基板２の片面のみに形成され、その厚さは０．３５５ｍｍである。リード１のランド部１Ｂに接合された半田バンプ７はＳｎ（６３％）／Ｐｂ（３７％）合金からなり、その直径は０．３ｍｍ、ピッチは０．５ｍｍである。
次に、上記のように構成された本実施形態のテープＢＧＡの製造方法を図４〜図１１を用いて説明する。
テープＢＧＡを製造するには、まず図４に示すような、片面に銅箔配線からなるリード１を形成すると共に貫通孔を形成したテープ基材２Ａと、図５に示すような、素子形成面の周辺部にＡｕのバンプ電極７を形成した半導体チップ３とを用意する。
上記テープ基材２Ａは、一端がリールに巻き取られた幅３５ｍｍの長尺テープであるが、図４にはＢＧＡ一個分の領域のみが示されている。このテープ基材２ＡのＢＧＡ一個分の領域の中央部には、半導体チップ３が配置される略正方形のデバイスホール８が形成され、リード１のそれぞれの一端部（インナーリード部１Ａ）が、このデバイスホール８の内側に延在している。また、リード１の中途部には、後の工程で半田バンプ６が接続されるランド部１Ｂが形成されている。これらのランド部１Ｂは、デバイスホール８の各辺に沿って２列に配置されている。ランド部１Ｂのさらに外側のテープ基材２Ａには、長方形の開孔９がランド部１Ｂを囲むように形成されている。これらの開孔９は、テープ基材２Ａを打ち抜く作業を容易にするためのもので、それらの内側のテープ基材２ＡがＢＧＡの配線基板２を構成するようになっている。
一方、半導体チップ３へのバンプ電極７の取り付けは、ワイヤボンディング装置を用いたボールボンディング方式で行う。
次に、図６に示すように、上記テープ基材２Ａのデバイスホール８に半導体チップ３を位置決めし、バンプ電極７と対応するリード１とを電気的に接続する。バンプ電極７とリード１とを接続するには、図７に示すように、ボンディングステージ１０の上に水平に載置した半導体チップ３のバンプ電極７にリード１のインナーリード部１Ａを重ね合わせ、上方から５００℃程度に加熱したボンディングツール１１を１秒程度圧着して、すべてのバンプ電極７と対応するインナーリード部１Ａとを同時に一括して接続する。
次に、上記テープ基材２Ａを図８に示すようなモールド金型に装着し、半導体チップ３が位置決めされたキャビティ１２の内部に樹脂を注入する。図示のように、このモールド金型は、上型１３Ａと下型１３Ｂとで構成されている。上型１３Ａの一部には突起部１４が設けられており、キャビティ１２に注入された樹脂は、この突起部１４の内側の部分が半導体チップ３を封止する封止樹脂４となり、外側の部分が補強枠５となる。また、上型１３Ａの一部に突起部１４を設けたことにより、半導体チップ３に近接した領域のテープ基材２Ａが突起部１４と下型１３Ｂとに挟まれて確実に固定される。これにより、キャビティ１２の内部に樹脂を注入した際に半導体チップ３が揺動し難くなるので、半導体チップ３の位置ずれに起因する成形不良率を低減することができる。
また、上記モールド金型は、上型１３Ａと下型１３Ｂのそれぞれに樹脂の注入口であるゲート１５が設けられている。これにより、半導体チップ３の主面側と裏面側とに樹脂が均一に流入されるので、樹脂の流入ばらつきに起因する成形不良率を低減することができる。
図９は、上記モールド金型を使ったトランスファ・モールド法によって樹脂４と補強枠５とを成形したテープ基材２Ａ（上面側）を示す平面図、図１０は、同じくテープ基材２Ａ（実装面側）を示す平面図である。
次に、上記テープ基材２Ａのランド部１Ｂに半田バンプ６を接続する。半田バンプ６をランド部１Ｂに接続するには、あらかじめボール状に成形しておいた半田バンプ６を図１１に示すようなボールマウンタ１６を使って真空吸引し、この状態でフラックス槽（図示せず）に半田バンプ６を浸漬してその表面にフラックスを塗布した後、フラックスの粘着力を利用して半田バンプ６を対応するランド部１Ｂに仮付けする。本実施形態では、ランド部１Ｂが形成された領域のテープ基材２Ａに補強枠５が設けられているので、この領域のテープ基材２Ａの反りや変形が防止されて平坦度が向上する。従って、多数の半田バンプ６を対応するランド部１Ｂに同時に押し付けた場合でも、すべての半田バンプ６がランド部１Ｂに確実に密着する。
その後、半田バンプ６を加熱リフローしてランド部１Ｂに固着した後、テープ基材２Ａの表面に残ったフラックス残渣を中性洗剤などを使って除去し、最後にテープ基材２Ａをチップ単位で打ち抜くことにより、前記図１〜図３に示すテープＢＧＡが完成する。このようにして得られたテープＢＧＡは、バーンイン／テスタによる検査に付されて良品と不良品とに選別された後、梱包、出荷される。
図１２は、上記テープＢＧＡと他の表面実装型パッケージ（例えばＱＦＰなど）とが実装されたプリント配線基板１８の平面図である。テープＢＧＡとＱＦＰは、テープＢＧＡの半田バンプ６およびＱＦＰのリード表面に塗布した半田ペースト（または半田メッキ）を加熱炉内でリフローすることにより、同時に一括して実装する。
このように、半導体チップ３を保護する封止樹脂４と、配線基板２０周辺部の平坦性を確保するための補強枠５とをトランスファ・モールド法によって同時に一括成形する本実施形態によれば、樹脂基板の周辺部に金属枠を接着した後、半導体チップをポッティング樹脂で封止する場合に比べて製造工程を低減することができ、かつ金属枠よりも安価なモールド樹脂で補強枠を形成することにより材料原価を低減することができるので、テープＢＧＡを安価に製造することができる。
また、ポッティング樹脂よりも耐湿性に優れたモールド樹脂で半導体チップを全面封止する本実施形態によれば、テープＢＧＡの信頼性を向上させることができる。
実施形態２
図１３は、本実施形態のテープＢＧＡを示す斜視図、図１４は、このテープＢＧＡの断面図である。
図示のように、本実施形態のテープＢＧＡは、半導体チップ３の裏面を封止樹脂４から露出させた構造になっている。このような構造は、特に消費電力の大きい半導体チップ３を搭載したテープＢＧＡの熱抵抗を低減するのに有効である。また、図１５に示すように、半導体チップ３の露出面に接着剤１７などを使って金属製の放熱フィン１９を接合することにより、テープＢＧＡの熱抵抗をさらに低減することができる。
半導体チップ３の裏面を封止樹脂４から露出させた上記テープＢＧＡを製造するには、まず前記実施の形態１の図８に示したモールド金型に比べて深さの浅いキャビティを備えたモールド金型を用意し、このモールド金型の上型に半導体チップ３の裏面が接触するようにテープ基材２Ａを装着した状態でキャビティに樹脂を注入し、封止樹脂４を成形すればよい。
実施形態３
図１６は、本実施形態のテープＢＧＡを示す斜視図、図１７は、このテープＢＧＡの断面図である。
図示のように、このテープＢＧＡの補強枠５およびその下部の配線基板２には、それらの上下面を貫通してリード１のランド部１Ｂに達する多数の貫通孔２０が設けられ、それぞれの貫通孔２０の内部には、導電材２１が埋め込まれている。導電材２１は、ランド部１Ｂに接続された半田バンプ６よりも高融点の半田や導電性ペーストなどで構成され、スクリーン印刷あるいは多点ノズルを備えたディスペンサによって貫通孔２０の内部に充填される。補強枠５に貫通孔２０を形成するには、図１８に示すように、上型１３Ａの一部に多数のピン２２を設けたモールド金型を使って補強枠５を成形する。
テープＢＧＡを上記のような構造とすることにより、図１９に示すように、複数のテープＢＧＡを基板実装面に対して垂直な方向に重ね合わせ、半田バンプ６と導電材２１とを介して共通のピン同士を電気的に接続したマルチチップ・モジュールを容易に実現することができる。この場合、半導体チップ３は、ＤＲＡＭなどのメモリＬＳＩを形成したものが使用される。
実施形態４
図２０は、本実施形態のテープＢＧＡを示す断面図である。図示のように、このテープＢＧＡは、配線基板２の下面側に補強枠５を設け、この補強枠５に形成された凹溝２３の内部に半田バンプ６を配置した構造になっている。補強枠５に凹溝２３を形成するには、図２１に示すように、下型１３Ｂの一部に多数の突起部２４を設けたモールド金型を使って補強枠５を成形する。
テープＢＧＡを上記のような構造とすることにより、図２２に示すように、ボールマウンタ１６を使って半田バンプ６をランド部１Ｂに仮付けする際、凹溝２３が半田バンプ６の位置決めガイドとして機能するので、半田バンプ６の仮付けを容易、かつ迅速に行うことができる。この場合も、補強枠５は、ランド部１Ｂが形成された領域のテープ基材２Ａの反りや変形を防止するように機能する。
以上、本発明者によってなされた発明を発明の実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば図２３に示すように、封止樹脂４と補強枠５とを分離して成形してもよい。この場合は、封止樹脂４を成形するモールド金型のキャビティ（１２）と補強枠５を成形する上型（１３Ａ）の一部とに樹脂を直接供給するためのゲートをそれぞれ設ける必要がある。
産業上の利用可能性
半導体チップを封止する封止樹脂と配線基板の反りや変形を防ぐ補強枠とをトランスファ・モールド法で同時に樹脂成形する本発明のテープＢＧＡは、製造コストが安価で信頼性も高いことから、携帯情報機器、ディジタルカメラ、ノートパソコンといった小型軽量電子機器への実装に広く適用することができる。
【図面の簡単な説明】
図１、図２は、本発明の実施形態１である半導体装置の斜視図である。
図３は、本発明の実施形態１である半導体装置の斜視図である。
図４は、本発明の実施形態１である半導体装置の製造方法を示すテープ基材の平面図である。
図５は、本発明の実施形態１である半導体装置の製造方法を示す斜視図である。
図６は、本発明の実施形態１である半導体装置の製造方法を示す平面図である。
図７、図８は、本発明の実施形態１である半導体装置の製造方法を示す概略断面図である。
図９、図１０は、本発明の実施形態１である半導体装置の製造方法を示す平面図である。
図１１は、本発明の実施形態１である半導体装置の製造方法を示す概略断面図である。
図１２は、本発明の実施形態１である半導体装置を実装したプリント配線基板の平面図である。
図１３は、本発明の実施形態２である半導体装置の斜視図である。
図１４、図１５は、本発明の実施形態２である半導体装置の断面図である。
図１６は、本発明の実施形態３である半導体装置の斜視図である。
図１７は、本発明の実施形態３である半導体装置の断面図である。
図１８は、本発明の実施形態３である半導体装置の製造方法を示す概略断面図である。
図１９は、本発明の実施形態３である半導体装置を用いたマルチチップモジュールの断面図である。
図２０は、本発明の実施形態４である半導体装置の断面図である。
図２１、図２２は、本発明の実施形態４である半導体装置の製造方法を示す概略断面図である。
図２３は、本発明の他の実施形態である半導体装置の斜視図である。
本発明は、半導体装置およびその製造方法に関し、特に、半導体チップを搭載したパッケージ基板を半田バンプを介してフリント配線基板に実装するボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ；ＢＧＡ）型の半導体装置に適用して有効な技術に関する。
背景技術
半導体チップを搭載したパッケージ基板の一面に半田バンプを取り付け、この半田バンプを介してパッケージ基板をプリント配線基板に実装するＢＧＡは、パッケージの側面からリードを引き出したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）やＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）などに比べて多ピン化が容易で、かつ実装面積も小さくできるという利点がある。
上記ＢＧＡには各種の構造が提案されているが、特に携帯情報機器、ディジタルカメラ、ノートパソコンといった小型軽量電子機器への実装に好適なＢＧＡとして、パッケージ基板を絶縁テープで構成したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方式のＢＧＡ（テープＢＧＡ）が公知である。この種のテープＢＧＡについては、例えば特開平７−３２１２４８号公報、特開平８−８８２４３号公報、特開平８−１１１４３３号公報などに記載がある。
また、本発明者は、以下のような構造のＢＧＡ（特に、バンプのピッチを狭小化したファインピッチＢＧＡ）を開発している。このＢＧＡは、片面にＣｕ（銅）箔からなる複数のリードを形成した樹脂製の配線基板の中央部にデバイスホールを形成してそこに半導体チップを配置し、この半導体チップとリードの一端部とをＡｕのバンプ電極を介して電気的に接続すると共に、半導体チップの主面をポッティング樹脂で封止する。また、リードの他端部を配線基板の周辺部まで延在してランド部を形成し、そこにＢＧＡの外部接続端子となる半田バンプを接続する。
さらに、上記ＢＧＡを組立てる工程で半田バンプをランド部に確実に位置決めできるようにするための補強材として、配線基板の周辺部の半田バンプ接合面と反対側の面に四角枠状の金属枠を接着剤で貼り付け、この金属枠で配線基板の周辺部の反りを防いでいる。
しかし、上記のＢＧＡで使用する金属枠は、Ｃｕ（銅）などの薄い金属板をプレスで打ち抜いて片面に接着剤を塗布し、さらにその表面に接着剤保護用のカバーテープを貼り付けたものであるために材料が高価であり、ＢＧＡの製造コストを引き上げる要因となる。また、配線基板に金属枠を貼り付ける作業が必要となるために、ＢＧＡの製造工程が増える。この金属枠を貼り付ける作業は、接着剤を保護する薄いカバーテープを剥がす作業がロボットハンドでは上手く処理出来ないために、自動化によってコスト削減を図ることも難しい。
本発明の目的は、ＢＧＡ（テープＢＧＡ、ファインピッチＢＧＡなど）の製造コストを低減することのできる技術を提供することにある。
本発明の他の目的は、ＢＧＡ（テープＢＧＡ、ファインピッチＢＧＡなど）の信頼性を向上することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
発明の開示
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
本発明の半導体装置は、半導体チップと、前記半導体チップを囲むように設けられた配線基板と、前記配線基板に形成され、一端部が前記半導体チップと電気的に接続された複数のリードと、前記半導体チップを被覆する封止樹脂と、前記配線基板の一面の周辺部に沿って配置され、前記リードの他端部と電気的に接続された複数個のバンプと、前記配線基板の他面の周辺部に沿って設けられ、前記配線基板を挟んで前記複数個のバンプと対向するように配置された樹脂製の補強枠とを有する。
また、本発明の半導体装置は、半導体チップと、前記半導体チップを囲むように設けられた配線基板と、前記配線基板に形成され、一端部が前記半導体チップと電気的に接続された複数のリードと、前記半導体チップを被覆する封止樹脂と、前記配線基板の一面の周辺部に沿って設けられた補強枠と、前記補強枠に形成された複数個の凹溝の内部に配置され、前記リードの他端部と電気的に接続された複数個のバンプとを有する。
また、本発明の半導体装置は、半導体チップと、前記半導体チップを囲むように設けられた配線基板と、前記配線基板に形成され、一端部が前記半導体チップと電気的に接続された複数のリードと、前記半導体チップを被覆する封止樹脂と、前記配線基板の一面の周辺部に沿って配置され、前記リードの他端部と電気的に接続された複数個のバンプと、前記配線基板の他面の周辺部に沿って設けられ、前記配線基板を挟んで前記複数個のバンプと対向するように配置された樹脂製の補強枠とを有し、前記半導体チップは、その裏面が前記封止樹脂から露出している。
また、本発明の半導体装置の製造方法は、以下の工程を含んでいる。
（ａ）一端部がデバイスホールの内側に延在し、他の一部にバンプを接続するためのランド部が形成された複数のリードを有するテープ基材の前記デバイスホールに半導体チップを配置し、前記半導体チップと前記リードの一端部とを電気的に接続する工程、
（ｂ）前記半導体チップを被覆する封止樹脂と、前記配線基板の一面の周辺部に沿って設けられる補強枠とをトランスファ・モールド法によって成形する工程、
（ｃ）前記複数のリードのランド部にバンプを接続し、前記配線基板を挟んで前記バンプと前記補強枠とを対向するように配置する工程、
（ｄ）前記テープ基材の不要箇所を除去する工程。
上記した本発明によれば、配線基板に高価な金属枠を設ける工程が不要となるので、材料原価および製造工程数を低減することができ、低コストのＢＧＡを提供することができる。また、半導体チップをトランスファ・モールド法で樹脂封止することにより、信頼性の向上したＢＧＡを提供することができる。
発明を実施するための最良の形態
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
実施形態１
図１は、本実施形態のテープＢＧＡ（ファインピッチＢＧＡ）を示す斜視図、図２は、このテープＢＧＡの実装面（半田バンプ取り付け面）を示す斜視図、図３は、このテープＢＧＡの断面図である。
本実施形態のテープＢＧＡは、片面に銅箔配線からなる複数のリード１を形成したポリイミド系樹脂からなる配線基板２、この配線基板２のデバイスホールに配置された半導体チップ３、この半導体チップ３を被覆する封止樹脂４、配線基板２０周辺部に沿って設けられた四角枠状の補強枠５、および配線基板２の周辺部に沿って取り付けられた複数個の半田バンプ６により構成されている。
マイコン、ＡＳＩＣなどのＬＳＩが形成された半導体チップ３は、その主面の周辺部に設けられたＡｕのバンプ電極７を介してリード１の一端部（インナーリード部１Ａ）と電気的に接続されている。リード１の他端部は、配線基板２の周辺部に設けられた補強枠５の下部まで延在し、この領域で半田バンプ６と電気的に接続されている。半田バンプ６が接合されたリード１の他端部（ランド部１Ｂ）を除く配線基板２の片面は、リード１を保護するためのソルダーレジスト（図示せず）で被覆されている。
配線基板２の周辺部、すなわち半田バンプ６が取り付けられた領域に設けられた補強枠５は、配線基板２０周辺部の平坦性を確保し、後述する半田バンプ６の取り付け工程で半田バンプ６がランド部１Ｂに確実に接合されるように機能する。この補強枠５は、トランスファ・モールド法によって成形された合成樹脂で構成されている。
半導体チップ３を外部環境から保護する封止樹脂４は、上記補強枠５と同じくトランスファ・モールド法によって成形された合成樹脂で構成され、半導体チップ３の全面を覆っている。図１に示すように、封止樹脂４は、その四隅において補強枠５と連結され、この補強枠５と一体に成形されている。
上記したテープＢＧＡの各部の材料、寸法の一例を示すと、半導体チップ３は単結晶シリコンからなり、その寸法は７．６ｍｍ×７．６ｍｍ、厚さ０．４ｍｍである。ポリイミド系樹脂からなる配線基板２の寸法は１５ｍｍ×１５ｍｍ、厚さ０．０７５ｍｍである。リード１は、この配線基板２の片面に貼り付けた厚さ０．０１８ｍｍの電解銅箔（または圧延銅箔）をエッチングして形成した銅箔配線からなり、その両端部（インナーリード部１Ａおよびランド部１Ｂ）の表面には、Ａｕ／Ｎｉのメッキが施されている。
半導体チップ３を封止する封止樹脂４およびこれと一体に成形された補強枠５は、シリカなどのフィラーが充填されたエポキシ系樹脂からなる。封止樹脂４の寸法は１４．６ｍｍ×１４．６ｍｍ、厚さ０．６５５ｍｍである。補強枠５は、配線基板２の片面のみに形成され、その厚さは０．３５５ｍｍである。リード１のランド部１Ｂに接合された半田バンプ７はＳｎ（６３％）／Ｐｂ（３７％）合金からなり、その直径は０．３ｍｍ、ピッチは０．５ｍｍである。
次に、上記のように構成された本実施形態のテープＢＧＡの製造方法を図４〜図１１を用いて説明する。
テープＢＧＡを製造するには、まず図４に示すような、片面に銅箔配線からなるリード１を形成すると共に貫通孔を形成したテープ基材２Ａと、図５に示すような、素子形成面の周辺部にＡｕのバンプ電極７を形成した半導体チップ３とを用意する。
上記テープ基材２Ａは、一端がリールに巻き取られた幅３５ｍｍの長尺テープであるが、図４にはＢＧＡ一個分の領域のみが示されている。このテープ基材２ＡのＢＧＡ一個分の領域の中央部には、半導体チップ３が配置される略正方形のデバイスホール８が形成され、リード１のそれぞれの一端部（インナーリード部１Ａ）が、このデバイスホール８の内側に延在している。また、リード１の中途部には、後の工程で半田バンプ６が接続されるランド部１Ｂが形成されている。これらのランド部１Ｂは、デバイスホール８の各辺に沿って２列に配置されている。ランド部１Ｂのさらに外側のテープ基材２Ａには、長方形の開孔９がランド部１Ｂを囲むように形成されている。これらの開孔９は、テープ基材２Ａを打ち抜く作業を容易にするためのもので、それらの内側のテープ基材２ＡがＢＧＡの配線基板２を構成するようになっている。
一方、半導体チップ３へのバンプ電極７の取り付けは、ワイヤボンディング装置を用いたボールボンディング方式で行う。
次に、図６に示すように、上記テープ基材２Ａのデバイスホール８に半導体チップ３を位置決めし、バンプ電極７と対応するリード１とを電気的に接続する。バンプ電極７とリード１とを接続するには、図７に示すように、ボンディングステージ１０の上に水平に載置した半導体チップ３のバンプ電極７にリード１のインナーリード部１Ａを重ね合わせ、上方から５００℃程度に加熱したボンディングツール１１を１秒程度圧着して、すべてのバンプ電極７と対応するインナーリード部１Ａとを同時に一括して接続する。
次に、上記テープ基材２Ａを図８に示すようなモールド金型に装着し、半導体チップ３が位置決めされたキャビティ１２の内部に樹脂を注入する。図示のように、このモールド金型は、上型１３Ａと下型１３Ｂとで構成されている。上型１３Ａの一部には突起部１４が設けられており、キャビティ１２に注入された樹脂は、この突起部１４の内側の部分が半導体チップ３を封止する封止樹脂４となり、外側の部分が補強枠５となる。また、上型１３Ａの一部に突起部１４を設けたことにより、半導体チップ３に近接した領域のテープ基材２Ａが突起部１４と下型１３Ｂとに挟まれて確実に固定される。これにより、キャビティ１２の内部に樹脂を注入した際に半導体チップ３が揺動し難くなるので、半導体チップ３の位置ずれに起因する成形不良率を低減することができる。
また、上記モールド金型は、上型１３Ａと下型１３Ｂのそれぞれに樹脂の注入口であるゲート１５が設けられている。これにより、半導体チップ３の主面側と裏面側とに樹脂が均一に流入されるので、樹脂の流入ばらつきに起因する成形不良率を低減することができる。
図９は、上記モールド金型を使ったトランスファ・モールド法によって樹脂４と補強枠５とを成形したテープ基材２Ａ（上面側）を示す平面図、図１０は、同じくテープ基材２Ａ（実装面側）を示す平面図である。
次に、上記テープ基材２Ａのランド部１Ｂに半田バンプ６を接続する。半田バンプ６をランド部１Ｂに接続するには、あらかじめボール状に成形しておいた半田バンプ６を図１１に示すようなボールマウンタ１６を使って真空吸引し、この状態でフラックス槽（図示せず）に半田バンプ６を浸漬してその表面にフラックスを塗布した後、フラックスの粘着力を利用して半田バンプ６を対応するランド部１Ｂに仮付けする。本実施形態では、ランド部１Ｂが形成された領域のテープ基材２Ａに補強枠５が設けられているので、この領域のテープ基材２Ａの反りや変形が防止されて平坦度が向上する。従って、多数の半田バンプ６を対応するランド部１Ｂに同時に押し付けた場合でも、すべての半田バンプ６がランド部１Ｂに確実に密着する。
その後、半田バンプ６を加熱リフローしてランド部１Ｂに固着した後、テープ基材２Ａの表面に残ったフラックス残渣を中性洗剤などを使って除去し、最後にテープ基材２Ａをチップ単位で打ち抜くことにより、前記図１〜図３に示すテープＢＧＡが完成する。このようにして得られたテープＢＧＡは、バーンイン／テスタによる検査に付されて良品と不良品とに選別された後、梱包、出荷される。
図１２は、上記テープＢＧＡと他の表面実装型パッケージ（例えばＱＦＰなど）とが実装されたプリント配線基板１８の平面図である。テープＢＧＡとＱＦＰは、テープＢＧＡの半田バンプ６およびＱＦＰのリード表面に塗布した半田ペースト（または半田メッキ）を加熱炉内でリフローすることにより、同時に一括して実装する。
このように、半導体チップ３を保護する封止樹脂４と、配線基板２０周辺部の平坦性を確保するための補強枠５とをトランスファ・モールド法によって同時に一括成形する本実施形態によれば、樹脂基板の周辺部に金属枠を接着した後、半導体チップをポッティング樹脂で封止する場合に比べて製造工程を低減することができ、かつ金属枠よりも安価なモールド樹脂で補強枠を形成することにより材料原価を低減することができるので、テープＢＧＡを安価に製造することができる。
また、ポッティング樹脂よりも耐湿性に優れたモールド樹脂で半導体チップを全面封止する本実施形態によれば、テープＢＧＡの信頼性を向上させることができる。
実施形態２
図１３は、本実施形態のテープＢＧＡを示す斜視図、図１４は、このテープＢＧＡの断面図である。
図示のように、本実施形態のテープＢＧＡは、半導体チップ３の裏面を封止樹脂４から露出させた構造になっている。このような構造は、特に消費電力の大きい半導体チップ３を搭載したテープＢＧＡの熱抵抗を低減するのに有効である。また、図１５に示すように、半導体チップ３の露出面に接着剤１７などを使って金属製の放熱フィン１９を接合することにより、テープＢＧＡの熱抵抗をさらに低減することができる。
半導体チップ３の裏面を封止樹脂４から露出させた上記テープＢＧＡを製造するには、まず前記実施の形態１の図８に示したモールド金型に比べて深さの浅いキャビティを備えたモールド金型を用意し、このモールド金型の上型に半導体チップ３の裏面が接触するようにテープ基材２Ａを装着した状態でキャビティに樹脂を注入し、封止樹脂４を成形すればよい。
実施形態３
図１６は、本実施形態のテープＢＧＡを示す斜視図、図１７は、このテープＢＧＡの断面図である。
図示のように、このテープＢＧＡの補強枠５およびその下部の配線基板２には、それらの上下面を貫通してリード１のランド部１Ｂに達する多数の貫通孔２０が設けられ、それぞれの貫通孔２０の内部には、導電材２１が埋め込まれている。導電材２１は、ランド部１Ｂに接続された半田バンプ６よりも高融点の半田や導電性ペーストなどで構成され、スクリーン印刷あるいは多点ノズルを備えたディスペンサによって貫通孔２０の内部に充填される。補強枠５に貫通孔２０を形成するには、図１８に示すように、上型１３Ａの一部に多数のピン２２を設けたモールド金型を使って補強枠５を成形する。
テープＢＧＡを上記のような構造とすることにより、図１９に示すように、複数のテープＢＧＡを基板実装面に対して垂直な方向に重ね合わせ、半田バンプ６と導電材２１とを介して共通のピン同士を電気的に接続したマルチチップ・モジュールを容易に実現することができる。この場合、半導体チップ３は、ＤＲＡＭなどのメモリＬＳＩを形成したものが使用される。
実施形態４
図２０は、本実施形態のテープＢＧＡを示す断面図である。図示のように、このテープＢＧＡは、配線基板２の下面側に補強枠５を設け、この補強枠５に形成された凹溝２３の内部に半田バンプ６を配置した構造になっている。補強枠５に凹溝２３を形成するには、図２１に示すように、下型１３Ｂの一部に多数の突起部２４を設けたモールド金型を使って補強枠５を成形する。
テープＢＧＡを上記のような構造とすることにより、図２２に示すように、ボールマウンタ１６を使って半田バンプ６をランド部１Ｂに仮付けする際、凹溝２３が半田バンプ６の位置決めガイドとして機能するので、半田バンプ６の仮付けを容易、かつ迅速に行うことができる。この場合も、補強枠５は、ランド部１Ｂが形成された領域のテープ基材２Ａの反りや変形を防止するように機能する。
以上、本発明者によってなされた発明を発明の実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば図２３に示すように、封止樹脂４と補強枠５とを分離して成形してもよい。この場合は、封止樹脂４を成形するモールド金型のキャビティ（１２）と補強枠５を成形する上型（１３Ａ）の一部とに樹脂を直接供給するためのゲートをそれぞれ設ける必要がある。
産業上の利用可能性
半導体チップを封止する封止樹脂と配線基板の反りや変形を防ぐ補強枠とをトランスファ・モールド法で同時に樹脂成形する本発明のテープＢＧＡは、製造コストが安価で信頼性も高いことから、携帯情報機器、ディジタルカメラ、ノートパソコンといった小型軽量電子機器への実装に広く適用することができる。
【図面の簡単な説明】
図１、図２は、本発明の実施形態１である半導体装置の斜視図である。
図３は、本発明の実施形態１である半導体装置の斜視図である。
図４は、本発明の実施形態１である半導体装置の製造方法を示すテープ基材の平面図である。
図５は、本発明の実施形態１である半導体装置の製造方法を示す斜視図である。
図６は、本発明の実施形態１である半導体装置の製造方法を示す平面図である。
図７、図８は、本発明の実施形態１である半導体装置の製造方法を示す概略断面図である。
図９、図１０は、本発明の実施形態１である半導体装置の製造方法を示す平面図である。
図１１は、本発明の実施形態１である半導体装置の製造方法を示す概略断面図である。
図１２は、本発明の実施形態１である半導体装置を実装したプリント配線基板の平面図である。
図１３は、本発明の実施形態２である半導体装置の斜視図である。
図１４、図１５は、本発明の実施形態２である半導体装置の断面図である。
図１６は、本発明の実施形態３である半導体装置の斜視図である。
図１７は、本発明の実施形態３である半導体装置の断面図である。
図１８は、本発明の実施形態３である半導体装置の製造方法を示す概略断面図である。
図１９は、本発明の実施形態３である半導体装置を用いたマルチチップモジュールの断面図である。
図２０は、本発明の実施形態４である半導体装置の断面図である。
図２１、図２２は、本発明の実施形態４である半導体装置の製造方法を示す概略断面図である。
図２３は、本発明の他の実施形態である半導体装置の斜視図である。
Claims (3)
- 半導体チップを封止する封止樹脂と、前記封止樹脂の周囲を囲む補強枠とを有する半導体装置の製造方法であって、
（ａ）主面に複数の電極が形成された半導体チップを用意する工程、
（ｂ）デバイスホールと、一端部が前記デバイスホールの内側に延在し、他端部の一部にバンプを接続するためのランド部を有する複数のリードとが形成されたテープ基材を用意する工程、
（ｃ）前記半導体チップを前記テープ基材の前記デバイスホールに配置し、前記半導体チップと前記リードの一端部とを電気的に接続する工程、
（ｄ）前記封止樹脂が形成される領域と前記補強枠が形成される領域の間の前記テープ基材の一部を上型の突起部と下型とで挟んで固定し、トランスファモールド法によって、前記封止樹脂と前記補強枠とを一体に成形する工程、
を含むことを特徴とする半導体装置の製造方法。 - 前記工程（ｄ）の後、前記テープ基材の不要箇所を除去する工程をさらに含む請求項１記載の半導体装置の製造方法。
- 前記複数のリードのランド部にバンプを接続する工程をさらに含む請求項１記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1998/001920 WO1999056313A1 (fr) | 1998-04-24 | 1998-04-24 | Dispositif semi-conducteur et son procede de production |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4038021B2 true JP4038021B2 (ja) | 2008-01-23 |
Family
ID=14208125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000546392A Expired - Fee Related JP4038021B2 (ja) | 1998-04-24 | 1998-04-24 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4038021B2 (ja) |
| KR (1) | KR20010042682A (ja) |
| TW (1) | TW426870B (ja) |
| WO (1) | WO1999056313A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010099298A (ko) * | 2001-09-20 | 2001-11-09 | 신이술 | 반도체칩의 적층방법 |
| JP4722690B2 (ja) * | 2005-12-12 | 2011-07-13 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP2008073818A (ja) * | 2006-09-22 | 2008-04-03 | Murata Mfg Co Ltd | 電子部品および複合電子部品 |
| JP4841609B2 (ja) * | 2008-12-01 | 2011-12-21 | 第一精工株式会社 | 配線基板製造用金型およびこれを用いた配線基板の製造方法 |
| JP5477878B2 (ja) * | 2013-01-17 | 2014-04-23 | アピックヤマダ株式会社 | トランスファモールド金型およびこれを用いたトランスファモールド装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685039B2 (ja) * | 1995-12-08 | 1997-12-03 | 日本電気株式会社 | 半導体装置 |
| JPH1079401A (ja) * | 1996-09-05 | 1998-03-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH1098072A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-04-24 JP JP2000546392A patent/JP4038021B2/ja not_active Expired - Fee Related
- 1998-04-24 KR KR1020007011386A patent/KR20010042682A/ko not_active Application Discontinuation
- 1998-04-24 WO PCT/JP1998/001920 patent/WO1999056313A1/ja not_active Application Discontinuation
-
1999
- 1999-04-02 TW TW088105306A patent/TW426870B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010042682A (ko) | 2001-05-25 |
| TW426870B (en) | 2001-03-21 |
| WO1999056313A1 (fr) | 1999-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646338B2 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US20020058359A1 (en) | Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| KR19980042617A (ko) | 웨이퍼 레벨 패키징 | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP2001077294A (ja) | 半導体装置 | |
| KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP3366062B2 (ja) | オーバモールド形半導体装置及びその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| KR950014120B1 (ko) | 반도체 패키지의 제조방법 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| KR100771860B1 (ko) | 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040831 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |