KR19980042617A - 웨이퍼 레벨 패키징 - Google Patents

웨이퍼 레벨 패키징 Download PDF

Info

Publication number
KR19980042617A
KR19980042617A KR1019970061369A KR19970061369A KR19980042617A KR 19980042617 A KR19980042617 A KR 19980042617A KR 1019970061369 A KR1019970061369 A KR 1019970061369A KR 19970061369 A KR19970061369 A KR 19970061369A KR 19980042617 A KR19980042617 A KR 19980042617A
Authority
KR
South Korea
Prior art keywords
integrated circuit
lead
opposing
connector
lead frame
Prior art date
Application number
KR1019970061369A
Other languages
English (en)
Inventor
슈른월터에이치.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980042617A publication Critical patent/KR19980042617A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

집적 회로 패키지(50)는 집적 회로(14)를 구비한 집적 회로 칩(22)을 포함할 수 있다. 리드 프레임(28)은 집적 회로 칩(22)의 대향측에 배치될 수 있다. 리드 프레임(28)은 커넥터(42)에 의해 집적 회로(14)에 전기적으로 접속된 최소한 하나의 리드(30)를 포함할 수 있다. 리드(30)는 집적 회로 칩(22)의 주변부(32) 내에 배치될 수 있다. 밀봉제(44)는 집적 회로(14), 커넥터(42), 및 리드 프레임(28)의 일부를 덮을 수 있다. 리드 프레임(28)의 남아있는 부분은 밀봉제(44)로부터 노출될 수 있다.

Description

웨이퍼 레벨 패키징
본 발명은 집적 회로 패키징(packaging)에 관한 것이며, 구체적으로는 집적 회로의 웨이퍼 레벨 패키징에 관한 것이다.
회로 칩의 제조 및 패키징에 포함된 공정들은 널리 공지되어 있다. 보편적으로, 동일한 회로들의 어레이가 공지된 마이크로리소그래픽(microlithographic) 기술을 사용하여 원형 반도체 웨이퍼에 패터닝된다. 그 다음에, 이 웨이퍼는 개개의 회로들을 서로 분리하기 위해 다수의 직사각형 조각으로 절단되어, 각각의 회로는 그 자신의 회로 칩을 점유한다.
이 칩들은 리드 프레임들 위에 개별적으로 설치되며, 에폭시에 의해 그 위치에 유지된다. 그 다음에, 와이어 본더(wire bonder)가 칩 상의 다이 패드(die pad)와 리드 프레임의 각각의 리드들 사이의 전기적인 접속을 이루는 데 사용된다.
리드 프레임에 물리적으로, 전기적으로 부착된 칩에 있어서, 칩과 리드 프레임은 몰드(mold) 장비로 배치되어, 조립품 주위에 플라스틱이 전사 몰딩(transfer molding)된다. 상기 플라스틱 패키징은 전체 조립품을 기계적으로 견고하고 내구성있게 하면서 회로 소자에 손상을 입힐 수 있는 광, 습기, 및 오염물에 대한 노출로부터 칩을 보호한다. 그 다음에, 몰딩된 플라스틱은 수 시간 동안 오븐(oven)에서 가열됨으로써 경화된다.
그 다음에, 리드 프레임의 리드들은 트리밍(trimming)되어 바람직한 모양을 형성한다. 예를 들면, 리드들은 표면 실장 칩(surface-mounted chip) 들을 위해서는 갈매기 날개(gull wing)의 형태로 형성될 수 있다. 이러한 단계에서,다양한 전기 및 기계적인 테스트가 수행되어 칩이 의도한 목적에 적합한 기능을 갖는지를 판정한다.
회로 칩 산업은 비용 경쟁이 심하다. 그러므로, 패키징 단계들을 단축, 능률화, 또는 제거하여 제조 시간을 단축시키고 칩의 제조 비용을 감소시키는 것이 바람직하다.
따라서, 당해 분야에서는 향상된 집적 회로 패키징이 요망되어 왔다. 본 발명은 웨이퍼 레벨로 집적 회로를 패키징하는 방법을 제공한다. 부가적으로, 본 발명은 칩 크기의 패키지를 제공한다.
본 발명에 따르면, 집적 회로 패키지는 집적 회로 칩을 포함할 수 있다. 리드 프레임은 집적 회로 칩의 회로측과 대향측에 배치될 수 있다. 리드 프레임은 커넥터에 의해 집적 회로에 전기적으로 접속된 최소한 하나의 리드를 포함할 수 있다. 리드 프레임은 집적 회로 칩의 주변부 내에 배치될 수 있다. 밀봉제가 집적 회로, 커넥터, 및 리드 프레임부를 덮을 수 있다. 리드 프레임의 남아있는 부분은 밀봉제로부터 노출된다.
구체적으로, 본 발명의 한 실시예에 따르면, 집적 회로는 웨이퍼 레벨로 패키지될 수 있다. 상기 실시예에서, 리드 프레임의 박판은 복수의 집적 회로 칩과 대향측에 배치될 수 있다. 밀봉제가 집적 회로 및 각각의 리드 프레임부를 덮을 수 있다. 각각의 밀봉된 집적 회로와 대향 리드 프레임은 분리된 집적 회로 패키지를 형성할 수 있다.
본 발명의 중요한 기술적인 장점은 집적 회로를 위한 칩 크기의 패키지를 제공하는 것을 포함한다. 특히, 리드 프레임, 커넥터, 및 밀봉제는 대향 집적 회로 칩의 주변부를 넘어서 연장하지 않는다. 따르서, 패키지 부피는 최소화되고 이러한 칩은 매우 작은 칩을 필요로 하는 장치에 사용될 수 있다.
본 발명의 다른 기술적인 장점은 웨이퍼 레벨로 집적 회로 칩을 패키징하는 방법을 제공하는 것을 포함한다. 특히, 집적 회로 칩은 웨이퍼의 일부인 상태로 동시에 패키징될 수 있다. 따라서, 패키징 공정은 웨이퍼 제조 공정과 연속해서 수행될 수 있다. 이는 조립과 패키징 공정을 능률화하고 단축시킬 수 있다.
본 발명의 또 다른 기술적인 장점은 다음의 도면, 상세한 설명, 및 특허 청구의 범위로부터 본 기술에 숙련된 자에게 명백할 것이다.
도 1a-e는 본 발명의 한 실시예에 따른 집적 회로의 웨이퍼 레벨 패키징을 도시한 일련의 개략적인 단면도.
도면의 주요 부분에 대한 부호의 설명
집적 회로 : 14
본딩 패드 : 18
집적 회로 칩 : 22
리드 프레임 ; 28
리드 : 30
주변부 : 32
커넥터 : 42
밀봉제 : 44
본 발명과 그 장점을 더 분명히 이해하기 위해, 동일한 부분은 동일한 참조 기호로써 표시되어 있는 도면과 함께 다음의 상세한 설명을 참조한다.
본 발명의 양호한 실시예들과 장점들은 여러 도면에서 동일한 부분은 동일한 참조 기호로 표시된 도 1a-e를 더 상세히 참조함으로써 잘 이해된다. 도 1a-e는 웨이퍼 레벨로 집적 회로를 패키징하는 방법을 도시하고 있다. 웨이퍼 레벨 패키징은 패키징 공정을 능률화하고 단축하기 위해 웨이퍼 제조 공정과 연속해서 수행된다.
도 1a는 패터닝된 웨이퍼(10)를 도시하고 있다. 패터닝된 웨이퍼(10)는 기판(12)과 이 기판의 표면(16)에 형성된 복수의 집적 회로(14)를 포함할 수 있다. 기판(12)은 하나 이상의 반도체 재료의 층을 포함할 수 있다. 예를 들면, 기판(12)은 웨이퍼 상에 성장된 에피택셜층을 포함할 수 있다.
집적 회로들(14)은 그것에 전기적으로 접속된 복수의 본드 패드(18)를 각각 포함할 수 있다. 아래에 상세히 설명된 바와 같이, 본드 패드들(18)은 집적 회로(14)가 외부 부품에 접속될 수 있는 진기적인 접점을 제공한다. 한 실시예에서, 본드 패드(18)들은 집적 회로(14)의 중심선(20)을 따라 배치된다. 본 실시예에서, 본드 패드들(18)의 수와 구성은 그 응용에 따라 달라질 수 있다. 예를 들면, 집적 회로(14)는 본드 패드들(18)의 하나 이상의 파상 배치(staggered) 또는 평행 배치된 행을 포함할 수 있다. 본드 패드들(18)은 본 발명의 범위 내에서 집적 회로(14) 상의 다른 장소에도 배치될 수 있다는 것이 이해될 것이다.
기판(12)의 각각의 집적 회로(14)와 주변부는 개별 집적 회로 칩(22)을 정의한다. 집적 회로 칩(22)은 외부 부품으로의 접속과 환경적인 요인으로부터의 보호를 제공하기 위해 각각 패키징된다. 보편적으로, 패터닝된 웨이퍼들은 패키징을 위해 개개의 집적 회로 칩들로 절단된다. 집적 회로 칩들은 각각 개별적으로 설치되어 리드 프레임에 접속되고, 그 다음에 리드 프레임과 함께 밀봉된다. 이러한 방법의 문제점은 집적 회로 칩들의 개별적인 패키징에 시간이 걸리고 많은 비용이 든다는 것이다. 부가적으로, 이러한 방법은 패키징이 웨이퍼 제조 공정과 연속해서 수행되는 것을 방해한다.
본 발명은 웨이퍼 레벨의 집적 회로 칩의 패키징 방법을 제공함으로써 상기 문제점을 해결한다. 다음에서 더 상세히 설명되는 바와 같이, 집적 회로 칩(22)은 패터닝된 웨이퍼(10)의 일부인 상태로 동시에 패키징된다. 따라서, 본 패키징 공정은 웨이퍼 제조 공정과 연속해서 수행될 수 있다. 이는 패키징 공정의 능률화와 단축을 제공한다. 더우기, 다음에서 더 상세히 설명되는 바와 같이, 본 발명의 방법은 칩 크기 패키지를 생성한다. 그 결과, 패키징된 집적 회로 칩(22)은 개개의 칩들보다 크지 않은 면적을 차지하는 소형화된 장치를 요구하는 응용 분야에 사용될 수 있다.
도 1b를 참조하면, 폴리이미드(polyimide) 코팅(24)이 기판(12)의 표면(16)에 도포된다. 폴리이미드 코팅(24)은 집적 회로들(14)을 덮어서 보호할 밀봉 재료에 향상된 부착성을 제공한다. 종래의 패턴 에칭 기술은 폴리이미드 코팅(24)이 본딩 패드들(18)을 덮는 것을 방지한다. 본 발명의 범위 내에서 다른 코팅이 사용되거나 또는 코팅하지 않는 것도 가능하다는 것이 이해될 것이다.
리드 프레임들(26)의 박판은 기판(12)의 대향 표면(16)에 배치될 수 있다. 리드 프레임들(26)의 박판은 집적 회로 칩들(22) 중 하나를 위한 전기적인 접속들을 각각 제공하는 다수의 개개의 리드 프레임들(26)을 포함할 수 있다.
리드 프레임들(26)의 박판은 단일 박판 재료일 수 있다. 한 실시예에서, 리드 프레임들(28)의 재료는 국부적으로 은으로 도금된 합금(42)일 수 있다. 본 발명의 범위 내에서 다양한 다른 재료들이 리드 프레임(26)에 사용될 수 있다는 것이 이해될 것이다.
리드 프레임(28)은 대향 집적 회로 칩(22)의 주변부(32) 내에 다수의 리드들(30)을 각각 포함할 수 있다. 따라서, 리드들(30)은 다른 집적 회로 칩들(22)과 겹쳐지지 않는다. 다음에서 더 상세히 설명되는 바와 같이, 리드들(30)은 본딩 패드들(18)에 전기적으로 접속되고 외부 부품으로의 접속을 위해 밀봉제로부터 연장될 수 있다.
한 실시예에서, 리드들(30)은 이중 레벨 구성을 가질 수 있다. 이러한 구성에서, 도 1b에 도시된 바와 같이, 리드들(30)의 상부 세트는 리드들(30)의 하부 세트 상에 배치될 수 있다. 따라서, 이중 레벨 구성은 집적 회로 칩(22)을 위한 보다 많은 수의 리드들(30)을 제공한다. 리드 프레임들(28)은 하나 이상의 리드(30)를 접속시키는 연장 스트립(elogated sprip)(도시 생략)도 포함할 수 있다. 이 스트립은 접지 또는 전원 전압 도선으로서 사용될 수 있다. 본 발명의 범위 내에서 다른 리드 프레임(28) 구성이 사용될 수 있다는 것이 이해될 것이다.
리드들(30)은 외부 장치로의 접속을 위한 단부(34)를 각각 구비한다. 한 실시예에서, 도 1b에 도시된 바와 같이, 단부들(34)은 실질적으로 한 평면에 위치되고 집적 회로 칩(22)의 주변부(32)로 연장할 수 있다. 본 실시예에서, 리드 프레임들(28)은 패터닝된 웨이퍼(10)를 개개의 집적 회로 칩들(22)로 절단하는 데 사용되는 포스트 패키징(post packaging) 절단 공정에 의해 리드 프레임 박판(26)으로부터 절단될 수 있다.
도 1b에 도시된 바와 같이, 각각의 단부(34)는 집적 회로 칩(22)에 실질적으로 평행일 수 있다. 한 실시예에서, 단부(34)는 팔라듐(palladium)을 포함할 수 있다. 팔라듐 전치 도금(pre-plating)은 단부(34)가 인쇄된 회로 보드등에 더 쉽게 납땜될 수 있게 한다. 본 발명의 범위 내에서 단부(34)는 다른 도금 또는 전치 도금없이 사용될 수 있다는 것이 이해될 것이다. 예를 들면, 단부(34)는 땜납으로 전치 도금될 수 있다.
리드 프레임들(28)은 대향 집적 회로 칩(22)에 각각 설치될 수 있다. 한 실시예에서, 접착 테이프(40)가 리드 프레임들(28)을 대향 집적 회로 칩(22)에 설치하는 데 사용될 수 있다. 바람직하게, 접착 테이프(40)는 전기적인 단락을 방지하는 비도전성 재료이다. 접착 테이프(40)는 폴리이미드층(24)과 리드 프레임(28)의 리드들(30)에 접착되기 위해 양 측면 모두 접착성을 가질 수 있다. 접착 테이프(40)는 다양한 방법 및 두께로 리드 프레임(28)에 부착될 수 있다. 이러한 방법들은 널리 공지되어 있으므로 더 상세히 설명하지는 않는다.
부가적으로, 리드들(30)의 상부 세트는 접착 테이프(40)에 의해 리드들(30)의 하부 세트에 설치될 수 있다. 리드들(30)을 설치하기 위한 접착 테이프(40)의 사용이 논의되었지만, 리드 프레임들(28)은 다른 방법으로도 대향 집적 회로 칩(22)에 설치될 수 있다는 것이 이해될 것이다. 유사하게, 상부 리드들도 다른 방법으로 하부 리드들에 설치될 수 있다. 예를 들면, 리드들(30) 및/또는 리드 프레임(28)은 에폭시등에 의해 기계적으로 결합될 수 있다.
도 1c를 참조하면, 커넥터(42)는 리드들을 대향 집적 회로 칩(22)의 본딩 패드들(18)에 전기적으로 접속시킬 수 있다. 한 실시예에서, 커넥터(42)는 리드(30)와 본딩 패드(18)에 본딩된 와이어를 각각 포함할 수 있다. 본 실시예에서, 와이어는 선정된 얇고, 내구성 있는 도전성 금속일 수 있다. 특정한 실시예에서, 와이어는 약 1.0 - 1.2 밀(mil)의 직경을 갖는 금 와이어일 수 있다. 와이어는 리드들(30)과 본딩 패드들(18)에 본딩된 웨지(wedge)나 볼(ball)일 수 있다. 한 실시예에서, 와이어 본딩 공정은 낮은 루핑 프로파일(looping profile)이 발생하는 사다리꼴 루핑을 사용할 수 있다. 커넥터(42)는 본 발명의 범위 내에서 다른 와이어일 수 있다는 것이 이해될 것이다. 예를 들면, 커넥터(42)는 땜납, 또는 금 볼, 또는 다른 와이어 및 볼일 수 있다.
도 1d를 참조하면, 집적 회로 칩(22), 커넥터(42), 및 리드 프레임들(28)의 최소한 일부는 밀봉될 수 있다. 밀봉제(44)는 회로 소자에 피해를 줄 수 있는 환경적인 요인들로부터 집적 회로 칩들(22)을 보호한다. 밀봉제(44)는 또한 전체 조립품을 기계적으로 견고하고 내구성 있게 한다. 각각의 밀봉된 집적 회로, 커넥터, 및 대향 리드 프레임은 분리된 집적 회로 패키지(50)를 형성할 수 있다.
한 실시예에서, 밀봉제(44)는 집적 회로들(14), 커넥터들(42), 및 리드 프레임들(28)을 포함하는 웨이퍼(10)측에만 도포될 수 있다. 밀봉제(44)는 주사기에 의해 액체로 도포될 수 있다. 본 실시예에서, 액체는 초기에 낮은 점도를 가지며 빠르게 응고된다. 밀봉제(44)는 본 발명의 범위 내에서 다른 방법으로 도포될 수 있다는 것이 이해될 것이다. 예를 들면, 밀봉제(44)는 종래의 전사 몰딩 또는 3P 몰딩 기술을 사용하여 웨이퍼(10) 등과 동일한 크기의 주형(molding cavity)에 도포될 수 있다. 웨이퍼(10)의 양 면이 본 발명의 범위 내에서 밀봉될 수 있다는 것도 이해될 것이다.
도 1d에 도시된 바와 같이, 각각의 리드(30)의 남아있는 부분은 밀봉 후에 노출된 상태를 유지한다. 리드들(30)의 노출된 부분은 집적 회로 칩(22)에 인쇄된 회로 보드등과 같은 외부 부품으로의 접속을 제공한다. 한 실시예에서, 리드들(30)의 노출된 부분은 단부(34)일 수 있다. 상술한 바와 같이, 단부(34)는 팔라듐으로 전치 도금되어 인쇄된 회로 보드등에 더 쉽게 납땜될 수 있다.
단부(34)는 웨이퍼(10)에 도포된 밀봉제(44)의 부피를 조절함으로써 노출된 상태로 남겨진다. 도 1d의 실시예에서, 밀봉제(44)의 부피는 단부(34)들의 하부측(46)까지 채우는 데 필요한 양일 수 있다. 본 실시예에서, 단부들(34)은 집적 회로 칩(22)에 실질적으로 평행하여 밀봉제(44)가 단부들(34)의 외부측(46)을 덮지 않으면서 단부들(34)의 하부측(46)까지 채우는 것을 가능하게 할 수 있다. 실질적으로 평행인 단부들(34)은 또한 패키징된 칩이 인쇄된 회로 보드등에 대해 평탄하게 배치되도록 한다.
도 1e를 참조하면, 밀봉된 웨이퍼는 개개의 집적 회로 패캐지들(50)을 서로 분리하도록 절단될 수 있다. 본 발명에 따라서, 집적 회로 패키지들(50)이 완성되어 테스팅, 스텐실링(stenciling), 및 소비자에게 수송할 준비를 할 수 있다. 그러나, 원한다면, 집적 회로 패키지들(50)의 단부(52)는 먼저 밀봉될 수 있다. 따라서, 본 발명은 웨이퍼 레벨로 집적 회로를 패키징하는 방법을 제공한다. 웨이퍼 레벨 패키징은 웨이퍼 제조 공정과 연속해서 수행되어 패키징 공정을 능률화하고 단축시킬 수 있다.
도 1e에 도시된 바와 같이, 각각의 집적 회로 패키지(50)는 칩 크기의 패키지일 수 있다. 따라서, 리드 프레임(28), 커넥터들(42), 또는 밀봉제(44)중 어느 것도 집적 회로 칩(22)의 주변부(32)를 넘어서 연장하지 않는다. 그 결과, 패키지 부피는 소형화되어 이러한 칩은 극히 작은 칩들을 필요로 하는 장치들에 사용될 수 있다.
본 발명이 여러 실시예들과 함께 설명되었지만, 다양한 변화 및 수정이 본 기술 분야에 숙련된 자에게 제안될 수 있다. 본 발명은 첨부된 특허 청구의 범위에 속하는 변화 및 수정을 포함하는 것을 의도로 한다.
본 발명의 중요한 기술적인 장점은 집적 회로를 위한 칩 크기의 패키지를 제공하는 것을 포함한다. 특히, 리드 프레임, 커넥터, 및 밀봉제는 대향 집적 회로 칩의 주변부를 넘어서 연장하지 않는다. 따르서, 패키지 부피는 최소화되고 이러한 칩은 매우 작은 칩을 필요로 하는 장치에 사용될 수 있다.
본 발명의 다른 기술적인 장점은 웨이퍼 레벨로 집적 회로 칩을 패키징하는 방법을 제공하는 것을 포함한다. 특히, 집적 회로 칩은 웨이퍼의 일부인 상태로 동시에 패키징될 수 있다. 따라서, 패키징 공정은 웨이퍼 제조 공정과 연속해서 수행될 수 있다. 이는 조립과 패키징 공정을 능률화하고 단축시킬 수 있다.

Claims (20)

  1. 집적 회로를 포함하는 집적 회로 칩;
    상기 집적 회로 칩에 대향 배치되고, 커넥터(connector)에 의해 상기 집적 회로에 전기적으로 접속되며 상기 집적 회로의 주변부 내에 배치된 최소한 하나의 리드를 포함하는 리드 프레임;
    상기 집적 회로, 상기 커넥터, 및 상기 리드 프레임의 일부를 덮는 밀봉제(encapsulant); 및
    상기 밀봉제로부터 노출된 상기 리드 프레임의 잔여부
    를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  2. 제1항에 있어서, 상기 리드 프레임은 커넥터에 의해 상기 집적 회로에 각각 전기적으로 접속되며 상기 집적 회로 칩의 주변부 내에 각각 배치된 복수의 리드를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  3. 제1항에 있어서, 상기 리드의 단부는 상기 집적 회로 칩과 실질적으로 평행한 것을 특징으로 하는 집적 회로 패키지.
  4. 제1항에 있어서, 상기 커넥터는 상기 리드와 상기 집적 회로에 본딩된 와이어인 것을 특징으로 하는 집적 회로 패키지.
  5. 제1항에 있어서, 상기 집적 회로에 전기적으로 접속되고, 상기 집적 회로의 중심선에 근접하게 배치된 본딩 패드(bonding pad)를 더 포함하며, 상기 커넥터는 상기 리드와 상기 본딩 패드에 본딩된 와이어인 것을 특징으로 하는 집적 회로 패키지.
  6. 제1항에 있어서, 상기 리드는 팔라듐(palladium)으로 도금된 것을 특징으로 하는 집적 회로 패키지.
  7. 집적 회로를 각각 포함하는 복수의 집적 회로 칩을 포함하는 웨이퍼;
    상기 집적 회로 칩들에 대향 배치되며, 커넥터에 의해 대향 집적 회로에 전기적으로 접속되고, 상기 대향 집적 회로의 주변부 내에 배치된 리드를 각각 포함하는 리드 프레임들의 박판(sheet of lead frames);
    상기 집적 회로들, 상기 커넥터들, 및 각각의 상기 리드 프레임의 일부를 덮는 밀봉제; 및
    상기 밀봉제로부터 노출된 각각의 상기 리드 프레임의 잔여부;
    를 포함하는 것을 특징으로 하는 패키징된 웨이퍼.
  8. 제7항에 있어서, 상기 리드 프레임들의 박판은 단일 재료 박판인 것을 특징으로 하는 패키징된 웨이퍼.
  9. 제7항에 있어서, 상기 리드 프레임들 각각은, 커넥터에 의해 상기 대향 집적 회로에 전기적으로 각각 접속되고, 상기 대향 집적 회로의 상기 주변부 내에 각각 배치된 복수의 리드를 더 포함하는 것을 특징으로 하는 패키징된 웨이퍼.
  10. 제7항에 있어서, 상기 각각의 리드의 단부는 상기 대향 집적 회로 칩과 실질적으로 평행한 것을 특징으로 하는 패키징된 웨이퍼.
  11. 제7항에 있어서, 각각의 상기 커넥터는 상기 리드와 상기 대향 집적 회로에 본딩된 와이어인 것을 특징으로 하는 패키징된 웨이퍼.
  12. 제7항에 있어서, 상기 집적 회로들 각각에 전기적으로 접속되고, 상기 집적 회로의 중심선에 근접하게 배치된 본딩 패드(bonding pad)를 더 포함하며, 상기 커넥터는 상기 리드와 상기 본딩 패드에 본딩된 와이어인 것을 특징으로 하는 패키징된 웨이퍼.
  13. 제7항에 있어서, 상기 리드는 팔라듐으로 도금된 것을 특징으로 하는 패키징된 웨이퍼.
  14. 대향 집적 회로 칩의 주변부 내의 리드를 각각 포함하는 리드 프레임들의 박판을 집적 회로를 각각 포함하는 복수의 집적 회로 칩에 대향 배치하는 단계;
    각각의 상기 리드 프레임의 리드를 상기 대향 집적 회로 칩에 전기적으로 접속시키는 단계; 및
    각각의 밀봉된 집적 회로와 대향 리드 프레임이 개별 집적 회로 패키지를 형성하도록 상기 집적 회로들과 각각의 상기 리드 프레임의 일부를 밀봉하는 단계
    를 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  15. 제14항에 있어서, 상기 리드 프레임들의 박판은 단일 재료 박판인 것을 특징으로 하는 집적 회로 패키징 방법.
  16. 제14항에 있어서, 상기 대향 집적 회로에 상기 리드를 전기적으로 접속시키는 단계는 상기 리드와, 상기 대향 집적 회로의 본딩 패드에 와이어를 본딩하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  17. 제14항에 있어서, 상기 집적 회로 패키지들을 서로 분리시키는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  18. 제14항에 있어서, 상기 대향 집적 회로에 각각의 상기 리드 프레임을 실장하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  19. 제14항에 있어서, 상기 집적 회로 칩 상에 폴리이미드(polyimide)층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  20. 제14항에 있어서, 상기 리드를 팔라듐으로 도금하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
KR1019970061369A 1996-11-21 1997-11-20 웨이퍼 레벨 패키징 KR19980042617A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3146496P 1996-11-21 1996-11-21
US60/031,464 1996-11-21

Publications (1)

Publication Number Publication Date
KR19980042617A true KR19980042617A (ko) 1998-08-17

Family

ID=21859599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970061369A KR19980042617A (ko) 1996-11-21 1997-11-20 웨이퍼 레벨 패키징

Country Status (5)

Country Link
EP (1) EP0844665A3 (ko)
JP (1) JPH10163405A (ko)
KR (1) KR19980042617A (ko)
SG (1) SG74604A1 (ko)
TW (1) TW386272B (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000124350A (ja) * 1998-10-16 2000-04-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE19856833A1 (de) * 1998-12-09 2000-06-21 Siemens Ag Verfahren zur Herstellung eines integrierten Schaltkreises
KR20010004529A (ko) 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6521485B2 (en) 2001-01-17 2003-02-18 Walsin Advanced Electronics Ltd Method for manufacturing wafer level chip size package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
KR0179920B1 (ko) * 1996-05-17 1999-03-20 문정환 칩 사이즈 패키지의 제조방법

Also Published As

Publication number Publication date
EP0844665A2 (en) 1998-05-27
JPH10163405A (ja) 1998-06-19
EP0844665A3 (en) 1999-10-27
TW386272B (en) 2000-04-01
SG74604A1 (en) 2000-08-22

Similar Documents

Publication Publication Date Title
KR19980042617A (ko) 웨이퍼 레벨 패키징
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
US6198165B1 (en) Semiconductor device
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6537856B2 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
US6828661B2 (en) Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US6407333B1 (en) Wafer level packaging
KR100212607B1 (ko) 반도체 칩 팩키지
US20020031867A1 (en) Semiconductor device and process of production of same
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
US7432601B2 (en) Semiconductor package and fabrication process thereof
JP2895022B2 (ja) チップスケールパッケージの製造方法
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
KR100614431B1 (ko) 개선된 수율의 반도체 패키지 디바이스를 제조하기 위한 구조 및 방법
JP4038021B2 (ja) 半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JPH022095A (ja) Ｉｃモジュールの製造方法及びｉｃモジュール用基材
JPH1074861A (ja) 半導体装置
JP2000269375A (ja) 半導体装置およびその製造方法
JPH06163632A (ja) 半導体装置
KR19980066450A (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JPH036051A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee