JP4022758B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4022758B2 JP4022758B2 JP2003094106A JP2003094106A JP4022758B2 JP 4022758 B2 JP4022758 B2 JP 4022758B2 JP 2003094106 A JP2003094106 A JP 2003094106A JP 2003094106 A JP2003094106 A JP 2003094106A JP 4022758 B2 JP4022758 B2 JP 4022758B2
- Authority
- JP
- Japan
- Prior art keywords
- heat radiating
- heat
- semiconductor element
- radiating plate
- plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の両面に放熱板を装着した半導体装置に関する。
【０００２】
【従来の技術】
近年、高耐圧、大電流に適した半導体チップ（半導体素子）が内蔵されたインバータパワーモジュールが、機器の小型化が図れるため多く使われている。この半導体素子として、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等がある。これら半導体素子は、使用時の発熱を効率よく放熱することが要求され、半導体素子の放熱性を向上させるために種々の提案がされている。ここで、半導体素子を挟むように第１、第２の放熱板を配置した状態で、それを樹脂モールドして封止する工程が一般に実施されるが、第１、第２の放熱板の各外側面は放熱面として樹脂が付かない露出面として、放熱効率を低下させないことが求められる。第２の放熱板は圧縮方向に型締めされるが、型締め力が不足すると第１、第２の放熱板の放熱面に樹脂が回り込んで付着しやすい（一種のバリ）ため、型締め力を高める必要がある。しかし、型締め力を大きくすると間にある半導体素子が損傷するおそれがあるため型締め力の増大には限界がある。
【０００３】
【特許文献１】
特開２００１−２６７４６９号公報
【特許文献２】
特開２００２−３２４８１６号公報
【０００４】
【発明が解決しようとする課題】
従来技術として、特許文献１には、半導体素子の両面に放熱板を設けて、成形型で樹脂封止の際、上側の放熱板の外周のみを加圧し変形させることにより、半導体素子へのダメージを抑え、かつ放熱板の露出面への樹脂の回り込みを防止する提案がされている。しかしながら、該公報技術では、複数の半導体素子を搭載した半導体装置の場合、素子と素子の間の部分の放熱板が成形時の樹脂圧力により膨らむ可能性があるためよくない。やはり放熱板全面を加圧することが本来的には望ましいといえる。
【０００５】
また、特許文献２には、放熱板の外面に絶縁シートを貼り付けた状態で樹脂モールドする提案がされている。しかしながら、該公報技術は、樹脂の回り込みを防止する手段としては有効であるが、使用時の放熱シートをこのシートで兼ねるようにしており、シートの絶縁性等を考慮すると信頼性に劣る面もありうる。
【０００６】
本発明は、上記した点を背景になされたもので、半導体素子を損傷することなく、成形時の放熱面への樹脂の回り込みを防止するための十分な加圧を可能とし、かつ信頼性も高められる半導体装置を提供することを課題とする。
【０００７】
【課題を解決するための手段及び発明の効果】
上記課題を解決するために本発明の半導体装置は、半導体素子の一側面に第１の放熱板が設けられ、半導体素子の他側面に第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、第１および第２の放熱板のそれぞれ前記半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止された半導体装置であって、第１の放熱板と第２の放熱板との間に、半導体素子に近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で第１および第２の放熱板間に両放熱板によって挟まれるように第１および第２の放熱板の間隔を維持するスペーサ部材が複数設けられ、そのスペーサ部材は、導体部と絶縁材料からなるスペーサ部とから形成されることを特徴とする。
【０００８】
上記構成により、成形時に放熱板の露出すべき放熱面を全面的に十分加圧でき、半導体素子にダメージを与えずに、放熱面への樹脂の回り込みを防止できる。
【０００９】
具体的には、スペーサ部材は、第１および第２の放熱板の接近方向に作用する圧縮荷重に対抗する受圧構造部とされ、一端部が第１の放熱板に、他端部が第２の放熱板に当接または係合しており、型締め力を受け止め両放熱板間の間隔を保持して半導体素子の損傷を防ぐことができる。
【００１０】
また、本発明は、第１の放熱板の同一平面上に複数の半導体素子が設けられ、これら半導体素子の第１の放熱板に面した側と反対側に、第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、第１および第２の放熱板のそれぞれ半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止される半導体装置であって、
第１および第２の放熱板の間に、複数の半導体素子のそれぞれに近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で第１および第２の放熱板間に両放熱板によって挟まれるように第１および第２の放熱板の間隔を維持するスペーサ部材が複数設けられ、そのスペーサ部材は、導体部と絶縁材料からなるスペーサ部とから形成されることを特徴とする。
【００１１】
上記構成により、複数の半導体素子を搭載した半導体装置の場合に、放熱面の全面加圧が可能で素子と素子の間の部分においても放熱板が成形時の樹脂圧力により膨らむことがなく、放熱板の平行性は保たれ、かつ樹脂の放熱面への回り込みを防ぐことができる。
【００１２】
具体的には、スペーサ部材は、電気的な絶縁材料からなり、円柱状と角柱状と球状と直方体状とのうちのいずれかをなすスペーサ部材であり、第１および第２の放熱板間に両放熱板によって挟まれるように複数設けられることを特徴とし、複数のスペーサで間隔が保持され、半導体素子が損傷することがなく、かつ十分な加圧が可能で放熱面への樹脂の回り込みを防ぐことができ、信頼性を高めることができる。また、このスペーサ部材は、半導体素子と両放熱板をはんだ等で接合する際の治具も兼ねることができ有用である。
【００１３】
また、具体的には、スペーサ部材は、導体部と絶縁材料からなるスペーサ部とを含んで形成され、第１および第２の放熱板間に両放熱板によって挟まれるように複数設けられることを特徴とし、このように導体部とスペーサ部とで構成した場合も十分な加圧が可能で半導体素子を損傷することなく、樹脂の回り込みを防止できる。スペーサ部材は種々の構成を選択できる。
【００１４】
さらに、具体的には、導体部は、第１および第２の放熱板の少なくとも一方に他方と面する側に一体形成した突出部として形成され、この突出部と他方の放熱板との間に絶縁材料からなるスペーサ部が設けられることを特徴とし、放熱板をプレス加工することで導体部を比較的簡単に作ることが可能である。
【００１５】
また、具体的には、スペーサ部材は、成形金型で樹脂モールドする前に、半導体素子の周りを一次的に封止する一次樹脂とすることにより、このように樹脂で行うことも可能である。
【００１６】
さらに、本発明は、第１および第２の放熱板の少なくとも１つの放熱板の放熱面の外周部に、成形型で加圧時に変形する突起部をその外周部に沿って設けることを特徴とし、この放熱面の突起部が成形時の加圧によりつぶれ、これを樹脂の進入を防ぐ壁として機能させることにより樹脂の回り込み防止効果をさらに増すことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態につき図面に示す実施例を参照して説明する。図１は、本発明の一実施例である半導体装置の縦断面図である。半導体装置１は、矩形状（または方形状）の第１の半導体素子（例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ））２と、この第１の半導体素子２と適間隔を置いて同じ平面上に並べて設けられる第１の半導体素子２とは異なる第２の半導体素子（例えば、ＦＷＤ（フリーホイールダイオード）３と、これら第１および第２の半導体素子２、３の一側面側に、接合材料としてはんだ４で接合された第１の放熱板としての下側放熱板５と、これら第１および第２の半導体素子２、３の他側面側に、半導体素子２より小さい矩形状をなし、はんだ４で接合された第１の電極ブロック６と、半導体素子３より小さい矩形状をなし、はんだ４で接合された第２の電極ブロック７と、これら第１および第２の電極ブロック６、７の半導体素子２および半導体素子３の接合面とは反対面側に、はんだ４で接合された第２の放熱板としての上側放熱板８とを含み構成される。
【００１８】
第１の放熱板としての下側放熱板５、第２の放熱板としての上側放熱板８および電極ブロック６、電極ブロック７は、銅、アルミニウム等の熱伝導性のよい材料で形成されている。下側放熱板５および上側放熱板８は、方形または矩形板状に形成されている。
【００１９】
下側放熱板５および上側放熱板８の間に、半導体素子２および半導体素子３のそれぞれに近接して外側に（干渉しない部位に）位置して、円柱状のスペーサ（スペーサ部材）９が複数（本実施例では、半導体素子２および半導体素子３の間と外側に配置され（図３も参照）、各素子の４隅に位置するように６個）設けている。下側放熱板５と上側放熱板８とにはそれぞれスペーサ９の位置決めおよび嵌合用の穴（凹所）１０と１１が複数設けられている。
【００２０】
この例のスペーサ９は円柱状（角柱状でもよい）の本体９ａとその両端から同軸状にかつ小径に突出した係合部９ｂとを備え、本体９ａと各嵌合部９ｂとの境界からの軸方向に直角な肩面９ｃとされ、このようなピン状のスペーサ９の両端の嵌合部９ｂが下側および上側放熱板５、８の穴１０、１１（ピン穴）に嵌まり、各肩面９ｃがそれら放熱板５、８の内側対向面に当接またはごく近接してこのスペーサ９は位置決めされるとともに、両放熱板５、８間の圧縮荷重を受け止めるようになっている。つまり、これらのスペーサ９は一種の突張り棒として機能するとも言うことができる。
【００２１】
図２は、図１の側面図である。半導体素子２の電極（図示せず）は、外部の信号端子用リード１２と、金あるいはアルミニウム等のボンディングワイヤ１３で接続されている。電極ブロック６は、半導体素子２と上側放熱板８との間の間隔を保持する働きをして、ボンディングワイヤ１３の部分の形態は保持される。図２を除き、信号端子用リード１２およびボンディングワイヤ１３は省略してある。
【００２２】
図３は、図１におけるスペーサ９の配置を示す説明図である。半導体素子２、半導体素子３の間を含み各素子の４隅に位置するように配置している。スペーサ９は、半導体素子２、および半導体素子３のできるだけ近傍で、かつできるだけ全周を均等にカバーすることが好ましい。スペーサ９は、材料として、セラミック等の絶縁材料を用いることができる。スペーサ９が第１、第２の放熱板５、８によって挟まれる結果となっても、そのスペーサ９によって両放熱板５、８の導通（短絡）を防ぐことが求められるため、スペーサ９（広くスペーサ部材）は、電気的な絶縁性を維持することが求められる。ただし、スペーサ９の全体がすべて絶縁材料で形成されていなくても、例えば肉部のコア材が金属棒（非絶縁材料）で、それが絶縁材料としての例えばセラミックや樹脂で包み込まれて、または外側が被覆されたものでもよいし、セラミック板の少なくとも片側に金属板を貼りつけたものでもよい。
【００２３】
半導体装置１は、半導体素子２、半導体素子３と下側放熱板５および電極ブロック６、電極ブロック７とのはんだ接合、信号端子用リード１２との結線、上側放熱板８とのはんだ接合がなされ、その後、熱硬化性の樹脂２０、例えばエポキシ樹脂でモールドすることにより封止される。
【００２４】
次に、図１に示す半導体装置１の製造方法について説明する。下側放熱板５の上にそれぞれはんだ箔を介して半導体素子２と半導体素子３とを載せ、さらに、半導体素子２の上にはんだ箔を介在して電極ブロック６を載せ、かつ半導体素子３の上にはんだ箔を介して電極ブロック７を載せる。加熱装置によって所定の温度ではんだ箔を溶融させ、その後硬化させることにより、半導体素子２、半導体素子３と下側放熱板５および電極ブロック６、電極ブロック７とのはんだ付けを行い、これらがはんだ４で接合される。
【００２５】
次に、信号用電極９と半導体素子２の電極とがワイヤボンディングにより結線される。そして、電極ブロック６と電極ブロック７の上にそれぞれはんだ箔を介在して上側放熱板８を載せる。この際に複数のスペーサ９を下側および上側放熱板５、８間に立て、各スペーサ９の両端の嵌合部９ｂを両放熱板５、８の穴１０、１１に嵌合して、複数のスペーサ９が両放熱板５、８に挟まれた状態とし、これらのスペーサ９を両放熱板５、８に加えられる型締めの際の圧縮荷重に対する抵抗体として機能させる。上側放熱板８は下側放熱板５と平行に配置する。スペーサ９は、平行に位置を合わせるための治具を兼ねる。電極ブロック６，７と上側放熱板８との間のはんだ箔を加熱、溶融させ、その後硬化させて、電極ブロック６、電極ブロック７と上側放熱板８とがそれぞれはんだ４によってはんだ付け（接合）される。
【００２６】
この後、半導体装置１をモールド金型（図示せず）にセットし、熱硬化性樹脂（例えば、エポキシ樹脂）を注入し硬化する。このとき、下側放熱板５の外面（露出した放熱面１４側）および上側放熱板８の外面（露出した放熱面１５側）から金型で加圧される。全面的に加圧されるが、スペーサ９がその型締め力（圧縮荷重）を受け、電極ブロック６，７への負荷をなくすかまたは減ずることにより、半導体素子２および半導体素子３へはダメージを与えずに、放熱面１４および放熱面１５への樹脂の回りこみを防ぎ、半導体装置１は樹脂２０で封止される。これにより、外部からの機械的および環境ストレスから半導体素子２および半導体素子３が保護される。下側放熱板５の下面と上側放熱板８の上面は、樹脂が回り込まないようにして露出した放熱面１４および放熱面１５となり、半導体素子２および半導体素子３の使用時の発熱を効率よく放熱できる。このように、全面加圧しても複数のスペーサ９で間隔が保持され（型締め力が受けられ）、半導体素子２、３が損傷することがなく、かつ十分な加圧が可能で放熱面１４、１５への樹脂の回り込みを防ぐことができ、装置の信頼性を高めることができる。また、このスペーサ９は、半導体素子２、３と両放熱板５、８をはんだ等で接合する際の治具も兼ねることができ有用である。
【００２７】
なお、スペーサ９は、円柱状としているが、前述のように角柱状としてもよい。その他、スペーサ９は種々の形態が挙げられる。図４は、図１におけるスペーサ９の他の実施例を示す要部断面図である。この例のスペーサ１９は、球状に形成されている。下側放熱板５および上側放熱板８のそれぞれ対応する部位に位置決め用の球面状の凹部２１，２２が形成され、スペーサ１９はそれら凹部に一部が嵌まった状態で両放熱板５，８間で位置決めされ、かつそれら放熱板５、８の間に介在して圧縮荷重（型締め力）を受け止める。このスペーサ１９はセラミック等の絶縁材料を材料として形成され、複数設けられる。このように球状等の点状のスペーサ部材でも前述と同様の効果が得られる。
【００２８】
さらに、図５は、図１におけるスペーサ９の他の実施例を示す説明図である。この例のスペーサ２９は、横長のブロック状、例えば直方体状とし、セラミック等の絶縁材料からなり複数（この実施例では半導体素子２、３の間と各外側に位置するように３個）設けられる。このようにブロック状のスペーサ部材でも、型締めの際に十分な加圧が可能で、半導体素子２、３を損傷することなく、樹脂の回り込みを防止できる。なお、スペーサ１９は、横長の棒状タイプのスペーサとも言え、横長棒状とする場合も、角柱状の棒材（軸状部材）あるいは横長の円柱状の棒材（軸状部材）としてもよい。上述のブロック状ないし棒状のスペーサを用いる場合でも、位置決めのための、それらスペーサが嵌まる凹部を両放熱板５、８の対向内面に形成することが望ましい。ただし、そのような凹部を形成することなく、スペーサと放熱板５、８とを接着剤等で仮止めしてもよいし、スペーサを一時的に保持する治具を用いることにより、そうした仮止めを省略することができる。
【００２９】
また、図６は、図１におけるスペーサ部材のさらに変形例を示す要部断面図である。この例でのスペーサ部材２７は、スペーサ部３９と導体部２６とを含んで構成される。なお、スペーサ部３９のみをスペーサ部材と把握する場合は、スペーサ部３９と導体部２６との全体を、双方の放熱板５、８の間隔を保持する（圧縮荷重を受けとめる）間隔保持部材とみることができる。なお、ここでは狭義のスペーサ部３９とこれと協働してスペーサ機能を果たす導体部２６とを併せて広義のスペーサ部材（分割タイプのもの）として説明する。つまりスペーサ部材は一体の必要はなく、複数が積み上げられる等、組立てられたものでもよい。スペーサ部３９は、セラミック等の絶縁材料を材料として、下側放熱面５および導体部２６とにはんだ等接合材料で接合される。導体部２６は、銅等の熱伝導性のよい材料からなり、上側放熱板８にはんだ等接合材料で接合される。このように、絶縁材料からなるスペーサ部３９と導体部２６とを含む複合的なスペーサ部材２７が複数設けられ、型締め時の圧縮力を受け止める。この複合的なスペーサ部材２７は全体としては絶縁性を有する。なお、スペーサ部３９を含んで間隔保持部材（ユニット）２７が複数組設けられるとも言える。
【００３０】
さらに、図７は、図６の変形例を示す要部断面図であり、中間にスペーサ部４９を設け、その上下に導体部３６を形成している。それぞれ材料は、図５に示す実施例と同じである。このようにスペーサ部４９とこれを両側から挟む導体部３６との複合的なスペーサ部材４６としてもよく、この場合でも全体として放熱板５、８間は絶縁されかつ型締めの際の圧縮力に対する抵抗となる。
【００３１】
また、図８は、図６の変形例を示す要部断面図である。上側放熱板８の下面側に突出して導体部５６がプレス加工で一体形成され、この導体部５６と下側放熱板５との間にスペーサ部６９が設けられる。上側放熱板８をプレス加工することで導体部５６を比較的簡単に作ることが可能であり、このように複合的スペーサ部材４８を形成しても上述と同様の効果が得られる。ここで、図６〜図８において、導体部を各放熱板５、８の一部とみればスペーサ部３９、４９、６９は、単純な単体のスペーサ部材とみることができる。
【００３２】
さらに、図９は、図１におけるスペーサ９の他の実施例を示す断面図である。成形金型で樹脂モールドする前に半導体素子２および半導体素子３の周りを一次樹脂、例えば、エポキシ樹脂によって、ポッティング法（注型法）等で一次的に封止しスペーサ部材７９を形成している。このように樹脂で行うことも可能である。
【００３３】
また、図１０は、本発明の他の実施例を示す縦断面図である。上側放熱板８の放熱面１５の外周部の板面から突出する、つぶししろ（環状突起ともいう）１８を設けている。図１１は、上面からみた説明図である。環状突起１８は、放熱板８の外周に沿って環状に、この例では長方形状に連なって突出形成される。この環状突起１８は、成形型での加圧時に塑性変形してつぶされた形となり、放熱面１５上に樹脂の遮蔽壁となって、樹脂の回りこみを防止する。上側放熱板８をこのように形成することにより、つぶししろ１８が壁となり樹脂の回り込み防止効果をさらに増すことができる。ここで、放熱板８の外周部板面に沿って環状に樹脂遮蔽壁を予め突出して形成しておき、型締め時に金型がその樹脂遮蔽壁（つぶされることを予定しない剛体壁）に当接して樹脂の回り込みを防ぐことが考えられる。ただし、型締め時の加工で環状突起が塑性変形（つぶされる）することにより金型と環状突起との密着性が単に当接する場合と比べて著しく高まるので、最初からつぶされることを予定した環状突起の方が好ましいと言える。この環状突起１８を形成するには放熱板８をプレス加工等で外周部に沿って環状に打刻し、その打刻（刻印加工）により移動、***した肉部を環状突起（つぶししろ）とする等適宜の手法を採用できる。
【００３４】
なお、下側放熱板５に押さえ部１９を設け、成形時に金型で下側放熱板５を加圧することができるようにしている。これは型締めのとき下側放熱板５を十分に加圧することを可能にする意義がある。この下側放熱板５の放熱面１４側に同じようにつぶししろ（環状突起１８）を設けてもよい。同様に加圧時に塑性変形してつぶされ、樹脂の遮蔽壁となり放熱面１４への樹脂の回りこみを防止できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例を示す縦断面図。
【図２】図１の側面図。
【図３】図１におけるスペーサの配置を示す説明図。
【図４】本発明に係るスペーサの他の実施例を示す要部断面図。
【図５】本発明に係るスペーサの他の実施例を示す説明図。
【図６】本発明に係るスペーサの変形例を示す要部断面図。
【図７】本発明に係るスペーサの他の変形例を示す要部断面図。
【図８】本発明に係るスペーサの変形例を示す要部断面図。
【図９】本発明に係るスペーサの他の実施例を示す断面図。
【図１０】本発明の他の実施例を示す縦断面図。
【図１１】図１０に示したつぶししろ（環状突起）の説明図。
【符号の説明】
１ 半導体装置
２ 半導体素子
３ 半導体素子
４ はんだ
５ 下側放熱板
６ 電極ブロック
７ 電極ブロック
８ 上側放熱板
９,１９,２７,２９,４６,４８,７９ スペーサ（スペーサ部材）
１４ 放熱面（下側放熱板）
１５ 放熱面（上側放熱板）
１８ つぶししろ（環状突起）
２０ 樹脂
２６,３６,５６ 導体部
３９,４９,６９ スペーサ部
【発明の属する技術分野】
本発明は、半導体素子の両面に放熱板を装着した半導体装置に関する。
【０００２】
【従来の技術】
近年、高耐圧、大電流に適した半導体チップ（半導体素子）が内蔵されたインバータパワーモジュールが、機器の小型化が図れるため多く使われている。この半導体素子として、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等がある。これら半導体素子は、使用時の発熱を効率よく放熱することが要求され、半導体素子の放熱性を向上させるために種々の提案がされている。ここで、半導体素子を挟むように第１、第２の放熱板を配置した状態で、それを樹脂モールドして封止する工程が一般に実施されるが、第１、第２の放熱板の各外側面は放熱面として樹脂が付かない露出面として、放熱効率を低下させないことが求められる。第２の放熱板は圧縮方向に型締めされるが、型締め力が不足すると第１、第２の放熱板の放熱面に樹脂が回り込んで付着しやすい（一種のバリ）ため、型締め力を高める必要がある。しかし、型締め力を大きくすると間にある半導体素子が損傷するおそれがあるため型締め力の増大には限界がある。
【０００３】
【特許文献１】
特開２００１−２６７４６９号公報
【特許文献２】
特開２００２−３２４８１６号公報
【０００４】
【発明が解決しようとする課題】
従来技術として、特許文献１には、半導体素子の両面に放熱板を設けて、成形型で樹脂封止の際、上側の放熱板の外周のみを加圧し変形させることにより、半導体素子へのダメージを抑え、かつ放熱板の露出面への樹脂の回り込みを防止する提案がされている。しかしながら、該公報技術では、複数の半導体素子を搭載した半導体装置の場合、素子と素子の間の部分の放熱板が成形時の樹脂圧力により膨らむ可能性があるためよくない。やはり放熱板全面を加圧することが本来的には望ましいといえる。
【０００５】
また、特許文献２には、放熱板の外面に絶縁シートを貼り付けた状態で樹脂モールドする提案がされている。しかしながら、該公報技術は、樹脂の回り込みを防止する手段としては有効であるが、使用時の放熱シートをこのシートで兼ねるようにしており、シートの絶縁性等を考慮すると信頼性に劣る面もありうる。
【０００６】
本発明は、上記した点を背景になされたもので、半導体素子を損傷することなく、成形時の放熱面への樹脂の回り込みを防止するための十分な加圧を可能とし、かつ信頼性も高められる半導体装置を提供することを課題とする。
【０００７】
【課題を解決するための手段及び発明の効果】
上記課題を解決するために本発明の半導体装置は、半導体素子の一側面に第１の放熱板が設けられ、半導体素子の他側面に第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、第１および第２の放熱板のそれぞれ前記半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止された半導体装置であって、第１の放熱板と第２の放熱板との間に、半導体素子に近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で第１および第２の放熱板間に両放熱板によって挟まれるように第１および第２の放熱板の間隔を維持するスペーサ部材が複数設けられ、そのスペーサ部材は、導体部と絶縁材料からなるスペーサ部とから形成されることを特徴とする。
【０００８】
上記構成により、成形時に放熱板の露出すべき放熱面を全面的に十分加圧でき、半導体素子にダメージを与えずに、放熱面への樹脂の回り込みを防止できる。
【０００９】
具体的には、スペーサ部材は、第１および第２の放熱板の接近方向に作用する圧縮荷重に対抗する受圧構造部とされ、一端部が第１の放熱板に、他端部が第２の放熱板に当接または係合しており、型締め力を受け止め両放熱板間の間隔を保持して半導体素子の損傷を防ぐことができる。
【００１０】
また、本発明は、第１の放熱板の同一平面上に複数の半導体素子が設けられ、これら半導体素子の第１の放熱板に面した側と反対側に、第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、第１および第２の放熱板のそれぞれ半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止される半導体装置であって、
第１および第２の放熱板の間に、複数の半導体素子のそれぞれに近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で第１および第２の放熱板間に両放熱板によって挟まれるように第１および第２の放熱板の間隔を維持するスペーサ部材が複数設けられ、そのスペーサ部材は、導体部と絶縁材料からなるスペーサ部とから形成されることを特徴とする。
【００１１】
上記構成により、複数の半導体素子を搭載した半導体装置の場合に、放熱面の全面加圧が可能で素子と素子の間の部分においても放熱板が成形時の樹脂圧力により膨らむことがなく、放熱板の平行性は保たれ、かつ樹脂の放熱面への回り込みを防ぐことができる。
【００１２】
具体的には、スペーサ部材は、電気的な絶縁材料からなり、円柱状と角柱状と球状と直方体状とのうちのいずれかをなすスペーサ部材であり、第１および第２の放熱板間に両放熱板によって挟まれるように複数設けられることを特徴とし、複数のスペーサで間隔が保持され、半導体素子が損傷することがなく、かつ十分な加圧が可能で放熱面への樹脂の回り込みを防ぐことができ、信頼性を高めることができる。また、このスペーサ部材は、半導体素子と両放熱板をはんだ等で接合する際の治具も兼ねることができ有用である。
【００１３】
また、具体的には、スペーサ部材は、導体部と絶縁材料からなるスペーサ部とを含んで形成され、第１および第２の放熱板間に両放熱板によって挟まれるように複数設けられることを特徴とし、このように導体部とスペーサ部とで構成した場合も十分な加圧が可能で半導体素子を損傷することなく、樹脂の回り込みを防止できる。スペーサ部材は種々の構成を選択できる。
【００１４】
さらに、具体的には、導体部は、第１および第２の放熱板の少なくとも一方に他方と面する側に一体形成した突出部として形成され、この突出部と他方の放熱板との間に絶縁材料からなるスペーサ部が設けられることを特徴とし、放熱板をプレス加工することで導体部を比較的簡単に作ることが可能である。
【００１５】
また、具体的には、スペーサ部材は、成形金型で樹脂モールドする前に、半導体素子の周りを一次的に封止する一次樹脂とすることにより、このように樹脂で行うことも可能である。
【００１６】
さらに、本発明は、第１および第２の放熱板の少なくとも１つの放熱板の放熱面の外周部に、成形型で加圧時に変形する突起部をその外周部に沿って設けることを特徴とし、この放熱面の突起部が成形時の加圧によりつぶれ、これを樹脂の進入を防ぐ壁として機能させることにより樹脂の回り込み防止効果をさらに増すことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態につき図面に示す実施例を参照して説明する。図１は、本発明の一実施例である半導体装置の縦断面図である。半導体装置１は、矩形状（または方形状）の第１の半導体素子（例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ））２と、この第１の半導体素子２と適間隔を置いて同じ平面上に並べて設けられる第１の半導体素子２とは異なる第２の半導体素子（例えば、ＦＷＤ（フリーホイールダイオード）３と、これら第１および第２の半導体素子２、３の一側面側に、接合材料としてはんだ４で接合された第１の放熱板としての下側放熱板５と、これら第１および第２の半導体素子２、３の他側面側に、半導体素子２より小さい矩形状をなし、はんだ４で接合された第１の電極ブロック６と、半導体素子３より小さい矩形状をなし、はんだ４で接合された第２の電極ブロック７と、これら第１および第２の電極ブロック６、７の半導体素子２および半導体素子３の接合面とは反対面側に、はんだ４で接合された第２の放熱板としての上側放熱板８とを含み構成される。
【００１８】
第１の放熱板としての下側放熱板５、第２の放熱板としての上側放熱板８および電極ブロック６、電極ブロック７は、銅、アルミニウム等の熱伝導性のよい材料で形成されている。下側放熱板５および上側放熱板８は、方形または矩形板状に形成されている。
【００１９】
下側放熱板５および上側放熱板８の間に、半導体素子２および半導体素子３のそれぞれに近接して外側に（干渉しない部位に）位置して、円柱状のスペーサ（スペーサ部材）９が複数（本実施例では、半導体素子２および半導体素子３の間と外側に配置され（図３も参照）、各素子の４隅に位置するように６個）設けている。下側放熱板５と上側放熱板８とにはそれぞれスペーサ９の位置決めおよび嵌合用の穴（凹所）１０と１１が複数設けられている。
【００２０】
この例のスペーサ９は円柱状（角柱状でもよい）の本体９ａとその両端から同軸状にかつ小径に突出した係合部９ｂとを備え、本体９ａと各嵌合部９ｂとの境界からの軸方向に直角な肩面９ｃとされ、このようなピン状のスペーサ９の両端の嵌合部９ｂが下側および上側放熱板５、８の穴１０、１１（ピン穴）に嵌まり、各肩面９ｃがそれら放熱板５、８の内側対向面に当接またはごく近接してこのスペーサ９は位置決めされるとともに、両放熱板５、８間の圧縮荷重を受け止めるようになっている。つまり、これらのスペーサ９は一種の突張り棒として機能するとも言うことができる。
【００２１】
図２は、図１の側面図である。半導体素子２の電極（図示せず）は、外部の信号端子用リード１２と、金あるいはアルミニウム等のボンディングワイヤ１３で接続されている。電極ブロック６は、半導体素子２と上側放熱板８との間の間隔を保持する働きをして、ボンディングワイヤ１３の部分の形態は保持される。図２を除き、信号端子用リード１２およびボンディングワイヤ１３は省略してある。
【００２２】
図３は、図１におけるスペーサ９の配置を示す説明図である。半導体素子２、半導体素子３の間を含み各素子の４隅に位置するように配置している。スペーサ９は、半導体素子２、および半導体素子３のできるだけ近傍で、かつできるだけ全周を均等にカバーすることが好ましい。スペーサ９は、材料として、セラミック等の絶縁材料を用いることができる。スペーサ９が第１、第２の放熱板５、８によって挟まれる結果となっても、そのスペーサ９によって両放熱板５、８の導通（短絡）を防ぐことが求められるため、スペーサ９（広くスペーサ部材）は、電気的な絶縁性を維持することが求められる。ただし、スペーサ９の全体がすべて絶縁材料で形成されていなくても、例えば肉部のコア材が金属棒（非絶縁材料）で、それが絶縁材料としての例えばセラミックや樹脂で包み込まれて、または外側が被覆されたものでもよいし、セラミック板の少なくとも片側に金属板を貼りつけたものでもよい。
【００２３】
半導体装置１は、半導体素子２、半導体素子３と下側放熱板５および電極ブロック６、電極ブロック７とのはんだ接合、信号端子用リード１２との結線、上側放熱板８とのはんだ接合がなされ、その後、熱硬化性の樹脂２０、例えばエポキシ樹脂でモールドすることにより封止される。
【００２４】
次に、図１に示す半導体装置１の製造方法について説明する。下側放熱板５の上にそれぞれはんだ箔を介して半導体素子２と半導体素子３とを載せ、さらに、半導体素子２の上にはんだ箔を介在して電極ブロック６を載せ、かつ半導体素子３の上にはんだ箔を介して電極ブロック７を載せる。加熱装置によって所定の温度ではんだ箔を溶融させ、その後硬化させることにより、半導体素子２、半導体素子３と下側放熱板５および電極ブロック６、電極ブロック７とのはんだ付けを行い、これらがはんだ４で接合される。
【００２５】
次に、信号用電極９と半導体素子２の電極とがワイヤボンディングにより結線される。そして、電極ブロック６と電極ブロック７の上にそれぞれはんだ箔を介在して上側放熱板８を載せる。この際に複数のスペーサ９を下側および上側放熱板５、８間に立て、各スペーサ９の両端の嵌合部９ｂを両放熱板５、８の穴１０、１１に嵌合して、複数のスペーサ９が両放熱板５、８に挟まれた状態とし、これらのスペーサ９を両放熱板５、８に加えられる型締めの際の圧縮荷重に対する抵抗体として機能させる。上側放熱板８は下側放熱板５と平行に配置する。スペーサ９は、平行に位置を合わせるための治具を兼ねる。電極ブロック６，７と上側放熱板８との間のはんだ箔を加熱、溶融させ、その後硬化させて、電極ブロック６、電極ブロック７と上側放熱板８とがそれぞれはんだ４によってはんだ付け（接合）される。
【００２６】
この後、半導体装置１をモールド金型（図示せず）にセットし、熱硬化性樹脂（例えば、エポキシ樹脂）を注入し硬化する。このとき、下側放熱板５の外面（露出した放熱面１４側）および上側放熱板８の外面（露出した放熱面１５側）から金型で加圧される。全面的に加圧されるが、スペーサ９がその型締め力（圧縮荷重）を受け、電極ブロック６，７への負荷をなくすかまたは減ずることにより、半導体素子２および半導体素子３へはダメージを与えずに、放熱面１４および放熱面１５への樹脂の回りこみを防ぎ、半導体装置１は樹脂２０で封止される。これにより、外部からの機械的および環境ストレスから半導体素子２および半導体素子３が保護される。下側放熱板５の下面と上側放熱板８の上面は、樹脂が回り込まないようにして露出した放熱面１４および放熱面１５となり、半導体素子２および半導体素子３の使用時の発熱を効率よく放熱できる。このように、全面加圧しても複数のスペーサ９で間隔が保持され（型締め力が受けられ）、半導体素子２、３が損傷することがなく、かつ十分な加圧が可能で放熱面１４、１５への樹脂の回り込みを防ぐことができ、装置の信頼性を高めることができる。また、このスペーサ９は、半導体素子２、３と両放熱板５、８をはんだ等で接合する際の治具も兼ねることができ有用である。
【００２７】
なお、スペーサ９は、円柱状としているが、前述のように角柱状としてもよい。その他、スペーサ９は種々の形態が挙げられる。図４は、図１におけるスペーサ９の他の実施例を示す要部断面図である。この例のスペーサ１９は、球状に形成されている。下側放熱板５および上側放熱板８のそれぞれ対応する部位に位置決め用の球面状の凹部２１，２２が形成され、スペーサ１９はそれら凹部に一部が嵌まった状態で両放熱板５，８間で位置決めされ、かつそれら放熱板５、８の間に介在して圧縮荷重（型締め力）を受け止める。このスペーサ１９はセラミック等の絶縁材料を材料として形成され、複数設けられる。このように球状等の点状のスペーサ部材でも前述と同様の効果が得られる。
【００２８】
さらに、図５は、図１におけるスペーサ９の他の実施例を示す説明図である。この例のスペーサ２９は、横長のブロック状、例えば直方体状とし、セラミック等の絶縁材料からなり複数（この実施例では半導体素子２、３の間と各外側に位置するように３個）設けられる。このようにブロック状のスペーサ部材でも、型締めの際に十分な加圧が可能で、半導体素子２、３を損傷することなく、樹脂の回り込みを防止できる。なお、スペーサ１９は、横長の棒状タイプのスペーサとも言え、横長棒状とする場合も、角柱状の棒材（軸状部材）あるいは横長の円柱状の棒材（軸状部材）としてもよい。上述のブロック状ないし棒状のスペーサを用いる場合でも、位置決めのための、それらスペーサが嵌まる凹部を両放熱板５、８の対向内面に形成することが望ましい。ただし、そのような凹部を形成することなく、スペーサと放熱板５、８とを接着剤等で仮止めしてもよいし、スペーサを一時的に保持する治具を用いることにより、そうした仮止めを省略することができる。
【００２９】
また、図６は、図１におけるスペーサ部材のさらに変形例を示す要部断面図である。この例でのスペーサ部材２７は、スペーサ部３９と導体部２６とを含んで構成される。なお、スペーサ部３９のみをスペーサ部材と把握する場合は、スペーサ部３９と導体部２６との全体を、双方の放熱板５、８の間隔を保持する（圧縮荷重を受けとめる）間隔保持部材とみることができる。なお、ここでは狭義のスペーサ部３９とこれと協働してスペーサ機能を果たす導体部２６とを併せて広義のスペーサ部材（分割タイプのもの）として説明する。つまりスペーサ部材は一体の必要はなく、複数が積み上げられる等、組立てられたものでもよい。スペーサ部３９は、セラミック等の絶縁材料を材料として、下側放熱面５および導体部２６とにはんだ等接合材料で接合される。導体部２６は、銅等の熱伝導性のよい材料からなり、上側放熱板８にはんだ等接合材料で接合される。このように、絶縁材料からなるスペーサ部３９と導体部２６とを含む複合的なスペーサ部材２７が複数設けられ、型締め時の圧縮力を受け止める。この複合的なスペーサ部材２７は全体としては絶縁性を有する。なお、スペーサ部３９を含んで間隔保持部材（ユニット）２７が複数組設けられるとも言える。
【００３０】
さらに、図７は、図６の変形例を示す要部断面図であり、中間にスペーサ部４９を設け、その上下に導体部３６を形成している。それぞれ材料は、図５に示す実施例と同じである。このようにスペーサ部４９とこれを両側から挟む導体部３６との複合的なスペーサ部材４６としてもよく、この場合でも全体として放熱板５、８間は絶縁されかつ型締めの際の圧縮力に対する抵抗となる。
【００３１】
また、図８は、図６の変形例を示す要部断面図である。上側放熱板８の下面側に突出して導体部５６がプレス加工で一体形成され、この導体部５６と下側放熱板５との間にスペーサ部６９が設けられる。上側放熱板８をプレス加工することで導体部５６を比較的簡単に作ることが可能であり、このように複合的スペーサ部材４８を形成しても上述と同様の効果が得られる。ここで、図６〜図８において、導体部を各放熱板５、８の一部とみればスペーサ部３９、４９、６９は、単純な単体のスペーサ部材とみることができる。
【００３２】
さらに、図９は、図１におけるスペーサ９の他の実施例を示す断面図である。成形金型で樹脂モールドする前に半導体素子２および半導体素子３の周りを一次樹脂、例えば、エポキシ樹脂によって、ポッティング法（注型法）等で一次的に封止しスペーサ部材７９を形成している。このように樹脂で行うことも可能である。
【００３３】
また、図１０は、本発明の他の実施例を示す縦断面図である。上側放熱板８の放熱面１５の外周部の板面から突出する、つぶししろ（環状突起ともいう）１８を設けている。図１１は、上面からみた説明図である。環状突起１８は、放熱板８の外周に沿って環状に、この例では長方形状に連なって突出形成される。この環状突起１８は、成形型での加圧時に塑性変形してつぶされた形となり、放熱面１５上に樹脂の遮蔽壁となって、樹脂の回りこみを防止する。上側放熱板８をこのように形成することにより、つぶししろ１８が壁となり樹脂の回り込み防止効果をさらに増すことができる。ここで、放熱板８の外周部板面に沿って環状に樹脂遮蔽壁を予め突出して形成しておき、型締め時に金型がその樹脂遮蔽壁（つぶされることを予定しない剛体壁）に当接して樹脂の回り込みを防ぐことが考えられる。ただし、型締め時の加工で環状突起が塑性変形（つぶされる）することにより金型と環状突起との密着性が単に当接する場合と比べて著しく高まるので、最初からつぶされることを予定した環状突起の方が好ましいと言える。この環状突起１８を形成するには放熱板８をプレス加工等で外周部に沿って環状に打刻し、その打刻（刻印加工）により移動、***した肉部を環状突起（つぶししろ）とする等適宜の手法を採用できる。
【００３４】
なお、下側放熱板５に押さえ部１９を設け、成形時に金型で下側放熱板５を加圧することができるようにしている。これは型締めのとき下側放熱板５を十分に加圧することを可能にする意義がある。この下側放熱板５の放熱面１４側に同じようにつぶししろ（環状突起１８）を設けてもよい。同様に加圧時に塑性変形してつぶされ、樹脂の遮蔽壁となり放熱面１４への樹脂の回りこみを防止できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例を示す縦断面図。
【図２】図１の側面図。
【図３】図１におけるスペーサの配置を示す説明図。
【図４】本発明に係るスペーサの他の実施例を示す要部断面図。
【図５】本発明に係るスペーサの他の実施例を示す説明図。
【図６】本発明に係るスペーサの変形例を示す要部断面図。
【図７】本発明に係るスペーサの他の変形例を示す要部断面図。
【図８】本発明に係るスペーサの変形例を示す要部断面図。
【図９】本発明に係るスペーサの他の実施例を示す断面図。
【図１０】本発明の他の実施例を示す縦断面図。
【図１１】図１０に示したつぶししろ（環状突起）の説明図。
【符号の説明】
１ 半導体装置
２ 半導体素子
３ 半導体素子
４ はんだ
５ 下側放熱板
６ 電極ブロック
７ 電極ブロック
８ 上側放熱板
９,１９,２７,２９,４６,４８,７９ スペーサ（スペーサ部材）
１４ 放熱面（下側放熱板）
１５ 放熱面（上側放熱板）
１８ つぶししろ（環状突起）
２０ 樹脂
２６,３６,５６ 導体部
３９,４９,６９ スペーサ部
Claims (9)
- 半導体素子の一側面に第１の放熱板が設けられ、半導体素子の他側面に前記第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、前記第１および第２の放熱板のそれぞれ前記半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止された半導体装置であって、前記第１の放熱板と第２の放熱板との間に、前記半導体素子に近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で前記第１および第２の放熱板間に両放熱板によって挟まれるように第１および第２の放熱板の間隔を維持するスペーサ部材が複数設けられ、そのスペーサ部材は、導体部と絶縁材料からなるスペーサ部とから形成されることを特徴とする半導体装置。
- 第１の放熱板の同一平面上に複数の半導体素子が設けられ、これら半導体素子の前記第１の放熱板に面した側と反対側に、前記第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、前記第１および第２の放熱板のそれぞれ前記半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止される半導体装置であって、前記第１および第２の放熱板の間に、前記複数の半導体素子のそれぞれに近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で前記第１および第２の放熱板間に両放熱板によって挟まれるように第１および第２の放熱板の間隔を維持するスペーサ部材が複数設けられ、そのスペーサ部材は、導体部と絶縁材料からなるスペーサ部とから形成されることを特徴とする半導体装置。
- 半導体素子の一側面に第１の放熱板が設けられ、半導体素子の他側面に前記第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、前記第１および第２の放熱板のそれぞれ前記半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止された半導体装置であって、前記第１の放熱板と第２の放熱板との間に、前記半導体素子に近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で維持するスペーサ部材が設けられ、
前記スペーサ部材は、成形金型で樹脂モールドする前に、前記半導体素子の周りを一次的に封止する一次樹脂であることを特徴とする半導体装置。 - 第１の放熱板の同一平面上に複数の半導体素子が設けられ、これら半導体素子の前記第１の放熱板に面した側と反対側に、前記第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、前記第１および第２の放熱板のそれぞれ前記半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止される半導体装置であって、前記第１および第２の放熱板の間に、前記複数の半導体素子のそれぞれに近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で維持するスペーサ部材が設けられ、
前記スペーサ部材は、成形金型で樹脂モールドする前に、前記半導体素子の周りを一次的に封止する一次樹脂であることを特徴とする半導体装置。 - 半導体素子の一側面に第１の放熱板が設けられ、半導体素子の他側面に前記第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、前記第１および第２の放熱板のそれぞれ前記半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止された半導体装置であって、前記第１および第２の放熱板の少なくとも１つの放熱板の放熱面の外周部に、成形型で加圧時に変形する突起部をその外周部に沿って設け、
前記第１および第２の放熱板の間に、前記半導体素子に近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で維持するスペーサ部材が設けられたことを特徴とする半導体装置。 - 第１の放熱板の同一平面上に複数の半導体素子が設けられ、これら半導体素子の前記第１の放熱板に面した側と反対側に、前記第１の放熱板と略平行に第２の放熱板が設けられた状態で成形型に収容され、前記第１および第２の放熱板のそれぞれ前 記半導体素子と面した側と反対側を放熱面として露出するように樹脂で封止される半導体装置であって、前記第１および第２の放熱板の少なくとも１つの放熱板の放熱面の外周部に、成形型で加圧時に変形する突起部をその外周部に沿って設け、
前記第１および第２の放熱板の間に、前記複数の半導体素子のそれぞれに近接するとともにその外側の位置において、第１および第２の放熱板の間隔を両放熱板間の電気的絶縁を維持した状態で維持するスペーサ部材が設けられたことを特徴とする半導体装置。 - 前記スペーサ部材は、第１および第２の放熱板の接近方向に作用する圧縮荷重に対抗する受圧構造部とされ、一端部が第１の放熱板に、他端部が第２の放熱板に当接または係合している請求項１または３または５に記載の半導体装置。
- 前記スペーサ部材は、電気的な絶縁材料からなり、円柱状と角柱状と球状と直方体状とのうちのいずれかをなすスペーサ部材であり、前記第１および第２の放熱板間に両放熱板によって挟まれるように複数設けられることを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置。
- 前記導体部は、前記第１および前記第２の放熱板の少なくとも一方に、他方と面する側に一体形成した突出部として形成され、この突出部と前記他方の放熱板との間に絶縁材料からなる前記スペーサ部が設けられることを特徴とする請求項１または２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003094106A JP4022758B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003094106A JP4022758B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004303900A JP2004303900A (ja) | 2004-10-28 |
| JP4022758B2 true JP4022758B2 (ja) | 2007-12-19 |
Family
ID=33406745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003094106A Expired - Fee Related JP4022758B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4022758B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
| JP4757880B2 (ja) * | 2005-12-08 | 2011-08-24 | 富士通株式会社 | 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法 |
| JP4637784B2 (ja) * | 2006-04-14 | 2011-02-23 | 三菱電機株式会社 | 電力用半導体装置 |
| JP4967447B2 (ja) * | 2006-05-17 | 2012-07-04 | 株式会社日立製作所 | パワー半導体モジュール |
| JP4861749B2 (ja) * | 2006-05-31 | 2012-01-25 | トヨタ自動車株式会社 | モールド装置およびモールド品の製造方法 |
| US7999369B2 (en) * | 2006-08-29 | 2011-08-16 | Denso Corporation | Power electronic package having two substrates with multiple semiconductor chips and electronic components |
| JP4765918B2 (ja) * | 2006-12-06 | 2011-09-07 | 株式会社デンソー | 半導体装置の製造方法 |
| JP5398269B2 (ja) * | 2009-01-07 | 2014-01-29 | 三菱電機株式会社 | パワーモジュール及びパワー半導体装置 |
| JP2011114176A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | パワー半導体装置 |
| JP5542567B2 (ja) * | 2010-07-27 | 2014-07-09 | 三菱電機株式会社 | 半導体装置 |
| CN103069556B (zh) * | 2010-12-27 | 2015-09-16 | 日产自动车株式会社 | 半导体模块、模制装置及模制成形方法 |
| JP5681025B2 (ja) * | 2011-04-08 | 2015-03-04 | ニチコン株式会社 | パワーモジュール |
| JP5807432B2 (ja) * | 2011-08-03 | 2015-11-10 | 株式会社明電舎 | 半導体モジュール及びスペーサ |
| JP5840933B2 (ja) * | 2011-11-15 | 2016-01-06 | トヨタ自動車株式会社 | 半導体装置 |
| JP2013115206A (ja) * | 2011-11-28 | 2013-06-10 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JP5800716B2 (ja) * | 2012-01-05 | 2015-10-28 | 三菱電機株式会社 | 電力用半導体装置 |
| JP5895549B2 (ja) * | 2012-01-19 | 2016-03-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP2013171891A (ja) * | 2012-02-17 | 2013-09-02 | Toshiba Corp | 半導体装置、半導体モジュール、及び半導体モジュールの製造方法 |
| WO2014103133A1 (ja) * | 2012-12-28 | 2014-07-03 | 富士電機株式会社 | 半導体装置 |
| JP5700092B2 (ja) | 2013-09-06 | 2015-04-15 | トヨタ自動車株式会社 | 半導体装置 |
| JP2015090924A (ja) * | 2013-11-06 | 2015-05-11 | 株式会社豊田自動織機 | 半導体装置 |
| JP6064890B2 (ja) * | 2013-12-18 | 2017-01-25 | トヨタ自動車株式会社 | 半導体モジュールの製造方法 |
| US10818573B2 (en) | 2015-08-26 | 2020-10-27 | Hitachi Automotive Systems, Ltd. | Power semiconductor module with heat dissipation plate |
| KR101897641B1 (ko) * | 2016-11-29 | 2018-10-04 | 현대오트론 주식회사 | 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 |
| WO2018133069A1 (zh) * | 2017-01-22 | 2018-07-26 | 乐健科技（珠海）有限公司 | Igbt模组及其制造方法 |
| JP7000871B2 (ja) * | 2018-01-16 | 2022-01-19 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JP2019125721A (ja) * | 2018-01-17 | 2019-07-25 | トヨタ自動車株式会社 | 半導体装置 |
| CN114981959A (zh) * | 2020-01-21 | 2022-08-30 | 罗姆股份有限公司 | 半导体装置 |
| KR102611687B1 (ko) * | 2021-06-25 | 2023-12-08 | 주식회사 아모센스 | 파워모듈 |
-
2003
- 2003-03-31 JP JP2003094106A patent/JP4022758B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004303900A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4022758B2 (ja) | 半導体装置 | |
| TWI404177B (zh) | 功率半導體電路裝置及其製造方法 | |
| JP4634497B2 (ja) | 電力用半導体モジュール | |
| US8183094B2 (en) | Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion | |
| JP4479121B2 (ja) | 半導体装置の製造方法 | |
| JP5279632B2 (ja) | 半導体モジュール | |
| JP6743916B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
| JP5126278B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010129867A (ja) | 電力用半導体装置 | |
| JP2008288414A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| JP2008199022A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP5836298B2 (ja) | 半導体装置 | |
| US10256168B2 (en) | Semiconductor device and lead frame therefor | |
| WO2021261136A1 (ja) | パワーモジュール及びこれを用いた電力変換装置 | |
| JP2016092184A (ja) | パワーモジュール | |
| JP5452210B2 (ja) | 半導体装置及びその製造方法 | |
| JP5895549B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001267475A (ja) | 半導体装置の実装構造およびその実装方法 | |
| JPH05166979A (ja) | 半導体装置及びその製造方法 | |
| CN111769090A (zh) | 塑封功率模块、塑封模具及塑封方法 | |
| JP2017028131A (ja) | パッケージ実装体 | |
| JP2020072095A (ja) | パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク | |
| JP4258391B2 (ja) | 半導体装置 | |
| JP2020072094A (ja) | パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4022758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |