JP4012032B2 - データ通信装置 - Google Patents
データ通信装置 Download PDFInfo
- Publication number
- JP4012032B2 JP4012032B2 JP2002296124A JP2002296124A JP4012032B2 JP 4012032 B2 JP4012032 B2 JP 4012032B2 JP 2002296124 A JP2002296124 A JP 2002296124A JP 2002296124 A JP2002296124 A JP 2002296124A JP 4012032 B2 JP4012032 B2 JP 4012032B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- clock signal
- signal
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/0083—Arrangements for transferring signals between different components of the apparatus, e.g. arrangements of signal lines or cables
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
- G03G15/5075—Remote control machines, e.g. by a host
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
- H04N1/00933—Timing control or synchronising
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G2215/00—Apparatus for electrophotographic processes
- G03G2215/00025—Machine control, e.g. regulating different parts of the machine
- G03G2215/00109—Remote control of apparatus, e.g. by a host
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、シリアル通信により複数のデータを伝送するデータ通信装置、および、データ通信方法に関する。
【0002】
【従来の技術】
様々な機器において、機器内部に存在する装置間で、データのやり取りが行われており、機器の大規模化に伴って、扱うデータの量も増加する傾向にある。データが同一基板にある場合には、通常のバス形式でデータのやり取りを行うことも可能である。しかし、別々の基板間において束線などでバス形式のデータのやり取りを行う場合には、束線の本数が膨大になる。しかし、高速のデータ転送スピードを必要としない個所ではデータをシリアルでやり取りするようにして、束線の本数を削減する方法が知られている。
【0003】
シリアル通信には、シリアル転送クロックを付加しながら通信を行うクロック同期式通信やクロックを付加しない非同期通信など様々な方式が存在する。クロックを付加しない通信方式は、束線の本数を減らせるという大きな利点を有している。これに対して、クロック同期式通信では、受信側に同期回路等の回路が必要ないため、回路構成が簡単なものとなり、全体として安価に構築できるという利点を有している。また、複写機やプリンタなどの装置で、内部のステッピングモータは一定時間ごとに駆動パルスを供給することでモータの回転を制御している。そこで、シリアルデータを一定周期で受信するようにすることで、回路規模を大きくせずにシリアル通信でステッピングモータを回転することが可能となっている。
【0004】
(従来のシリアル通信例)
ここで、従来のシリアル通信例を、図7〜図12に基づいて説明する。
【0005】
図7は、従来の送信装置200の内部回路である。送信装置200の制御は、制御用CPU201で行われる。CPUには、プログラム記憶装置としてROMメモリ202と、RAMメモリ203とが接続されている。通信クロック信号としてのS−CLOCKは、CLOCK207で供給され、送信装置200内部のいくつかの回路は、CLOCK207からのクロックに同期して動作する。シリアルデータ信号としてのS−DATAを発生させるために、パラレル/シリアル変換回路206が存在する。この変換器へのデータは、CPUからラッチ回路204を介して供給される。CPUが通信を開始したいと決定した時点でパラレル/シリアル変換回路へのデータのロードが行われる。実際には、CPUのポートより信号が発生し(以下、送信開始元信号と記す)、SYNC回路208を介してLD*信号にロードデータが発生される。
【0006】
図8に示すように、SYNC回路208は、In入力部の信号立下りエッジを検出して、入力されたクロック信号に同期した1クロック分の“L”信号を発生させるタイミング回路である。受信タイミング信号としてのS−LATCH*は、ダウンカウンタ回路209によって発生される。ダウンカウントの開始はパラレル/シリアル変換回路206と同じくSYNC回路208の出力に同期する。ラッチ回路204で設定されるシリアル通信データの有効であるビット数に、後述する受信装置102の内部ディレイ数(データラッチ部までに要するクロックの遅れ)を加算したものをダウンカウントのロード値としてCPUからラッチ回路205を介して設定する。これにより、図9の受信装置400側での受信確定タイミングが変更でき、受信装置の回路が変更になった場合でも容易に対応可能となる。
【0007】
図9は、受信装置400の内部回路である。同期式通信ではクロックも同時に転送するため、受信では特に固有のクロックを必要とはしない。受信装置400には、シリアルデータをパラレルデータに変化するシリアル/パラレル変換回路402と、パラレルデータをラッチするラッチ回路403とが存在する。S−DATAは、S−CLOCKの立ち上がりエッジに同期して送信されてくるので、受信装置400側では入力されたS−CLOCKを反転回路401で反転させシリアル/パラレル変換回路402での動作クロックとして使用する。結果として、S−CLOCKの立下りエッジで受信することで、通信ラインによる伝送遅れに対する余裕度を増すようになっている。ラッチ回路403は、S−LATCH*の立ち上がりでシリアル/パラレル変換回路402からのパラレルデータを確定するようになっている。
【0008】
図10は、図7の送信装置200と、図9の受信装置400とを使用した場合の通信例である。ここでは、通信データの有効ビット数は8ビットとし、送りたいデータをD1[7:0]、既に受信装置400側で確定しているデータをD0[7:0]としている。S−CLOCKの立ち上がりに同期してデータD1が0ビットから順に送信される。LSBファースト、MSBファーストはどちらでもよい。受信装置400内のシリアル/パラレル変換回路402内部の回路が変わるだけである。8ビット目のデータD1[7]が転送されると同時にS−LATCH*が1クロック分“L”になる。図9に示した受信回路では、特に内部ディレイが発生しないためD1[7]と同時となる。S−LATCH*の立ち上がりに同期して、データがD0[7:0]からD1[7:0]に変更される。データの変更タイミングは、S−LATCH*に依存している。このS−LATCH*は、CPU201のポート出力からダウンカウンタ209で設定されたダウンカウント値分の一定時間シフトして出力されるものである。結果として、CPUが一定タイミング毎に送信開始元信号(受信タイミング信号)を発生すれば、データ出力も一定タイミング毎に更新が行える構成となっている。
【0009】
【発明が解決しようとする課題】
一般に、シリアル通信は、伝送するデータ量が増えれば増えるほど通信時間が長くなってくる。このような問題を抑制するためには、通信の転送速度(クロック同期式通信ならば転送クロック周波数)を上げて転送にかかる時間を短く抑えることになる。しかしながら、クロック信号が束線を経由して伝送されるクロック同期式通信では、転送クロックの周波数の増加は、放射電波ノイズの悪化につながる。クロックから発生する放射電波ノイズを抑制する方法としては、SSCG(スペクトラム拡散クロック発生器)によるノイズ対策手法が知られている。この手法は、一定幅で周波数を変調しながらクロックを発生するもので、微小区間の幅の変調ならば問題にならない場合には、大変有効な手法である。
【0010】
図11は、従来のデジタル複合機の本体構成を示し、上記課題を画像形成装置としてのデジタル複写機を例として詳細に説明する。原稿搬送部130は以下のように構成されている。原稿置き台131にセットされた原稿は給紙ローラー132によって1枚ずつ原稿読取位置まで搬送される。原稿読取位置はモータ136によって駆動される原稿搬送ベルト137で所定の位置に原稿が配置され原稿の読取動作が原稿読取部120にてなされる。原稿の読取動作後は、フラッパー135にて搬送経路が変更され、モータ136を逆転することで原稿が排出トレイ138に排出される。
【0011】
原稿読取部120は以下のように構成されている。露光ランプ122は、蛍光灯、ハロゲンランプ等からなり、その長手方向に対して垂直方向に移動しながら、原稿載置ガラス(原稿台)126上の原稿を照射する。露光ランプ122の照射による原稿からの散乱光は、第1、第2、ミラー台121、123に反射され、レンズ124に到達する。この時、第1ミラー台121の移動に対して、第2のミラー台123は、1/2のスピードで移動し、照射した原稿面から、レンズ124までの距離は常に一定に保たれる。第1ミラー台121、第2ミラー台123は読み取りモータ125で移動する。原稿上の像は、ミラー台121、123、レンズ124を介して、数千個の受光素子がライン配列されたCCDラインセンサー127の受光部上に結像し、CCDラインセンサー127により逐次、ライン単位で光電変換される。光電変換された信号は、図示せぬ信号処理部で処理され、PWM変調されて出力される。
【0012】
画像形成部100は以下のように構成されている。露光制御部は、信号処理部の出力であるPWM変調した画像信号に基づいて半導体レーザ50を駆動し、光ビームを定速回転している感光体52の表面に照射する。この時、ドラム状の感光体52の軸方向と平行にモータ54で回転しているポリゴンミラー51を用いて光ビームを偏向走査する。なお、感光体52は、光ビームを照射する前に、図示せぬ前露光ランプによりドラム上の残量電荷が除電され、図示せぬ1次帯電器その表面が均一に帯電させている。従って、感光体52は回転しながら光ビームを受けることにより、ドラム表面に静電潜像が形成される。そして、現像器53により、ドラム表面の静電潜像を所定色の現像剤(トナー)で可視化する。
【0013】
後述する転写紙給紙段140、150、160、170、180から搬送された転写紙は、レジストローラー55まで搬送される。レジストローラー55は、センサ56を用いて転写紙の到達を検知し、感光体52に形成された画像先端と、転写紙の先端のタイミングを合わせて転写位置に転写紙を給紙する。57は転写帯電器で、感光体52上の現像されたトナー像を給送された転写紙に転写する。転写後、感光体52は、図示せぬクリーナーにより、残ったトナーを除去される。転写の終了した転写紙は、感光体52の曲率が大きいため、感光体52から分離しやすいが、さらに、図示せぬ除電針に電圧をかけることで、感光体52と転写紙の間の吸着力を弱め、分離を行いやすくしている。
【0014】
分離された転写紙は、定着部58に送られトナーが定着される。110は、セラミック・ヒーター、及びフィルム111、2つのローラーで構成され、セラミック・ヒーター110の熱は、薄いフィルム111を介して効率よく伝達される。冷却ローラーは、定着部ローラーを放熱する。給送ローラーは、大ローラー1つと小ローラー2つで構成され、定着部からの転写紙を給送すると共に、転写紙の巻き癖を補正する。
【0015】
方向フラッパー112は、被転写紙の排出先を動作モードに応じてトレイ114と搬送ユニット190とに切り替える。
【0016】
搬送ユニット190は以下のように構成される。転写紙を後述する後処理装置10まで搬送するためのユニットで、搬送ローラー191にて転写紙搬送している。140、150、160、170は本体給紙段であり同じ機構で構成されている。180は140、150、160、170より大量の転写紙を蓄積できるデッキ給紙段である。本体給紙段140、150、160、170はほぼ同等の構成を取っているので、本体給紙段140を例にとってその構成を説明する。転写紙を蓄積収納するカセット141の底面には、リフトアップモータ143によって上下する底板142が配置されている。この底板142が上昇することで所定の待機高さで転写紙を待機することができる。所定の位置で待機している転写紙は、ピックアップローラ144を使って給紙ローラー対145まで搬送される。給送ローラー対145は、給紙と逆回転方向にトルクがかけられており、これにより記録媒体の重送を防止しつつ転写紙を一枚ずつ搬送パスへと送り出している。また、搬送ローラー対146は本体給紙段140より下方にある給紙段から搬送されてきた転写紙をさらに上方に搬送するためのローラー対である。給紙モータ147は給紙ローラー対145と搬送ローラー対146を駆動するためのモータである。
【0017】
デッキ給紙段180は以下のように構成されている。転写紙を蓄積収納する紙庫181の底面にも転写紙を待機位置まで上昇させる底板182が配置されている。底板182はモータ183によって回転するベルトに接続されており、ベルトが移動することで底板182の上昇・下降を制御している。待機位置にある転写紙はピックアップローラ185で給紙ローラー対184まで搬送され、本体給紙と同様に重送を防止しつつ転写紙を搬送パスへと搬送している。給紙モータ187は給紙ローラー対184を駆動するためのモータである。
【0018】
後処理装置10は、以下のように構成されている。画像形成部100からの転写紙をローラー32にて後処理装置10内部に受け取る。受け取られた転写紙の出力先としてトレイ14が選択されている場合にはフラッパー33にて搬送方向が切り替えられローラー34を用いて転写紙がトレイ14に排出される。トレイ14は通常処理中に割り込んで行う処理の排出先などテンポラリに使用する排出トレイである。
【0019】
通常排出用のトレイはトレイ18とトレイ19である。これらのトレイにはフラッパ―33で下方に搬送路を切り替えた後、さらにフラッパ―30でローラー16の方へ搬送路を選ぶことで排出できる。フラッパ―30と31で搬送路を垂直下方に選び、反転ローラー15で搬送方向を逆転した場合には反転排紙が可能である。このトレイ18、19の排出時にはステイプラー17を用いたステイプルが可能となっている。また、転写紙をトレイ18とトレイ19のいずれに出力するかはシフトモータ20を用いてトレイ自体を上下させることで行う。
【0020】
トレイ27は製本時に使用する排出トレイである。ローラー15からローラー21へ転写紙を搬送し一次蓄積部23へ転写紙を所定量蓄積する。蓄積終了後ステイプラ―24で製本作業を行い、フラッパ―25の方向を変更し蓄積時とは逆方向にローラー22を回転させ、ローラー26を経由してトレイ27へと排出する。
【0021】
画像形成部100と原稿読取部120および本体給紙段140他、およびデッキ給紙段180が分離可能な構成となっている場合に、インターフェースの簡素化を考慮するとシリアル通信による接続方法が一般的である。この場合、画像形成部100内部の図示せぬ制御装置からシリアル通信で各モータ、たとえば読み取りモータ125や給紙モータ147を制御することになる。
【0022】
また、上述のように放射ノイズ低減のために通信クロックにSSCG変調を施してしまうと各モータが制御装置つきである場合(たとえばDCブラシレスアウターロータモータ)にはその駆動精度などで問題は発生しないが、近年を多く使われているステッピングモータの場合には精度面で考慮しなければならない問題が存在する。
【0023】
図12はS−LATCH*を用いた同期式シリアル通信で、ステッピングモータの励磁パターンの切り替わりを表した図である。SSCGを使用しない場合は基準となる通信クロック周期が同じため、S−LATCH*の更新タイミングが一定である。結果としてステッピングモータの回転スピードである周波数が一定となる。
【0024】
1/T1=1/T2=1/T3=1/T4
SSCGを使用すると基準となる通信クロックが変動するため、S−LATCH*の更新タイミング不規則となる。結果としてステッピングモータの周波数が不規則に変化する。
【0025】
1/T5≠1/T6≠1/T7≠1/T8 :状態式I
1/T7<1/T6<1/T5<1/T8 :状態式II
図11のデジタル複合機のステッピングモータ駆動にSSCGを使用した場合の問題点として以下の2つが上げられる。
【0026】
(1)画像劣化
画像の読み取りは読み取りモータ125が第1、第2、ミラー台121、123を一定速で駆動することによって所定の倍率で画像を読み取っている。この条件に対して、状態式Iのように速度が一定でない場合には読み取った画像が伸び縮みを繰り返す不良画像となる。
【0027】
▲2▼紙搬送不良(モータ駆動不良)
給紙モータ147は高トルクを要求されるため動作周波数と脱調周波数とに余裕のない場合が多く存在する。そのような場合に状態式IIのように速度が変化すると1/T4において脱調周波数を超え、モータが脱調・停止してしまう可能性が出てくる。これを避けるためにはSSCGの周波数範囲・モータのトルク選定などで大きな制約が出てくる。
【0028】
そこで、本発明の目的は、簡単な回路構成でクロック同期式シリアル通信において発生する放射電波ノイズを低減させ、エラーの少ない常に安定したシリアル通信を行うことが可能な、データ通信装置、および、データ通信方法を提供することにある。また、本発明の他の目的は、受信装置側において所望の一定タイミングでデータ出力を得て、高効率なシリアル通信を実現することが可能な、データ通信装置、および、データ通信方法を提供することにある。
【0029】
さらに、本発明の他の目的は、送信装置と受信装置とを画像形成装置に組み込んだ構成において、負荷自体に周波数変調の影響が及ばないような制御を行うことにより、画像処理による高品質な画像を作成することが可能な、データ通信装置、および、データ通信方法を提供することにある。
【0030】
【課題を解決するための手段】
本発明は、データ伝送用の通信クロック信号と該データを受信装置が受信する受信タイミング信号を同期させて同期式シリアルデータ通信を行うデータ通信装置において、基本クロック信号を生成する基本クロック生成手段と、前記基本クロック信号に基づいて、前記通信クロック信号と前記受信タイミング信号を生成するタイミング信号生成手段とを有し、前記タイミング信号生成手段は、前記通信クロック信号を所定数生成したことに応じて前記受信タイミング信号を生成し、かつ、前記受信タイミング信号の各周期間での前記通信クロック信号のクロック数が等しくなるように、前記通信クロック信号の周期を増減させるように制御することを特徴とするデータ通信装置を構成する。
【0031】
また、シリアル通信により複数のデータを伝送する装置であって、伝送用の通信クロック信号と、該通信クロック信号に同期したシリアルの通信データ信号と、該通信データ信号の受信タイミングを示す受信タイミング信号とを用い、基本クロック信号に基づいて2m倍(mは正の整数)までの高速クロック信号を生成する高速クロック生成手段と、前記生成された高速クロック信号を最小単位として、前記通信クロック信号および前記受信タイミング信号を各々独立した任意の時間長のクロックとして生成するタイミング信号生成手段とを具え、ここで、通信クロック生成手段は、前記基本クロック信号の周期をTorgとし、前記受信タイミング信号の周期をTrefとし、前記通信クロック信号の周期をTiとしたとき、前記受信タイミング信号は、前記基本クロック信号をn回カウントしたときに出力されるものであって、
【0032】
【数13】
【0033】
として表され、前記通信クロック信号の周期Tiは、前記基本クロック信号の周期Torgに前記生成した高速クロック信号の複数個分の周期を加算若しくは減算することによって、
【0034】
【数14】
【0035】
として表され、加算若しくは減算する時間は、前記受信タイミング信号の1周期を通してみると、その合計は、
【0036】
【数15】
【0037】
で表されるように、0となるように選定することによって、データ通信装置を構成する。
【0040】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態を詳細に説明する。各図において同一の参照番号を付した部材は同一部材を表すものとし、重複説明は省略する。
【0041】
(システム構成)
図1は、本発明に係るデータ通信装置の1例を示す。ここでは、複写機やプリンタに代表される画像形成装置100内に組み込んだ通信システムの構成を示す。本通信システムは、データを送る側の送信装置101と、データを受け取る側の受信装置102とによって構成される。受信装置102には、受信されたデータに基づいて駆動される負荷103が接続されている。各装置101,102間は、シリアルデータ通信のための通信線11,12,13で接続されている。通信線11〜13は、以下の3線から構成される。通信線11は、同期通信を行うためのクロックを示す、通信クロック信号としてのS−CLOCKである。通信線12は、S−CLOCKに同期して転送されるデータを示す、シリアルデータ信号としてのS−DATAである。通信線13は、受信装置102側で有効となるS−DATAを受け取るタイミングを示す、受信タイミング信号としてのS−LATCH*である。送信装置101からのデータ転送は、S−CLOCKがクロック信号を出している場合にはいつでも転送状態となるが、そのデータを受信装置102が受け取るか否かはS−LATCH*が決定する。特定パルスを一定間隔毎に供給することで回転を制御するようなステッピングモータを受信装置102側の負荷103として接続した場合でも、S−LATCH*を一定間隔で発生するように送信装置101側が通信処理を行えば安定した回転を得ることができる。
【0042】
(本発明の構成)
図2は、送信装置101の内部回路である。本例では、送信装置101から受信装置102へ、通信クロック信号S−CLOCKと、この通信クロック信号S−CLOCKに同期したシリアルデータ信号S−DATAと、受信装置102での通信データの受信タイミングを示す受信タイミング信号S−LATCH*とを有して行われる同期式シリアル通信において、基本クロック信号であるCLOCK207のクロックを直接S−CLOCKとして使用するものではなく、周波数が変化する特定のクロックを生成してS−CLOCKとして新たに使用するものである。具体的には、図2に示す送信装置101内において、基準クロック生成手段である高速クロック生成手段としてのPLL回路601と、タイミング信号生成手段としてのクロック生成回路600とを設けた。PLL回路601は、基本クロック回路としてのCLOCK207によって生成された基本となる基本クロックを用いて2m倍(mは正の整数)までの高速クロックを生成する機能をもつ。クロック生成回路600は、PLL回路601で生成された高速クロック信号を最小単位として、通信クロック信号および受信タイミング信号を各々独立した任意の時間長のクロックとして生成する機能をもつ。このクロック生成回路600は、基本クロック信号の周期をTorgとし、受信タイミング信号の周期をTrefとし、通信クロック信号の周期をTiとしたとき、受信タイミング信号は、基本クロック信号をn回カウントしたときに出力されるものであり、
【0043】
【数17】
【0044】
として表される。通信クロック信号の周期Tiは、基本クロック信号の周期Torgに、生成された高速クロック信号の複数個分の周期を加算若しくは減算することによって、
【0045】
【数18】
【0046】
として表される。加算若しくは減算する時間は、受信タイミング信号の1周期を通してみると、その合計は、
【0047】
【数19】
【0048】
で表されるように、0となるように選定する。
【0049】
また、本システムにおいては、通信クロック信号の周期Tiと、基本クロックの周期Torgとの比が予め決められた基準値を下回らないように、高速クロックの加減算を決定するki値に限度値を設けてもよい。さらに、通信クロック信号は、立ち上がりエッジから立ち下がりエッジまでの時間Sは、
【0050】
【数20】
【0051】
と一定であり、高速クロックの加減算を決定するki値で変化する時間は立ち下がりエッジから立ち上がりエッジまでの時間に限定してもよい。
【0052】
基本クロック信号の周期Torgと、受信タイミング信号の周期Trefと、通信クロック信号の周期Tiとの関係は、データパターンとしてメモリ605に記憶されている。
【0053】
以下、図2の送信装置101における各部の構成について説明する。CLOCK207からのクロックを元にPLL回路601で高速のクロック(以下、PLL−CLOCKと記す)を生成する。PLL回路601で生成されるクロックは入力される源クロックの2m倍(mは正の整数)である。PLL−CLOCKは、アップカウンタ602の動作クロックとして使用される。アップカウンタ602は、ロード後0からカウントアップするカウンタであり、ロードタイミングは、CPU201のポートから出力される送信開始元信号(受信タイミング信号)を同期回路としてのSYNC回路603でPLL−CLOCKと同期を取った信号でロードが開始される。アップカウンタ602のカウント値はセレクタ604を介した後、メモリ605のアドレスに入力される。
【0054】
メモリ605は、内部に各アドレスに対して1ビットのデータを持つように構成されたメモリであり、入力されたアドレスに応じて“0”又は“1”のデータを出力する。メモリ605内のデータパターンは、シリアルデータ送信開始前にセレクタ604をCPUバス側に切り替えて予め書き込まれるものである。その後、メモリ605のデータ出力をシリアル通信の基本クロックとして利用して、SYNC回路208と、パラレル/シリアル変換回路206と、ダウンカウンタ209とを、従来と同様に動作させることでシリアル通信が確立する。メモリ605に格納するデータパターンは、以下のような規則に基づいて決定される。
【0055】
受信タイミング信号(送信開始元信号)の周期:Tref
基本クロック(CLOCK207)の周期:Torg
1送信の総クロック数:n
通信クロック信号(S−CLOCK)の周期:Ti
【0056】
【数21】
【0057】
mは、上述のようにPLL回路601の定倍数を示す。
【0058】
結果として、kiは、送信中のS−CLOCKの周波数変動状態を示す係数となる。本例では、kiを以下のように定義する。
【0059】
【数22】
【0060】
放射電波ノイズ等が低減するように周波数の変動を施したとしても、基準となるTrefの1周期内でのクロック数が毎回等しくなるように定義されるため、受信装置側でのデータ更新タイミングに誤差は生じない。
【0061】
(システム動作)
次に、本システムの動作について説明する。ここで、CLOCK、PLL−CLOCK、PLLの定倍数を以下のように規定した場合を例にとって説明する。
【0062】
Torg=1μsec(CLOCK207=1MHz)
Tref=0.5msec
m=4(PLL−CLOK=16MHz)
1送信の総クロック数nは、以下のようになる。
【0063】
【数23】
【0064】
1送信中にクロックが500個存在する場合、
500*24=8000
となるので、メモリ605の容量としては、1*8000Bitの容量を満足すればよいことになる。
【0065】
図3および図4は、上記容量の条件でメモリ605に書き込まれるデータパターンの1例を示す。
【0066】
図3のテーブル1では、周波数変動をかけないCLOCK207と同じクロックを出力する場合の例である。
【0067】
図4のテーブル2では、以下のようにkiを定義した場合の例である。
係数ki=+1、+2、−1、−2、0、0、+1、+2、−1、−2、…
【0068】
図4は、8000個のデータのうち160個を示したものであるが、160個終了時点でkiの総合計が0になるように定義されている。このようにして8000個終了時点でも総合計が0になるように定義する。また、テーブル2では、クロックデューティ50%を維持するように定義した場合の例である。クロックデューティは決して50%固定のものではない。条件によってはCLOCK207の“H”時間と同じ“H”時間を維持して“L”時間のみ変更することもありうる。また、係数の最大値も±2に限定されるものではない。全ては受信装置102側の受信タイミングに余裕があるかどうかで決定される。
【0069】
図5は、テーブル1とテーブル2に対応するS−CLOCK波形711,712を示す。図5(a)のS−CLOCK波形711は、周期T0で一定であるが、図5(b)のS−CLOCK波形712は、周期T1,T2,T3,…,というように変化している。これにより、図5(b)のテーブル2のS−CLOCK波形711は、図5(a)のテーブル1のS−CLOCK波形712と比べて周波数が変化していることがわかる。このようにして周波数変動が可能となる。
【0070】
図6は、シリアルデータ通信のクロックラインから放射される放射電波ノイズの比較例を示す。ここでは、S−CLOCK波形711,712の特定高調波f0におけるスペクトラム強度721,722を示す。図6(a)の周波数f0のスペクトラム強度721は、図5(a)の周期T0のS−CLOCK波形711に対応する。図6(b)の周波数f0,±f1,±f2のスペクトラム強度722は、図5(b)の周期T1,T2,T3のS−CLOCK波形712に対応する。テーブル1の状態では、常時同じ周波数のクロックが出ているため、f0のスペクトラム強度721は高いものとなる。これに比べて、テーブル2のスペクトラム強度722ではピークとなる周波数が分散する。図6(b)の例では、周波数を−2、−1、0、+1、+2と分散させているため、スペクトラム波形722としては5つのピークに分散する。一定周期(Tref)内で同一の周波数の回数が減っているため、当然スペクトラムのピーク値もテーブル1の場合より著しく減少する。これにより、放射電波ノイズレベルの改善が得られる。以上の説明により、伝送用の通信クロック信号(S−CLOCK)を周波数が変動するように生成することによって、放射電波ノイズを低減させることができ、また、受信装置102側で一定時間毎に出力データを変化させる場合や、周波数が変動するクロックを使用したシリアル通信の場合においても、受信装置102側において所望の一定タイミングでデータ出力を得ることができる。
【0071】
なお、本発明は、複数の機器(例えば、ホストコンピュータ、インターフェース機器、リーダ、プリンタなど)から構成されるシステムに適用しても、1つの機器(例えば、PDA(個人情報管理)機器のような小型の画像処理機器、複写機、ファクシミリ装置)からなる装置に適用してもよい。また、本発明は、システム或いは装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。そして、本発明を達成するためのソフトウェアによって表されるプログラムを格納した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU)が記憶媒体に格納されたプログラムコードを読出し実行することによっても、本発明の効果を享受することが可能となる。この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。プログラムコードを供給するための記憶媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード(ICメモリカード)、ROM(マスクROM、フラッシュEEPROMなど)などを用いることができる。また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0072】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるャc鰍ノ書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0073】
【発明の効果】
以上説明したように、本発明によれば、簡単な回路構成でクロック同期式シリアル通信において発生する放射電波ノイズを低減させ、エラーの少ない常に安定したシリアル通信を行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態である、画像形成装置における送信装置と受信装置とを含む通信システムの構成例を示すブロック図である。
【図2】送信装置の内部構成を示すブロック図である。
【図3】メモリに記憶されるデータパターンのテーブル1の例を示す説明図である。
【図4】メモリに記憶されるデータパターンのテーブル2の例を示す説明図である。
【図5】テーブル1とテーブル2の場合の通信クロック信号S−CLOCKの波形を示す波形図である。
【図6】テーブル1とテーブル2の場合の図5に対応したスペクトラム強度波形を示す波形図である。
【図7】従来の送信装置の内部構成を示すブロック図である。
【図8】SYNC回路の構成を示すブロック図である。
【図9】受信装置の内部構成を示すブロック図である。
【図10】図7の送信装置と図9の受信装置との間の通信に使用する信号例を示すタイミングチャートである。
【図11】画像形成装置としてのデジタル複写機の断面図である。
【図12】S−LATCH*を用いた同期式シリアル通信で、ステッピングモータの励磁パターンの切り替わりを表した図である。
【符号の説明】
1 画像形成装置
11 通信線(S−CLOCK)
12 通信線(S−DATA)
13 通信線(S−LATCH*)
101 送信装置
102 受信装置
103 負荷
600 クロック生成回路
601 PLL回路
602 アップカウンタ
603 同期回路
604 セレクタ
605 メモリ
701,702 テーブル
Claims (5)
- データ伝送用の通信クロック信号と該データを受信装置が受信する受信タイミング信号を同期させて同期式シリアルデータ通信を行うデータ通信装置において、
基本クロック信号を生成する基本クロック生成手段と、
前記基本クロック信号に基づいて、前記通信クロック信号と前記受信タイミング信号を生成するタイミング信号生成手段とを有し、
前記タイミング信号生成手段は、前記通信クロック信号を所定数生成したことに応じて前記受信タイミング信号を生成し、かつ、前記受信タイミング信号の各周期間での前記通信クロック信号のクロック数が等しくなるように、前記通信クロック信号の周期を増減させるように制御する
ことを特徴とするデータ通信装置。 - シリアル通信により複数のデータを伝送する装置であって、伝送用の通信クロック信号と、該通信クロック信号に同期したシリアルの通信データ信号と、該通信データ信号の受信タイミングを示す受信タイミング信号とを用い、
基本クロック信号に基づいて2m倍(mは正の整数)までの高速クロック信号を生成する高速クロック生成手段と、
前記生成された高速クロック信号を最小単位として、前記通信クロック信号および前記受信タイミング信号を各々独立した任意の時間長のクロックとして生成するタイミング信号生成手段と
を具え、
ここで、前記タイミング信号生成手段は、
前記基本クロック信号の周期をTorgとし、前記受信タイミング信号の周期をTrefとし、前記通信クロック信号の周期をTiとしたとき、
前記受信タイミング信号は、前記基本クロック信号をn回カウントしたときに出力されるものであって、
前記通信クロック信号の周期Tiは、前記基本クロック信号の周期Torgに前記生成した高速クロック信号の複数個分の周期を加算若しくは減算することによって、
加算若しくは減算する時間は、前記受信タイミング信号の1周期を通してみると、その合計は、
- 前記通信クロック信号の周期Tiと、前記基本クロックの周期Torgとの比が予め決められた基準値を下回らないように、前記高速クロックの加減算を決定するki値に限度値を設けることを特徴とする請求項2記載のデータ通信装置。
- 前記基本クロック信号の周期Torgと、前記受信タイミング信号の周期Trefと、前記通信クロック信号の周期Tiとの関係は、データパターンとして記憶手段に記憶されていることを特徴とする請求項2記載のデータ通信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002296124A JP4012032B2 (ja) | 2001-11-20 | 2002-10-09 | データ通信装置 |
US10/288,545 US7187737B2 (en) | 2001-11-20 | 2002-11-06 | Data transmitting unit, data communicating apparatus and data communicating method |
CN02149014.7A CN1194277C (zh) | 2001-11-20 | 2002-11-18 | 数据发送装置,数据通信装置以及数据通信方法 |
DE60234155T DE60234155D1 (de) | 2001-11-20 | 2002-11-19 | Verfahren , Einheit und Vorrichtung zur Datenübertragung |
EP02025873A EP1313254B1 (en) | 2001-11-20 | 2002-11-19 | Data transmitting unit, data communicating apparatus and data communicating method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001355319 | 2001-11-20 | ||
JP2001-355319 | 2001-11-20 | ||
JP2002296124A JP4012032B2 (ja) | 2001-11-20 | 2002-10-09 | データ通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003224552A JP2003224552A (ja) | 2003-08-08 |
JP4012032B2 true JP4012032B2 (ja) | 2007-11-21 |
Family
ID=26624624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002296124A Expired - Fee Related JP4012032B2 (ja) | 2001-11-20 | 2002-10-09 | データ通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7187737B2 (ja) |
EP (1) | EP1313254B1 (ja) |
JP (1) | JP4012032B2 (ja) |
CN (1) | CN1194277C (ja) |
DE (1) | DE60234155D1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4497967B2 (ja) * | 2004-03-18 | 2010-07-07 | キヤノン株式会社 | 画像処理システム、画像処理システムの制御方法、および画像処理システムの制御プログラム |
KR100990484B1 (ko) * | 2004-03-29 | 2010-10-29 | 삼성전자주식회사 | 직렬 버스 통신을 위한 송신 클럭 신호 발생기 |
JP4486092B2 (ja) * | 2004-09-27 | 2010-06-23 | 富士通株式会社 | 送信装置、受信装置、伝送システム、伝送方法 |
US7860480B2 (en) * | 2007-06-29 | 2010-12-28 | Silicon Laboratories Inc. | Method and apparatus for controlling a harmonic rejection mixer |
US8659766B2 (en) * | 2009-12-24 | 2014-02-25 | Canon Kabushiki Kaisha | Image reading apparatus, multifunction printer, and image reading method |
JP5783802B2 (ja) * | 2011-05-27 | 2015-09-24 | ミネベア株式会社 | モータ駆動装置、集積回路装置、モータ装置、及びモータ駆動システム |
CN105185312B (zh) * | 2015-10-12 | 2018-06-12 | 利亚德光电股份有限公司 | Led驱动器、包括其的led显示屏及led驱动芯片的驱动方法 |
JP6885007B2 (ja) * | 2016-09-16 | 2021-06-09 | 富士フイルムビジネスイノベーション株式会社 | 信号伝送装置、画像形成装置及び受信回路 |
FR3069077B1 (fr) * | 2017-07-12 | 2019-07-26 | Safran Electronics & Defense | Systeme et procede de communication pour la commande et le controle d'au moins un peripherique |
JP6498827B1 (ja) * | 2018-08-28 | 2019-04-10 | 帝人株式会社 | 通信システム |
CN109491714B (zh) * | 2018-11-05 | 2021-08-10 | 杭州华移技术有限公司 | 一种数据通信装置及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3613084A (en) * | 1968-09-24 | 1971-10-12 | Bell Telephone Labor Inc | Trainable digital apparatus |
US5162917A (en) * | 1983-04-02 | 1992-11-10 | Canon Kabushiki Kaisha | Image data communication control system with image recorder status data output in synchronism with either internally or externally generated clock pulses |
US5533072A (en) * | 1993-11-12 | 1996-07-02 | International Business Machines Corporation | Digital phase alignment and integrated multichannel transceiver employing same |
US5764648A (en) * | 1994-07-20 | 1998-06-09 | Sanyo Electric Co., Ltd. | Method and apparatus for generating a transmission timing signal in a wireless telephone |
RU2116001C1 (ru) | 1996-12-15 | 1998-07-20 | Вячеслав Васильевич Пусь | Система связи |
JP3964528B2 (ja) * | 1998-03-02 | 2007-08-22 | 富士通株式会社 | シリアルバス高速化回路 |
JP2001180042A (ja) | 1999-12-27 | 2001-07-03 | Ricoh Co Ltd | 光書込制御装置 |
-
2002
- 2002-10-09 JP JP2002296124A patent/JP4012032B2/ja not_active Expired - Fee Related
- 2002-11-06 US US10/288,545 patent/US7187737B2/en not_active Expired - Fee Related
- 2002-11-18 CN CN02149014.7A patent/CN1194277C/zh not_active Expired - Fee Related
- 2002-11-19 EP EP02025873A patent/EP1313254B1/en not_active Expired - Lifetime
- 2002-11-19 DE DE60234155T patent/DE60234155D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1313254A3 (en) | 2005-10-26 |
JP2003224552A (ja) | 2003-08-08 |
CN1194277C (zh) | 2005-03-23 |
US7187737B2 (en) | 2007-03-06 |
EP1313254A2 (en) | 2003-05-21 |
EP1313254B1 (en) | 2009-10-28 |
US20030095618A1 (en) | 2003-05-22 |
DE60234155D1 (de) | 2009-12-10 |
CN1420408A (zh) | 2003-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4012032B2 (ja) | データ通信装置 | |
US20110161717A1 (en) | Image forming apparatus | |
JP5273994B2 (ja) | 画像形成装置及びその制御装置 | |
JP4523462B2 (ja) | ビーム光走査装置、画像形成装置、及びビーム光発生の制御方法 | |
JP3818447B2 (ja) | ステッピングモータ駆動の制御装置,原稿スキャナおよび画像形成装置 | |
JP4597719B2 (ja) | ビーム光走査装置、画像形成装置 | |
US6512534B2 (en) | Clock control apparatus and method and image forming apparatus using clock control apparatus | |
EP3128375B1 (en) | Pwm signal generating apparatus, motor control apparatus, and light scanning apparatus | |
JP2007116625A (ja) | 画像形成装置 | |
JP2017071157A (ja) | 画像信号処理装置及びその制御方法、画像形成装置、並びにプログラム | |
JP2000137179A (ja) | 画像記録装置 | |
JP2007110355A (ja) | データ通信装置及び画像形成装置 | |
JP2018166235A (ja) | 電子機器 | |
JP3884966B2 (ja) | 画像読取装置および画像読取装置の駆動方法 | |
JP2001191585A (ja) | 電子機器、画像形成装置、複写機およびファクシミリ装置 | |
JP2011135262A (ja) | クロック信号制御装置および画像形成装置 | |
JP4065512B2 (ja) | データ処理装置 | |
JP2006248111A (ja) | ビーム光走査装置、画像形成装置、及びビーム光発生の制御方法 | |
JP2002223593A (ja) | ステッピングモータ制御方法及び制御回路とステッピングモータを備えた電子装置 | |
JP5676994B2 (ja) | 画像形成装置 | |
JP2010028428A (ja) | 画像処理装置 | |
JP2006313203A (ja) | マスク信号制御装置、画像形成装置及びマスク信号制御方法 | |
JPH0654136A (ja) | 画像読取装置 | |
JP2004056532A (ja) | 集積回路および画像形成装置 | |
JP2003259690A (ja) | ステッピングモータの制御装置及び制御方法並びに画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |