JP3995219B2 - ダイオードを内蔵した絶縁ゲートバイポーラトランジスタとその製造方法 - Google Patents
ダイオードを内蔵した絶縁ゲートバイポーラトランジスタとその製造方法 Download PDFInfo
- Publication number
- JP3995219B2 JP3995219B2 JP33988096A JP33988096A JP3995219B2 JP 3995219 B2 JP3995219 B2 JP 3995219B2 JP 33988096 A JP33988096 A JP 33988096A JP 33988096 A JP33988096 A JP 33988096A JP 3995219 B2 JP3995219 B2 JP 3995219B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- gate bipolar
- bipolar transistor
- semiconductor layer
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000012535 impurity Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 5
- 230000003068 static effect Effects 0.000 claims 1
- 238000011084 recovery Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 3
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/126—Power FETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はダイオードを内蔵した絶縁ゲートバイポーラトランジスタおよびその製造方法に関し、特に急速回復ダイオード（FRD:FAST RECOVERY DIODE)を内蔵した電力用素子としての絶縁ゲートバイポーラトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
絶縁ゲートバイポーラトランジスタ(IGBT:INSULATED GATE BIPOLAR TRANSISTOR)の開発以前に使われてきたＭＯＳトランジスタおよびバイポーラトランジスタは、その基板が高濃度のｎ型不純物によってドーピングされているので、ダイオードのカソードを形成することができ、ダイオードを内蔵することが可能であった。
【０００３】
しかし、絶縁ゲートバイポーラトランジスタの開発により、基板は高濃度のｐ不純物によってドーピングされ、カソード電極の形成が困難になり、ダイオードを内蔵することができなくなっていた。
【０００４】
既存のインバータ用の絶縁ゲートバイポーラトランジスタにおいては、フリーホイーリング(FREE WHEELING) 用としての急速回復ダイオードが必要になってきたが、これは絶縁ゲートバイポーラトランジスタに内蔵できないため、絶縁ゲートバイポーラトランジスタと並列に接続して使用されている。
【０００５】
このようにダイオードを並列に接続した場合、第１に、絶縁ゲートバイポーラトランジスタが占める面積が必要以上に拡大され、第２に絶縁ゲートバイポーラトランジスタと急速回復ダイオードのチップ間のボンディング用のワイヤによって、不必要な浮遊インダクタンス（STRAY INDUCTANCE) が発生する。
【０００６】
【発明が解決しようとする課題】
本発明の目的はダイオードを内蔵した絶縁ゲートバイポーラトランジスタを提供することである。
【０００７】
本発明の他の目的は前記トランジスタを製造するにおいて最適な製造方法を提供することである。
【０００８】
【課題を解決するための手段】
前記目的を達成するための本発明の絶縁ゲートバイポーラトランジスタは、対向する第１面と第２面とを有する半導体基板の前記第１面に第１導電型のカソードと第２導電型のコレクタとが選択的に形成された第１半導体層と、前記第１半導体層上に形成され、前記第２面まで達する第１導電型の第２半導体層と、前記第２面の前記第２半導体層内で前記カソードと対向する位置に形成されたアノードと、前記第２面の前記第２半導体層内で前記コレクタと対向する位置に前記アノードから離隔して形成された第２導電型のベースと、前記第２面の前記ベース内に形成されたエミッタと、前記第２面に近接して配置され、電圧が印加されることにより前記エミッタと前記第２半導体層とを電気的に接続する絶縁ゲート電極とを備え、前記アノードと前記カソードとにより内蔵ダイオードを形成したことを特徴とする。
【０００９】
前記絶縁ゲートバイポーラトランジスタは、前記第１面の前記第１半導体層に形成され、前記カソードと前記コレクタとを共通に接続するカソード・コレクタ電極と、前記第２面上に形成され、前記アノードと前記エミッタとを共通に接続するアノード・エミッタ電極とをさらに有することが望ましい。また、より望ましくは前記第１半導体層の前記カソードは前記第２半導体層より高い不純物濃度を有することが望ましい。また、より望ましくは前記第１半導体層と前記第２半導体層との間に、前記第２半導体層の不純物濃度よりも高い不純物濃度の第１導電型の第３半導体層を設けることが望ましい。
【００１０】
前記他の目的を達成するための本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法は、第１導電型の半導体基板に第２導電型の不純物を選択的にイオン注入して第２導電型のコレクタと、イオン注入されていない領域にカソードとを形成する第１段階と、前記コレクタが形成されている前記半導体基板上に第１導電型のエピタキシャル層を形成する第２段階と、前記エピタキシャル層上の選択された領域に絶縁ゲート電極を形成する第３段階と、前記絶縁ゲート電極をマスクとして前記エピタキシャル層に第２導電型の不純物を選択的にイオン注入することにより、前記コレクタに対向する位置に第２導電型のベースを、前記カソードに対向する位置に第２導電型のアノードを、それぞれ互いに離隔させて形成する第４段階と、前記第２導電型の前記ベース内に第１導電型のエミッタを形成する第５段階と、前記第２導電型の前記コレクタが露出するまで前記第１導電型の半導体基板の裏面を研磨する第６段階とを有する。
【００１１】
この製造方法において、前記第１段階後に、第１導電型の前記エピタキシャル層より高不純物濃度の第１導電型の不純物層を形成する段階を有することが望ましい。また、前記エミッタと前記アノードとを共通に接続するエミッタ・アノード電極を形成する段階と、研磨された前記半導体基板の裏面に形成され、前記コレクタと前記カソードとを共通に接続するコレクタ・カソード電極を形成する段階とをさらに有することが望ましい。
【００１２】
したがって、本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタおよびその製造方法によれば、急速回復ダイオードを絶縁ゲートバイポーラトランジスタに内蔵することによって、全体的に組み立てられたトランジスタの大きさを減少することができ、浮遊インダクタンスによるノイズの発生を防止できる。
【００１３】
【発明の実施の形態】
以下、添付の図面に基づいて本発明による望ましい実施の形態をより詳細に説明する。
【００１４】
図１は本発明の方法によって製造されたダイオードを内蔵した絶縁ゲートバイポーラトランジスタを示す断面図である。
【００１５】
第１導電型（ｎ+ ) のカソード１００と、第２導電型（ｐ+ ）のコレクタ１０２が第１半導体層に選択的に形成されており、第１半導体層上には第１導電型（ｎ- ）の第２半導体層１０４が形成されている。アノード１０６は第２半導体層１０４内に第１導電型のカソード１００と対向する位置に形成されていて、第２導電型のベースとして用いられるウェル１０８は第２半導体層１０４内に前記第２導電型のコレクタ１０２と対向する位置に形成されている。エミッタ１１０は第２導電型のウェル１０８内に形成されている。
【００１６】
また、コレクタ・カソード電極１１２はカソード１００とコレクタ１０２を同時に接続するように形成されており、エミッタ・アノード電極１１４はウェル１０８およびアノード１０６を同時に接続するように形成されている。コレクタ・カソード電極１１２は外部端子１２０と連結されており、エミッタ・アノード電極１１４は外部端子１２２と連結されている。
【００１７】
第１導電型のカソード１００の不純物濃度は第２半導体層１０４の不純物濃度より高くされている。第１半導体層と第２半導体層１０４との間には、第２半導体層１０４の不純物濃度より高濃度の不純物濃度を有する第１導電型（ｎ+ ）の第３半導体層１１６が形成されている。
【００１８】
図１において、カソード１００とアノード１０６とが急速回復ダイオードを構成している。また、前記コレクタ１０２、ウェル１０８、およびエミッタ１１０が絶縁ゲートバイポーラトランジスタを構成している。なお、図１の斜線部分で示した膜１１８は絶縁ゲート電極である。
【００１９】
次に、図２から図７までを参照して、本実施形態のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法をその工程に従って説明する。
【００２０】
先ず、図２に示すように、第１導電型（ｎ+ ）の半導体基板１０が用意される。
【００２１】
次に、図３に示すように、その第１導電型の半導体基板１０上に酸化シリコン膜が形成され、この酸化シリコン膜をフォトリソグラフィを利用したエッチングにより窓１３を有するパターンの酸化シリコン膜１２に加工する。窓１３はコレクタが形成される領域を露出させる。この酸化シリコン膜１２によって被覆された領域の一部がダイオードの後述するカソード３２として用いられる。このような窓１３を有するパターンの酸化シリコン膜１２を形成した後、基板の主面全面に不純物のドーパントである三臭化ホウ素（ＢＢｒ3 ）１４を導入する。
【００２２】
図４に示すように、ドーパント導入後の基板を摂氏１２００度以上の温度で長時間加熱して不純物を拡散させ、第２導電型のコレクタ１６を基板に１０に選択的に形成する。この時、ＢＢｒ3 の拡散工程では半導体基板１０の厚みを勘案してこの基板の厚みの半分以上の深さにボロン（Ｂ）が拡散されるように拡散のための時間が決められている。
【００２３】
なお、本実施形態における第１導電型はＮ型であり、第２導電型はＰ型である。
【００２４】
図５において、第２導電型のコレクタ１６が形成された基板１０上に、第１導電型（Ｎ- ）のエピタキシャル層２０が形成される。このようにエピタキシャル層２０が形成された基板に絶縁ゲートバイポーラトランジスタの基本的な要素が構成される。第１導電型のエピタキシャル層２０は素子の特性に基づき、その厚みや濃度が調節される。
【００２５】
また、第１導電型のエピタキシャル層２０を形成する前に、第１導電型のエピタキシャル層２０より高不純物濃度の第１導電型（Ｎ+ ）の不純物層１８を形成することもできる。
【００２６】
図６に示すように、第１導電型のエピタキシャル層２０上にウェルおよびアノードが形成される領域を露出させるパターンの絶縁ゲート電極２２を形成した後、この加工された絶縁ゲート電極２２をマスクとして第２導電型の不純物のイオンを注入する。このイオン注入により、第２導電型のウェル２４および第２導電型のアノード２６が形成される。
【００２７】
ウェル２４はコレクタ１６と対向する位置に形成される。アノード２６はカソード３２に対向する位置に形成される。また、ウェル２４およびコレクタ１６を形成するためのイオン注入時のコレクタ１６の接合深さはさらに深くされる。
【００２８】
続いてウェル２４内に選択的に不純物のイオンが注入されてエミッタ２８が形成される。このエミッタ２８が形成された主面の反対側の面である半導体基板１０の裏面（すなわちコレクタ１６側の面）をコレクタ１６が露出するまで例えば研削法（GRINDING) により削る。それぞれ金属層を基板の上下面に形成することで露出したコレクタ１６およびカソード３２に共通に接続するコレクタ・カソード電極３４と、エミッタ２８およびアノード２６に共通に接続するエミッタ・アノード電極３０を図７に示すように形成する。
【００２９】
続いて、コレクタ・カソード電極３４は外部端子１２０と接続され、同様にエミッタ・アノード電極３０は外部端子１２２と接続される。図７において、絶縁ゲートバイポーラトランジスタ構造はコレクタ１６、ベースとなるウェル２４、およびエミッタ２８によって構成され、急速回復ダイオードはカソード３２とアノード２６とによって構成される。
【００３０】
【発明の効果】
以上述べたように、本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタによれば、急速回復ダイオードと絶縁ゲートバイポーラトランジスタをワンチップ化することができ、同等の耐圧や寿命の調整が可能である。また、この絶縁ゲートバイポーラトランジスタでは熱特性の改善やインバータとして使用する際に、組み立て後の全体的な大きさを小さくできる。
【００３１】
絶縁ゲートバイポーラトランジスタと急速回復ダイオードは交互に動作するので、絶縁ゲートバイポーラトランジスタが動作している間はダイオードの第１導電型の不純物層を一緒に使用することができ、コレクタ−エミッタ間の飽和電圧の減少を期待できる。
【００３２】
本発明は上述の実施形態に限定されることなく、種々の変形例等が可能である。
【図面の簡単な説明】
【図１】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの一実施形態を示す断面図。
【図２】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、半導体基板を準備した工程を示す図。
【図３】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、不純物をイオン注入する工程を示す図。
【図４】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、コレクタの不純物を拡散させる工程を示す図。
【図５】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、エピタキシャル層を成長させる工程を示す図。
【図６】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、ウェルおよびアノードを形成する工程を示す図。
【図７】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、外部端子の接続までの工程を示す図。
【符号の説明】
１００…第１導電型（Ｎ+ ）のカソード
１０２…第２導電型（Ｐ+ ）のコレクタ
１０４…第１導電型（Ｎ- ）の第２半導体層
１１０…エミッタ
１０８…ウェル
１１２…コレクタ・カソード電極
１０６…アノード
１１４…エミッタ・アノード電極
１１６…第３半導体層
１２…酸化シリコン膜
１３…窓
１６…第２導電型のコレクタ
１０…半導体基板
２０…第１導電型（Ｎ- ）のエピタキシャル層
【発明の属する技術分野】
本発明はダイオードを内蔵した絶縁ゲートバイポーラトランジスタおよびその製造方法に関し、特に急速回復ダイオード（FRD:FAST RECOVERY DIODE)を内蔵した電力用素子としての絶縁ゲートバイポーラトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
絶縁ゲートバイポーラトランジスタ(IGBT:INSULATED GATE BIPOLAR TRANSISTOR)の開発以前に使われてきたＭＯＳトランジスタおよびバイポーラトランジスタは、その基板が高濃度のｎ型不純物によってドーピングされているので、ダイオードのカソードを形成することができ、ダイオードを内蔵することが可能であった。
【０００３】
しかし、絶縁ゲートバイポーラトランジスタの開発により、基板は高濃度のｐ不純物によってドーピングされ、カソード電極の形成が困難になり、ダイオードを内蔵することができなくなっていた。
【０００４】
既存のインバータ用の絶縁ゲートバイポーラトランジスタにおいては、フリーホイーリング(FREE WHEELING) 用としての急速回復ダイオードが必要になってきたが、これは絶縁ゲートバイポーラトランジスタに内蔵できないため、絶縁ゲートバイポーラトランジスタと並列に接続して使用されている。
【０００５】
このようにダイオードを並列に接続した場合、第１に、絶縁ゲートバイポーラトランジスタが占める面積が必要以上に拡大され、第２に絶縁ゲートバイポーラトランジスタと急速回復ダイオードのチップ間のボンディング用のワイヤによって、不必要な浮遊インダクタンス（STRAY INDUCTANCE) が発生する。
【０００６】
【発明が解決しようとする課題】
本発明の目的はダイオードを内蔵した絶縁ゲートバイポーラトランジスタを提供することである。
【０００７】
本発明の他の目的は前記トランジスタを製造するにおいて最適な製造方法を提供することである。
【０００８】
【課題を解決するための手段】
前記目的を達成するための本発明の絶縁ゲートバイポーラトランジスタは、対向する第１面と第２面とを有する半導体基板の前記第１面に第１導電型のカソードと第２導電型のコレクタとが選択的に形成された第１半導体層と、前記第１半導体層上に形成され、前記第２面まで達する第１導電型の第２半導体層と、前記第２面の前記第２半導体層内で前記カソードと対向する位置に形成されたアノードと、前記第２面の前記第２半導体層内で前記コレクタと対向する位置に前記アノードから離隔して形成された第２導電型のベースと、前記第２面の前記ベース内に形成されたエミッタと、前記第２面に近接して配置され、電圧が印加されることにより前記エミッタと前記第２半導体層とを電気的に接続する絶縁ゲート電極とを備え、前記アノードと前記カソードとにより内蔵ダイオードを形成したことを特徴とする。
【０００９】
前記絶縁ゲートバイポーラトランジスタは、前記第１面の前記第１半導体層に形成され、前記カソードと前記コレクタとを共通に接続するカソード・コレクタ電極と、前記第２面上に形成され、前記アノードと前記エミッタとを共通に接続するアノード・エミッタ電極とをさらに有することが望ましい。また、より望ましくは前記第１半導体層の前記カソードは前記第２半導体層より高い不純物濃度を有することが望ましい。また、より望ましくは前記第１半導体層と前記第２半導体層との間に、前記第２半導体層の不純物濃度よりも高い不純物濃度の第１導電型の第３半導体層を設けることが望ましい。
【００１０】
前記他の目的を達成するための本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法は、第１導電型の半導体基板に第２導電型の不純物を選択的にイオン注入して第２導電型のコレクタと、イオン注入されていない領域にカソードとを形成する第１段階と、前記コレクタが形成されている前記半導体基板上に第１導電型のエピタキシャル層を形成する第２段階と、前記エピタキシャル層上の選択された領域に絶縁ゲート電極を形成する第３段階と、前記絶縁ゲート電極をマスクとして前記エピタキシャル層に第２導電型の不純物を選択的にイオン注入することにより、前記コレクタに対向する位置に第２導電型のベースを、前記カソードに対向する位置に第２導電型のアノードを、それぞれ互いに離隔させて形成する第４段階と、前記第２導電型の前記ベース内に第１導電型のエミッタを形成する第５段階と、前記第２導電型の前記コレクタが露出するまで前記第１導電型の半導体基板の裏面を研磨する第６段階とを有する。
【００１１】
この製造方法において、前記第１段階後に、第１導電型の前記エピタキシャル層より高不純物濃度の第１導電型の不純物層を形成する段階を有することが望ましい。また、前記エミッタと前記アノードとを共通に接続するエミッタ・アノード電極を形成する段階と、研磨された前記半導体基板の裏面に形成され、前記コレクタと前記カソードとを共通に接続するコレクタ・カソード電極を形成する段階とをさらに有することが望ましい。
【００１２】
したがって、本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタおよびその製造方法によれば、急速回復ダイオードを絶縁ゲートバイポーラトランジスタに内蔵することによって、全体的に組み立てられたトランジスタの大きさを減少することができ、浮遊インダクタンスによるノイズの発生を防止できる。
【００１３】
【発明の実施の形態】
以下、添付の図面に基づいて本発明による望ましい実施の形態をより詳細に説明する。
【００１４】
図１は本発明の方法によって製造されたダイオードを内蔵した絶縁ゲートバイポーラトランジスタを示す断面図である。
【００１５】
第１導電型（ｎ+ ) のカソード１００と、第２導電型（ｐ+ ）のコレクタ１０２が第１半導体層に選択的に形成されており、第１半導体層上には第１導電型（ｎ- ）の第２半導体層１０４が形成されている。アノード１０６は第２半導体層１０４内に第１導電型のカソード１００と対向する位置に形成されていて、第２導電型のベースとして用いられるウェル１０８は第２半導体層１０４内に前記第２導電型のコレクタ１０２と対向する位置に形成されている。エミッタ１１０は第２導電型のウェル１０８内に形成されている。
【００１６】
また、コレクタ・カソード電極１１２はカソード１００とコレクタ１０２を同時に接続するように形成されており、エミッタ・アノード電極１１４はウェル１０８およびアノード１０６を同時に接続するように形成されている。コレクタ・カソード電極１１２は外部端子１２０と連結されており、エミッタ・アノード電極１１４は外部端子１２２と連結されている。
【００１７】
第１導電型のカソード１００の不純物濃度は第２半導体層１０４の不純物濃度より高くされている。第１半導体層と第２半導体層１０４との間には、第２半導体層１０４の不純物濃度より高濃度の不純物濃度を有する第１導電型（ｎ+ ）の第３半導体層１１６が形成されている。
【００１８】
図１において、カソード１００とアノード１０６とが急速回復ダイオードを構成している。また、前記コレクタ１０２、ウェル１０８、およびエミッタ１１０が絶縁ゲートバイポーラトランジスタを構成している。なお、図１の斜線部分で示した膜１１８は絶縁ゲート電極である。
【００１９】
次に、図２から図７までを参照して、本実施形態のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法をその工程に従って説明する。
【００２０】
先ず、図２に示すように、第１導電型（ｎ+ ）の半導体基板１０が用意される。
【００２１】
次に、図３に示すように、その第１導電型の半導体基板１０上に酸化シリコン膜が形成され、この酸化シリコン膜をフォトリソグラフィを利用したエッチングにより窓１３を有するパターンの酸化シリコン膜１２に加工する。窓１３はコレクタが形成される領域を露出させる。この酸化シリコン膜１２によって被覆された領域の一部がダイオードの後述するカソード３２として用いられる。このような窓１３を有するパターンの酸化シリコン膜１２を形成した後、基板の主面全面に不純物のドーパントである三臭化ホウ素（ＢＢｒ3 ）１４を導入する。
【００２２】
図４に示すように、ドーパント導入後の基板を摂氏１２００度以上の温度で長時間加熱して不純物を拡散させ、第２導電型のコレクタ１６を基板に１０に選択的に形成する。この時、ＢＢｒ3 の拡散工程では半導体基板１０の厚みを勘案してこの基板の厚みの半分以上の深さにボロン（Ｂ）が拡散されるように拡散のための時間が決められている。
【００２３】
なお、本実施形態における第１導電型はＮ型であり、第２導電型はＰ型である。
【００２４】
図５において、第２導電型のコレクタ１６が形成された基板１０上に、第１導電型（Ｎ- ）のエピタキシャル層２０が形成される。このようにエピタキシャル層２０が形成された基板に絶縁ゲートバイポーラトランジスタの基本的な要素が構成される。第１導電型のエピタキシャル層２０は素子の特性に基づき、その厚みや濃度が調節される。
【００２５】
また、第１導電型のエピタキシャル層２０を形成する前に、第１導電型のエピタキシャル層２０より高不純物濃度の第１導電型（Ｎ+ ）の不純物層１８を形成することもできる。
【００２６】
図６に示すように、第１導電型のエピタキシャル層２０上にウェルおよびアノードが形成される領域を露出させるパターンの絶縁ゲート電極２２を形成した後、この加工された絶縁ゲート電極２２をマスクとして第２導電型の不純物のイオンを注入する。このイオン注入により、第２導電型のウェル２４および第２導電型のアノード２６が形成される。
【００２７】
ウェル２４はコレクタ１６と対向する位置に形成される。アノード２６はカソード３２に対向する位置に形成される。また、ウェル２４およびコレクタ１６を形成するためのイオン注入時のコレクタ１６の接合深さはさらに深くされる。
【００２８】
続いてウェル２４内に選択的に不純物のイオンが注入されてエミッタ２８が形成される。このエミッタ２８が形成された主面の反対側の面である半導体基板１０の裏面（すなわちコレクタ１６側の面）をコレクタ１６が露出するまで例えば研削法（GRINDING) により削る。それぞれ金属層を基板の上下面に形成することで露出したコレクタ１６およびカソード３２に共通に接続するコレクタ・カソード電極３４と、エミッタ２８およびアノード２６に共通に接続するエミッタ・アノード電極３０を図７に示すように形成する。
【００２９】
続いて、コレクタ・カソード電極３４は外部端子１２０と接続され、同様にエミッタ・アノード電極３０は外部端子１２２と接続される。図７において、絶縁ゲートバイポーラトランジスタ構造はコレクタ１６、ベースとなるウェル２４、およびエミッタ２８によって構成され、急速回復ダイオードはカソード３２とアノード２６とによって構成される。
【００３０】
【発明の効果】
以上述べたように、本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタによれば、急速回復ダイオードと絶縁ゲートバイポーラトランジスタをワンチップ化することができ、同等の耐圧や寿命の調整が可能である。また、この絶縁ゲートバイポーラトランジスタでは熱特性の改善やインバータとして使用する際に、組み立て後の全体的な大きさを小さくできる。
【００３１】
絶縁ゲートバイポーラトランジスタと急速回復ダイオードは交互に動作するので、絶縁ゲートバイポーラトランジスタが動作している間はダイオードの第１導電型の不純物層を一緒に使用することができ、コレクタ−エミッタ間の飽和電圧の減少を期待できる。
【００３２】
本発明は上述の実施形態に限定されることなく、種々の変形例等が可能である。
【図面の簡単な説明】
【図１】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの一実施形態を示す断面図。
【図２】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、半導体基板を準備した工程を示す図。
【図３】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、不純物をイオン注入する工程を示す図。
【図４】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、コレクタの不純物を拡散させる工程を示す図。
【図５】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、エピタキシャル層を成長させる工程を示す図。
【図６】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、ウェルおよびアノードを形成する工程を示す図。
【図７】本発明のダイオードを内蔵した絶縁ゲートバイポーラトランジスタの製造方法の一実施形態をその工程順に説明するための工程断面図であって、外部端子の接続までの工程を示す図。
【符号の説明】
１００…第１導電型（Ｎ+ ）のカソード
１０２…第２導電型（Ｐ+ ）のコレクタ
１０４…第１導電型（Ｎ- ）の第２半導体層
１１０…エミッタ
１０８…ウェル
１１２…コレクタ・カソード電極
１０６…アノード
１１４…エミッタ・アノード電極
１１６…第３半導体層
１２…酸化シリコン膜
１３…窓
１６…第２導電型のコレクタ
１０…半導体基板
２０…第１導電型（Ｎ- ）のエピタキシャル層
Claims (7)
- 対向する第１面と第２面とを有する半導体基板の前記第１面に第１導電型のカソードと第２導電型のコレクタとが選択的に形成された第１半導体層と、
前記第１半導体層上に形成され、前記第２面まで達する第１導電型の第２半導体層と、
前記第２面の前記第２半導体層内で前記カソードと対向する位置に形成されたアノードと、
前記第２面の前記第２半導体層内で前記コレクタと対向する位置に前記アノードから離隔して形成された第２導電型のベースと、
前記第２面の前記ベース内に形成されたエミッタと、
前記第２面に近接して配置され、電圧が印加されることにより前記エミッタと前記第２半導体層とを電気的に接続する絶縁ゲート電極とを備え、
前記アノードと前記カソードとにより内蔵ダイオードを形成したことを特徴とする絶縁ゲートバイポーラトランジスタ。 - 請求項１記載の絶縁ゲートバイポーラトランジスタにおいて、
前記第１面の前記第１半導体層に形成され、前記カソードと前記コレクタとを共通に接続するカソード・コレクタ電極と、前記第２面上に形成され、前記アノードと前記エミッタとを共通に接続するアノード・エミッタ電極とを有することを特徴とする絶縁ゲートバイポーラトランジスタ。 - 請求項１記載の絶縁ゲートバイポーラトランジスタにおいて、
前記第１半導体層の前記カソードは前記第２半導体層より高い不純物濃度を有することを特徴とする絶縁ゲートバイポーラトランジスタ。 - 請求項１記載の絶縁ゲートバイポーラトランジスタにおいて、
前記第１半導体層と前記第２半導体層との間に、前記第２半導体層の不純物濃度よりも高い不純物濃度の第１導電型の第３半導体層を形成してなることを特徴とする絶縁ゲートバイポーラトランジスタ。 - 第１導電型の半導体基板に第２導電型の不純物を選択的にイオン注入して第２導電型のコレクタと、イオン注入されていない領域にカソードとを形成する第１段階と、
前記コレクタが形成されている前記半導体基板上に第１導電型のエピタキシャル層を形成する第２段階と、
前記エピタキシャル層上の選択された領域に絶縁ゲート電極を形成する第３段階と、
前記絶縁ゲート電極をマスクとして前記エピタキシャル層に第２導電型の不純物を選択的にイオン注入することにより、前記コレクタに対向する位置に第２導電型のベースを、前記カソードに対向する位置に第２導電型のアノードを、それぞれ互いに離隔させて形成する第４段階と、
前記第２導電型の前記ベース内に第１導電型のエミッタを形成する第５段階と、
前記第２導電型の前記コレクタが露出するまで前記第１導電型の半導体基板の裏面を研磨する第６段階とを有し、
前記アノードと前記カソードとにより内蔵ダイオードを形成することを特徴とする絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項５記載の絶縁ゲートバイポーラランジスタの製造方法において、
前記第１段階後に、第１導電型の前記エピタキシャル層より高不純物濃度の第１導電型の不純物層を形成する段階を有することを特徴とする絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項５または６記載の絶縁ゲートバイポーラトランジスタの製造方法において、
前記エミッタと前記アノードとを共通に接続するエミッタ・アノード電極を形成する段階と、
研磨された前記半導体基板の裏面に形成され、前記コレクタと前記カソードとを共通に接続するコレクタ・カソード電極を形成する段階とを有することを特徴とする絶縁ゲートバイポーラトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068649A KR970054363A (ko) | 1995-12-30 | 1995-12-30 | 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법 |
| KR1995P-68649 | 1995-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09191110A JPH09191110A (ja) | 1997-07-22 |
| JP3995219B2 true JP3995219B2 (ja) | 2007-10-24 |
Family
ID=19448162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33988096A Expired - Fee Related JP3995219B2 (ja) | 1995-12-30 | 1996-12-19 | ダイオードを内蔵した絶縁ゲートバイポーラトランジスタとその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5702961A (ja) |
| JP (1) | JP3995219B2 (ja) |
| KR (1) | KR970054363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101919421B1 (ko) * | 2012-08-16 | 2018-11-19 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
| JP4181322B2 (ja) * | 1999-08-19 | 2008-11-12 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 垂直方向に構造化された電力半導体モジュール |
| JP4054155B2 (ja) * | 2000-02-01 | 2008-02-27 | 三菱電機株式会社 | 半導体装置 |
| GB0003302D0 (en) * | 2000-02-15 | 2000-04-05 | Koninkl Philips Electronics Nv | Semiconductor devices |
| JP2002094046A (ja) | 2000-09-19 | 2002-03-29 | Mitsubishi Electric Corp | 半導体装置 |
| US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| DE10250575B4 (de) * | 2002-10-30 | 2010-04-15 | Infineon Technologies Ag | IGBT mit monolithisch integrierter antiparalleler Diode |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP4791704B2 (ja) * | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | 逆導通型半導体素子とその製造方法 |
| US6906356B1 (en) * | 2004-09-27 | 2005-06-14 | Rockwell Scientific Licensing, Llc | High voltage switch |
| JP4746927B2 (ja) * | 2005-07-01 | 2011-08-10 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP2007027432A (ja) | 2005-07-15 | 2007-02-01 | Sanken Electric Co Ltd | 半導体装置 |
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| US7633135B2 (en) * | 2007-07-22 | 2009-12-15 | Alpha & Omega Semiconductor, Ltd. | Bottom anode Schottky diode structure and method |
| JP2008042013A (ja) * | 2006-08-08 | 2008-02-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP5103830B2 (ja) * | 2006-08-28 | 2012-12-19 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| DE102008045410B4 (de) | 2007-09-05 | 2019-07-11 | Denso Corporation | Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode |
| US8633521B2 (en) * | 2007-09-26 | 2014-01-21 | Stmicroelectronics N.V. | Self-bootstrapping field effect diode structures and methods |
| US8643055B2 (en) * | 2007-09-26 | 2014-02-04 | Stmicroelectronics N.V. | Series current limiter device |
| US8148748B2 (en) * | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| WO2009042807A2 (en) * | 2007-09-26 | 2009-04-02 | Lakota Technologies, Inc. | Adjustable field effect rectifier |
| US8558275B2 (en) * | 2007-12-31 | 2013-10-15 | Alpha And Omega Semiconductor Ltd | Sawtooth electric field drift region structure for power semiconductor devices |
| JP5045733B2 (ja) | 2008-12-24 | 2012-10-10 | 株式会社デンソー | 半導体装置 |
| TWI402985B (zh) * | 2009-06-02 | 2013-07-21 | Anpec Electronics Corp | 絕緣閘雙極電晶體與二極體之整合結構及其製作方法 |
| US8058670B2 (en) * | 2009-06-04 | 2011-11-15 | Force—MOS Technology Corporation | Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up |
| JP2011023527A (ja) * | 2009-07-15 | 2011-02-03 | Toshiba Corp | 半導体装置 |
| TWI404205B (zh) * | 2009-10-06 | 2013-08-01 | Anpec Electronics Corp | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 |
| US8564097B2 (en) | 2010-04-15 | 2013-10-22 | Sinopower Semiconductor, Inc. | Reverse conducting IGBT |
| WO2011157814A2 (en) | 2010-06-17 | 2011-12-22 | Abb Technology Ag | Power semiconductor device |
| KR101275458B1 (ko) * | 2011-12-26 | 2013-06-17 | 삼성전기주식회사 | 반도체 소자 및 그 제조 방법 |
| CN103035691B (zh) * | 2012-03-12 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 逆导型igbt半导体器件及其制造方法 |
| US20130341673A1 (en) * | 2012-06-21 | 2013-12-26 | Infineon Technologies Ag | Reverse Conducting IGBT |
| US9214521B2 (en) * | 2012-06-21 | 2015-12-15 | Infineon Technologies Ag | Reverse conducting IGBT |
| US9362349B2 (en) * | 2012-06-21 | 2016-06-07 | Infineon Technologies Ag | Semiconductor device with charge carrier lifetime reduction means |
| KR101980197B1 (ko) | 2012-09-04 | 2019-05-20 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
| JP2014060362A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
| CN102916042B (zh) * | 2012-09-28 | 2015-02-11 | 江苏物联网研究发展中心 | 逆导igbt器件结构及制造方法 |
| CN103839992A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | 一种功率器件—ti-igbt的结构及其制备方法 |
| CN103871876A (zh) * | 2012-12-07 | 2014-06-18 | 中国科学院微电子研究所 | 逆导型igbt的制备方法 |
| JP6094392B2 (ja) * | 2013-06-11 | 2017-03-15 | 株式会社デンソー | 半導体装置 |
| CN104253154A (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种具有内置二极管的igbt及其制造方法 |
| CN104425256A (zh) * | 2013-08-30 | 2015-03-18 | 无锡华润上华半导体有限公司 | 一种反向导通场截止型绝缘栅双极型晶体管的制备方法 |
| CN104425252A (zh) * | 2013-08-30 | 2015-03-18 | 无锡华润上华半导体有限公司 | 反向导通场截止型绝缘栅双极型晶体管的制造方法 |
| CN104681431A (zh) * | 2013-12-03 | 2015-06-03 | 江苏中科物联网科技创业投资有限公司 | 半导体器件制作方法 |
| US9431525B2 (en) * | 2014-06-12 | 2016-08-30 | Cree, Inc. | IGBT with bidirectional conduction |
| DE102015208097B4 (de) * | 2015-04-30 | 2022-03-31 | Infineon Technologies Ag | Herstellen einer Halbleitervorrichtung durch Epitaxie |
| US20200105874A1 (en) * | 2018-10-01 | 2020-04-02 | Ipower Semiconductor | Back side dopant activation in field stop igbt |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811072A (en) * | 1982-09-24 | 1989-03-07 | Risberg Robert L | Semiconductor device |
| US4630092A (en) * | 1984-06-04 | 1986-12-16 | General Motors Corporation | Insulated gate-controlled thyristor |
| US4669177A (en) * | 1985-10-28 | 1987-06-02 | Texas Instruments Incorporated | Process for making a lateral bipolar transistor in a standard CSAG process |
| US4963502A (en) * | 1988-08-25 | 1990-10-16 | Texas Instruments, Incorporated | Method of making oxide-isolated source/drain transistor |
| US5006476A (en) * | 1988-09-07 | 1991-04-09 | North American Philips Corp., Signetics Division | Transistor manufacturing process using three-step base doping |
| EP0409010A1 (de) * | 1989-07-19 | 1991-01-23 | Asea Brown Boveri Ag | Abschaltbares Leistungshalbleiterbauelement |
| US5273917A (en) * | 1989-08-19 | 1993-12-28 | Fuji Electric Co., Ltd. | Method for manufacturing a conductivity modulation MOSFET |
| US4965710A (en) * | 1989-11-16 | 1990-10-23 | International Rectifier Corporation | Insulated gate bipolar transistor power module |
| JP2692765B2 (ja) * | 1989-12-22 | 1997-12-17 | 株式会社日立製作所 | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 |
| US5270230A (en) * | 1990-04-20 | 1993-12-14 | Fuji Electric Co., Ltd. | Method for making a conductivity modulation MOSFET |
| JPH0465878A (ja) * | 1990-07-06 | 1992-03-02 | Fuji Electric Co Ltd | 半導体装置 |
| US5141889A (en) * | 1990-11-30 | 1992-08-25 | Motorola, Inc. | Method of making enhanced insulated gate bipolar transistor |
| JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
| DE59107127D1 (de) * | 1991-04-11 | 1996-02-01 | Asea Brown Boveri | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement |
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US5155289A (en) * | 1991-07-01 | 1992-10-13 | General Atomics | High-voltage solid-state switching devices |
| JPH0548111A (ja) * | 1991-08-12 | 1993-02-26 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
| US5348896A (en) * | 1992-11-27 | 1994-09-20 | Winbond Electronic Corp. | Method for fabricating a BiCMOS device |
| JP3278496B2 (ja) * | 1993-06-14 | 2002-04-30 | 株式会社東芝 | 半導体装置およびその駆動方法 |
| JP3182262B2 (ja) * | 1993-07-12 | 2001-07-03 | 株式会社東芝 | 半導体装置 |
| JP3085037B2 (ja) * | 1993-08-18 | 2000-09-04 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5483087A (en) * | 1994-07-08 | 1996-01-09 | International Rectifier Corporation | Bidirectional thyristor with MOS turn-off capability with a single gate |
| KR0154304B1 (ko) * | 1995-10-06 | 1998-12-01 | 김광호 | Bicmos장치의 제조방법 |
-
1995
- 1995-12-30 KR KR1019950068649A patent/KR970054363A/ko not_active Application Discontinuation
-
1996
- 1996-08-08 US US08/695,168 patent/US5702961A/en not_active Expired - Lifetime
- 1996-12-19 JP JP33988096A patent/JP3995219B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-10 US US08/948,735 patent/US6051850A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101919421B1 (ko) * | 2012-08-16 | 2018-11-19 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6051850A (en) | 2000-04-18 |
| KR970054363A (ko) | 1997-07-31 |
| US5702961A (en) | 1997-12-30 |
| JPH09191110A (ja) | 1997-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3995219B2 (ja) | ダイオードを内蔵した絶縁ゲートバイポーラトランジスタとその製造方法 | |
| JP3727827B2 (ja) | 半導体装置 | |
| JP2002110978A (ja) | 電力用半導体素子 | |
| KR100883795B1 (ko) | 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법 | |
| JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
| KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP0233202A1 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| US6451645B1 (en) | Method for manufacturing semiconductor device with power semiconductor element and diode | |
| JP3653963B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000260778A (ja) | 半導体装置およびその製造方法 | |
| EP0062982B1 (en) | Isolated integrated circuit comprising a substrate electrode | |
| JPH11251585A (ja) | 半導体装置 | |
| JP2004335758A (ja) | ダイオード素子及びその製法 | |
| JP2003289145A (ja) | 横型パワーｍｏｓトランジスタおよびその製造方法 | |
| JP4857493B2 (ja) | 半導体装置の製造方法 | |
| JPH02172281A (ja) | 半導体装置 | |
| KR100275755B1 (ko) | 고전력 바이폴라트랜지스터 및 그 제조방법 | |
| KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| CN117238947A (zh) | 一种igbt元胞优化方法及igbt元胞结构 | |
| JP2523489B2 (ja) | 半導体装置 | |
| JPS6167959A (ja) | 半導体装置の製造方法 | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
| JPS62279674A (ja) | 半導体集積回路およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |