JP3960237B2 - Elディスプレイ駆動装置及び光プリンタのプリンタヘッド - Google Patents

Elディスプレイ駆動装置及び光プリンタのプリンタヘッド Download PDF

Info

Publication number
JP3960237B2
JP3960237B2 JP2003045856A JP2003045856A JP3960237B2 JP 3960237 B2 JP3960237 B2 JP 3960237B2 JP 2003045856 A JP2003045856 A JP 2003045856A JP 2003045856 A JP2003045856 A JP 2003045856A JP 3960237 B2 JP3960237 B2 JP 3960237B2
Authority
JP
Japan
Prior art keywords
voltage
scanning
data
circuit
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003045856A
Other languages
English (en)
Other versions
JP2004258103A (ja
Inventor
雅彦 長田
弘之 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003045856A priority Critical patent/JP3960237B2/ja
Publication of JP2004258103A publication Critical patent/JP2004258103A/ja
Application granted granted Critical
Publication of JP3960237B2 publication Critical patent/JP3960237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、無機EL素子を画素としてなるELディスプレイをオフセット駆動方式で駆動する駆動装置、及びその駆動装置を備えてEL素子を光源とする光プリンタのプリンタヘッドに関する。
【0002】
【従来の技術】
無機EL素子を用いたドットマトリクスタイプのELディスプレイは、通常、走査側(ロー)ドライバICとデータ側(カラム)ドライバICとを用いて駆動する。例えば、特許文献1には、片側にのみ絶縁膜を配置したMIS構造の薄膜EL素子の高輝度化を図るため、線順次操作方式において、1選択期間に正極性,負極性の電圧を連続して交互に印加する駆動方法が開示されている。
【0003】
現在、薄膜EL素子は、素子自体の高輝度化、高信頼性化を図るために絶縁膜を発光層の両側に配置した二重絶縁膜構造が主流となっている。しかしながら、特許文献1に開示されている技術を二重絶縁膜構造の薄膜EL素子に適用するには問題がある。即ち、当該薄膜EL素子を発光させるには±220V前後の交流電圧を印加する必要がある。ところが、走査側ドライバICの耐圧は約230V程度であるため、例えば特許文献2に開示されている技術を適用して電圧レベルを緩和する必要がある。
【0004】
特許文献2では、正電圧,負電圧を切替えて交互に出力する場合に、走査側ドライバICの基準電圧(VSS)を基準電圧切替え回路によって切替える。そして、EL素子を発光させる際に、走査側ドライバICは+220V,−170Vを出力し、データ側ドライバICは0V,50Vを出力する。斯様に構成することで、走査側ドライバICの耐圧を220−50=170(V)に緩和している。
【0005】
上記特許文献2の構成においては、走査側、データ側ドライバICの制御を行うコントローラ(制御回路)より出力される信号は常に0Vを基準電圧とする信号であり、基準電圧切替え回路によって基準電圧が切替えられる走査側ドライバICの基準電圧(VSS)とは一致しない。そのため、コントローラとドライバICとの間をフォトカプラによってアイソレーション(絶縁)することで、基準電圧が異なる場合でも制御信号の論理が正しく伝送されるようにしている。
【0006】
【特許文献1】
特開昭62−156696号公報
【0007】
【特許文献2】
特開平9−54566号公報
【0008】
【発明が解決しようとする課題】
しかしながら、フォトカプラのスイッチング時間は比較的遅く、高速タイプといえども0.7μ秒程度であり、高速でスイッチングさせることができない。特に、無機EL素子を高速駆動して発光させると共に高い輝度を得るためには、発光立下り時間が短いEL素子を走査側における1選択期間中に複数回発光させる必要がある(例えば、特願2002−72274参照)。そのような駆動方式を実現するためには、フォトカプラを用いてアイソレーションを図ることはできない。
【0009】
本発明は上記事情に鑑みてなされたものであり、その目的は、走査側駆動回路の基準電圧を切替えてELディスプレイを高速駆動する構成を、フォトカプラを用いずに実現可能とするELディスプレイ駆動装置、及びその駆動装置を備え、EL素子を光源とする光プリンタのプリンタヘッドを提供することにある。
【0010】
【課題を解決するための手段】
請求項1記載のELディスプレイ駆動装置によれば、制御回路は、走査側駆動回路より正極性の走査電圧を出力させる場合は、出力段に配置されるMOSFETのオンオフを切替える。即ち、高電圧電源側のFETをオンし、基準電圧側のFETをオフすることで、走査電極には正極性の電圧が出力される。その後、上記のオンオフパターンを逆にすれば走査電極は基準電圧レベルとなるだけで負極性の電圧は出力されない。そして、その状態から基準電圧切替え回路を構成するMOSFETのオンオフを切替えて、走査側駆動回路の基準電圧が負電位となるように切替える。すると、走査電極には走査側駆動回路より負極性の走査電圧が出力される。
【0011】
即ち、負極性の走査電圧を出力する場合は、走査側駆動回路のスイッチングを制御せず、基準電圧切替え回路のスイッチングを制御して出力するので、従来
構成のようにフォトカプラを使用してアイソレーションを図る必要がなくなる。従って、ELディスプレイを高速に且つ高輝度で発光させることが可能となる。
【0012】
請求項2記載のELディスプレイ駆動装置によれば、制御回路は、正極性の走査電圧を出力する場合は、基準電圧切替え回路のPチャネルMOSFETのみをオンして基準電圧電位をグランド電位にしている。そして、走査側駆動回路のPチャネルMOSFETのみをオンにする。すると、走査電極には、駆動電源の正側端子より走査電圧が印加される。
【0013】
一方、負極性の走査電圧を出力する場合は、走査側駆動回路のNチャネルMOSFETのみをオンして走査電極を基準電圧電位にしている状態から、基準電圧切替え回路のNチャネルMOSFETのみをオンにするように切替える。すると、駆動電源の正側端子がグランド電位となって基準電圧の電位は負の走査電圧となるので、走査電極には負極性の走査電圧が印加される。従って、簡単な構成で請求項1の作用効果を得ることができる。
【0014】
請求項3記載のELディスプレイ駆動装置によれば、走査側駆動回路の基準電圧が負電位となる場合、制御回路は走査側駆動回路に制御信号を出力する必要はないが、基準電位が低下したことで制御回路の出力端子からは過剰な電流が流れ出ようとする。そこで、その電流を逆方向接続されるダイオードによって阻止する。すると、そのままではバッファの入力端子側がハイインピーダンス状態となってしまうので、プルアップ抵抗と反転バッファを必要に応じて1個又は2個配置することでバッファの入力端子レベルを必要な電圧レベル(ハイ又はローレベル)に確定できる。従って、基準電圧が負電位となる期間における走査側駆動回路の制御信号の状態を固定することができる。
【0015】
請求項4記載のELディスプレイ駆動装置によれば、データ側駆動回路を、データ電圧を印加するためのロジックレベルを外部より入力される反転信号に応じて反転可能に構成する。従って、制御回路は、1選択期間にEL素子を複数回交流駆動するために、データ側駆動回路に対して反転データを、走査駆動回路の出力レベルを反転する度に全データ電極分送信する必要がなく、データの反転タイミングを与えるための反転信号だけを送信すれば良い。故に、制御をより簡単にすることができ、また、1選択期間の間に全データを転送すれば良いので、データの転送速度を低下させることも可能である。
【0016】
請求項5記載のELディスプレイ駆動装置によれば、データ側駆動回路は、発光対象のEL素子には、走査電圧が正極性であれば0Vを出力し、走査電圧が負極性であればデータ電圧を出力する。また、発光対象外のEL素子には、走査電圧が正極性であればデータ電圧を出力し、走査電圧が負極性であれば0Vを出力する。
【0017】
すると、走査電圧が正極性の場合、発光対象となるEL素子の両端には走査電圧に等しい合成電圧が印加される。一方、走査電圧が負極性の場合、発光対象となるEL素子の両端には大きさが(走査電圧+データ電圧)となる合成電圧が印加される。従って、正フィールドと負フィールドとで印加する合成電圧の大きさを非対称として印加電圧の差をより大きくすることができるので、EL素子の発光輝度を一層向上させることができる。
【0018】
請求項6記載のELディスプレイ駆動装置によれば、基準電圧切替え回路を構成するPチャネルMOSFETのゲートを、制御回路より出力される制御信号に対してコンデンサカップリングする。従って、ソースがグランドに接続されているPチャネルMOSFETのゲートを簡単な構成で負電位に設定してオンさせることができる。そして、前記FETを駆動するために遅延時間が存在する別のスイッチング素子等を必要としないので、FETのスイッチングをより高速に行なうことができる。
【0019】
請求項7記載のELディスプレイ駆動装置によれば、走査電極の配線抵抗rを、
V・exp(−t/(C・R))+V≦V0
を満たす抵抗値Rの値に基づいて設定する。
【0020】
即ち、EL素子は容量性負荷としての性質を有する。そして、電圧Vで充電され抵抗値Rの抵抗に接続されている容量Cを時間tだけ放電させた場合の電圧Vd(t)は上式の左辺第1項で表され、その電圧Vd(t)に電圧Vを加えたものがFETの耐圧V0以下であれば良い。そして、上式を解くと抵抗値Rが得られるので、その抵抗値Rと回路抵抗とに基づいて許容される配線抵抗rを決定すれば、走査側駆動回路の出力段を構成するFETが何れもOFFとなった場合に、EL素子の放電によって配線抵抗に発生する電圧が重畳されても、FETが耐圧を超えて破壊に至ることを確実に防止できる。
【0021】
請求項8記載の光プリンタのプリンタヘッドによれば、請求項1乃至7の何れかに記載の駆動装置によって駆動されるEL素子を光源とするので、高輝度で高速印字が可能な光プリンタを構成することができる。
【0022】
【発明の実施の形態】
(第1実施例)
以下、本発明をドットマトリクス型のELディスプレイに適用した場合の第1実施例について図1乃至図8を参照して説明する。先ず、無機EL素子1の構造について図8を参照して説明する。(a)はEL素子1の平面図,(b)は(a)のA−A断面を模式的に示す図である。EL素子1は、絶縁性基板であるガラス基板51に第1電極52(後述する走査電極)、第1絶縁層53、発光層54、第2絶縁層55、第2電極56(同データ電極)を順次積層して構成されており、第1電極52、第1絶縁層53、第2絶縁層55、第2電極56の内、少なくとも光取出し側(表示側)が透光性を有する材料によって構成されている。
【0023】
尚、EL素子1とは、上記構成の内、1つの第2電極56と第1電極52との間の発光部分を指す。また、実際には、図8に図示されているものよりも多数のEL素子1が存在している。
【0024】
例えば、第1電極52をITO(Indium Tin Oxide)膜、第1絶縁層53をAl層と酸化チタンTiO層とを交互に積層したAl/TiO積層構造膜(以下、ATO膜と称する)、発光層54をSrS:Ce膜、第2絶縁層55は第1絶縁層53と同様のATO膜、第2電極56をAl膜とする(尚、製造プロセスの詳細等については、特開2002−72274を参照)。
【0025】
図2は、EL素子1を用いて構成されるドットマトリクス型のELディスプレイ2と、その駆動装置3とを示すものである。駆動装置3は、コントローラ(制御回路)4、走査側ドライバIC(走査側駆動回路)5、データ側ドライバIC(データ側駆動回路)6、基準電圧切替え回路7で構成されている。
【0026】
走査側ドライバIC5は、ELディスプレイ2の走査電極8に走査電圧を出力し、データ側ドライバIC6は、データ電極9にデータ電圧を出力する。データ側ドライバIC6には、データ電圧を出力するために図示しない電源回路より50Vの駆動用電源が与えられている。
【0027】
コントローラ4は、ドライバIC5,6に制御信号を出力してELディスプレイ2に画像を表示させると共に基準電圧切替え回路7も制御する。基準電圧切替え回路7は、走査側ドライバIC5の基準電圧VSSと駆動電圧VDDの電位を切替え設定するように構成されている。
【0028】
また、コントローラ4と走査側ドライバIC5との間を接続する信号線には、逆方向接続されるダイオード10と反転バッファ(インバータ)11とが介挿されており、その反転バッファ11の入力端子は、プルアップ抵抗12によって5V(VCC)にプルアップされている。尚、反転バッファ11で反転させる必要がない信号については単なるバッファを接続するか、若しくは2個の反転バッファ11を直列に接続する。
【0029】
図3は、走査側ドライバIC5の出力段部分の電気的構成を1つの走査電極8について示すものである。走査側ドライバIC5の出力段は、ソースが夫々VDD、VSSに接続されるPチャネルMOSFET13、NチャネルMOSFET14で構成されている、両者のドレインは走査電極8に共通に接続されている。またFET13,14のゲートには、図示しない電極選択ロジック等を介してコントローラ4が出力するPC信号が与えられるようになっている。
【0030】
図4は、基準電圧切替え回路7の電気的構成を示すものである。基準電圧切替え回路7は、ソースが夫々GND(コントローラ4の回路グランド)に接続されるPチャネルMOSFET15、NチャネルMOSFET16で構成されている。そして、FET15のドレインは216Vの電源17の負極側に接続され、FET16のドレインは駆動電源17の正極側に接続されている。また、駆動電源17の正極は走査側ドライバIC5の電圧VDD側に接続され、同負極は基準電圧VSS側に接続されている。尚、駆動電源17の電圧は、走査電圧(選択電圧)相当の216Vである。
【0031】
FET15のゲートには、コントローラ4が出力する制御信号COMP-Pがインバータゲート18及びコンデンサ19を介して与えられ、FET16のゲートには、コントローラ4が出力する制御信号COMP-Nが直接与えられている。また、FET15のゲートとソースとの間には、抵抗20及びダイオード21が並列に接続されている。
【0032】
図5は、データ側ドライバIC6の電気的構成を示すものである。データ側ドライバIC6は、シフトレジスタ22、ラッチ23及びEXORゲート24で構成されている。シフトレジスタ22には、コントローラ4よりデータ信号DATAとクロック信号CLが与えられ、シフトレジスタ22はデータ信号DATAをシリアル/パラレル変換する。尚、データ信号DATAは、正フィールドの場合に発光させるEL素子1のデータ電極9についてはローレベル、発光させないEL素子1のデータ電極9についてはハイレベルとする。そして、シリ/パラ変換が完了した時点で、ラッチ23はストローブ信号STBの出力タイミングでデータをラッチする。
【0033】
ラッチ23のラッチ出力は、EXORゲート24の一方の端子に接続されており、他方の端子には、コントローラ4より出力される反転信号REVが与えられている。後述するように、駆動装置3は、1つの走査電極8を1回選択する期間内に、その走査電極8に接続されるEL素子1を複数回発光させる構成である。そして、そのためにコントローラ4よりデータ側ドライバIC6に与えられるデータ信号DATAは、最初の発光タイミング前に転送を終了し、以降フィールドが反転する場合は、反転信号REVの論理レベルに応じてデータ信号DATAのレベルを反転させる。
【0034】
即ち、反転信号REVのレベルは正フィールドでハイ、負フィールドでローに変化し、EXORゲート24の出力レベルは例えば以下のように変化する。
Figure 0003960237
そして、EXORゲート24の出力レベルがハイになると、図示しないドライバを介してデータ電極9は0Vになり、出力レベルがローになるとデータ電極9には50Vが印加される。
尚、走査側ドライバIC5における走査電極8の選択も図5と略同様のロジックで行なわれる。
【0035】
次に、本実施例の作用について図1,図6及び図7をも参照して説明する。図1は、各信号のタイミングチャートである。
(正フィールド)
コントローラ4は、基準電圧切替え回路7に出力する制御信号COMP-Pをハイ,COMP-Nをローにする(▲1▼)。すると、インバータゲート18の出力端子はローレベルになり、コンデンサカップリングされているFET15のゲートは瞬間的に−5Vになるので、FET15はオンする。一方、FET16はオフとなる。
【0036】
この場合、走査側ドライバIC5の基準電圧VSSはFET15を介してGNDに接続され、電源電圧VDDは216Vとなる。従って、走査側ドライバIC5の基準電圧VSSはコントローラ4のGNDに一致するので、コントローラ4は、走査側ドライバIC5にデータ信号D,クロック信号CLK,極性制御信号PCをそのまま伝送可能となる。
【0037】
そして、データ信号Dをハイにして(▲2▼)クロック信号CLKの立上がりでラッチさせることで走査電極8(1)を選択する(▲3▼)。この時点では、極性制御信号PCはローであるから(▲4▼)走査側ドライバIC5のFET15がオンになり、走査電極8(1)は基準電圧VSS=GNDレベルとなっている。尚、選択されないその他の走査電極8(2)〜8(N)は、FET14,15が何れもオフとなりハイインピーダンス状態となる。
【0038】
この状態から、極性制御信号PCがハイになると(▲5▼)、走査側ドライバIC5のFET14がオン,FET15がオフに切替わり、走査電極8(1)は高電圧VDD=216Vとなる。
【0039】
一方、データ側ドライバIC6は、前述した動作を、極性制御信号PCがハイになる時点▲5▼の以前に完了しており、発光対象のデータ電極9を0Vにすると共に、それ以外のデータ電極9を50Vにする。すると、発光対象のEL素子1の両端には合成電圧216Vが印加されて発光し、それ以外のEL素子1の両端には合成電圧(216−50=)166Vが印加される。
【0040】
それから、コントローラ4は、極性制御信号PCをローに戻す(▲6▼)。すると、時点▲4▼と同様に、FET14がオフ,FET15がオンに切替わり、走査電極8(1)は基準電圧VSSとなる。
【0041】
(負フィールド)
この場合、後述するように、走査側ドライバIC5の基準電圧VSSはコントローラ4のGNDに一致しなくなる。そのため、コントローラ4は、走査側ドライバIC5に対する制御信号を正フィールドの状態のまま保持しておき、基準電圧切替え回路7側の切り替え制御を行う。即ち、コントローラ4は、基準電圧切替え回路7に出力する制御信号COMP-Pをロー,COMP-Nをハイにする(▲7▼)。すると、FET15はオフ、FET16はオンとなる。
【0042】
この場合、走査側ドライバIC5の電源VDDはFET16を介してGNDに接続されるため、基準電圧VSSは−216Vとなる。ここで、図2を参照する。コントローラ4と走査側ドライバIC5との間にダイオード10、反転バッファ11及びプルアップ抵抗12が存在しない場合を想定すると、基準電圧VSSが負電圧に大きく低下した場合、コントローラ4の出力端子からは過剰な電流が流出して走査側ドライバIC5が破壊に至るおそれがある。
【0043】
そのような事態を防止するために、ダイオード10、反転バッファ11及びプルアップ抵抗12が配置されている。即ち、逆方向のダイオード10は、出力端子からの電流流出を素子し、プルアップ抵抗12は、反転バッファ11の入力端子をハイレベルに設定する。従って、反転バッファ11が出力する信号レベルはローに固定される。
【0044】
再び、図1を参照する。時点▲7▼において基準電圧VSSが−216V、即ち負極性の走査電圧に設定されたことで、走査電極8(1)には−216Vが印加される。また、データ側ドライバIC6より出力される信号レベルは、反転信号REVがローになることで反転する。その結果、発光対象のデータ電極9には50Vが印加され、それ以外のデータ電極9は0Vとなる。すると、発光対象のEL素子1の両端には合成電圧(−216−50=)−266Vが印加されて発光し、それ以外のEL素子1の両端には合成電圧−216Vが印加される。
【0045】
最後に、時点▲1▼と同様に、コントローラ4は、制御信号COMP-Pをハイ,COMP-Nをローにする(▲8▼)。すると、走査側ドライバIC5の基準電圧VSSはGNDに接続され、電源電圧VDDは216Vとなる。この時、−216Vに充電されているEL素子1は、走査側ドライバIC5のFET15の寄生ダイオードを介してグランドより充電されて、0Vになる。以上で、負フィールドの動作が終了する。
【0046】
コントローラ4は、1つの走査電極8(1)について、正,負フィールドを交互に繰り返し実行してEL素子1を連続的に発光させる。そして、所定回数の発光が終了すると、クロック信号CLKがハイに変化し、その立ち上がりで走査側の制御は走査電極8(2)に移行する。尚、選択されないその他の走査電極8(1)、8(3)〜8(N)は何れもハイインピーダンス状態となる。そして、走査電極8(2)について上記と同様の制御を行い、最後の走査電極8(N)について制御を終了すると、再び走査電極8(1)から同様の処理を繰り返す。
【0047】
尚、図6には、EL素子のQV特性を示す。QV特性は、EL素子に印加する合成電圧Vと、EL素子に蓄積された電荷Qとの関係を示すものである。
まず、EL素子に対して電圧が全く印加されていない状態を原点▲1▼とする。この状態から発光電圧216Vを印加すると、蓄積電荷量Qは▲2▼を経て状態▲3▼に至る。状態▲1▼−▲2▼間は、EL素子の発光層に伝導電流は流れず発光しない。そして、EL素子は状態▲2▼でクランプし(EL素子が容量的な特性から抵抗体的な特性に変化する)、状態▲2▼−▲3▼間では、EL素子の発光層に伝導電流が流れて発光する。この場合の伝導電流の大きさは、クランプ後の電荷量(移動電荷量)で大凡決まる。
【0048】
次に、状態▲3▼から電圧を0Vにすると状態▲4▼に遷移する。即ち、伝導電流が流れたことで分極電荷が発光層の両端に発生しており、EL素子は発光層が絶縁層に挟み込まれた二重絶縁膜構造のキャパシタンスをなしているから、発生した分極電荷は消滅せず、0Vに戻っても正電荷が残留している。それから、負側の発光電圧−266Vを印加すると、残留分極電荷の影響により状態▲5▼でクランプし、状態▲6▼に至る。状態▲4▼−▲5▼間では、EL素子の発光層に伝導電流が流れず発光しないが、状態▲5▼−▲6▼間では伝導電流が流れて発光する。
【0049】
そして、状態▲6▼から電圧を0Vにすると状態▲7▼に遷移する。この場合、負側の発光電圧を正側よりも大きくしたので、状態▲4▼よりも多い負電荷が残留する。そして、状態▲7▼から再び正の発光電圧216Vを印加すると、残留分極電荷の影響により状態▲8▼でクランプし、状態▲2▼を経て状態▲3▼に至る。
【0050】
以降は、上記の状態▲3▼より開始されるプロセスを繰り返す。このように、無機EL素子は、電圧が印加されると分極電荷が発生し、その影響によってQV特性が平行四辺形を描くように変化する。尚、これらの図では、右半分側が正フィールドに対応し、左半分側が負フィールドに対応する。
【0051】
即ち、本実施例では、正フィールド,負フィールドにおける発光電圧を非対称にしたことによって、移動電荷量を増加させることができ、EL素子をより高輝度で発光させている。例えば、±216Vのように発光電圧を対称にすると、移動電荷量は図6に示すようにΔqにしかならない。それに対して、本実施例の移動電荷量はΔQに大きく増加する。
【0052】
また、斯様に印加電圧が正負で非対称になるとしても、EL素子の発光輝度は、実効的には±(選択電圧+(データ電圧)/2)の交流電圧を印加した場合と同じになる(即ち、図6において太い破線で示す特性)。これは、一方の極性で電圧を印加してEL素子を発光させると素子の内部で分極電荷が発生し、その状態から逆極性で電圧を印加してEL素子を発光させる場合は、前記分極電荷と逆極性電界との差に応じて移動電荷が発生するためである。従って、見かけ上の印加電圧が正負で非対称であるとしても、分極電荷と逆極性電界との差に応じた移動電荷量は略対称に発生することになる。
【0053】
故に、本実施例では、負フィールドにおいて発光対象外のEL素子1に−216Vが印加され、最初の負フィールドだけは従来と同様に移動電荷量Δqに応じた輝度で発光する。しかし、その後の負フィールドについてはその前の正フィールドにおける印加電圧が166Vとなるため、移動電荷量は略ゼロとなって発光しなくなるので、実質的(積分的)な発光輝度は略ゼロとなる。
【0054】
ここで、走査電極8の配線抵抗rを適切に設定するための条件について、図7を参照して説明する。走査電圧(発光電圧)をV,走査側ドライバIC5を構成するFET13又は14の耐圧をV0,EL素子1の容量をC,EL素子1の放電時間をtとした場合に、走査電極8の配線抵抗rを、
V・exp(−t/(C・R))+V≦V0 ・・・(1)
を満たす抵抗値Rの値に基づいて設定すると良い。
【0055】
即ち、EL素子1は容量性負荷としての性質を有する。そして、電圧Vで充電され抵抗値Rの抵抗に接続されている容量Cを時間tだけ放電させた場合の電圧Vd(t)は(1)式の左辺第1項で表され、その電圧Vd(t)に電圧Vを加えたものがFET13,14の耐圧V0以下であれば良い。
【0056】
図7に示す等価回路で、より具体的に説明する。例えば、EL素子1を発光させた後、走査側ドライバIC5のFET13,14を何れもオフにすると、走査電極8の抵抗r及びその他の回路抵抗r’を介してEL素子1が放電しようとする。そして、その放電に伴ってFET13又は14に印加される電圧は、配線抵抗に応じた値となる。従って、R=r+r’とし、(1)式を解いて得られる抵抗値Rに基づいて許容される配線抵抗rを決定する。
【0057】
具体数値例として、V=216,V0=230、C=0.15n,t=0.32μとして(1)式を解く。尚、放電時間t=0.32μ(秒)は、充電電荷Qについての(2)式より算出する。但し、走査側ドライバICの出力電流Iは100m(A)とする。
Q=I×t=C・V ・・・(2)
この(2)式よりt=0.32μ(秒)が得られ、(1)式を計算すると、R≦800(Ω)が得られる。そして、その他の回路抵抗r’=390Ωであれば、
r≦800−390=410(Ω)
に設定すれば良い。
【0058】
以上のように本実施例によれば、ELディスプレイ2の駆動装置3において、走査側ドライバIC5より正極性の走査電圧を出力させる場合は、出力段に配置されるFET13,14のオンオフを切替え、負極性の走査電圧を出力させる場合は、基準電圧切替え回路7を構成するFET15,16のオンオフを切替えて、走査側ドライバIC5の基準電圧を負電位に設定した。
【0059】
具体的には、コントローラ4は、正極性の選択電圧を出力する場合は、基準電圧切替え回路7のFET15のみをオンして基準電圧VSSの電位をグランド電位とし、走査側ドライバIC5のFET13のみをオンにする。また、負極性の選択電圧を出力する場合は、走査側ドライバIC5のFET14のみをオンして走査電極を基準電圧VSSの電位にしている状態から、基準電圧切替え回路7のFET16のみをオンにするように切替える。従って、従来構成のようにフォトカプラを使用してアイソレーションを図る必要がなくなり、ELディスプレイ2を高速に且つ高輝度で発光させることが可能となる。
【0060】
そして、コントローラ4と走査側ドライバIC5の間に接続される信号線に、ダイオード10、反転バッファ11及びプルアップ抵抗12を配置したので、走査側ドライバIC5の基準電圧VSSが負電位となる場合でも、走査側ドライバIC5の制御信号の状態を固定することができる。
【0061】
また、データ側ドライバIC6は、データ電圧を印加するためのロジックレベルをコントローラ4より与えられる反転信号REVに応じて反転可能としたので、1選択期間にEL素子1を複数回交流駆動するために、コントローラ4よりデータ側ドライバIC6に対して反転データ全データ電極分送信する必要がなくなる。従って、制御をより簡単にすることができ、また、データの転送速度を低下させることも可能である。
【0062】
そして、データ側ドライバIC6は、走査電圧が正極性の場合は0Vを出力し、走査電圧が負極性の場合はデータ電圧50Vを出力する。すると、EL素子1の両端には走査電圧に等しい合成電圧が印加される。一方、走査電圧が負極性の場合、EL素子1の両端には大きさが(走査電圧+データ電圧)となる合成電圧が印加されるので、正フィールドと負フィールドとで印加する合成電圧の大きさが非対称となり印加電圧の差をより大きくすることができるので、EL素子1の発光輝度を一層向上させることができる。
【0063】
更に、基準電圧切替え回路7を構成するPチャネルFET15のゲートを、コントローラ4より出力される制御信号に対してコンデンサ19でカップリングしたので、ソースがグランドに接続されているPチャネルFET15のゲートを簡単な構成で負電位に設定してオンさせることができる。そして、FET15を駆動するために別のスイッチング素子等を必要としないので、FET15のスイッチングをより高速に行なうことができる。
【0064】
また、走査電極の配線抵抗rを、(1)式を満たす抵抗値Rの値に基づいて設定するので、走査側ドライバIC5の出力段を構成するFET13,14が何れもOFFとなった場合に、EL素子1の放電によって配線抵抗に発生する電圧も重畳されることでFET13又は14が破壊に至ることを確実に防止できる。
【0065】
(第2実施例)
図9及び図10は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第2実施例では、図9に示すように、データ側ドライバIC6に代わるデータ側ドライバIC(データ側駆動回路)25は、EXORゲート24が削除されている。そして、データ側ドライバIC25のラッチ23からの出力データは、図示しないドライバを介してデータ電極9に出力されるようになっている。
【0066】
従って、コントローラ4は反転信号REVを出力せず、それに代えて、データ信号DATAとストローブ信号STBとを正,負の各フィールドが切替わる毎に出力するようになっている(図10参照)。
以上のように構成される第2実施例による場合も、第1実施例と略同様の効果が得られる。
【0067】
(第3実施例)
図11乃至図14は、本発明を光プリンタのプリンタヘッドに適用した場合の第3実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。図11は、光プリンタの要部構造を概略的に示すものである。
【0068】
感光ドラム31は、図11中時計回り方向に回転し、先ず、帯電部32によって表面に負電荷の帯電が行われる。続いて、図12に示すEL素子アレイ33及びセルフォックレンズ34により、印刷画像データに応じた露光が行われる。EL素子アレイ33とセルフォックレンズ34とを組み合わせたものがプリンタヘッド60となる。感光ドラム31の露光が行われた部分は電位が上昇して静電潜像が形成される。次に、現像部35において帯電している部分にトナーが付着されてトナー像が形成される。
【0069】
感光ドラム31の表面に形成されたトナー像は、転写部36において用紙37に転写され、転写された像は定着部38において用紙37に定着される。その後、感光ドラム31は除電部39において除電され、更に、クリーニング部40においてトナーのクリーニングが行われる。
【0070】
図12は、プリンタヘッド60及び感光ドラム31を中心として示す斜視図である。EL素子アレイ33はライン状をなす光源として構成されており、セルフォックレンズ34はマイクロレンズアレイとして構成されている。EL素子アレイ33が発した光は、セルフォックレンズ34により集光されて感光ドラム31の表面に投光されるようになっている。
【0071】
図13は、第1実施例におけるEL素子1を用いて構成したEL素子アレイ33を示すものである。ガラス基板51は、EL素子アレイ33の基板を兼用するように構成されている。また、第1電極52(走査電極は、光プリンタの光源としてはEL素子1をライン状に多数配列すれば良いので、第1電極52は1本のみ形成されている。
【0072】
ガラス基板51には、その他、制御回路42、走査側ドライバIC(走査側駆動回路)43、データ側ドライバIC(データ側駆動回路)44、光プリンタ本体側の制御回路と電気的に接続を行うための外部接続端子45などが搭載されている。そして、制御回路42により、第1実施例のコントローラ4と同様の駆動方式によってEL素子1を発光させる。
【0073】
また、図14は、EL素子に印加する電圧のレベルとパルス数とを変化させた場合における、EL素子の光パワーの相対強度を示すものである。即ち、印加電圧パルス数が多くなるほど、光パワーの相対強度は上昇する傾向を示している。
【0074】
ここで、ドライバIC43,44を共に高耐圧化するにはコストがかかるため、構造上、高耐圧化が比較的容易な走査側ドライバIC43の耐圧は約230V,データ側ドライバIC44の耐圧は約55V程度としている。そして、従来は、例えば正の選択電圧を216V,負の選択電圧を−166Vとし、データ電圧を0V、55Vとすることで、第1実施例で述べたように、EL素子を発光させる合成電圧が±216Vで対称となるように設定していた。
【0075】
これに対して、本実施例では、走査側の選択電圧を±216Vとして非対称に発光駆動することで、ドライバIC43,44の耐圧は従来通りとしたままで、EL素子の発光輝度を向上させることが可能となっている。
【0076】
尚、図14に示すように、EL素子が実質的に発光を開始する電圧は、上記選択電圧よりもかなり低いレベルにある。しかし、プリンタヘッドとして使用する場合には、感光ドラム31に潜像を形成する印字ON、潜像を形成しない印字OFFの状態が明確に区別されるような発光パワーによるコントラスト(例えば輝度比が10:1)を得ることができれば良い。従って、その条件を満たせば、印字OFFの状態においてEL素子が発光しているとしても何等問題はない。
【0077】
以上のように第3実施例によれば、第1実施例の駆動装置3と同様の駆動装置を備え、その駆動装置で駆動されるEL素子1を光源とするプリンタヘッド60を構成したので、高速印字が可能な光プリンタを構成することができる。
【0078】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
選択電圧やデータ電圧は、個別の設計や許容されるドライバICの耐圧などに応じて適宜設定すれば良い。
必ずしも非対称駆動を行なうものに限らず、負フィールドにおいて発光対象のEL素子2のデータ電圧を0Vにすることで±216Vで対称駆動するように構成しても良い。
PチャネルFET15のゲートを駆動する構成は、コンデンサカップリングに限ることなく、駆動用のスイッチング素子を別途配置して駆動するように構成しても良い。
第3実施例において、走査電極の構造を特願2002−259948で提案されているようにEL素子の配列方向に沿って分割して配置しても良い。
【図面の簡単な説明】
【図1】 本発明をドットマトリクス型のELディスプレイに適用した場合の第1実施例であり、各制御信号のタイミングチャート
【図2】 EL素子を用いて構成されるドットマトリクス型のELディスプレイと、その駆動装置とを示す図
【図3】 走査側ドライバICの出力段部分の電気的構成を1つの走査電極について示す図
【図4】 基準電圧切替え回路の電気的構成を示す図
【図5】 データ側ドライバICの電気的構成を示す図
【図6】 EL素子のQV特性を示す図
【図7】 配線抵抗rを求める計算を説明するための等価回路図
【図8】 無機EL素子の構造を示す(a)平面図,(b)は(a)のA−A断面を模式的に示す図
【図9】 本発明の第2実施例を示す図5相当図
【図10】 図1相当図
【図11】 本発明を光プリンタのプリンタヘッドに適用した場合の第3実施例であり、光プリンタの要部構造を概略的に示す図
【図12】 感光ドラム及びプリンタヘッドを示す斜視図
【図13】 プリンタヘッドを構成するEL素子アレイを示す図
【図14】 EL素子に印加する電圧レベルとパルス数とを変化させた場合の、EL素子の光パワーの相対強度を示す図
【符号の説明】
1はEL素子、2はELディスプレイ、3は駆動装置、4はコントローラ(制御回路)4、5は走査側ドライバIC(走査側駆動回路)、6はデータ側ドライバIC(データ側駆動回路)、7は基準電圧切替え回路、8は走査電極、9はデータ電極、10はダイオード、11は反転バッファ(バッファ)、12はプルアップ抵抗、13はPチャネルMOSFET、14はNチャネルMOSFET、15はPチャネルMOSFET、16はNチャネルMOSFET、25はデータ側ドライバIC(データ側駆動回路)、33はEL素子アレイ、43は走査側ドライバIC(走査側駆動回路)、44はデータ側ドライバIC(データ側駆動回路)、60はプリンタヘッドを示す。

Claims (8)

  1. 走査電極とデータ電極との交点に形成される無機EL素子を画素としてなるELディスプレイを駆動するもので、
    走査電圧を前記走査電極に印加可能に構成される走査側駆動回路と、
    前記走査駆動回路の基準となる電圧を切替えて出力する基準電圧切替え回路と、
    データ電圧を前記データ電極に印加するデータ側駆動回路と、
    前記走査側及びデータ側駆動回路並びに前記基準電圧切替え回路に制御信号を出力する制御回路と備え、
    前記走査電圧と前記データ電圧との合成電圧の極性を交互に反転させながら線順次走査方式により各画素に印加し、
    走査側における1回の選択期間に前記EL素子を複数回発光させるように駆動するELディスプレイ駆動装置において、
    前記走査側駆動回路の出力段は、高電圧電源側と基準電圧側との間にトーテムポール接続されたPチャネル及びNチャネルMOSFETで構成され、
    前記基準電圧切替え回路は、夫々の一端側がグランドに接続され、他端側が基準電圧側と高電圧電源側との各一方に接続されるPチャネル及びNチャネルMOSFETで構成され、
    前記制御回路は、
    前記走査側駆動回路より正極性の走査電圧を出力させる場合は、前記出力段に配置されるMOSFETのオンオフを切替え、
    前記走査側駆動回路より負極性の走査電圧を出力させる場合は、前記基準電圧切替え回路を構成するMOSFETのオンオフを切替えるように構成されることを特徴とするELディスプレイ駆動装置。
  2. 前記基準電圧切替え回路は、前記走査側駆動回路の高電圧電源と基準電圧との間に接続され、前記走査電圧相当の電源電圧を有する駆動電源を備え、
    前記制御回路は、
    前記走査側駆動回路について、正極性の走査電圧を出力するタイミングでPチャネルMOSFETのみをオンにすると共に、その他の場合はNチャネルMOSFETのみをオンにし、
    前記基準電圧切替え回路について、負極性の走査電圧を出力するタイミングでNチャネルMOSFETのみをオンにすると共に、その他の場合はPチャネルMOSFETのみをオンにすることを特徴とする請求項1記載のELディスプレイ駆動装置。
  3. 前記走査側駆動回路と前記制御回路との間に配置されるバッファと、
    前記制御回路と前記バッファとの間に逆方向接続されるダイオードと、
    前記バッファの入力端子側をプルアップするプルアップ抵抗とを備えたことを特徴とする請求項1又は2記載のELディスプレイ駆動装置。
  4. 前記データ側駆動回路は、前記データ電極にデータ電圧を印加するためのロジックレベルを保持可能に構成されると共に、前記ロジックレベルを、外部より入力される反転信号に応じて反転可能に構成されていることを特徴とする請求項1乃至3の何れかに記載のELディスプレイ駆動装置。
  5. 前記走査側駆動回路は、絶対値が等しい両極性の走査電圧を出力するように構成され、
    前記データ側駆動回路は、EL素子を発光させる場合は、前記走査電圧が正極性の場合は0Vを出力し、前記走査電圧が負極性の場合はデータ電圧を出力するように構成され、EL素子を発光させない場合は、前記走査電圧が正極性の場合はデータ電圧を出力し、前記走査電圧が負極性の場合は0Vを出力することを特徴とする請求項1乃至4の何れかに記載のELディスプレイ駆動装置。
  6. 前記基準電圧切替え回路を構成するPチャネルMOSFETのゲートは、前記制御回路より出力される制御信号に対してコンデンサカップリングされていることを特徴とする請求項1乃至5の何れかに記載のELディスプレイ駆動装置。
  7. 前記走査電圧をV,前記走査側駆動回路の耐圧をV0,前記EL素子の容量をC,EL素子の放電時間をtとすると、走査電極の配線抵抗rを、
    V・exp(−t/(C・R))+V≦V0
    を満たす抵抗値Rの値に基づいて設定することを特徴とする請求項1乃至6の何れかに記載のELディスプレイ駆動装置。
  8. 請求項1乃至7の何れかに記載の駆動装置を備え、その駆動装置によって駆動されるEL素子を光源とすることを特徴とする光プリンタのプリンタヘッド。
JP2003045856A 2003-02-24 2003-02-24 Elディスプレイ駆動装置及び光プリンタのプリンタヘッド Expired - Fee Related JP3960237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003045856A JP3960237B2 (ja) 2003-02-24 2003-02-24 Elディスプレイ駆動装置及び光プリンタのプリンタヘッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003045856A JP3960237B2 (ja) 2003-02-24 2003-02-24 Elディスプレイ駆動装置及び光プリンタのプリンタヘッド

Publications (2)

Publication Number Publication Date
JP2004258103A JP2004258103A (ja) 2004-09-16
JP3960237B2 true JP3960237B2 (ja) 2007-08-15

Family

ID=33112564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003045856A Expired - Fee Related JP3960237B2 (ja) 2003-02-24 2003-02-24 Elディスプレイ駆動装置及び光プリンタのプリンタヘッド

Country Status (1)

Country Link
JP (1) JP3960237B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736119B2 (ja) * 2005-09-30 2011-07-27 株式会社デンソー 表示装置用駆動回路
JP5276812B2 (ja) * 2007-08-24 2013-08-28 新日本無線株式会社 液晶表示装置の駆動回路
CN113325640B (zh) * 2018-06-29 2022-12-30 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
JP7316034B2 (ja) * 2018-11-14 2023-07-27 ローム株式会社 ドライバ回路

Also Published As

Publication number Publication date
JP2004258103A (ja) 2004-09-16

Similar Documents

Publication Publication Date Title
US8379790B2 (en) Shift register circuit
US6686899B2 (en) Display device having an improved voltage level converter circuit
JP4943630B2 (ja) 表示装置の駆動装置
US7372300B2 (en) Shift register and image display apparatus containing the same
KR101114892B1 (ko) 보정 회로를 구비한 디지털 회로 및 그것을 갖는 전자기기
JP5473686B2 (ja) 走査線駆動回路
TWI399729B (zh) 掃描信號線驅動電路、顯示裝置及其驅動方法
US7956854B2 (en) Display apparatus, data line driver, and display panel driving method
JP5568510B2 (ja) 半導体装置及びアクティブマトリクス型表示装置
US20100085294A1 (en) Shift register, display and method for driving shift register
TWI278805B (en) Display panel drive circuit and plasma display
TW200532615A (en) Liquid crystal display
US7573456B2 (en) Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device
TWI232426B (en) Circuitry and method for displaying of a monitor
JP3960237B2 (ja) Elディスプレイ駆動装置及び光プリンタのプリンタヘッド
TWI313445B (en) Electro-optical device and electronic apparatus
JP2007268895A (ja) 光書込みヘッド
JP2014186116A (ja) 表示装置
JPH0695073A (ja) 液晶表示装置
JP3975669B2 (ja) 発光素子アレイ駆動装置
JP2005189680A (ja) バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置
JP2962338B2 (ja) 液晶表示装置の駆動方法を実現するデータ出力回路
JP2000307415A (ja) 論理回路及び画像表示装置
JP4513493B2 (ja) プリンタヘッド、及びこれを備えた画像形成装置、並びにプリンタヘッド用駆動回路
JP2008076960A (ja) 電源回路及び液晶駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees