JP3975669B2 - 発光素子アレイ駆動装置 - Google Patents
発光素子アレイ駆動装置 Download PDFInfo
- Publication number
- JP3975669B2 JP3975669B2 JP2000335116A JP2000335116A JP3975669B2 JP 3975669 B2 JP3975669 B2 JP 3975669B2 JP 2000335116 A JP2000335116 A JP 2000335116A JP 2000335116 A JP2000335116 A JP 2000335116A JP 3975669 B2 JP3975669 B2 JP 3975669B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- turned
- switch
- signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は発光素子アレイ駆動装置に係り、特に、複写機やプリンタ等の画像形成装置の印字ヘッドに使用される自己走査型の発光素子アレイを駆動する発光素子アレイ駆動装置に関する。
【０００２】
【従来の技術】
プリンタや複写機やファクシミリ等の印字ヘッドとして、ＬＥＤを光源に用いたＬＥＤプリントヘッド（ＬＰＨ：LED Print Head）が用いられている。
【０００３】
近年、ＬＰＨに自己走査型ＬＥＤ（ＳＬＥＤ：Self-scanning LED）を適用したものが提案されている（特開平２−２６３６６８号公報参照）。ＳＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用し、このサイリスタ構造の適用により、前記スイッチ部を発光点と同一のチップ上に配置することが可能な発光光源アレイである。
【０００４】
このＳＬＥＤは、スイッチのオン・オフタイミングを二本の信号線によって、選択的に発光させることができるため、データ線を共通化することができ、配線が簡素化できる。
【０００５】
ここで、図９に示されたサイリスタ９０の等価回路を用いてサイリスタの基本的な動作を説明する。サイリスタ９０がオフのとき、トリガＶｓをハイレベルとすると、電流Ｉｔｒが点Ｐへ流れ、同時に点ＰからトランジスタＱ２のベースへ電流Ｉｂ２が流れる（Ｉｔｒ≒Ｉｂ２）。これにより、トランジスタＱ２がオンし、このトラジスタＱ２のコレクタ電流が流れる。すなわち、トランジスタＱ１のベース電流Ｉｂ１が流れることになり、トランジスタＱ１もオンとなる。
【０００６】
トランジスタＱ１がオンとなると、トランジスタＱ１のコレクタ電流ＩＣ１が流れ、点Ｐの電圧が上昇し、電流Ｉｔｒが流れなくなる。しかし、トランジスタＱ１のコレクタ電流Ｉｃ１がトランジスタＱ２のベースへ流れるため（電流Ｉｂ２）、トランジスタＱ２はオン状態が維持される。
【０００７】
これにより、トリガＶｓがローレベルとなっても、トランジスタＱ１及びトランジスタＱ２はオン状態を維持する。
【０００８】
なお、サイリスタ９０をオフするには、トランジスタＱ１がオンでも、トランジスタＱ２にベース電流が流れないようにする。すなわち、サイリスタ９０の自己保持状態のとき、電圧ＶＥＥを５Ｖにすると、点Ｐの電圧がハイインピーダンスとなり、寄生容量に貯まった電荷が高抵抗Ｒを通じて放電され、この結果トランジスタＱ１及びトランジスタＱ２はオフとなる。
【０００９】
このようなサイリスタを用いたＳＬＥＤ１０及び該ＳＬＥＤ１０を駆動するための駆動装置１１の一例を図１０に示した。
【００１０】
図１０に示すように、ＳＬＥＤ１０は、ｎ個のサイリスタＳ１〜Ｓｎを備えており、各サイリスタのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶDD（一例として５Ｖ）が供給される。また、奇数番目のサイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は、抵抗Ｒ１を介してＰチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１とで構成された出力回路２１の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１及びＮチャネル型のＭＯＳトランジスタＮ１のドレインに接続されている。
【００１１】
偶数番目のサイリスタのカソード端子Ｋ２，Ｋ４，…は、抵抗Ｒ２を介してＰチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１とで構成された出力回路２２の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２及びＮチャネル型のＭＯＳトランジスタＮ２のドレインに接続されている。
【００１２】
出力回路２１の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１及びＮチャネル型のＭＯＳトランジスタＮ１のゲートには、図示しない信号発生回路から転送クロックＣＫ１’が入力される。出力回路２１は、入力された転送クロックＣＫ１’を反転して図１１（Ｂ）に示すような転送クロックＣＫ１を出力する。
【００１３】
同様に、出力回路２２の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２及びＮチャネル型のＭＯＳトランジスタＮ２のゲートには、図示しない信号発生回路から転送クロックＣＫ２’が入力される。出力回路２２は、入力された転送クロックＣＫ２’を反転して図１１（Ｃ）に示すような転送クロックＣＫ２を出力する。
【００１４】
一方、各サイリスタのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗１４を介して電源ライン１６に各々接続されている。電源ライン１６には電源電圧ＶGAが供給される。
【００１５】
また、各サイリスタのゲート端子Ｇ１〜Ｇｎには、各サイリスタに対応して設けられた発光ダイオードＬ１〜Ｌｎのアノード端子が各々接続されると共に、各サイリスタのゲート端子Ｇ１〜Ｇn-1には、ダイオードＣＲ１〜ＣＲn-1のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲn-1のカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲn-1は直列接続されている。
【００１６】
ダイオードＣＲ１のアノード端子は抵抗１８を介して図示しない信号発生回路に接続されている。図示しない信号発生回路は、転送の開始を指示するための図１１（Ａ）に示すようなスタート信号ＣＫＳを出力する。
【００１７】
発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗Ｒ３を介して出力回路２３の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３及びＮチャネル型のＭＯＳトランジスタＮ３のドレインに接続されている。出力回路２３の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３及びＮチャネル型のＭＯＳトランジスタＮ３のゲートには、図示しない信号発生回路から点灯信号ＩＤ’が入力される。出力回路２３は、入力された点灯信号ＩＤ’を反転して図１１（Ｄ）に示すような点灯信号ＩＤを出力する。
【００１８】
なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰ又はＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００１９】
次に、このようなＳＬＥＤ１０の動作について図１１に示すタイミングチャートを参照して説明する。なお、以下ではサイリスタが４個（ｎ＝４）の場合を例に説明する。
【００２０】
まず、動作の開始を指示する場合、図示しない信号発生回路から図１１（Ａ）に示すようにスタート信号ＣＫＳがハイレベルになる。すなわち、サイリスタＳ１のゲート端子Ｇ１にハイレベルが入力される。このように、スタート信号ＣＫＳがハイレベルの時に、図１１（Ｂ）に示すように出力回路２１から出力された転送クロックＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。
【００２１】
すなわち、スタート信号ＣＫＳがハイレベルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを一例として約１．５Ｖとした場合、図１１（Ｇ）に示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対する電位）は約５Ｖ、約３．５Ｖ、約２．０Ｖ、約０．５Ｖとなり、転送クロックＣＫ１が供給される奇数番目のサイリスタＳ１，Ｓ３のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき図１１（Ｃ）に示すように転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２，Ｓ４のカソード端子Ｋ２，Ｋ４の電位Φ２は図１１（Ｆ）に示すように約５Ｖと高いままなのでサイリスタＳ２，Ｓ４はオフのままである。さらに、点灯信号ＩＤは図１１（Ｄ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
【００２２】
そして、点灯信号ＩＤが図１１（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００２３】
次に、サイリスタＳ１がオンの時に、図１１（Ｃ）に示すように転送クロックＣＫ２がローレベルになり、点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２が供給される偶数番目のサイリスタＳ２，Ｓ４のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ２がターンオンすると共に、発光ダイオードＬ１が非点灯になる。
【００２４】
そして、図１１（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、図１１（Ｇ）に示すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下すると共に、ゲート端子Ｇ２の電位は約１．５Ｖ上昇して約５Ｖとなる。また、これに伴ってゲート端子Ｇ３，Ｇ４の電位も約１．５Ｖ上昇する。
【００２５】
次に、点灯信号ＩＤが図１１（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
【００２６】
同様に、サイリスタＳ２がオンの時に、図１１（Ｂ）に示すように転送クロックＣＫ１が再びローレベルになり、点灯信号ＩＤがハイレベルになると、サイリスタＳ３がターンオンすると共に、発光ダイオードＬ２が非点灯になる。
【００２７】
そして、図１１（Ｃ）に示すように転送クロックＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００２８】
このように、転送クロックＣＫ１、ＣＫ２が共にローレベルになる重なり期間（図１１に示すｔLの期間）を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタＳ１〜Ｓ４を順次オンさせると共に、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００２９】
【発明が解決しようとする課題】
ところで、近年、ＬＳＩ等の微細化が進み、これに伴ってＬＳＩ電源の低電圧化が進んでいる。ＬＳＩ電源を低電圧化することにより低消費電力化、低ノイズ化が可能となる。
【００３０】
しかしながら、上記従来技術のように、電源電圧ＶDDを例えば約５Ｖとしていたものを約３．３Ｖに低電圧化しようとした場合、サイリスタのバンドギャップによりサイリスタを順次オンさせていくのが困難となる。すなわち、電源電圧ＶDDを約３．３Ｖとした場合、例えばサイリスタＳ１がオンの状態では、ゲート端子Ｇ２の電位は約１．８Ｖ（電源電圧３．３Ｖ−バンドギャップ１．５Ｖ）程度となり、この状態で転送クロックＣＫ２をローレベルにすると、偶数番目のサイリスタのカソード端子の電位Φ２は約０．３Ｖ（Ｇ２の電位１．８Ｖ−バンドギャップ１．５Ｖ）程度となってしまうため、出力回路２２側へ電流を流せない。すなわち、サイリスタに電流を流すことができず、サイリスタをオンさせることが困難となる。サイリスタのターンオン時間は、サイリスタに流す電流に比例するため、この状態では前記重なり期間ｔLでサイリスタを安定的に動作させることが困難となる。
【００３１】
また、高速でサイリスタを順次オンさせようとする場合、抵抗Ｒ１，Ｒ２の抵抗値を非常に小さくする方法が考えられるが、例えばサイリスタＳ２がオンすると、ゲート端子Ｇ２の電位、カソード端子の電位Φ２の電位が約１．５Ｖ上昇するため、発光エネルギーに寄与しない大電流がサイリスタに流れ、発熱などによる動作の信頼性が低下したり、消費電力が増大する、という問題があった。
【００３２】
本発明は上記問題点を解消するためになされたもので、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することを目的とする。
【００３３】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、複数の発光素子と、
前記複数の発光素子に対応して設けられ、電力を入力するための入力端、電力を出力するための出力端、及び前記発光素子のアノード端子に接続されると共に入力された電力を前記出力端から出力させるための制御信号を入力するための制御端を備え、かつ前記制御端に制御信号が入力されることによりオン状態を保持し、前記複数の発光素子を各々点灯可能状態にする複数のスイッチ素子と、を備え、前記複数のスイッチ素子の前記制御端に前記制御信号が順次入力される発光素子アレイの駆動装置において、前記複数のスイッチ素子の出力端の電位を、前記スイッチ素子をオンさせるための電位とオフさせるための電位とに交互に切り替えるための駆動信号を発生して前記出力端へ出力する駆動信号発生手段と、前記スイッチ素子がターンオンする期間は前記駆動信号の信号レベルを前記スイッチ素子を確実にターンオンさせることができる信号レベルに変更する信号レベル変更手段と、前記複数の発光素子のカソード端子に各々接続され、前記複数の発光素子を点灯させるための点灯信号を出力する点灯信号発生手段と、を備えたことを特徴とする。
【００３４】
発光素子アレイは、複数のＬＥＤ等の発光素子と、複数の発光素子に対応して設けられた複数のスイッチ素子を備えている。このスイッチ素子がオンすることにより、対応する発光素子が点灯可能な状態となる。
【００３５】
スイッチ素子は、電力を入力するための入力端、電力を出力するための出力端、及び発光素子のアノード端子に接続されると共に入力された電力を出力端から出力させるための制御信号を入力するための制御端を備えている。入力端には、所定の電力が供給される。
【００３６】
スイッチ素子は、制御端に制御信号が入力されることによりオン状態を保持する。すなわち、例えば制御端にハイレベルの信号が入力されることによりスイッチ素子がオンして入力端から出力端に電力が出力され、その後制御端がローレベルとなってもスイッチ素子はオフせず、オン状態が保持される。このオン状態は、例えば出力端を入力端と同電位とすることで解除することができる。このようなスイッチ素子としては例えばサイリスタがある。
【００３７】
このようにオン状態を保持することができるスイッチ素子を用いてスイッチ素子を順次オンさせることにより発光素子を自己走査させることができる。
【００３８】
このような自己走査型の発光素子アレイを駆動するため、駆動信号発生手段は、複数のスイッチ素子の出力端の電位を、前記スイッチ素子をオンさせるための電位とオフさせるための電位とに交互に切り替えるための駆動信号を発生して前記出力端へ出力する。すなわち、駆動信号の信号レベルを所定時間毎に切り替えることにより複数のスイッチ素子の出力端の電位を切り替える。これにより、複数のスイッチ素子の制御端と出力端との間に電位差が順次発生し、複数のスイッチ素子を順次オンさせることができる。
【００３９】
ところで、例えばサイリスタのようなスイッチ素子では、入力端と出力端との間、制御端と出力端との間には所定の電位差（バンドギャップ）が存在する。このため、入力端に入力される電力が低電力の場合、制御端と出力端との間に十分な電位差を発生させることができず、スイッチ素子を安定してターンオンさせることができない場合がある。
【００４０】
そこで、信号レベル変更手段は、スイッチ素子がターンオンする期間は駆動信号の信号レベルをスイッチ素子が確実にターンオンさせることができる信号レベルに変更する。点灯信号発生手段は、複数の発光素子のカソード端子に各々接続され、複数の発光素子を点灯させるための点灯信号を順次出力する。これにより、低電力で発光素子アレイを駆動した場合でも確実にスイッチ素子をターンオンさせることができ、安定して発光素子アレイを動作させることができる。
【００４１】
なお、信号レベル変更手段は、スイッチ素子の出力端と駆動信号発生手段との間に一端が接続され、かつスイッチ素子がターンオンする期間にオンするスイッチ手段と、スイッチ手段の他端と接続され、かつスイッチ手段がオンした時に、出力端の電位をスイッチ素子がオンするのに必要な電位まで低下させるための電源と、で構成することができる。
【００４２】
このように、出力端の電位を、スイッチ素子がターンオンする期間のみスイッチ素子がオンするのに必要な電位まで低下させ、スイッチ素子がオン状態を保持している状態、すなわち発光素子が点灯可能な期間であり、ターンオン時のように比較的大きな電力を必要としない状態では出力端の電位を元の電位に戻すことにより、無駄な消費電力を抑えることができる。
【００４３】
また、信号レベル変更手段は、スイッチ素子の出力端と駆動信号発生手段との間に一端が接続され、かつスイッチ素子がターンオンする期間に逆起電力を発生させるコイルとしてもよく、スイッチ素子がターンオンする期間にスイッチ素子の出力端と駆動信号発生手段との間の抵抗値を低下させる抵抗値調整手段としてもよい。
【００４４】
【発明の実施の形態】
［第１実施形態］
以下、本発明の第１実施形態について説明する。図１には、本実施形態に係る発光素子アレイとしてのＳＬＥＤ１０、及び該ＳＬＥＤ１０を駆動するための駆動装置１１が示されている。
【００４５】
図１に示すように、ＳＬＥＤ１０は、一例として電源ライン１２に電源電圧ＶDDとして約３．３Ｖが供給される点を除き、前述した図１０に示すＳＬＥＤ１０と同一構成であるため回路構成及び動作についての説明を省略する。
【００４６】
駆動装置３１は、図１に示す出力回路２１、２２、２３、抵抗Ｒ３、アナログスイッチＡＳ１、ＡＳ２、図３に示すマイナス電源ＶEE、及び図２に示す信号発生回路１３を含んで構成されている。なお、出力回路２１、２２、２３は、前述した図１０に示したものと同様であるので、詳細な説明は省略する。
【００４７】
図１に示すように、出力回路２１の出力端と抵抗Ｒ１との間には、アナログスイッチＡＳ１の一端が接続され、アナログスイッチＡＳ１の他端はマイナス電源ＶEEに接続されている。また、アナログスイッチＡＳ１の制御端には図２に示す信号発生回路１３が接続されており、前記制御端には信号発生装置１３からのコントロール信号Ｃ１が入力される。
【００４８】
また、同様に出力回路２２の出力端と抵抗Ｒ２との間には、アナログスイッチＡＳ２の一端が接続され、アナログスイッチＡＳ２の他端はマイナス電源ＶEEに接続されている。アナログスイッチＡＳ２の制御端には信号発生装置１３が接続されており、前記制御端には信号発生装置１３からのコントロール信号Ｃ２が入力される。
【００４９】
なお、マイナス電源ＶEEは、一例として図３に示すように、抵抗３２、コンデンサ３４，３６、ダイオード３８、４０で構成されている。抵抗３２の一端はコンデンサ３４を介してダイオード３８のアノード及びダイオード４０のカソードに接続されている。ダイオード３８のカソードは接地され、ダイオード４０のアノードはコンデンサ３６を介して接地されると共に、アナログスイッチＡＳ１，ＡＳ２の他端に接続されている。
【００５０】
なお、マイナス電源ＶEEは上記のような構成に限らず、公知の他のマイナス電源を用いることができる。
【００５１】
次に、本実施形態の作用について図４に示すタイミングチャートを参照して説明する。
【００５２】
まず、図４（Ａ）に示すように信号発生回路１３から出力されるスタート信号ＣＫＳがハイレベルになり、動作の開始が指示されると、サイリスタＳ１のゲート端子Ｇ１がハイレベルとなる。
【００５３】
このようにスタート信号ＣＫＳがハイレベルの時に、出力回路２１から出力された転送クロックＣＫ１がローレベルになると、信号発生回路１３は、図４（Ｅ）に示すようなコントロール信号Ｃ１を出力する。すなわち、信号発生回路１３は、例えば図示しないタイマー等により所定時間（サイリスタＳ１をターンオンさせるのに必要な時間）コントロール信号Ｃ１をハイレベルにする。
【００５４】
これにより、アナログスイッチＡＳ１がオンする。アナログスイッチＡＳ１はマイナス電源ＶEEに接続されているため、図４（Ｂ）に示すように転送クロックＣＫ１はオーバーシュートし、図１においてＢ１点の電位は通常のローレベルの状態の電位よりもさらに低いマイナス電位となる。
【００５５】
また、スタート信号ＣＫＳがハイレベルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを一例として約１．５Ｖとした場合、図４（Ｉ）に示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対する電位）は約３．３Ｖ、約１．８Ｖ、約０．３Ｖ、約０Ｖとなり、転送クロックＣＫ１が供給される奇数番目のサイリスタＳ１，Ｓ３のうち、ゲート端子の電位が最も高いサイリスタＳ１がターンオンする。このとき、Ｂ１点の電位はマイナス電位となっているためカソード端子Ｋ１に対するゲート端子Ｇ１の電位は十分高くなり、サイリスタＳ１を確実にターンオンさせることができる。
【００５６】
また、このとき図４（Ｃ）に示すように転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２，Ｓ４のカソード端子Ｋ２，Ｋ４の電位Φ２は図４（Ｈ）に示すように約３．３Ｖと高いままなのでサイリスタＳ２，Ｓ４はオフのままである。さらに、点灯信号ＩＤは図４（Ｄ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
【００５７】
そして、点灯信号ＩＤが図４（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００５８】
次に、サイリスタＳ１がオンの時に、転送クロックＣＫ２がローレベルになると、信号発生回路１３は、図４（Ｆ）に示すようなコントロール信号Ｃ２を出力する。すなわち、信号発生回路１３は、例えば図示しないタイマー等により所定時間（サイリスタＳ２をターンオンさせるのに必要な時間）コントロール信号Ｃ２をハイレベルにする。
【００５９】
これにより、アナログスイッチＡＳ２がオンする。アナログスイッチＡＳ２はマイナス電源ＶEEに接続されているため、図４（Ｃ）に示すように転送クロックＣＫ２はオーバーシュートし、図１においてＢ２点の電位は通常のローレベルの状態の電位よりもさらに低いマイナス電位となる。
【００６０】
この状態で図４（Ｄ）に示すように点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２が供給される偶数番目のサイリスタＳ２，Ｓ４のうち、ゲート端子の電位が最も高いサイリスタＳ２がターンオンすると共に、発光ダイオードＬ１が非点灯になる。このとき、Ｂ２点の電位はマイナス電位となっているためサイリスタＳ２を確実にターンオンさせることができる。
【００６１】
そして、図４（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、図４（Ｉ）に示すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下すると共に、ゲート端子Ｇ２の電位は約１．５Ｖ上昇して約３．３Ｖとなる。また、これに伴ってゲート端子Ｇ３，Ｇ４の電位も約１．５Ｖ上昇する。
【００６２】
次に、点灯信号ＩＤが図４（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
【００６３】
同様に、サイリスタＳ２がオンの時に、図４（Ｂ）に示すように転送クロックＣＫ１が再びローレベルになり、点灯信号ＩＤがハイレベルになると、サイリスタＳ３がターンオンすると共に、発光ダイオードＬ２が非点灯になる。
【００６４】
そして、図４（Ｃ）に示すように転送クロックＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００６５】
以下同様にしてサイリスタＳ１〜Ｓ４を順次オンさせると共に、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００６６】
なお、図４（Ｄ），（Ｅ）に示すように、コントロール信号Ｃ１，Ｃ２は、サイリスタを確実にターンオンさせることができる時間以上で、かつ点灯信号がローレベルになるまでの期間だけハイレベルとなる。
【００６７】
このように、ターンオンする期間だけ転送クロックＣＫ１，ＣＫ２をオーバーシュートさせるため、低電圧駆動でも確実にサイリスタをターンオンさせることができると共に、オン状態での駆動電流を小さくすることができ、発熱を低減させることができる。また、低電圧で駆動することができるため、消費電力を抑え、ノイズを低減することができる。
【００６８】
［第２実施形態］
以下、本発明の第２実施形態について説明する。図５には、本実施形態に係るＳＬＥＤ１０、及び該ＳＬＥＤ１０を駆動するための駆動装置４１が示されている。なお、ＳＬＥＤ１０は図１に示すＳＬＥＤと同一構成のため説明を省略する。
【００６９】
図５に示すように、駆動装置４１は、出力回路２１、２２、２３、コイル５１，５２、抵抗５３，５４、Ｒ３、及び信号発生回路１３を含んで構成されている。なお、本実施形態に係る信号発生回路１３では、コントロール信号Ｃ１，Ｃ２は出力しない。また、出力回路２１、２２、２３は、前述した図１に示す駆動装置と同様であるので詳細な説明は省略する。
【００７０】
駆動装置４１は、図５に示すように、出力回路２１と抵抗Ｒ１との間にコイル５１の一端が接続されている。コイル５１の他端は、抵抗５３を介して接地されている。また、出力回路２２と抵抗Ｒ２との間にコイル５２の一端が接続されている。コイル５２の他端は、抵抗５４を介して接地されている。
【００７１】
次に、本実施形態の作用について図６に示すタイミングチャートを参照して説明する。
【００７２】
転送クロックＣＫ１がハイレベルの時には、コイル５１に電流が流れ、エネルギーＥ（＝１／２・Ｌ・Ｉ2：Ｌはコイルのインダクタンス、Ｉはコイルを流れる電流）が蓄えられる。
【００７３】
そして、図６（Ａ）に示すように信号発生回路１３から出力されるスタート信号ＣＫＳがハイレベルになり、動作の開始が指示されると、サイリスタＳ１のゲート端子Ｇ１がハイレベルとなる。
【００７４】
このようにスタート信号ＣＫＳがハイレベルの時に、出力回路２１から出力された転送クロックＣＫ１がローレベルになると、コイル５１の逆起電力により転送クロックＣＫ１が図６（Ｂ）に示すようにオーバーシュートしてサイリスタＳ１に電流が流れ、サイリスタＳ１がターンオンする。
【００７５】
なお、コイル５１のインダクタンス値と抵抗５３の抵抗値は、前記エネルギーＥ＞サイリスタをオンするのに必要なエネルギー、となるように予め設定される。
【００７６】
そして、点灯信号ＩＤが図６（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００７７】
また、転送クロックＣＫ１がローレベルの間は図６（Ｃ）に示すように転送クロックＣＫ２はハイレベルであり、この期間にコイル５２に電流が流れ、エネルギーＥ（＝１／２・Ｌ・Ｉ2：Ｌはコイルのインダクタンス、Ｉはコイルを流れる電流）が蓄えられる。
【００７８】
次に、サイリスタＳ１がオンの時に、転送クロックＣＫ２がローレベルになると共に点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２はコイル５２の逆起電力により図６（Ｃ）に示すようにオーバーシュートしてサイリスタＳ２がターンオンし、発光ダイオードＬ１が非点灯になる。
【００７９】
なお、コイル５２のインダクタンス値と抵抗５４の抵抗値は、前記エネルギーＥ＞サイリスタをオンするのに必要なエネルギー、となるように予め設定される。
【００８０】
そして、図６（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、サイリスタＳ１はターンオフし、点灯信号ＩＤがハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
【００８１】
このようにしてサイリスタＳ１〜Ｓ４を順次オンさせると共に、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００８２】
このように、ターンオンする期間だけコイル５１，５２の逆起電力を利用して転送クロックＣＫ１，ＣＫ２をオーバーシュートさせるため、低電圧駆動でも確実にサイリスタをターンオンさせることができると共に、オン状態での駆動電流を小さくすることができ、発熱を低減させることができる。また、低電圧で駆動することができるため、消費電力を抑え、ノイズを低減することができる。
【００８３】
［第３実施形態］
以下、本発明の第３実施形態について説明する。図７には、本実施形態に係るＳＬＥＤ８０、及び該ＳＬＥＤ８０を駆動するための駆動装置５１が示されている。なお、ＳＬＥＤ８０は、抵抗Ｒ１，Ｒ２が無い点を除いて図１に示すＳＬＥＤ１０と同一構成のため説明は省略する。
【００８４】
図７に示すように、駆動装置５１は、出力回路６１、６２、２３、及び信号発生回路１３を含んで構成されている。なお、本実施形態に係る信号発生回路１３では、コントロール信号Ｃ１，Ｃ２に代えて、図８（Ｄ），（Ｅ）に示すようなコントロール信号ＲＧ１，ＲＧ２を出力する。また、出力回路２３は、前述した図１に示す駆動装置と同様であるので詳細な説明は省略する。
【００８５】
出力回路６１は、図７に示すように、Ｐチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１との間にＮチャネル型のＭＯＳトランジスタ６３が接続されており、ＭＯＳトランジスタ６３のドレインが奇数番目のサイリスタＳ１，Ｓ３のカソード端子Ｋ１，Ｋ３に接続されている。ＭＯＳトランジスタ６３は、ゲートに入力される電圧が高くなるに従って抵抗値が小さくなり、ゲートに入力される電圧が低くなるに従って抵抗値が大きくなる。ＭＯＳトランジスタ６３のゲートには、図８（Ｄ）に示すようなコントロール信号ＲＧ１が入力される。なお、図８（Ｄ）では、コントロール信号ＲＧ１はデジタル的な信号となっているが、アナログ信号を入力してもよい。
【００８６】
出力回路６２は、図７に示すように、Ｐチャネル型のＭＯＳトランジスタＰ２とＮチャネル型のＭＯＳトランジスタＮ２との間にＮチャネル型のＭＯＳトランジスタ６４が接続されており、ＭＯＳトランジスタ６４のドレインが偶数番目のサイリスタＳ２，Ｓ４のカソード端子Ｋ２，Ｋ４に接続されている。ＭＯＳトランジスタ６４は、ゲートに入力される電圧が高くなるに従って抵抗値が小さくなり、ゲートに入力される電圧が低くなるに従って抵抗値が大きくなる。ＭＯＳトランジスタ６４のゲートには、図８（Ｅ）に示すようなコントロール信号ＲＧ２が入力される。なお、図８（Ｅ）では、コントロール信号ＲＧ１はデジタル的な信号となっているが、アナログ信号を入力してもよい。
【００８７】
次に、本実施形態の作用について図８に示すタイミングチャートを参照して説明する。
【００８８】
まず、図８（Ａ）に示すように信号発生回路１３から出力されるスタート信号ＣＫＳがハイレベルになり、動作の開始が指示されると、サイリスタＳ１のゲート端子Ｇ１がハイレベルとなる。このようにスタート信号ＣＫＳがハイレベルの時に、図８（Ｂ）に示すように転送クロックＣＫ１’がハイレベル、すなわち出力回路２１から出力される転送クロックＣＫ１がローレベルになると共に、図８（Ｄ）に示すように信号発生回路１３から出力されたコントロール信号ＲＧ１の制御電圧が高くなると、ＭＯＳトランジスタ６３の抵抗値が低くなると共にＭＯＳトランジスタＮ１がオンするため、サイリスタＳ１に電流が流れやすくなり、サイリスタＳ１がターンオンする。
【００８９】
また、このとき図８（Ｃ）に示すように転送クロックＣＫ２’はローレベル、すなわち転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２，Ｓ４はオフのままである。さらに、点灯信号ＩＤは図８（Ｆ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
【００９０】
そして、点灯信号ＩＤが図８（Ｆ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００９１】
次に、サイリスタＳ１がオンの時に、図８（Ｃ）に示すように転送クロックＣＫ２’がハイレベル、すなわち転送クロックＣＫ２がローレベルになると共に図８（Ｅ）に示すようにコントロール信号ＲＧ２の制御電圧が高くなると、ＭＯＳトランジスタ６４の抵抗値が低くなると共にＭＯＳトランジスタＮ２がオンするため、サイリスタＳ２に電流が流れやすくなり、サイリスタＳ２がターンオンする。
【００９２】
この状態で図８（Ｆ）に示すように点灯信号ＩＤがハイレベルになると、発光ダイオードＬ１が非点灯になる。
【００９３】
そして、図８（Ｂ）に示すように転送クロックＣＫ１’がローレベル、すなわち、転送クロックＣＫ１がハイレベルになると、サイリスタＳ１はターンオフすり、点灯信号ＩＤがハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
【００９４】
このようにしてサイリスタＳ１〜Ｓ４を順次オンさせると共に、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００９５】
なお、図８（Ｄ），（Ｅ）に示すように、コントロール信号ＲＧ１，ＲＧ２は、サイリスタを確実にターンオンさせることができる時間以上で、かつ点灯信号がローレベルになるまでの期間だけハイレベルとなる。
【００９６】
このように、ターンオンする期間だけＭＯＳトランジスタ６３，６４をオンさせることによりサイリスタに電流を流しやすくするため、低電圧駆動でも確実にサイリスタをターンオンさせることができると共に、オン状態での駆動電流を小さくすることができ、発熱を低減させることができる。また、低電圧で駆動することができるため、消費電力を抑え、ノイズを低減することができる。
【００９７】
【発明の効果】
上記に示したように、本発明は、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる、という効果を有する。
【図面の簡単な説明】
【図１】 ＳＬＥＤ及び駆動装置の回路図である。
【図２】 信号発生回路のブロック図である。
【図３】 マイナス電源の一例を示す回路図である。
【図４】 ＳＬＥＤ及び駆動装置の各部の動作タイミングチャートである。
【図５】 ＳＬＥＤ及び駆動装置の回路図である。
【図６】 ＳＬＥＤ及び駆動装置の各部の動作タイミングチャートである。
【図７】 ＳＬＥＤ及び駆動装置の回路図である。
【図８】 ＳＬＥＤ及び駆動装置の各部の動作タイミングチャートである。
【図９】 ＳＬＥＤ内のＬＥＤ単体の駆動装置図である。
【図１０】 ＳＬＥＤ及び駆動装置の回路図である。
【図１１】 ＳＬＥＤ及び駆動装置の各部の動作タイミングチャートである。
【符号の説明】
１０ ＳＬＥＤ（発光素子アレイ）
１１ 駆動回路
１２、１６ 電源ライン
１３ 信号発生回路（駆動信号発生手段）
１４ 抵抗
２１，２２，２３、 出力回路
５１、５２ コイル
６３、６４ ＭＯＳトランジスタ（抵抗調整手段）
９０ サイリスタ
Ｓ１〜Ｓ４ サイリスタ（スイッチ素子）
Ａ１〜Ａ４ アノード端子（入力端）
Ｋ１〜Ｋ４ カソード端子（出力端）
Ｇ１〜Ｇ４ ゲート端子（制御端）
Ｒ１，Ｒ２ 抵抗
ＣＲ１〜ＣＲ４ ダイオード
Ｌ１〜Ｌ４ 発光ダイオード（発光素子）
ＡＳ１、ＡＳ２ アナログスイッチ（スイッチ手段）
ＶＥＥ マイナス電源（電源）
【発明の属する技術分野】
本発明は発光素子アレイ駆動装置に係り、特に、複写機やプリンタ等の画像形成装置の印字ヘッドに使用される自己走査型の発光素子アレイを駆動する発光素子アレイ駆動装置に関する。
【０００２】
【従来の技術】
プリンタや複写機やファクシミリ等の印字ヘッドとして、ＬＥＤを光源に用いたＬＥＤプリントヘッド（ＬＰＨ：LED Print Head）が用いられている。
【０００３】
近年、ＬＰＨに自己走査型ＬＥＤ（ＳＬＥＤ：Self-scanning LED）を適用したものが提案されている（特開平２−２６３６６８号公報参照）。ＳＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用し、このサイリスタ構造の適用により、前記スイッチ部を発光点と同一のチップ上に配置することが可能な発光光源アレイである。
【０００４】
このＳＬＥＤは、スイッチのオン・オフタイミングを二本の信号線によって、選択的に発光させることができるため、データ線を共通化することができ、配線が簡素化できる。
【０００５】
ここで、図９に示されたサイリスタ９０の等価回路を用いてサイリスタの基本的な動作を説明する。サイリスタ９０がオフのとき、トリガＶｓをハイレベルとすると、電流Ｉｔｒが点Ｐへ流れ、同時に点ＰからトランジスタＱ２のベースへ電流Ｉｂ２が流れる（Ｉｔｒ≒Ｉｂ２）。これにより、トランジスタＱ２がオンし、このトラジスタＱ２のコレクタ電流が流れる。すなわち、トランジスタＱ１のベース電流Ｉｂ１が流れることになり、トランジスタＱ１もオンとなる。
【０００６】
トランジスタＱ１がオンとなると、トランジスタＱ１のコレクタ電流ＩＣ１が流れ、点Ｐの電圧が上昇し、電流Ｉｔｒが流れなくなる。しかし、トランジスタＱ１のコレクタ電流Ｉｃ１がトランジスタＱ２のベースへ流れるため（電流Ｉｂ２）、トランジスタＱ２はオン状態が維持される。
【０００７】
これにより、トリガＶｓがローレベルとなっても、トランジスタＱ１及びトランジスタＱ２はオン状態を維持する。
【０００８】
なお、サイリスタ９０をオフするには、トランジスタＱ１がオンでも、トランジスタＱ２にベース電流が流れないようにする。すなわち、サイリスタ９０の自己保持状態のとき、電圧ＶＥＥを５Ｖにすると、点Ｐの電圧がハイインピーダンスとなり、寄生容量に貯まった電荷が高抵抗Ｒを通じて放電され、この結果トランジスタＱ１及びトランジスタＱ２はオフとなる。
【０００９】
このようなサイリスタを用いたＳＬＥＤ１０及び該ＳＬＥＤ１０を駆動するための駆動装置１１の一例を図１０に示した。
【００１０】
図１０に示すように、ＳＬＥＤ１０は、ｎ個のサイリスタＳ１〜Ｓｎを備えており、各サイリスタのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶDD（一例として５Ｖ）が供給される。また、奇数番目のサイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は、抵抗Ｒ１を介してＰチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１とで構成された出力回路２１の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１及びＮチャネル型のＭＯＳトランジスタＮ１のドレインに接続されている。
【００１１】
偶数番目のサイリスタのカソード端子Ｋ２，Ｋ４，…は、抵抗Ｒ２を介してＰチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１とで構成された出力回路２２の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２及びＮチャネル型のＭＯＳトランジスタＮ２のドレインに接続されている。
【００１２】
出力回路２１の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１及びＮチャネル型のＭＯＳトランジスタＮ１のゲートには、図示しない信号発生回路から転送クロックＣＫ１’が入力される。出力回路２１は、入力された転送クロックＣＫ１’を反転して図１１（Ｂ）に示すような転送クロックＣＫ１を出力する。
【００１３】
同様に、出力回路２２の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２及びＮチャネル型のＭＯＳトランジスタＮ２のゲートには、図示しない信号発生回路から転送クロックＣＫ２’が入力される。出力回路２２は、入力された転送クロックＣＫ２’を反転して図１１（Ｃ）に示すような転送クロックＣＫ２を出力する。
【００１４】
一方、各サイリスタのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗１４を介して電源ライン１６に各々接続されている。電源ライン１６には電源電圧ＶGAが供給される。
【００１５】
また、各サイリスタのゲート端子Ｇ１〜Ｇｎには、各サイリスタに対応して設けられた発光ダイオードＬ１〜Ｌｎのアノード端子が各々接続されると共に、各サイリスタのゲート端子Ｇ１〜Ｇn-1には、ダイオードＣＲ１〜ＣＲn-1のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲn-1のカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲn-1は直列接続されている。
【００１６】
ダイオードＣＲ１のアノード端子は抵抗１８を介して図示しない信号発生回路に接続されている。図示しない信号発生回路は、転送の開始を指示するための図１１（Ａ）に示すようなスタート信号ＣＫＳを出力する。
【００１７】
発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗Ｒ３を介して出力回路２３の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３及びＮチャネル型のＭＯＳトランジスタＮ３のドレインに接続されている。出力回路２３の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３及びＮチャネル型のＭＯＳトランジスタＮ３のゲートには、図示しない信号発生回路から点灯信号ＩＤ’が入力される。出力回路２３は、入力された点灯信号ＩＤ’を反転して図１１（Ｄ）に示すような点灯信号ＩＤを出力する。
【００１８】
なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰ又はＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００１９】
次に、このようなＳＬＥＤ１０の動作について図１１に示すタイミングチャートを参照して説明する。なお、以下ではサイリスタが４個（ｎ＝４）の場合を例に説明する。
【００２０】
まず、動作の開始を指示する場合、図示しない信号発生回路から図１１（Ａ）に示すようにスタート信号ＣＫＳがハイレベルになる。すなわち、サイリスタＳ１のゲート端子Ｇ１にハイレベルが入力される。このように、スタート信号ＣＫＳがハイレベルの時に、図１１（Ｂ）に示すように出力回路２１から出力された転送クロックＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。
【００２１】
すなわち、スタート信号ＣＫＳがハイレベルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを一例として約１．５Ｖとした場合、図１１（Ｇ）に示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対する電位）は約５Ｖ、約３．５Ｖ、約２．０Ｖ、約０．５Ｖとなり、転送クロックＣＫ１が供給される奇数番目のサイリスタＳ１，Ｓ３のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき図１１（Ｃ）に示すように転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２，Ｓ４のカソード端子Ｋ２，Ｋ４の電位Φ２は図１１（Ｆ）に示すように約５Ｖと高いままなのでサイリスタＳ２，Ｓ４はオフのままである。さらに、点灯信号ＩＤは図１１（Ｄ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
【００２２】
そして、点灯信号ＩＤが図１１（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００２３】
次に、サイリスタＳ１がオンの時に、図１１（Ｃ）に示すように転送クロックＣＫ２がローレベルになり、点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２が供給される偶数番目のサイリスタＳ２，Ｓ４のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ２がターンオンすると共に、発光ダイオードＬ１が非点灯になる。
【００２４】
そして、図１１（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、図１１（Ｇ）に示すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下すると共に、ゲート端子Ｇ２の電位は約１．５Ｖ上昇して約５Ｖとなる。また、これに伴ってゲート端子Ｇ３，Ｇ４の電位も約１．５Ｖ上昇する。
【００２５】
次に、点灯信号ＩＤが図１１（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
【００２６】
同様に、サイリスタＳ２がオンの時に、図１１（Ｂ）に示すように転送クロックＣＫ１が再びローレベルになり、点灯信号ＩＤがハイレベルになると、サイリスタＳ３がターンオンすると共に、発光ダイオードＬ２が非点灯になる。
【００２７】
そして、図１１（Ｃ）に示すように転送クロックＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００２８】
このように、転送クロックＣＫ１、ＣＫ２が共にローレベルになる重なり期間（図１１に示すｔLの期間）を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタＳ１〜Ｓ４を順次オンさせると共に、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００２９】
【発明が解決しようとする課題】
ところで、近年、ＬＳＩ等の微細化が進み、これに伴ってＬＳＩ電源の低電圧化が進んでいる。ＬＳＩ電源を低電圧化することにより低消費電力化、低ノイズ化が可能となる。
【００３０】
しかしながら、上記従来技術のように、電源電圧ＶDDを例えば約５Ｖとしていたものを約３．３Ｖに低電圧化しようとした場合、サイリスタのバンドギャップによりサイリスタを順次オンさせていくのが困難となる。すなわち、電源電圧ＶDDを約３．３Ｖとした場合、例えばサイリスタＳ１がオンの状態では、ゲート端子Ｇ２の電位は約１．８Ｖ（電源電圧３．３Ｖ−バンドギャップ１．５Ｖ）程度となり、この状態で転送クロックＣＫ２をローレベルにすると、偶数番目のサイリスタのカソード端子の電位Φ２は約０．３Ｖ（Ｇ２の電位１．８Ｖ−バンドギャップ１．５Ｖ）程度となってしまうため、出力回路２２側へ電流を流せない。すなわち、サイリスタに電流を流すことができず、サイリスタをオンさせることが困難となる。サイリスタのターンオン時間は、サイリスタに流す電流に比例するため、この状態では前記重なり期間ｔLでサイリスタを安定的に動作させることが困難となる。
【００３１】
また、高速でサイリスタを順次オンさせようとする場合、抵抗Ｒ１，Ｒ２の抵抗値を非常に小さくする方法が考えられるが、例えばサイリスタＳ２がオンすると、ゲート端子Ｇ２の電位、カソード端子の電位Φ２の電位が約１．５Ｖ上昇するため、発光エネルギーに寄与しない大電流がサイリスタに流れ、発熱などによる動作の信頼性が低下したり、消費電力が増大する、という問題があった。
【００３２】
本発明は上記問題点を解消するためになされたもので、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することを目的とする。
【００３３】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、複数の発光素子と、
前記複数の発光素子に対応して設けられ、電力を入力するための入力端、電力を出力するための出力端、及び前記発光素子のアノード端子に接続されると共に入力された電力を前記出力端から出力させるための制御信号を入力するための制御端を備え、かつ前記制御端に制御信号が入力されることによりオン状態を保持し、前記複数の発光素子を各々点灯可能状態にする複数のスイッチ素子と、を備え、前記複数のスイッチ素子の前記制御端に前記制御信号が順次入力される発光素子アレイの駆動装置において、前記複数のスイッチ素子の出力端の電位を、前記スイッチ素子をオンさせるための電位とオフさせるための電位とに交互に切り替えるための駆動信号を発生して前記出力端へ出力する駆動信号発生手段と、前記スイッチ素子がターンオンする期間は前記駆動信号の信号レベルを前記スイッチ素子を確実にターンオンさせることができる信号レベルに変更する信号レベル変更手段と、前記複数の発光素子のカソード端子に各々接続され、前記複数の発光素子を点灯させるための点灯信号を出力する点灯信号発生手段と、を備えたことを特徴とする。
【００３４】
発光素子アレイは、複数のＬＥＤ等の発光素子と、複数の発光素子に対応して設けられた複数のスイッチ素子を備えている。このスイッチ素子がオンすることにより、対応する発光素子が点灯可能な状態となる。
【００３５】
スイッチ素子は、電力を入力するための入力端、電力を出力するための出力端、及び発光素子のアノード端子に接続されると共に入力された電力を出力端から出力させるための制御信号を入力するための制御端を備えている。入力端には、所定の電力が供給される。
【００３６】
スイッチ素子は、制御端に制御信号が入力されることによりオン状態を保持する。すなわち、例えば制御端にハイレベルの信号が入力されることによりスイッチ素子がオンして入力端から出力端に電力が出力され、その後制御端がローレベルとなってもスイッチ素子はオフせず、オン状態が保持される。このオン状態は、例えば出力端を入力端と同電位とすることで解除することができる。このようなスイッチ素子としては例えばサイリスタがある。
【００３７】
このようにオン状態を保持することができるスイッチ素子を用いてスイッチ素子を順次オンさせることにより発光素子を自己走査させることができる。
【００３８】
このような自己走査型の発光素子アレイを駆動するため、駆動信号発生手段は、複数のスイッチ素子の出力端の電位を、前記スイッチ素子をオンさせるための電位とオフさせるための電位とに交互に切り替えるための駆動信号を発生して前記出力端へ出力する。すなわち、駆動信号の信号レベルを所定時間毎に切り替えることにより複数のスイッチ素子の出力端の電位を切り替える。これにより、複数のスイッチ素子の制御端と出力端との間に電位差が順次発生し、複数のスイッチ素子を順次オンさせることができる。
【００３９】
ところで、例えばサイリスタのようなスイッチ素子では、入力端と出力端との間、制御端と出力端との間には所定の電位差（バンドギャップ）が存在する。このため、入力端に入力される電力が低電力の場合、制御端と出力端との間に十分な電位差を発生させることができず、スイッチ素子を安定してターンオンさせることができない場合がある。
【００４０】
そこで、信号レベル変更手段は、スイッチ素子がターンオンする期間は駆動信号の信号レベルをスイッチ素子が確実にターンオンさせることができる信号レベルに変更する。点灯信号発生手段は、複数の発光素子のカソード端子に各々接続され、複数の発光素子を点灯させるための点灯信号を順次出力する。これにより、低電力で発光素子アレイを駆動した場合でも確実にスイッチ素子をターンオンさせることができ、安定して発光素子アレイを動作させることができる。
【００４１】
なお、信号レベル変更手段は、スイッチ素子の出力端と駆動信号発生手段との間に一端が接続され、かつスイッチ素子がターンオンする期間にオンするスイッチ手段と、スイッチ手段の他端と接続され、かつスイッチ手段がオンした時に、出力端の電位をスイッチ素子がオンするのに必要な電位まで低下させるための電源と、で構成することができる。
【００４２】
このように、出力端の電位を、スイッチ素子がターンオンする期間のみスイッチ素子がオンするのに必要な電位まで低下させ、スイッチ素子がオン状態を保持している状態、すなわち発光素子が点灯可能な期間であり、ターンオン時のように比較的大きな電力を必要としない状態では出力端の電位を元の電位に戻すことにより、無駄な消費電力を抑えることができる。
【００４３】
また、信号レベル変更手段は、スイッチ素子の出力端と駆動信号発生手段との間に一端が接続され、かつスイッチ素子がターンオンする期間に逆起電力を発生させるコイルとしてもよく、スイッチ素子がターンオンする期間にスイッチ素子の出力端と駆動信号発生手段との間の抵抗値を低下させる抵抗値調整手段としてもよい。
【００４４】
【発明の実施の形態】
［第１実施形態］
以下、本発明の第１実施形態について説明する。図１には、本実施形態に係る発光素子アレイとしてのＳＬＥＤ１０、及び該ＳＬＥＤ１０を駆動するための駆動装置１１が示されている。
【００４５】
図１に示すように、ＳＬＥＤ１０は、一例として電源ライン１２に電源電圧ＶDDとして約３．３Ｖが供給される点を除き、前述した図１０に示すＳＬＥＤ１０と同一構成であるため回路構成及び動作についての説明を省略する。
【００４６】
駆動装置３１は、図１に示す出力回路２１、２２、２３、抵抗Ｒ３、アナログスイッチＡＳ１、ＡＳ２、図３に示すマイナス電源ＶEE、及び図２に示す信号発生回路１３を含んで構成されている。なお、出力回路２１、２２、２３は、前述した図１０に示したものと同様であるので、詳細な説明は省略する。
【００４７】
図１に示すように、出力回路２１の出力端と抵抗Ｒ１との間には、アナログスイッチＡＳ１の一端が接続され、アナログスイッチＡＳ１の他端はマイナス電源ＶEEに接続されている。また、アナログスイッチＡＳ１の制御端には図２に示す信号発生回路１３が接続されており、前記制御端には信号発生装置１３からのコントロール信号Ｃ１が入力される。
【００４８】
また、同様に出力回路２２の出力端と抵抗Ｒ２との間には、アナログスイッチＡＳ２の一端が接続され、アナログスイッチＡＳ２の他端はマイナス電源ＶEEに接続されている。アナログスイッチＡＳ２の制御端には信号発生装置１３が接続されており、前記制御端には信号発生装置１３からのコントロール信号Ｃ２が入力される。
【００４９】
なお、マイナス電源ＶEEは、一例として図３に示すように、抵抗３２、コンデンサ３４，３６、ダイオード３８、４０で構成されている。抵抗３２の一端はコンデンサ３４を介してダイオード３８のアノード及びダイオード４０のカソードに接続されている。ダイオード３８のカソードは接地され、ダイオード４０のアノードはコンデンサ３６を介して接地されると共に、アナログスイッチＡＳ１，ＡＳ２の他端に接続されている。
【００５０】
なお、マイナス電源ＶEEは上記のような構成に限らず、公知の他のマイナス電源を用いることができる。
【００５１】
次に、本実施形態の作用について図４に示すタイミングチャートを参照して説明する。
【００５２】
まず、図４（Ａ）に示すように信号発生回路１３から出力されるスタート信号ＣＫＳがハイレベルになり、動作の開始が指示されると、サイリスタＳ１のゲート端子Ｇ１がハイレベルとなる。
【００５３】
このようにスタート信号ＣＫＳがハイレベルの時に、出力回路２１から出力された転送クロックＣＫ１がローレベルになると、信号発生回路１３は、図４（Ｅ）に示すようなコントロール信号Ｃ１を出力する。すなわち、信号発生回路１３は、例えば図示しないタイマー等により所定時間（サイリスタＳ１をターンオンさせるのに必要な時間）コントロール信号Ｃ１をハイレベルにする。
【００５４】
これにより、アナログスイッチＡＳ１がオンする。アナログスイッチＡＳ１はマイナス電源ＶEEに接続されているため、図４（Ｂ）に示すように転送クロックＣＫ１はオーバーシュートし、図１においてＢ１点の電位は通常のローレベルの状態の電位よりもさらに低いマイナス電位となる。
【００５５】
また、スタート信号ＣＫＳがハイレベルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを一例として約１．５Ｖとした場合、図４（Ｉ）に示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対する電位）は約３．３Ｖ、約１．８Ｖ、約０．３Ｖ、約０Ｖとなり、転送クロックＣＫ１が供給される奇数番目のサイリスタＳ１，Ｓ３のうち、ゲート端子の電位が最も高いサイリスタＳ１がターンオンする。このとき、Ｂ１点の電位はマイナス電位となっているためカソード端子Ｋ１に対するゲート端子Ｇ１の電位は十分高くなり、サイリスタＳ１を確実にターンオンさせることができる。
【００５６】
また、このとき図４（Ｃ）に示すように転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２，Ｓ４のカソード端子Ｋ２，Ｋ４の電位Φ２は図４（Ｈ）に示すように約３．３Ｖと高いままなのでサイリスタＳ２，Ｓ４はオフのままである。さらに、点灯信号ＩＤは図４（Ｄ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
【００５７】
そして、点灯信号ＩＤが図４（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００５８】
次に、サイリスタＳ１がオンの時に、転送クロックＣＫ２がローレベルになると、信号発生回路１３は、図４（Ｆ）に示すようなコントロール信号Ｃ２を出力する。すなわち、信号発生回路１３は、例えば図示しないタイマー等により所定時間（サイリスタＳ２をターンオンさせるのに必要な時間）コントロール信号Ｃ２をハイレベルにする。
【００５９】
これにより、アナログスイッチＡＳ２がオンする。アナログスイッチＡＳ２はマイナス電源ＶEEに接続されているため、図４（Ｃ）に示すように転送クロックＣＫ２はオーバーシュートし、図１においてＢ２点の電位は通常のローレベルの状態の電位よりもさらに低いマイナス電位となる。
【００６０】
この状態で図４（Ｄ）に示すように点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２が供給される偶数番目のサイリスタＳ２，Ｓ４のうち、ゲート端子の電位が最も高いサイリスタＳ２がターンオンすると共に、発光ダイオードＬ１が非点灯になる。このとき、Ｂ２点の電位はマイナス電位となっているためサイリスタＳ２を確実にターンオンさせることができる。
【００６１】
そして、図４（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、図４（Ｉ）に示すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下すると共に、ゲート端子Ｇ２の電位は約１．５Ｖ上昇して約３．３Ｖとなる。また、これに伴ってゲート端子Ｇ３，Ｇ４の電位も約１．５Ｖ上昇する。
【００６２】
次に、点灯信号ＩＤが図４（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
【００６３】
同様に、サイリスタＳ２がオンの時に、図４（Ｂ）に示すように転送クロックＣＫ１が再びローレベルになり、点灯信号ＩＤがハイレベルになると、サイリスタＳ３がターンオンすると共に、発光ダイオードＬ２が非点灯になる。
【００６４】
そして、図４（Ｃ）に示すように転送クロックＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００６５】
以下同様にしてサイリスタＳ１〜Ｓ４を順次オンさせると共に、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００６６】
なお、図４（Ｄ），（Ｅ）に示すように、コントロール信号Ｃ１，Ｃ２は、サイリスタを確実にターンオンさせることができる時間以上で、かつ点灯信号がローレベルになるまでの期間だけハイレベルとなる。
【００６７】
このように、ターンオンする期間だけ転送クロックＣＫ１，ＣＫ２をオーバーシュートさせるため、低電圧駆動でも確実にサイリスタをターンオンさせることができると共に、オン状態での駆動電流を小さくすることができ、発熱を低減させることができる。また、低電圧で駆動することができるため、消費電力を抑え、ノイズを低減することができる。
【００６８】
［第２実施形態］
以下、本発明の第２実施形態について説明する。図５には、本実施形態に係るＳＬＥＤ１０、及び該ＳＬＥＤ１０を駆動するための駆動装置４１が示されている。なお、ＳＬＥＤ１０は図１に示すＳＬＥＤと同一構成のため説明を省略する。
【００６９】
図５に示すように、駆動装置４１は、出力回路２１、２２、２３、コイル５１，５２、抵抗５３，５４、Ｒ３、及び信号発生回路１３を含んで構成されている。なお、本実施形態に係る信号発生回路１３では、コントロール信号Ｃ１，Ｃ２は出力しない。また、出力回路２１、２２、２３は、前述した図１に示す駆動装置と同様であるので詳細な説明は省略する。
【００７０】
駆動装置４１は、図５に示すように、出力回路２１と抵抗Ｒ１との間にコイル５１の一端が接続されている。コイル５１の他端は、抵抗５３を介して接地されている。また、出力回路２２と抵抗Ｒ２との間にコイル５２の一端が接続されている。コイル５２の他端は、抵抗５４を介して接地されている。
【００７１】
次に、本実施形態の作用について図６に示すタイミングチャートを参照して説明する。
【００７２】
転送クロックＣＫ１がハイレベルの時には、コイル５１に電流が流れ、エネルギーＥ（＝１／２・Ｌ・Ｉ2：Ｌはコイルのインダクタンス、Ｉはコイルを流れる電流）が蓄えられる。
【００７３】
そして、図６（Ａ）に示すように信号発生回路１３から出力されるスタート信号ＣＫＳがハイレベルになり、動作の開始が指示されると、サイリスタＳ１のゲート端子Ｇ１がハイレベルとなる。
【００７４】
このようにスタート信号ＣＫＳがハイレベルの時に、出力回路２１から出力された転送クロックＣＫ１がローレベルになると、コイル５１の逆起電力により転送クロックＣＫ１が図６（Ｂ）に示すようにオーバーシュートしてサイリスタＳ１に電流が流れ、サイリスタＳ１がターンオンする。
【００７５】
なお、コイル５１のインダクタンス値と抵抗５３の抵抗値は、前記エネルギーＥ＞サイリスタをオンするのに必要なエネルギー、となるように予め設定される。
【００７６】
そして、点灯信号ＩＤが図６（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００７７】
また、転送クロックＣＫ１がローレベルの間は図６（Ｃ）に示すように転送クロックＣＫ２はハイレベルであり、この期間にコイル５２に電流が流れ、エネルギーＥ（＝１／２・Ｌ・Ｉ2：Ｌはコイルのインダクタンス、Ｉはコイルを流れる電流）が蓄えられる。
【００７８】
次に、サイリスタＳ１がオンの時に、転送クロックＣＫ２がローレベルになると共に点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２はコイル５２の逆起電力により図６（Ｃ）に示すようにオーバーシュートしてサイリスタＳ２がターンオンし、発光ダイオードＬ１が非点灯になる。
【００７９】
なお、コイル５２のインダクタンス値と抵抗５４の抵抗値は、前記エネルギーＥ＞サイリスタをオンするのに必要なエネルギー、となるように予め設定される。
【００８０】
そして、図６（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、サイリスタＳ１はターンオフし、点灯信号ＩＤがハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
【００８１】
このようにしてサイリスタＳ１〜Ｓ４を順次オンさせると共に、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００８２】
このように、ターンオンする期間だけコイル５１，５２の逆起電力を利用して転送クロックＣＫ１，ＣＫ２をオーバーシュートさせるため、低電圧駆動でも確実にサイリスタをターンオンさせることができると共に、オン状態での駆動電流を小さくすることができ、発熱を低減させることができる。また、低電圧で駆動することができるため、消費電力を抑え、ノイズを低減することができる。
【００８３】
［第３実施形態］
以下、本発明の第３実施形態について説明する。図７には、本実施形態に係るＳＬＥＤ８０、及び該ＳＬＥＤ８０を駆動するための駆動装置５１が示されている。なお、ＳＬＥＤ８０は、抵抗Ｒ１，Ｒ２が無い点を除いて図１に示すＳＬＥＤ１０と同一構成のため説明は省略する。
【００８４】
図７に示すように、駆動装置５１は、出力回路６１、６２、２３、及び信号発生回路１３を含んで構成されている。なお、本実施形態に係る信号発生回路１３では、コントロール信号Ｃ１，Ｃ２に代えて、図８（Ｄ），（Ｅ）に示すようなコントロール信号ＲＧ１，ＲＧ２を出力する。また、出力回路２３は、前述した図１に示す駆動装置と同様であるので詳細な説明は省略する。
【００８５】
出力回路６１は、図７に示すように、Ｐチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１との間にＮチャネル型のＭＯＳトランジスタ６３が接続されており、ＭＯＳトランジスタ６３のドレインが奇数番目のサイリスタＳ１，Ｓ３のカソード端子Ｋ１，Ｋ３に接続されている。ＭＯＳトランジスタ６３は、ゲートに入力される電圧が高くなるに従って抵抗値が小さくなり、ゲートに入力される電圧が低くなるに従って抵抗値が大きくなる。ＭＯＳトランジスタ６３のゲートには、図８（Ｄ）に示すようなコントロール信号ＲＧ１が入力される。なお、図８（Ｄ）では、コントロール信号ＲＧ１はデジタル的な信号となっているが、アナログ信号を入力してもよい。
【００８６】
出力回路６２は、図７に示すように、Ｐチャネル型のＭＯＳトランジスタＰ２とＮチャネル型のＭＯＳトランジスタＮ２との間にＮチャネル型のＭＯＳトランジスタ６４が接続されており、ＭＯＳトランジスタ６４のドレインが偶数番目のサイリスタＳ２，Ｓ４のカソード端子Ｋ２，Ｋ４に接続されている。ＭＯＳトランジスタ６４は、ゲートに入力される電圧が高くなるに従って抵抗値が小さくなり、ゲートに入力される電圧が低くなるに従って抵抗値が大きくなる。ＭＯＳトランジスタ６４のゲートには、図８（Ｅ）に示すようなコントロール信号ＲＧ２が入力される。なお、図８（Ｅ）では、コントロール信号ＲＧ１はデジタル的な信号となっているが、アナログ信号を入力してもよい。
【００８７】
次に、本実施形態の作用について図８に示すタイミングチャートを参照して説明する。
【００８８】
まず、図８（Ａ）に示すように信号発生回路１３から出力されるスタート信号ＣＫＳがハイレベルになり、動作の開始が指示されると、サイリスタＳ１のゲート端子Ｇ１がハイレベルとなる。このようにスタート信号ＣＫＳがハイレベルの時に、図８（Ｂ）に示すように転送クロックＣＫ１’がハイレベル、すなわち出力回路２１から出力される転送クロックＣＫ１がローレベルになると共に、図８（Ｄ）に示すように信号発生回路１３から出力されたコントロール信号ＲＧ１の制御電圧が高くなると、ＭＯＳトランジスタ６３の抵抗値が低くなると共にＭＯＳトランジスタＮ１がオンするため、サイリスタＳ１に電流が流れやすくなり、サイリスタＳ１がターンオンする。
【００８９】
また、このとき図８（Ｃ）に示すように転送クロックＣＫ２’はローレベル、すなわち転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２，Ｓ４はオフのままである。さらに、点灯信号ＩＤは図８（Ｆ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
【００９０】
そして、点灯信号ＩＤが図８（Ｆ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００９１】
次に、サイリスタＳ１がオンの時に、図８（Ｃ）に示すように転送クロックＣＫ２’がハイレベル、すなわち転送クロックＣＫ２がローレベルになると共に図８（Ｅ）に示すようにコントロール信号ＲＧ２の制御電圧が高くなると、ＭＯＳトランジスタ６４の抵抗値が低くなると共にＭＯＳトランジスタＮ２がオンするため、サイリスタＳ２に電流が流れやすくなり、サイリスタＳ２がターンオンする。
【００９２】
この状態で図８（Ｆ）に示すように点灯信号ＩＤがハイレベルになると、発光ダイオードＬ１が非点灯になる。
【００９３】
そして、図８（Ｂ）に示すように転送クロックＣＫ１’がローレベル、すなわち、転送クロックＣＫ１がハイレベルになると、サイリスタＳ１はターンオフすり、点灯信号ＩＤがハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
【００９４】
このようにしてサイリスタＳ１〜Ｓ４を順次オンさせると共に、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００９５】
なお、図８（Ｄ），（Ｅ）に示すように、コントロール信号ＲＧ１，ＲＧ２は、サイリスタを確実にターンオンさせることができる時間以上で、かつ点灯信号がローレベルになるまでの期間だけハイレベルとなる。
【００９６】
このように、ターンオンする期間だけＭＯＳトランジスタ６３，６４をオンさせることによりサイリスタに電流を流しやすくするため、低電圧駆動でも確実にサイリスタをターンオンさせることができると共に、オン状態での駆動電流を小さくすることができ、発熱を低減させることができる。また、低電圧で駆動することができるため、消費電力を抑え、ノイズを低減することができる。
【００９７】
【発明の効果】
上記に示したように、本発明は、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる、という効果を有する。
【図面の簡単な説明】
【図１】 ＳＬＥＤ及び駆動装置の回路図である。
【図２】 信号発生回路のブロック図である。
【図３】 マイナス電源の一例を示す回路図である。
【図４】 ＳＬＥＤ及び駆動装置の各部の動作タイミングチャートである。
【図５】 ＳＬＥＤ及び駆動装置の回路図である。
【図６】 ＳＬＥＤ及び駆動装置の各部の動作タイミングチャートである。
【図７】 ＳＬＥＤ及び駆動装置の回路図である。
【図８】 ＳＬＥＤ及び駆動装置の各部の動作タイミングチャートである。
【図９】 ＳＬＥＤ内のＬＥＤ単体の駆動装置図である。
【図１０】 ＳＬＥＤ及び駆動装置の回路図である。
【図１１】 ＳＬＥＤ及び駆動装置の各部の動作タイミングチャートである。
【符号の説明】
１０ ＳＬＥＤ（発光素子アレイ）
１１ 駆動回路
１２、１６ 電源ライン
１３ 信号発生回路（駆動信号発生手段）
１４ 抵抗
２１，２２，２３、 出力回路
５１、５２ コイル
６３、６４ ＭＯＳトランジスタ（抵抗調整手段）
９０ サイリスタ
Ｓ１〜Ｓ４ サイリスタ（スイッチ素子）
Ａ１〜Ａ４ アノード端子（入力端）
Ｋ１〜Ｋ４ カソード端子（出力端）
Ｇ１〜Ｇ４ ゲート端子（制御端）
Ｒ１，Ｒ２ 抵抗
ＣＲ１〜ＣＲ４ ダイオード
Ｌ１〜Ｌ４ 発光ダイオード（発光素子）
ＡＳ１、ＡＳ２ アナログスイッチ（スイッチ手段）
ＶＥＥ マイナス電源（電源）
Claims (4)
- 複数の発光素子と、
前記複数の発光素子に対応して設けられ、電力を入力するための入力端、電力を出力するための出力端、及び前記発光素子のアノード端子に接続されると共に入力された電力を前記出力端から出力させるための制御信号を入力するための制御端を備え、かつ前記制御端に制御信号が入力されることによりオン状態を保持し、前記複数の発光素子を各々点灯可能状態にする複数のスイッチ素子と、
を備え、前記複数のスイッチ素子の前記制御端に前記制御信号が順次入力される発光素子アレイの駆動装置において、
前記複数のスイッチ素子の出力端の電位を、前記スイッチ素子をオンさせるための電位とオフさせるための電位とに交互に切り替えるための駆動信号を発生して前記出力端へ出力する駆動信号発生手段と、
前記スイッチ素子がターンオンする期間は前記駆動信号の信号レベルを前記スイッチ素子を確実にターンオンさせることができる信号レベルに変更する信号レベル変更手段と、
前記複数の発光素子のカソード端子に各々接続され、前記複数の発光素子を点灯させるための点灯信号を順次出力する点灯信号発生手段と、
を備えたことを特徴とする発光素子アレイ駆動装置。 - 前記信号レベル変更手段は、前記スイッチ素子の出力端と前記駆動信号発生手段との間に一端が接続され、かつ前記スイッチ素子がターンオンする期間にオンするスイッチ手段と、前記スイッチ手段の他端と接続され、かつ前記スイッチ手段がオンした時に、前記出力端の電位を前記スイッチ素子がオンするのに必要な電位まで低下させるための電源と、で構成されたことを特徴とする請求項１記載の発光素子アレイ駆動装置。
- 前記信号レベル変更手段は、前記スイッチ素子の出力端と前記駆動信号発生手段との間に一端が接続され、かつ前記スイッチ素子がターンオンする期間に逆起電力を発生させるコイルであることを特徴とする請求項１記載の発光素子アレイ駆動装置。
- 前記信号レベル変更手段は、前記スイッチ素子がターンオンする期間に前記スイッチ素子の出力端と前記駆動信号発生手段との間の抵抗値を低下させる抵抗値調整手段であることを特徴とする請求項１記載の発光素子アレイ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335116A JP3975669B2 (ja) | 2000-11-01 | 2000-11-01 | 発光素子アレイ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335116A JP3975669B2 (ja) | 2000-11-01 | 2000-11-01 | 発光素子アレイ駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141554A JP2002141554A (ja) | 2002-05-17 |
| JP3975669B2 true JP3975669B2 (ja) | 2007-09-12 |
Family
ID=18810922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335116A Expired - Fee Related JP3975669B2 (ja) | 2000-11-01 | 2000-11-01 | 発光素子アレイ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975669B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250853A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ |
| JP5042329B2 (ja) * | 2010-03-24 | 2012-10-03 | 株式会社沖データ | 駆動装置、光プリントヘッド及び画像形成装置 |
| JP5489925B2 (ja) * | 2010-08-31 | 2014-05-14 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
| JP5489923B2 (ja) * | 2010-08-30 | 2014-05-14 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
| JP5676342B2 (ja) * | 2011-03-30 | 2015-02-25 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
| JP6160429B2 (ja) * | 2013-10-10 | 2017-07-12 | 富士ゼロックス株式会社 | 光走査装置、画像形成装置 |
| JP7192642B2 (ja) * | 2019-04-24 | 2022-12-20 | 沖電気工業株式会社 | 半導体複合装置、プリントヘッド及び画像形成装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577089B2 (ja) * | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | 発光装置およびその駆動方法 |
| JP4164997B2 (ja) * | 2000-09-05 | 2008-10-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法および駆動回路 |
-
2000
- 2000-11-01 JP JP2000335116A patent/JP3975669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002141554A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8884555B2 (en) | Light-emitting element array, driving device, and image forming apparatus | |
| JP3308801B2 (ja) | 記録素子アレイ | |
| EP2184171B1 (en) | Light-emitting element chip | |
| TWI354373B (en) | Semiconductor device and semiconductor system | |
| JP3975669B2 (ja) | 発光素子アレイ駆動装置 | |
| JP5573143B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法 | |
| JP4370776B2 (ja) | 発光素子アレイ駆動装置およびプリントヘッド | |
| JP4929794B2 (ja) | 光書込みヘッド | |
| JP4988893B2 (ja) | 駆動回路、駆動装置及び画像形成装置 | |
| JP4164997B2 (ja) | 自己走査型発光素子アレイの駆動方法および駆動回路 | |
| US20110262184A1 (en) | Driver circuit, print head, and image forming apparatus | |
| JP2004181741A (ja) | 自己走査型発光素子アレイチップおよび光書込みヘッド | |
| JP4190706B2 (ja) | 半導体装置 | |
| JP4165003B2 (ja) | 自己走査型発光素子アレイの駆動方法、画像形成装置 | |
| JP2012101497A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP3960237B2 (ja) | Ｅｌディスプレイ駆動装置及び光プリンタのプリンタヘッド | |
| JP5582771B2 (ja) | 駆動装置及び画像形成装置 | |
| JP4438174B2 (ja) | 自己走査型発光素子アレイの駆動方法 | |
| JPH09127914A (ja) | 自己走査型発光装置 | |
| JP2006095787A (ja) | プリンタヘッド及びこれを備えた画像形成装置、並びにプリンタヘッド用駆動回路 | |
| JP2015074178A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
| JPH0999582A (ja) | 自己走査型発光装置の駆動方法 | |
| KR101424659B1 (ko) | 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법 | |
| JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3975669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |