JP4513493B2

JP4513493B2 - プリンタヘッド、及びこれを備えた画像形成装置、並びにプリンタヘッド用駆動回路

Info

Publication number: JP4513493B2
Application number: JP2004299631A
Authority: JP
Inventors: 幸行北澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-10-14
Filing date: 2004-10-14
Publication date: 2010-07-28
Anticipated expiration: 2024-10-14
Also published as: JP2006110821A

Description

本発明は、例えばプリンタ、コピー、ファクシミリ等の画像形成装置において、感光体を露光して静電潜像を形成するために用いられる、有機ＥＬ（Electro-luminescence）プリンタヘッド等のプリンタヘッド或いはラインヘッドと、これを備えた画像形成装置、並びにプリンタヘッド用駆動回路の技術分野に関する。

この種の有機ＥＬプリンタヘッドでは、ライン状に配列された複数の有機ＥＬ発光素子におけるデータ信号に応じた点灯・非点灯が、ライン走査信号に応じたタイミングで順次行われる場合が多い。ここで、各画素回路には、有機ＥＬ発光素子と共に、これに駆動電流を流すための駆動用トランジスタが設けられ、駆動用トランジスタがデータ信号に応じてオンされて、駆動電流が有機ＥＬ発光素子に流れることで、データ信号に応じた発光が行われる（特許文献１参照）。

特開平１１−２７４５６９号公報

しかしながら、通常の有機ＥＬパネルでは、シフトレジスタに含まれる各段は数十段にもなるため、ロジック回路近傍にクロック配線を配置すると多くの個所でクロック信号配線及び電源配線が交差してしまう。このような場合、クロック信号配線を介してクロック信号を供給した際に生じるクロック信号配線の寄生容量が大きくなり、特にプリンタヘッドにおいては高速動作の妨げとなる虞がある。特に、プリンタヘッドにおいて、多相のクロック信号を供給するために複数のクロック信号配線を設けた場合、クロック信号配線の寄生容量が増大し、信号遅延が顕著になる。更に、プリンタヘッドにおいては、プリンタヘッドの小型化を目的として狭い領域に多数の配線を配置した場合には、これら配線のレイアウト上の制約によって、これら配線が互いに交差することに起因する寄生容量が増大し、信号遅延が生じる場合もある。例えば、比較的高周波数のクロック信号が電源供給線等の他の配線と交差する場合にはより一層信号遅延が顕著に発生し、ライン走査回路等を高速且つ正常に駆動させることが困難になる場合もある。また、複数のクロック配線を介して多相のクロック信号を供給する場合には、例えば、各クロック信号波形の立ち上がり或いは立ち下がりのずれに起因するジッタが生じ、プリンタヘッドを正常に駆動させることが困難になることも想定される。

よって、本発明は上記問題点等に鑑みてなされたものであり、高速且つ正常な駆動が可能になるプリンタヘッド及びこれを備えた画像形成装置、並びにプリンタヘッド用駆動回路を提供することを課題とする。

本発明に係るプリンタヘッドは上記課題を解決するために、基板上に、ライン状に配列されており、感光体を露光するための電流駆動型の発光素子を夫々含むと共に、順次供給されるライン走査信号に応じて前記発光素子に流れる駆動電流を規定するデータ信号が書き込まれるように構成されている複数の画素回路と、前記複数の画素回路に前記ライン走査信号を順次供給するライン走査回路と、前記複数の画素回路の配列方向に沿って延在される部分を含むクロック信号供給線を介して供給されるクロック信号を、前記ライン走査回路に対して選択的にクロック信号出力線を介して供給するクロック信号供給手段と、前記ライン走査回路に電源を供給するために、前記基板上で平面的に見て前記クロック信号供給手段及び前記ライン走査回路の間に設けられており、前記複数の画素回路が配列された配列方向に沿ってライン状に延在すると共に前記クロック信号出力線が交差する部分を含む電源供給線とを備え、前記クロック信号供給手段は、前記クロック信号供給線に電気的に並列に接続されており、且つ前記単相のクロック信号を選択的に前記ライン走査回路に夫々供給する複数の第１単位回路を有し、前記ライン走査回路は、前記複数の画素回路の配列方向に沿って、前記複数の第１単位回路に夫々対応して配列され、前記クロック信号を夫々出力する複数の第２単位回路を有し、前記複数の第２単位回路の各々は、前記クロック信号供給手段に対して、前記クロック信号の供給を制御するクロック供給制御信号を供給し、前記クロック信号供給手段は、前記複数の第２単位回路の各々から供給されたクロック供給制御信号をカウントして、前記クロック信号を必要とする第２単位回路を選択することによって、前記ライン走査回路に対して選択的に前記クロック信号を供給する。

本発明に係るプリンタヘッドによれば、例えば、基板上に、有機ＥＬ発光素子を含む複数の画素回路がライン状に配列されている。ここで、本発明に係る「ライン状に配列され」とは、複数の画素回路が配列されたライン方向に沿って一列で延びる場合の他、二列或いは複数列で延びる場合や、千鳥足状に延びる場合も含む。このようなライン状のプリンタヘッドは、感光体に対して、その複数の画素回路が配列されたライン方向に沿って順次、発光素子列からライン状の光を発光可能である。或いは、発光素子列からライン状の光を、同時に又は一部について同時に発光可能である。

本発明に係るプリンタヘッドによれば、クロック信号が、クロック信号供給手段からライン走査回路に選択的に供給されることにより、クロック信号供給線に生じる寄生容量を低減することができる。複数の画素回路、ライン走査回路、クロック信号供給手段、及び電源供給線は同一基板上に設けられており、例えば、クロック信号供給線から枝分かれした支線が電源供給線と交差している場合であっても、本発明に係るプリンタヘッドによれば、この支線及びクロック信号供給線に生じる寄生容量を低減することができる。より具体的には、例えば、その一部が電源供給線と交差するクロック信号供給線を介してクロック信号をライン走査回路に供給した場合、クロック信号供給線に寄生容量が生じるが、クロック信号供給線を介して選択的にクロック信号をライン走査回路に供給することによって、実質的にクロック信号が電源供給線と交差する回数を低減することができ、クロック信号供給線等に生じる寄生容量を低減することができる。また、クロック信号を選択的にライン走査回路に供給することにより、クロック信号供給線を介して供給されるクロック信号のうち無駄なクロック信号が電源供給線と交差する機会を低減することができる。したがって、例えば、クロック信号供給線、電源供給線、及びライン走査回路等が同じ基板上に配置された状態で、クロック信号が電源供給線を交差するように供給される場合でも、ライン走査回路等のロジック回路に高速でクロック信号を供給することができる。ここで、本発明に係る「選択的に」とは、例えば、プリンタヘッドの動作時に、クロック信号を常時ライン走査回路に供給するのではなく、ライン走査回路等のロジック回路がクロック信号を必要とする場合にのみクロック信号を供給することを意味する。

また、電源供給線は、基板上で平面的に見てクロック信号供給手段及びライン走査回路の間に設けられており、且つ複数の画素回路が配列された配列方向に沿ってライン状に延在された部分を含んでいることから、電源供給線はクロック信号出力線と交差する部分を有する構成とならざるを得ないが、上述したように選択的にクロック信号がライン走査回路に供給されることによって、電源供給線のレイアウト等を変更することなく、クロック信号供給線の寄生容量を低減することができる。特に、プリンタヘッドにおいては、画素数の向上と共にプリンタのサイズに合わせた小型化の要求もあり、プリンタヘッドに配置される各種配線等が電気的に絶縁された状態で交差するように配置される場合も多くなる。例えば、電源供給線及びクロック信号が交差するように配置される場合も多い。このような場合でも、クロック信号が電源供給線と交差する機会を低減することにより、プリンタヘッドの高速駆動が損なわれることがないように、より高速でクロック信号を供給することが可能である。尚、本発明に係る「基板上」とは、基板表面上という意味に限定されるものではなく、例えば、基板内部の同一平面上という意味や、基板上に形成された同一積層構造内という意味も含む。即ち、本発明に係る「基板上」は、直接又は間接を問わずに、基板の上方にという意味であり、例えば、電源供給線及びクロック信号供給線等が基板内部の同一平面上に形成された後、その上に保護膜等が形成されている場合も含む。また、本発明に係る「基板上に」とは、例えば、クロック信号供給線、電源供給線、ライン走査回路の如き各種信号を処理して画素回路を駆動させる配線及び回路等が絶縁膜等を介して基板上の異なる層上に夫々配置されている場合も含む。

以上、説明したように、本発明に係るプリンタヘッドによれば、クロック信号供給線等の寄生容量を低減し、クロック信号を高速でライン走査回路に供給することができる。特に、ライン走査信号に高い周波数を要する場合があるプリンタヘッドでは、クロック信号供給線に生じる寄生容量を低減することによって、例えば、ライン走査回路を高速、且つ正常に駆動させることが可能になる。

本発明に係るプリンタヘッドの一の態様においては、前記ライン走査回路は、前記基板上で平面的に見て前記電源供給線と前記配列方向に沿ってライン状に延在する部分を含む接地側配線との間に配置されていてもよい。

この態様によれば、プリンタヘッドの動作時にクロック信号が接地側配線と交差することがないため、クロック信号供給線に寄生容量が生じる機会を低減することができる。

本発明に係るプリンタヘッド用駆動回路は上記課題を解決するために、基板上に、ライン状に配列されており、感光体を露光するための電流駆動型の発光素子を夫々含むと共に、順次供給されるライン走査信号に応じて前記発光素子に流れる駆動電流を規定するデータ信号が書き込まれるように構成されている複数の画素回路を備えたプリンタヘッドを駆動するためのプリンタヘッド用駆動回路であって、前記基板上に、前記複数の画素回路に前記ライン走査信号を順次供給するライン走査回路と、前記複数の画素回路の配列方向に沿って延在される部分を含むクロック信号供給線を介して供給されるクロック信号を、前記ライン走査回路に対して選択的にクロック信号出力線を介して供給するクロック信号供給手段と、前記ライン走査回路に電源を供給するために、前記基板上で平面的に見て前記クロック信号供給手段及び前記ライン走査回路の間に設けられており、前記複数の画素回路が配列された配列方向に沿ってライン状に延在すると共に前記クロック信号出力線が交差する部分を含む電源供給線とを備え、前記クロック信号供給手段は、前記クロック信号供給線に電気的に並列に接続されており、且つ前記単相のクロック信号を選択的に前記ライン走査回路に夫々供給する複数の第１単位回路を有し、前記ライン走査回路は、前記複数の画素回路の配列方向に沿って、前記複数の第１単位回路に夫々対応して配列され、前記クロック信号を夫々出力する複数の第２単位回路を有し、前記複数の第２単位回路の各々は、前記クロック信号供給手段に対して、前記クロック信号の供給を制御するクロック供給制御信号を供給し、前記クロック信号供給手段は、前記複数の第２単位回路の各々から供給されたクロック供給制御信号をカウントして、前記クロック信号を必要とする第２単位回路を選択することによって、前記ライン走査回路に対して選択的に前記クロック信号を供給する。

本発明に係るプリンタヘッド用駆動回路によれば、上述したプリンタヘッドと同様に、クロック信号供給線等の寄生容量を低減し、ライン走査信号を供給するライン走査回路等を高速で駆動させながら感光体を露光することが可能である。

本発明に係る画像形成装置は上記課題を解決するために、上述したプリンタヘッドと、前記感光体と、前記プリンタヘッドによる露光によって前記感光体に形成された静電潜像を現像することで可視像を形成する現像手段と、前記形成された可視像を記録媒体上に転写する転写手段とを備える。

本発明の画像形成装置によれば、上述した本発明に係るプリンタヘッドを備えるので、感光ドラム等の感光体を高速且つ高解像度で露光する。従って、その後の現像及び転写を経て、高速且つ高品位のカラー画像や白黒画像を、コピー用紙等の記録媒体上に形成できる。しかも、プリンタヘッドを小型化することで、画像形成装置における小型化を図ることも可能である。

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。

以下、図１乃至図６を参照しながら本実施形態に係るプリンタヘッドについて詳細に説明する。その後、図７を参照しながら、本発明に係る画像形成装置の一例であるプリンタについて説明する。尚、以下の実施形態では、電流駆動型の発光素子の一例である有機ＥＬ発光素子（以下、ＥＬ素子と称す。）を搭載したプリンタヘッドを例に挙げて説明する。

（プリンタヘッド）
先ず、図１及び図２を参照して、本実施形態に係るプリンタヘッドの概略構成について説明する。図１は、本実施形態に係るプリンタヘッドの構成を概略的に示す斜視図であり、図２は、そのうち発光部及び画素回路の平面レイアウトに係る各種具体例を示す、プリンタヘッドの図式的な部分拡大平面図である。

図１において、プリンタヘッド１は、基板１０、基板１０上でライン状に配列された複数の発光部１１、データ信号が供給される外部回路接続端子１２と、外部回路接続端子１２に接続されたデータ線部１３、走査回路１７、クロック信号供給線３０、電源供給線４０、及びグランド配線５０とを備えている。

基板１０は、図中左右方向を「長手方向」として長手状に伸びるガラス基板、石英基板、半導体基板等から構成される。基板１０は、複数の発光部１１が配列されたライン状の領域が、プリンタヘッド１を備えるプリンタが各種サイズの印刷用紙等に印刷できるようなサイズを有している。基板１０は、その長手方向に、例えばＡサイズの印刷用紙に印刷可能なように２０ｃｍ〜３０ｃｍの長さを有する。基板の１０は、その短手方向に例えば１０ｍｍの長さを有する。短手方向に短いと、プリンタヘッド１を備えたプリンタ内において、プリンタヘッド１を除く各種要素を配置するためのスペースを広く確保することができるので非常に有利である。

外部回路接続端子１２は、基板１０の縁に沿って配列されている。複数設けられた外部回路接続端子１２の一部には、データ信号源として、プリンタエンジン等から２値のデータ信号、即ち画素毎に点灯（オン）とするか又は非点灯（オフ）とするかを示すデータ信号が供給される。

データ線部１３は、基板１０の長手方向に沿って伸びるように一本又は複数本配線されている。データ線部１３には、外部回路接続端子１２を介して、データ信号源からデータ信号が供給される。

走査回路１７は、基板１０に後付け又は内蔵されている。走査回路１７は、後述のように、各発光部１１における発光のタイミングを制御するライン走査信号を各画素回路２０１に順次供給するように構成されている。

クロック信号供給線３０は、図中左右方向、即ち発光部１１が配列された配列方向に沿って延在するように基板１０上に配置されている。クロック信号供給線３０は、図示しない、例えばタイミングジェネレータから供給されるクロック信号を走査回路１７に供給する。

電源供給線４０及びグランド配線５０は、クロック信号供給線３０と同様に、発光部１１の配列方向に沿って延在するように基板１０上に配置されている。また、クロック信号供給線３０、電源供給線４０、及びグランド配線５０は、基板１０上に配置されている場合に限定されるものではなく、発光部１１及び走査回路１７と共に同一平面上に配置されていれば、基板１０の内部に配置されていてもよい。電源供給線４０は、例えば、走査回路１７に含まれる各種素子を駆動するための電源を供給し、グランド配線５０は、走査回路１７に含まれる各種素子を接地する。プリンタヘッド１は、基板１０上において電源供給線４０及びグランド配線５０の間に走査回路１７が配置されている構成を備えており、且つ電源供給線４０の外側、より具体的には、基板１０上において電源供給線４０の図中上側にクロック信号供給線３０が配置されている。したがって、クロック信号供給線３０から走査回路１７にクロック信号を供給する際には、クロック信号が電源供給線４０と交差することになる。

図２において、複数の発光部１１は基板１０の長手方向に一致するライン方向に沿って配列されている。発光部１１は、１ラインのみ設けられてもよいし（図２（ａ））、千鳥足状に複数ライン設けられてもよいし（図２（ｂ））、マトリクス状に複数ライン設けられてもよい（図２（ｃ））。いずれの具体例の場合にも、発光部１１は、画素回路２０１毎に一つ設けられており、例えば１０μｍ程度のピッチで配列されている。各画素回路２０１には、図１に示したライン走査回路１７からライン走査信号が、ライン走査信号線１４１を介して供給されると共に、データ線部１３の引出線部分１３ｃを介してデータ信号が供給される。更に、画素回路２０１は、高電位配線１１６及び低電位配線１１８から夫々、高電位電源及び低電位電源が夫々供給されるように構成されている。

次に図３を参照して、画素回路２０１及びこれに接続された各種配線についての一具体例について説明する。図３は、プリンタヘッド１の電気的な概略構成の一具体例を示すブロック図である。尚、図３において、図１及び図２に示した構成要素と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。図３において、データ線部１３は、データ信号供給線１３ａ、及び入力バッファＤＩＮＶを含んで構成されている。更に、データ信号供給線１３ａから枝分かれした支線である引出線部１３ｃの末端の夫々には、複数の画素回路２０１を備える画素回路群Ｂ１、Ｂ２、・・・、Ｂｎが電気的に接続されている。尚、図３では、画素回路２０１は、横一列に配列されているが、その実際の平面レイアウトとしては、図２（ａ）〜図２（ｃ）に示した如く、各種のレイアウトを採ることが可能である。図３の具体例では特に、入力バッファＤＩＮＶは、データ信号供給線１３ａから供給される２値のデータ信号に対応して２値電圧を生成すると共に引出線部分１３ｃを介して画素回路２０１へ供給する。入力バッファＤＩＮＶ及び静電保護回路２２６及び２２８により、静電気等の異常電圧からプリンタヘッド１の各部を保護することができる。更に、別途供給される電源電圧を用いて、データ信号供給線１３ａ及び引出線部分１３ｃにおける２値電圧を、２値のデータ信号のオン又はオフに対応する２値電圧のいずれかに確固として保持することができる。これにより、データ線部１３を介して、画素回路２０１の駆動が可能となる。本実施形態では、プリンタヘッド１が備える画素回路２０１の駆動方法として電圧プログラム方式を採用しているが、画素回路２０１の駆動方法は電圧プログラム方式に限定されるものではなく、例えば、伝統的な有機ＥＬディスプレイ装置の駆動方法である電流プログラム方式を採用することも可能である。

走査回路１７は、本発明に係る「ライン走査回路」の一例であるシフトレジスタ回路ＳＲ、及び本発明に係る「クロック信号供給手段」の一例であるトランスミッションゲート群ＴＧを含む。シフトレジスタ回路ＳＲは、クロック信号供給線３０からトランスミッションゲート群ＴＧを介して供給されるクロック信号に応じて、ライン走査信号Ｓ１、Ｓ２、・・・、Ｓ４をライン走査信号線１４１に順次供給するように構成されている。

トランスミッションゲート群ＴＧは、本発明に係る「第１単位回路」の夫々一例であるトランスミッションゲートＴＧ０１、ＴＧ０２、・・・、ＴＧｍ１を備えている。トランスミッションゲートＴＧ０１、ＴＧ０２、・・・、ＴＧｍ１の夫々は、クロック信号供給線３０に電気的に並列に接続されており、且つシフトレジスタ回路ＳＲの各段ＳＲｉに電気的に接続されている。即ち、トランスミッションゲートＴＧｍ１のｍは、シフトレジスタＳＲｎのｎと一致する。トランスミッションゲートＴＧ０１、ＴＧ１１、・・・、ＴＧｍ１の夫々は、クロック信号を順次シフトレジスタ回路ＳＲの各段ＳＲｉに供給する。トランスミッションゲートＴＧ１０、ＴＧ１１、・・・、ＴＧｍ１の夫々は、クロック信号出力線２４１を介してシフトレジスタ回路ＳＲの各段ＳＲｉと電気的に接続されている。クロック信号出力線２４１は、電源供給線４０との間に、例えば絶縁膜等を介在させて配置されており、電源供給線４０と交差するように図中上下方向に延在されている。したがって、電源供給線４０は、各クロック信号出力線２４１と交差する部分を含んでおり、トランスミッションゲートＴＧ０１、ＴＧ１１、・・・、ＴＧｍ１からシフトレジスタ回路ＳＲの各段ＳＲｉに供給されるクロック信号は、電源供給線４０と交差することになる。

シフトレジスタ回路ＳＲは、夫々シフトレジスタ回路ＳＲの各段ＳＲｉ（ｉ＝０、１、２、・・・、ｎ）を備えている。尚、以下の説明においては、最初にスタートパルスＳＰが入力される段ＳＲ０は、次の段ＳＲ１にスタートパルスを転送するのみであり、段ＳＲ１以降の各段ＳＲ１、ＳＲ２、・・・、ＳＲｎが画素回路２０１にライン走査信号Ｓｉを供給する。

シフトレジスタ回路ＳＲの各段ＳＲｉの夫々は、本発明に係る「第２単位回路」の夫々一例であり、シフトレジスタ回路ＳＲの第１段目である段ＳＲ０には、プリンタヘッド１の動作時にスタートパルスＳＰ及びクロック信号ＣＬＫが入力される。段ＳＲ０は、クロック信号ＣＬＫに応じてスタートパルスＳＰをラッチしてサンプリング制御信号を出力し、このサンプリング制御信号によって次の段ＳＲ１に転送信号を供給し、順次各段ＳＲ１が次段に転送信号を供給する。これにより、シフトレジスタ回路ＳＲの各段ＳＲｉは、スタートパルスＳＰをサンプリング制御信号にしたがってサンプリングしてライン走査信号Ｓｉとしてライン走査信号線１４１に供給する。より具体的には、段ＳＲｉは、隣接する段と互いに電気的に接続されたフリップフロップ回路部ＦＦｉ（ｉ＝０、１，２、・・・、ｎ）、ＯＲ論理回路部ＯＲｉ（ｉ＝１、２、・・・、ｎ）、インバータＩＮＶｉ（ｉ＝０、１、２、・・・、ｎ）及びＣＭＯＳで夫々構成されるトランスミッションゲートＴＧｉ２（ｉ＝０、１、２、・・・、ｎ）を備えており、各段ＳＲｉはこれらの要素によって上述したスタートパルスＳＰを処理してライン走査信号Ｓ１、Ｓ２、…、Ｓｎを画素回路２０１に供給する。２段目以降の段ＳＲｉ（ｉ＝１、２、・・、ｎ）は、ＮＡＮＤ回路部Ｎｉ（ｉ＝１、２、・・・、ｎ）を更に備えており、ＮＡＮＤ回路部Ｎｉを介してライン走査信号Ｓｉを画素回路２０１に供給する。シフトレジスタ回路ＳＲの最終段である段ＳＲｎは、スタートパルスＳＰをエンドパルスＥＰとして出力する。

トランスミッションゲートＴＧ０１、ＴＧ１１、・・・、ＴＧｍ１の夫々は、クロック信号供給線３０から供給されるクロック信号を選択的にシフトレジスタ回路ＳＲの各段ＳＲｉに供給することによって、クロック信号が電源供給線４０と交差する機会を低減する。より具体的には、例えば、シフトレジスタ回路ＳＲの各段から供給されるクロック供給制御信号をカウントすることによって、クロック信号が必要とされる段を選択してクロック信号を供給する。これにより、クロック信号が電源供給線４０を交差する際にクロック信号供給線３０及びクロック信号出力線２４１に生じる寄生容量を低減することが可能になり、高速でクロック信号を供給することが可能になる。

画素回路２０１は、制御用トランジスタＴＲ１、駆動用トランジスタＴＲ２、及びＥＬ素子ＯＬＥＤを含んで構成されている。ＥＬ素子ＯＬＥＤは、図１及び図２に示した発光部１１として機能する。尚、ＥＬ素子ＯＬＥＤの詳細な構成は、既存の有機ＥＬディスプレイパネルにおけるＥＬ素子におけるそれと同様或いは類似である。制御用トランジスタＴＲ１は、そのゲートにライン走査信号Ｓｉ（ｉ＝１、２…、ｎ）が供給される。そして、そのソースに引出線部分１３ｃから供給されるデータ信号の２値電圧を、対応するライン走査信号Ｓｉが供給されるタイミングで、そのソースドレイン間を介して駆動用トランジスタＴＲ２のゲートへ供給するように構成されている。駆動用トランジスタＴＲ２は、そのゲートにデータ信号の２値電圧の一方の値（例えばハイレベルの電圧）が印加されると、オンされる。よってこの際、所定電位が供給されているＥＬ素子の陰極及び陽極間に駆動電流が流れる。これにより、ＥＬ素子ＯＬＥＤは、発光、即ち点灯する。逆に、駆動用トランジスタＴＲ２は、そのゲートにデータ信号の２値電圧の他方の値（例えばローレベルの電圧）が印加されると、オフされる。よってこの際、所定電位が供給されている陰極及び陽極間に、駆動電流が流れることはない。

画素回路２０１は、４つの発光部１１（図１及び図２参照）を夫々備える画素ブロックＢｉ（ｉ＝０、１、・・・、ｎ）にグループ分けされている。画素ブロックＢｉは、所定個数の画素回路２０１（即ち、ここでは４個）を含む。画素ブロックＢｉは、夫々一本のライン走査信号線１４１が電気的に接続されており、画素ブロックＢｉに含まれる複数の発光部１１に一括してこのライン走査信号線１４１から、同一のライン走査信号Ｓｉが供給される。尚、本実施形態においては、データ信号供給線１３ａが４本の場合を例に挙げて説明するが、データ線部１３に含まれるデータ線信号供給線の本数は４本に限定されるものではなく、例えば、データ信号供給線の本数が１２８本である場合には、データ線部１３から１２８個の異なるデータ信号を、同一画素ブロックに属する１２８個の画素回路毎に、同時に供給することが可能である。４本のデータ信号供給線１３ａの夫々は、画素ブロックＢｉに含まれる発光部１１に夫々電気的に接続されている。画素ブロックＢｉに含まれる４つの画素回路２０１の夫々にデータ信号供給線１３ａが夫々一本ずつ電気的に接続されている。更に、データ信号供給線１３ａの夫々は、他の画素ブロックＢｉに含まれる画素回路２０１にも電気的に接続されている。したがって、データ線部１３に含まれるデータ信号供給線１３ａの夫々は、各画素ブロックＢｉに含まれる画素回路２０１に共用されている。これにより、直線状に配置された画素回路２０１を画素ブロックＢｉ毎に動作させることができる。

次に、図４及び図５を参照しながら、プリンタヘッド１の構成について更に詳細に説明する。図４は、プリンタヘッド１の一部を拡大して示した平面図であり、図５は、図４におけるＶ−Ｖ´線断面図である。尚、各トランスミッションゲートＴＧ０１、ＴＧ１１、・・・、ＴＧｍ１、ＴＧ０２、ＴＧ１２、・・・、ＴＧｎ２、シフトレジスタ回路ＳＲの各段ＳＲ０、ＳＲ１、・・・ＳＲｎ、及びシフトレジスタ回路ＳＲの各段と電気的に接続される配線等は、所要の電気的な接続が互いになされた上で図３中の左右方向に沿って繰り返された構成を備えることから、図４及び図５においては、トランスミッションゲートＴＧ１１近傍の構成を示しながら説明する。

図４において図中上側から順にクロック信号供給線３０、トランスミッションゲートＴＧ１１、電源供給線４０、トランスミッションゲートＴＧ１２、シフトレジスタ回路ＳＲの一の段ＳＲ１、及びグランド配線５０が基板１０上に配置されている。

クロック信号供給線３０、電源供給線４０、及びグランド配線５０は、複数の画素回路２０１に沿って配置された走査回路１７に沿って図中左右方向に沿って延在されている。トランスミッションゲートＴＧ１１は、図中上下方向に沿ってクロック信号供給線３０及び電源供給線４０の間に配置されている。トランスミッションゲートＴＧ１１の出力側は、トランスミッションゲートＴＧ１２の入力側と電気的に接続されている。より具体的には、トランスミッションゲートＴＧ１１の出力側は、図中上下方向に沿って延在されたクロック信号出力線２４１を介してトランスミッションゲートＴＧ１２の入力側と電気的に接続されている。クロック信号出力線２４１は、絶縁膜を介して電源供給線４０と絶縁された状態で図中上下方向に沿ってされていることから、クロック信号出力線２４１は、電源供給線４０と絶縁された状態で交差していることになる。したがって、クロック信号をトランスミッションゲートＴＧ１１からトランスミッションゲートＴＧ１２に供給する場合、クロック信号は電源供給線４０を交差することになる。

シフトレジスタ回路ＳＲは、図中上下方向に沿って電源供給線４０及びグランド配線５０の間に配置されている。図中ではシフトレジスタ回路ＳＲの一の段ＳＲ１に含まれるトランジスタＴＲ５０及びＮＡＮＤ回路Ｎ１が備えるトランジスタＴＲ６０の一部が示されている。ＮＡＮＤ回路Ｎ１は、シフトレジスタ回路ＳＲの一の段ＳＲ１から出力されたライン走査信号を、ＮＡＮＤ回路Ｎ１に電気的に接続された画素回路群Ｂ１に一括にて供給する。

図５において、クロック信号供給線３０、トランスミッションゲートＴＧ１１、電源供給線４０、シフトレジスタ回路ＳＲの一の段ＳＲ１、及びグランド配線５０は、基板１０上に形成された絶縁膜１２２、１２４、１２５、及びゲート絶縁膜１２３の膜上或いは膜中に配置されている。トランスミッションゲートＴＧ１１はトランジスタＴＲ６０を備えている。トランジスタＴＲ６０には、ゲート絶縁膜１２４を貫通してトランジスタＴＲ６０の半導体層１０５に至るコンタクトホール５０１及び５０２が形成されている。トランジスタＴＲ６０のドレイン電極１０１及びソース電極１０３を構成する導電膜は、コンタクトホール５０１及び５０２の各々の内壁に沿って半導体層１０５の表面に至るように連続的に形成されている。ドレイン電極１０１は、クロック信号出力線２４１に電気的に接続されており、ソース電極１０３は、クロック信号供給線３０に電気的に接続されている。ゲート電極１０２は、ゲート絶縁膜１２３を介して半導体層１０５と対向するように形成されていると共に、ドレイン電極１０１及びソース電極１０３と電気的に隔絶されるように絶縁膜１２４に埋め込まれている。クロック信号出力線２４１は、絶縁膜１２４上に形成された電源供給線４０の下側で電源供給線４０と交差するように絶縁膜１２４に埋め込まれており、シフトレジスタ回路ＳＲの一の段ＳＲ１まで延在されている。シフトレジスタ回路ＳＲの一の段ＳＲ１に含まれるトランジスタＴＲ５０は、トランスミッションゲートＴＲ１１と同様に、絶縁膜１２４を貫通してトランジスタＴＲ５０の半導体層２０５に至るコンタクトホール６０１及び６０２が形成されている。トランジスタＴＲ５０のドレイン電極２０１及びソース電極２０３を構成する導電膜は、コンタクトホール６０１及び６０２の各々の内壁に沿って半導体層２０５の表面に至るように連続的に形成されている。尚、トランジスタＴＲ５０のゲート電極２０２はダブルゲート構造を有しているが、シングルゲート構造でもよいことは言うまでもない。グランド配線５０は、ゲート絶縁膜１２４上に形成されており、ライン信号出力線１４１は、グランド配線５０の下側でグランド配線５０と交差するように絶縁膜１２４に埋め込まれている。

このように、クロック信号出力線２４１が電源供給線４０と交差するように配置されている場合、上述したようにトランスミッションゲートＴＧ１１が選択的にクロック信号をシフトレジスタ回路ＳＲに供給することによって、クロック信号出力線２４１及びクロック信号供給線３０に生じる寄生容量を低減することができ、高速でクロック信号をシフトレジスタ回路ＳＲに供給することが可能である。特に、クロック信号供給線２４１及び電源供給線４０の間に介在する絶縁膜１２４の厚みが薄い場合には、クロック信号を供給することによって生じる寄生容量も大きくなるが、クロック信号が電源供給線と交際する機会を低減すれば、発生する寄生容量を低減することが可能である。

次に、図６を参照しながら本発明に係るプリンタヘッドの他の実施形態について説明する。図６は、本実施形態に係るプリンタヘッドの電気的な概略構成の一具体例を示すブロック図である。尚、図６において、図１及び図２に示した構成要素と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。プリンタヘッド１００は、本発明に係る「クロック信号供給手段」の一例であるクロック制御回路部２０、ライン走査回路１７、データ線部１３、画素回路部８０、クロック信号供給線３０、電源供給線４０、及びグランド配線５０を主たる構成要素として備えている。

図６において、クロック信号制御部２０は、本発明に係る「第１単位回路」の一例である複数のクロック制御回路２１を備えている。クロック制御回路２１は、プリンタヘッド１００の長手方向に沿って延在されるクロック信号供給線３０に電気的に並列に接続されている。クロック制御回路２１は、後述する複数のクロック再生回路４１毎に設けられている。クロック信号は、図中左右方向、即ち画素回路２０１が配列された配列方向に沿ってライン状に延在される部分を含むクロック信号供給線３０を介してクロック制御回路２１に供給される。尚、クロック信号供給線３０を介して供給されるクロック信号は、図中左側である入力側から図示しないタイミングジェネレータ等によって入力される単相のクロック信号である。

クロック制御回路２１は、夫々４つの入出力端子を備えている。より具体的には、クロック制御回路２１は、クロック信号入力端子ＣＬＫＩＮａ、固定電位入力端子ＶＩＮａ、クロック信号出力端子ＣＬＫＯＵＴａ、及びクロック供給制御信号入力端子ＣＮＴＩＮａを備えている。クロック制御回路２１は、クロック信号の入力側にバッファ３２が電気的に介挿されたクロック信号供給線３０に夫々電気的に並列に接続されている。バッファ３２の入力インピーダンスは大きく、出力インピーダンスが小さいため、１（ハイレベル）又は０（ローレベル）を示すクロック信号の２値電圧の絶対値は、入力時と出力時とで殆ど変動しない。従って、バッファ３２によれば、入力時のクロック信号の２値電圧の絶対値を維持しながら、クロック信号をクロック制御回路２１の夫々に安定して供給することができる。特に、本実施形態では、クロック信号供給線３０を一本にして配線容量を抑制した上で、クロック信号を安定して供給することができるとういう格別の効果を得ることが可能である。

クロック信号の入力側に最も近い一番目のクロック制御回路２１、即ち図中最も左側に配置されたクロック制御回路２１の固定電位入力端子ＶＩＮａには低電位（ＬＯ）の電源が入力され、２番目のクロック制御回路２１の固定電位入力端子ＶＩＮａには高電位（ＨＩＧＨ）の電源が入力される。３番目のクロック制御回路２１の固定電位入力端子ＶＩＮａには低電位（ＬＯ）の電源が入力され、４番目のクロック制御回路２１の固定電位入力端子ＶＩＮａには高電位（ＨＩＧＨ）の電源が入力される。複数のクロック制御回路２１の固定電位入力端子ＶＩＮａには、クロック信号の入力側から順番に低電位及び高電位の電源が交互に入力される。

クロック制御回路２１のクロック供給制御信号入力端子ＣＮＴＩＮａには、後述するクロック再生回路４１から出力されるクロック供給制御信号が入力される。クロック制御回路２１は、固定電位入力端子ＶＩＮａ及びクロック供給制御信号入力端子ＣＮＴＩＮａの夫々から入力される電源及びクロック供給制御信号に応じて、クロック入力端子ＣＬＫＩＮａからクロック信号を取り込み、クロック信号出力端子ＣＬＫＯＵＴａに出力する。クロック制御回路２１が、電源及びクロック供給制御信号に応じてクロック信号を、後述するクロック再生回路４１に供給することが、本発明に係る「選択的に」の一例に該当する。即ち、クロック制御回路２１は、クロック信号が供給されている間に常時クロック信号をクロック再生回路４１に供給するのではなく、クロック供給制御信号及び電源に応じて所定の期間の間のみクロック信号をクロック再生回路４１に供給するのである。

このように、クロック制御回路２１は、クロック信号を後述するクロック再生回路４１に常時供給しているのではなく、クロック供給制御信号及びクロック信号の両方が１（ハイレベル）を示す信号である場合にのみ、クロック再生回路４１にクロック信号を供給する。より具体的には、後述するクロック再生回路４１が正相及び逆相のクロック信号を生成している場合にのみ、クロック制御回路２１はクロック信号をクロック再生回路４１に供給可能な状態になる。即ち、クロック制御回路２１は、正相及び逆相のクロック信号を生成しているクロック再生回路４１に所定の期間のみ選択的にクロック信号を供給するのである。

したがって、クロック信号を必要とするクロック再生回路４１にのみクロック信号が供給されることになり、クロック信号出力線２４１が電源供給線４０と交差するように配置されている場合であっても、クロック信号が電源供給線４０を交差する機会を低減することができる。これにより、クロック信号供給線３０及びクロック信号出力線２４１に寄生容量が生じることを低減することができ、寄生容量によるクロック信号の遅延を抑制し、高速でプリンタヘッドを駆動することができる。

クロック生成部４０は、本発明に係る「クロック波形生成手段」の一例であり、クロック制御回路２１の夫々と電気的に接続された複数のクロック再生回路４１を備える。クロック再生回路４１は、本発明に係る「第２単位回路」の一例であり、クロック制御回路２１から供給された単相のクロック信号から正相及び逆相のクロック信号を生成する。ここで、逆相のクロック信号とは、基準となる電位に対して正相のクロック信号を反転させた波形を有する信号である。クロック再生回路４１は、クロック供給制御信号出力端子ＣＮＴＯＵＴｂ、クロック入力端子ＣＬＫＩＮｂ、第１入力端子ＯＲ１ｂ及び第２入力端子ＯＲ２、正相クロック信号出力端子ＯＵＴｂ、及び逆相クロック信号出力端子ＯＵＴＢｂを備えている。クロック再生回路４１は、クロック信号入力端子ＣＬＫＩＮｂから入力された単相のクロック信号から正相及び逆相のクロック信号を生成し、正相クロック信号出力端子ＯＵＴｂ及び逆相クロック信号出力端子ＯＵＴＢｂの夫々から正相及び逆相のクロック信号を、クロック再生回路４１に対応するシフトレジスタ回路ＳＲの一の段に供給する。このように単相のクロック信号から生成された正相及び逆相のクロック信号により、後述するシフトレジスタ回路ＳＲの各段が順次転送信号をシフトレジスタの次段に転送すると共に、後述する画素回路２０１に論理素子等を介してライン走査信号を供給する。クロック再生回路４１は、例えば、電気的に互いに接続された複数の論理素子及びインバータ等により単相のクロック信号を処理して、正相及び逆相のクロック信号を生成する。

シフトレジスタ回路ＳＲの各段は、スタートパルス或いは前段から出力された転送信号が入力される入力端子ＩＮ、転送信号を出力する出力端子ＯＵＴ、クロック再生回路４１の逆相クロック信号出力端子ＯＵＴＢを電気的に接続されたクロック信号入力端子ＣＬ２、及び正相クロック信号出力端子ＯＵＴと電気的に接続されたクロック信号入力端子ＣＬ１を備えている。ここで、シフトレジスタ回路ＳＲの図中最も左側に配置された段であるシフトレジスタＳＲ０は、スタートパルスＳＰを転送信号として次段に転送するのみであり、シフトレジスタ回路ＳＲの各段ＳＲ１、ＳＲ２、・・・、ＳＲｎから夫々順次出力される転送信号は、図中最も右側に配置されたシフトレジスタ回路ＳＲの最終段であるシフトレジスタＳＲｎ＋１でその転送が終了される。シフトレジスタ回路ＳＲは、シフトレジスタの各段ＳＲ１、ＳＲ２、・・・、ＳＲｎの夫々に対応してＮＡＮＤ論理素子６０が設けられている。シフトレジスタ回路ＳＲの各段ＳＲ０、ＳＲ１、・・・、ＳＲｎは、正相のクロック信号及び逆相のクロック信号にしたがって順次１（ハイレベル）を示す転送信号をライン走査信号としてＮＡＮＤ論理素子６０に供給する。ＮＡＮＤ論理素子６０は、後述する画素回路群Ｂ１、Ｂ２、・・・、Ｂｎにライン走査信号を供給する。尚、スタートパルスをシフトレジスタ回路ＳＲに供給するための配線３１の途中に電気的に介挿されたバッファ３３によれば、バッファ３２と同様にスタートパルス或いは転送信号を安定してシフトレジスタＳＲの各段に供給することができる。シフトレジスタ回路ＳＲの各段ＳＲｉによれば、クロック信号入力端子ＣＬ１及びＣＬ２の夫々から正相のクロック信号及び逆相のクロック信号が入力された場合、転送信号は次段に転送される。

以上説明したように、プリンタヘッド１００によれば、クロック信号供給線３０から走査回路１７にクロック信号を供給する際に生じる寄生容量を低減することができるだけでなく、走査回路１７に含まれるシフトレジスタ回路ＳＲの負荷も低減することが可能である。したがって、プリンタヘッド１００におけるクロック信号の伝達を高速で行うことができるだけでなく、プリンタヘッドの信頼性を高めることも可能である。

（プリンタ）
次に図７を参照しながら上述のプリンタヘッド１を備えたプリンタに係る実施形態について詳細に説明する。ここに図７は、本実施形態に係るプリンタの主要構成を示す図式的断面図である。尚、以下の実施形態では、プリンタヘッド１をＹＭＣＫ用に４つ備えたカラープリンタを例に挙げて説明する。

図７において、プリンタ１０００は、ＹＭＣＫ用の４つの画像形成ユニット１００１Ｙ、１００１Ｍ、１００Ｃ及び１００１Ｋを備え、これらのユニットは夫々、本発明に係る「感光体」の一例たる感光ドラム１００２と、その周囲に順に配置されたクリーナ１０１１、帯電器１０１２、プリンタヘッド１、及び本発明に係る「現像手段」の一例たる現像器１０１３を備えて構成されている。

次に本実施形態のプリンタ１の構成をその動作と共に説明する。

図７において、クリーナ１０１１により、前回のサイクルで感光ドラム１００２の表面に残ったトナーが除去された後、今回のサイクル用に帯電器１０１２によって、コロナ放電等により感光ドラム１００２の表面が帯電される。続いて、上述した実施形態のプリンタヘッド１によるデータ信号に応じた露光によって、感光ドラム１００２の表面にデータ信号に応じた静電潜像が形成される。続いて、Ｙ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）及びＫ（黒）のうち、各ユニットに対応する色のトナーを用いることで、現像器１０２１による現像が行われ、感光ドラム１００２の表面には、トナー付着による可視像たるトナー画像の形成が行われる。他方、転写ベルト１０２０は、ローラ１０２１、１０２２等により回動されている。そして、各感光ドラム１００２に対向する転写位置にて、転写ローラ１０１４で裏側から押された形で、感光ドラム１００２上のトナー画像が転写ベルト１０２０上に転写される。この転写されたトナー画像は、搬送装置１０３０により搬送されるコピー用紙等の用紙上に更に転写される。そして、不図示の定着装置等を介して、排出トレー上に画像形成済みの用紙が排出される。

以上説明したように本実施形態のプリンタ１０００は、上述したプリンタヘッド１或いは１００を備えるので、感光ドラム１００２を高速且つ高解像度で露光可能である。しかも、プリンタヘッド１を小型化することで、プリンタにおける小型化を図ることができる。特に図７において、感光ドラム１００２の回転軸方向には、プリンタヘッド１は、その長手方向として所望の長さに形成することが容易にして可能であり、しかも、感光ドラム１００２の周方向に沿った方向についてのプリンタヘッド１の長さは、その短長方向の長さに他ならず、非常に短くすることができる。よって、図７の如き感光ドラム１００２の周囲を囲んで各種装置を配置する構成を有するプリンタに対して、本実施形態の如きプリンタヘッド１を適用することは、大変有利である。このようなプリンタ１００においても、プリンタヘッド１或いは１００は所要のサイズに小型化されたうえで高速にクロック信号等を伝達することができる。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うプリンタヘッド及びこれを備えたプリンタもまた、本発明の技術的範囲に含まれるものである。

本発明の実施形態に係るプリンタヘッドの構成を概略的に示した斜視図である。本実施形態に係るプリンタヘッドの図式的な部分拡大平面図である。本実施形態に係るプリンタヘッドの電気的な接続状態を示したブロック図である。本実施形態のプリンタヘッドの一部を拡大して示した平面図である。図４のＶ−Ｖ´線断面図である。本発明の他の本実施形態に係るプリンタヘッドの電気的な接続状態を示したブロック図である。本発明の実施形態に係るプリンタの主要構成を示す図式的断面図である。

符号の説明

１，１００プリンタヘッド、ＴＲ１制御用トランジスタ、ＴＲ２駆動用トランジスタ、２０１画素部、１１発光部、１７走査回路、２１クロック制御回路、４０電源供給線、３０クロック信号供給線、５０グランド配線、ＯＬＥＤＥＬ素子、１０１，２０１ドレイン電極、１０２，２０２ゲート電極、１０３，２０３ソース電極、１０００プリンタ、

Claims

基板上に、
ライン状に配列されており、感光体を露光するための電流駆動型の発光素子を夫々含むと共に、順次供給されるライン走査信号に応じて前記発光素子に流れる駆動電流を規定するデータ信号が書き込まれるように構成されている複数の画素回路と、
前記複数の画素回路に前記ライン走査信号を順次供給するライン走査回路と、
前記複数の画素回路の配列方向に沿って延在される部分を含むクロック信号供給線を介して供給されるクロック信号を、前記ライン走査回路に対して選択的にクロック信号出力線を介して供給するクロック信号供給手段と、
前記ライン走査回路に電源を供給するために、前記基板上で平面的に見て前記クロック信号供給手段及び前記ライン走査回路の間に設けられており、前記複数の画素回路が配列された配列方向に沿ってライン状に延在すると共に前記クロック信号出力線が交差する部分を含む電源供給線と
を備え、
前記クロック信号供給手段は、前記クロック信号供給線に電気的に並列に接続されており、且つ前記単相のクロック信号を選択的に前記ライン走査回路に夫々供給する複数の第１単位回路を有し、
前記ライン走査回路は、前記複数の画素回路の配列方向に沿って、前記複数の第１単位回路に夫々対応して配列され、前記クロック信号を夫々出力する複数の第２単位回路を有し、
前記複数の第２単位回路の各々は、前記クロック信号供給手段に対して、前記クロック信号の供給を制御するクロック供給制御信号を供給し、
前記クロック信号供給手段は、前記複数の第２単位回路の各々から供給されたクロック供給制御信号をカウントして、前記クロック信号を必要とする第２単位回路を選択することによって、前記ライン走査回路に対して選択的に前記クロック信号を供給する
ことを特徴とするプリンタヘッド。
前記ライン走査回路は、前記基板上で平面的に見て前記電源供給線と前記配列方向に沿ってライン状に延在する部分を含む接地側配線との間に配置されていること
を特徴とする請求項１に記載のプリンタヘッド。
基板上に、ライン状に配列されており、感光体を露光するための電流駆動型の発光素子を夫々含むと共に、順次供給されるライン走査信号に応じて前記発光素子に流れる駆動電流を規定するデータ信号が書き込まれるように構成されている複数の画素回路を備えたプリンタヘッドを駆動するためのプリンタヘッド用駆動回路であって、
前記基板上に、
前記複数の画素回路に前記ライン走査信号を順次供給するライン走査回路と、
前記複数の画素回路の配列方向に沿って延在される部分を含むクロック信号供給線を介して供給されるクロック信号を、前記ライン走査回路に対して選択的にクロック信号出力線を介して供給するクロック信号供給手段と、
前記ライン走査回路に電源を供給するために、前記基板上で平面的に見て前記クロック信号供給手段及び前記ライン走査回路の間に設けられており、前記複数の画素回路が配列された配列方向に沿ってライン状に延在すると共に前記クロック信号出力線が交差する部分を含む電源供給線と
を備え、
前記クロック信号供給手段は、前記クロック信号供給線に電気的に並列に接続されており、且つ前記単相のクロック信号を選択的に前記ライン走査回路に夫々供給する複数の第１単位回路を有し、
前記ライン走査回路は、前記複数の画素回路の配列方向に沿って、前記複数の第１単位回路に夫々対応して配列され、前記クロック信号を夫々出力する複数の第２単位回路を有し、
前記複数の第２単位回路の各々は、前記クロック信号供給手段に対して、前記クロック信号の供給を制御するクロック供給制御信号を供給し、
前記クロック信号供給手段は、前記複数の第２単位回路の各々から供給されたクロック供給制御信号をカウントして、前記クロック信号を必要とする第２単位回路を選択することによって、前記ライン走査回路に対して選択的に前記クロック信号を供給する
ことを特徴とするプリンタヘッド用駆動回路。
請求項１又は２に記載のプリンタヘッドと、
前記感光体と、
前記プリンタヘッドによる露光によって前記感光体に形成された静電潜像を現像することで可視像を形成する現像手段と、
前記形成された可視像を記録媒体上に転写する転写手段と
を備えたことを特徴とする画像形成装置。