TWI399729B - 掃描信號線驅動電路、顯示裝置及其驅動方法 - Google Patents

Description

掃描信號線驅動電路、顯示裝置及其驅動方法

本發明係關於一種掃描信號線驅動電路、顯示裝置以及掃描信號線之驅動方法，特別係關於一種使用交錯驅動(跳躍式掃描)來實現點反轉畫面的驅動方法。

先前以來，主動矩陣型液晶面板得以廣泛使用。主動矩陣型液晶面板之構成為，在夾持有液晶層之2塊透明基板中之一塊基板上，形成複數條資料信號線(以下稱為「資料線」)及與該複數條資料線交叉之複數條掃描信號線，並將與各交叉點對應而形成之像素電極配置成矩陣狀。然後，各像素電極經由作為開關元件之TFT(Thin Film Transistor，薄膜電晶體)而連接於通過與各像素電極對應之交叉點的資料線，上述TFT之閘極端子連接於通過上述交叉點之掃描信號線。並且，於另一塊透明基板上，與上述複數個像素電極共通之對向電極作為共通電極而形成。

具備上述構成之液晶面板的液晶顯示裝置中，包括閘極驅動器以及源極驅動器，以作為用以使圖像顯示於上述液晶面板上之驅動電路。閘極驅動器亦稱為掃描信號線驅動電路，其係將用以依次選擇上述複數條掃描信號線之掃描信號施加於上述複數個掃描信號線之驅動電路。源極驅動器亦稱為資料信號線驅動電路或者影像信號線驅動電路，其係將用以使資料寫入至上述液晶面板之各像素形成部中的資料信號，施加於上述複數個資料線上。

於上述構成中，在與像素電極對向之共通電極上，施加有共通電壓Vcom。進而，在各像素電極與對向電極之間，施加與該像素電極所對應之像素之值相當的電壓，使液晶層之透過率對應上述電壓施加而變化，藉此於上述液晶面板上顯示圖像。此時，為了防止構成液晶層之液晶材料劣化，液晶面板受到交流驅動。亦即，源極驅動器輸出上述資料信號，以使施加於各像素電極與對向電極之間的電壓之正負極性例如對應於每1幀而反轉。

一般而言，於主動矩陣型液晶面板中，對應於每一像素而設置的TFT等開關元件存在特性不均之現象，故即便從源極驅動器輸出之資料信號(以對向電極之電位為基準之施加電壓)之正負對稱，液晶層之透過率亦不會相對於正負資料電壓而完全對稱。因此，在使液晶上之施加電壓之正負極性對應於每1幀而反轉的驅動方式(幀反轉驅動方式)中，於液晶面板之顯示中會產生閃爍。

作為上述閃爍之對策，已知如下驅動方式：使施加電壓之正負極性對應於每1水平掃描信號線而反轉，同時對應於每1幀亦反轉。又，亦已知如下驅動方式：使形成像素之液晶層上之施加電壓之正負極性對應於每1掃描信號線且每1資料線而反轉，同時對應於每1幀亦反轉(點反轉驅動方式)。

圖33表示以點反轉驅動方式來驅動顯示面板時，輸出圖像資料之源極驅動器驅動波形。圖33中，對應於每1列，反覆輸出較施加於共通電極上之共通電壓Vcom更高的正 極性資料信號Vpdata、以及較共通電壓Vcom更低的負極性資料信號Vndata。

另一方面，源極驅動器上設置有多個輸出緩衝器，各個輸出緩衝器連接於資料線，並驅動資料線及液晶單元之負載。因此，當源極驅動器輸出正極性資料信號Vpdata之電位時，來自高電位電壓VDD之充電電流向上述負載流動，當源極驅動器輸出負極性資料信號Vndata之電位時，放電電流向低電位電壓VSS流動。此處，由於充電電流與放電電流通過設置於源極驅動器上之輸出緩衝器內之內部電阻，故散熱量增加。

源極驅動器內部之散熱主要產生自輸出緩衝部。由此，為了降低源極驅動器之散熱量，必須使輸出緩衝部之散熱、特別是輸出緩衝器之輸出部之散熱最小化。然而，如圖33所示，若在正極性資料電壓Vpdata與負極性資料電壓Vndata之間進行資料信號電壓之切換，則輸出緩衝器內之內部電阻之散熱會隨著該切換幅度而變大。又，由於充放電次數變多，故電力消耗亦會增加。

作為防止上述電力消耗增加之一方法，提出有跳躍式掃描(交錯驅動)之驅動方法(例如，專利文獻1)。專利文獻1中記載之跳躍式掃描係首先掃描所有奇數列(或偶數列)之掃描信號線，繼而掃描剩餘之偶數列(或奇數列)之掃描信號線。

圖34表示進行跳躍式掃描時的源極驅動器驅動波形，由於依次掃描極性相同之像素之列，故極性之反轉係以從奇 數列之掃描切換為偶數列之掃描的時序而進行。

圖35係表示進行交錯驅動時，在1個幀之掃描、即奇數列與偶數列兩者之掃描結束之時間點的源極驅動器驅動波形，其獲得與圖33所示之點反轉驅動方式下的源極驅動器驅動波形相同之狀態。如此，於交錯驅動中，可進行每一掃描列之極性反轉驅動，並且可抑制極性反轉次數，故充放電次數減少，從而可抑制電力消耗之增加。

此處，提出一驅動方法，如專利文獻1，當遍及液晶面板之整個畫面而進行交錯驅動時，會導致閃爍，故將顯示部於列方向上分割成複數個區域，對於各區域進行跳躍式掃描(例如，專利文獻2)。

圖36表示專利文獻2之掃描順序，將具有8列像素電極的顯示部分割成區域1及區域2，以各區域為單位，按照從2個奇數列至2個偶數列之順序進行交錯驅動。在區域1及區域2之各選擇期間中，供給有不同極性之資料信號，故可抑制閃爍。

然而，專利文獻2之構成中會產生微細之橫條紋，故存在無法獲得高品質圖像之問題。如圖36所示，夾持著區域1與區域2之邊界而相鄰之第4列及第5列被連續掃描，故如專利文獻3所記載，在各像素電極間之耦合電容之影響下，資料信號與共通電壓之電位差變小。由此，如圖37所示，第4列及第5列較其他列更淡。如此，由於淡的列相鄰接，從而會產生橫條紋，由此導致畫質劣化。

因此，於專利文獻3中提出，於閘極驅動器之間進行與 交錯驅動之掃描順序相反的驅動方法。以下，根據圖38~圖40來說明專利文獻3中記載之構成。

圖38表示實現專利文獻3中記載之驅動方法時的液晶面板101以及閘極驅動器102之構成。液晶面板101具有36條掃描信號線1~36，並且液晶面板101上安裝有2個閘極驅動器102。

圖39係表示閘極驅動器102之構成之概略圖。閘極驅動器102具有18個輸出端子O1~O18，從各輸出端子O1~O18輸出掃描信號。又，閘極驅動器102具有4個端子SP1、SP2、CLK、OS。端子CLK係動作時脈之輸入端子。端子SP1係開始信號SP之輸入端子，在將高脈波輸入至端子SP1後，會輸出與輸入至端子CLK中之動作時脈CLK同步的掃描信號。端子SP2係將開始信號SP輸出之輸出端子，如圖38所示，前一段之閘極驅動器102之端子SP2級聯連接於下一段之閘極驅動器102之端子SP1。

又，端子OS係閘極驅動器102之功能切換端子。當端子OS中之輸入信號為高位準時，掃描信號先從奇數之輸出端子(O1、O3、O5…O17)輸出，繼而從偶數之輸出端子(O2、O4、O6…O18)輸出。當端子OS中之輸入信號為低位準時，掃描信號先從偶數之輸出端子(O2、O4、O6…O18)輸出，繼而從奇數之輸出端子(O1、O3、O5…O17)輸出。

如圖38所示，於液晶面板101上，安裝有2個閘極驅動器102，為方便起見，使前一段之閘極驅動器102為閘極驅動器102a，使下一段之閘極驅動器102為閘極驅動器102b。 閘極驅動器102a之輸出端子O1~O18分別連接於液晶面板101之掃描信號線1~18，閘極驅動器102b之輸出端子O1~O18分別連接於液晶面板101之掃描信號線19~36。於閘極驅動器102a之端子SP1中，從未圖示之控制部輸入有開始信號SP，閘極驅動器102a之端子SP2連接於閘極驅動器102b之端子SP1。又，從未圖示之控制部向閘極驅動器102a以及閘極驅動器102b之端子CLK中供給動作時脈CLK。又，閘極驅動器102a之端子OS中之輸入被固定為高位準，閘極驅動器102b之端子OS中之輸入被固定為低位準。

圖40表示從閘極驅動器102a、102b輸出之掃描信號之驅動波形。

當閘極驅動器102a之端子SP1中輸入有開始信號SP時，閘極驅動器102a在輸入至端子CLK中之動作時脈CLK上升中，檢測出端子SP1中輸入有高位準，從而開始驅動掃描信號線。為了使閘極驅動器102a之端子OS中之輸入為高位準，首先使輸出端子O1為高位準，藉由下一個動作時脈CLK之上升而使輸出端子O1為低位準，並且使輸出端子O3為高位準。如此，使奇數號之輸出端子O1、O3…為高位準，並輸出至輸出端子O17。

其次，使輸出端子O2為高位準，藉由下一個動作時脈CLK之上升而使輸出端子O2為低位準，並且使輸出端子O4為高位準。如此，使偶數號之輸出端子O2、O4…為高位準，並輸出至輸出端子O18。又，隨著輸出端子O18成 為高位準，端子SP2亦成為高位準。

此處，由於閘極驅動器102a之端子SP2連接於閘極驅動器102b之端子SP1，故閘極驅動器102a之端子SP2成為高位準，並且閘極驅動器102b之端子SP1亦成為高位準。以此，藉由下一個動作時脈CLK之上升，閘極驅動器102b開始驅動掃描信號線。

為了使閘極驅動器102b之輸出端子OS中之輸入為低位準，與閘極驅動器102a之動作不同，首先使輸出端子O2為高位準，藉由下一個動作時脈CLK之上升而使輸出端子O2為低位準，並且使輸出端子O4為高位準。如此，使偶數號之輸出端子O2、O4…為高位準，並輸出至輸出端子O18。

其次，使輸出端子O1為高位準，藉由動作時脈CLK之下一個上升而使輸出端子O1為低位準，並且使輸出端子O3為高位準。如此，使奇數號之輸出端子O1、O3…為高位準，並輸出至輸出端子O17，隨此，端子SP2亦成為高位準。

其結果為，可實施以下驅動方式：在圖38所示之液晶面板101之掃描信號線1~18中，閘極驅動器102a進行先掃描奇數列、其次掃描偶數列之交錯驅動，在掃描信號線19~36中，閘極驅動器102b進行先掃描偶數列、其次掃描奇數列之交錯驅動。如此，使閘極驅動器102a、102b之間的交錯驅動之掃描順序相反，從而如專利文獻3所記載，可防止因專利文獻1及2中記載之構成而產生的畫質劣化。

又，在將液晶面板之電源斷開之情況下，若在使電荷儲 存於像素電容中之狀態下斷開TFT，則該儲存電荷會被長時間地保持。因此，顯示畫面中會殘留有殘像，從而損及顯示品質。作為其對策，提出有一方案，在電源斷開時，於特定時間將掃描信號線驅動電路之輸出同時保持為主動位準，從而以短時間清除殘像(例如，專利文獻4)。

[專利文獻1]日本國公開專利公報「日本專利特開平8-320674號公報(公開日：1996年12月3日)」

[專利文獻2]日本國公開專利公報「日本專利特開平11-352938號公報(公開日：1999年12月24日)」

[專利文獻3]日本國公開專利公報「日本專利特開2004-4857號公報(公開日：2004年1月8日)

[專利文獻4]日本國專利公報「專利第2655328號公報(註冊日：1997年5月30日)」

然而，專利文獻3之構成中，為了設定交錯驅動之掃描順序而必須具有切換端子OS，由此造成配線等增加，從而產生成本上升之問題。

具體而言，若閘極驅動器之端子增加，則於搭載有元件之基板上，配線會增多，又，還必須具有用以供給輸入信號之控制電路，故會導致基板尺寸增大。而且，於圖38所示之構成中，閘極驅動器數為2個，故切換端子OS中之輸入信號為1位元，但當級聯連接3個或者4個閘極驅動器時，由於輸入信號為2位元，故必須設置2個切換端子OS。因此，在閘極驅動器數增加後，配線等更會增加，從而導 致成本進一步增加。

再者，為了不增加配線等，還考慮於閘極驅動器之封裝上切換驅動器晶片之設定端子。然而，必須於液晶面板上安裝不同封裝之閘極驅動器，故會增加安裝工時。又，必須準備複數種封裝，故會增加閘極驅動器之製造成本。

又，專利文獻4中，為使掃描信號線驅動電路具有同時驅動所有掃描信號線之功能，並且向掃描信號線驅動電路告知驅動所有掃描信號線之時序，而在檢測出電源斷開後，立即產生消除信號並輸入至掃描信號線驅動電路。如此，必須將輸入告知時序之消除信號之端子設置於掃描信號線驅動電路中，故掃描信號線驅動電路之輸入會增加，並且必須具有用以傳輸消除信號之多餘的配線。

本發明係鑒於上述問題點研製而成者，其目的在於實現一種描信號線驅動電路以及顯示裝置之驅動方法，能夠以低成本而抑制電力消耗以及資料信號線驅動電路之散熱，並且可獲得高品質圖像。

本發明之另一目的在於實現一種掃描信號線驅動電路以及顯示裝置之驅動方法，其以短時間清除電源斷開時之殘像，從而能夠以低成本保持顯示品質。

為解決上述問題，本發明之掃描信號線驅動電路之特徵在於，其等複數個彼此級聯連接，並根據從外部輸入之開始信號以及時脈信號而驅動顯示畫面之掃描信號線，該掃描信號線驅動電路具備：掃描信號輸出電路，其交替進行以下掃描：依次驅動上述掃描信號線之奇數列或偶數列之 任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描；時脈次數檢測電路，其檢測第1次數，該第1次數從上述外部所輸入之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數；掃描順序設定電路，其根據上述第1次數而設定上述掃描信號輸出電路之掃描順序；以及開始信號產生電路，其產生向下一段掃描信號線驅動電路輸出之開始信號；且，第2次數係上述開始信號產生電路所產生之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數，該第2次數與上述第1次數不同；當掃描信號線之驅動向下一段掃描信號線驅動電路轉移時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰。

根據上述構成，開始信號產生電路產生開始信號並輸出至下一段掃描信號線驅動電路，從而使下一段掃描信號線驅動電路開始掃描。由此，級聯連接的掃描信號線驅動電路按照連接順序開始驅動掃描信號線。此處，掃描信號輸出電路實施交替進行以下掃描之交錯驅動：依次驅動掃描信號線之奇數列或偶數列之任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描，故藉由減少極性反轉之次數而可抑制資料信號線驅動電路之電力消耗以及散熱。又，當掃描信號線之驅動轉移至下一段掃描信號線驅動電路時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰，故可獲得不產生微細橫條紋之高品質圖像。

此處，時脈次數檢測電路檢測第1次數，其係從外部所輸入之開始信號之高位準期間的時脈信號之上升次數或者下降次數，掃描順序設定電路根據第1次數而設定掃描信號輸出電路之掃描順序。又，第2次數係開始信號之高位準期間的時脈信號之上升次數或者下降次數，該第2次數與上述第1次數不同；由此，可使前一段掃描信號線驅動電路之掃描順序與下一段掃描信號線驅動電路之掃描順序不同，從而無需如先前之掃描信號線驅動電路中設置用以進行動作切換之切換端子。因此，可減少配線等，且可抑制掃描信號線驅動電路之製造成本。

進而，掃描信號線驅動電路根據第1次數而進行複數種動作。因此，藉由將掃描信號線驅動電路進行級聯連接，而可使各掃描信號線驅動電路之動作不同。亦即，由於所安裝之掃描信號線驅動電路之電路構成相同，故可根據積體電路之量產效果而進一步降低成本。

如此，對從外部所輸入之開始信號之高位準期間的時脈信號之上升次數或者下降次數、與該上升次數或者下降次數相對應的掃描順序、以及輸出至下一段之開始信號之高位準期間的時脈信號之上升次數或者下降次數進行調整後，可進行交錯驅動，以免使相鄰之掃瞄信號線連續驅動，從而發揮以下效果：可實現一種掃描信號線驅動電路，其能夠以低成本而抑制電力消耗以及資料信號線驅動電路之散熱，並且可獲得高品質之圖像。

本發明之掃描信號線驅動電路中，上述第1次數係從上 述外部所輸入之開始信號之低位準期間的上述時脈信號之上升次數或者下降次數，上述第2次數係由上述開始信號產生電路所產生之開始信號之低位準期間的上述時脈信號之上升次數或者下降次數。

根據上述構成，時脈次數檢測電路檢測從外部所輸入之開始信號之低位準期間的時脈信號之上升次數或者下降次數。亦即，掃描信號線驅動電路以開始信號從高位準變化為低位準為觸發點而開始掃描。

本發明之掃描信號線驅動電路較好的是，上述掃描信號輸出電路進行跳躍式掃描，其在對自身所連接之掃描信號線之奇數列或偶數列之任一者全部依次驅動之後，對該掃描信號線之奇數列或偶數列之另一者全部依次驅動；上述掃描順序設定電路根據上述第1次數，設定上述掃描信號輸出電路先驅動上述奇數列以及偶數列中之何者。

根據上述構成，掃描順序設定電路根據第1次數而設定對奇數列以及偶數列中之何者先掃描的掃描順序。如上所述，以使與第1次數相對應的掃描順序及與第2次數相對應的掃描順序不同之方式來設定第2次數，從而可在前一段掃描信號線驅動電路與下一段掃描信號線驅動電路中設定為不同之掃描順序。

藉此，掃描信號線驅動電路中並不要設置用以進行動作切換之切換端子，便可使下一段掃描信號線驅動電路之掃描順序與前一段掃描信號線驅動電路之掃描順序不同，從而能夠以低成本而實現高品質之圖像。

本發明之掃描信號線驅動電路較好的是，上述掃描順序設定電路在上述第1次數為奇數時及偶數時，設定上述掃描信號輸出電路先驅動上述奇數列以及偶數列中之何者；當上述第1次數為奇數時，上述第2次數為偶數；當上述第1次數為偶數時，上述第2次數為奇數。

根據上述構成，掃描順序設定電路設定為，在第1次數為奇數時，先掃描奇數列以及偶數列中之一者，在第1次數為偶數時，先掃描奇數列以及偶數列中之另一者。當第1次數為奇數時，第2次數為偶數，當第1次數為偶數時，第2次數為奇數，故可使對奇數列以及偶數列中之任一者先掃描的掃描順序在前一段掃描信號線驅動電路與下一段掃描信號線驅動電路中不同。藉此，能夠以低成本而實現高品質之圖像。

本發明之掃描信號線驅動電路較好的是，若將上述第1次數設為M，且將上述第2次數設為N，則N=M+1。

根據上述構成，第1次數較第2次數多1，故當第1次數為奇數時，第2次數為偶數，當第1次數為偶數時，第2次數為奇數。由此，可使對奇數列以及偶數列中之任一者先掃描的掃描順序在前一段掃描信號線驅動電路與下一段掃描信號線驅動電路中不同，從而能夠以低成本而實現高品質之圖像。

本發明之掃描信號線驅動電路較好的是，若將上述時脈次數檢測電路可檢測之第1次數之最大值設為Mmax，則當上述第1次數為Mmax時，上述開始信號產生電路不會向下 一段掃描信號線驅動電路輸出開始信號。

根據上述構成，即便開始信號產生電路向下一段掃描信號線驅動電路，輸出高位準期間或者低位準期間的時脈信號之上升次數或者下降次數為Mmax+1之開始信號，時脈次數檢測電路亦無法檢測出該次數Mmax+1，故無法實現所需之動作。因此，即便在輸入有第1次數為Mmax之開始信號的掃描信號線驅動電路之下一段上錯誤地連接有掃描信號線驅動電路，亦無法次避下一段掃描信號線驅動電路所產生之無需動作。

本發明之掃描信號線驅動電路較好的是，若將上述時脈次數檢測電路可檢測之第1次數之最大值設為Mmax，則：當上述時脈次數檢測電路檢測出上述時脈信號之上升次數時，從自上述外部所輸入之開始信號之高位準期間的最初的上述時脈信號之上升起，直至開始掃描為止的掃描順序設定期間，為上述時脈信號之時脈週期之Mmax倍；當上述時脈次數檢測電路檢測出上述時脈信號之下降次數時，從自上述外部所輸入之開始信號之高位準期間的最初的上述時脈信號之下降起，直至開始掃描為止的掃描順序設定期間，為上述時脈信號之時脈週期之Mmax倍。

本發明之掃描信號線驅動電路較好的是，若將上述時脈次數檢測電路可檢測之第1次數之最大值設為Mmax，則：當上述時脈次數檢測電路檢測出上述時脈信號之上升次數時，從自上述外部所輸入之開始信號之低位準期間的最初的上述時脈信號之上升起，直至開始掃描為止的掃描順設 定期間，為上述時脈信號之時脈週期之Mmax倍；當上述時脈次數檢測電路檢測出上述時脈信號之下降次數時，從自上述外部所輸入之開始信號之低位準期間的最初的上述時脈信號之下降起，直至開始掃描為止之掃描順序設定期間，為上述時脈信號之時脈週期之Mmax倍。

根據上述構成，當輸入有第1次數為Mmax之開始信號時，在高位準期間或者低位準期間的第Mmax次時脈信號的上升或下降後的下一次時脈信號之上升或下降中，可開始掃描。由此，可使開始信號之取入期間最小。

本發明之掃描信號線驅動電路較好的是，上述開始信號產生電路係在從具備該開始信號產生電路之掃描信號線驅動電路結束掃描之時間點提前上述掃描順序設定期間之時間點，向下一段掃描信號線驅動電路輸出開始信號。

根據上述構成，在前一段掃描信號線驅動電路之掃描結束之同時，開始下一段掃描信號線驅動電路之掃描，故容易進行資料信號之驅動。

本發明之掃描信號線驅動電路較好的是，更具備延遲電路，其在對自身所連接之掃描信號線之一部分驅動之後，使驅動暫時中斷；當臨中斷前所驅動之掃描信號線為奇數列時，從該中斷起直至再開始驅動為止的期間，下一段或者前一段之掃描信號線驅動電路對奇數列進行驅動，並且於上述再開始驅動後，最初所驅動之掃描信號線為偶數列；當臨中斷前所驅動之掃描信號線為偶數列時，從該中斷起直至再開始驅動為止的期間，下一段或者前一段之掃 描信號線驅動電路對偶數列進行驅動，並且於上述再開始驅動後，最初所驅動之掃描信號線為奇數列。

根據上述構成，在掃描信號線驅動電路暫時中斷驅動的期間，下一段或者前一段之掃描信號線驅動電路進行驅動，再次使中斷驅動之掃描信號線驅動電路重新開始驅動。當臨中斷前所驅動之掃描信號線為奇數列(偶數列)時，從中斷起直至再開始驅動為止的期間，下一段或者前一段的掃描信號線驅動電路對奇數列(偶數列)掃描信號線進行驅動，故在將掃描轉移至下一段或者前一段之掃描信號線驅動電路時，繼續進行交錯驅動。亦即，可進行複數個掃描信號線驅動電路之間的交錯驅動。由此可使交錯驅動之畫面分割數與所安裝之掃描信號線驅動電路之數量不同，例如，使畫面分割數較掃描信號線驅動電路之數量更多，以此可提高畫質，使畫面分割數較掃描信號線驅動電路之數量更少，以此可抑制電力消耗。

本發明之顯示裝置具備上述掃描信號線驅動電路。

根據上述構成，能夠以低成本而實現一種顯示裝置，其可抑制電力消耗以及資料信號線驅動電路之散熱，並且可獲得高品質之圖像。

本發明之顯示裝置之驅動方法的特徵在於：該顯示裝置具備複數個彼此級聯連接之掃描信號線驅動電路，該顯示裝置之驅動方法包括：上升次數檢測步驟，其檢測第1次數，該第1次數係在輸入至上述掃描信號線驅動電路中之開始信號之高位準期間，向該掃描信號線驅動電路所輸入 之時脈信號之上升次數或者下降次數；掃描信號線驅動步驟，其交替進行以下掃描：依次驅動顯示畫面之掃描信號線之奇數列或偶數列之任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描；掃描順序設定步驟，其在上述掃描信號線驅動步驟之前，根據上述第1次數而設定上述掃描信號線驅動步驟中之掃描順序；以及開始信號輸出步驟，期向下一段掃描信號線驅動電路輸出開始信號；且，第2次數係上述開始信號輸出步驟中所輸出之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數，該第2次數與上述第1次數不同；當掃描信號線之驅動向下一段掃描信號線驅動電路轉移時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰。

根據上述構成，於開始信號產生步驟中產生開始信號，並輸出至下一段掃描信號線驅動電路，從而使下一段掃描信號線驅動電路開始掃描。由此，級聯連接的掃描信號線驅動電路按照連接順序開始驅動掃描信號線。此處，於掃描信號線驅動步驟中，實施交替進行以下掃描之交錯驅動：依次驅動信號線之奇數列或偶數列之任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描；故藉此減少極性反轉之次數而可抑制資料信號線驅動電路之電力消耗以及散熱。又，當掃描信號線之驅動轉移至下一段掃描信號線驅動電路時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰，故可 獲得不會產生微細橫條紋之高品質圖像。

此處，掃描信號線驅動步驟中之掃描信號線之掃描順序，係根據掃描順序設定步驟中，輸入至掃描信號線驅動電路中之開始信號之高位準期間的時脈信號之上升次數或者下降次數即第1次數而設定。又，開始信號之高位準期間的時脈信號之上升次數或者下降次數即第2次數，與上述第1次數不同。因此，可使前一段掃描信號線驅動電路之掃描順序與下一段掃描信號線驅動電路之掃描順序不同，從而必須如先前之構成，於掃描信號線驅動電路中設置用以進行動作切換之切換端子。因此，可減少配線等，且可抑制掃描信號線驅動電路之製造成本。

如此，對從外部所輸入之開始信號之高位準期間的時脈信號之上升次數或者下降次數、與該上升次數或者下降次數相對應的掃描順序、以及輸出至下一段之開始信號之高位準期間的時脈信號之上升次數或者下降次數進行調整後，可進行交錯驅動，以免使相鄰之掃瞄信號線連續驅動，從而發揮以下效果：可實現一種顯示裝置之驅動方法，其能夠以低成本而抑制電力消耗以及資料信號線驅動電路之散熱，並且可獲得高品質之圖像。

本發明之驅動方法中，上述第1次數係指在輸入至上述掃描信號線驅動電路中之開始信號之低位準期間，向該掃描信號線驅動電路所輸入之時脈信號之上升次數或者下降次數；上述第2次數係指在上述開始信號輸出步驟所輸出之開始信號之低位準期間的上述時脈信號之上升次數或者 下降次數。

根據上述構成，時脈次數檢測電路檢測從外部所輸入之開始信號之低位準期間的時脈信號之上升次數或者下降次數。亦即，掃描信號線驅動電路以開始信號從高位準變化為低位準為觸發點而開始掃描。

本發明之驅動方法較好的是，於上述掃描信號線驅動步驟中，進行跳躍式掃描，其在對上述掃瞄信號線驅動電路所連接之上述掃描信號線之奇數列或偶數列之任一者依次驅動之後，對該掃描信號線之奇數列或偶數列之另一者依次驅動；於上述掃描順序設定步驟中，對上述奇數列以及偶數列中之何者先驅動的掃描順序，係根據上述上升次數M而決定。

根據上述構成，對奇數列以及偶數列中之何者先掃描的掃描順序係根據第1次數而設定，故以使與第1次數相對應的掃描順序及與第2次數相對應的掃描順序不同的方式來設定第2次數，從而可在前一段掃描信號線動電路與下一段掃描信號線驅動電路中設定為不同之掃描順序。

藉此，掃描信號線驅動電路中並不要設置用以進行動作切換之切換端子，即可使下一段掃描信號線驅動電路之掃描順序與前一段掃描信號線驅動電路之掃描順序不同，從而能夠以低成本而實現高品質之圖像。

本發明之驅動方法較好的是，在上述第1次數為奇數次時及為偶數次時，決定上述掃描順序；當上述第1次數為奇數時，上述第2次數為偶數；當上述第1次數為偶數時， 上述第2次數為奇數。

根據上述構成，當第1次數為奇數時，第2次數為偶數；當第1次數為偶數時，第2次數為奇數，故可使對奇數列以及偶數列中之任一者先掃描的掃描順序在前一段掃描信號線驅動電路與下一段掃描信號線驅動電路中不同。藉此，能夠以低成本而實現高品質之圖像。

本發明之驅動方法較好的是，若將第1次數設為M，且將上述第2次數設為N，則N=M+1。

根據上述構成，第1次數較第2次數多1，故當第1次數為奇數時；第2次數為偶數，當第1次數為偶數時，第2次數為奇數。由此，可使對奇數列以及偶數列中之任一者先掃描的掃描順序在前一段掃描信號線驅動電路與下一段掃描信號線驅動電路中不同，從而能夠以低成本而實現高品質之圖像。

本發明之驅動方法中，上述顯示畫面中的奇數列之掃描以及偶數列之掃描逐度進行的掃描單位之數量較上述掃描信號線驅動電路之數量更多。

根據上述構成，交錯驅動之畫面分割數較掃描信號線驅動電路之數量更多，故與畫面分割數及掃描信號線驅動電路之數量相等之構成相比，可獲得閃爍較少之圖像。又，由於可使掃描信號線驅動電路之數量較少，故亦可抑制顯示裝置之組裝成本。

本發明之掃描信號線之驅動方法中，上述顯示畫面中的奇數列之掃描以及偶數列之掃描逐度進行的掃描單位之數 量，較上述掃描信號線驅動電路之數量更少。

根據上述構成，交錯驅動之畫面分割數較掃描信號線驅動電路之數量更少，故與畫面分割數及掃描信號線驅動電路之數量相等之構成相比，可減少資料信號之極性反轉次數。由此，可抑制資料信號線驅動電路之散熱以及電力消耗。

為解決上述問題，本發明之掃描信號線驅動電路之特徵在於：其係根據從外部輸入之開始信號以及時脈信號而驅動顯示畫面之掃描信號線，該掃描信號線驅動電路具備：時脈次數檢測電路，其檢測第1次數，該第1次數係從上述外部所輸入之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數；以及驅動模式選擇電路，其根據上述第1次數而進行第1驅動模式及第2驅動模式之選擇，該第1驅動模式係以特定順序來驅動上述掃描信號線者，該第2驅動模式係同時驅動所有上述掃描信號線者。

根據上述構成，當驅動模式選擇電路選擇第2驅動模式時，所有掃描信號線同時受到驅動，故液晶面板內之像素電容中所儲存之電荷會快速消失。由此，為了達到驅動模式選擇電路選擇第2驅動模式之第1次數，而對電源斷開時之開始信號之規格進行規定，從而能夠以短時間清除電源斷開時之殘像。進而，驅動模式選擇電路之第1驅動模式與第2驅動模式之選擇，係根據時脈次數檢測電路所檢測之第1次數而進行，故掃描信號線驅動電路無需設置用以告知驅動所有掃描信號線之時序的信號之輸入端子以及輸 入配線。由此，以短時間清除電源斷開時之殘像，從而發揮以下效果：可實現一種掃描信號線驅動電路，其能夠以低成本而保持顯示品質。

本發明之掃描信號線驅動電路較好的是，上述掃描信號線驅動電路係複數個彼此級聯連接；且更具備開始信號產生電路，其根據上述第1次數，產生向下一段掃描信號線驅動電路輸出之開始信號；若將上述開始信號產生電路所產生之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數設為第2次數，則上述驅動模式選擇電路選擇上述第2驅動模式時的第2次數，係指該驅動模式選擇電路選擇上述第2驅動模式之次數。

根據上述構成，掃描信號線驅動電路複數個彼此級聯連接著。此處，驅動模式選擇電路選擇第2驅動模式時的第2次數，係指該驅動模式選擇電路選擇第2驅動模式之次數。由此，於前一段掃描信號線驅動電路中，當驅動模式選擇電路選擇第2驅動模式時，若將前一段掃描信號線驅動電路之開始信號產生電路中產生的開始信號輸入至下一段掃描信號線驅動電路中，則下一段掃描信號線驅動電路之驅動模式選擇電路亦選擇第2驅動模式，藉此，於級聯連接之所有掃描信號線驅動電路中，選擇第2驅動模式。由此，即便對於將複數個掃描信號線驅動電路級聯連接之構成，亦能夠以低成本且短時間清除電源斷開時之殘像。

本發明之掃描信號線驅動電路較好的是，更具備通電重置電路，其檢測出電源之上升，產生通電重置信號；上述 時脈次數檢測電路具備計數器，該計數器對上述時脈信號之上升次數或者下降次數進行計數；在接通電源時，上述計數器藉由上述通電重置信號而重置。

根據上述構成，在電源斷開時，產生由通電重置電路對時脈次數檢測電路之計數器進行重置的通電重置信號。由此，在電源斷開後再次接通時，可防止計數器在計數結束值之後繼續計數。

本發明之顯示裝置具備上述掃描信號線驅動電路。

根據上述構成，可實現一種顯示裝置，其以短時間清除電源斷開時之殘像，從而能夠以低成本而保持顯示品質。

為解決上述問題，本發明之顯示裝置之驅動方法的特徵在於：該顯示裝置具備掃描信號線驅動電路，該顯示裝置之驅動方法包括：上升次數檢測步驟，其檢測第1次數該第1次數係在輸入至上述掃描信號線驅動電路中之開始信號之高位準期間，向該掃描信號線驅動電路所輸入之時脈信號之上升次數或者下降次數；以及驅動模式選擇步驟，其根據上述第1次數而進行第1驅動模式及第2驅動模式之選擇，該第1驅動模式係以特定順序來驅動顯示畫面之掃描信號線者，該第2驅動模式係同時驅動所有上述掃描信號線者。

根據上述構成，當驅動模式選擇步驟選擇第2驅動模式時，所有掃描信號線同時受到驅動，故液晶面板內之像素電容中所儲存之電荷會快速消失。由此，為了達到於驅動模式選擇步驟中選擇第2驅動模式之第1次數，而對電源斷 開時之開始信號之規格進行規定，從而能夠以短時間清除電源斷開時之殘像。進而，驅動模式選擇步驟之第1驅動模式與第2驅動模式之選擇，係根據時脈次數檢測步驟中所檢測之第1次數而進行，故掃描信號線驅動電路無需設置用以告知驅動所有掃描信號線之時序的信號之輸入端子及輸入配線。由此，以短時間清除電源斷開時之殘像，從而發揮發下效果：可實現一種顯示裝置之驅動方法，其能夠以低成本而保持顯示品質。

本發明之顯示裝置之驅動方法較好的是，上述掃描信號線驅動電路係複數個彼此級聯連接；且該顯示裝置之驅動方法進而包括開始信號產生步驟，其根據上述第1次數，產生向下一段掃描信號線驅動電路輸出之開始信號；若將上述開始信號產生步驟中所產生之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數設為第2次數，則上述驅動模式選擇步驟中選擇上述第2驅動模式時的第2次數，係指該驅動模式選擇步驟中選擇上述第2驅動模式之次數。

根據上述構成，掃描信號線驅動電路係複數個彼此級聯連接著。此處，驅動模式選擇步驟中選擇第2驅動模式時的第2次數，係指該驅動模式選擇步驟中選擇第2驅動模式之次數。由此，於前一段掃描信號線驅動電路中，當選擇第2驅動模式時，若將前一段掃描信號線驅動電路之開始信號產生步驟中所產生之開始信號輸入至下一段掃描信號線驅動電路中，則於下一段掃描信號線驅動電路中亦會選 擇第2驅動模式。藉此，於級聯連接之所有掃描信號線驅動電路中，選擇第2驅動模式。由此，即便對於將複數個掃描信號線驅動電路級聯連接之構成，亦能夠以低成本且短時間清除電源斷開時之殘像。

如上所述，本發明之掃描信號線驅動電路係複數個彼此級聯連接；並根據從外部輸入之開始信號以及時脈信號而驅動顯示畫面之掃描信號線，該掃描信號線驅動電路具備：掃描信號輸出電路，其交替進行以下掃描：依次驅動上述掃描信號線之奇數列或偶數列之任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描；時脈次數檢測電路，其檢測第1次數，該第1次數係從上述外部所輸入之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數；掃描順序設定電路，其根據上述第1次數而設定上述掃描信號輸出電路之掃描順序；以及開始信號產生電路，其產生向下一段掃描信號線驅動電路輸出之開始信號；且，第2次數係上述開始信號產生電路所產生之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數，該第2次數與上述第1次數不同；當掃描信號線之驅動向下一段掃描信號線驅動電路轉移時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰。

又，本發明之顯示裝置之驅動方法中，該顯示裝置具備複數個彼此級聯連接之掃描信號線驅動電路，該顯示裝置之驅動方法包括：上升次數檢測步驟，其檢測第1次數， 該第1次數係在輸入至上述掃描信號線驅動電路中之開始信號之高位準期間，向該掃描信號線驅動電路所輸入之時脈信號之上升次數或者下降次數；掃描信號線驅動步驟，其交替進行以下掃描：依次驅動顯示畫面之掃描信號線之奇數列或偶數列之任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描；掃描順序設定步驟，其在上述掃描信號線驅動步驟之前，根據上述第1次數而設定上述掃描信號線驅動步驟中之掃描順序；以及開始信號輸出步驟，其向下一段掃描信號線驅動電路輸出開始信號；且，第2次數係上述開始信號輸出步驟中所輸出之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數，該第2次數與上述第1次數不同；當掃描信號線之驅動向下一段掃描信號線驅動電路轉移時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰。

由此而發揮以下效果：可實現一種掃描信號線驅動電路以及顯示裝置之驅動方法，其能夠以低成本而抑制電力消耗以及資料信號線驅動電路之散熱，並且可獲得高品質之圖像。

如上所述，本發明之掃描信號線驅動電路係根據從外部輸入之開始信號以及時脈信號而驅動顯示畫面之掃描信號線，該掃描信號線驅動電路具備：時脈次數檢測電路，其檢測第1次數，該第1次數從上述外部所輸入之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數；以 及驅動模式選擇電路，其根據上述第1次數而進行第1驅動模式及第2驅動模式之選擇，該第1驅動模式係以特定順序來驅動上述掃描信號線者，該第2驅動模式係同時驅動所有上述掃描信號線者。

又，本發明之顯示裝置之驅動方法，該顯示裝置具備掃描信號線驅動電路，該顯示裝置之驅動方法包括：上升次數檢測步驟，其檢測第1次數，該第1次數係在輸入至上述掃描信號線驅動電路中之開始信號之高位準期間，向該掃描信號線驅動電路所輸入之時脈信號之上升次數或者下降次數；以及驅動模式選擇步驟，其根據上述第1次數而進行第1驅動模式及第2驅動模式之選擇，該第1驅動模式係以特定順序來驅動顯示畫面之掃描信號線者，該第2驅動模式係同時驅動所有上述掃描信號線者。

由此而發揮以下效果：可實現一種掃描信號線驅動電路以及顯示裝置之驅動方法，其以短時間清除電源斷開時之殘像，從而能夠以低成本而保持顯示品質。

本發明之進而其他目的、特徵以及優點，可藉由以下所示之記載而充分明確。又，本發明之利益可根據參照附圖之以下說明而明白。

以下，根據圖式來說明本發明之半導體裝置之實施形態。再者，以下說明中，為了實施本發明而附加技術性較佳的各種限定，但本發明之範圍並非限定於以下實施形態及圖式。

(實施形態1)

根據圖1~圖32對本發明之一實施形態之說明如下。

圖1係本實施形態的液晶顯示裝置1之主要部分構成之方塊圖。液晶顯示裝置1係主動矩陣方式之代表例即TFT(薄膜電晶體)方式之液晶顯示裝置，其具有：液晶面板2、閘極驅動器部3、源極驅動器部5、控制器7、對向電極8以及液晶驅動電源9。

對向電極8係相互連結之1個共通電極，其設置於液晶面板2內。源極驅動器部5具備複數個源極驅動器6，閘極驅動器部3具備複數個閘極驅動器4。控制器7向各源極驅動器6中輸出作為數位信號的顯示資料D以及控制信號S1。又，控制器7向各閘極驅動器4中輸出動作時脈CLK，且對初段閘極驅動器4輸出開始信號SP。液晶驅動電源9產生外部基準電壓，並輸出至閘極驅動器部3、源極驅動器部5以及對向電極8。

閘極驅動器部3從液晶驅動電源9供給閘極電壓，並輸出用以依次掃描液晶面板2內之掃描信號線的掃描信號。

源極驅動器部5對從控制器7輸入之顯示資料D進行時間分割，並鎖存於複數個源極驅動器6中，各源極驅動器6將經時間分割之顯示資料D進行D/A轉換，以此將與顯示對象像素之明亮度相對應的灰階顯示用資料信號輸出至液晶面板2。

圖2係表示液晶面板2之構成之電路圖。於液晶面板2上，設置有源極信號列SL、掃描信號線GL、液晶顯示元 件21以及對向電極8。

源極信號列SL隔開特定間隔而相互平列地設置複數列，掃描信號線GL在與源極信號列SL正交之方向上，隔開特定間隔而相互平列地設置複數列。

液晶顯示元件21設置於源極信號列SL與掃描信號線GL之各交叉點上，具有像素電容211、像素電極212以及TFT 213。像素電容211之一端結合於像素電極212，像素電容211之另一端結合於對向電極8。TFT 213對像素電極212上之電壓施加進行接通斷開控制。TFT 213之源極連接於源極信號列SL，TFT 213之閘極連接於掃描信號線GL，TFT 213之汲極結合於像素電極212。

掃描信號線GL上，從圖1所示之閘極驅動器4供給有用來使排列於行方向上之TFT 213依次接通之掃描信號。另一方面，於源極信號列SL上，從圖1所示之源極驅動器6輸出有灰階顯示電壓。當TFT 213為導通狀態時，像素電極212上施加有來自源極信號列SL之灰階顯示電壓，從而像素電容211中儲存有電荷。藉此，液晶之透光率隨著灰階顯示電壓而變化，以進行像素顯示。

圖3表示閘極驅動器4，閘極驅動器4向液晶面板2之掃描信號線上輸出掃描信號。閘極驅動器4與圖31(b)所示之閘極驅動器102相同，可對交錯驅動之掃描順序進行切換，具備18個輸出端子O1~O18。閘極驅動器4具備此外3個端子SP1、SP2、CLK，與閘極驅動器102相同，端子CLK係動作時脈CLK之輸入端子，端子SP1係開始信號SP之輸入 端子，端子SP2輸出級聯連接之下一段閘極驅動器4之開始信號SP2。

另一方面，閘極驅動器4與閘極驅動器102不同，不具備用以進行功能切換之切換端子OS。亦即，為了對交錯驅動之掃描順序進行切換，閘極驅動器4不必具有切換端子OS，而是如下所述，藉由輸入至端子SP1中之開始信號SP之高脈波寬來切換掃描順序。

圖4表示於液晶面板2上安裝有4個閘極驅動器4a~4d之構成。

液晶面板2具有72條掃描信號線1~72，掃描信號線1~72中之各條相當於圖2所示之掃描信號線GL。再者，為簡單起見，對於液晶面板2之除掃描信號線1~72以外之構成，其圖示省略。

各閘極驅動器4a、4b、4c、4d分別與閘極驅動器4相同，為了區別連接段而附上不同的符號。閘極驅動器4a~4d構成圖1所示之閘極驅動器部3，並以閘極驅動器4a、4b、4c、4d之順序級聯連接著。亦即，閘極驅動器4a之端子SP2連接於閘極驅動器4b之端子SP1，閘極驅動器4b之端子SP2連接於閘極驅動器4c之端子SP1，閘極驅動器4c之端子SP2連接於閘極驅動器4d之端子SP1。

又，各閘極驅動器4a、4b、4c、4d之端子CLK中，從圖1所示之控制器7輸入有動作時脈CLK，於連接於第1段之閘極驅動器4a之端子SP1中，從控制器7輸入有表示開始掃描之開始信號SP。進而，閘極驅動器4a之輸出端子 O1~O18分別連接於掃描信號線1~18，閘極驅動器4b之輸出端子O1~O18分別連接於掃描信號線19~36，閘極驅動器4c之輸出端子O1~O18分別連接於掃描信號線37~54，閘極驅動器4d之輸出端子O1~O18分別連接於掃描信號線55~72。根據上述構成，各閘極驅動器4a、4b、4c、4d對液晶面板2之掃描信號線1~72進行掃描。

如上所述，閘極驅動器4藉由輸入至端子SP1中之開始信號SP之高脈波寬來切換掃描順序。具體而言，藉由開始信號SP之高位準期間內的動作時脈CLK之上升次數M，來決定閘極驅動器4之掃描順序序，當上升次數M為奇數次時，以奇數列→偶數列順序對掃描信號線進行掃描，當上升次數M為偶數次時，以偶數列→奇數列之順序進行掃描。

又，閘極驅動器4從端子SP2向下一段閘極驅動器4之端子SP1中，輸出高位準期間內的動作時脈CLK之上升次數N為M+1之開始信號SP。亦即，當輸入至前一段閘極驅動器4之端子SP1中的開始信號SP之高位準期間內的動作時脈CLK之上升次數M為奇數次時，輸入至下一段閘極驅動器4之端子SP1中的開始信號SP之高位準期間的動作時脈CLK之上升次數N為偶數次。另一方面，當輸入至前一段閘極驅動器4之端子SP1中的開始信號SP之高位準期間內的動作時脈CLK之上升次數M為偶數次時，輸入至下一段閘極驅動器4之端子SP1中的開始信號SP之高位準期間的動作時脈CLK之上升次數N為奇數次。

藉此，當前一段閘極驅動器4以奇數列→偶數列之順序進行掃描時，下一段閘極驅動器4以偶數列→奇數列之順序進行掃描。另一方面，當前一段閘極驅動器4以偶數列→奇數列之順序進行掃描時，下一段閘極驅動器4以奇數列→偶數列之順序進行掃描。

以下，根據圖5及圖6之時序圖，對閘極驅動器4之交錯驅動進行說明。

圖5(a)及圖5(b)均表示開始信號SP之高位準期間內的動作時脈CLK之上升次數M為奇數次時，從閘極驅動器4輸出之掃描信號之驅動波形。

如圖5(a)所示，在輸入至端子SP1中的開始信號SP之高位準期間內，當動作時脈CLK之上升次數為1次時，閘極驅動器4從連接於奇數列掃描信號線之輸出端子(以下稱為「奇數列驅動端子」)O1、O3、O5…O17先輸出掃描信號，其次從連接於奇數列掃描信號線之輸出端子(以下稱為「偶數列驅動端子」)O2、O4、O6…O18輸出掃描信號。從連接於下一段閘極驅動器4之端子SP1的端子SP2中，輸出有相當於2時脈之高脈波寬之開始信號SP。

又，如圖5(b)所示，在輸入至端子SP1之開始信號SP之高位準期間內，當動作時脈CLK之上升次數為3次時，閘極驅動器4亦從奇數列驅動端子O1、O3、O5…O17先輸出掃描信號，其次從偶數列驅動端子O2、O4、O6…O18輸出掃描信。進而，從端子SP2中，輸出有相當於4時脈之高脈波寬之開始信號SP。

另一方面，圖6(a)及圖6(b)均表示上升次數M為偶數次時，從閘極驅動器4輸出之掃描信號之驅動波形。

如圖6(a)所示，在輸入至端子SP1中之開始信號SP之高位準期間內，當動作時脈CLK之上升次數為2次時，閘極驅動器4從偶數列驅動端子O2、O4、O6…O18先輸出掃描信號，其次從奇數列驅動端子O1、O3、O5…O17輸出掃描信號。從連接於下一段閘極驅動器4之端子SP1的端子SP2中，輸出相當於3時脈之高脈波寬之開始信號SP。

又，如圖6(b)所示，在輸入至端子SP1中之開始信號SP之高位準期間內，當動作時脈CLK之上升次數為4次時，閘極驅動器4亦從偶數列驅動端子O2、O4、O6…O18先輸出掃描信號，其次從奇數列驅動端子O1、O3、O5…O17輸出掃描信號。再者，在輸入至端子SP1中之開始信號SP之高位準期間內，當動作時脈CLK之上升次數為4次時，設定為開始信號SP不從端子SP2輸出。

再者，於圖10中，當上升次數M為5次以上時，亦與上升次數M為4次時相同，輸出信號SELD。亦即，於閘極驅動器4中，可檢測之上升次數M之最大值Mmax為4次。由此，本實施形態中，上升次數M設想為從1次至4次，並根據各次數而決定掃描順序。

又，閘極驅動器4中，設定用以決定掃描順序的開始信號SP之取入期間(掃描順序設定期間)。具體而言，於圖5及圖6之各時序圖中，將開始信號SP上升後從最初之動作時脈CLK之上升起的4時脈週期，設定為開始信號SP之取 入期間，隨著該取入期間結束而開始掃描。

如此，將開始信號SP之取入期間設定為4時脈週期，故使來自端子SP2之開始信號SP之輸出時序提前，以使與前一段閘極驅動器4之掃描結束時相吻合，開始下一段閘極驅動器4之掃描。具體而言，如圖5(a)及圖5(b)所示，當掃描順序為奇數列→偶數列時，使輸出端子O12為高位準，與此同時，從端子SP2輸出開始信號SP。又，圖6(a)及圖6(b)所示，當掃描順序為偶數列→奇數列時，使輸出端子O11為高位準，與此同時，從端子SP2輸出開始信號SP。亦即，於閘極驅動器4之掃描結束之4時脈週期前，從端子SP2輸出開始信號SP。

繼而，如圖4所示，根據圖7及圖8，來說明將4個閘極驅動器4a、4b、4c、4d級聯連接時之交錯驅動。

圖7係表示第1段閘極驅動器4a以及第2段閘極驅動器4b交錯驅動之時序圖。

輸入至閘極驅動器4a之端子SP1中的開始信號SP之規格被規定為，使其高位準期間內的動作時脈CLK之上升次數為1次。藉此，閘極驅動器4a進行如下交錯驅動，即，從奇數列驅動端子先輸出掃描信號，其次從偶數列驅動端子輸出掃描信號。首先，使輸出端子O1為高位準，藉由下一個動作時脈CLK之上升而使輸出端子O1為低位準，並且使輸出端子O3為高位準。如此，將奇數列之輸出作為高位準而輸出至輸出端子O17。其次，使輸出端子O2為高位準，藉由動作時脈CLK之下一個上升而使輸出端子O2為低位 準，並且使輸出端子O4為高位準。如此，將偶數列之輸出作為高位準而輸出至輸出端子O18。

又，從端子SP2中，輸出有高位準期間的2時脈週期之開始信號SP。再者，來自端子SP2之開始信號SP係在下一段閘極驅動器4b開始掃描之4時脈週期前，亦即隨著輸出端子O12成為高位準而輸出的。

此處，從閘極驅動器4a之端子SP2輸出之開始信號SP藉由動作時脈CLK而形成並輸出，故相對於動作時脈CLK而產生延遲。又，閘極驅動器4b以動作時脈CLK之上升而檢測對開始信號SP之端子SP1中之輸入。由此，於圖7中之a時間點，判斷開始信號SP為低位準，於b及c時間點，判斷開始信號SP為高位準。

因為於b及c時間點，輸入至閘極驅動器4b之端子SP1中的開始信號SP為高位準，所以開始信號SP之高位準期間內的動作時脈CLK之上升次數為2次。由此，閘極驅動器4b進行掃描順序為偶數列→奇數列之交錯驅動。首先，使輸出端子O2為高位準，藉由下一個動作時脈CLK之上升而使輸出端子O2為低位準，並且使輸出端子O4為高位準。如此，將偶數列之輸出作為高位準而輸出至輸出端子O18。其次，將輸出端子O1作為高位準，藉由下一個動作時脈CLK之上升而使輸出端子O1為低位準，並且使輸出端子O3為高位準。如此，使奇數列之輸出為高位準，並輸出至輸出端子O17。

又，從端子SP2中，輸出高位準期間的3時脈週期之開始 信號SP，該開始信號SP係在下一段閘極驅動器4c開始掃描之4時脈週期前，亦即隨著輸出端子O11成為高位準而輸出的。

再者，當級聯連接數為2段時，亦即，當僅設有閘極驅動器4a及閘極驅動器4b時，並未連接下一段閘極驅動器，故從閘極驅動器4b之端子SP2中輸出的開始信號SP被忽略。

圖8係表示第3段閘極驅動器4c以及第4段閘極驅動器4d之交錯驅動之時序圖。

閘極驅動器4c之端子SP1與其前一段閘極驅動器4b之端子SP2(圖7參照)級聯連接著。此處，從閘極驅動器4b之端子SP2輸出之開始信號SP藉由動作時脈CLK而形成並輸出，故相對於動作時脈CLK而產生延遲。又，閘極驅動器4c以動作時脈CLK之上升而檢測對開始信號SP之端子SP1中之輸入。由此，於圖8中之d時間點，判斷開始信號SP為低位準，於e、f以及g時間點，判斷開始信號SP為高位準。亦即，輸入至閘極驅動器4c之端子SP1中的開始信號SP之高位準期間內的動作時脈CLK之上升次數為3次。

由此，閘極驅動器4c與閘極驅動器4a相同，進行掃描順序為奇數列→偶數列之交錯驅動。又，在下一段閘極驅動器4d開始掃描之4時脈週期前，亦即在輸出端子O12為高位準之同時，從端子SP2中輸出高位準期間為4時脈週期之開始信號SP。

該開始信號SP亦藉由動作時脈CLK而形成並輸出，故相 對於動作時脈CLK而產生延遲。又，閘極驅動器4c以動作時脈CLK之上升而檢測對開始信號SP之端子SP1中之輸入。由此，於圖8中之h時間點，判斷開始信號SP為低位準，於i、j、k以及l時間點，判斷開始信號SP為高位準。亦即，輸入至閘極驅動器4d之端子SP1中的開始信號SP之高位準期間內的動作時脈CLK之上升次數為4次。

由此，閘極驅動器4d與閘極驅動器4b相同，進行掃描順序為偶數列→奇數列之交錯驅動。再者，於閘極驅動器4d中，輸入至端子SP1中之開始信號SP之高位準期間內的動作時脈CLK之上升次數為4次，故開始信號SP不從端子SP2輸出(參照圖6(b))。

如上所述，在將4個閘極驅動器4a~4d級聯連接時的交錯驅動中，對於第1段以及第3段之閘極驅動器4a、4c，掃描順序為奇數列→偶數列，對於第2段以及第4段之閘極驅動器4b、4d，掃描順序為偶數列→奇數列。如此，將液晶面板2分割成4部分，從而可實施交替進行奇數列→偶數列之掃描及偶數列→奇數列之掃描的交錯驅動，故可實現較高顯示品質。進而，由於閘極驅動器4中未設置圖39所示之切換端子OS，故可抑制配線數等，且與專利文獻3之構成相比可抑制成本。

繼而，根據圖9~圖18，來說明不設置切換端子OS而用以實現上述交錯驅動之閘極驅動器4之具體電路構成。

圖9係表示閘極驅動器4之構成之方塊圖。閘極驅動器4中，內置有掃描信號輸出電路41、上升次數檢測電路42、 掃描順序設定電路43以及開始信號產生電路144。

掃描信號輸出電路41產生從閘極驅動器4之輸出端子O1~O18(參照圖4)輸出之掃描信號。

上升次數檢測電路42檢測輸入至閘極驅動器4之端子SP1中之開始信號SP之高位準期間內的動作時脈CLK之上升次數M。掃描順序設定電路43根據上升次數檢測電路42所檢測之上升次數，而決定掃描信號輸出電路41之掃描順序。

開始信號產生電路144係產生從閘極驅動器4之端子SP2輸出之開始信號SP的電路，從開始信號產生電路144輸出之開始信號SP之高位準期間的動作時脈之上升次數N為M+1。

輸入至閘極驅動器4之端子CLK中的動作時脈CLK被輸入至掃描信號輸出電路41、上升次數檢測電路42以及開始信號產生電路144中。又，輸入至閘極驅動器4之端子SP1中的開始信號SP被輸入至上升次數檢測電路42。

上升次數檢測電路42將信號SPIN輸出至掃描順序設定電路43，進而，將信號SELA、SELB、SELC、SELD輸出至掃描順序設定電路43以及開始信號產生電路144。又，掃描順序設定電路43將信號SPOD、SPEVEN輸出至掃描信號輸出電路41。另一方面，掃描信號輸出電路41將信號SPODOUT、SPEVOUT輸出至掃描順序設定電路43。

掃描信號輸出電路41連接於輸出端子O1~O18，進而，連接於輸出端子O11之列以及連接於O12之列，亦分別連接於開始信號產生電路144。亦即，若從輸出端子O11或者 O12輸出有掃描信號，則同時亦會向開始信號產生電路144中輸入高脈波。

掃描信號輸出電路41係進行如下交錯驅動之驅動電路，即，在對掃描信號線之奇數列或偶數列之任一者依次掃描之後，對上述掃描信號線之奇數列或偶數列之另一者依次掃描，當輸入有信號SPODD時，依次掃描奇數列之掃描信號線，當輸入有信號SPEVEN時，依次掃描偶數列之掃描信號線。

亦即，當以奇數列→偶數列之順序進行掃描時，掃描順序設定電路43先將信號SPODD輸出至掃描信號輸出電路41，繼而，掃描信號輸出電路41將信號SPODOUT輸出至掃描順序設定電路43，然後，掃描順序設定電路43將信號SPEVEN輸出至掃描信號輸出電路41。相反，當以偶數列→奇數列之順序進行掃描時，掃描順序設定電路43先將信號SPEVEN輸出至掃描信號輸出電路41，繼而，掃描信號輸出電路41將信號SPEVOUT輸出至掃描順序設定電路43，然後，掃描順序設定電路43將信號SPODD輸出至掃描信號輸出電路41。

圖10表示上升次數檢測電路42之具體電路構成。上升次數檢測電路42具備：8個D型正反器電路(DFF1~8)、4個AND閘極(AND1~4)、1個NAND閘極(NAND1)以及3個反相器(INV1~3)。DFF1~DFF5構成5段移位暫存器電路，輸入至閘極驅動器4之端子CLK中的動作時脈CLK被輸入至各個DFF1~5之時脈輸入端子CK。又，輸入至閘極驅動器4之 端子SP1中的開始信號SP被輸入至第1段DFF1之資料輸入端子D。此處，DFF4之資料輸出端子Q連接於DFF5之資料輸入端子D，並且連接於AND1之輸入端子。DFF5之反轉資料輸出端子QB亦連接於AND1之輸入端子，AND1將信號SPIN輸出至掃描順序設定電路43。

由此，開始信號SP在以DFF1~DFF5所構成之移位暫存器電路之作用下，延遲動作時脈CLK之4週期之時序，且藉由AND1而形成為動作時脈CLK之1週期寬，並作為信號SPIN而輸出。

另一方面，開始信號SP亦被輸入至NAND1之輸入端子中。又，動作時脈CLK經由INV1亦被輸入至NAND1之輸入端子。NAND1從開始信號SP、來自INV1之反轉時脈CLKB而輸出計數器信號CK。

又，DFF6~DFF8構成3段計數器電路，於DFF6之時脈輸入端子CK中，輸入有計數器信號CK。DFF6之反轉資料輸出端子QB與資料輸入端子D相互連接著。DFF6之資料輸出端子Q連接於DFF7之時脈輸入端子CK、AND2以及AND4之輸入端子，並且經由INV3而連接於AND3之輸入端子。

DFF7之反轉資料輸出端子QB連接於DFF7之資料輸入端子D以及DFF8之時脈輸入端子CK。DFF7之資料輸出端子Q連接於AND3以及AND4之輸入端子，並且經由INV2而連接於AND2之輸入端子。

DFF8之反轉資料輸出端子QB與資料輸入端子D相互連 接著。AND2、AND3以及AND4分別輸出信號SELA、SELB以及SELC。又，從DFF8之資料輸出端子Q輸出有信號SELD。

藉此，以DFF6~DFF8所構成之計數器電路對開始信號SP於高位準期間內的反轉時脈CLKB之下降次數進行計數。將信號SELA、SELB、SELC、SELD輸出至掃描順序設定電路43以及開始信號產生電路44。

圖11(a)~圖11(d)係表示上升次數檢測電路42的反轉時脈CLKB、開始信號SP以及計數器信號CK之時序圖。再者，反轉時脈CLKB相當於來自INV1之輸出信號。

圖11(a)表示開始信號SP之高位準期間內的反轉時脈CLKB之下降次數(動作時脈CLK之上升次數)為1次之情形，亦即，開始信號SP之高脈波寬為1時脈週期之情形。NAND1係在開始信號SP及反轉時脈CLKB均為高位準時，使計數器信號CK為低位準。再者，於開始信號SP上升之時間點，反轉時脈CLKB為低位準，故計數器信號CK為高位準。於開始信號SP為高位準期間，反轉時脈CLKB之下降次數為1次。因此，計數器信號CK之上升次數為1次。DFF6藉由時脈信號之上升而動作，故以DFF6~DFF8所構成之計數器電路進行1次動作。

圖11(b)表示開始信號SP之高脈波寬為2時脈週期之情形。開始信號SP之高位準期間的計數器信號CK之上升次數為2次，故計數器信號CK之上升次數為2次。由此，計數器電路進行2次動作。

圖11(c)表示開始信號SP之高脈波寬為3時脈週期之情形。開始信號SP之高位準期間的計數器信號CK之上升次數為3次，故計數器信號CK之上升次數為3次。由此，計數器電路進行3次動作。

圖11(d)表示開始信號SP之高脈波寬為4時脈週期之情形。開始信號SP之高位準期間的計數器信號CK之上升次數為4次，故計數器信號CK之上升次數為4次。由此，計數器電路進行4次動作。

如此，在圖10所示之計數器電路以及AND2~AND4之作用下，當計數為1次時，亦即，開始信號SP之高脈波寬為1時脈週期時，使信號SELA為高位準，當計數為2次時，亦即，開始信號SP之高脈波寬為2時脈週期時，使信號SELB為高位準，當計數為3次時，亦即，開始信號SP之高脈波寬為3時脈週期時，使信號SELC為高位準，當計數為4次時，亦即，開始信號SP之高脈波寬為4時脈週期時，使信號SELD為高位準。

圖12表示掃描順序設定電路43之具體電路構成。掃描順序設定電路43具備2個OR閘極(OR1、OR2)、以及4個開關(SW1~SW4)。本實施形態中，各開關係由MOS電晶體而構成，但並非限定於此。於OR1中，輸入有來自上升次數檢測電路42之信號SELA以及信號SELC，於OR2中，輸入有來自上升次數檢測電路42之信號SELB以及信號SELD。OR1之輸出端子連接於SW1之閘極以及SW3之閘極，OR2之輸出端子連接於SW2之閘極以及SW4之閘極。

藉此，當開始信號SP之高脈波寬為1時脈週期或者3時脈週期時，SW1以及SW3接通，當開始信號SP之高脈波寬為2時脈週期或者4時脈週期時，SW2以及SW4接通。又，來自上升次數檢測電路42之信號SPIN連接於SW1以及SW2之源極。

圖13表示掃描信號輸出電路41之具體電路構成。掃描信號輸出電路41具備18個DFF10~27，藉由DFF10~18以及DFF19~27分別構成移位暫存器。各DFF10~27之時脈輸入端子中，輸入有動作時脈CLK。

此處，根據圖12以及圖13，來說明掃描順序設定電路43與掃描信號輸出電路41之連接。

掃描順序設定電路43之SW1之汲極連接於SW4之汲極以及掃描信號輸出電路41之DFF10之資料輸入端子D，於DFF10中，輸入有信號SPODD。SW2之汲極連接於SW3之汲極以及掃描信號輸出電路41之DFF19之資料輸入端子D，於DFF19中，輸入有信號SPEVEN。

又，SW3之源極連接於掃描信號輸出電路41之DFF18之資料輸出端子Q，並從DFF18供給有信號SPODOUT。又，SW4之源極連接於掃描信號輸出電路41之DFF27之資料輸出端子Q，並從DFF27供給有信號SPEVOUT。

於掃描信號輸出電路41中，由DFF10~18所構成之移位暫存器輸出對奇數列掃描信號線進行驅動之掃描信號。於第1段DFF10之資料輸入端子D中，從掃描順序設定電路43之SW1輸入有信號SPODD。各DFF10~17之資料輸出端子Q 連接於下一段DFF之資料輸入端子D，並且分別連接於輸出端子O1、O3、O5…O15。又，DFF18之資料輸出端子Q連接於輸出端子O17以及掃描順序設定電路43之SW3之源極。

另一方面，由DFF19~27所構成之移位暫存器輸出對偶數列掃描信號線進行驅動之掃描信號。於第1段DFF19之資料輸入端子D中，從掃描順序設定電路43之SW2輸入有信號SPEVEN。各DFF19~26之資料輸出端子Q連接於下一段DFF之資料輸入端子D，並且分別連接於輸出端子O2、O4、O6…O16。又，DFF27之資料輸出端子Q連接於輸出端子O18以及掃描順序設定電路43之SW4之源極。

於掃描順序設定電路43中，當開始信號SP之高脈波寬為1時脈週期或者3時脈週期時，亦即，當開始信號SP之高脈波寬為奇數時脈週期時，SW1及SW3接通，故信號SPODD從SW1之汲極輸入至掃描信號輸出電路41之DFF10。由此，當開始信號SP之高脈波寬為奇數時脈週期時，先驅動奇數列之掃描信號線。若在依次輸出至輸出端子O17之同時，輸出信號SPODOUT，則掃描順序設定電路43之SW3接通，故信號SPEVEN從SW3之汲極輸入至掃描信號輸出電路41之DFF19。藉此，隨著奇數列之掃描結束，開始偶數列之掃描，並依次輸出至輸出端子O18為止。再者，從DFF27輸出有信號SPEVOUT，但由於掃描順序設定電路43之SW4斷開，故並未隨著偶數列掃描之結束而將信號SPODD輸入至DFF10。

另一方面，當開始信號SP之高脈波寬為2時脈週期或者4時脈週期時，亦即，開始信號SP之高脈波寬為偶數時脈週期時，SW2以及SW4接通，故信號SPEVEN從SW2之汲極輸入至掃描信號輸出電路41之DFF19，由此，當開始信號SP之高脈波寬為偶數時脈週期時，先驅動偶數列之掃描信號線。若在依次輸出至輸出端子O18之同時，將信號SPEVOUT輸出，則掃描順序設定電路43之SW4接通，故信號SPODD從SW4之汲極輸入至掃描信號輸出電路41之DFF10。藉此，隨著偶數列之掃描結束，開始奇數列之掃描，並依次輸出至輸出端子O17為止。再者，從DFF18輸出有信號SPODOUT，但掃描順序設定電路43之SW3斷開，故並未隨著奇數列掃描之結束而將信號SPEVEN輸入至DFF19。

繼而，根據圖14，對由開始信號SP而形成信號SPIN之時序進行說明。

圖14(a)~圖14(d)係表示圖12所示之動作時脈CLK、開始信號SP、信號Q1~Q4、Q5B、信號SPIN以及圖13所示之輸出端子O1或者O2之掃描信號的時序圖。此處，信號Q1~Q4分別係DFF1~DFF4之輸出信號。又，信號Q5B係來自DFF5之反轉資料輸出端子QB之輸出信號。

圖14(a)表示當開始信號SP之高位準期間內的動作時脈CLK之上升次數M為1次之情形，亦即，開始信號SP之高脈波寬為1時脈週期之情形。再者，同時表示開始信號SP之上升與動作時脈CLK之上升，但實際上，開始信號SP中 有所延遲，動作時脈CLK之變化相對於開始信號SP之信號變化而提前，故信號Q1成為高位準是在m時間點。信號Q1依次移位，將信號Q4與信號Q5B輸入至AND1中。

信號SPIN相當於閘極驅動器4之開始掃描信號，如上所述，當開始信號SP之高脈波寬為1時脈週期時，SW1接通，故信號SPODD輸入至圖13所示之DFF10。由此，藉由下一個動作時脈CLK之上升而使來自輸出端子O1之掃描信號成為高位準。亦即，認為在從m時間點起經4時脈週期後之n時間點開始驅動輸出，閘極驅動器4先從奇數列開始掃描。

圖14(b)表示開始信號SP之高脈波寬為2時脈週期之情形。與圖14(a)相同，信號Q1成為高位準是在m時間點，但由於開始信號SP之高脈波寬為2時脈週期，故信號Q1之高脈波寬亦成為2時脈週期。信號Q2~Q4之高脈波寬亦為2週期，但由於將信號Q4與信號Q5B輸入至AND1中，故信號SPIN之高脈波寬為1時脈週期。由此，與圖14(a)相同，從信號Q1上升起經3時脈週期後，輸出有高脈波寬為1時脈週期之信號SPIN。

此處，如上所述，當開始信號SP之高脈波寬為2時脈週期時，SW2接通，故信號SPEVEN輸入至圖13所示之DFF19。由此，藉由下一個動作時脈CLK之上升而使來自輸出端子O2之掃描信號成為高位準。亦即，與圖14(a)相同，認為從信號Q1上升起經4時脈週期後開始驅動輸出，閘極驅動器4先從偶數列開始掃描。

圖14(c)表示開始信號SP之高脈波寬為3時脈週期之情形。因為開始信號SP之高脈波寬為3時脈週期，所以信號Q1~Q4之高脈波寬亦為3時脈週期，但由於將信號Q4與信號Q5B輸入至AND1，故信號SPIN之高脈波寬成為1時脈週期。由此，與圖14(a)相同，從信號Q1上升起經3時脈週期後，輸出有高脈波寬為1時脈週期之信號SPIN。又，當開始信號SP之高脈波寬為3時脈週期時，SW1接通，故信號SPODD輸入至圖13所示之DFF10。由此，藉由下一個動作時脈CLK之上升而使來自輸出端子O1之掃描信號成為高位準。由此，與圖14(a)相同，從信號Q1上升起經4時脈週期後，閘極驅動器4先從奇數列開始掃描。

圖14(d)表示開始信號SP之高脈波寬為4時脈週期之情形。因為開始信號SP之高脈波寬為4時脈週期，所以信號Q1~Q4之高脈波寬亦為4時脈週期，但由於將信號Q4與信號Q5B輸入至AND1，故信號SPIN之高脈波寬成為1時脈週期。由此，與圖14(a)相同，從信號Q1上升起經4時脈週期後，輸出有高脈波寬為1時脈週期之信號SPIN。又，當開始信號SP之高脈波寬為4時脈週期時，SW2接通，故信號SPEVEN輸入至圖13所示之DFF19。由此，藉由下一個動作時脈CLK之上升而使來自輸出端子O2之掃描信號成為高位準。由此，與圖14(b)相同，從信號Q1上升起經4時脈週期後，閘極驅動器4先從偶數列開始掃描。

圖15表示圖9所示之開始信號產生電路44之具體電路構成，開始信號產生電路44具備：3個D型正反器電路 (DFF30~32)、5個OR閘極(OR3~7)以及6個開關(SW1~4)。

圖9所示之來自上升次數檢測電路42之信號SELA、SELB、SELC、SELD以如下方式輸入。亦即，將信號SELA輸入至OR3之輸入端子以及SW7之閘極，將信號SELB輸入至OR4之輸入端子以及SW8之閘極，將信號SELC輸入至OR3之輸入端子以及SW9之閘極，將信號SELD輸入至OR4之輸入端子以及SW10之閘極。將來自OR3之輸出信號輸入至SW5之閘極，將來自OR4之輸出信號輸入至SW6之閘極。又，將圖13所示之來自掃描信號輸出電路41之DFF24以及DFF15之輸出信號分別輸入至SW5之源極以及SW6之源極。

由OR3、OR4、SW5以及SW6所構成之電路，係對輸出至下一段閘極驅動器4中之開始信號SP之輸出時序進行選擇的電路。

如上所述，當輸入至上升次數檢測電路42中之開始信號SP之高脈波寬為1時脈週期或者3時脈週期時，將信號SELA或者信號SELC輸出，當開始信號SP之高脈波寬為2時脈週期或者4時脈週期時，將信號SELB或者信號SELD輸出。亦即，當掃描信號輸出電路41以奇數列→偶數列之順序進行掃描時，SW5接通，當掃描信號輸出電路41以偶數列→奇數列之順序進行掃描時，SW6接通。從SW5或者SW6之汲極所輸出之信號SPPREOUT被輸入至DFF30之資料輸入端子D以及OR5之輸入端子。

藉此，當進行先掃描奇數列之交錯驅動時，掃描信號輸 出電路41之來自DFF24之輸出信號被選擇。由此，在掃描信號輸出電路41之交錯驅動之最終輸出即來自DFF27之輸出時序的4時脈週期前，將信號SPPREOUT輸出。同樣地，當進行先掃描偶數列之交錯驅動時，掃描信號輸出電路41之來自DFF15之輸出信號被選擇，故在掃描信號輸出電路41之交錯驅動之最終輸出即來自DFF18的輸出時序之4時脈週期前，將信號SPPREOUT輸出。

亦即，在從閘極驅動器4之掃描結束起提前了開始信號SP之取入期間的時序，從開始信號產生電路44向下一段閘極驅動器4中輸出開始信號，故繼閘極驅動器4之掃描結束之後，可使下一段閘極驅動器4開始掃描。

由DFF30~32、OR5~7以及SW7~10所構成之電路，係對輸出至下一段閘極驅動器4中之開始信號SP之高脈波寬進行設定的電路。

DFF30~DFF32構成移位暫存器，各DFF30~32之時脈輸入端子中輸入有圖9所示之動作時脈CLK。DFF30之資料輸出端子Q連接於DFF31之資料輸入端子D，並且連接於OR5之輸入端子。OR5之輸出端子連接於SW7之源極以及OR6之輸入端子。DFF31之資料輸出端子Q連接於DFF32之資料輸入端子D，並且連接於OR7之輸入端子。OR6之輸出端子連接於SW8之源極以及OR7之輸入端子。DFF32之資料輸出端子Q連接於OR7之輸入端子，OR7之輸出端子連接於SW9之源極。SW7~SW10之汲極均連接於輸出端子SP2，SW10之源極接地。

圖16表示上述電路構成中的來自SW5或者SW6之汲極信號SPPREOUT、來自各DFF30~32之信號Q10~12以及來自OR5~OR7之信號Q13~Q15的各信號之輸出時序。

輸出信號SPPREOUT在以DFF30~32所構成之移位暫存器之作用下，如信號Q10、Q11以及Q12般被移位。將信號SPPREOUT與信號Q10輸入至OR5中，由此產生該等之和即信號Q13。將信號Q11與信號Q13輸入至OR6中，由此產生該等之和即信號Q14。同樣地，將信號Q12與信號Q14輸入至OR7中，由此產生該等之和即信號Q15。藉此，信號Q13之高脈波寬成為2時脈週期，Q14之高脈波寬成為3時脈週期，Q15之高脈波寬成為4時脈週期。

此處，當輸入至上升次數檢測電路42中之開始信號SP之高脈波寬為1時脈週期時，將信號SELA輸出，SW7接通，故高脈波寬為2時脈週期之信號Q13從輸出端子SP2輸出。又，當開始信號SP之高脈波寬為2時脈週期時，將信號SELB輸出，SW8接通，故高脈波寬為3時脈週期之信號Q14從輸出端子SP2輸出。同樣地，當開始信號SP之高脈波寬為3時脈週期時，將信號SELC輸出，SW8接通，故高脈波寬為4時脈週期之信號Q15從輸出端子SP2輸出。

本實施形態中，並未將閘極驅動器4設定為進行5段以上級聯連接，故當開始信號SP之高脈波寬為4時脈週期時，無需從輸出端子SP2輸出信號。因此，在輸出有信號SELD之SW10接通時，SW10之源極接地，故並未輸出高脈波。

再者，當開始信號SP之高脈波寬為4時脈週期時，亦可 成為從輸出端子SP2輸出信號之構成。

圖17表示開始信號產生電路54之電路構成，開始信號產生電路54向圖15所示之開始信號產生電路44中進一步追加DFF33以及OR8，從而成為SW10之源極與OR8之輸出端子相連接之構成。DFF33之資料輸入端子D中，輸入有來自DFF32之輸出信號Q12，來自DFF33之資料輸出端子Q之輸出信號Q13被輸入至OR8。又，OR8中亦輸入有來自OR7之輸出信號Q15，OR8將信號Q16輸出至SW10之源極。信號Q16係信號Q13與信號Q15之和，故高脈波寬成為5時脈週期，但因第5段並未級聯連接，故所輸出之開始信號SP被忽略。

又，亦可形成開始信號輸出電路中並未輸出信號SELD之構成。

圖18表示開始信號產生電路64之電路構成，開始信號產生電路64之構成為，從圖15所示之開始信號產生電路44中省略OR4以及SW10。亦即，開始信號產生電路64中並未輸入信號SELD，來自上升次數檢測電路42之信號SELD並未經由OR閘極，而是直接連接於SW6之閘極。藉此，當開始信號SP之高脈波寬為4時脈週期時，SW7~SW9之任一者均斷開，故與圖15所示之構成相同，從輸出端子SP2中並未輸出高脈波。

如上所述，閘極驅動器4具備圖10、圖12、圖13、圖15(或圖17、圖18)所示之電路，從而可進行如圖5~圖8所示之交錯驅動。

再者，本實施形態中，對如下構成進行了說明，即，當開始信號SP之高位準期間的動作時脈CLK之上升次數M為奇數次時，以奇數列→偶數列之順序進行掃描，當上升次數M為偶數次時，以偶數列→奇數列之順序進行掃描，但並非限於此，亦可為如下構成：當上升次數M為奇數次時，以偶數列→奇數列之順序進行掃描，當上升次數M為偶數次時，以奇數列→偶數列之順序進行掃描。

反過來進行上述設定時之具體電路構成為，於圖12所示之掃描順序設定電路43中，將輸入至OR1之信號與輸入至OR2之信號調換，進而，於圖15、圖17以及圖18所示之開始信號產生電路44、54、64中，可將輸入至OR3之信號與輸入至OR4之信號調換。亦即，可形成如下構成：將信號SELB以及信號SELD輸入至OR1及OR3，且向OR2及OR4中輸入信號SELA以及信號SELC。藉此，可實現一閘極驅動器，當上升次數M為奇數次時，該閘極驅動器以偶數列→奇數列之順序進行掃描，當上升次數M為偶數次時，該閘極驅動器以奇數列→偶數列之順序進行掃描。

進而，亦可不根據上述上升次數M為奇數次抑或為偶數次來設定掃描順序。例如亦可形成如下構成：當上升次數M為1次或者2次時，以奇數列→偶數列之順序進行掃描，當上升次數M為3次或者4次時，以偶數列→奇數列之順序進行掃描。於此情形時，當上升次數M為1次時，將輸入至下一段之開始信號SP之高位準期間的動作時脈CLK之上升次數N設定為3次，當上升次數M為2次時，將上升次數N 設定為4次，當上升次數M為3次，將上升次數N設定為2次。經如此設定後，第1段與第3段之閘極驅動器以奇數列→偶數列之順序進行掃描，第2段與第4段之閘極驅動器以偶數列→奇數列之順序進行掃描，故可進行圖7及圖8所示之交錯驅動。

於圖12中，用以進行上述動作之電路構成以如下方式而變更：將信號SELA以及信號SELB輸入至OR1，且向OR2中輸入信號SELC以及信號SELD，於圖15中，用以進行上述動作之電路構成以如下方式而變更：將信號SELA輸入至OR3以及SW8之閘極，將信號SELB輸入至OR3以及SW9之閘極，將信號SELC輸入至OR4以及SW7之閘極，且向OR4以及SW10之閘極中輸入信號SELD。

再者，若上升次數M與上升次數N相同，則前一段閘極驅動器與其下一段閘極驅動器進行相同動作，故上升次數M必須與上升次數N不同。

如此，將上升次數M與掃描順序之關係、以及上升次數M與上升次數N之關係進行適當調整，藉此可將以奇數列→偶數列之順序進行掃描之閘極驅動器與以偶數列→奇數列之順序進行掃描之閘極驅動器進行交替級聯連接。

於本實施形態之任一者之構成中，閘極驅動器均無需具有如圖39所示之切換端子OS，故配線等可較少。由此，基板尺寸可較小，從而可對製造成本加以抑制。

一般而言，若晶片面積增加，則積體電路之製造成本會增加，但由於用以構成上升次數檢測電路42、掃描順序設 定電路43、以及開始信號產生電路44之電路的電晶體等非常小，故即便將該等電路設置於閘極驅動器4中，亦不會導致晶片面積之增加，或者即便增加，亦僅有微量增加。由此，在進一步設置上升次數檢測電路42、掃描順序設定電路43、以及開始信號產生電路44時幾乎不會導致成本增加，其結果為，與先前構成相比，可抑制成本。

又，本實施形態中，對將閘極驅動器4以4段級聯連接之構成進行了說明，但連接數亦可為2段或者3段。為了變更構成閘極驅動器4之積體電路，必須修正製造步驟中所使用之遮罩，從而導致高成本，但本實施形態中，即便變更閘極驅動器之連接數，亦無需變更閘極驅動器4之電路構成，故對相同閘極驅動器進行量產所取得之效果，可進一步抑制製造成本。

(實施形態2)

根據圖19~圖25對本發明之其他實施形態之說明如下。

實施形態1中，安裝4個閘極驅動器4，將畫面分成4部分以進行交錯驅動。另一方面，本實施形態中，對以下構成進行說明：畫面之分割數較所安裝之閘極驅動器數更多，亦即，奇數列之掃描以及偶數列之掃描逐度進行之掃描單位之數量較所安裝之閘極驅動器之數量更多。

圖19表示於液晶面板12上安裝有2個閘極驅動器14之構成。液晶面板12與圖38所示之液晶面板101同樣地具有36條掃描信號線1~36。2個閘極驅動器14相互級聯連接著，且與實施形態1之閘極驅動器4相同，為了對交錯驅動之掃 描順序進行切換，藉由輸入至端子SP1中之開始信號SP之高脈波寬來切換掃描順序，而無需具有切換端子OS。為方便起見，將第1段閘極驅動器14作為閘極驅動器14a，將第2段閘極驅動器14作為閘極驅動器14b。

圖20表示2個閘極驅動器14a、14b之交錯驅動，如3條虛線所示，閘極驅動器14a、14b進行將液晶面板12分成3部分之交錯驅動。

具體而言，輸入至閘極驅動器14a之端子SP1中之開始信號SP之高位準期間內的動作時脈CLK之上升次數M為1次，藉此，閘極驅動器14a從奇數列驅動端子O1開始輸出。此處，閘極驅動器14a將來自奇數列驅動端子之掃描信號輸出至O11為止結束，繼而，從偶數列驅動端子O2~O12輸出掃描信號。藉此，分成3部分的第1個畫面之掃描結束。又，閘極驅動器14a在從O12輸出掃描信號之同時，從端子SP2將高脈波寬為2時脈週期之開始信號SP輸出至閘極驅動器14b之端子SP1。

第2個畫面之掃描係由2個閘極驅動器14a、14b進行的。當閘極驅動器14a從偶數列驅動端子O14~O18輸出掃描信號後，暫時結束閘極驅動器4a之掃描，繼而，閘極驅動器14b開始進行來自偶數列驅動端子O2之掃描信號之輸出。當閘極驅動器14b將掃描信號輸出至端子O6後，暫時結束閘極驅動器4b之掃描，且閘極驅動器4a再次從奇數列驅動端子O13、O15、O17依次輸出掃描信號，並結束閘極驅動器14a之掃描。繼而，當閘極驅動器14b再次從奇數列驅動 端子O1開始輸出掃描信號，且從O5輸出掃描信號後，結束第2個畫面之掃描。

繼而，於第3個畫面之掃描中，閘極驅動器14b從奇數列驅動端子O7~O17輸出掃描信號，且從偶數列驅動端子O8~O18輸出掃描信號。再者，閘極驅動器14b在從O12輸出掃描信號之同時，從端子SP2將高脈波寬為3時脈週期之開始信號SP輸出至閘極驅動器14b之端子SP1。

2個閘極驅動器14a、14b進行上述掃描，藉此可進行將畫面分成3部分之交錯驅動。由於畫面之分割數較所安裝之閘極驅動器數更多，故與實施形態1之構成相比，可獲得閃爍不太明顯的高品質之顯示。

又，當閘極驅動器之數量增加時，液晶顯示裝置之零件數會變多，從而組裝時成本增加。相對於此，與實施形態1中的於每一分割區域安裝閘極驅動器之情形相比，本實施形態中，使畫面分割數相同之情形可抑制閘極驅動器之數量。由此，可抑制液晶顯示裝置之製造成本。

繼而，根據圖21~圖25來說明閘極驅動器14之具體電路構成。

圖21係表示閘極驅動器14之構成之方塊圖。於閘極驅動器14中，內置有掃描信號輸出電路141、上升次數檢測電路42、掃描順序設定電路143、開始信號產生電路144以及延遲電路145。

掃描信號輸出電路141產生從閘極驅動器4之輸出端子O1~O18(參照圖4)所輸出之掃描信號。

上升次數檢測電路42與圖9所示之上升次數檢測電路42具有相同構成，該上升次數檢測電路42檢測輸入至閘極驅動器14之端子SP1中的開始信號SP之高位準期間內的動作時脈CLK之上升次數M。掃描順序設定電路143根據上升次數檢測電路42所檢測之上升次數M，來決定掃描信號輸出電路141之掃描順序。

開始信號產生電路144與圖9所示之開始信號產生電路44同樣地產生從閘極驅動器14之端子SP2所輸出之開始信號SP。從開始信號產生電路144所輸出之開始信號SP之高位準期間的動作時脈CLK之上升次數N為M+1。

延遲電路145係從閘極驅動器14暫時結束掃描時起，直至下一段閘極驅動器14掃描之後再次開始掃描為止的期間，使交錯驅動延遲。亦即，圖20所示之僅o~p期間以及p~q期間的各3時脈週期，使閘極驅動器14之掃描延遲。延遲電路145中，輸入有來自掃描順序設定電路143之信號SDdummy，另一方面，掃描順序設定電路143中，輸入有來自延遲電路145之信號Odummy。

輸入至閘極驅動器14之端子CLK中之動作時脈CLK被輸入至掃描信號輸出電路141、上升次數檢測電路42、開始信號產生電路144以及延遲電路145。又，輸入至閘極驅動器14之端子SP1中之開始信號SP被輸入至上升次數檢測電路42。

上升次數檢測電路42將信號SPIN輸出至掃描順驐設定電路143，進而，將信號SELA、SELB、SELC、SELD輸出至 掃描順序設定電路143以及開始信號產生電路144。

又，掃描順序設定電路143將6個信號SPODD、SPEVEN、SD1~SD4輸出至掃描信號輸出電路141。另一方面，掃描信號輸出電路141將6個信號SPODOUT、SPEVOUT、RE1~RE4輸出至掃描順序設定電路143。

掃描信號輸出電路141係與圖9所示之掃描信號輸出電路41同樣地連接於輸出端子O1~O18。進而，連接於輸出端子O12之列亦連接於開始信號產生電路144。亦即，若從輸出端子O12輸出掃描信號，則同時於開始信號產生電路144中亦會輸入有高脈波。

當掃描信號輸出電路141中輸入有信號SPODD時，如圖20之閘極驅動器14a之交錯驅動，從奇數列驅動端子O1先輸出掃描信號，當掃描信號輸出電路141中輸入有信號SPEVEN時，如圖20之閘極驅動器14b之交錯驅動，從奇數列驅動端子O2先輸出掃描信號。

以下，對掃描順序設定電路143、掃描信號輸出電路141以及延遲電路145之具體電路構成進行說明。再者，上升次數檢測電路42與圖10所示之電路相同，故省略說明。

圖22表示掃描順序設定電路143之具體電路構成。掃描順序設定電路143具備：2個OR閘極(OR20、OR21)以及15個開關(SW11~SW24)。於OR20中，輸入有來自上升次數檢測電路42之信號SELA以及信號SELC，於OR21中，輸入有來自上升次數檢測電路42之信號SELB以及信號SELD。OR20之輸出端子連接於各SW11~SW17之閘極，OR21之輸 出端子連接於各SW18~SW24之閘極。

藉此，當上升次數檢測電路42所檢測之開始信號SP之高脈波寬為1時脈週期或者3時脈週期時，SW11~SW17接通，當開始信號SP之高脈波寬為2時脈週期或者4時脈週期時，SW18~SW24接通。

又，來自上升次數檢測電路42之信號SPIN連接於SW11以及SW18之源極。

圖23表示掃描信號輸出電路141之具體電路構成。掃描信號輸出電路141具備18個DFF50~67，藉由DFF50~52、DFF53~55、DFF56~58、DFF59~61、DFF50~52、DFF62~64以及DFF65~67而分別構成3段移位暫存器。各DFF50~67之時脈輸入端子CK中輸入有動作時脈CLK。

又，圖24表示延遲電路145之具體電路構成。延遲電路145具備構成3段移位暫存器之DFF68~70，各DFF68~70之時脈輸入端子CK中輸入有動作時脈CLK。

由DFF50~52、DFF53~55以及DFF56~58所構成之各移位暫存器輸出對奇數列掃描信號線進行驅動之掃描信號。DFF50、51、53、54、56、57之資料輸出端子Q連接於下一段DFF之資料輸入端子D，並且分別連接於輸出端子O1、O3、O7、O9、O13、O15。第1段DFF50之資料輸入端子D連接於掃描順序設定電路143(圖22)之SW11以及SW20之汲極，並於上述資料輸入端子D中輸入有信號SPODD。

DFF52之資料輸出端子Q連接於輸出端子O5以及掃描順 序設定電路143之SW12、SW21之源極，並將信號RE1輸出至SW12、SW21之源極。SW12、SW21之汲極連接於DFF53之資料輸入端子D，DFF53之資料輸入端子D中輸入有信號SD1。

DFF55之資料輸出端子Q連接於輸出端子O11以及掃描順序設定電路143之SW13、SW22之源極，並將信號RE2輸出至SW13、SW22之源極。SW13之汲極與SW18之汲極一併連接於DFF59之資料輸入端子D，DFF59之資料輸入端子D中輸入有信號SPEVEN。

DFF61之資料輸出端子Q連接於輸出端子O6以及掃描順序設定電路143之SW14、SW19之源極，且對SW14、SW19之源極輸出信號RE3。SW14之汲極與SW23之汲極一併連接於DFF62之資料輸入端子D，且DFF62之資料輸入端子D中輸入有信號SD3。

DFF64之資料輸出端子Q連接於輸出端子O12以及掃描順序設定電路143之SW15、SW24之源極，且對SW15、SW24之源極輸出信號RE4。SWI5之汲極與SW24之汲極一併連接於DFF65之資料輸入端子D，且DFF65之資料輸入端子D中輸入有信號SD4。

DFF67之資料輸出端子Q連接於輸出端子O18以及掃描順序設定電路143之SW16之源極，且向SW16之源極中輸出信號SPEVOUT。SW16之汲極與SW19之汲極一併連接於延遲電路145(圖24)之DFF68之資料輸入端子D，且向DFF68之資料輸入端子D中輸入信號SDdummy。

DFF70之資料輸出端子Q連接於掃描順序設定電路143之SW17、SW20之源極，且向SW17、SW20之源極中輸入信號Odummy。SW17之汲極並SW22之汲極一併連接於DFF56之資料輸入端子D，且向DFF56之資料輸入端子D中輸入信號SD2。

DFF58之資料輸出端子Q連接於輸出端子O17以及掃描順序設定電路143之SW23之源極，且向SW23之源極中輸入信號SPODOUT。SW23之汲極與SW14之汲極一併連接於DFF62之資料人力端子D，且向DFF62之資料輸入端子D中輸入信號SD3。

圖25表示開始信號產生電路144之具體電路構成。開始信號產生電路144係圖15所示之從開始信號產生電路44之構成中去除OR3、OR4、SW5、SW6之構成，來自上升次數檢測電路42之信號SELA、SELB、SELC、SELD分別輸入至SW7、SW8、SW9、SW10。又，圖23所示之來自DFF64之輸出信號輸入至DFF30之資料輸入端子D。

於以上構成中，若將高位準期間的動作時脈CLK之上升次數為1次之開始信號SP輸入至閘極驅動器14之端子SP1中，則上升次數檢測電路42(參照圖10)將信號SPIN以及信號SELA輸出至掃描順序設定電路143。藉此，於掃描順序設定電路143(圖22)中，SW11~SW17接通，若將信號SPIN輸入至SW11，則信號SPODD會輸入至掃描信號輸出電路141(圖23)之DFF50，並從奇數列驅動端子O1、O3、O5輸出掃描信號。在從O5輸出掃描信號之同時，信號RE1從 DFF52輸入至掃描順序設定電路143之SW12，且信號SD1輸入至DFF53。藉此，隨後從奇數列驅動端子O7、O9、O11輸出掃描信號。再者，DFF52之資料輸出端子Q亦連接於SW21，但SW21斷開。在從O11輸出掃描信號之同時，信號RE2從DFF55輸入至掃描順序設定電路143之SW13，且信號SPEVEN輸入至DFF59。藉此，從偶數列驅動端子O2、O4、O6輸出掃描信號。在從O6輸出掃描信號之同時，信號RE3從DFF61輸入至掃描順序設定電路143之SW14，且信號SD3輸入至DFF62。藉此，從偶數列驅動端子O8、O10、O12輸出掃描信號。在從O12輸出掃描信號之同時，信號RE4從DFF64輸入至掃描順序設定電路143之SW15，且信號SD4輸入至DFF65。藉此，從偶數列驅動端子O14、O16、O18輸出掃描信號。在從O18輸出掃描信號之同時，信號SPEVOUT從DFF67輸入至掃描順序設定電路143之SW16，且信號SDdummy輸入至延遲電路145(圖24)之DFF68。

在經過3時脈週期(圖20之o~p之時間點)後，信號Odummy從DFF70輸入至掃描順序設定電路143之SW17，且信號SD2輸入至DFF56。藉此，再次開始奇數列之掃描，並從奇數列驅動端子O13、O15、O17輸出掃描信號。在從O17輸出掃描信號之同時，信號SPODOUT從DFF58輸入至掃描順序設定電路143之SW23，但因SW23斷開，故信號SPODOUT被忽略，閘極驅動器14之掃描結束，直至隨後輸入有開始信號SP為止。

進而，開始信號產生電路144(參照圖25)中，因上升次數M為1次，故輸入有信號SELA，且SW7接通。藉此，在掃描信號從O12輸出之同時，2時脈週期之高脈波寬之開始信號SP從端子SP2輸出。

另一方面，若上升次數M為2次之開始信號SP輸入至閘極驅動器14之端子SP1，則上升次數檢測電路42將信號SPIN以及信號SELB輸出至掃描順序設定電路143。藉此，掃描順序設定電路143中，SW18~SW24接通，若將信號SPIN輸入至SW18，則信號SPEVEN被輸入至掃描信號輸出電路141之DFF59，且從偶數列驅動端子O2、O4、O6輸出掃描信號。在從O6輸出掃描信號之同時，信號RE3從DFF61輸入至掃描順序設定電路143之SW19，且信號SDdummy輸入至延遲電路145之DFF68。再者，信號RE3亦輸入至SW14，但SW14斷開。

在經過3時脈週期(圖20之p~q之時間點)後，信號Odummy從DFF70輸入至掃描順序設定電路143之SW20，且信號SPODD輸入至DFF50。藉此，從奇數列驅動端子O1、O3、O5輸出掃描信號。在從O5輸出掃描信號之同時，信號RE1從DFF52輸入至掃描順序設定電路143之SW21，且信號SD1輸入至DFF53。藉此，從奇數列驅動端子O7、O9、O11輸出掃描信號。在從O11輸出掃描信號之同時，信號RE2從DFF55輸入至掃描順序設定電路143之SW22，且信號SD2輸入至DFF56。藉此，隨後從奇數列驅動端子O13、O15、O17輸出掃描信號。在從O17輸出掃描 信號之同時，信號SPODOUT從DFF58輸入至掃描順序設定電路143之SW23，且信號SD3輸入至DFF62。由此，再次開始偶數列之掃描，從偶數列驅動端子O8、O10、O12輸出掃描信號。在從O12輸出掃描信號之同時，信號RE4從DFF64輸入至掃描順序設定電路143之SW24，且信號SD4輸入至DFF65。藉此，從偶數列驅動端子O14、O16、O18輸出掃描信號。在從O18輸出掃描信號之同時，信號SPEVOUT從DFF67輸入至掃描順序設定電路143之SW16，但因SW16斷開，故信號SPEVOUT被忽略，閘極驅動器14之掃描結束，直至隨後輸入有開始信號SP為止。

進而，於開始信號產生電路144中，因上升次數M為2次，故輸入有信號SELB，且SW8接通。藉此，在掃描信號從O12輸出之同時，從端子SP2輸出有3時脈週期之高脈波寬之開始信號SP。

如上所述，藉由對閘極驅動器14a、14b之驅動，而可進行圖20所示之交錯驅動，由於畫面分割數較閘極驅動器14之數量更多，故與畫面分割數與閘極驅動器數相等之構成相比，可獲得閃爍少的圖像。又，由於可減少零件數，故亦可抑制顯示裝置之組裝成本。

(實施形態3)

根據圖26~圖32對本發明之此外其他實施形態之說明如下。

實施形態2中，安裝2個閘極驅動器4，並半畫面分成3部分以進行交錯驅動。如此，畫面之分割數較所安裝之閘極 驅動器數更多，故可獲得閃爍得以抑制的高品質圖像。另一方面，使畫面之分割數變多後，極性反轉之次數會增加。從而源極驅動器內之充放電之次數會增加，導致電力消耗增大。由此，在較畫質而言更重視消耗電流之抑制時，無需將畫面過細地分割。因此，本實施形態中對以下構成進行說明：畫面之分割數較所安裝之閘極驅動器數更少，亦即，奇數列之掃描以及偶數列之掃描逐度進行之掃描單位之數量較所安裝之閘極驅動器之數更少。

圖26表示於液晶面板2上安裝有2個閘極驅動器24之構成。液晶面板2與圖4所示之液晶面板101同樣地具有72條掃描信號線1~72。亦即，經分割之1畫面成為72/3=24條掃描信號線。4個閘極驅動器24相互級聯連接著，且與實施形態1之閘極驅動器4相同，為了對交錯驅動之掃描順序進行切換，藉由輸入至端子SP1中之開始信號SP之高脈波寬來切換掃描順序，而無需具有切換端子OS。為方便起見，將第1~第4段閘極驅動器24分別作為閘極驅動器24a、24b、24c、24d。

圖27及圖28表示4個閘極驅動器24a~24d之交錯驅動，閘極驅動器24a~24d進行將液晶面板12分成3部分之交錯驅動。亦即，圖27之虛線1對應於第1個畫面之掃描，圖27之虛線2及圖28之虛線3對應於第2個畫面之掃描，圖28之虛線4對應於第3個畫面之掃描。

第1個畫面之掃描藉由閘極驅動器24a、24b而進行，在將高位準期間內之動作時脈CLK之上升次數為1次的開始 信號SP輸入至閘極驅動器24a之端子SP1時，閘極驅動器24a從奇數列驅動端子O1開始輸出。閘極驅動器14a在將掃描信號輸出至奇數列驅動端子O17後，暫時結束掃描，且下一段閘極驅動器24b從奇數列驅動端子O1開始輸出掃描信號。閘極驅動器24b在將掃描信號輸出至奇數列驅動端子O5後，閘極驅動器24b暫時結束掃描，且前一段閘極驅動器24a再次從偶數列驅動端子O2開始輸出掃描信號。閘極驅動器24a在將掃描信號輸出至偶數列驅動端子O18後，閘極驅動器24a之掃描結束，且下一段閘極驅動器24b再次從偶數列驅動端子開始輸出掃描信號。在閘極驅動器24b將掃描信號輸出至偶數列驅動端子O6後，第1個畫面之掃描結束。

第2個畫面之掃描藉由閘極驅動器24b、24c進行，其係從閘極驅動器24b之偶數列驅動端子O8輸出掃描信號時開始。閘極驅動器24b在將掃描信號輸出至偶數列驅動端子O18後，暫時結束掃描，並且如圖28所示，下一段閘極驅動器24c從偶數列驅動端子O2開始輸出掃描信號。閘極驅動器24c在將掃描信號輸出至偶數列驅動端子O12後，暫時結束掃描，並且如圖27所示，閘極驅動器24b再次從奇數列驅動端子O7開始輸出掃描信號。閘極驅動器24b在將掃描信號輸出至奇數列驅動端子O17後，掃描結束，並且如圖28所示，閘極驅動器24c再次從奇數列驅動端子O1開始輸出掃描信號。閘極驅動器24c在將掃描信號輸出至奇數列驅動端子O11後，第2個畫面之掃描結束。

第3個畫面之掃描藉由閘極驅動器24c、24d進行，其係從閘極驅動器24c之奇數列驅動端子O13輸出掃描信號時開始。閘極驅動器24c在將掃描信號輸出至奇數列驅動端子O17後，暫時結束掃描，接著，下一段閘極驅動器24d從奇數列驅動端子O1開始輸出掃描信號。閘極驅動器24在將掃描信號輸出至奇數列驅動端子O17後，暫時結束掃描，接著，前一段閘極驅動器24c從偶數列驅動端子O14開始輸出掃描信號。閘極驅動器24c在將掃描信號輸出至偶數列驅動端子O18後，掃描結束，接著，下一段閘極驅動器24d從偶數列驅動端子O2再次開始輸出掃描信號。閘極驅動器24d在將掃描信O5輸出至偶數列驅動端子O18後，第3個掃描結束。

又，在從奇數列驅動端子O11輸出掃描信號之同時，閘極驅動器24a將2時脈週期之高脈波寬之開始信號SP從端子SP2輸出至下一段閘極驅動器24b。同樣地，在從奇數列驅動端子O11輸出掃描信號之同時，閘極驅動器24c將4時脈週期之高脈波寬之開始信號SP從端子SP2輸出至下一段閘極驅動器24d。另一方面，在從偶數列驅動端子O12輸出掃描信號之同時，閘極驅動器24b將3時脈週期之開始信號SP從端子SP2輸出至下一段閘極驅動器24c。

此處，實施形態1與2中的閘極驅動器4以及閘極驅動器14中，根據輸入至閘極驅動器中之開始信號之高位準期間的動作時脈之上升次數M為奇數或者偶數，來決定掃描順序。另一方面，對於本實施形態之閘極驅動器24而言，在 上升次數M為1次、2次以及3次之各種情況下，其動作不同。又，上升次M為1次時之動作與4次時之動作相同。

亦即，當上升次數M為1次時，進行圖27所示之閘極驅動器24a之動作，當上升次數M為2次時，進行圖27所示之閘極驅動器24b之動作，當上升次數M為3次時，進行圖28所示之閘極驅動器24c之動作，當上升次數M為4次時，進行圖28所示之閘極驅動器24d之動作。

經上述掃描後，將閘極驅動器24以4段級聯連接，藉此可進行將畫面分成3部分之交錯驅動。因畫面之分割數較所安裝之閘極驅動器數更少，故與實施形態1之構成相比，極性反轉次數更少，從而可抑制電力消耗。

繼而，根據圖29~圖32來說明閘極驅動器24之具體電路構成。

圖21係表示閘極驅動器24之構成之方塊圖。閘極驅動器24中，內置有掃描信號輸出電路141、上升次數檢測電路42、掃描順序設定電路243、開始信號產生電路244以及延遲電路245。

掃描信號輸出電路141係與圖21所示之掃描信號輸出電路141具有相同之構成，且產生從閘極驅動器4之輸出端子O1~O18(參照圖4)所輸出之掃描信號。

上升次數檢測電路42與圖9所示之上升次數檢測電路42具有相同構成，該上升次數檢測電路42檢測輸入至閘極驅動器24之端子SP1中的開始信號SP之高位準期間內的動作時脈CLK之上升次數M。掃描順序設定電路243根據上升次 數檢測電路42所檢測之上升次數M，來決定掃描信號輸出電路141之掃描順序。

開始信號產生電路244產生從閘極驅動器24之端子SP2所輸出之開始信號SP。從開始信號產生電路244所輸出之開始信號SP之高位準期間的動作時脈CLK之上升次數N為M+1。

延遲電路245係從閘極驅動器24暫時結束掃描起，直至下一段閘極驅動器24掃描之後再次開始掃描為止的期間，使交錯驅動延遲。亦即，圖27所示之僅r~s、s~t、u~v之期間以及圖28所示之v~w、x~y、y~z之期間，使閘極驅動器14之掃描延遲。延遲電路245中，輸入有來自掃描順序設定電路243之5個信號SDdummy1~SDdummv5，另一方面，於掃描順序設定電路243中，輸入有來自延遲電路243之5個信號Odummy1~Odummy5。

輸入至閘極驅動器24之端子CLK中的動作時脈CLK被輸入至掃描信號輸出電路241、上升次數檢測電路42、開始信號產生電路244以及延遲電路245。又，輸入至閘極驅動器24之端子SP1中之開始信號SP被輸入至上升次數檢測電路42。

上升次數檢測電路42將信號SPIN輸出至掃描順序設定電路243，進而，將信號SELA、SELB、SELC、SELD輸出至掃描順序設定電路243以及開始信號產生電路244。

又，掃描順序設定電路243將6個信號SPODD、SPEVEN、SD1~SD4輸出至掃描信號輸出電路141。另一方 面，掃描信號輸出電路141將6個信號SPODOUT、SPEVOUT、RE1~RE4輸出至掃描順序設定電路243。

掃描信號輸出電路141連接於輸出端子O1~O18，進而，連接於輸出端子O11以及O12之列亦連接於開始信號產生電路144。亦即，在從輸出端子O11或者O12輸出掃描信號之同時，開始信號產生電路144中亦輸入有高脈波。

以下，對掃描順序設定電路243、延遲電路145以及開始信號產生電路244之具體電路構成進行說明。再者，由於上升次數檢測電路42以及掃描信號輸出電路141分別與圖10以及圖23所示之電路相同，故省略說明。

圖30表示掃描順序設定電路243之具體電路構成。掃描順序設定電路243具備36個開關(SW30~SW65)。SW30~SW36之各閘極中，輸入有來自上升次數檢測電路42之信號SELA。SW37~SW47之各閘極中，輸入有來自上升次數檢測電路42之信號SELB。SW48~SW58之各閘極中，輸入有上升次數檢測電路42之信號SELC。SW59~SW65之各閘極中，輸入有來自上升次數檢測電路42之信號SELD。

藉此，當上升次數檢測電路42所檢測之開始信號SP之高脈波寬為1時脈週期時，SW30~SW36接通，當開始信號SP之高脈波寬為2時脈週期時，SW37~SW47接通，當開始信號SP之高脈波寬為3時脈週期時，SW48~SW58接通，當開始信號SP之高脈波寬為4時脈週期時，SW59~SW65接通。

又，來自上升次數檢測電路42之信號SPIN被輸入至 SW30、SW37、SW48、SW59之源極。

圖31表示延遲電路245之具體電路構成。延遲電路245具備15個D型正反器(DFF71~DFF85)，DFF71~73、DFF74~76、DFF77~79、DFF80~82、DFF83~85分別構成3段移位暫存器。又，各DFF71~85之時脈輸入端子CK中輸入有動作時脈CLK。

以下，根據圖23以及圖30，來說明掃描信號輸出電路141與掃描順序設定電路243之間的連接。

掃描信號輸出電路141之DFF50之資料輸入端子N連接於掃描順序設定電路243之SW30、SW37、SW52、SW59之汲極，並於上述DFF50之資料輸入端子N中輸入有信號SPODD。DFF52之資料輸出端子Q連接於輸出端子O5，並且連接於SW31、SW38、SW53、SW60之源極，且輸出信號RE1。

DFF53之資料輸入端子N連接於SW31、SW46、SW53、SW60之汲極，並輸入有信號SD1。DFF55之資料輸出端子Q連接於輸出端子O11，且連接於SW32、SW47、SW54、SW61之源極，並輸出信號RE2。

DFF56之資料輸入端子N連接於SW32、SW47、SW54、SW61之汲極，並輸入有信號SD2。DFF58之資料輸出端子Q連接於輸出端子O17，並且連接於SW33、SW55、SW62之源極，且輸出信號SPODOUT。

DFF59之資料輸入端子N連接於SW34、SW41、SW48、SW63之汲極，並輸入有信號SPEVEN。DFF61之資料輸出 端子Q連接於輸出端子O6，並連接於SW35、SW42、SW49、SW64之源極，且輸出信號RE3。

DFF62之資料輸入端子N連接於SW35、SW42、SW49、SW64之汲極，並輸有信號SD3。DFF64之資料輸出端子Q連接於輸出端子O12，並且連接於SW36、SW43、SW50、SW65之源極，有輸出信號RE4。

DFF65之資料輸入端子N連接於SW36、SW43、SW58、SW65之汲極，並輸入有信號SD4。DFF67之資料輸出端子Q連接於輸出端子O18，並且連接於SW44之源極，且輸出信號SPEVOUT。

繼而，根據圖30以及圖31，來說明掃描順序設定電路243與延遲電路245之間的連接。

延遲電路245之DFF71之資料輸入端子N連接於掃描順序設定電路243之SW33、SW38、SW50、SW62之汲極，且於上述DFF71之資料輸入端子N中輸入有信號SDdummy1。DFF73之資料輸出端子Q連接於SW34、SW39、SW51、SW63之源極，且輸出信號Odummy1。

DFF74之資料輸入端子N連接於SW39、SW51之汲極，且輸入有信號SDdummy2。DFF76之資料輸出端子Q連接於SW40、SW52之源極，且輸出信號Odummy2。

DFF77之資料輸入端子N連接於SW40、SW55之汲極，且輸入有信號SDdummy3。DFF79之資料輸出端子Q連接於SW41、SW56之源極，且輸出信號Odummy3。

DFF80之資料輸入端子N連接於SW44、SW56之汲極， 且輸入有信號SDdummy4。DFF82之資料輸出端子Q連接於SW45、SW57之源極，且輸出信號Odummy4。

DFF83之資料輸入端子N連接於SW45、SW57之汲極，且輸入有信號SDdummy5。DFF85之資料輸出端子Q連接於SW46、SW58之源極，且輸出信號Odummy5。

圖32表示圖29所示之開始信號產生電路244之具體電路構成。開始信號產生電路244之構成中，與圖15所示之開始信號產生電路44相比，開始信號產生電路44中，SW5、SW6之源極分別與輸出端子O11、O12連接著，相對於此，開始信號產生電路244中，相反地，SW5、SW6之源極分別與輸出端子O12、O11連接著，除此之外，與開始信號產生電路44相同。藉此，當輸入至閘極驅動器24之端子SP1中的開始信號SP之高位準期間的動作時脈CLK之上升次數M為1次或者3次時，開始信號產生電路244中輸入有信號SELA或者信號SELC，故SW5接通，在輸出來自奇數列驅動端子O11之掃描信號之同時，輸出高脈波寬為2時脈週期或者4時脈週期之開始信號SP。又，上升次數M為2次時，於開始信號產生電路244中，輸入有信號SELB，故SW6接通，在輸出來自偶數列驅動端子O12之掃描信號之同時，輸出高脈波寬為3時脈週期之開始信號SP。再者，當上升次數M為4次時，亦於開始信號產生電路244中輸入有信號SELD，故SW6接通，SW10之源極接地，因而未輸出開始信號SP。

根據以上構成，圖29所示之閘極驅動器24進行圖27以及 圖28所示之交錯驅動。以下，根據電路構成，來具體說明閘極驅動器24之動作內容。

當上升次數M為1次時，進行圖27所示之閘極驅動器24a之交錯驅動。於此情形時，上升次數檢測電路42(參照圖10)將信號SPIN以及信號SELA輸出至掃描順序設定電路243(參照圖30)。

掃描順序設定電路243中，SW30~36接通，且將信號SPIN輸入至SW30，從而將信號SPODD輸入至掃描信號輸出電路141(參照圖23)之DFF50。藉此，從奇數列驅動端子O1~O5輸出有掃描信號。DFF52在從奇數列驅動端子O5輸出掃描信號之同時，將信號RE1輸出至SW31，且將信號SD1輸入至DFF53，從奇數列驅動端子O7~O11輸出有掃描信號。DFF55在從奇數列驅動端子O11輸出掃描信號之同時，將信號RE2輸出至SW32，且將信號SD2輸入至至DFF56，從奇數列驅動端子O13~O17輸出有掃描信號。DFF58在從奇數列驅動端子O17輸出掃描信號之同時，將信號SPODOUT輸出至SW33，且將信號SDdummy1輸入至延遲電路245(參照圖31)之DFF71。

於3時脈週期後，將信號Odummy1從DFF73輸出至掃描順序設定電路243之SW34，且將信號SPEVEN輸入至掃描信號輸出電路141之DFF59。藉此，閘極驅動器24a中斷圖27之r~s之期間的掃描，並再次從偶數列驅動端子O2開始輸出掃描信號。DFF61在從偶數列驅動端子O6輸出掃描信號之同時，將信號RE3輸出至SW35，並將信號SD3輸入至 DFF62，且從偶數列驅動端子O8~O12輸出有掃描信號。DFF64在從偶數列驅動端子O12輸出掃描信號之同時，將信號RE4輸出至SW36，並將信號SD4輸入至DFF65，且從偶數列驅動端子O14~O18輸出掃描信號。DFF67在從偶數列驅動端子O18輸出掃描信號之同時，將信號SPEVOUT輸出至SW44，但SW44斷開。藉此，閘極驅動器24a之動作結束。

又，閘極驅動器24a中，在從奇數列驅動端子O11輸出掃描信號之同時，將高脈波輸入至開始信號產生電路244(參照圖32)之SW5，高脈波寬為2時脈週期之開始信號SP從輸出端子SP2輸出至下一段閘極驅動器24。

閘極驅動器24a之下一段閘極驅動器24中，因所輸入之開始信號SP之高位準期間的動作時脈CLK之上升次數為2次，故進行圖27所示之閘極驅動器24b之交錯驅動。於此情形時，上升次數檢測電路42將信號SPIN以及信號SELB輸出至掃描順序設定電路243。

由此，掃描順序設定電路243中，SW37~SW47接通，且將信號SPIN輸入至SW37，從而將信號SPODD輸入至掃描信號輸出電路141之DFF50。藉此，從奇數列驅動端子O1~O5輸出有掃描信號。DFF52在從奇數列驅動端子O5輸出掃描信號之同時，將信號RE1輸出至SW31，且將信號SDdummy1輸入至延遲電路245之DFF71。

於3時脈週期後，將信號Odummy1從DFF73輸出至掃描順序設定電路243之SW39，且將信號SDdummy2輸入至延 遲電路245之DFF74。於3時脈週期後，將信號Odummy2從DFF76輸出至掃描順序設定電路243之SW40，且將信號SDdummy3輸入至延遲電路245之DFF77。於3時脈週期後，將信號Odummy3從DFF79輸出至掃描順序設定電路243之SW41，且將信號SPEVEN輸入至掃描順序設定電路243之DFF59。

藉此，閘極驅動器24b中斷共計9時脈週期(圖27之s~t)掃描，並再次從偶數列驅動端子O2開始輸出掃描信號。DFF61在從偶數列驅動端子O6輸出掃描信號之同時，將信號RE3輸出至SW42，並將信號SD3輸入至DFF62，且從偶數列驅動端子O8~O12輸出有掃描信號。DFF64在從偶數列驅動端子O12輸出掃描信號之同時，將信號RE4輸出至SW43，並將信號SD4輸入至DFF65，且從偶數列驅動端子O14~O18輸出掃描信號。DFF67在從偶數列驅動端子O18輸出掃描信號之同時，將信號SPEVOUT輸出至SW44，並將信號SDdummy4輸入至延遲電路245之DFF80。

於3時脈週期後，將信號Odummy4從DFF82輸出至掃描順序設定電路243之SW45，並將信號SDdummy5輸入至延遲電路245之DFF83。於3時脈週期後，將信號Odummy5從DFF85輸出至掃描順序設定電路243之SW46，且將信號SD1輸入至掃描順序設定電路243之DFF53。

藉此，閘極驅動器24b中斷共計6時脈週期(圖27之u~v)掃描，並再次從奇數列驅動端子O7開始輸出掃描信號。DFF55在從奇數列驅動端子O11輸出掃描信號之同時，將 信號RE2輸出至SW47，並將信號SD2輸入至DFF56，且從奇數列驅動端子O13~O17輸出掃描信號。DFF58在從奇數列驅動端子O17輸出掃描信號之同時，將信號SPODOUT輸出至SW33、SW55、SW62，但SW33、SW55、SW62之任一者均斷開。藉此，閘極驅動器24b之動作結束。

又，閘極驅動器24b中，在從偶數列驅動端子O12輸出掃描信號之同時，將高脈波輸入至開始信號產生電路244之SW6，且將高脈波寬為3時脈週期之開始信號SP從輸出端子SP2輸出至下一段閘極驅動器24。

於閘極驅動器24b之下一段閘極驅動器24中，因所輸入之開始信號SP之高位準期間的動作時脈CLK之上升次數為3次，故進行圖28所示之閘極驅動器24c之交錯驅動。於此情形時，上升次數檢測電路42將信號SPIN以及信號SELC輸出至掃描順序設定電路243。

由此，掃描順序設定電路243中，SW48~SW58接通，且將信號SPIN輸入至SW48，從而將信號SPEVEN輸入至掃描信號輸出電路141之DFF59。藉此，從偶數列驅動端子O2~O6輸出有掃描信號。DFF61在從偶數列驅動端子O6輸出掃描信號之同時，將信號RE3輸出至SW49，並將信號SD3輸入至DFF62，且從偶數列驅動端子O8~O12輸出掃描信號。DFF64在從偶數列驅動端子O12輸出掃描信號之同時，將信號RE4輸出至SW50，且將信號SDdummy1輸入至延遲電路245之DFF71。

於3時脈週期後，將信號Odummy1從DFF73輸出至掃描 順序設定電路243之SW51，且將信號SDdummy2輸入至延遲電路245之DFF74。於3時脈週期後，將信號Odummy2從DFF76輸出至掃描順序設定電路243之SW52，且將信號SPODD輸入至掃描順序設定電路243之DFF50。

藉此，閘極驅動器24c中斷共計6時脈週期(圖28之v~w)掃描，並再次從奇數列驅動端子O1開始輸出掃描信號。DFF52在從奇數列驅動端子O5輸出掃描信號之同時，將信號RE1輸出至SW53，並將信號SD1輸入至DFF53，且從奇數列驅動端子O7~O11輸出掃描信號。DFF55在從奇數列驅動端子O11輸出掃描信號之同時，將信號RE2輸出至SW54，並將信號SD2輸入至DFF56，且從奇數列驅動端子O13~O17輸出掃描信號。DFF58在從奇數列驅動端子O17輸出掃描信號之同時，將信號SPODOUT輸出至SW55，且將信號SDdummy3輸入至延遲電路245之DFF77。

於3時脈週期後，將信號Odummy3從DFF79輸出至掃描順序設定電路243之SW56，且將信號SDdummy4輸入至延遲電路245之DFF80。於3時脈週期後，將信號Odummy4從DFF82輸出至掃描順序設定電路243之SW57，且將信號SDdummy5輸入至延遲電路245之DFF83。於3時脈週期後，將信號Odummy5從DFF85輸出至掃描順序設定電路243之SW58，且將信號SD4輸入至掃描順序設定電路243之DFF65。

藉此，閘極驅動器24c中斷共計9時脈週期(圖28之x~y)掃描，並再次從偶數列驅動端子O14開始輸出掃描信號。 DFF67在從偶數列驅動端子O18輸出掃描信號之同時，將信號SPEVOUT輸出至SW44，但SW44斷開。藉此，閘極驅動器24c之動作結束。

又，閘極驅動器24c中，在從奇數列驅動端子O11輸出掃描信號之同時，將高脈波輸入至開始信號產生電路244之SW5，且將高脈波寬為4時脈週期之開始信號SP從輸出端子SP2輸出至下一段閘極驅動器24。

閘極驅動器24c之下一段閘極驅動器24中，因所輸入之開始信號SP之高位準期間的動作時脈CLK之上升次數為4次，故進行圖28所示之閘極驅動器24d之交錯驅動。於此情形時，上升次數檢測電路42將信號SPIN以及信號SELD輸出至掃描順序設定電路243。

由此，掃描順序設定電路243中，SW59~SW65接通。再者，因SW59~SW65之源極及驅動器之連接目標與SW30~SW36之源極及驅動器之連接目標分別相同，故閘極驅動器24d之交錯驅動與閘極驅動器24a之交錯驅動相同。

亦即，將信號SPIN輸入至SW59，從而將信號SPODD輸入至掃描信號輸出電路141之DFF50。藉此，從奇數列驅動端子O1~O5輸出掃描信號。DFF52在從奇數列驅動端子O5輸出掃描信號之同時，將信號RE1輸出至SW60，並將信號SD1輸入至DFF53，且從奇數列驅動端子O7~O11輸出掃描信號。DFF55在從奇數列驅動端子O11輸出掃描信號之同時，將信號RE2輸出至SW61，並將信號SD2輸入至 DFF56，且從奇數列驅動端子O13~O17輸出掃描信號。DFF58在從奇數列驅動端子O17輸出掃描信號之同時，將信號SPODOUT輸出至SW62，且將信號SDdummy1輸入至延遲電路245之DFF71。

於3時脈週期後，將信號Odummy1從DFF73輸出至掃描順序設定電路243之SW63，且將信號SPEVEN輸入至掃描信號輸出電路141之DFF59。藉此，閘極驅動器24d中斷圖28之y~z之期間掃描，並再次從偶數列驅動端子O2開始輸出掃描信號。DFF61在從偶數列驅動端子O6輸出掃描信號之同時，將信號RE3輸出至SW64，並將信號SD3輸入至DFF62，且從偶數列驅動端子O8~O12輸出掃描信號。DFF64在從偶數列驅動端子O12輸出掃描信號之同時，將信號RE4輸出至SW65，並將信號SD4輸入至DFF65，且從偶數列驅動端子O14~O18輸出掃描信號。DFF67在從偶數列驅動端子O18輸出掃描信號之同時，將信號SPEVOUT輸出至SW44，但SW44斷開。由此，閘極驅動器24d之動作結束。

如上所述，如圖27以及圖28所示，可實現畫面分割數較閘極驅動器24之數量更少的交錯驅動。由此，可減少資料信號之極性反轉次數，且可抑制源極驅動器之散熱以及電力消耗。

(實施形態4)

根據圖41~圖52對本發明之此外其他實施形態之說明如下所述。本實施形態中，如實施形態1~3，不僅說明根據 開始信號之高位準期間來決定掃描順序，而且亦對驅動所有掃描信號線之構成進行說明。

圖41表示將4個閘極驅動器34安裝於液晶面板2上之構成。液晶面板2與圖4所示之液晶面板101同樣地具有72條掃描信號線1~72。圖41中，為方便起見，將第1段~第4段閘極驅動器34作為適當閘極驅動器34a、34b、34c、34d，閘極驅動器34a、34b、34c、34d相互級聯連接著。各閘極驅動器34與實施形態1之閘極驅動器4相同，為了對交錯驅動之掃描順序進行切換，藉由輸入至端子SP1中之開始信號SP之高脈波寬來切換掃描順序，而無需具有切換端子OS。

進而，閘極驅動器34在電源斷開時可驅動所有掃描信號線。藉此，圖2所示之液晶面板2內之像素電容211中所儲存的電荷會快速消失，從而能夠以短時間清除電源斷開時之殘像。進而，閘極驅動器34並未設置用以告知驅動所有掃描信號線之時序的信號之輸入端子，而是藉由檢測開始信號SP之高脈波寬而檢測該時序。由此，無需設置多餘的端子及配線即可保證顯示品質。

圖42係表示閘極驅動器34之交錯驅動之時序圖，其表示開始信號SP之高位準期間內的動作時脈CLK之上升次數為5次時的交錯驅動。若於閘極驅動器34之端子SP1中輸入有高位準期間內的動作時脈CLK之上升次數為5次的開始信號SP，則閘極驅動器34會於特定時間從所有驅動端子O1~O18同時輸出掃描信號，並且將5時脈週期以上之高脈 波寬之開始信號SP從端子SP2輸出至下一段閘極驅動器34。再者，開始信號SP之高位準期間內的動作時脈CLK之上升次數為6次以上時，閘極驅動器34亦構成為，於特定時間從所有驅動端子O1~O18同時輸出掃描信號，故下一段閘極驅動器34亦驅動連接於自身的所有掃描信號線。

再者，輸入至閘極驅動器34之開始信號SP係由圖1所示之控制器7所產生，控制器7可將開始信號SP之脈波寬規定為與閘極驅動器34之規格一致。本實施形態中，控制器7之構成為，在檢測出顯示裝置1之電源斷開之指示後，產生高位準期間內的動作時脈CLK之上升次數為5次的開始信號SP。又，控制器7之規格被規定為，於通常使用時，產生高位準期間內的動作時脈CLK之上升次數為1次的開始信號SP。再者，該等規格規定僅為一例，亦可根據閘極驅動器之構成而任意設開始信號之脈波寬。

圖43係表示本實施形態之閘極驅動器34之構成的方塊圖。閘極驅動器34之構成為，於圖9所示之閘極驅動器4中，取代上升次數檢測電路42以及開始信號產生電路44而設置上升次數檢測電路342以及開始信號產生電路344，進而，設置通電重置電路346以及驅動模式選擇電路347。

輸入至閘極驅動器34之端子SP1及端子CLK中之開始信號SP以及動作時脈CLK被輸入至上升次數檢測電路342。又，於開始信號產生電路344中，除來自上升次數檢測電路342之信號SELA~SELD之外，還輸入有信號SELE。於驅動模式選擇電路347中，除來自掃描信號輸出電路41之掃 描信號之外，還輸入有來自上升次數檢測電路342之信號SELE以及信號SELEB。通電重置電路346檢測電源之上升後，產生通電重置信號PR，並輸出至上升次數檢測電路342。

藉此，當輸入有高位準期間內的動作時脈CLK之上升次數為1~4次的開始信號SP時，閘極驅動器34進行與實施形態1之資料驅動器4相同之交錯驅動，並且當輸入有高位準期間內的動作時脈CLK之上升次數為5次以上的開始信號SP時，同時驅動所有的掃描信號線。

再者，本實施形態中，將與實施形態1之閘極驅動器4相同之交錯驅動作為第1驅動模式，將對圖42所示之所有掃描信號線進行同時驅動之驅動模式作為第2驅動模式。

圖44係表示上升次數檢測電路342之具體構成之電路圖。上升次數檢測電路342具備：11個D型正反器電路(DFF1~DFF8、DFF86~DFF88)、3個鎖存電路(LAT1~LAT3)、9個AND閘極(AND1~AND9)、1個NAND閘極(NAND2)、1個OR閘極(OR9)、1個NOR閘極(NOR1)、以及12個反相器(INV1，INV4~INV14)。DFF1~DFF5構成5段移位暫存器電路。於第1段DFF1之資料輸入端子中，輸入有開始信號SP，第5段DFF5之資料輸出端子Q連接於DFF86之資料輸入端子D，並輸出有信號Q5。於各DFF1~DEF5之時脈輸入端子CK中，輸入有動作時脈CLK，且於DFF86之時脈輸入端子CK中，經由INV4而輸入有動作時脈CLK。DFF4之資料輸出端子Q連接於DFF5之資 料輸入端子D，並且連接於AND1之輸入端子。DFF5之反轉資料輸出端子QB亦連接於AND1之輸入端子，AND1將信號SPIN輸出至掃描順序設定電路43。

DFF86之資料輸出端子Q連接於OR8之一個輸入端子，並輸出信號Q5H。DFF86之反轉資料輸出端子QB連接於DFF87之資料輸入端子D，並輸出信號Q5HB。OR8之輸出信號輸入至NOR1之輸入端子之一者中，而NOR1之輸入端子之另一者中，輸入有開始信號SP。NOR1之輸出信號被OR8之輸入信號之另一者所輸入，並且輸入至INV5。來自INV5之信號Gate輸入至各LAT1~LAT3之閘極輸入端子G。

DFF87之時脈輸入端子CK中，輸入有動作時脈CLK。DFF87之資料輸出端子Q連接於OR9之輸入端子之其中一個，並輸出信號Q6。OR9之輸入端子之另一個中，輸入有通電重置信號PR。OR9之輸出端子連接於各DFF6~DFF8之重置端子R，並輸出重置信號C_R。

NAND2具有3個輸入端子，且於各輸入端子中，輸入有將開始信號SP及動作時脈CLK經INV1反轉而成之反轉時脈信號、以及來自DFF88之反轉資料輸出端子QB之信號SELFB。從NAND2之輸出端子輸出有計數器信號C_CLK。

DFF6~DFF8構成3段計數器電路，DFF6之時脈輸入端子CK中輸入有計數器信號C_CLK。DFF6之反轉資料輸出端子QB與資料輸入端子D相互連接著。DFF6之資料輸出端子Q連接於DFF7之時脈輸入端子CK以及LAT1之資料輸入端子D，並輸出信號CQ1。

DFF7之反轉資料輸出端子QB連接於DFF7之資料輸入端子D以及DFF8之時脈輸入端子CK。DFF7之資料輸出端子Q連接於LAT2之資料輸入端子D，並輸出信號CQ2。

DFF8之反轉資料輸出端子QB與資料輸入端子D相互連接著。DFF7之資料輸出端子Q連接於LAT3之資料輸入端子D，並輸出信號CQ3。

從LAT1之資料輸出端子Q輸出有信號LQ1。LAT1之資料輸出端子Q連接於AND5、AND7以及AND9之輸入端子，並且經由INV9而連接於AND6之輸入端子，並經由INV12而連接於AND8之輸入端子。

從LAT2之資料輸出端子Q輸出有信號LQ2。LAT2之資料輸出端子Q連接於AND6以及AND7之輸入端子，並且經由INV7而連接於AND5之輸入端子，經由INV11而連接於AND8之輸入端子，且經由INV13而連接於AND9之輸入端子。

從LAT3之資料輸出端子Q輸出有信號LQ3。LAT3之資料輸出端子Q連接於AND8以及AND9之輸入端子，並且經由INV6而連接於AND5之輸入端子，經由INV8而連接於AND6之輸入端子，且經由INV10而連接於AND7之輸入端子。

各AND5~AND9分別輸出信號SELA、SELB、SELC、SELD以及SELE。信號SELA、SELB、SELC以及SELD輸入至掃描順序設定電路43。信號SELE輸入至DFF88之時脈輸入端子CK，並且輸入至圖43所示之開始信號產生電路344 以及驅動模式選擇電路347。又，信號SELE經INV14而反轉成為信號SELEB，信號SELEB輸入至驅動模式選擇電路347。

DFF88之資料輸入端子D連接於供給至閘極驅動器34之電源，並輸入有高位準之信號。於DFF88之重置端子R中，輸入有通電重置信號PR。如上所述，從DFF88之反轉資料輸出端子QB輸出有信號SELFB，且該信號SELFB輸入至INV1。再者，通電重置信號PR亦輸入至其他所有的DFF1~DFF5、DFF86以及DFF87之重置端子R中。

繼而，根據圖45~圖50來說明上升次數檢測電路342之各電路間的信號之具體時序。首先，根據圖45~圖48，對開始信號SP之高位準期間內的動作時脈CLK之上升次數為1~4次之情形進行說明。

圖45係表示圖41所示之第1段閘極驅動器34a之上升次數檢測電路342中的各信號之波形之時序圖。在接通電源之後且將開始信號SP輸入至端子SP1之前，來自通電重置電路346之通電重置信號PR成為高位準。藉此，所有的DFF1~DFF8、DFF86~DFF88被重置，從而可防止DFF6~DFF8計數器在前一次使用之電源斷開時的計數結束值之後繼續計數。

開始信號SP之高位準期間內的動作時脈CLK之上升次數為1次，故來自NAND2之計數器信號C_CLK之上升次數為1次。藉此，由DFF6~DFF8所構成之計數器電路進行1次動作。

又，開始信號SP亦輸入至NOR1中，故來自INV5之信號Gate成為高位準，LAT1~LAT3中，輸入信號維持原樣地通過。藉此，將DFF6~DFF8計數器之值鎖存，並保持SELA~SELE之狀態。由此，於LAT1~LAT3中，僅LAT1動作，故僅來自AND5之信號SELA成為高位準。從而，掃描信號輸出電路41進行圖5(a)所示之交錯驅動。

於開始信號SP取入期間(4時脈)之1時脈週期後，信號Gate成為低位準，故LAT1~LAT3之輸入被切斷，進而，於其半週期後，重置信號CR成為高位準，對DFF6~DFF8之計數器進行重置。藉此，當1畫面之掃描結束並輸入有下一個開始信號SP時，計數器從重置後之狀態開始計數，而不是在上一次計數結束值之後繼續計數。

圖46係圖41所示之第2段閘極驅動器34b之上升次數檢測電路342中的各信號之時序圖。由於開始信號SP之高位準期間內的動作時脈CLK之上升次數為2次，故來自NAND2之計數器信號C_CLK之上升次數為2次。藉此，DFF6~DFF8所構成之計數器電路進行2次動作。由此，於開始信號SP取入期間(4時脈)後，僅來自AND6之信號SELB成為高位準。藉此，掃描信號輸出電路41進行圖6(a)所示之交錯驅動。

圖47係圖41所示之第3段閘極驅動器34c之上升次數檢測電路342中的各信號之時序圖。由於開始信號SP之高位準期間內的動作時脈CLK之上升次數為3次，故來自NAND2之計數器信號C_CLK之上升次數為3次。藉此，由 DFF6~DFF8所構成之計數器電路進行3次動作。由此，於開始信號SP取入期間後，僅來自AND7之信號SELC成為高位準。從而，掃描信號輸出電路41進行圖5(b)所示之交錯驅動。

圖48係圖41所示第4段閘極驅動器34d之上升次數檢測電路342中的各信號之時序圖。由於開始信號SP之高位準期間內的動作時脈CLK之上升次數為4次，故來自NAND2之計數器信號C_CLK之上升次數為4次。藉此，由DFF6~DFF8所構成之計數器電路進行4次動作。由此，於開始信號SP取入期間後，僅來自AND8之信號SELD成為高位準。從而，掃描信號輸出電路41進行圖6(b)所示之交錯驅動。

如上所述，當開始信號SP之高位準期間內的動作時脈CLK之上升次數為1~4次時，掃描信號輸出電路41進行與圖5及圖6相同之交錯驅動。繼而，根據圖49及圖50，對開始信號SP之高位準期間內的動作時脈CLK之上升次數為5次以上之情形進行說明。

圖49係表示於閘極驅動器34中輸入有高位準期間內的動作時脈CLK之上升次數為5次之開始信號SP時，上升次數檢測電路342中的各信號之波形之時序圖。由於開始信號SP之高位準期間內的動作時脈CLK之上升次數為5次，故來自NAND2之計數器信號C_CLK之上升次數為5次。藉此，由DFF6~DFF8所構成之計數器電路進行5次動作。由此，在開始信號SP成為高位準之後，於動作時脈CLK經5 次上升後之時間點，僅來自AND9之信號SELE成為高位準。在信號SELE成為高位準之同時，來自DFF88之反轉資料輸出端子QB之信號SELFB成為低位準。因計數器信號C_CLK保持為高位準之狀態，故DFF6~DFF8計數器停止。藉此，信號SELE維持高位準之狀態而推移，且信號SELEB維持低位準之狀態而推移。

圖50係表示於閘極驅動器34中輸入有高位準期間內的動作時脈CLK之上升次數為6次以上之開始信號SP時，上升次數檢測電路342中的各信號之波形之時序圖。於此情形時，亦與圖49所示之時序圖同樣地，在開始信號SP成為高位準之後，於動作時脈CLK經5次上升之時間點以後，信號SELE成為高位準，信號SELEB成為低位準。再者，開始信號SP在維持高位準之狀態下輸入至INV1，但低位準之信號SELFB亦輸入至INV1，藉此，計數器信號C_CLK維持為高位準。由此，DFF6~DFF8計數器不動作，信號SELE維持被選擇後之狀態而無變化。

如上所述構成上升次數檢測電路342，並將信號SELE以及信號SELEB輸出至驅動模式選擇電路347，藉此，驅動模式選擇電路347在開始信號SP之高位準期間內的動作時脈CLK之上升次數為1~4次時，選擇第1驅動模式，並且在開始信號SP之高位準期間內的動作時脈CLK之上升次數為5次以上時，選擇第2驅動模式。繼而，對驅動模式選擇電路347之具體的構成進行說明。

圖51係表示驅動模式選擇電路347之構成之電路圖。驅 動模式選擇電路347設置於掃描信號輸出電路41與閘極驅動器34之輸出端子之間，具備19個開關(SW66~SW85)。SW66~SW83分別設置於將掃描信號輸出電路41與輸出端子O1~O18連結之各配線上。進而，在各個SW66~SW83與各個輸出端子O1~O18之間連接有配線，該配線連接於供給至閘極驅動器34之電源，在該電源與各連接點之間，設置有SW84。SW66~SW83之各閘極中，輸入有信號SELEB，且於SW84之閘極中，輸入有信號SELE。

當開始信號SP之高位準期間內的動作時脈CLK之上升次數為1~4次時，如圖45~圖48所示，信號SELE維持為低位準，信號SELEB維持為高位準。藉此，圖51所示之驅動模式選擇電路347中，SW66~SW83接通，SW84斷開。由此，驅動模式選擇電路347將掃描信號輸出電路41之輸出信號維持原樣地輸出至掃描信號線上，從而選擇第1驅動模式。

另一方面，當開始信號SP之高位準期間內的動作時脈CLK之上升次數為5次以上時，如圖49及圖50所示，在開始信號SP成為高位準之後，於動作時脈CLK經5次上升之時間點以後，信號SELE為高位準，信號SELEB為低位準。藉此，驅動模式選擇電路347中，驅動模式選擇電路347之SW66~SW83之任一者均斷開，SW84接通。由此，驅動模式選擇電路347遮斷來自掃描信號輸出電路41之輸出信號，並輸出對連接於閘極驅動器34之所有掃描信號線進行驅動的信號，從而選擇第2驅動模式。

又，當第2驅動模式被選擇後，顯示裝置之電源斷開，故於驅動模式選擇電路347中，SW84所連接之電源亦於特定時間後斷開。由此，同時受到驅動之掃描信號線亦於特定時間後斷開，故可防止白白地電力消耗。

再者，亦可取代設置有驅動模式選擇電路347之結構而構成為，於構成圖13所示之掃描信號輸出電路41的移位暫存器之DFF10~DFF27上附加設定功能，在信號SELE成為高位準後，使DFF10~DFF27之輸出成為高位準。

繼而，對產生如下信號之構成進行說明，即，輸出至級聯連接之下一段閘極驅動器中的開始信號。

圖52係表示開始信號產生電路344之構成之電路圖，開始信號產生電路344之構成為，於圖15所示之開始信號產生電路44中，更具備SW85。SW85設置於下一段閘極驅動器34之輸出端子SP2與供給至閘極驅動器34之電源之間，SW85之閘極中輸入有信號SELE。

當開始信號SP之高位準期間內的動作時脈CLK之上升次數為1~4次時，如圖45~圖48所示，信號SELE維持為低位準之狀態。由此，開始信號產生電路344中，SW85始終斷開，故輸出至下一段閘極驅動器34中之開始信號SP2與實施形態1之閘極驅動器4相同，成為高脈波寬為2~4時脈之高脈波或者低脈波。藉此，圖41所示之後段閘極驅動器34b、34c、34d進行與圖4所示之閘極驅動器4b、4c、4d相同之交錯驅動。

另一方面，當開始信號SP之高位準期間內的動作時脈 CLK之上升次數為5次以上時，如圖49及圖50所示，在開始信號SP成為高位準之後，於動作時脈CLK經5次上升之時間點以後，信號SELE為高位準，信號SELA、SELB、SELC以及SELD之任一者均為低位準。由此，如圖42所示，下一段閘極驅動器34中之開始信號SP2成為5時脈週期以上之高脈波。由此，在將閘極驅動器34級聯連接後，後段之所有閘極驅動器亦進行圖50所示之交錯驅動，並輸出對其自身所連接之所有的掃描信號線進行驅動之信號。

例如，如圖41所示，在將閘極驅動器34進行4段級聯連接後，於初段之閘極驅動器34a中，開始信號SP成為高位準，且從最初動作時脈CLK上升起經20時脈週期後，驅動所有的掃描信號線1~72。

如上所述，本實施形態之閘極驅動器34在驅動模式選擇電路選擇第2驅動模式時，驅動所有的掃描信號線，由此可使液晶像素中殘存之電荷快速消失。進而，閘極驅動器34無需具有用以告知驅動所有掃描信號線之時序的信號之輸入端子或者輸入配線，故能夠以低成本且短時間清除電源斷開時之殘像。

本實施形態中，將第1驅動模式、亦即將高位準期間內的動作時脈CLK之上升次數為1~4次之開始信號SP輸入至閘極驅動器34之情形，作為與實施形態1之閘極驅動器4相同之交錯驅動，但並非限定於此。可將第1驅動模式作為與實施形態2、3之閘極驅動器14、24相同之交錯驅動，又，亦可將其作為與先前之交錯驅動同樣地例如使相鄰之 掃描信號線依次驅動之驅動模式。

(實施形態之總括)

本發明並非限定於上述各實施形態，在請求項所揭示之範圍內可進行種種變更，且將不同的實施形態中分別揭示之技術手段加以適當組合所獲得之實施形態亦包含於本發明之技術範圍。

例如，於各實施形態中，上升次數檢測電路之構成為，檢測所輸入之開始信號SP之高位準期間的動作時脈之上升次數，但並非限定於此，亦可檢測開始信號SP之高位準期間的動作時脈之下降次數，又，還可檢測開始信號SP之低位準期間的動作時脈之上升次數或者下降次數。於上述任一情形時，實施形態1~3中，掃描順序設定電路根據所檢測之次數，來決定掃描信號輸出電路之掃描順序，於實施形態4中，驅動模式選擇電路亦可選擇第1驅動模式與第2驅動模式。又，各閘極驅動器隨著開始信號從低位準向高位準之變化而開始掃描，但亦可與此相反形成如下構成：隨著開始信號從高位準向低位準之變化而開始掃描。

再者，申請專利範圍中所記載之發明之任一者均具有相同的特別技術特徵，即，根據開始信號之高位準期間的動作時脈之上升次數(或者下降次數)來決定掃描信號線之驅動內容。由此，本申請案滿足發明之單一性之條件。

[產業上之利用可能性]

本發明之閘極驅動器可適當地應用於液晶面板等之顯示。

再者，用以實施發明之最佳形態之項中所形成的具體實施態樣或者實施例始終係為了明確本發明之技術內容，不應僅對上述具體例進行限定並狹義地解釋，於本發明之精神及以下所記載之申請專利範圍內，可進行各種變更而實施。

1‧‧‧液晶顯示裝置(顯示裝置)

2‧‧‧液晶面板(顯示畫面)

4、14、24、34‧‧‧閘極驅動器(掃描信號線驅動電路)

41、141‧‧‧掃描信號輸出電路

42、342‧‧‧上升次數檢測電路(時脈次數檢測電路)

43、143、243‧‧‧掃描順序設定電路

44、144、244、344‧‧‧開始信號產生電路

145、245‧‧‧延遲電路

346‧‧‧通電重置電路

347‧‧‧驅動模式選擇電路

SP‧‧‧開始信號

CLK‧‧‧動作時脈(時脈信號)

GL‧‧‧掃描信號線

圖1係表示本發明的液晶顯示裝置之主要部分構成之方塊圖。

圖2係表示上述液晶顯示裝置所具備的液晶面板之構成之電路圖。

圖3係表示上述液晶面板上所安裝的閘極驅動器之構成之概略圖。

圖4係表示將上述閘極驅動器安裝於上述液晶面板上之構成之概略圖。

圖5係表示上述閘極驅動器之交錯驅動之時序圖，其中，圖5(a)表示開始信號之高位準期間的動作時脈之上升次數為1次之情形，圖5(b)表示該上升次數為3次之情形。

圖6係表示上述閘極驅動器之交錯驅動之時序圖，其中，圖6(a)表示開始信號之高位準期間的動作時脈之上升次數為2次之情形，圖6(b)表示該上升次數為4次之情形。

圖7係表示將上述閘極驅動器以4段級聯連接時，第1段以及第2段之閘極驅動器之交錯驅動之時序圖。

圖8係表示將上述閘極驅動器以4段級聯連接時，第3段以及第4段之閘極驅動器之交錯驅動之時序圖。

圖9係表示上述閘極驅動器之主要部分構成之方塊圖。

圖10係表示上述閘極驅動器之上升次數檢測電路之具體構成的電路圖。

圖11係表示上述上升次數檢測電路之反轉時脈、開始信號以及計數器信號之時序圖，其中，圖11(a)表示開始信號之高位準期間的反轉時脈之下降次數為1次之情形，圖11(b)表示該下降次數為2次之情形，圖11(c)表示該下降次數為3次之情形，圖11(d)表示該下降次數為4次之情形。

圖12係表示上述閘極驅動器之掃描順序設定電路之具體構成的電路圖。

圖13係表示上述閘極驅動器之掃描信號輸出電路之具體構成的電路圖。

圖14係表示上述掃描順序設定電路之動作時脈、開始信號等以及來自上述掃描信號輸出電路之輸出端子的掃描信號之時序圖，其中，圖14(a)表示開始信號之高位準期間的動作時脈之上升次數為1次之情形，圖14(b)表示該上升次數為2次之情形，圖14(c)表示該上升次數為3次之情形，圖14(d)表示該上升次數為2次之情形。

圖15表示上述閘極驅動器之開始信號產生電路之具體構成的電路圖。

圖16係表示上述開始信號產生電路中的各信號之輸出之時序圖。

圖17係表示上述開始信號產生電路之變形例之電路圖。

圖18係表示上述開始信號產生電路之此外其他變形例之 電路圖。

圖19係表示將本發明之其他閘極驅動器安裝於液晶面板上之構成之概略圖。

圖20係表示將上述閘極驅動器以2段級聯連接時的交錯驅動之時序圖。

圖21係表示上述閘極驅動器之主要部分構成之方塊圖。

圖22係表示上述閘極驅動器之掃描順序設定電路之具體構成的電路圖。

圖23係表示上述閘極驅動器之掃描信號輸出電路之具體構成的電路圖。

圖24係表示上述閘極驅動器之延遲電路之具體構成的電路圖。

圖25係表示上述閘極驅動器之開始信號產生電路之具體構成的電路圖。

圖26係表示將本發明之此外其他閘極驅動器安裝於液晶面板上之構成之概略圖。

圖27係表示將上述閘極驅動器以4段級聯連接時，第1段以及第2段之閘極驅動器之交錯驅動之時序圖。

圖28係表示將上述閘極驅動器以4段級聯連接時，第3段以及第4段之閘極驅動器之交錯驅動之時序圖。

圖29係表示上述閘極驅動器之主要部分構成之方塊圖。

圖30係表示上述閘極驅動器之掃描順序設定電路之具體構成的電路圖。

圖31係表示上述閘極驅動器之延遲電路之具體構成的電 路圖。

圖32係表示上述閘極驅動器之開始信號產生電路之具體構成的電路圖。

圖33係表示點反轉驅動方式中對顯示面板進行驅動時，輸出圖像資料之源極驅動器之驅動波形之示圖。

圖34係表示交錯驅動時的源極驅動器之驅動波形之示圖。

圖35係表示在交錯驅動時，於1個幀之掃描結束之時間點的源極驅動器之驅動波形之示圖。

圖36係表示先前之交錯驅動之時序圖。

圖37係表示進行圖36所示之交錯驅動時的列之濃淡之示圖。

圖38係表示將先前之閘極驅動器安裝於液晶面板上之構成之概略圖。

圖39係表示圖38所示之閘極驅動器之構成之概略圖。

圖40係表示從圖39所示之閘極驅動器輸出的掃描信號之驅動波形之時序圖。

圖41係表示將本發明之此外其他閘極驅動器安裝於液晶面板上之構成之概略圖。

圖42係表示上述閘極驅動器之交錯驅動之時序圖，其表示開始信號之高位準期間內的動作時脈之上升次數為5次時的交錯驅動。

圖43係表示上述閘極驅動器之構成之方塊圖。

圖44係表示上述閘極驅動器之上升次數檢測電路之具體 構成的電路圖。

圖45係表示圖41所示之第1段閘極驅動器之上升次數檢測電路的動作時脈、開始信號等之波形之時序圖。

圖46係表示圖41所示的第2段閘極驅動器之上升次數檢測電路的動作時脈、開始信號等之波形之時序圖。

圖47係表示圖41所示的第3段閘極驅動器之上升次數檢測電路的動作時脈、開始信號等之波形之時序圖。

圖48係表示圖41所示的第4段閘極驅動器之上升次數檢測電路的動作時脈、開始信號等之波形之時序圖。

圖49係表示在上述閘極驅動器中輸入有高位準期間內之動作時脈CLK之上升次數為5次的開始信號時，上升次數檢測電路的動作時脈、開始信號等之波形之時序圖。

圖50係表示在上述閘極驅動器中輸入有高位準期間內之動作時脈CLK之上升次數為6次以上的開始信號時，上升次數檢測電路之動作時脈、開始信號等之波形之時序圖。

圖51係表示上述閘極驅動器之驅動模式選擇電路之具體構成的電路圖。

圖52係表示上述閘極驅動器之開始信號產生電路之具體構成的電路圖。

4‧‧‧閘極驅動器

41‧‧‧掃描信號輸出電路

42‧‧‧上升次數檢測電路

43‧‧‧掃描順序設定電路

44‧‧‧開始信號產生電路

Claims (24)

1. 一種掃描信號線驅動電路，其特徵在於：其等複數個彼此級聯連接，並根據從外部輸入之開始信號以及時脈信號而驅動顯示畫面之掃描信號線，該掃描信號線驅動電路具備：掃描信號輸出電路，其交替進行以下掃描：依次驅動上述掃描信號線之奇數列或偶數列之任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描；時脈次數檢測電路，其檢測第1次數，該第1次數係從上述外部所輸入之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數；掃描順序設定電路，其根據上述第1次數而設定上述掃描信號輸出電路之掃描順序；以及開始信號產生電路，其產生向下一段掃描信號線驅動電路輸出之開始信號；且第2次數係上述開始信號產生電路所產生之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數，該第2次數與上述第1次數不同；當掃描信號線之驅動向下一段掃描信號線驅動電路轉移時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰。
2. 如請求項1之掃描信號線驅動電路，其中上述第1次數係從上述外部所輸入之開始信號之低位 準期間的上述時脈信號之上升次數或者下降次數；上述第2次數係由上述開始信號產生電路所產生之開始信號之低位準期間的上述時脈信號之上升次數或者下降次數。
3. 如請求項1或2之掃描信號線驅動電路，其中上述掃描信號輸出電路進行跳躍式掃描，其在對自身所連接之掃描信號線之奇數列或偶數列之任一者全部依次驅動之後，對該掃描信號線之奇數列或偶數列之另一者全部依次驅動；上述掃描順序設定電路根據上述第1次數，設定上述掃描信號輸出電路先驅動上述奇數列以及偶數列中之何者。
4. 如請求項3之掃描信號線驅動電路，其中上述掃描順序設定電路在上述第1次數為奇數時及偶數時，設定上述掃描信號輸出電路先驅動上述奇數列以及偶數列中之何者；當上述第1次數為奇數時，上述第2次數為偶數；當上述第1次數為偶數時，上述第2次數為奇數。
5. 如請求項4之掃描信號線驅動電路，其中若將上述第1次數設為M，且將上述第2次數設為N，則N=M+1。
6. 如請求項5之掃描信號線驅動電路，其中若將上述時脈次數檢測電路可檢測之第1次數之最大值設為Mmax，則當上述第1次數為Mmax時，上述開始 信號產生電路不會向下一段掃描信號線驅動電路輸出開始信號。
7. 如請求項1之掃描信號線驅動電路，其中若將上述時脈次數檢測電路可檢測之第1次數之最大值設為Mmax，則：當上述時脈次數檢測電路檢測出上述時脈信號之上升次數時，從自上述外部所輸入之開始信號之高位準期間的最初的上述時脈信號之上升起，直至開始掃描為止的掃描順序設定期間，為上述時脈信號之時脈週期之Mmax倍；當上述時脈次數檢測電路檢測出上述時脈信號之下降次數時，從自上述外部所輸入之開始信號之高位準期間的最初的上述時脈信號之下降起，直至開始掃描為止的掃描順序設定期間，為上述時脈信號之時脈週期之Mmax倍。
8. 如請求項2之掃描信號線驅動電路，其中若將上述時脈次數檢測電路可檢測之第1次數之最大值設為Mmax，則：當上述時脈次數檢測電路檢測出上述時脈信號之上升次數時，從自上述外部所輸入之開始信號之低位準期間的最初的上述時脈信號之上升起，直至開始掃描為止的掃描順序設定期間，為上述時脈信號之時脈週期之Mmax倍；當上述時脈次數檢測電路檢測出上述時脈信號之下降 次數時，從自上述外部所輸入之開始信號之低位準期間的最初的上述時脈信號之下降起，直至開始掃描為止的掃描順序設定期間，為上述時脈信號之時脈週期之Mmax倍。
9. 如請求項7或8之掃描信號線驅動電路，其中上述開始信號產生電路係在從具備該開始信號產生電路之掃描信號線驅動電路結束掃描之時間點提前上述掃描順序設定期間之時間點，向下一段掃描信號線驅動電路輸出開始信號。
10. 如請求項1之掃描信號線驅動電路，其中更具備延遲電路，其在對自身所連接之掃描信號線之一部分進行驅動之後，使驅動暫時中斷；當臨中斷前所驅動之掃描信號線為奇數列時，從該中斷起直至再開始驅動為止的期間，下一段或者前一段之掃描信號線驅動電路對奇數列進行驅動，並且於上述再開始驅動後，最初所驅動之掃描信號線為偶數列；當臨中斷前所驅動之掃描信號線為偶數列時，從該中斷起直至再開始驅動為止的期間，下一段或者前一段之掃描信號線驅動電路對偶數列進行驅動，並且於上述再開始驅動後，最初所驅動之掃描信號線為奇數列。
11. 一種顯示裝置，其具備掃描信號線驅動電路，該掃描信號線驅動電路係將複數個彼此級聯連接，並根據從外部所輸入之開始信號以及時脈信號而驅動顯示畫面之掃描信號線，該掃描信號線驅動電路具備： 掃描信號輸出電路，其交替進行以下掃描：依次驅動上述掃描信號線之奇數列或偶數列之任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描；時脈次數檢測電路，其檢測第1次數，該第1次數係從上述外部所輸入之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數；掃描順序設定電路，其根據上述第1次數而設定上述掃描信號輸出電路之掃描順序；以及開始信號產生電路，其產生向下一段掃描信號線驅動電路輸出之開始信號；且第2次數係上述開始信號產生電路所產生之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數，該第2次數與上述第1次數不同；當掃描信號線之驅動向下一段掃描信號線驅動電路轉移時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰。
12. 一種顯示裝置之驅動方法，其特徵在於：該顯示裝置具備將複數個彼此級聯連接之掃描信號線驅動電路，該顯示裝置之驅動方法包括：上升次數檢測步驟，其檢測第1次數，該第1次數係在輸入至上述掃描信號線驅動電路之開始信號之高位準期間，向該掃描信號線驅動電路所輸入之時脈信號之上升次數或者下降次數； 掃描信號線驅動步驟，其交替進行以下掃描：依次驅動顯示畫面之掃描信號線之奇數列或偶數列之任一者的掃描，以及依次驅動上述掃描信號線之奇數列或偶數列之另一者的掃描；掃描順序設定步驟，其在上述掃描信號線驅動步驟之前，根據上述第1次數而設定上述掃描信號線驅動步驟中之掃描順序；以及開始信號輸出步驟，其向下一段掃描信號線驅動電路輸出開始信號；且第2次數係上述開始信號輸出步驟中所輸出之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數，該第2次數與上述第1次數不同；當掃描信號線之驅動向下一段掃描信號線驅動電路轉移時，臨轉移前所驅動之掃描信號線與剛轉移後所驅動之掃描信號線不相鄰。
13. 如請求項12之顯示裝置之驅動方法，其中上述第1次數係指在輸入至上述掃描信號線驅動電路之開始信號之低位準期間，向該掃描信號線驅動電路所輸入之時脈信號之上升次數或者下降次數；上述第2次數係指在上述開始信號輸出步驟所輸出之開始信號之低位準期間的上述時脈信號之上升次數或者下降次數。
14. 如請求項12或13之顯示裝置之驅動方法，其中於上述掃描信號線驅動步驟中進行跳躍式掃描，其在 對連接於上述掃瞄信號線驅動電路的上述掃描信號線之奇數列或偶數列之任一者依次驅動之後，對該掃描信號線之奇數列或偶數列之另一者依次驅動；於上述掃描順序設定步驟中，對上述奇數列以及偶數列中之何者先驅動的掃描順序，係根據上述第1次數而決定。
15. 如請求項14之顯示裝置之驅動方法，其中在上述第1次數為奇數次時及為偶數次時，決定上述掃描順序；當上述第1次數為奇數時，上述第2次數為偶數；當上述第1次數為偶數時，上述第2次數為奇數。
16. 如請求項15之顯示裝置之驅動方法，其中若將上述第1次數設為M，且將上述第2次數設為N，則N=M+1。
17. 如請求項12或13之顯示裝置之驅動方法，其中上述顯示畫面中的奇數列之掃描以及偶數列之掃描逐度進行的掃描單位之數量，較上述掃描信號線驅動電路之數量更多。
18. 如請求項12或13之顯示裝置之驅動方法，其中上述顯示畫面中的奇數列之掃描以及偶數列之掃描逐度進行的掃描單位之數量，較上述掃描信號線驅動電路之數量更少。
19. 一種掃描信號線驅動電路，其特徵在於：其係根據從外部輸入之開始信號以及時脈信號而驅動 顯示畫面之掃描信號線，該掃描信號線驅動電路具備：時脈次數檢測電路，其檢測第1次數，該第1次數係從上述外部所輸入之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數；以及驅動模式選擇電路，其根據上述第1次數而進行第1驅動模式及第2驅動模式之選擇，該第1驅動模式係以特定順序來驅動上述掃描信號線者，該第2驅動模式係同時驅動所有上述掃描信號線者。
20. 如請求項19之掃描信號線驅動電路，其中上述掃描信號線驅動電路係複數個彼此級聯連接；且更具備開始信號產生電路，其根據上述第1次數，產生向下一段掃描信號線驅動電路輸出之開始信號；若將上述開始信號產生電路所產生之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數設為第2次數，則上述驅動模式選擇電路選擇上述第2驅動模式時的第2次數，係指該驅動模式選擇電路選擇上述第2驅動模式之次數。
21. 如請求項19或20之掃描信號線驅動電路，其中更具備通電重置電路，其檢測出電源之上升，產生通電重置信號；上述時脈次數檢測電路具備計數器，該計數器對上述時脈信號之上升次數或者下降次數進行計數；在接通電源時，上述計數器藉由上述通電重置信號而 重置。
22. 一種顯示裝置，其具備掃描信號線驅動電路，該掃描信號線驅動電路係根據從外部輸入之開始信號以及時脈信號而驅動顯示畫面之掃描信號線，該掃描信號線驅動電路具備：時脈次數檢測電路，其檢測第1次數，該第1次數係從上述外部所輸入之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數；以及驅動模式選擇電路，其根據上述第1次數而進行第1驅動模式及第2驅動模式之選擇，該第1驅動模式係以特定順序來驅動上述掃描信號線者，該第2驅動模式係同時驅動所有上述掃描信號線者。
23. 一種顯示裝置之驅動方法，其特徵在於：該顯示裝置具備掃描信號線驅動電路，該顯示裝置之驅動方法包括：上升次數檢測步驟，其檢測第1次數，該第1次數係在輸入至上述掃描信號線驅動電路中之開始信號之高位準期間，向該掃描信號線驅動電路所輸入之時脈信號之上升次數或者下降次數；以及驅動模式選擇步驟，其根據上述第1次數而進行第1驅動模式及第2驅動模式之選擇，該第1驅動模式係以特定順序來驅動顯示畫面之掃描信號線者，該第2驅動模式係同時驅動所有上述掃描信號線者。
24. 如請求項23之顯示裝置之驅動方法，其中 上述掃描信號線驅動電路係複數個彼此級聯連接；且該顯示裝置之驅動方法更包括開始信號產生步驟，其根據上述第1次數，產生向下一段掃描信號線驅動電路輸出之開始信號；若將上述開始信號產生步驟中所產生之開始信號之高位準期間的上述時脈信號之上升次數或者下降次數設為第2次數，則上述驅動模式選擇步驟中選擇上述第2驅動模式時的第2次數，係指該驅動模式選擇步驟中選擇上述第2驅動模式之次數。