JPH02250085A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH02250085A JPH02250085A JP1072309A JP7230989A JPH02250085A JP H02250085 A JPH02250085 A JP H02250085A JP 1072309 A JP1072309 A JP 1072309A JP 7230989 A JP7230989 A JP 7230989A JP H02250085 A JPH02250085 A JP H02250085A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- display
- video signal
- address
- display screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010894 electron beam technology Methods 0.000 claims abstract description 24
- 230000004044 response Effects 0.000 claims abstract description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【発明の目的]
(産業上の利用分野)
この発明は、たとえば画像ファイル装置等に用いられる
CRTデイスプレィ装置等の画像表示装置に関する。
CRTデイスプレィ装置等の画像表示装置に関する。
(従来の技術)
従来、画像ファイル等で用いられるCRTデイスプレィ
装置では、一般のテレビのようにブラウン管の端から端
までを電子ビームを走査させているものとは異なり、表
示画面がメモリに対応しており、また節約の意味でも、
電子ビームをブラウン管の端から端まで走査しないよう
になっている。
装置では、一般のテレビのようにブラウン管の端から端
までを電子ビームを走査させているものとは異なり、表
示画面がメモリに対応しており、また節約の意味でも、
電子ビームをブラウン管の端から端まで走査しないよう
になっている。
たとえば、CRTデイスプレィ装置の管面と表示ラスタ
の関係は、第10図に示すようになっており、aはブラ
ウン管の蛍光面Aの最外周を示し、bは表示ラスタBの
最外周を示している。一般に、蛍光面Aの角A′はRが
付いていて丸く (面取り形状)なっており、表示ラス
タBは表示領域を有効に使用するために矩形となってい
る。このため、表示ラスタBの最外周すと蛍光面Aの最
外周aとの距離が、第11図に示すように、蛍光面Aの
四隅で最小となっている。
の関係は、第10図に示すようになっており、aはブラ
ウン管の蛍光面Aの最外周を示し、bは表示ラスタBの
最外周を示している。一般に、蛍光面Aの角A′はRが
付いていて丸く (面取り形状)なっており、表示ラス
タBは表示領域を有効に使用するために矩形となってい
る。このため、表示ラスタBの最外周すと蛍光面Aの最
外周aとの距離が、第11図に示すように、蛍光面Aの
四隅で最小となっている。
このようなCRTデイスプレィ装置では、その表示位置
が地磁気、温度等の影響で変動することが多く、画面周
囲の蛍光面Aの最外周aと表示ラスタBの最外周すのク
リアランスが小さいと、第12図に示すように、表示ラ
スタBによる表示領域としての矩形領域が蛍光面Aから
はみ出す場合がある。このため、表示ラスタBとしての
表示領域を減らすか、ブラウン管を大きくしなければな
らず、効率的でない。また、表示位置等の変動が十分に
小さいものとしても、蛍光面Aの角のRのため、蛍光面
Aの水平および垂直方向のクリアランスを小さくできな
い。
が地磁気、温度等の影響で変動することが多く、画面周
囲の蛍光面Aの最外周aと表示ラスタBの最外周すのク
リアランスが小さいと、第12図に示すように、表示ラ
スタBによる表示領域としての矩形領域が蛍光面Aから
はみ出す場合がある。このため、表示ラスタBとしての
表示領域を減らすか、ブラウン管を大きくしなければな
らず、効率的でない。また、表示位置等の変動が十分に
小さいものとしても、蛍光面Aの角のRのため、蛍光面
Aの水平および垂直方向のクリアランスを小さくできな
い。
したがって、表示ラスタBの表示領域が矩形で定義され
ているため、蛍光面の周辺部に無駄な領域が多く、有効
に用いることができないという欠点があった。
ているため、蛍光面の周辺部に無駄な領域が多く、有効
に用いることができないという欠点があった。
(発明が解決しようとする課題)
この発明は、表示ラスタの表示領域が矩形で定義されて
いるため、蛍光面の周辺部に無駄な領域が多く、有効に
用いることができないという欠点を除去するもので、蛍
光面における周辺部の無駄な領域を少なくでき、有効に
用いることができる画像表示装置を提供することを目的
とする。
いるため、蛍光面の周辺部に無駄な領域が多く、有効に
用いることができないという欠点を除去するもので、蛍
光面における周辺部の無駄な領域を少なくでき、有効に
用いることができる画像表示装置を提供することを目的
とする。
[発明の構成]
(課題を解決するための手段)
この発明の画像表示装置は、表示画像に対応するビデオ
信号が記憶されるメモリから出力されるビデオ信号に対
応して電子ビームを発生させて、表示画面上を走査する
ものにおいて、上記表示画面は、少なくとも1隅は角型
形状を有していない蛍光面を有し、この蛍光面の形状に
応じて、上記表示画面の走査位置に対応して上記表示画
面に表示される画像の表示状態を制御する制御手段、こ
の制御手段の制御の下、上記メモリからビデオ信号を読
出す読出手段、およびこの読出手段により読出されたビ
デオ信号に応じて電子ビームを発生させ、この電子ビー
ムで上記蛍光面上を走査することにより画像の表示を行
う表示手段によって構成されている。
信号が記憶されるメモリから出力されるビデオ信号に対
応して電子ビームを発生させて、表示画面上を走査する
ものにおいて、上記表示画面は、少なくとも1隅は角型
形状を有していない蛍光面を有し、この蛍光面の形状に
応じて、上記表示画面の走査位置に対応して上記表示画
面に表示される画像の表示状態を制御する制御手段、こ
の制御手段の制御の下、上記メモリからビデオ信号を読
出す読出手段、およびこの読出手段により読出されたビ
デオ信号に応じて電子ビームを発生させ、この電子ビー
ムで上記蛍光面上を走査することにより画像の表示を行
う表示手段によって構成されている。
(作 用)
この発明は、表示画像に対応するビデオ信号が記憶され
るメモリから出力されるビデオ信号に対応して電子ビー
ムを発生させて、表示画面上を走査するものにおいて、
上記表示画面は、少なくとも1隅は角型形状を有してい
ない蛍光面を有し、この蛍光面の形状に応じて、上記表
示画面の走査位置に対応して上記表示画面に表示される
画像の表示状態を制御し、この制御の下、上記メモリか
らビデオ信号を読出し、この読出されたビデオ信号に応
じて電子ビームを発生させ、この電子ビームで上記蛍光
面上を走査することにより画像の表示を行うようにした
ものである。
るメモリから出力されるビデオ信号に対応して電子ビー
ムを発生させて、表示画面上を走査するものにおいて、
上記表示画面は、少なくとも1隅は角型形状を有してい
ない蛍光面を有し、この蛍光面の形状に応じて、上記表
示画面の走査位置に対応して上記表示画面に表示される
画像の表示状態を制御し、この制御の下、上記メモリか
らビデオ信号を読出し、この読出されたビデオ信号に応
じて電子ビームを発生させ、この電子ビームで上記蛍光
面上を走査することにより画像の表示を行うようにした
ものである。
(実施例)
以下、この発明の一実施例について図面を参照しつつ説
明する。
明する。
第1図はこの発明の画像表示装置たとえばCRTデイス
プレィ装置の表示制御回路を示すものである。
プレィ装置の表示制御回路を示すものである。
すなわち、Hカウンタ1は図示しない発振器からのビデ
オクロックに応じてカウントアツプするものであり、こ
の計数値は電子ビームの蛍光面における主走査方向の走
査位g!(輝点)を示しているものである。上記Hカウ
ンタ1からのカウント値つまり水平方向のアドレス値(
Hアドレス)は、コンパレータ2.3、および水平同期
信号生成回路4へ出力される。
オクロックに応じてカウントアツプするものであり、こ
の計数値は電子ビームの蛍光面における主走査方向の走
査位g!(輝点)を示しているものである。上記Hカウ
ンタ1からのカウント値つまり水平方向のアドレス値(
Hアドレス)は、コンパレータ2.3、および水平同期
信号生成回路4へ出力される。
また、上記Hカウンタ1からのカウント値が水平方向の
終了位置に対応した際、水平方向終了信号(He n
d)がVカウンタ5およびシリアルボートロード信号と
してRAM6に出力される。
終了位置に対応した際、水平方向終了信号(He n
d)がVカウンタ5およびシリアルボートロード信号と
してRAM6に出力される。
上記Hカウンタ1は、第2図に示すように、カウンタ2
1とコンパレータ22によって構成されている。すなわ
ち、カウンタ21は図示しない発振器からのビデオクロ
ックに応じてカウントアツプし、このカウント値をHア
ドレスとして出力し、このHアドレスが水平方向の終了
σ置(HS)となった際、コンパレータ22からのクリ
アパルスによってクリアされ、「0」からカウントを始
めるものである。
1とコンパレータ22によって構成されている。すなわ
ち、カウンタ21は図示しない発振器からのビデオクロ
ックに応じてカウントアツプし、このカウント値をHア
ドレスとして出力し、このHアドレスが水平方向の終了
σ置(HS)となった際、コンパレータ22からのクリ
アパルスによってクリアされ、「0」からカウントを始
めるものである。
Vカウンタ5は上記Hカウンタ1からの水平方向終了信
号に応じてカウントアツプするものであり、この計数値
は電子ビームの蛍光面における副走査方向の走査位置を
示しているものである。上記Vカウンタ5からのカウン
ト値つまり垂直方向のアドレス値(Vアドレス)は、ス
タートポイント用ROM7、エンドポイント用ROM8
、垂直同期信号生成回路9、およびRAM6へ出力され
る。
号に応じてカウントアツプするものであり、この計数値
は電子ビームの蛍光面における副走査方向の走査位置を
示しているものである。上記Vカウンタ5からのカウン
ト値つまり垂直方向のアドレス値(Vアドレス)は、ス
タートポイント用ROM7、エンドポイント用ROM8
、垂直同期信号生成回路9、およびRAM6へ出力され
る。
上記Vカウンタ5も上記Hカウンタ1と同様に、第2図
に示すように、カウンタ21とコンパレータ22によっ
て構成されている。すなわち、カウンタ21は上記Hカ
ウンタ1からの水平方向終了信号(クロック)に応じて
カウントアツプし、このカウント値をVアドレスとして
出力し、このVアドレスが垂直方向の終了位置(VS)
となった際、コンパレータ22からのクリアパルスによ
ってクリアされ、「0」からカウントを始めるものであ
る。
に示すように、カウンタ21とコンパレータ22によっ
て構成されている。すなわち、カウンタ21は上記Hカ
ウンタ1からの水平方向終了信号(クロック)に応じて
カウントアツプし、このカウント値をVアドレスとして
出力し、このVアドレスが垂直方向の終了位置(VS)
となった際、コンパレータ22からのクリアパルスによ
ってクリアされ、「0」からカウントを始めるものであ
る。
スタートポイント用ROM7は、上記Vカウンタ5から
のカウント値つまり垂直方向のアドレス値ごとのスター
トポイント(主走査開始位置情報;ラスタ開始位置)S
OlSl、S2、・・・を記憶したテーブルであり、上
記Vカウンタ5からのカウント値に応じてスタートポイ
ント5O2S1、S2、・・・を出力するようになって
いる。
のカウント値つまり垂直方向のアドレス値ごとのスター
トポイント(主走査開始位置情報;ラスタ開始位置)S
OlSl、S2、・・・を記憶したテーブルであり、上
記Vカウンタ5からのカウント値に応じてスタートポイ
ント5O2S1、S2、・・・を出力するようになって
いる。
たとえば、カウント値v−0のとき、スタートポイント
SOが出力され、カウント値V−1のとき、スタートポ
イントS1が出力される。スタートポイント用ROM7
からのスタートポイントはコンパレータ2へ出力される
。
SOが出力され、カウント値V−1のとき、スタートポ
イントS1が出力される。スタートポイント用ROM7
からのスタートポイントはコンパレータ2へ出力される
。
エンドポイント用ROM8は上記Vカウンタ5からのカ
ウント値つまり垂直方向のアドレス値ごとのエンドポイ
ント(主走査終了位置情報;ラスタ終了位置)EOlE
l、H2、・・・を記憶したテーブルであり、上記Vカ
ウンタ5からのカウント値に応じてエンドポイントEO
SE1、H2、・・・を出力するようになっている。た
とえば、カウント値v−Oのとき、エンドポイントEO
が出力され、カウント値V−1のとき、エンドポイント
E1が出力される。エンドポイント用ROM8からのエ
ンドポイントはコンパレータ3へ出力される。
ウント値つまり垂直方向のアドレス値ごとのエンドポイ
ント(主走査終了位置情報;ラスタ終了位置)EOlE
l、H2、・・・を記憶したテーブルであり、上記Vカ
ウンタ5からのカウント値に応じてエンドポイントEO
SE1、H2、・・・を出力するようになっている。た
とえば、カウント値v−Oのとき、エンドポイントEO
が出力され、カウント値V−1のとき、エンドポイント
E1が出力される。エンドポイント用ROM8からのエ
ンドポイントはコンパレータ3へ出力される。
コンパレータ2は、上記スタートポイント用ROM7か
らのスタートポイントと上記Hカウンタ1からのHアド
レスとを比較し、それらが一致した際、スタートパルス
を出力するものである。
らのスタートポイントと上記Hカウンタ1からのHアド
レスとを比較し、それらが一致した際、スタートパルス
を出力するものである。
このコンパレータ2からのスタートパルスはタイミング
生成回路10へ出力される。
生成回路10へ出力される。
コンパレータ3は、上記エンドポイント用ROM8から
のエンドポイントと上記Hカウンタ1からのHアドレス
とを比較し、それらが一致した際、エンドパルスを出力
するものである。このコンパレータ3からのエンドパル
スはタイミング生成回路10へ出力される。
のエンドポイントと上記Hカウンタ1からのHアドレス
とを比較し、それらが一致した際、エンドパルスを出力
するものである。このコンパレータ3からのエンドパル
スはタイミング生成回路10へ出力される。
上記水平同期信号生成回路4は、上記Hカウンタ1のカ
ウント値に応じて水平同期信号(H8)を発生するもの
であり、この水平同期信号(H5)は電子ビーム発生部
(図示しない)に出力される。
ウント値に応じて水平同期信号(H8)を発生するもの
であり、この水平同期信号(H5)は電子ビーム発生部
(図示しない)に出力される。
上記垂直同期信号生成回路9は、上記Vカウンタ5のカ
ウント値に応じて垂直同期信号(VS)を発生するもの
であり、この垂直同期信号(VS)は電子ビーム発生部
(図示しない)に出力される。
ウント値に応じて垂直同期信号(VS)を発生するもの
であり、この垂直同期信号(VS)は電子ビーム発生部
(図示しない)に出力される。
タイミング生成回路10は、上記コンパレータ2からス
タートパルスが供給されてから上記コンパレータ3から
エンドパルスが供給されるまでの間、アクティブなラス
ク期間信号Rを出力するものである。タイミング生成回
路10からのラスク期間信号Rはアンド回路11の一端
に出力される。
タートパルスが供給されてから上記コンパレータ3から
エンドパルスが供給されるまでの間、アクティブなラス
ク期間信号Rを出力するものである。タイミング生成回
路10からのラスク期間信号Rはアンド回路11の一端
に出力される。
RAM6は、表示メモリであり、図示しない外部機器か
らバス12およびメモリアクセスコントローラ13を介
して供給される表示データ、アドレス、および制御信号
に応じて、表示データを対応するアドレスに記憶するも
のである。RAM6は、上記■カウンタ5からのVアド
レスとHカウンタ1からの水平方向終了信号ごとのビデ
オクロック数とに応じたアドレスの表示データ(1画素
単位)をビデオ信号として出力するものである。
らバス12およびメモリアクセスコントローラ13を介
して供給される表示データ、アドレス、および制御信号
に応じて、表示データを対応するアドレスに記憶するも
のである。RAM6は、上記■カウンタ5からのVアド
レスとHカウンタ1からの水平方向終了信号ごとのビデ
オクロック数とに応じたアドレスの表示データ(1画素
単位)をビデオ信号として出力するものである。
RAM6からのビデオ信号はアンド回路11の他端に供
給される。アンド回路11は、上記タイミング生成回路
9からアクティブなラスク期間信号Rが供給されている
間、ゲートを開き、上記RAM6からのビデオ信号を出
力するものである。
給される。アンド回路11は、上記タイミング生成回路
9からアクティブなラスク期間信号Rが供給されている
間、ゲートを開き、上記RAM6からのビデオ信号を出
力するものである。
アンド回路11からのビデオ信号は電子ビーム発生部(
図示しない)へ出力されるものである。この電子ビーム
発生部は、上記水平同期信号生成回路4からの水平同期
信号(HS)と上記垂直同期信号生成回路9からの垂直
同期信号(V S)とに応じて電子ビームを偏向するこ
とにより、電子ビームによる蛍光面の主走査、副走査が
行われるようになっている。
図示しない)へ出力されるものである。この電子ビーム
発生部は、上記水平同期信号生成回路4からの水平同期
信号(HS)と上記垂直同期信号生成回路9からの垂直
同期信号(V S)とに応じて電子ビームを偏向するこ
とにより、電子ビームによる蛍光面の主走査、副走査が
行われるようになっている。
次に、上記のような構成において、第3図に示すタイミ
ングチャートを参照しつつ、動作を説明する。まず、図
示しない外部機器からバス12およびメモリアクセスコ
ントローラ13を介して供給される表示データ、アドレ
ス、および制御信号に応じて、表示データがRAM6の
対応するアドレスに記憶される。
ングチャートを参照しつつ、動作を説明する。まず、図
示しない外部機器からバス12およびメモリアクセスコ
ントローラ13を介して供給される表示データ、アドレ
ス、および制御信号に応じて、表示データがRAM6の
対応するアドレスに記憶される。
このような状態において、まずHカウンタ1、Vカウン
タ5はリセットされており、Hカウンタ1、vカウンタ
5からそれぞれ「0」アドレスが出力される。Vカウン
タ5からの「0」アドレスに応じて、スタートポイント
用ROM7からスタートポイントSOが出力され、エン
ドポイント用ROM8からのエンドポイントEOが出力
される。
タ5はリセットされており、Hカウンタ1、vカウンタ
5からそれぞれ「0」アドレスが出力される。Vカウン
タ5からの「0」アドレスに応じて、スタートポイント
用ROM7からスタートポイントSOが出力され、エン
ドポイント用ROM8からのエンドポイントEOが出力
される。
これにより、コンパレータ2は、上記スタートポイント
用ROM7からのスタートポイントSOと上記Hカウン
タlからの0アドレスとを比較し、一致しないため、ス
タートパルスを出力しない。
用ROM7からのスタートポイントSOと上記Hカウン
タlからの0アドレスとを比較し、一致しないため、ス
タートパルスを出力しない。
以後、とデオクロックがHカウンタ1に供給されるごと
に、Hカウンタ1はカウントアツプし、そのアドレス値
がコンパレータ2に出力される。
に、Hカウンタ1はカウントアツプし、そのアドレス値
がコンパレータ2に出力される。
これにより、Hカウンタ1からのア、ドレス値がスター
トポイントSOと一致した際、コンパレータ2はスター
トパルスをタイミング生成回路10へ出力する。タイミ
ング生成回路10は供給されるスタートパルスに応じて
アクティブなラスク期間信号Rをアンド回路11へ出力
する。このラスク期間信号Rによりアンド回路11のゲ
ートが開く。この際、RAM6から出力される第1走査
ラインのSOアドレスの1画素分の表示データがアンド
回路11を介して図示しない電子ビーム発生部へ出力さ
れる。
トポイントSOと一致した際、コンパレータ2はスター
トパルスをタイミング生成回路10へ出力する。タイミ
ング生成回路10は供給されるスタートパルスに応じて
アクティブなラスク期間信号Rをアンド回路11へ出力
する。このラスク期間信号Rによりアンド回路11のゲ
ートが開く。この際、RAM6から出力される第1走査
ラインのSOアドレスの1画素分の表示データがアンド
回路11を介して図示しない電子ビーム発生部へ出力さ
れる。
以後、ビデオクロックが供給されるたびに、RAM6か
ら第1走査ラインのSO+1アドレス以降の1画素分ず
つの表示データがアンド回路11を介して図示しない電
子ビーム発生部へ出力される。
ら第1走査ラインのSO+1アドレス以降の1画素分ず
つの表示データがアンド回路11を介して図示しない電
子ビーム発生部へ出力される。
そして、Hカウンタ1からのアドレス値がエンドポイン
トEOと一致した際、コンパレータ3はエンドパルスを
タイミング生成回路10へ出力する。タイミング生成回
路10は供給されるエンドパルスに応じてネガティブな
ラスク期間信号Rをアンド回路11へ出力する。これに
より、アンド回路11のゲートが閉じ、RAM6からの
ビデオ信号が図示しない電子ビーム発生部へ出力されな
くなる。
トEOと一致した際、コンパレータ3はエンドパルスを
タイミング生成回路10へ出力する。タイミング生成回
路10は供給されるエンドパルスに応じてネガティブな
ラスク期間信号Rをアンド回路11へ出力する。これに
より、アンド回路11のゲートが閉じ、RAM6からの
ビデオ信号が図示しない電子ビーム発生部へ出力されな
くなる。
その後、Hカウンタ1のカウント値が水平方向の終了位
置(HS)となった際、水平方向終了信号Hendを出
力するとともに、Hカウンタ1がクリアされる。その水
平方向終了信号Hendにより、Vカウンタ5がカウン
トアツプされ、1アドレスが出力される。Vカウンタ5
からの「1」アドレスに応じて、スタートポイント用R
OM7からスタートポイントS1が出力され、エンドポ
イント用ROM8からのエンドポイントE1が出力され
る。
置(HS)となった際、水平方向終了信号Hendを出
力するとともに、Hカウンタ1がクリアされる。その水
平方向終了信号Hendにより、Vカウンタ5がカウン
トアツプされ、1アドレスが出力される。Vカウンタ5
からの「1」アドレスに応じて、スタートポイント用R
OM7からスタートポイントS1が出力され、エンドポ
イント用ROM8からのエンドポイントE1が出力され
る。
これにより、コンパレータ2は、上記スター1−ポイン
ト用ROM7からのスタートポイントS1と上記Hカウ
ンタlからのHアドレスが一致した際に、スタートパル
スを出力し、コンパレータ3は、上記エンドポイント用
ROM8からのエンドポイントE1と上記Hカウンタ1
からのHアドレスが一致した際に、エンドパルスを出力
する。この結果、RAM6から出力される第2走査ライ
ンの81アドレスからE1アドレスまでの表示データが
ビデオ信号として上記電子ビーム発生部へ出力される。
ト用ROM7からのスタートポイントS1と上記Hカウ
ンタlからのHアドレスが一致した際に、スタートパル
スを出力し、コンパレータ3は、上記エンドポイント用
ROM8からのエンドポイントE1と上記Hカウンタ1
からのHアドレスが一致した際に、エンドパルスを出力
する。この結果、RAM6から出力される第2走査ライ
ンの81アドレスからE1アドレスまでの表示データが
ビデオ信号として上記電子ビーム発生部へ出力される。
また、Vカウンタ5がカウントアツプされるごとにスタ
ートポイントとエンドポイントとが変更され、そのポイ
ントに対応した表示データがビデオ信号として上記電子
ビーム発生部へ出力される。
ートポイントとエンドポイントとが変更され、そのポイ
ントに対応した表示データがビデオ信号として上記電子
ビーム発生部へ出力される。
なお、垂直同期vSの期間中は、スタートポイントが0
からHendの間にないので、ラスタは出力されなくな
る。
からHendの間にないので、ラスタは出力されなくな
る。
したがって、ROM7.8の内容によって、各走査ライ
ンごとに表示ラスタのスタートとエンドのタイミングを
制御することができ、表示画面の四隅を任意に処理する
ことができる。この結果、表示ラスタの表示領域の最外
周(四隅)を丸くすることで、表示位置の変動の影響を
防止しつつ、第4図に示すように、蛍光面Aの最外周と
表示ラスタBの最外周との隙間(クリアランス)を小さ
くでき、蛍光面Aを有効に使うことができる。
ンごとに表示ラスタのスタートとエンドのタイミングを
制御することができ、表示画面の四隅を任意に処理する
ことができる。この結果、表示ラスタの表示領域の最外
周(四隅)を丸くすることで、表示位置の変動の影響を
防止しつつ、第4図に示すように、蛍光面Aの最外周と
表示ラスタBの最外周との隙間(クリアランス)を小さ
くでき、蛍光面Aを有効に使うことができる。
なお、前記実施例では、HカウンタとVカウンタが、カ
ウンタとコンパレータとが組になっている場合について
説明したが、これに限らず、どちらか一方、あるいは両
方が笹5図に示すような1つのカウンタで構成されるも
のであっても良い。
ウンタとコンパレータとが組になっている場合について
説明したが、これに限らず、どちらか一方、あるいは両
方が笹5図に示すような1つのカウンタで構成されるも
のであっても良い。
たとえば、HカウンタとVカウンタとも第5図に示すよ
うなカウンタを使用した場合は、第6図に示すタイミン
グチャートのタイミングで動作するようになっている。
うなカウンタを使用した場合は、第6図に示すタイミン
グチャートのタイミングで動作するようになっている。
また、ROMに各走査ラインごとのスタートポイントと
エンドポイントとを記憶した場合について説明したが、
これに限らず、他のロジックで構成するようにしても良
い。
エンドポイントとを記憶した場合について説明したが、
これに限らず、他のロジックで構成するようにしても良
い。
また、ROMの利点を生かし、第7図のタイミングチャ
ートに示すように、周辺部を全体にぼかすようにしても
良い。
ートに示すように、周辺部を全体にぼかすようにしても
良い。
また、四隅の処理は、必ずしも丸める必要はなく、第8
図(a)〜(f)に示すように、各種のパターンでも良
く、またたとえば斜めに表示する場合、ブラウン管が不
規則な形状のものに応用しても良く、第9図に示すよう
に意図的に非表示部分を作るようにしても良い。
図(a)〜(f)に示すように、各種のパターンでも良
く、またたとえば斜めに表示する場合、ブラウン管が不
規則な形状のものに応用しても良く、第9図に示すよう
に意図的に非表示部分を作るようにしても良い。
また、■S期間中は、ラスタエンドパルスを出しっ放し
にしてラスタを消しても良い。
にしてラスタを消しても良い。
また、走査は、ノンインターレース方式に限らず、−船
釣なインターレース方式であっても良い。
釣なインターレース方式であっても良い。
[発明の効果]
以上詳述したように、この発明によれば、蛍光面におけ
る周辺部の無駄な領域を少なくでき、有効に用いること
ができる画像表示装置を提供できる。
る周辺部の無駄な領域を少なくでき、有効に用いること
ができる画像表示装置を提供できる。
第1図から第4図はこの発明の一実施例を示すもので、
第1図はCRTデイスプレィ装置の表示制御回路の構成
を示すブロック図、第2図はHカウンタ、Vカウンタの
構成を示すブロック図、第3図は動作を説明するための
タイミングチャート、第4図は蛍光面の最外周と表示ラ
スタの最外周との関係を示す図であり、第5図から第9
図は他の実施例を示すもので、第5図はHカウンタ、V
カウンタの別の構成を示すブロック図、第6図は第5図
に示す構成で動作を行った際のタイミングチャート、第
7図はROMにより周辺部をぼかした際のタイミングチ
ャート、第8図は四隅の処理の例を示す図、第9図は意
図的に非表示部分を作った際の蛍光面の最外周と表示ラ
スタの最外周との関係を示す図であり、第10図から第
12図は従来の蛍光面の最外周と表示ラスタの最外周と
の関係を示す図である。 1・・・Hカウンタ、2.3・・・コンパレータ、4・
・・水平同期信号生成回路、5・・・Vカウンタ、6・
・・RAM、7.8・・・ROM、9・・・垂直同期信
号生成回路、10・・・タイミング生成回路、11・・
・アンド回路、12・・・バス、13・・・メモリアク
セスコントローラ、°21・・・カウンタ、22・・・
コンパレータ。 出願人代理人 弁理士 鈴江武彦 第3図 第4 図 第5図 第8 図 第12図 区 ■ 叔
第1図はCRTデイスプレィ装置の表示制御回路の構成
を示すブロック図、第2図はHカウンタ、Vカウンタの
構成を示すブロック図、第3図は動作を説明するための
タイミングチャート、第4図は蛍光面の最外周と表示ラ
スタの最外周との関係を示す図であり、第5図から第9
図は他の実施例を示すもので、第5図はHカウンタ、V
カウンタの別の構成を示すブロック図、第6図は第5図
に示す構成で動作を行った際のタイミングチャート、第
7図はROMにより周辺部をぼかした際のタイミングチ
ャート、第8図は四隅の処理の例を示す図、第9図は意
図的に非表示部分を作った際の蛍光面の最外周と表示ラ
スタの最外周との関係を示す図であり、第10図から第
12図は従来の蛍光面の最外周と表示ラスタの最外周と
の関係を示す図である。 1・・・Hカウンタ、2.3・・・コンパレータ、4・
・・水平同期信号生成回路、5・・・Vカウンタ、6・
・・RAM、7.8・・・ROM、9・・・垂直同期信
号生成回路、10・・・タイミング生成回路、11・・
・アンド回路、12・・・バス、13・・・メモリアク
セスコントローラ、°21・・・カウンタ、22・・・
コンパレータ。 出願人代理人 弁理士 鈴江武彦 第3図 第4 図 第5図 第8 図 第12図 区 ■ 叔
Claims (1)
- 【特許請求の範囲】 表示画像に対応するビデオ信号が記憶されるメモリから
出力されるビデオ信号に対応して電子ビームを発生させ
て、表示画面上を走査する画像表示装置において、 上記表示画面は、少なくとも1隅は角型形状を有してい
ない蛍光面を有し、 この蛍光面の形状に応じて、上記表示画面の走査位置に
対応して上記表示画面に表示される画像の表示状態を制
御する制御手段と、 この制御手段の制御の下、上記メモリからビデオ信号を
読出す読出手段と、 この読出手段により読出されたビデオ信号に応じて電子
ビームを発生させ、この電子ビームで上記蛍光面上を走
査することにより画像の表示を行う表示手段と、 を具備したことを特徴とする画像表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1072309A JPH02250085A (ja) | 1989-03-24 | 1989-03-24 | 画像表示装置 |
US07/497,199 US5138306A (en) | 1989-03-24 | 1990-03-22 | Image display device |
DE4009456A DE4009456C2 (de) | 1989-03-24 | 1990-03-23 | Bildwiedergabevorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1072309A JPH02250085A (ja) | 1989-03-24 | 1989-03-24 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02250085A true JPH02250085A (ja) | 1990-10-05 |
Family
ID=13485542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1072309A Pending JPH02250085A (ja) | 1989-03-24 | 1989-03-24 | 画像表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5138306A (ja) |
JP (1) | JPH02250085A (ja) |
DE (1) | DE4009456C2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190048649A (ko) * | 2017-10-31 | 2019-05-09 | 삼성전자주식회사 | 디스플레이 장치, 디스플레이 장치의 제어 방법 및 영상 변환 장치 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3879951B2 (ja) * | 1997-09-02 | 2007-02-14 | ソニー株式会社 | 位相調整装置、位相調整方法及び表示装置 |
TWI309786B (en) * | 2006-01-13 | 2009-05-11 | Realtek Semiconductor Corp | Display apparatus capable of preventing firmware update failure and method thereof |
CN107146585B (zh) * | 2017-06-14 | 2019-07-19 | 中国电子科技集团公司第二十八研究所 | 一种a显的实现方法及*** |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4272808A (en) * | 1979-05-21 | 1981-06-09 | Sperry Corporation | Digital graphics generation system |
US4228432A (en) * | 1979-08-28 | 1980-10-14 | The United States Of America As Represented By The Secretary Of The Navy | Raster scan generator for plan view display |
JPS58142487A (ja) * | 1982-02-18 | 1983-08-24 | Fuji Electric Co Ltd | 特徴抽出装置 |
-
1989
- 1989-03-24 JP JP1072309A patent/JPH02250085A/ja active Pending
-
1990
- 1990-03-22 US US07/497,199 patent/US5138306A/en not_active Expired - Fee Related
- 1990-03-23 DE DE4009456A patent/DE4009456C2/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190048649A (ko) * | 2017-10-31 | 2019-05-09 | 삼성전자주식회사 | 디스플레이 장치, 디스플레이 장치의 제어 방법 및 영상 변환 장치 |
WO2019088451A1 (ko) * | 2017-10-31 | 2019-05-09 | 삼성전자주식회사 | 디스플레이 장치, 디스플레이 장치의 제어 방법 및 영상 변환 장치 |
Also Published As
Publication number | Publication date |
---|---|
US5138306A (en) | 1992-08-11 |
DE4009456C2 (de) | 1996-10-02 |
DE4009456A1 (de) | 1990-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0162529B1 (ko) | 멀티스캔 lcd 용 디스플레이 제어기와 디스플레이 제어방법 | |
JPS62192791A (ja) | イメ−ジ表示装置 | |
US5124804A (en) | Programmable resolution video controller | |
US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
JPH02250085A (ja) | 画像表示装置 | |
EP0390364B1 (en) | Image reading devices | |
JP3109392B2 (ja) | 画像処理装置 | |
JPH03282586A (ja) | マルチウィンドウ表示装置の輝度制御方式 | |
JPS6150318B2 (ja) | ||
US6670956B2 (en) | Apparatus and method for automatically controlling on-screen display font height | |
JP3354725B2 (ja) | 表示装置 | |
US5276514A (en) | Video signal processing apparatus for processing a high resolution video signal using a low frequency oscillator | |
JP3332180B2 (ja) | 画像垂直拡大装置 | |
JP2871164B2 (ja) | 画像処理装置 | |
KR100188200B1 (ko) | 투사형 화상표시 시스템의 비대칭화면 보정장치 | |
KR860002145B1 (ko) | 화면표시장치의 화소 어긋내기회로 | |
JPS61175680A (ja) | 表示装置 | |
JP3022664B2 (ja) | 画像表示サイズ可変回路 | |
KR100208374B1 (ko) | 영상신호처리 시스템에서 유효화면크기 가변회로 | |
JPS59214085A (ja) | 信号変換装置 | |
JPS62270991A (ja) | 表示装置 | |
JPS5819624Y2 (ja) | ライトペンによる図形情報読取り装置 | |
JPH0559491U (ja) | 表示装置 | |
JPS61273582A (ja) | Crt表示制御装置 | |
JPH0682751A (ja) | 液晶プロジェクタのあおり補正回路 |