JP3846028B2 - 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 - Google Patents
半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 Download PDFInfo
- Publication number
- JP3846028B2 JP3846028B2 JP13077498A JP13077498A JP3846028B2 JP 3846028 B2 JP3846028 B2 JP 3846028B2 JP 13077498 A JP13077498 A JP 13077498A JP 13077498 A JP13077498 A JP 13077498A JP 3846028 B2 JP3846028 B2 JP 3846028B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- capacitance
- liquid crystal
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶パネル等の駆動用に用いられる薄膜トランジスタが不良品か否かを検査する半導体素子検査装置の技術分野に属する。
【０００２】
【従来の技術】
近年、表示装置としての液晶パネルにおいて、当該液晶パネルに含まれる各画素部内に薄膜トランジスタを夫々含み、当該薄膜トランジスタをスイッチング素子として活用することにより画素電極を介して液晶層に駆動電圧を加えて当該液晶パネルを駆動するタイプの液晶パネルが一般化しつつある。
【０００３】
ここで、上述した液晶パネルの製造工程においては、薄膜加工技術等を用いて製造された夫々の薄膜トランジスタが正常に動作するか否かを検査する必要があるが、従来では、当該検査は、例えば、製造者が拡大鏡等を用いて目視により出来上がった薄膜トランジスタの形状を見て不良品か否かを判定するか、又は、いわゆるサーキットテスタを用いて一つずつ不良品か否かを判定していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、微細加工技術が進歩した今日では、上記液晶パネルの小型化が顕著であり、これに伴って画素部内の薄膜トランジスタも小型化する傾向が強い。
【０００５】
また、薄膜トランジスタ自体のスイッチング特性は、実際に駆動電圧を印加した状態で確認することが望ましいが、上述した目視による判定では、上記小型化の傾向とあいまって、形状自体を確実に判定することが困難であると共に実際の動作時と同様な駆動電圧を印加した状態での良否の判定ができないという問題点があった。
【０００６】
更に、上記サーキットテスタを用いた判定でも、当該判定時に上記駆動電圧を印加して判定するわけではないので、実際の動作状態の良否を判定することができないという問題点があった。
【０００７】
一方、例えば、上記液晶パネルが出来上がった後で実際の駆動電圧を印加して各薄膜トランジスタの動作状態の良否を検査することも可能であるが、この場合に、もし、動作不良の薄膜トランジスタが発見された場合には、当該液晶パネルは不良品となるのであり、このときには、当該不良品となった液晶パネルについては、薄膜トランジスタを形成した以降の製造工程全てが無駄となり、著しく不効率となるという問題点もあった。
【０００８】
更にまた、従来の目視又はサーキットテスタを用いた検査方法では、薄膜トランジスタをほぼ一つづつ検査することしかできず、上記液晶パネルのように数万個以上の薄膜トランジスタを含む表示装置では、それに含まれている薄膜トランジスタを全て検査するために膨大な時間と労力が必要となるという問題点もある。
【０００９】
そこで、本発明は、上記各問題点に鑑みて為されたもので、その課題は、製造工程途中において、実際の駆動時と同様な状態で薄膜トランジスタの動作の良否を迅速且つ確実に検査することが可能な半導体素子検査装置及び半導体素子検査方法を提供することにある。
【００１０】
上記の課題を解決するために、請求項１に記載の発明は、複数の薄膜トランジスタに対応する位置に、各前記薄膜トランジスタのゲート電極及び半導体層を含んで夫々構成される容量回路の静電容量を検出するための複数の検査プローブを配置する配置手段と、各前記薄膜トランジスタの前記ゲート電極に対して、予め設定された所定の駆動電圧を同時且つ各前記薄膜トランジスタ毎に夫々印加する印加手段と、各前記容量回路の前記静電容量を前記駆動電圧を印加後に測定する測定手段と、前記測定された各静電容量に基づいて各前記薄膜トランジスタが不良品か否かを判定する判定手段と、を備えることを特徴とする。
【００１１】
請求項１に記載の発明の作用によれば、配置手段は、複数の薄膜トランジスタの駆動時に反転層が夫々形成される当該薄膜トランジスタの半導体層の領域に対応する位置に複数の検査プローブを夫々同時に配置する。
【００１２】
一方、印加手段は、各薄膜トランジスタのゲート電極に対して、各薄膜トランジスタに対応して設定された所定の駆動電圧を同時且つ各薄膜トランジスタ毎に夫々印加する。
【００１３】
これらにより、測定手段は、各容量回路の静電容量を駆動電圧を印加後において同時に測定する。
【００１４】
そして、判定手段は、測定された各静電容量に基づいて各薄膜トランジスタが不良品か否かを判定する。
【００１５】
よって、実際の駆動時に印加される駆動電圧を印加した後において測定された静電容量に基づいて各薄膜トランジスタが不良品か否かを判定するので、実際の駆動時と同じ状態で各薄膜トランジスタの良否を検査することができる。
【００１６】
また、複数の薄膜トランジスタの良否を一度に検査できるので、検査効率が向上する。
【００１７】
上記の課題を解決するために、請求項２に記載の発明は、前記判定手段は、各前記ゲート電極に前記駆動電圧を夫々印加したときの各前記静電容量と、良品である一の前記薄膜トランジスタについて、当該一の薄膜トランジスタの前記ゲート電極に前記駆動電圧を印加したときの当該一の薄膜トランジスタに関する前記容量回路の静電容量に前記複数の検査プローブが一度に配置される前記薄膜トランジスタの数を乗じた値とを比較することにより、当該駆動電圧が同時に印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする。
【００１８】
請求項２に記載の発明の作用によれば、請求項１に記載の発明の作用に加えて、判定手段は、各ゲート電極に駆動電圧を夫々印加したときの各静電容量と、良品である一の薄膜トランジスタについて、当該一の薄膜トランジスタのゲート電極に駆動電圧を印加したときの当該一の薄膜トランジスタに関する容量回路の静電容量に複数の検査プローブが一度に配置される薄膜トランジスタの数を乗じた値とを比較することにより、当該駆動電圧が同時に印加された各薄膜トランジスタが不良品か否かを判定する。
【００１９】
よって、実際の駆動時に印加される駆動電圧を印加した状態で各薄膜トランジスタが不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に各薄膜トランジスタの良否を検査することができる。
【００２０】
上記の課題を解決するために、請求項３に記載の発明は、前記測定手段は、測定すべき各前記静電容量と予め設定された所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定すると共に、前記判定手段は、各前記駆動電圧を夫々印加した後における前記共振周波数に基づいて、当該駆動電圧が夫々印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする。
【００２１】
請求項３に記載の発明の作用によれば、請求項１又は２に記載の発明の作用に加えて、測定手段は、測定すべき各静電容量と所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定する。
【００２２】
そして、判定手段は、各駆動電圧を夫々印加した後における共振周波数に基づいて、当該駆動電圧が夫々印加された各薄膜トランジスタが不良品か否かを判定する。
【００２３】
よって、より正確且つ迅速に各薄膜トランジスタを検査することができる。
【００２４】
上記の課題を解決するために、請求項４に記載の発明は、請求項１から３のいずれか一項に記載の半導体素子検査装置において、各前記薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、前記判定手段は、各前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うように構成される。
【００２５】
請求項４に記載の発明の作用によれば、各前記薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、前記判定手段は、各前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うことを特徴とする。
【００２６】
請求項１から３のいずれか一項に記載の発明の作用に加えて、各薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、判定手段は、各薄膜トランジスタが不良品か否かの判定を、液晶パネルの製造工程中において行う。
【００２７】
よって、液晶パネルの製造工程上において、当該製造されている液晶パネルの良否を迅速に判定することができる。
【００２８】
上記の課題を解決するために、請求項５に記載の発明は、複数の薄膜トランジスタに対応する位置に、各前記薄膜トランジスタのゲート電極及び半導体層を含んで夫々構成される容量回路の静電容量を検出するための複数の検査プローブを配置する配置工程と、各前記薄膜トランジスタの前記ゲート電極に対して、各前記薄膜トランジスタに対応して予め設定された所定の駆動電圧を同時且つ各前記薄膜トランジスタ毎に夫々印加する印加工程と、各前記容量回路の前記静電容量を前記駆動電圧を印加後に同時に測定する測定工程と、前記測定された各静電容量に基づいて各前記薄膜トランジスタが不良品か否かを判定する判定工程と、を備えることを特徴とする。
【００２９】
請求項５に記載の発明の作用によれば、配置工程において、複数の薄膜トランジスタの駆動時に反転層が夫々形成される当該薄膜トランジスタの半導体層の領域に対応する位置に複数の検査プローブを夫々同時に配置する。
【００３０】
一方、印加工程において、各薄膜トランジスタのゲート電極に対して、各薄膜トランジスタに対応して設定された所定の駆動電圧を同時且つ各薄膜トランジスタ毎に夫々印加する。
【００３１】
これらにより、測定工程において、各容量回路の静電容量を駆動電圧を印加後において同時に測定する。
【００３２】
そして、判定工程において、測定された各静電容量に基づいて各薄膜トランジスタが不良品か否かを判定する。
【００３３】
よって、実際の駆動時に印加される駆動電圧を印加した後において測定された静電容量に基づいて各薄膜トランジスタが不良品か否かを判定するので、実際の駆動時と同じ状態で各薄膜トランジスタの良否を検査することができる。
【００３４】
また、複数の薄膜トランジスタの良否を一度に検査できるので、検査効率が向上する。
【００３５】
上記の課題を解決するために、請求項６に記載の発明は、前記判定工程において、各前記ゲート電極に前記駆動電圧を夫々印加したときの各前記静電容量と、良品である一の前記薄膜トランジスタについて、当該一の薄膜トランジスタの前記ゲート電極に前記駆動電圧を印加したときの当該一の薄膜トランジスタに関する前記容量回路の静電容量に前記複数の検査プローブが一度に配置される前記薄膜トランジスタの数を乗じた値とを比較することにより、当該駆動電圧が同時に印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする。
【００３６】
よって、実際の駆動時に印加される駆動電圧を印加した状態で各薄膜トランジスタが不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に各薄膜トランジスタの良否を検査することができる。
【００３７】
上記の課題を解決するために、請求項７に記載の発明は、前記測定工程において、測定すべき各前記静電容量と予め設定された所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定すると共に、前記判定工程において、各前記駆動電圧を夫々印加した後における前記共振周波数に基づいて、当該駆動電圧が夫々印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする。
【００３８】
請求項７に記載の発明の作用によれば、請求項５又は６に記載の発明の作用に加えて、測定工程において、測定すべき各静電容量と所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定する。
【００３９】
そして、判定工程において、各駆動電圧を夫々印加した後における共振周波数に基づいて、当該駆動電圧が夫々印加された各薄膜トランジスタが不良品か否かを判定する。
【００４０】
よって、より正確且つ迅速に各薄膜トランジスタを検査することができる。
【００４１】
上記の課題を解決するために、請求項８に記載の発明は、各前記薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、前記判定工程において、各前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うことを特徴とする。
【００４２】
請求項８に記載の発明の作用によれば、請求項５から７のいずれか一項に記載の発明の作用に加えて、各薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、判定工程において、各薄膜トランジスタが不良品か否かの判定を、液晶パネルの製造工程中において行う。
【００４３】
よって、液晶パネルの製造工程上において、当該製造されている液晶パネルの良否を迅速に判定することができる。
また、本発明は、前記半導体素子検査方法を用いた液晶パネルの製造方法であって、前記液晶パネルの製造工程中に前記判定工程を含むことを特徴とする。
【００４４】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面を用いて説明する。なお、以下に説明する実施形態は、液晶パネル内の各画素部毎に配置されている薄膜トランジスタ（以下、単にＴＦＴ（Thin Film Transistor）と称する。）の動作状況を、当該液晶パネルの製造工程途中のＴＦＴの形成が終了した段階で複数のＴＦＴについて一度に検査するための検査装置に本発明を適用した場合の実施の形態である。
【００４５】
（Ｉ）原理
始めに、具体的な実施形態を説明する前に、本発明の原理について図1を用いて説明する。
【００４６】
先ず、本発明に係る検査装置がその検査の対象とするＴＦＴの構成について、図１（ａ）を用いて説明する。なお、図１（ａ）は、本発明の検査対象に係るＴＦＴとしての逆スタガ型ＴＦＴの構成を示す断面図である。
【００４７】
図１（ａ）に示すように、本発明の検査対象としての逆スタガ型のＴＦＴ３０は、ガラス等の基板１５上に形成されるものであり、当該ＴＦＴ３０の駆動時に所定の駆動電圧が印加されるゲート電極１６と、当該ゲート電極１６を包含するように形成された窒化シリコン等よりなる絶縁層１４と、ＴＦＴ３０の駆動時においてゲート電極１６に印加された駆動電圧により後述する反転層１７が形成されるアモルファスシリコン（ａ−Ｓｉ）等よりなる半導体層１３と、当該半導体層１３と後述するソース電極１２又はドレイン電極１０とを接続するためにドナーが高濃度にドーピングされているｎ＋層１３’と、ＴＦＴ３０が含まれる液晶パネル内の画素電極に接続されている上記ドレイン電極１０と、当該画素電極に供給すべきデータ信号（当該液晶パネルを用いて表示すべき画像に対応するデータ信号）が外部から印加されるソース電極１２と、により構成されている。
【００４８】
次に、ＴＦＴ３０の駆動時における動作を概説する。
【００４９】
ＴＦＴ３０の駆動時においては、先ず、ソース電極１２に上記データ信号が印加されると共に、ゲート電極１６に上記駆動電圧が印加される。
【００５０】
そして、ゲート電極１６に駆動電圧が印加されると、これにより絶縁層１４内のゲート電極１６の近辺に正孔が誘起される。
【００５１】
次に、当該誘起された正孔の静電力により、半導体層１３内のゲート電極１６の近辺（すなわち、半導体層１３内のソース電極１２とドレイン電極１０との間の領域のゲート電極１６に近い部分）に電子が誘起され、当該誘起された電子により図１（ａ）に示す反転層１７が形成される。
【００５２】
そして、当該反転層１７内にソース電極１２に印加されているデータ信号がドレイン電極１０に到達するためのいわゆるチャネルが形成され、これにより、当該データ信号がドレイン電極１０から上記画素電極に印加され、当該画素電極に対応する領域の液晶が駆動されてデータ信号に対応した画像が表示される。
【００５３】
ここで、上記液晶パネルの製造工程途中であって、ＴＦＴ３０の形成が完了した直後に、図１（ａ）に示すような後述する検査プローブ１８を半導体層１３を挟んでゲート電極１６に対向する位置に配置したとき、当該検査プローブ１８とゲート電極１６との間に形成される静電容量を考えてみると、先ず、ＴＦＴ３０が駆動されていないとき（すなわち、上記反転層１７が半導体層１３内に形成されていないとき）には、当該静電容量としては、図１（ｂ）に示すように、検査プローブ１８の先端と半導体層１３の表面（ＴＦＴ３０が形成された直後においては、ソース電極１２とドレイン電極１０との間は空間とされており、半導体層１３の上面が空気中に露出した状態となっている。）との間の距離ｄxの空間が有する静電容量としてのコンデンサＣxと、ゲート電極１６上に形成されている厚さｄaの半導体層１３が有する静電容量としてのコンデンサＣaと、ゲート電極１６と半導体層１３とに挟まれている絶縁層１４が有する静電容量としてのコンデンサＣnとが直列に接続されたものと等価な静電容量が形成されているとみなすことができる。
【００５４】
これに対して、ＴＦＴ３０の駆動時においては、上述のように半導体層１３内に導電性を有する反転層１７が形成されるため、半導体層１３の有する静電容量としては、図１（ｃ）に示すように、その厚さを元の厚さｄaから反転層１７の厚さ分だけ減少させた厚さｄbの部分が有するコンデンサＣbが形成されたのと等価となる。従って、ＴＦＴ３０が駆動されているときには、検査プローブ１８とゲート電極１６との間には、図１（ｃ）に示すように、上記コンデンサＣxとコンデンサＣnとコンデンサＣbとを直列に接続したものと等価な静電容量が形成されているとみなすことができる。
【００５５】
そこで、本発明では、各ＴＦＴ３０の駆動中において上述した検査プローブ１８とゲート電極１６との間に形成される静電容量を検出することを同時に検査される複数のＴＦＴ３０について同時に行い、その結果と、良品である一のＴＦＴ３０について、当該一のＴＦＴ３０のゲート電極１６に駆動電圧を印加したときの当該一のＴＦＴ３０に関する上記静電容量に、複数の検査プローブ１８が一度に配置されるＴＦＴ３０の数を乗じた値（以下、参照静電容量と称する。）とを比較することにより、当該駆動電圧が同時に印加された各ＴＦＴ３０が不良品か否かを判定することにより、各ＴＦＴ３０を実際の駆動状態と同様な状態にしたとき（すなわち、上記駆動電圧をゲート電極１６に印加したとき）に上記反転層１７が形成されているか否かを複数のＴＦＴ３０について一度に判定する。
【００５６】
より具体的には、各ＴＦＴ３０において当該反転層１７が形成された（すなわち、同時に検査される複数のＴＦＴ３０の駆動後における上述した検査プローブ１８とゲート電極１６との間に形成される静電容量の合計値と上記参照静電容量とが等しい）ときには当該各ＴＦＴ３０には動作不良のＴＦＴは含まれていないと判断し、一方、それらが相互に等しくないときは、駆動電圧を各ゲート電極１６に印加しても上記反転層１７が形成されてらず、従って、当該各ＴＦＴ３０にはその駆動時に反転層１７が形成されない動作不良のＴＦＴが含まれていると判断する。
【００５７】
なお、本発明においては、液晶パネル内のＴＦＴ３０が非常に微少な構造を有していることから、上述した静電容量の変化を検出するに当たって、いわゆる走査型プローブ顕微鏡（一般には、ＡＦＭ／ＳＣａＭ（Atomic Force Microscope（原子間力顕微鏡）／Scanning Capacitance Microscope（容量走査型プローブ顕微鏡））と称されている。）を用いて上記各検査プローブ１８を各ＴＦＴ３０の位置に配置してその静電容量の変化を検出している。
【００５８】
（II）実施形態に係る液晶パネルの構成
次に、本実施形態における検査対象であるＴＦＴ３０が含まれている液晶パネルの一例について、図２を用いてその概要を説明する。なお、図２は、実施形態のＴＦＴ３０を有する液晶パネルにおけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図である。
【００５９】
図２に示すように、液晶パネル２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。このＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５（ソース電極線）と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１（ゲート電極線）と、各データ線３５と画素電極１ｌとの間に夫々介在すると共に当該データ線３５と画素電極１１の間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号を用いて夫々制御する複数の上記ＴＦＴ３０とが形成されている。
【００６０】
また、ＴＦＴアレイ基板１上には、複数のデータ線３５に対して、データ信号に先行して所定電圧レベルのプリチャージ信号を夫々供給するプリチャージ回路２０１と、上記データ信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００６１】
このとき、走査線駆動回路１０４は、外部制御回路から供給される電源電圧及び基準クロック等に基づいて、所定タイミングで走査線３１（ゲート電極線）に走査信号をパルス的に線順次で印加する。
【００６２】
一方、データ線駆動回路１０１は、外部制御回路から供給される電源電圧、基準クロック等に基づき、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、６つの入力信号線ＶＩＤ１〜ＶＩＤ６の夫々について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路駆動信号線３０６を介してサンプリング回路３０１に供給する。
【００６３】
次に、プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えている。そして、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されて、プリャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して外部電源からプリチャージ信号を書き込むために必要な所定電圧の電源が供給されると共に、各データ線３５について、データ信号に先行するタイミングでプリチャージ信号を書き込むように、外部制御回路からプリチャージ回路駆動信号線２０６を介してプリチャージ回路駆動信号が供給される。このとき、プリチャージ回路２０ｌは、好ましくは中間階調レベルの画素データに相当する上記プリチャージ信号を供給する。
【００６４】
更に、サンプリング回路３０１では、ＴＦＴ３０２を各データ線３５毎に備え、入力信号線ＶＩＤ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に接読され、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、入力信号線ＶＩＤ１〜ＶＩＤ６を介して、６相展開された６つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。
【００６５】
また、データ線駆動回路１０１からサンプリング回路駆動信号線３０６を介してサンプリング回路駆動信号が入力されると、６つの入力信号線ＶＩＤ１〜ＶＩＤ６夫々についてサンプリングされた画像信号を、６つの隣接するデータ線３５からなるグループ毎に順次当該データ線３５に印加する。
【００６６】
このとき、プリチャージ回路２０１及びサンプリング回路３０１は、図１中斜線領域で示すように、対向基板に形成された遮光性の周辺見切り５３に対向する位置のＴＦＴアレイ基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層に面しないＴＦＴアレイ基板１の周辺部分上に設けられている。
【００６７】
そして、上述した液晶パネル２００において、画像表示時に、各画素部内のＴＦＴ３０が駆動電圧（上記走査信号として印加される）に対応して正常に動作しないと、夫々の画素電極１１に対してデータ線３５からのデータ信号が印加されずにその画素部では液晶が駆動されない（すなわち、データ信号に対応する画像が表示されない。）こととなるため、当該液晶パネル２００の製造工程において、後述する検査装置Ｓにより夫々のＴＦＴ３０の動作状態が検査されるのである。
【００６８】
（III）実施形態
次に、本発明に係る検査装置の実施形態について、図３乃至図６を用いて説明する。なお、図３は検査装置の全体構成を示すブロック図であり、図４は検査プローブ１８が一度に検査されるＴＦＴ３０の数だけ形成されているプローブ部の構成を示す平面図及び断面図であり、図５は当該検査装置内に検査対象である複数のＴＦＴ３０内の静電容量（図１（ｂ）又は（ｃ）参照）を含んで形成される共振回路を示す回路図であり、図６は検査装置における検査工程を示すフローチャートである。
【００６９】
始めに、実施形態に係る検査装置の構成について、図３乃至図５を用いて説明する。
【００７０】
図３に示すように、実施形態に係る検査装置Ｓは、判定手段としてのＣＰＵ２０と、インターフェース２１と、スキャン回路２２と、サーボ回路２３と、モータ２４と、配置手段としての駆動ステージ２５と、ピエゾスタック２６と、プローブ部Ｐと、試料ステージ２７と、測定手段としての共振部２８と、ロックインアンプ２９と、接続線４０及び４１と、印加手段としてのゲート電圧印加回路４２と、により構成されている。
【００７１】
また、プローブ部Ｐは、図４に示すように、２５個の上記検査プローブ１８と、カンチレバーを介して各検査プローブ１８を規則的に配列して支持し、ピエゾスタック２６に接続するための支持板５０とにより構成されている。
【００７２】
更に、共振部２８内には、図１（ｂ）又は（ｃ）に示すコンデンサＣx、コンデンサＣn及びコンデンサＣb（又はコンデンサＣa）を含んで後述する共振回路を構成するための固有インダクタンスＬｓ及び固有コンデンサＣｓと交流電源Ｄとが含まれている。
【００７３】
ここで、プローブ部Ｐにおいては、図４（ａ）（下側から見た平面図）及び図４（ｂ）（側面図）に示すように、支持板５０の下面に各検査プローブ１８がマトリクス状に配置されており、各検査プローブ１８は、スキャム（ＳＣaＭ）電極５１を介して夫々一行毎に纏められて接続線４１に接続されている。このとき、支持板５０上の各検査プローブ１８の間隔は、液晶パネル上に形成されているＴＦＴ３０の間隔と行方向及び列方向の夫々について一致しており、図４（ｃ）に示すように、各検査プローブ１８を形成された各ＴＦＴ３０に対面するように配置した時には、夫々の検査プローブ１８と対応する各ＴＦＴ３０との関係が、図１に示すような位置関係となる。
【００７４】
次に、各部の概要動作を説明する。
【００７５】
試料ステージ２７は、ＴＦＴ３０が形成された直後で当該ＴＦＴ３０上に液晶パネル２００を構成するための液晶層、画素電極１１等が形成される前の状態（すなわち、ＴＦＴ３０における上記ソース電極１２とドレイン電極１０との間の半導体層１３上に空間がある状態）のＴＦＴアレイ基板１を固定載置する。
【００７６】
このとき、当該ＴＦＴアレイ基板１内の各画素部毎のゲート電極１６には、ＣＰＵ１０からの制御信号Ｓgcに基づくゲート電圧印加回路４２の動作により、ゲート駆動信号Ｓgdとして上記反転層１７を形成させるための駆動電圧が夫々のゲート電極１６毎に印加される。
【００７７】
一方、ピエゾスタック２６及び駆動ステージ２５は、各検査プローブ１８を含むプローブ部Ｐを支持し、モータ２４からの駆動信号Ｓdに基づいて、プローブ部Ｐを検査対象となる２５個のＴＦＴ３０上の検査位置（図１参照）に配置する。
【００７８】
このとき、インターフェース２１は、ＣＰＵ２０からの制御信号Ｓcに対してインターフェース処理を施し、スキャン回路２２に出力する。
【００７９】
そして、スキャン回路２２は、複数個形成されているＴＦＴ３０のうち、検査対象となるＴＦＴ３０を決定し、その位置にプローブ部Ｐを移動させるべくスキャン信号Ｓcaをサーボ回路２３に出力する。
【００８０】
次に、サーボ回路２３は、入力されたスキャン信号Ｓcaに基づいて、検査対象となるＴＦＴ３０の位置に正確にプローブ部Ｐ（検査プローブ１８）を位置させるべくモータ２４を駆動して上記駆動信号Ｓdを出力させるためのサーボ信号Ｓsvを生成して当該モータ２４に出力する。
【００８１】
これと並行して、各検査プローブ１８とスキャム電極５１及び接続線４１を介して接続されている共振部２８では、接続線４０を介して夫々接続されている検査対象となる２５個のＴＦＴ３０の各ゲート電極１６と、各検査プローブ１８と、当該共振部２８内の上記固有コンデンサＣs、固有インダクタンスＬs及び交流電源Ｄとにより、当該ゲート電極１６に駆動電圧を印加した後で夫々に共振回路が構成される。そして、当該駆動電圧を印加する前後で当該共振回路の共振周波数が検出され、検出された共振周波数に対応する周波数信号Ｓfが出力される。ここで、上記共振周波数の具体的な検出方法としては、例えば、上記構成された共振回路における並列共振が開始された後、その共振周波数をいわゆるＱメータを用いた図示しない周波数検出回路により検出し、当該検出した共振周波数に対応する上記周波数信号Ｓｆを出力するように構成することができる。
【００８２】
ここで、駆動電圧をゲート電極１６に印加する前後に構成される共振回路について、図５を用いて説明する。なお、図５において、図５（ａ）は駆動電圧が印加される前に複数のＴＦＴ３０について構成される共振回路を示し、図５（ｂ）は駆動電圧が印加されて各ＴＦＴ３０の半導体層１３内に反転層１７が形成されたときに当該各ＴＦＴ３０について構成される共振回路を示している。また、図５（ａ）又は図５（ｂ）において、一のＴＦＴ３０内に構成される直列容量回路の下部に示す括弧付き番号は、各ＴＦＴ３０の番号を示している。
【００８３】
図５（ａ）に示すように、ゲート電極１６に駆動電圧を印加する前には、上記反転層１７が形成されていないので、各ＴＦＴ３０において検査プローブ１８とゲート電極１６との間に形成される静電容量は、上述のように、コンデンサＣx、コンデンサＣa及びコンデンサＣnを直列に接続したものと等価となっている（図１（ｂ）参照）。そして、このコンデンサＣx、コンデンサＣa及びコンデンサＣnの直列接続は、検査対象となった２５個のＴＦＴ３０の夫々について形成されている。そこで、各ＴＦＴ３０におけるコンデンサＣx、コンデンサＣa及びコンデンサＣnの直列接続と夫々並列に、交流電源Ｄと固有インダクタンスＬs及び固有コンデンサＣsを直列接続したものを接続すると、図５（ａ）に示すような共振回路が全体として形成される。
【００８４】
一方、ゲート電極１６に駆動電圧を印加した後には、半導体層１３内に反転層１７が形成されるので、各ＴＦＴ３０において検査プローブ１８とゲート電極１６とに間に形成される静電容量は、上述のように、コンデンサＣx、コンデンサＣb及びコンデンサＣnを直列に接続したものと等価となっている（図１（ｃ）参照）。そして、このコンデンサＣx、コンデンサＣb及びコンデンサＣnの直列接続は、上記駆動電圧を印加しない時と同様に、検査対象となった２５個のＴＦＴ３０の夫々について形成されている。そこで、このコンデンサＣx、コンデンサＣb及びコンデンサＣnの直列接続と夫々並列に、交流電圧Ｄと固有インダクタンスＬs及び固有コンデンサＣsを直列接続したものを接続すると、図５（ｂ）に示すような共振回路が形成される。
【００８５】
ここで、図５（ａ）に示す共振回路の共振周波数をＦ25offとし、図５（ｂ）に示す共振回路の共振周波数をＦ25onとしたとき、夫々の共振周波数Ｆ25on及び共振周波数をＦ25offを算出する方法について具体的に説明する。
【００８６】
先ず、検査プローブ１８が配置された一のＴＦＴ３０のみに注目すると、共振部２８内の交流電圧Ｄと固有インダクタンスＬs及び固有コンデンサＣsと、当該一のＴＦＴ３０におけるコンデンサＣx、コンデンサＣb及びコンデンサＣnの直列接続とを並列に接続した容量回路において、駆動電圧を印加する前の共振周波数Ｆaと駆動電圧を印加した後の共振周波数Ｆbとは、夫々以下の式（１）及び（２）で示される。
【００８７】
【数１】
【００８８】
ここで、εは空気中の誘電率であり、Ｓは反転層１７の基板１５に平行な面の面積である。また、ｄaは半導体層１３全体の厚さであり（図１（ｂ）参照）、ｄbは駆動電圧の印加時に反転層１７が形成される部分以外の半導体１３の厚さである（図１（ｃ）参照）。
【００８９】
次に、一度に検査プローブ１８が配置される２５個のＴＦＴ３０全体について同様に考えると、各検査プローブ１８と対応する各ＴＦＴ３０とを夫々含む容量回路内の静電容量を全て加算したものが一度に検出される全体の静電容量となるから、共振部２８内の交流電圧Ｄと固有インダクタンスＬs及び固有コンデンサＣsとの間で形成される並列共振回路（図５参照）全体の共振周波数Ｆ25on及びＦ25offは以下の式（３）及び（４）で示される。
【００９０】
Ｆ25on＝２５×Ｆb …（３）
Ｆ25off＝２５×Ｆa …（４）
従って、本実施形態では、検査対象のＴＦＴ３０の各ゲート電極１６に駆動電圧を印加する前は、交流電源Ｄにより共振回路に交流電流を印加すると、共振周波数Ｆ25offに対応する値の周波数信号Ｓfが共振部２８から出力され、一方、各ゲート電極１６に駆動電圧を印加した後は、上記交流電流を印加すると共振周波数Ｆ25onに対応する値の周波数信号Ｓfが共振部２８から出力されることとなる。
【００９１】
そこで、駆動電圧を印加後の周波数信号Ｓfを検出し、それにより示される共振周波数Ｆ２５onが予め別途計測されていた良品であるＴＦＴ３０一個についての上記共振周波数Ｆbの２５倍となっていれば、駆動電圧を印加したことにより２５個全てのＴＦＴ３０において上記反転層１７が形成され、従って、その時の検査対象であるＴＦＴ３０内は正常に動作するＴＦＴであると判定できる。また、駆動電圧を印加後に測定した周波数信号Ｓfにより示される共振周波数Ｆ25onが上記共振周波数Ｆbの２５倍となっていなければ、駆動電圧を印加しても各ＴＦＴ３０に反転層１７が形成されていないこととなり、従って、その時の検査対象であるＴＦＴ３０内には正常に動作しない不良なＴＦＴ３０が含まれていると判定できる。
【００９２】
このため、ロックインアンプ２９は、上記周波数信号Ｓfを所定の増幅率で増幅し、増幅周波数信号ＳafとしてＣＰＵ２０に出力し、これにより、ＣＰＵ２０は駆動電圧を印加後の増幅周波数信号Ｓafで示される共振周波数Ｆ25onと上記共振周波数Ｆbの２５倍の値とを比較することにより、検査対象となっている２５個の各ＴＦＴ３０の動作状態の良否を判定し、その結果を表示信号Ｓdpとしてディスプレイ４３に出力し、当該ディスプレイ４３がその結果を所定の形式で表示する。
【００９３】
次に、上述の構成及び動作を有する検査装置Ｓを用いた本実施形態に係る検査動作について、図６に示すフローチャートを用いて説明する
図６に示すように、実施形態の検査動作においては、始めに、ＴＦＴアレイ基板１上に形成されているＴＦＴ３０の番号を示すパラメータＮを初期化する（ステップＳ１）。
【００９４】
次に、検査装置ＳにおけるＡＦＭとしての機能を用いて、検査プローブ１８を支持する図示しないカンチレバーにより原始間力による変位を測定し、各検査プローブ１８の先端と半導体層１３の表面との距離ｄxを測定する（ステップＳ２）。
【００９５】
次に、検査対象となっている２５個のＴＦＴ３０の各ゲート電極１６にゲート電圧印加回路４２により駆動電圧を夫々印加し（ステップＳ３）、パラメータＮを２５だけインクリメントして（ステップＳ４）、そのままの状態で図５（ｂ）に示す共振回路（図５（ｂ）は正常に反転層１７が形成された場合の共振回路であり、これに対して正常に反転層１７が形成されないと、図５（ａ）に示す共振回路が依然として並列共振することとなる。）を並列共振させ、その時の共振周波数Ｆmeasを検出する（ステップＳ５）。
【００９６】
そして、ＣＰＵ２０において、図示しないメモリに記憶しておいた上記共振周波数Ｆｂ（図６に示す処理の前に予め一個の良品であるＴＦＴ３０について計測しておいたもの。）を２５倍した値（共振周波数Ｆ２５on）と上記共振周波数Ｆmeas（ステップＳ５参照）とを比較する（ステップＳ６）。
【００９７】
そして、共振周波数Ｆ２５onと共振周波数Ｆmeasとが等しくないときは（ステップＳ６；ＮＯ）、各ゲート電極１６に駆動電圧が印加されたにも拘わらずいずれかのＴＦＴ３０において反転層１７が形成されずに共振周波数が変化しなかったものとして、そのときに検査対象となっていたＴＦＴ３０の中に不良品が含まれており、従って現在検査中のＴＦＴアレイ基板１は不良品である旨の表示をして（ステップＳ９）処理を終了する。
【００９８】
一方、ステップＳ６の判定において、共振周波数Ｆ２５onと共振周波数Ｆmeasとが等しいときは（ステップＳ６；ＹＥＳ）、次に、現在のパラメータＮの値がＴＦＴ３０の最大番号である番号Ｋと等しいか否かを判定し（ステップＳ７）、等しくないときは（ステップＳ７；ＮＯ）、現在駆動電圧が印加されていた各ＴＦＴ３０は正常に反転層１７が形成されたことにより共振周波数が変化したとして、当該各ＴＦＴ３０を正常に動作するＴＦＴと判定し、次の一群に相当する２５個のＴＦＴ３０を検査すべく、スキャン回路２２及びサーボ回路２３によりモータ２４を駆動して検査プローブ１８を当該次の一群に相当する各ＴＦＴ３０の位置に移動させ（ステップＳ１０）、上記ステップＳ４に移行して上述した動作を繰り返す。
【００９９】
一方、ステップＳ７の判定において、パラメータＮの値がＴＦＴ３０の最大番号と等しいときは（ステップＳ７；ＹＥＳ）、全てのＴＦＴ３０に対する検査が終了し且つ動作不良のＴＦＴ３０が発見されなかったとして、現在検査中のＴＦＴアレイ基板１は良品である旨の表示をして（ステップＳ８）処理を終了する。
【０１００】
以上説明したように、実施形態の検査装置Ｓの動作によれば、実際の駆動時に印加される駆動電圧を印加した状態でＴＦＴ３０が不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に当該ＴＦＴ３０の良否を検査することができる。
【０１０１】
また、２５個のＴＦＴ３０の良否を一度に検査できるので、検査効率が著しく向上する。
【０１０２】
更に、各検査プローブ１８と各ゲート電極１８との間の静電容量と共振部２８内の固有インダクタンスＬs及び固有コンデンサＣsとにより構成される閉回路の共振周波数を測定することにより当該静電容量を測定すると共に、駆動電圧を印加する前後における共振周波数の変化に基づいて、当該駆動電圧が印加されたＴＦＴ３０が不良品か否かを判定するので、より正確且つ迅速に各ＴＦＴ３０を検査することができる。
【０１０３】
更に、液晶パネル２００の製造工程上において、当該製造されている液晶パネル２００の良否を判定することができる。
【０１０４】
なお、上記ステップＳ８又はＳ９を終了した後には、不良品と判定された液晶パネル２００をその製造工程からはずす等の処理が行われることとなる。
【０１０５】
（IV）変形形態
次に、本発明の変形形態について説明する。
【０１０６】
上述した実施形態においては、検査対象となるＴＦＴ３０として、逆スタガ型のＴＦＴを用いた場合について説明したが、これ以外に、図７に示すような正スタガ型のＴＦＴに対しても本発明を適用することができる。
【０１０７】
この場合には、図７（ａ）に示すようなＴＦＴ３０’において、反転層１７は、絶縁層１４の直下の半導体層１３の部分に形成される。そして、図３における接続線４０は半導体層１３に接続されることとなる。
【０１０８】
更に、図７（ａ）に示すように検査プローブ１８を配置したときには、当該検査プローブ１８と半導体層１３との間に図７（ｂ）に示すような静電容量が形成され、このうち、半導体層１３内に等価的に形成されるコンデンサＣaの静電容量が、駆動電圧印加後の反転層１７が形成された後には、当該反転層１７の厚さだけ減じた厚さを有する半導体層１３の静電容量（図１（ｃ）に示すコンデンサＣbの静電容量）に変化し、この静電容量の変化が検出されて反転層１７の有無、すなわち、ＴＦＴ３０’の動作状態の良否が検査されることとなる。
【０１０９】
上述した変形形態の場合でも、上記実施形態と同様な効果を奏することができる。
【０１１０】
なお、上述の実施形態及び変形形態におけるステップＳ７の判定においては、共振周波数Ｆ２５onと共振周波数Ｆmeasとが一致しないときに各ＴＦＴ３０が不良品であると判定しているが、これ以外に、共振回路を構成する各コンデンサの容量値又はインダクタンスのインダクタンス値のばらつきを考慮して、当該共振周波数Ｆ２５onと共振周波数Ｆmeasとの差が予め設定された一定値以下であるときに各ＴＦＴ３０が不良品であると判定してもよい。
【０１１１】
更に、上述の実施形態においては、共振周波数Ｆ２５onと共振周波数Ｆmeas一致したか否かのみを判定して検査したが、これ以外に、共振周波数Ｆ２５onと共振周波数Ｆmeasとが一致しない時、その差がどの程度あるかを検出することにより、一度に検査するＴＦＴ３０のうち、いくつのＴＦＴ３０が不良品であるかを判定することもできる。これは、一群のＴＦＴ３０を含む静電容量の和が単純な代数和であることによるものである。
【０１１２】
更に、上述の実施形態及び変形形態では、液晶パネル２００の画素部に形成されているＴＦＴを検査する場合について説明したが、これ以外に、本発明は、当該画素以外の、例えば上述したプリチャージ回路２０１、走査線駆動回路１０４、データ線駆動回路１０１又はサンプリング回路３０６内に形成されているＴＦＴを液晶パネル２００の製造工程途中において検査する場合に適用することも可能である。
【０１１３】
更にまた、本発明は、液晶パネル２００内のＴＦＴ以外でも、一般に薄膜技術を用いて形成されるＴＦＴをその製造工程直後に検査する場合に広く適用することができる。
【０１１４】
【発明の効果】
以上説明したように、本発明によれば、実際の駆動時と同じ状態で各薄膜トランジスタを駆動しつつその良否を、複数個の薄膜トランジスタについて同時に検査できるので、実際の駆動時と同じ状態で迅速且つ正確に各薄膜トランジスタの良否を検査することができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する図であり、（ａ）は検査対象のＴＦＴを示す断面図であり、（ｂ）は駆動電圧印加前に形成される静電容量の構成を示す図であり、（ｃ）は駆動電圧印加後に形成される静電容量の構成を示す図である。
【図２】検査対象のＴＦＴを含むＴＦＴアレイ基板の概要構成を示すブロック図である。
【図３】検査装置の概要構成を示すブロック図である。
【図４】プローブ部の構成を示す図であり、（ａ）は下面平面図であり、（ｂ）は側面図であり、（ｃ）は検査すべきＴＦＴと検査プローブの位置関係を示す側面図である。
【図５】検査時に形成される共振回路の構成を示す回路図であり、（ａ）は駆動電圧印加前に形成される共振回路を示す回路図であり、（ｂ）は駆動電圧印加後に形成される共振回路を示す回路図である。
【図６】本発明に係る検査工程を示すフローチャートである。
【図７】正スタガ型ＴＦＴの構成を示す断面図等であり（ａ）は正スタガ型ＴＦＴの構成を示す断面図であり、（ｂ）は駆動電圧印加前後に形成される静電容量の構成を示す図である。
【符号の説明】
１…ＴＦＴアレイ基板
１０…ドレイン電極
１２…ソース電極
１３…半導体層
１３’…ｎ＋層
１４…絶縁層
１５…基板
１６…ゲート電極
１７…反転層
１８…検査プローブ
２０…ＣＰＵ
２１…インターフェース
２２…スキャン回路
２３…サーボ回路
２４…モータ
２５…駆動ステージ
２６…ピエゾスタック
２７…試料ステージ
２８…共振部
２９…ロックインアンプ
３０、３０’、２０２、３０２…ＴＦＴ
３１…走査線
３５…データ線
４０、４１…接続線
４２…ゲート電圧印加回路
４３…ディスプレイ
５０…支持板
５１…スキャム電極
５３…周辺見切り
１０１…データ線駆動回路
１０４…走査線駆動回路
２００…液晶パネル
２０１…プリチャージ回路
２０４…プリチャージ回路信号線
２０６…プリチャージ回路駆動信号線
３０１…サンプリング回路
３０６…サンプリング回路駆動信号線
Ｄ…交流電源
Ｃx、Ｃa、Ｃb、Ｃn…コンデンサ
Ｌs…固有インダクタンス
Ｃs…固有コンデンサ
Ｓc、Ｓgc…制御信号
Ｓdp…表示信号
Ｓca…スキャン信号
Ｓsv…サーボ信号
Ｓd…駆動信号
Ｓgd…ゲート駆動信号
Ｓf…周波数信号
Ｓaf…増幅周波数信号
【発明の属する技術分野】
本発明は、液晶パネル等の駆動用に用いられる薄膜トランジスタが不良品か否かを検査する半導体素子検査装置の技術分野に属する。
【０００２】
【従来の技術】
近年、表示装置としての液晶パネルにおいて、当該液晶パネルに含まれる各画素部内に薄膜トランジスタを夫々含み、当該薄膜トランジスタをスイッチング素子として活用することにより画素電極を介して液晶層に駆動電圧を加えて当該液晶パネルを駆動するタイプの液晶パネルが一般化しつつある。
【０００３】
ここで、上述した液晶パネルの製造工程においては、薄膜加工技術等を用いて製造された夫々の薄膜トランジスタが正常に動作するか否かを検査する必要があるが、従来では、当該検査は、例えば、製造者が拡大鏡等を用いて目視により出来上がった薄膜トランジスタの形状を見て不良品か否かを判定するか、又は、いわゆるサーキットテスタを用いて一つずつ不良品か否かを判定していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、微細加工技術が進歩した今日では、上記液晶パネルの小型化が顕著であり、これに伴って画素部内の薄膜トランジスタも小型化する傾向が強い。
【０００５】
また、薄膜トランジスタ自体のスイッチング特性は、実際に駆動電圧を印加した状態で確認することが望ましいが、上述した目視による判定では、上記小型化の傾向とあいまって、形状自体を確実に判定することが困難であると共に実際の動作時と同様な駆動電圧を印加した状態での良否の判定ができないという問題点があった。
【０００６】
更に、上記サーキットテスタを用いた判定でも、当該判定時に上記駆動電圧を印加して判定するわけではないので、実際の動作状態の良否を判定することができないという問題点があった。
【０００７】
一方、例えば、上記液晶パネルが出来上がった後で実際の駆動電圧を印加して各薄膜トランジスタの動作状態の良否を検査することも可能であるが、この場合に、もし、動作不良の薄膜トランジスタが発見された場合には、当該液晶パネルは不良品となるのであり、このときには、当該不良品となった液晶パネルについては、薄膜トランジスタを形成した以降の製造工程全てが無駄となり、著しく不効率となるという問題点もあった。
【０００８】
更にまた、従来の目視又はサーキットテスタを用いた検査方法では、薄膜トランジスタをほぼ一つづつ検査することしかできず、上記液晶パネルのように数万個以上の薄膜トランジスタを含む表示装置では、それに含まれている薄膜トランジスタを全て検査するために膨大な時間と労力が必要となるという問題点もある。
【０００９】
そこで、本発明は、上記各問題点に鑑みて為されたもので、その課題は、製造工程途中において、実際の駆動時と同様な状態で薄膜トランジスタの動作の良否を迅速且つ確実に検査することが可能な半導体素子検査装置及び半導体素子検査方法を提供することにある。
【００１０】
上記の課題を解決するために、請求項１に記載の発明は、複数の薄膜トランジスタに対応する位置に、各前記薄膜トランジスタのゲート電極及び半導体層を含んで夫々構成される容量回路の静電容量を検出するための複数の検査プローブを配置する配置手段と、各前記薄膜トランジスタの前記ゲート電極に対して、予め設定された所定の駆動電圧を同時且つ各前記薄膜トランジスタ毎に夫々印加する印加手段と、各前記容量回路の前記静電容量を前記駆動電圧を印加後に測定する測定手段と、前記測定された各静電容量に基づいて各前記薄膜トランジスタが不良品か否かを判定する判定手段と、を備えることを特徴とする。
【００１１】
請求項１に記載の発明の作用によれば、配置手段は、複数の薄膜トランジスタの駆動時に反転層が夫々形成される当該薄膜トランジスタの半導体層の領域に対応する位置に複数の検査プローブを夫々同時に配置する。
【００１２】
一方、印加手段は、各薄膜トランジスタのゲート電極に対して、各薄膜トランジスタに対応して設定された所定の駆動電圧を同時且つ各薄膜トランジスタ毎に夫々印加する。
【００１３】
これらにより、測定手段は、各容量回路の静電容量を駆動電圧を印加後において同時に測定する。
【００１４】
そして、判定手段は、測定された各静電容量に基づいて各薄膜トランジスタが不良品か否かを判定する。
【００１５】
よって、実際の駆動時に印加される駆動電圧を印加した後において測定された静電容量に基づいて各薄膜トランジスタが不良品か否かを判定するので、実際の駆動時と同じ状態で各薄膜トランジスタの良否を検査することができる。
【００１６】
また、複数の薄膜トランジスタの良否を一度に検査できるので、検査効率が向上する。
【００１７】
上記の課題を解決するために、請求項２に記載の発明は、前記判定手段は、各前記ゲート電極に前記駆動電圧を夫々印加したときの各前記静電容量と、良品である一の前記薄膜トランジスタについて、当該一の薄膜トランジスタの前記ゲート電極に前記駆動電圧を印加したときの当該一の薄膜トランジスタに関する前記容量回路の静電容量に前記複数の検査プローブが一度に配置される前記薄膜トランジスタの数を乗じた値とを比較することにより、当該駆動電圧が同時に印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする。
【００１８】
請求項２に記載の発明の作用によれば、請求項１に記載の発明の作用に加えて、判定手段は、各ゲート電極に駆動電圧を夫々印加したときの各静電容量と、良品である一の薄膜トランジスタについて、当該一の薄膜トランジスタのゲート電極に駆動電圧を印加したときの当該一の薄膜トランジスタに関する容量回路の静電容量に複数の検査プローブが一度に配置される薄膜トランジスタの数を乗じた値とを比較することにより、当該駆動電圧が同時に印加された各薄膜トランジスタが不良品か否かを判定する。
【００１９】
よって、実際の駆動時に印加される駆動電圧を印加した状態で各薄膜トランジスタが不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に各薄膜トランジスタの良否を検査することができる。
【００２０】
上記の課題を解決するために、請求項３に記載の発明は、前記測定手段は、測定すべき各前記静電容量と予め設定された所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定すると共に、前記判定手段は、各前記駆動電圧を夫々印加した後における前記共振周波数に基づいて、当該駆動電圧が夫々印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする。
【００２１】
請求項３に記載の発明の作用によれば、請求項１又は２に記載の発明の作用に加えて、測定手段は、測定すべき各静電容量と所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定する。
【００２２】
そして、判定手段は、各駆動電圧を夫々印加した後における共振周波数に基づいて、当該駆動電圧が夫々印加された各薄膜トランジスタが不良品か否かを判定する。
【００２３】
よって、より正確且つ迅速に各薄膜トランジスタを検査することができる。
【００２４】
上記の課題を解決するために、請求項４に記載の発明は、請求項１から３のいずれか一項に記載の半導体素子検査装置において、各前記薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、前記判定手段は、各前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うように構成される。
【００２５】
請求項４に記載の発明の作用によれば、各前記薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、前記判定手段は、各前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うことを特徴とする。
【００２６】
請求項１から３のいずれか一項に記載の発明の作用に加えて、各薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、判定手段は、各薄膜トランジスタが不良品か否かの判定を、液晶パネルの製造工程中において行う。
【００２７】
よって、液晶パネルの製造工程上において、当該製造されている液晶パネルの良否を迅速に判定することができる。
【００２８】
上記の課題を解決するために、請求項５に記載の発明は、複数の薄膜トランジスタに対応する位置に、各前記薄膜トランジスタのゲート電極及び半導体層を含んで夫々構成される容量回路の静電容量を検出するための複数の検査プローブを配置する配置工程と、各前記薄膜トランジスタの前記ゲート電極に対して、各前記薄膜トランジスタに対応して予め設定された所定の駆動電圧を同時且つ各前記薄膜トランジスタ毎に夫々印加する印加工程と、各前記容量回路の前記静電容量を前記駆動電圧を印加後に同時に測定する測定工程と、前記測定された各静電容量に基づいて各前記薄膜トランジスタが不良品か否かを判定する判定工程と、を備えることを特徴とする。
【００２９】
請求項５に記載の発明の作用によれば、配置工程において、複数の薄膜トランジスタの駆動時に反転層が夫々形成される当該薄膜トランジスタの半導体層の領域に対応する位置に複数の検査プローブを夫々同時に配置する。
【００３０】
一方、印加工程において、各薄膜トランジスタのゲート電極に対して、各薄膜トランジスタに対応して設定された所定の駆動電圧を同時且つ各薄膜トランジスタ毎に夫々印加する。
【００３１】
これらにより、測定工程において、各容量回路の静電容量を駆動電圧を印加後において同時に測定する。
【００３２】
そして、判定工程において、測定された各静電容量に基づいて各薄膜トランジスタが不良品か否かを判定する。
【００３３】
よって、実際の駆動時に印加される駆動電圧を印加した後において測定された静電容量に基づいて各薄膜トランジスタが不良品か否かを判定するので、実際の駆動時と同じ状態で各薄膜トランジスタの良否を検査することができる。
【００３４】
また、複数の薄膜トランジスタの良否を一度に検査できるので、検査効率が向上する。
【００３５】
上記の課題を解決するために、請求項６に記載の発明は、前記判定工程において、各前記ゲート電極に前記駆動電圧を夫々印加したときの各前記静電容量と、良品である一の前記薄膜トランジスタについて、当該一の薄膜トランジスタの前記ゲート電極に前記駆動電圧を印加したときの当該一の薄膜トランジスタに関する前記容量回路の静電容量に前記複数の検査プローブが一度に配置される前記薄膜トランジスタの数を乗じた値とを比較することにより、当該駆動電圧が同時に印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする。
【００３６】
よって、実際の駆動時に印加される駆動電圧を印加した状態で各薄膜トランジスタが不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に各薄膜トランジスタの良否を検査することができる。
【００３７】
上記の課題を解決するために、請求項７に記載の発明は、前記測定工程において、測定すべき各前記静電容量と予め設定された所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定すると共に、前記判定工程において、各前記駆動電圧を夫々印加した後における前記共振周波数に基づいて、当該駆動電圧が夫々印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする。
【００３８】
請求項７に記載の発明の作用によれば、請求項５又は６に記載の発明の作用に加えて、測定工程において、測定すべき各静電容量と所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定する。
【００３９】
そして、判定工程において、各駆動電圧を夫々印加した後における共振周波数に基づいて、当該駆動電圧が夫々印加された各薄膜トランジスタが不良品か否かを判定する。
【００４０】
よって、より正確且つ迅速に各薄膜トランジスタを検査することができる。
【００４１】
上記の課題を解決するために、請求項８に記載の発明は、各前記薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、前記判定工程において、各前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うことを特徴とする。
【００４２】
請求項８に記載の発明の作用によれば、請求項５から７のいずれか一項に記載の発明の作用に加えて、各薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、判定工程において、各薄膜トランジスタが不良品か否かの判定を、液晶パネルの製造工程中において行う。
【００４３】
よって、液晶パネルの製造工程上において、当該製造されている液晶パネルの良否を迅速に判定することができる。
また、本発明は、前記半導体素子検査方法を用いた液晶パネルの製造方法であって、前記液晶パネルの製造工程中に前記判定工程を含むことを特徴とする。
【００４４】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面を用いて説明する。なお、以下に説明する実施形態は、液晶パネル内の各画素部毎に配置されている薄膜トランジスタ（以下、単にＴＦＴ（Thin Film Transistor）と称する。）の動作状況を、当該液晶パネルの製造工程途中のＴＦＴの形成が終了した段階で複数のＴＦＴについて一度に検査するための検査装置に本発明を適用した場合の実施の形態である。
【００４５】
（Ｉ）原理
始めに、具体的な実施形態を説明する前に、本発明の原理について図1を用いて説明する。
【００４６】
先ず、本発明に係る検査装置がその検査の対象とするＴＦＴの構成について、図１（ａ）を用いて説明する。なお、図１（ａ）は、本発明の検査対象に係るＴＦＴとしての逆スタガ型ＴＦＴの構成を示す断面図である。
【００４７】
図１（ａ）に示すように、本発明の検査対象としての逆スタガ型のＴＦＴ３０は、ガラス等の基板１５上に形成されるものであり、当該ＴＦＴ３０の駆動時に所定の駆動電圧が印加されるゲート電極１６と、当該ゲート電極１６を包含するように形成された窒化シリコン等よりなる絶縁層１４と、ＴＦＴ３０の駆動時においてゲート電極１６に印加された駆動電圧により後述する反転層１７が形成されるアモルファスシリコン（ａ−Ｓｉ）等よりなる半導体層１３と、当該半導体層１３と後述するソース電極１２又はドレイン電極１０とを接続するためにドナーが高濃度にドーピングされているｎ＋層１３’と、ＴＦＴ３０が含まれる液晶パネル内の画素電極に接続されている上記ドレイン電極１０と、当該画素電極に供給すべきデータ信号（当該液晶パネルを用いて表示すべき画像に対応するデータ信号）が外部から印加されるソース電極１２と、により構成されている。
【００４８】
次に、ＴＦＴ３０の駆動時における動作を概説する。
【００４９】
ＴＦＴ３０の駆動時においては、先ず、ソース電極１２に上記データ信号が印加されると共に、ゲート電極１６に上記駆動電圧が印加される。
【００５０】
そして、ゲート電極１６に駆動電圧が印加されると、これにより絶縁層１４内のゲート電極１６の近辺に正孔が誘起される。
【００５１】
次に、当該誘起された正孔の静電力により、半導体層１３内のゲート電極１６の近辺（すなわち、半導体層１３内のソース電極１２とドレイン電極１０との間の領域のゲート電極１６に近い部分）に電子が誘起され、当該誘起された電子により図１（ａ）に示す反転層１７が形成される。
【００５２】
そして、当該反転層１７内にソース電極１２に印加されているデータ信号がドレイン電極１０に到達するためのいわゆるチャネルが形成され、これにより、当該データ信号がドレイン電極１０から上記画素電極に印加され、当該画素電極に対応する領域の液晶が駆動されてデータ信号に対応した画像が表示される。
【００５３】
ここで、上記液晶パネルの製造工程途中であって、ＴＦＴ３０の形成が完了した直後に、図１（ａ）に示すような後述する検査プローブ１８を半導体層１３を挟んでゲート電極１６に対向する位置に配置したとき、当該検査プローブ１８とゲート電極１６との間に形成される静電容量を考えてみると、先ず、ＴＦＴ３０が駆動されていないとき（すなわち、上記反転層１７が半導体層１３内に形成されていないとき）には、当該静電容量としては、図１（ｂ）に示すように、検査プローブ１８の先端と半導体層１３の表面（ＴＦＴ３０が形成された直後においては、ソース電極１２とドレイン電極１０との間は空間とされており、半導体層１３の上面が空気中に露出した状態となっている。）との間の距離ｄxの空間が有する静電容量としてのコンデンサＣxと、ゲート電極１６上に形成されている厚さｄaの半導体層１３が有する静電容量としてのコンデンサＣaと、ゲート電極１６と半導体層１３とに挟まれている絶縁層１４が有する静電容量としてのコンデンサＣnとが直列に接続されたものと等価な静電容量が形成されているとみなすことができる。
【００５４】
これに対して、ＴＦＴ３０の駆動時においては、上述のように半導体層１３内に導電性を有する反転層１７が形成されるため、半導体層１３の有する静電容量としては、図１（ｃ）に示すように、その厚さを元の厚さｄaから反転層１７の厚さ分だけ減少させた厚さｄbの部分が有するコンデンサＣbが形成されたのと等価となる。従って、ＴＦＴ３０が駆動されているときには、検査プローブ１８とゲート電極１６との間には、図１（ｃ）に示すように、上記コンデンサＣxとコンデンサＣnとコンデンサＣbとを直列に接続したものと等価な静電容量が形成されているとみなすことができる。
【００５５】
そこで、本発明では、各ＴＦＴ３０の駆動中において上述した検査プローブ１８とゲート電極１６との間に形成される静電容量を検出することを同時に検査される複数のＴＦＴ３０について同時に行い、その結果と、良品である一のＴＦＴ３０について、当該一のＴＦＴ３０のゲート電極１６に駆動電圧を印加したときの当該一のＴＦＴ３０に関する上記静電容量に、複数の検査プローブ１８が一度に配置されるＴＦＴ３０の数を乗じた値（以下、参照静電容量と称する。）とを比較することにより、当該駆動電圧が同時に印加された各ＴＦＴ３０が不良品か否かを判定することにより、各ＴＦＴ３０を実際の駆動状態と同様な状態にしたとき（すなわち、上記駆動電圧をゲート電極１６に印加したとき）に上記反転層１７が形成されているか否かを複数のＴＦＴ３０について一度に判定する。
【００５６】
より具体的には、各ＴＦＴ３０において当該反転層１７が形成された（すなわち、同時に検査される複数のＴＦＴ３０の駆動後における上述した検査プローブ１８とゲート電極１６との間に形成される静電容量の合計値と上記参照静電容量とが等しい）ときには当該各ＴＦＴ３０には動作不良のＴＦＴは含まれていないと判断し、一方、それらが相互に等しくないときは、駆動電圧を各ゲート電極１６に印加しても上記反転層１７が形成されてらず、従って、当該各ＴＦＴ３０にはその駆動時に反転層１７が形成されない動作不良のＴＦＴが含まれていると判断する。
【００５７】
なお、本発明においては、液晶パネル内のＴＦＴ３０が非常に微少な構造を有していることから、上述した静電容量の変化を検出するに当たって、いわゆる走査型プローブ顕微鏡（一般には、ＡＦＭ／ＳＣａＭ（Atomic Force Microscope（原子間力顕微鏡）／Scanning Capacitance Microscope（容量走査型プローブ顕微鏡））と称されている。）を用いて上記各検査プローブ１８を各ＴＦＴ３０の位置に配置してその静電容量の変化を検出している。
【００５８】
（II）実施形態に係る液晶パネルの構成
次に、本実施形態における検査対象であるＴＦＴ３０が含まれている液晶パネルの一例について、図２を用いてその概要を説明する。なお、図２は、実施形態のＴＦＴ３０を有する液晶パネルにおけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図である。
【００５９】
図２に示すように、液晶パネル２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。このＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５（ソース電極線）と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１（ゲート電極線）と、各データ線３５と画素電極１ｌとの間に夫々介在すると共に当該データ線３５と画素電極１１の間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号を用いて夫々制御する複数の上記ＴＦＴ３０とが形成されている。
【００６０】
また、ＴＦＴアレイ基板１上には、複数のデータ線３５に対して、データ信号に先行して所定電圧レベルのプリチャージ信号を夫々供給するプリチャージ回路２０１と、上記データ信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００６１】
このとき、走査線駆動回路１０４は、外部制御回路から供給される電源電圧及び基準クロック等に基づいて、所定タイミングで走査線３１（ゲート電極線）に走査信号をパルス的に線順次で印加する。
【００６２】
一方、データ線駆動回路１０１は、外部制御回路から供給される電源電圧、基準クロック等に基づき、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、６つの入力信号線ＶＩＤ１〜ＶＩＤ６の夫々について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路駆動信号線３０６を介してサンプリング回路３０１に供給する。
【００６３】
次に、プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えている。そして、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されて、プリャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して外部電源からプリチャージ信号を書き込むために必要な所定電圧の電源が供給されると共に、各データ線３５について、データ信号に先行するタイミングでプリチャージ信号を書き込むように、外部制御回路からプリチャージ回路駆動信号線２０６を介してプリチャージ回路駆動信号が供給される。このとき、プリチャージ回路２０ｌは、好ましくは中間階調レベルの画素データに相当する上記プリチャージ信号を供給する。
【００６４】
更に、サンプリング回路３０１では、ＴＦＴ３０２を各データ線３５毎に備え、入力信号線ＶＩＤ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に接読され、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、入力信号線ＶＩＤ１〜ＶＩＤ６を介して、６相展開された６つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。
【００６５】
また、データ線駆動回路１０１からサンプリング回路駆動信号線３０６を介してサンプリング回路駆動信号が入力されると、６つの入力信号線ＶＩＤ１〜ＶＩＤ６夫々についてサンプリングされた画像信号を、６つの隣接するデータ線３５からなるグループ毎に順次当該データ線３５に印加する。
【００６６】
このとき、プリチャージ回路２０１及びサンプリング回路３０１は、図１中斜線領域で示すように、対向基板に形成された遮光性の周辺見切り５３に対向する位置のＴＦＴアレイ基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層に面しないＴＦＴアレイ基板１の周辺部分上に設けられている。
【００６７】
そして、上述した液晶パネル２００において、画像表示時に、各画素部内のＴＦＴ３０が駆動電圧（上記走査信号として印加される）に対応して正常に動作しないと、夫々の画素電極１１に対してデータ線３５からのデータ信号が印加されずにその画素部では液晶が駆動されない（すなわち、データ信号に対応する画像が表示されない。）こととなるため、当該液晶パネル２００の製造工程において、後述する検査装置Ｓにより夫々のＴＦＴ３０の動作状態が検査されるのである。
【００６８】
（III）実施形態
次に、本発明に係る検査装置の実施形態について、図３乃至図６を用いて説明する。なお、図３は検査装置の全体構成を示すブロック図であり、図４は検査プローブ１８が一度に検査されるＴＦＴ３０の数だけ形成されているプローブ部の構成を示す平面図及び断面図であり、図５は当該検査装置内に検査対象である複数のＴＦＴ３０内の静電容量（図１（ｂ）又は（ｃ）参照）を含んで形成される共振回路を示す回路図であり、図６は検査装置における検査工程を示すフローチャートである。
【００６９】
始めに、実施形態に係る検査装置の構成について、図３乃至図５を用いて説明する。
【００７０】
図３に示すように、実施形態に係る検査装置Ｓは、判定手段としてのＣＰＵ２０と、インターフェース２１と、スキャン回路２２と、サーボ回路２３と、モータ２４と、配置手段としての駆動ステージ２５と、ピエゾスタック２６と、プローブ部Ｐと、試料ステージ２７と、測定手段としての共振部２８と、ロックインアンプ２９と、接続線４０及び４１と、印加手段としてのゲート電圧印加回路４２と、により構成されている。
【００７１】
また、プローブ部Ｐは、図４に示すように、２５個の上記検査プローブ１８と、カンチレバーを介して各検査プローブ１８を規則的に配列して支持し、ピエゾスタック２６に接続するための支持板５０とにより構成されている。
【００７２】
更に、共振部２８内には、図１（ｂ）又は（ｃ）に示すコンデンサＣx、コンデンサＣn及びコンデンサＣb（又はコンデンサＣa）を含んで後述する共振回路を構成するための固有インダクタンスＬｓ及び固有コンデンサＣｓと交流電源Ｄとが含まれている。
【００７３】
ここで、プローブ部Ｐにおいては、図４（ａ）（下側から見た平面図）及び図４（ｂ）（側面図）に示すように、支持板５０の下面に各検査プローブ１８がマトリクス状に配置されており、各検査プローブ１８は、スキャム（ＳＣaＭ）電極５１を介して夫々一行毎に纏められて接続線４１に接続されている。このとき、支持板５０上の各検査プローブ１８の間隔は、液晶パネル上に形成されているＴＦＴ３０の間隔と行方向及び列方向の夫々について一致しており、図４（ｃ）に示すように、各検査プローブ１８を形成された各ＴＦＴ３０に対面するように配置した時には、夫々の検査プローブ１８と対応する各ＴＦＴ３０との関係が、図１に示すような位置関係となる。
【００７４】
次に、各部の概要動作を説明する。
【００７５】
試料ステージ２７は、ＴＦＴ３０が形成された直後で当該ＴＦＴ３０上に液晶パネル２００を構成するための液晶層、画素電極１１等が形成される前の状態（すなわち、ＴＦＴ３０における上記ソース電極１２とドレイン電極１０との間の半導体層１３上に空間がある状態）のＴＦＴアレイ基板１を固定載置する。
【００７６】
このとき、当該ＴＦＴアレイ基板１内の各画素部毎のゲート電極１６には、ＣＰＵ１０からの制御信号Ｓgcに基づくゲート電圧印加回路４２の動作により、ゲート駆動信号Ｓgdとして上記反転層１７を形成させるための駆動電圧が夫々のゲート電極１６毎に印加される。
【００７７】
一方、ピエゾスタック２６及び駆動ステージ２５は、各検査プローブ１８を含むプローブ部Ｐを支持し、モータ２４からの駆動信号Ｓdに基づいて、プローブ部Ｐを検査対象となる２５個のＴＦＴ３０上の検査位置（図１参照）に配置する。
【００７８】
このとき、インターフェース２１は、ＣＰＵ２０からの制御信号Ｓcに対してインターフェース処理を施し、スキャン回路２２に出力する。
【００７９】
そして、スキャン回路２２は、複数個形成されているＴＦＴ３０のうち、検査対象となるＴＦＴ３０を決定し、その位置にプローブ部Ｐを移動させるべくスキャン信号Ｓcaをサーボ回路２３に出力する。
【００８０】
次に、サーボ回路２３は、入力されたスキャン信号Ｓcaに基づいて、検査対象となるＴＦＴ３０の位置に正確にプローブ部Ｐ（検査プローブ１８）を位置させるべくモータ２４を駆動して上記駆動信号Ｓdを出力させるためのサーボ信号Ｓsvを生成して当該モータ２４に出力する。
【００８１】
これと並行して、各検査プローブ１８とスキャム電極５１及び接続線４１を介して接続されている共振部２８では、接続線４０を介して夫々接続されている検査対象となる２５個のＴＦＴ３０の各ゲート電極１６と、各検査プローブ１８と、当該共振部２８内の上記固有コンデンサＣs、固有インダクタンスＬs及び交流電源Ｄとにより、当該ゲート電極１６に駆動電圧を印加した後で夫々に共振回路が構成される。そして、当該駆動電圧を印加する前後で当該共振回路の共振周波数が検出され、検出された共振周波数に対応する周波数信号Ｓfが出力される。ここで、上記共振周波数の具体的な検出方法としては、例えば、上記構成された共振回路における並列共振が開始された後、その共振周波数をいわゆるＱメータを用いた図示しない周波数検出回路により検出し、当該検出した共振周波数に対応する上記周波数信号Ｓｆを出力するように構成することができる。
【００８２】
ここで、駆動電圧をゲート電極１６に印加する前後に構成される共振回路について、図５を用いて説明する。なお、図５において、図５（ａ）は駆動電圧が印加される前に複数のＴＦＴ３０について構成される共振回路を示し、図５（ｂ）は駆動電圧が印加されて各ＴＦＴ３０の半導体層１３内に反転層１７が形成されたときに当該各ＴＦＴ３０について構成される共振回路を示している。また、図５（ａ）又は図５（ｂ）において、一のＴＦＴ３０内に構成される直列容量回路の下部に示す括弧付き番号は、各ＴＦＴ３０の番号を示している。
【００８３】
図５（ａ）に示すように、ゲート電極１６に駆動電圧を印加する前には、上記反転層１７が形成されていないので、各ＴＦＴ３０において検査プローブ１８とゲート電極１６との間に形成される静電容量は、上述のように、コンデンサＣx、コンデンサＣa及びコンデンサＣnを直列に接続したものと等価となっている（図１（ｂ）参照）。そして、このコンデンサＣx、コンデンサＣa及びコンデンサＣnの直列接続は、検査対象となった２５個のＴＦＴ３０の夫々について形成されている。そこで、各ＴＦＴ３０におけるコンデンサＣx、コンデンサＣa及びコンデンサＣnの直列接続と夫々並列に、交流電源Ｄと固有インダクタンスＬs及び固有コンデンサＣsを直列接続したものを接続すると、図５（ａ）に示すような共振回路が全体として形成される。
【００８４】
一方、ゲート電極１６に駆動電圧を印加した後には、半導体層１３内に反転層１７が形成されるので、各ＴＦＴ３０において検査プローブ１８とゲート電極１６とに間に形成される静電容量は、上述のように、コンデンサＣx、コンデンサＣb及びコンデンサＣnを直列に接続したものと等価となっている（図１（ｃ）参照）。そして、このコンデンサＣx、コンデンサＣb及びコンデンサＣnの直列接続は、上記駆動電圧を印加しない時と同様に、検査対象となった２５個のＴＦＴ３０の夫々について形成されている。そこで、このコンデンサＣx、コンデンサＣb及びコンデンサＣnの直列接続と夫々並列に、交流電圧Ｄと固有インダクタンスＬs及び固有コンデンサＣsを直列接続したものを接続すると、図５（ｂ）に示すような共振回路が形成される。
【００８５】
ここで、図５（ａ）に示す共振回路の共振周波数をＦ25offとし、図５（ｂ）に示す共振回路の共振周波数をＦ25onとしたとき、夫々の共振周波数Ｆ25on及び共振周波数をＦ25offを算出する方法について具体的に説明する。
【００８６】
先ず、検査プローブ１８が配置された一のＴＦＴ３０のみに注目すると、共振部２８内の交流電圧Ｄと固有インダクタンスＬs及び固有コンデンサＣsと、当該一のＴＦＴ３０におけるコンデンサＣx、コンデンサＣb及びコンデンサＣnの直列接続とを並列に接続した容量回路において、駆動電圧を印加する前の共振周波数Ｆaと駆動電圧を印加した後の共振周波数Ｆbとは、夫々以下の式（１）及び（２）で示される。
【００８７】
【数１】
ここで、εは空気中の誘電率であり、Ｓは反転層１７の基板１５に平行な面の面積である。また、ｄaは半導体層１３全体の厚さであり（図１（ｂ）参照）、ｄbは駆動電圧の印加時に反転層１７が形成される部分以外の半導体１３の厚さである（図１（ｃ）参照）。
【００８９】
次に、一度に検査プローブ１８が配置される２５個のＴＦＴ３０全体について同様に考えると、各検査プローブ１８と対応する各ＴＦＴ３０とを夫々含む容量回路内の静電容量を全て加算したものが一度に検出される全体の静電容量となるから、共振部２８内の交流電圧Ｄと固有インダクタンスＬs及び固有コンデンサＣsとの間で形成される並列共振回路（図５参照）全体の共振周波数Ｆ25on及びＦ25offは以下の式（３）及び（４）で示される。
【００９０】
Ｆ25on＝２５×Ｆb …（３）
Ｆ25off＝２５×Ｆa …（４）
従って、本実施形態では、検査対象のＴＦＴ３０の各ゲート電極１６に駆動電圧を印加する前は、交流電源Ｄにより共振回路に交流電流を印加すると、共振周波数Ｆ25offに対応する値の周波数信号Ｓfが共振部２８から出力され、一方、各ゲート電極１６に駆動電圧を印加した後は、上記交流電流を印加すると共振周波数Ｆ25onに対応する値の周波数信号Ｓfが共振部２８から出力されることとなる。
【００９１】
そこで、駆動電圧を印加後の周波数信号Ｓfを検出し、それにより示される共振周波数Ｆ２５onが予め別途計測されていた良品であるＴＦＴ３０一個についての上記共振周波数Ｆbの２５倍となっていれば、駆動電圧を印加したことにより２５個全てのＴＦＴ３０において上記反転層１７が形成され、従って、その時の検査対象であるＴＦＴ３０内は正常に動作するＴＦＴであると判定できる。また、駆動電圧を印加後に測定した周波数信号Ｓfにより示される共振周波数Ｆ25onが上記共振周波数Ｆbの２５倍となっていなければ、駆動電圧を印加しても各ＴＦＴ３０に反転層１７が形成されていないこととなり、従って、その時の検査対象であるＴＦＴ３０内には正常に動作しない不良なＴＦＴ３０が含まれていると判定できる。
【００９２】
このため、ロックインアンプ２９は、上記周波数信号Ｓfを所定の増幅率で増幅し、増幅周波数信号ＳafとしてＣＰＵ２０に出力し、これにより、ＣＰＵ２０は駆動電圧を印加後の増幅周波数信号Ｓafで示される共振周波数Ｆ25onと上記共振周波数Ｆbの２５倍の値とを比較することにより、検査対象となっている２５個の各ＴＦＴ３０の動作状態の良否を判定し、その結果を表示信号Ｓdpとしてディスプレイ４３に出力し、当該ディスプレイ４３がその結果を所定の形式で表示する。
【００９３】
次に、上述の構成及び動作を有する検査装置Ｓを用いた本実施形態に係る検査動作について、図６に示すフローチャートを用いて説明する
図６に示すように、実施形態の検査動作においては、始めに、ＴＦＴアレイ基板１上に形成されているＴＦＴ３０の番号を示すパラメータＮを初期化する（ステップＳ１）。
【００９４】
次に、検査装置ＳにおけるＡＦＭとしての機能を用いて、検査プローブ１８を支持する図示しないカンチレバーにより原始間力による変位を測定し、各検査プローブ１８の先端と半導体層１３の表面との距離ｄxを測定する（ステップＳ２）。
【００９５】
次に、検査対象となっている２５個のＴＦＴ３０の各ゲート電極１６にゲート電圧印加回路４２により駆動電圧を夫々印加し（ステップＳ３）、パラメータＮを２５だけインクリメントして（ステップＳ４）、そのままの状態で図５（ｂ）に示す共振回路（図５（ｂ）は正常に反転層１７が形成された場合の共振回路であり、これに対して正常に反転層１７が形成されないと、図５（ａ）に示す共振回路が依然として並列共振することとなる。）を並列共振させ、その時の共振周波数Ｆmeasを検出する（ステップＳ５）。
【００９６】
そして、ＣＰＵ２０において、図示しないメモリに記憶しておいた上記共振周波数Ｆｂ（図６に示す処理の前に予め一個の良品であるＴＦＴ３０について計測しておいたもの。）を２５倍した値（共振周波数Ｆ２５on）と上記共振周波数Ｆmeas（ステップＳ５参照）とを比較する（ステップＳ６）。
【００９７】
そして、共振周波数Ｆ２５onと共振周波数Ｆmeasとが等しくないときは（ステップＳ６；ＮＯ）、各ゲート電極１６に駆動電圧が印加されたにも拘わらずいずれかのＴＦＴ３０において反転層１７が形成されずに共振周波数が変化しなかったものとして、そのときに検査対象となっていたＴＦＴ３０の中に不良品が含まれており、従って現在検査中のＴＦＴアレイ基板１は不良品である旨の表示をして（ステップＳ９）処理を終了する。
【００９８】
一方、ステップＳ６の判定において、共振周波数Ｆ２５onと共振周波数Ｆmeasとが等しいときは（ステップＳ６；ＹＥＳ）、次に、現在のパラメータＮの値がＴＦＴ３０の最大番号である番号Ｋと等しいか否かを判定し（ステップＳ７）、等しくないときは（ステップＳ７；ＮＯ）、現在駆動電圧が印加されていた各ＴＦＴ３０は正常に反転層１７が形成されたことにより共振周波数が変化したとして、当該各ＴＦＴ３０を正常に動作するＴＦＴと判定し、次の一群に相当する２５個のＴＦＴ３０を検査すべく、スキャン回路２２及びサーボ回路２３によりモータ２４を駆動して検査プローブ１８を当該次の一群に相当する各ＴＦＴ３０の位置に移動させ（ステップＳ１０）、上記ステップＳ４に移行して上述した動作を繰り返す。
【００９９】
一方、ステップＳ７の判定において、パラメータＮの値がＴＦＴ３０の最大番号と等しいときは（ステップＳ７；ＹＥＳ）、全てのＴＦＴ３０に対する検査が終了し且つ動作不良のＴＦＴ３０が発見されなかったとして、現在検査中のＴＦＴアレイ基板１は良品である旨の表示をして（ステップＳ８）処理を終了する。
【０１００】
以上説明したように、実施形態の検査装置Ｓの動作によれば、実際の駆動時に印加される駆動電圧を印加した状態でＴＦＴ３０が不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に当該ＴＦＴ３０の良否を検査することができる。
【０１０１】
また、２５個のＴＦＴ３０の良否を一度に検査できるので、検査効率が著しく向上する。
【０１０２】
更に、各検査プローブ１８と各ゲート電極１８との間の静電容量と共振部２８内の固有インダクタンスＬs及び固有コンデンサＣsとにより構成される閉回路の共振周波数を測定することにより当該静電容量を測定すると共に、駆動電圧を印加する前後における共振周波数の変化に基づいて、当該駆動電圧が印加されたＴＦＴ３０が不良品か否かを判定するので、より正確且つ迅速に各ＴＦＴ３０を検査することができる。
【０１０３】
更に、液晶パネル２００の製造工程上において、当該製造されている液晶パネル２００の良否を判定することができる。
【０１０４】
なお、上記ステップＳ８又はＳ９を終了した後には、不良品と判定された液晶パネル２００をその製造工程からはずす等の処理が行われることとなる。
【０１０５】
（IV）変形形態
次に、本発明の変形形態について説明する。
【０１０６】
上述した実施形態においては、検査対象となるＴＦＴ３０として、逆スタガ型のＴＦＴを用いた場合について説明したが、これ以外に、図７に示すような正スタガ型のＴＦＴに対しても本発明を適用することができる。
【０１０７】
この場合には、図７（ａ）に示すようなＴＦＴ３０’において、反転層１７は、絶縁層１４の直下の半導体層１３の部分に形成される。そして、図３における接続線４０は半導体層１３に接続されることとなる。
【０１０８】
更に、図７（ａ）に示すように検査プローブ１８を配置したときには、当該検査プローブ１８と半導体層１３との間に図７（ｂ）に示すような静電容量が形成され、このうち、半導体層１３内に等価的に形成されるコンデンサＣaの静電容量が、駆動電圧印加後の反転層１７が形成された後には、当該反転層１７の厚さだけ減じた厚さを有する半導体層１３の静電容量（図１（ｃ）に示すコンデンサＣbの静電容量）に変化し、この静電容量の変化が検出されて反転層１７の有無、すなわち、ＴＦＴ３０’の動作状態の良否が検査されることとなる。
【０１０９】
上述した変形形態の場合でも、上記実施形態と同様な効果を奏することができる。
【０１１０】
なお、上述の実施形態及び変形形態におけるステップＳ７の判定においては、共振周波数Ｆ２５onと共振周波数Ｆmeasとが一致しないときに各ＴＦＴ３０が不良品であると判定しているが、これ以外に、共振回路を構成する各コンデンサの容量値又はインダクタンスのインダクタンス値のばらつきを考慮して、当該共振周波数Ｆ２５onと共振周波数Ｆmeasとの差が予め設定された一定値以下であるときに各ＴＦＴ３０が不良品であると判定してもよい。
【０１１１】
更に、上述の実施形態においては、共振周波数Ｆ２５onと共振周波数Ｆmeas一致したか否かのみを判定して検査したが、これ以外に、共振周波数Ｆ２５onと共振周波数Ｆmeasとが一致しない時、その差がどの程度あるかを検出することにより、一度に検査するＴＦＴ３０のうち、いくつのＴＦＴ３０が不良品であるかを判定することもできる。これは、一群のＴＦＴ３０を含む静電容量の和が単純な代数和であることによるものである。
【０１１２】
更に、上述の実施形態及び変形形態では、液晶パネル２００の画素部に形成されているＴＦＴを検査する場合について説明したが、これ以外に、本発明は、当該画素以外の、例えば上述したプリチャージ回路２０１、走査線駆動回路１０４、データ線駆動回路１０１又はサンプリング回路３０６内に形成されているＴＦＴを液晶パネル２００の製造工程途中において検査する場合に適用することも可能である。
【０１１３】
更にまた、本発明は、液晶パネル２００内のＴＦＴ以外でも、一般に薄膜技術を用いて形成されるＴＦＴをその製造工程直後に検査する場合に広く適用することができる。
【０１１４】
【発明の効果】
以上説明したように、本発明によれば、実際の駆動時と同じ状態で各薄膜トランジスタを駆動しつつその良否を、複数個の薄膜トランジスタについて同時に検査できるので、実際の駆動時と同じ状態で迅速且つ正確に各薄膜トランジスタの良否を検査することができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する図であり、（ａ）は検査対象のＴＦＴを示す断面図であり、（ｂ）は駆動電圧印加前に形成される静電容量の構成を示す図であり、（ｃ）は駆動電圧印加後に形成される静電容量の構成を示す図である。
【図２】検査対象のＴＦＴを含むＴＦＴアレイ基板の概要構成を示すブロック図である。
【図３】検査装置の概要構成を示すブロック図である。
【図４】プローブ部の構成を示す図であり、（ａ）は下面平面図であり、（ｂ）は側面図であり、（ｃ）は検査すべきＴＦＴと検査プローブの位置関係を示す側面図である。
【図５】検査時に形成される共振回路の構成を示す回路図であり、（ａ）は駆動電圧印加前に形成される共振回路を示す回路図であり、（ｂ）は駆動電圧印加後に形成される共振回路を示す回路図である。
【図６】本発明に係る検査工程を示すフローチャートである。
【図７】正スタガ型ＴＦＴの構成を示す断面図等であり（ａ）は正スタガ型ＴＦＴの構成を示す断面図であり、（ｂ）は駆動電圧印加前後に形成される静電容量の構成を示す図である。
【符号の説明】
１…ＴＦＴアレイ基板
１０…ドレイン電極
１２…ソース電極
１３…半導体層
１３’…ｎ＋層
１４…絶縁層
１５…基板
１６…ゲート電極
１７…反転層
１８…検査プローブ
２０…ＣＰＵ
２１…インターフェース
２２…スキャン回路
２３…サーボ回路
２４…モータ
２５…駆動ステージ
２６…ピエゾスタック
２７…試料ステージ
２８…共振部
２９…ロックインアンプ
３０、３０’、２０２、３０２…ＴＦＴ
３１…走査線
３５…データ線
４０、４１…接続線
４２…ゲート電圧印加回路
４３…ディスプレイ
５０…支持板
５１…スキャム電極
５３…周辺見切り
１０１…データ線駆動回路
１０４…走査線駆動回路
２００…液晶パネル
２０１…プリチャージ回路
２０４…プリチャージ回路信号線
２０６…プリチャージ回路駆動信号線
３０１…サンプリング回路
３０６…サンプリング回路駆動信号線
Ｄ…交流電源
Ｃx、Ｃa、Ｃb、Ｃn…コンデンサ
Ｌs…固有インダクタンス
Ｃs…固有コンデンサ
Ｓc、Ｓgc…制御信号
Ｓdp…表示信号
Ｓca…スキャン信号
Ｓsv…サーボ信号
Ｓd…駆動信号
Ｓgd…ゲート駆動信号
Ｓf…周波数信号
Ｓaf…増幅周波数信号
Claims (9)
- 複数の薄膜トランジスタに対応する位置に、各前記薄膜トランジスタのゲート電極及び半導体層を含んで夫々構成される容量回路の静電容量を検出するための複数の検査プローブを配置する配置手段と、
各前記薄膜トランジスタの前記ゲート電極に対して、予め設定された所定の駆動電圧を同時且つ各前記薄膜トランジスタ毎に夫々印加する印加手段と、
各前記容量回路の前記静電容量を前記駆動電圧を印加後に測定する測定手段と、
前記測定された各静電容量に基づいて各前記薄膜トランジスタが不良品か否かを判定する判定手段と、
を備えることを特徴とする半導体素子検査装置。 - 請求項１に記載の半導体素子検査装置において、
前記判定手段は、各前記ゲート電極に前記駆動電圧を夫々印加したときの各前記静電容量と、良品である一の前記薄膜トランジスタについて、当該一の薄膜トランジスタの前記ゲート電極に前記駆動電圧を印加したときの当該一の薄膜トランジスタに関する前記容量回路の静電容量に前記複数の検査プローブが一度に配置される前記薄膜トランジスタの数を乗じた値とを比較することにより、当該駆動電圧が同時に印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする半導体素子検査装置。 - 請求項１又は２に記載の半導体素子検査装置において、
前記測定手段は、測定すべき各前記静電容量と予め設定された所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定すると共に、
前記判定手段は、各前記駆動電圧を夫々印加した後における前記共振周波数に基づいて、当該駆動電圧が夫々印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする半導体素子検査装置。 - 請求項１から３のいずれか一項に記載の半導体素子検査装置において、
各前記薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、
前記判定手段は、各前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うことを特徴とする半導体素子検査装置。 - 複数の薄膜トランジスタに対応する位置に、各前記薄膜トランジスタのゲート電極及び半導体層を含んで夫々構成される容量回路の静電容量を検出するための複数の検査プローブを配置する配置工程と、
各前記薄膜トランジスタの前記ゲート電極に対して、各前記薄膜トランジスタに対応して予め設定された所定の駆動電圧を同時且つ各前記薄膜トランジスタ毎に夫々印加する印加工程と、
各前記容量回路の前記静電容量を前記駆動電圧を印加後に同時に測定する測定工程と、 前記測定された各静電容量に基づいて各前記薄膜トランジスタが不良品か否かを判定する判定工程と、
を備えることを特徴とする半導体素子検査方法。 - 請求項５に記載の半導体素子検査方法において、
前記判定工程において、各前記ゲート電極に前記駆動電圧を夫々印加したときの各前記静電容量と、良品である一の前記薄膜トランジスタについて、当該一の薄膜トランジスタの前記ゲート電極に前記駆動電圧を印加したときの当該一の薄膜トランジスタに関する前記容量回路の静電容量に前記複数の検査プローブが一度に配置される前記薄膜トランジスタの数を乗じた値とを比較することにより、当該駆動電圧が同時に印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする半導体素子検査方法。 - 請求項５又は６に記載の半導体素子検査方法において、
前記測定工程において、測定すべき各前記静電容量と予め設定された所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該各静電容量を夫々測定すると共に、
前記判定工程において、各前記駆動電圧を夫々印加した後における前記共振周波数に基づいて、当該駆動電圧が夫々印加された各前記薄膜トランジスタが不良品か否かを判定することを特徴とする半導体素子検査方法。 - 請求項５から６のいずれか一項に記載の半導体素子検査方法において、
各前記薄膜トランジスタは、液晶パネルにおける各画素部内に夫々配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、
前記判定工程において、各前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うことを特徴とする半導体素子検査方法。 - 請求項５ないし８のいずれか一項に記載の半導体素子検査方法を用いた液晶パネルの製造方法であって、
前記液晶パネルの製造工程中に前記判定工程を含むことを特徴とする液晶パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13077498A JP3846028B2 (ja) | 1998-05-13 | 1998-05-13 | 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13077498A JP3846028B2 (ja) | 1998-05-13 | 1998-05-13 | 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11326424A JPH11326424A (ja) | 1999-11-26 |
| JP3846028B2 true JP3846028B2 (ja) | 2006-11-15 |
Family
ID=15042356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13077498A Expired - Fee Related JP3846028B2 (ja) | 1998-05-13 | 1998-05-13 | 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3846028B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002022789A (ja) * | 2000-07-05 | 2002-01-23 | Oht Inc | 検査装置及び検査方法 |
| KR20010087833A (ko) * | 2001-06-28 | 2001-09-26 | 이시형 | 평판표시소자의 전기적 검사 장치 및 그 방법 |
| KR100495057B1 (ko) * | 2002-10-31 | 2005-06-14 | 엘지전자 주식회사 | 평면 표시 장치의 전계 검사 장치 및 그 방법 |
| KR100562585B1 (ko) * | 2003-07-10 | 2006-03-23 | (주)유비프리시젼 | 유기 이엘 패널 테스트장치 |
| KR100971220B1 (ko) * | 2009-08-17 | 2010-07-20 | 주식회사 에프티랩 | Lc공진주파수 변이를 이용한 정전용량방식 터치스크린패널의 검사방법 |
| US20230204642A1 (en) * | 2020-04-29 | 2023-06-29 | Microsoft Technology Licensing, Llc | Method and apparatus for determining gate capacitance |
-
1998
- 1998-05-13 JP JP13077498A patent/JP3846028B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11326424A (ja) | 1999-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436197B1 (ko) | 어레이 기판의 검사 방법 | |
| KR100936043B1 (ko) | 회로 또는 회로 소자의 측정방법 및 검사방법과, 회로 또는 회로 소자 검사장치 | |
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| US6850088B2 (en) | Apparatus and method for testing liquid crystal display panel | |
| US7545162B2 (en) | Method and apparatus for inspecting and repairing liquid crystal display device | |
| US20070236244A1 (en) | Test method, semiconductor device, and display | |
| US8762089B2 (en) | Method and apparatus for testing a substrate for display device | |
| JP2008537152A (ja) | フラットパネル表示装置用直接検出センサー | |
| JP6257192B2 (ja) | アレイ基板およびその検査方法ならびに液晶表示装置 | |
| US20020079920A1 (en) | Method for manufacturing a display device, and display device substrate | |
| US20060125510A1 (en) | Line short localization in LCD pixel arrays | |
| JP3846028B2 (ja) | 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 | |
| JP4262521B2 (ja) | 表示装置及びその検査方法 | |
| JP3613968B2 (ja) | 半導体素子検査装置及び半導体素子検査方法 | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JP3963983B2 (ja) | Ｔｆｔ基板の検査方法、検査装置および検査装置の制御方法 | |
| JPH0627494A (ja) | 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置 | |
| JPWO2004109376A1 (ja) | アレイ基板の検査方法 | |
| US20070023656A1 (en) | Method for inspecting substrate, and method and apparatus for inspecting array substrates | |
| WO2004070403A1 (ja) | 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPWO2004109374A1 (ja) | アレイ基板の検査方法およびアレイ基板の検査装置 | |
| JP2000352706A (ja) | 液晶表示装置 | |
| JPH07287247A (ja) | アクティブマトリクス基板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |