JP2008537152A - フラットパネル表示装置用直接検出センサー - Google Patents
フラットパネル表示装置用直接検出センサー Download PDFInfo
- Publication number
- JP2008537152A JP2008537152A JP2008507909A JP2008507909A JP2008537152A JP 2008537152 A JP2008537152 A JP 2008537152A JP 2008507909 A JP2008507909 A JP 2008507909A JP 2008507909 A JP2008507909 A JP 2008507909A JP 2008537152 A JP2008537152 A JP 2008537152A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- pixel electrode
- sensing electrode
- sensors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/70—Testing, e.g. accelerated lifetime tests
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】フラットパネル表示装置用直接検出センサーを提供する。
【解決手段】センサーの線形アレイにおける各センサーには、部分的に、検知電極と対応するフィードバック回路が含まれる。検知電極は、多数の画素電極が形成されたフラットパネルの近傍へと運ばれて画素電極の電圧を容量測定するよう構成されている。各フィードバック回路は、フィードバック信号により対応する電極をアクティブ状態に駆動して対応する電極の電圧を実質的に固定のバイアスに維持するよう構成されている。各フィードバック回路には、第1入力端子が検知電極に接続され、第2入力端子がバイアス電圧を受け取るよう接続された増幅器を含めてよい。増幅回路の出力信号は、検知電極をアクティブ状態に駆動するフィードバック信号を生成するために用いられる。バイアス電圧は接地電位であってよい。
【選択図】図6B
【解決手段】センサーの線形アレイにおける各センサーには、部分的に、検知電極と対応するフィードバック回路が含まれる。検知電極は、多数の画素電極が形成されたフラットパネルの近傍へと運ばれて画素電極の電圧を容量測定するよう構成されている。各フィードバック回路は、フィードバック信号により対応する電極をアクティブ状態に駆動して対応する電極の電圧を実質的に固定のバイアスに維持するよう構成されている。各フィードバック回路には、第1入力端子が検知電極に接続され、第2入力端子がバイアス電圧を受け取るよう接続された増幅器を含めてよい。増幅回路の出力信号は、検知電極をアクティブ状態に駆動するフィードバック信号を生成するために用いられる。バイアス電圧は接地電位であってよい。
【選択図】図6B
Description
本願は、米国特許法第119条(e)に基づき、以下の米国仮出願の利益を主張し、それら全ての内容の全体をここに参照として取り込む。2005年4月22日出願の出願第60/673,967号、代理人明細書番号第014116−009600US、発明の名称「LCDフラットパネル画素の機能測定検出器」、2005年6月2日出願の出願第60/687,621号、代理人明細書番号第014116−010400US、発明の名称「LCD電極の試験」、2005年6月9日出願の出願第60/689,601号、代理人明細書番号第014116−010500US、発明の名称「LCD電極の試験」、及び2005年7月8日出願の出願第60/697,844号、代理人明細書番号第014116−010600US、発明の名称「OLED表示装置用直接検出センサー」。
完成した液晶フラットパネルにおいては、液晶(LC)材料の薄層が2枚のガラスシートの間に配置されている。ガラスシートの一方の上には、電極の二次元アレイがパターン化されている。各電極は、大きさが約100ミクロンであり、パネルの縁部に沿って設置された多重化トランジスタを介して固有の電圧が印加される。完成品においては、各個の電極が生成した電界がLC材料へと結合し、当該画素領域を透過する光の量を変調する。この効果を二次元アレイの全体にわたった集合として見ると、フラットパネル上に可視像が形成されることとなる。
LCDパネルに係る製造コストのかなりの部分は、LC材料を上層及び下層のガラス板間に注入するときに発生する。それゆえ、画像品質に係る問題点を当該製造工程以前に特定して修正することが重要である。液晶(LC)材料を堆積する前にLCDパネルを検査するにあったての問題点は、LC材料がないので検査するための可視像が得られないことである。LC材料を堆積する以前に所与の画素に存在する信号は当該画素の電圧により発生した電界だけである(画素との物理的接触がないと想定すると)。
この限界を克服することを目的として、フォトン・ダイナミクス社は、図1Aに示すような、表面にLC材料の薄層が形成された光学的に平坦なガラスの比較的大きい片を一部含む浮遊変調器(floating modulator)を開発した。
パターン化ガラス板10を検査するにあたっては、図1Bに示すように、変調器15を検査すべき領域20の上を物理的に移動させ、フラットパネルの面から数ミクロン以内まで下降させる。フラットパネル電極30とLC変調器15との間の小さい空隙25により、パターン化ガラス板10上の各画素電極30からの電界が変調器15へと結合し、パネルの一時的可視像が形成される。次に、この可視表示をカメラ35により撮像して欠陥特定を行う。領域20を検査した後、変調器15を上昇させてパネルのその他の領域へと移動させ、処理を繰り返す。このステップアンドリピート処理により、LCパネルの全体について欠陥検査することができる。図1A及び1Bに示すように、LC変調器15はLC材料45と平坦ガラス50とを含んで示される。
検査速度を高速化する要求が高まっている。上記の変調器を用いて高速にLCDパネルを検査するには、技術的難点が存在する。たとえば、変調器(重量が数ポンドの場合もある)をその現在位置から物理的に引き上げ、次回位置へと移動させて次回検査操作に備えるために引き下げる必要性があることは、システムのスループットに影響を及ぼす。
更に、上記の変調器では、LCD薄層に形成される可視像は、LC材料の表面から光を反射させることにより撮像される。LC材料は、オフ状態のときには散乱媒質として作用し、オン状態のときには透過媒質として作用する。これによると、一般的に、比較的少量の情報が変調された光のDC成分が生成されることとなる。これは、情報を含む信号が比較的弱いにも関わらず比較的に大きい信号(DC成分に関して)をカメラ35の撮像装置が処理できなければならないということである。更に、光成分の比較的大きいDC成分には、フラットパネルの欠陥データを再現可能とするためには取り除かなければならない、対応した多量の撮像ノイズが含まれている場合もある。更には、現在知られている変調器は、容易には連続的線形走査用には直接的に用い得ない。
LCDフラットパネルアレイを試験することを目的として非接触容量結合技術が開発されてきた。この周知の手法の一つによると、電気的に浮遊した状態にある(開放回路である)伝導プレートもしくは拡散領域をLCDパネルに接近させる。これによりLCD画素の電圧が浮遊プレートへと容量結合し、これによって当該電圧が空隙容量の寄生容量に対する(プレートの基板に対する、同様にプレートの周辺回路に対する)比に比例して変化する。この電圧変化をバッファリングしてチップ外部へと供給して測定する。図2は、LCDパネル試験のための容量結合をするセンサーの二次元アレイ60を示す。このような二次元アレイ60には多くの不都合がある。
第一に、このような二次元アレイはステップアンドリピート運動を必要とするので、試験スループットが低い。第二に、このようなアレイの寄生容量は比較的大きく、センサー感度が鈍る可能性がある。更に、寄生容量の多くは非線形であるので(特に、拡散領域を用いた場合)、センサー自体が非線形にふるまう。その上、このような二次元アレイにおいては、どの画素の値をチップ外部に供給するかを選択した読み出し指定ラインが比較的に更に大きい寄生容量を有する。
図2に示すように、アレイ60は各画素を通る水平アドレスラインXと垂直アドレスラインYを含むように構成されている。これら指定ラインと浮遊プレートとの距離は通常、検出器チップとLCDパネルとの距離よりも小さい。それゆえ、出力データに観察される読み出し時のクロストーク量が比較的大きいことが多い。更に、二次元アレイ60を用いて、たとえば画素当たり40ミクロン×40ミクロンを試験する場合、各画素についての検知回路と検知電極(浮遊プレート)が、実質的に同じ、たとえば40ミクロン×40ミクロンの面積領域内に収まることが要求される。所与の画素の水平・垂直寸法が課す面積的制限により、二次元アレイについての複雑な検知回路を開発し利用することが妨げられている。したがって、二次元アレイについては、効果的でない簡易な検知回路を使用せざるを得ない。
図3は、従来技術において周知である、LCD画素電極210の電圧を検知するためにLCD画素電極210に近接して位置した不活性伝導プレート205を示す。LCD画素電極210とそれに対向する不活性電極205により、簡易な平行板コンデンサーが形成さる。その容量はεA/Dにより定義され、εはプレート間物質の誘電率であり、Aはプレート面積であり、Dはプレート間の分離距離である。LCD電圧が対向電極に結合する度合いは、プレート205及び210により定義される平行板容量の、その他の寄生容量、とりわけC1とC2等に対する比により決定される。これらの寄生容量が大きいほど、結合電圧の大きさは小さくなる。さらに、寄生容量の多くは非線形であるので、結合特性が非線形応答を示すこととなる。不活性電極205を既知のDCレベルVresetへと周期的にリセットするリセットトランジスタ230を除いては、電極205は検知処理の間浮遊している、もしくは不活性である。図示するように、トランジスタ230は、ソース端子が検知電極205に接続され、ゲート端子においてリセットクロック信号reset_clkを受信し、ドレイン端子がリセットバイアス電圧Vresetに接続されている。
図3の示す従来の検知技術は実施するには容易である一方、多くの不利点がある。第一に、不活性電極205は浮遊しているので、その電圧はプレート210を介して不活性電極205に結合したLCD画素電圧が変化すると変化する。したがって、寄生容量C1とC2が結合感度に直接的に影響する。第二に、負荷抵抗220が利得を付与するように構成されているので、トランジスタ215のゲート‐ドレイン間の寄生容量であるC1に観察される見かけの容量は、周知のミラー利得効果に従って、この利得により増倍する。これにより、更に検出感度が低下する。第三に、電源Vddにおけるノイズが、出力信号Outputに直接的に結合する。第四に、経時変化、温度、または処理に起因してトランジスタ215の利得に生じる変化が出力信号の質に影響する。第五に、容量C1の増倍効果により、トランジスタ215により設けられる利得段の帯域幅が減少する。第六に、寄生容量は主に接合容量であるので、電圧結合が非線形である。第七に、回路出力が二値論理形態に制限されており、検知処理の間におけるLCD画素電圧の時変変化に検出が依存する。
アクティブマトリクス型有機発光ダイオード(AMOLED)型表示装置においては、アモルファス又は多結晶シリコンによる薄膜トランジスタ(TFT)から形成されたバックパネルが必要である。多結晶シリコン表示装置は、ガラスと特に可撓性の強い(たとえばプラスチック)基板の損傷を防ぐことを目的として低温処理(LTPS)を用いて製造しなければならない。LTPSを用いたAMOLEDバックパネルの製造は極めて複雑であり、精度制御が要求される、たとえば十段階ものマスク工程が必要である。これは、大規模AMOLED表示装置の低コスト大量生産における難点になり得ると認識されてきた。アモルファスSiバックパネルを用いたAMOLED表示装置の製造は、必要とするマスク工程数は減少する可能性はあるが、ほぼ困難である。AMOLED表示装置が大型になるにつれ、検査と生産量管理に対する必要性はより大きくなる。これらの処理を向上する取り組みは進められている。しかし、AMOLED検査具については、これらにより製造サイクルの初期段階においてキラー欠陥が捕捉されてAMOLED製造において処理展開がより効率的に集中的になり、かつ生産量が向上しコストが低下するという二重の期待があるにも関わらず、あまり重視されてこなかった。AMOLED表示装置の規模やモニター・TV市場における価値が大きくなるにつれて、検査具に対する必要性は大きくなるであろう。
OLED表示装置を検査する従来の方法の一つは、バックプレーンを光により検査することである。図4に、OLED402を受けるパッドのx−yアレイ400を示す。各OLED402ijパッドは、対応するトランジスタ420ijを介してデータラインとゲートラインに接続されている。ここで、指数iと指数jは、OLEDパッド402ijが位置する行と列をそれぞれ示す。3本のこのようなデータライン406、408、及び410が示され、4本のこのようなゲートライン412、414、416、及び418が示されている。たとえば、OLEDパッド40211は、トランジスタ42011を介してデータライン406とゲートライン416へと接続されて示されている。光による試験によっては、画素についての機能情報は得られない。
本発明の一実施形態によると、センサーの線形アレイにおける各センサーは、部分的に、検知プレート(電極)と対応したフィードバック回路とを含む。検知電極は、多数の画素電極が形成されたフラットパネルの近傍へと運ばれて、画素電極の電圧を容量測定する、つまり、非接触的な方法にて測定するよう構成される。各フィードバック回路は、それに対応する検知電極をアクティブ状態に駆動して対応する検知電極の電圧を実質的に固定されたバイアスに維持するよう構成される。フィードバック回路により、画素電圧の時間的変化を必要とせずに画素電圧を検知することができるようになる。センサーの線形アレイは、定走査速度にてパネルを走査するよう構成される。フラットパネルには、LCD画素、OLED画素等を含めてよい。
一実施形態においては、各フィードバック回路は、検知電極に接続された第1入力端子とバイアス電圧を受け取るよう接続された第2入力端子とを備えた増幅回路を部分的に含む。検知電極をアクティブ状態に駆動するフィードバック信号を生成するために増幅回路の出力信号が使用される。フィードバック回路とその対応する検知電極は、同一の半導体基板に形成されてよく、異なる半導体基盤に形成されてもよい。
一実施形態においては、バイアス電圧源は接地電位であるが、しかし、その他のいかなるDCバイアス電圧を用いてもよいことは理解されよう。一実施形態においては、増幅回路は演算増幅器(オペアンプ)であるが、しかし、増幅器の入力側を固定電圧に維持するフィードバックを用いるその他のいかなる増幅回路をその複雑性に関わらず用いてよいことは理解されよう。そのような実施形態においては、容量素子を増幅器の第1入力端子と出力端子との間に接続してよい。オペアンプの出力信号は、画素電極電圧に線形比例して変化する。オペアンプにより、その対応する検知電極が既知のDC電位へとアクティブ状態に駆動されるので、オペアンプの入力端子における寄生容量の検出感度に対する影響は比較的に小さい。
試験を実行するためには、固定パターンのDC電圧をパネル上の画素に走査の初めにおいて印加する。線形アレイがボード上を移動して新たな各画素を走査したときに、各検知電極に対応したフィードバック回路が、検知電極が容量結合の結果検知した信号を受け取る。各検知電極を実質的に固定的なバイアス電圧に維持するために必要とされる電流の量がフィードバックコンデンサーに積分され、それにより、画素電極が発生して当該検知電極へと容量結合した検知電界の測定値が与えられる。リーク電流のドリフトを回避することを目的として、オペアンプを周期的にリセットしてよい。
一実施形態においては、画素電圧のドループを防ぐことを目的としてLCDパネルを周期的にリフレッシュする。本発明においては線形走査が連続しているので、リフレッシュ期間においては、走査された画素のデータのいくらかが有効でないことがある。LCDパネルデータが有効である期間において画素の全行が走査されることを確実にするためには、第1のセンサーの線形アレイから既知の距離だけ離間して設置された第2のセンサーの線形アレイを用いる。これにより、データが無効である期間に第1線形アレイにより走査された画素行が、リフレッシュが完了してデータが再び有効になった後に第2線形アレイにより走査される。
弱い短絡またはリークトランジスタ等の欠陥は、リフレッシュ周期後、既知の期間が経過した後に画素の電圧ドループ量を測定することにより検出される。これを行うためには、第1と第2のセンサーのアレイから離間した第3のセンサーの線形アレイを用いる。異なる2つの時点にある一対の線形センサーにより、電圧ドループが測定される。
本発明の一実施形態によると、センサーの線形アレイを被試験フラットパネルの近傍(たとえば、10ミクロン乃至100ミクロン)へと運び、パネルの電極が生成する電界を容量測定する。一典型的実施形態においては、フラットパネルはLCDパネルであり、各センサーには検知電極と増幅回路が含まれる。1秒当たり約100ミリメータ、もしくは1ミリ秒当たり約100ミクロンの走査速度を用いてよい。LCDパネルを参照して以下の説明を記載する。しかし、本発明がその他の種のパネルにも等しく適用可能であることは理解されよう。
図5は、多数の画素330を含むパネル320に近接して位置するセンサー300を示すが、画素は1つだけを示す。センサー300は、本発明の一実施形態に従って、検知電極(伝導プレート)305と増幅回路310とを含んで示される。図6Aは、増幅回路310がフィードバック構成において用いられる演算増幅器(オペアンプ)であるセンサー300を示す。図6Aに示す典型的実施形態においては、オペアンプ310の負側の入力端子が検知電極305と、フィードバックコンデンサー315を介してオペアンプ310の出力端子とに接続されている。オペアンプ310の正側の入力端子は、接地端子に接続されて示されている。検知電極305はアクティブ状態に駆動されて、その電圧が接地電位の既知の電圧に維持される。それゆえ、オペアンプ310の正側の入力端子が接地電位を受け取るので、センサー300がLCD画素近傍に運ばれたとき、検知している画素の電圧に関わらず、検知電極305は実質的に接地電位に維持される。換言すると、検知電極305は、検知している対向画素の電圧と無関係に、実質的に接地電位に維持される。
図6Bは、本発明の別の実施形態に従うセンサー300の概略図である。検知電極305は、高利得フィードバックネットワークを用いることにより固定DCレベルへとアクティブ状態に駆動される。この電圧を維持するのに必要である変位電荷がLCD画素365が検知電極305の近傍に運ばれたときに検知される。典型的なフィードバックネットワークは、オペアンプ310とコンデンサー315を含んで示される。オペアンプ310は、検知電極305の電圧を、オペアンプ310の非反転側入力端子380に印加されるバイアス電圧VBiasへと維持するよう構成されている。検知電極305を検知してアクティブ状態に駆動し、検知電極305の電圧を実質的に一定の値に維持するよう構成されたその他のいかなるフィードバック回路へも本発明は適用することができることは理解されよう。たとえば、一実施形態においては、センサー300は、ほぼ1000の開ループ利得を有する。それゆえ、そのような実施形態においては、検知電極305での電圧変化は、増幅器310の出力に観察される電圧変化の1/1000に維持される。したがって、たとえば増幅器出力の最大電圧振幅が約2ボルトであるならば、検知電極305の電圧は、最大で2mV変化する。
図6Aと6Bに示す典型的実施形態においては、電流がフィードバックによりオペアンプの反転側から流れることにより、LCD画素電極が電極305の近傍に運ばれたときに電極305の電圧が変化しないようにする。オペアンプの入力端子が高インピーダンスであるので、検知電極305に流入する電流の実質的に大半がフィードバックコンデンサー315から流れてくることとなる。フィードバックコンデンサー315の電圧におけるそれに従った変化は、Q/Cにより定義されるが、Qは検知電極305を固定電位に維持するのに必要である全電荷であり、Cはコンデンサー315の容量である。
オペアンプ310の出力信号は、LCD画素電極電圧に線形比例して変化し、比例定数はCである。それゆえ、画素に固定DCレベルの電圧が印加されるので、センサーアレイは多様なグレースケール値の各画素からの出力を識別することができる。オペアンプ310により検知電極305が既知のDC電位へとアクティブ状態に駆動されるので、オペアンプ310の入力端子における寄生容量は、検出感度に対して比較的に小さい作用しか与えない。本発明に従うフィードバック構成のその他の利点には、とりわけ、(i)電源ノイズが遮断されること、(ii)利得メカニズムが非線形開ループトランジスタ特性でなく線形フィードバックコンデンサーにより制御されるゆえに線形性が得られること、(iii)フィードバック手法により、利得、処理差異、及び経時変化に対する耐性があること、及び(iv)ミラー利得増倍が実質的に除去されることにより帯域幅が広いこと、がある。
図6Aと6Bの典型的実施形態においてはフィードバックネットワークを構成するオペアンプ310とコンデンサー315、及び検知電極305を含んで示されている検知回路を、同一の半導体基板上に形成してよいことは理解されよう。または、オペアンプ310とコンデンサー305を、検知電極305が形成されるものとは異なる半導体基板に形成してよい。
試験を実行するためには、固定パターンのDC電圧がパネル(ボード)上の画素に走査の初めにおいて印加される。検知電極305を定電位に維持するためにオペアンプ310が必要とする電流により画素電圧の測定値が得られる。線形アレイがボード上を移動し、新たな各画素を走査するときに、オペアンプ310は静的パターンにより生じる電界を検知する。リーク電流のドリフトを回避することを目的として、オペアンプを周期的に、たとえば30Hz以下の周期でリセットしてよい。
図7Aは、本発明の一実施形態に従う検知電極のM個の線形アレイ(行)5051、5052、・・・505Mの上面図500である。本発明のセンサーアレイは線形であるので、検知電極のいずれかにアクセスするためには行方向における復号だけが必要である―列方向の復号が必要ではない。換言すると、行5051、5052、・・・505Mのいずれかに設けられるセンサーのいずれかにアクセスするためには、行方向アドレスの復号化だけが実行される。線形センサーエレメントの上面図500は、M個の行のそれぞれにN個の検知電極510ijを含んで示されており、指数iと指数jは検知電極が位置する行と列をそれぞれ示す。たとえば、行5051は検知電極51011、51012、・・・5101Nを含んで示され、行505Mは検知電極510M1、510M2、・・・510MNを含んで示される。検知電極510ijのそれぞれの下に形成されているのは、当該検知電極に対応した検知回路である。図7Bは、線形アレイ5051の簡易断面図を示す。図7Bから理解されるように、各検知回路5201jは、それが接続された対応する検知電極5101jの下に位置する。
図7Cは、本発明の一実施形態に従う検知電極のM個の線形アレイ(行)7051、7052、・・・705Mの上面図700である。実施形態700によると、検知回路720ijは、検知電極710ij間に市松模様状に配置される。図7Cにおいては、検知回路720ijは、陰影付きの領域に示されており、それらがシリコン基板内において検知電極に隣接して形成されていることが示される。
本発明のセンサーは線形に配置されているので、センサーと検出回路の物理的設置における利点等、多くの利点が従来の二次元アレイに比較して得られる。たとえば、各センサーのx方向寸法が40ミクロン、y方向寸法が40ミクロンである場合、各検知電極305は同一の大きさ、たとえば40ミクロン×40ミクロンに形成され、それにより対応する電子回路、たとえば増幅器、コンデンサー等を検知電極に近接して形成することが可能となる。各検知電極の下における追加的なシリコン不動体により、更に複雑な回路、たとえば上記した図6Aと6Bに示す、フィードバックを用いて画素プレートを既知値に保持するオペアンプ310等を形成することができるようになる。
図6Aと6Bに示すようなフィードバックの利用により、増幅器310が高度に線形である応答を示し、製造プロセスの影響がより少ない再現可能なデータを収集することができるようになる。更に、コンデンサー315を介したフィードバック構成により、動作中の温度変化と経時的影響が最小化される。このフィードバックにより、検知電極305の電圧は、検知・測定されているLCD画素値と無関係に既知値へと維持される。それゆえ、LCD電圧変化を直接的に検知する代わりに、本発明の各センサーはばらつきのあるLCD画素電圧に対して検知電極305を定電位に維持するためにオペアンプ310が必要とする電流量を測定する。検知電極305の電圧は変化しないので、寄生容量により感度が低下しない。その上、一方向だけにおいて指定が必要であるので、アクティブ状態の検知電極の領域外を指定ラインとして走査してよく、それにより読み出し時におけるフィードスルーにより生じるノイズが除去される。
短絡バープローブを用いる場合、LCDパネルの制限的帯域幅によると、所与のLCD画素の電圧が1秒当たり約60回変化する。それゆえ、新たな各画素値を検知するにおいてLCD画素電圧の経時変化を必要としないようにセンサーが構成されていることが重要である。従来技術の検知技術においては、検知が実行可能であるにはLCD画素電圧が少なくとも2KHz経時変化していることが必要であり、これは達成困難な率である。本発明に従うセンサーは、LCD画素電圧の経時変化を必要とせずにLCD画素電圧を検知する。これを行うためには、走査の初めに、固定パターンの電圧をLCDパネルのアレイ全体に印加する。センサーの線形アレイがアレイ全体にわたって移動して新たな各LCD画素を走査するときに、オペアンプ310が静的パターンにより生じた電界を検知する。いくつかの実施形態においては、リーク電流のドリフトを回避することを目的として、オペアンプ310を周期的に、たとえば30Hzの周期でリセットすることが必要であるかもしれない。
一実施形態においては、画素に印加される電圧が時間の経過によりドループ(drooping)することを防ぐことを目的として、たとえば30乃至50ミリ秒毎にLCDパネルがリフレッシュされる。このリフレッシュ処理は、完了するのにたとえば約4乃至7ミリ秒を要する。本発明においては、線形走査が連続して行われるので、リフレッシュ期間において走査されたLCDパネルのデータのいくつかが有効でないことがある。これを克服するためには、いくつかの実施形態において、部分的に、既知の物理的距離だけ離間した少なくとも2つの線形センサーを同一チップ上に設置する。一対のセンサーを用いることにより、LCDパネルのリフレッシュ期間に主センサーアレイが逸したデータが、走査処理において一次的センサーに追従する二次的センサーにより拾い上げられる。換言すると、画素の全行がLCDパネルデータが有効である期間において走査されることを確実にするためには、二次的アレイが一次的アレイのたとえば約7乃至10ミリ秒(無効データの持続時間よりいくらか長い)後に画素の所与の行を通過するように二次的アレイを一次的センサーから離間する。それゆえ、データが無効である期間において一次的アレイに走査された行は、リフレッシュが完了してデータが再び有効となった後に二次的アレイにより走査される。
図8は、本発明の一実施形態に従う、多数の線形アレイセンサー600を示す。これら線形アレイの4個だけ、すなわちアレイ605、610、615、及び620だけが示されている。試験の間、センサーアレイ600はYY'方向に沿って移動する。アレイ605と615との距離はD2ミクロンであり、アレイ610と620との距離も同様にD2ミクロンである。1ミリ秒当たり100ミクロンの走査速度においては、D2=700−1000ミクロンである。図示はしないが、同等の特性を有し、同一の物理的関係にある線形アレイセンサーをさらに多く用いてよいことは理解されよう。
線形アレイセンサー600がYY'方向に沿って移動していると想定する。線形走査のリフレッシュ周期においてアレイ620の主センサーに検知されてデータが無効である画素が、既知の期間が経過した後にセンサー610により検知されてその電圧が捕捉されるように線形アレイは配置される。同様に、線形走査のこのようなリフレッシュ周期において主アレイ615のセンサーにより検知されてデータが無効となった画素が当該走査の間にセンサー605により検知されてその電圧が捕捉される。
本発明はまた、弱い短絡またはリークするトランジスタ等の欠陥の存在を検出するよう構成されている。この種の欠陥は、リフレッシュ周期からある既知期間が経過した後に画素の電圧を観察して電圧レベルにどの程度のドループが生じたかを検査することにより測定する。これを行うためには、各アレイに当該アレイからD1ミクロン離間した二次的アレイを対応させる。図8を参照すると、アレイ605と610はD1ミクロン離間しており、走査時においてたとえば約1乃至5ミリ秒遅延する。1ミリ秒当たり100ミクロンの走査速度においては、D1=100乃至500ミクロンである。同様にアレイ615と620もD1ミクロン離間している。電圧ドループは、センサー600において、D1ミクロン離間した対応するアレイ対により測定される。たとえば、線形アレイ605と610を同時に用いて、試験される画素における電圧ドループの量を検出する。
いくつかの実施形態においては、線形アレイセンサーには、図9に示すように浮遊ゲートに接続されたフィル・アンド・スピル(fill−and−spill)型サンプラーの形態でのCCD構成が用いられる。センサーエレメントのアレイにおける各CCD制御ゲート810は対応する金属プレート830と導通しており、当該金属プレート830はいくつかの実施形態においては、測定中のLCD画素の狭寸法の約1/2である。換言すると、このような実施形態においては、LCD画素が100ミクロン幅と300ミクロン高さを有する場合、CCDの金属プレート(検知電極)は50ミクロン幅と50ミクロン高さを有する。LCDパネルの電界を検知するためには、金属プレート830のアレイ(そのうちの1つだけを図示する)をLCDパネル電極820の近傍(10乃至100ミクロン)へと運んで、LCD画素の電界が金属プレート830へと容量結合することができるようにする。CCD金属プレートへの電界結合により、CCDフィル・アンド・スピル型サンプラーに電圧が生じ、それは、電荷パケット表現へと変換される。この表現が得られると、通常のCCD撮像装置においてと同様の方法において信号を読み取ることができる。
本発明のいくつかの実施形態においては、異なるLCD画素の電圧を同時に測定するよう構成されたN個の線形センサーアレイが含まれる。ある所与の時間にアレイのいずれか1つから得られたデータの転送を可能とするためには、1以上のマルチプレクサが用いられる。図10は、N個のセンサー3001、3002、・・・300Nの線形アレイに近接して位置するLCDパネル10を示す。センサーが検知した信号は、出力側において受信信号のいずれか1つを選択して供給するマルチプレクサ805により受信される。オペアンプ310のそれぞれが供給する電圧は、オペアンプ310が検出した画素の電圧に比C1/C2を乗算したものに等しい。ここでは、C1はコンデンサー315のいずれか1つの容量であり、C2は検知電極305のいずれか1つとその対向画素電極により定義される容量である。
図11は、本発明の一実施形態に従うセンサーの線形アレイ900を示す。実施形態900においては、コンデンサー検知電極905がガラス基板920上に形成され、検知増幅器等を含む能動検知回路が半導体基板930上に形成される。アレイには、ガラス基板920上に形成されたN個のコンデンサープレート9051、9052、・・・905Nと、半導体基板920上に形成されたN個の能動検知回路9101、9102、・・・910Nが含まれる。半導体基板930とガラス基板920とは、二酸化シリコン又は窒化シリコン等の絶縁誘電体により互いから絶縁されている。コンデンサープレートと、同一の指数により識別される能動検知回路とは、互いに対応付けられ接続している。たとえば、コンデンサープレート9051は金属9151を介して能動検知回路9101に接続し対応付けられている。いくつかの実施形態においては、スピンオンガラスを用いて、コンデンサープレート905が形成されるガラス基板と絶縁誘電体との両方を形成してよい。そのような実施形態においては、ガラス基板層と絶縁誘電層とは、スピンオンガラスを用いて形成される同一層のそれぞれ一部である。
本発明のある実施形態に従う線形アレイセンサーは、OLEDパネルを試験するよう動作する。これを行うためには、試験ラインをOLEDパッドが並んだ各行に設け、それらの行に設けたトランジスタを上記の直接検出検知を用いて試験することができるようにする。図12は、OLED902を受けるよう構成されたパッドのx−yアレイ950を示す。各OLED902ijパッドは、対応するトランジスタ904ijを介してデータラインとゲートラインに接続される。ここで、指数iと指数jは、OLEDパッドが設置される行と列をそれぞれ示す。3本のこのようなデータライン9401、9402、及び9403と、4本のこのようなゲートライン9251、9252、9253、及び925Mが示されている。たとえば、OLEDパッド90211は、データライン9401とゲートライン9251にトランジスタ90411を介して接続されるよう示される。アレイ950が典型的には、図12に示すよりも多くのデータラインとゲートラインを備えていることは理解されよう。
各行には、ゲートラインに平行に配置された試験ラインも設けられる。たとえば、試験ライン9301は、ゲートライン9251に平行に、かつ隣接して設けられ、試験ライン9302はゲートライン9252に平行に、かつ隣接して設けられる、等である。いくつかの実施形態においては、各試験ラインは、当該行に設けられたトランジスタのソース端子とドレイン端子のどちらかに接続される金属層により形成される。たとえば、試験ライン9301は、トランジスタ90411、90412、及び90413のソース端子とドレイン端子のどちらかA、B、及びCに接続される。これらのトランジスタの他方のドレイン端子もしくはソース端子は、データライン9401、9402、及び9403に接続される。図12に示す実施形態においては、各試験ラインは抵抗に接続されるよう示されている。たとえば、試験ライン9301は抵抗960の端子の1つに接続される。
ゲートラインのいずれかに電圧が印加されたとき、当該行に接続された全てのトランジスタがオンされる。たとえば、ゲートライン9252が高電圧を受け取ると、トランジスタ90421、90422、及び90423がオンされる。これにより、ソース(ドレイン)端子からドレイン(ソース)端子へと、これら端子間に電圧電位が生じたときに電流が流れる。電流が流れることにより、パッド90221、90222、及び90223のノードE、F、及びGのそれぞれにおいて電位が発生する。その後、パッド902ijにおいて発生した電圧を本発明の直接検出検知技術に従って測定して欠陥を特定してよい。それゆえ、電流を流すことにより、画素トランジスタの容量を保持する電流を直接検出検知(DDS)又はその他の電圧検知技術を用いて特性化することができる。
本発明の直接検出検知により、欠陥が特定され、OLEDバックプレーンの製造時にパックプレーンが修正されたときプロセス制御データが提供される。画素負荷トランジスタを用いたDDSにより、OLEDバックプレーン上の電流を特性化することができるようになる。更に、DDSと、画素負荷トランジスタを用いた(又は用いない)隣接OLED画素間の示差測定と、の組み合わせにより、低画素電流(又は電圧)欠陥を検出することができるようになる。それゆえ、本発明によると、欠陥を検出してOLEDのロールツーロール生産においてプロセス制御が実現される。
本発明のいくつかの実施形態においては、画素トランジスタの出力を遠隔の負荷トランジスタへと導く試験ラインの代わりに、アクティブ状態において試験電流を直接的にグランドへと導く試験トランジスタを含むようにバックプレーンを変更することもできる。更にその他の実施形態においては、DDSにより隣接する試験画素間の差異だけを検出するように構成する。これは、OLED画素間の分離に対応した量だけ時間的にもしくは空間的に分離した二点においてデータストリームをサンプリングすることによりソフトウェアプログラムとして、又はハードウェアにおいて実施してよい。その後、得られた信号同士を減算して、その差異信号に欠陥検出アルゴリズムを適用する。この差異システムは電圧ノイズに対して脆弱であるが、しかしDDSシステムは信号対雑音比が高いのでこのような用途に十分適している。
本発明に従ったOLEDの試験によると、多くの利点が得られる。このような利点には以下のものが含まれる。本発明に従った試験は、ライン内部での動作(つまり、プレート当たり〜60秒)に適した電子ビーム検査具であるTACTよりも迅速であり、かつ信号対雑音比が高い。本発明はいかなる環境においても実施してよい(真空から大気圧まで、いかなる湿度状態においても)。本発明は、数十マイクロメータ規模の空間的解像度を有している。本発明は、大規模用に調整することができる。本発明を可撓性基板に適用することができる。本発明を電流測定に用いることもできる。
本発明の上記の実施形態は例示的であり、限定的でない。多様な代替化と均等化が可能である。本発明は、検知回路に用いられる増幅器もしくは増幅回路、フィードバック回路、バイアス電圧等の種類により限定されない。本発明は、線形アレイの数量により限定されないし、各線形アレイに設けられるセンサーの数によっても限定されない。本発明は走査速度により限定されない。本発明は、本開示物が設けられる集積回路の種類により限定されない。また、本開示内容は、本開示物を製造するために用い得る、たとえばCMOS、バイポーラ、もしくはBICMOS等の処理技術の特定種類に限定されない。その他の追加、削除、修正が本開示内容を参照すると明らかであり、添付の請求項の範囲に含められることが意図されている。
Claims (18)
- 1つのパネルの上に形成された複数の画素の1つのアレイを試験するよう動作する装置であって、
N個のセンサーの1つの第1線形アレイを含み、
各センサーは、
前記パネルの上に設けられた1つの画素電極に容量結合するよう構成された1つの検知電極と、
対応した1つのフィードバックネットワークであって、前記検知電極が前記画素電極の近傍に位置して該画素電極に容量結合したときに、該検知電極の電圧を1つの実質的に定まった電圧に維持するよう構成されたフィードバックネットワークとを含み、
複数のセンサーの前記第1線形アレイは、1つの連続的速度において前記パネル上を走査するよう構成されている、
装置。 - 前記フィードバックネットワークは、
前記検知電極に接続された1つの第1入力端子と、1つの第1電圧源を受け取るよう接続された1つの第2入力端子とを備える1つの演算増幅器を含み、該演算増幅器の1つの出力信号は、該演算増幅器の前記第1入力端子を駆動するための1つのフィードバック信号を生成するために使用される、
請求項1に記載の装置。 - 前記第1電圧源は、接地電位である、
請求項2に記載の装置。 - 前記フィードバックネットワークは、前記増幅器の前記第1入力端子と前記増幅器の1つの出力端子との間に設けられた1つの容量素子を更に含む、
請求項2に記載の装置。 - N個のセンサーの前記第1線形アレイから1つの距離D1だけ離間したN個のセンサーの1つの第2線形アレイを更に含み、N個のセンサーの該第2線形アレイは、前記パネルの複数の画素が並ぶ1つの行を複数のセンサーの前記第1線形アレイが走査してから1つの既知期間だけ後に該パネルの複数の画素が並ぶ該行を走査するよう構成されており、複数のセンサーの該第2線形アレイは、該パネルの複数の画素に存在する複数の電圧を容量測定するよう構成されている、
請求項2に記載の装置。 - N個のセンサーの前記第1線形アレイから1つの距離D2だけ離間したN個のセンサーの1つの第3線形アレイを更に含み、N個のセンサーの該第3線形アレイは、前記パネルの複数の画素が並ぶ1つの行を複数のセンサーの前記第1線形アレイが走査してから1つの既知期間だけ後に該パネルの複数の画素が並ぶ該行を走査するよう構成されている、
請求項5に記載の装置。 - 前記第2と第3の複数の線形アレイの前記複数のセンサーのそれぞれは、
前記パネルに設けられた1つの画素電極に容量結合するよう構成された1つの検知電極と、
対応した1つのフィードバックネットワークであって、それに対応する前記検知電極が前記画素電極の近傍に位置して該画素電極に容量結合したときに、対応する該検知電極の電圧を1つの実質的に定まった電圧に維持するよう構成されたフィードバックネットワークと
を含む、
請求項6に記載の装置。 - 複数のセンサーの前記第2と第3の線形アレイの前記複数のフィードバックネットワークのそれぞれは、前記対応した検知電極に接続された1つの第1入力端子と、1つの第1バイアス電圧を受け取るよう構成された1つの第2入力端子とを備える1つの演算増幅器を含み、該演算増幅器の1つの出力信号は、該演算増幅器の前記第1入力端子を駆動するための1つのフィードバック信号を生成するために使用される、
請求項6に記載の装置。 - 複数の画素が形成された1つのパネルを試験する方法であって、
時間T1において、1つの検知電極を1つの画素電極へと容量結合させて該画素電極の電圧を検知する工程と、
前記検知した画素電極の電圧に従って生成された1つのフィードバック信号により前記検知電極画素を1つの実質的に定まった電圧に維持する工程と、
を含み、前記検知電極は、複数のセンサーのアレイの1つの直線内に設けられる、
方法。 - 前記検知した画素電極の電圧を1つの増幅回路の1つの第1入力端子へと供給する工程と、
前記増幅回路が生成する1つの出力電圧から前記フィードバック信号を生成する工程と
を更に含む、請求項9に記載の方法。 - 前記増幅回路は1つの演算増幅器を含む、
請求項10に記載の方法。 - 1つのバイアス電圧を前記増幅回路の1つの第2入力端子へと供給する工程を更に含む、
請求項10に記載の方法。 - 前記バイアス電圧は、接地電位である、
請求項12に記載の方法。 - 前記増幅回路の出力端子を該増幅回路の前記第1入力端子に容量結合させる工程を更に含む、
請求項12に記載の方法。 - 時間T2において1つの第2検知電極を前記画素電極へと容量結合させて該画素電極の電圧を検知する工程であって、T2とT1は1つの所定値だけ時間的に分離している工程と、
前記第2検知電極が検知した前記画素電極の電圧に従って生成される1つのフィードバック信号により該第2検知電極画素を1つの実質的に定まった電圧に維持する工程と
を更に含む、請求項10に記載の方法。 - 時間T3において1つの第3検知電極を前記画素電極へと容量結合させて該画素電極の電圧を検知する工程であって、T3とT1は1つの所定値だけ時間的に分離している工程と、
前記第3検知電極が検知した前記画素電極の電圧に従って生成される1つのフィードバック信号により該第3検知電極画素を1つの実質的に定まった電圧に維持する工程と
を更に含む、請求項15に記載の方法。 - 前記第2と第3の複数のセンサーのそれぞれは、
前記パネルに設けられた前記画素電極に容量結合されるよう構成された1つの検知電極と、
対応した1つのフィードバックネットワークであって、それに対応する前記検知電極が前記画素電極の近傍に位置して該画素電極に容量結合したときに、対応する該検知電極の電圧を1つの実質的に定まった電圧に維持するよう構成されたフィードバックネットワークと
を更に含む、
請求項16に記載の方法。 - 前記画素電極は、前記検知電極に容量結合する前に、1つのDC電圧を受け取る、
請求項9に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67396705P | 2005-04-22 | 2005-04-22 | |
US68762105P | 2005-06-02 | 2005-06-02 | |
US68960105P | 2005-06-09 | 2005-06-09 | |
US69784405P | 2005-07-08 | 2005-07-08 | |
PCT/US2006/015056 WO2006116060A2 (en) | 2005-04-22 | 2006-04-21 | Direct detect sensor for flat panel displays |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008537152A true JP2008537152A (ja) | 2008-09-11 |
Family
ID=37215293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008507909A Pending JP2008537152A (ja) | 2005-04-22 | 2006-04-21 | フラットパネル表示装置用直接検出センサー |
Country Status (6)
Country | Link |
---|---|
US (5) | US7466161B2 (ja) |
JP (1) | JP2008537152A (ja) |
KR (1) | KR101295933B1 (ja) |
CN (1) | CN101228450B (ja) |
TW (1) | TW200638314A (ja) |
WO (1) | WO2006116060A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015501008A (ja) * | 2011-11-29 | 2015-01-08 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 薄い背面ガラス相互接続部 |
JP2020524416A (ja) * | 2017-06-20 | 2020-08-13 | テソロ・サイエンティフィック・インコーポレーテッド | 発光ダイオード(led)テスト装置および製造方法 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7466161B2 (en) * | 2005-04-22 | 2008-12-16 | Photon Dynamics, Inc. | Direct detect sensor for flat panel displays |
US7786742B2 (en) | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
CN101495880A (zh) * | 2006-07-17 | 2009-07-29 | 斯卡尼迈齐克斯公司 | 具有检测电路的薄膜晶体管阵列 |
TW200818973A (en) * | 2006-10-11 | 2008-04-16 | Au Optronics Corp | Temperature regulative display system and controlling method of amoled panel |
US8692777B2 (en) * | 2008-02-08 | 2014-04-08 | Apple Inc. | Method for rapidly testing capacitance sensing array fault conditions using a floating conductor |
US8536892B2 (en) * | 2008-02-29 | 2013-09-17 | Palo Alto Research Center Incorporated | System for testing transistor arrays in production |
US8164588B2 (en) * | 2008-05-23 | 2012-04-24 | Teledyne Scientific & Imaging, Llc | System and method for MEMS array actuation including a charge integration circuit to modulate the charge on a variable gap capacitor during an actuation cycle |
US8552429B2 (en) * | 2008-10-23 | 2013-10-08 | The Regents Of The University Of California | Proximity charge sensing for semiconductor detectors |
CN101750765B (zh) * | 2008-12-18 | 2011-12-28 | 北京京东方光电科技有限公司 | 液晶显示器公共电极线断线不良的检测方法 |
JP4816738B2 (ja) * | 2009-02-05 | 2011-11-16 | ソニー株式会社 | 情報入出力装置 |
DE102009022965A1 (de) * | 2009-05-28 | 2010-12-02 | Siemens Aktiengesellschaft | Messung eines Substrats mit elektrisch leitenden Strukturen |
US9035673B2 (en) | 2010-01-25 | 2015-05-19 | Palo Alto Research Center Incorporated | Method of in-process intralayer yield detection, interlayer shunt detection and correction |
CN102243382B (zh) * | 2010-05-13 | 2014-12-31 | 上海天马微电子有限公司 | 液晶显示装置及其制作方法、检测及改善装置 |
JP2011254353A (ja) * | 2010-06-03 | 2011-12-15 | On Semiconductor Trading Ltd | ループゲイン調整回路 |
DE102010023128A1 (de) * | 2010-06-09 | 2011-12-15 | Siemens Aktiengesellschaft | Kapazitiver Sensor |
TWI426286B (zh) | 2010-08-02 | 2014-02-11 | Ind Tech Res Inst | 基板電性的量測設備 |
CN102411099A (zh) * | 2010-09-25 | 2012-04-11 | 财团法人工业技术研究院 | 基板电性的测量设备 |
US20130088245A1 (en) * | 2011-10-10 | 2013-04-11 | Kla-Tencor Corporation | Capacitive Inspection Of EUV Photomasks |
KR102223552B1 (ko) * | 2013-12-04 | 2021-03-04 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
CN105589231B (zh) * | 2016-03-09 | 2019-04-30 | 京东方科技集团股份有限公司 | 非接触式探针信号加载装置 |
US10600697B2 (en) * | 2016-12-16 | 2020-03-24 | Tesoro Scientific, Inc. | Light emitting diode (LED) test apparatus and method of manufacture |
JP2020506541A (ja) | 2017-01-23 | 2020-02-27 | テソロ・サイエンティフィック・インコーポレーテッド | 発光ダイオード(led)検査装置及び製造方法 |
TWI778072B (zh) * | 2017-06-22 | 2022-09-21 | 以色列商奧寶科技有限公司 | 用於在超高解析度面板中偵測缺陷之方法 |
CN107749273B (zh) | 2017-11-07 | 2019-10-15 | 京东方科技集团股份有限公司 | 电信号检测模组、驱动方法、像素电路和显示装置 |
TWI634339B (zh) * | 2017-11-21 | 2018-09-01 | 興城科技股份有限公司 | 檢測薄膜電晶體基板之方法及裝置 |
CN108758540A (zh) * | 2018-05-28 | 2018-11-06 | 武汉华星光电技术有限公司 | 面光源及面光源的检测方法 |
CN110095704B (zh) * | 2019-04-17 | 2022-02-22 | 深圳市华星光电半导体显示技术有限公司 | 检测阵列基板中电路缺陷的装置及方法 |
KR20210109071A (ko) * | 2020-02-26 | 2021-09-06 | 삼성전자주식회사 | 디스플레이 구동 회로 및 그것을 포함하는 표시 장치 |
CN113447858B (zh) * | 2020-11-11 | 2022-11-11 | 重庆康佳光电技术研究院有限公司 | 电路背板检测装置及检测方法 |
US11835710B2 (en) * | 2020-12-15 | 2023-12-05 | Infineon Technologies Ag | Method of mode coupling detection and damping and usage for electrostatic MEMS mirrors |
EP4037308A1 (fr) * | 2021-01-29 | 2022-08-03 | Stmicroelectronics (Grenoble 2) Sas | Capteurs d'images |
CN112986787B (zh) * | 2021-05-20 | 2021-07-30 | 江西省兆驰光电有限公司 | 一种发光二极管测试装置 |
KR20230041906A (ko) * | 2021-09-17 | 2023-03-27 | 삼성디스플레이 주식회사 | 표시 장치의 검사 방법 및 장치 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036317A (en) * | 1988-08-22 | 1991-07-30 | Tektronix, Inc. | Flat panel apparatus for addressing optical data storage locations |
US5179345A (en) * | 1989-12-13 | 1993-01-12 | International Business Machines Corporation | Method and apparatus for analog testing |
US5057775A (en) * | 1990-05-04 | 1991-10-15 | Genrad, Inc. | Method of testing control matrices for flat-panel displays |
US5258705A (en) * | 1990-12-21 | 1993-11-02 | Sharp Kabushiki Kaisha | Active matrix substrate inspecting device |
JPH05126890A (ja) | 1991-10-30 | 1993-05-21 | Sharp Corp | 基板部品検査装置 |
JPH0627494A (ja) * | 1992-02-14 | 1994-02-04 | Inter Tec:Kk | 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置 |
TW387080B (en) | 1994-06-21 | 2000-04-11 | Hitachi Ltd | A display device integrated with an input device |
US5694053A (en) * | 1995-06-07 | 1997-12-02 | Xerox Corporation | Display matrix tester |
JP2002022789A (ja) * | 2000-07-05 | 2002-01-23 | Oht Inc | 検査装置及び検査方法 |
US6600325B2 (en) * | 2001-02-06 | 2003-07-29 | Sun Microsystems, Inc. | Method and apparatus for probing an integrated circuit through capacitive coupling |
US7081908B2 (en) * | 2001-02-22 | 2006-07-25 | Mitsubishi Heavy Industries, Ltd. | Apparatus and method for testing electrode structure for thin display device using FET function |
JP4450143B2 (ja) * | 2001-05-24 | 2010-04-14 | オー・エイチ・ティー株式会社 | 回路パターン検査装置並びに回路パターン検査方法及び記録媒体 |
US7466161B2 (en) * | 2005-04-22 | 2008-12-16 | Photon Dynamics, Inc. | Direct detect sensor for flat panel displays |
-
2006
- 2006-04-20 US US11/379,413 patent/US7466161B2/en active Active
- 2006-04-21 CN CN2006800136274A patent/CN101228450B/zh not_active Expired - Fee Related
- 2006-04-21 WO PCT/US2006/015056 patent/WO2006116060A2/en active Application Filing
- 2006-04-21 JP JP2008507909A patent/JP2008537152A/ja active Pending
- 2006-04-21 KR KR1020077024700A patent/KR101295933B1/ko active IP Right Grant
- 2006-04-21 TW TW095114247A patent/TW200638314A/zh unknown
-
2008
- 2008-03-12 US US12/047,275 patent/US20080157802A1/en not_active Abandoned
- 2008-08-29 US US12/201,715 patent/US20080315908A1/en not_active Abandoned
-
2009
- 2009-08-12 US US12/540,256 patent/US20090295425A1/en not_active Abandoned
- 2009-08-25 US US12/547,251 patent/US7960993B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015501008A (ja) * | 2011-11-29 | 2015-01-08 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 薄い背面ガラス相互接続部 |
JP2020524416A (ja) * | 2017-06-20 | 2020-08-13 | テソロ・サイエンティフィック・インコーポレーテッド | 発光ダイオード(led)テスト装置および製造方法 |
JP7258781B2 (ja) | 2017-06-20 | 2023-04-17 | アップル インコーポレイテッド | 発光ダイオード(led)テスト装置および製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100045334A1 (en) | 2010-02-25 |
US20080315908A1 (en) | 2008-12-25 |
TW200638314A (en) | 2006-11-01 |
KR101295933B1 (ko) | 2013-08-14 |
WO2006116060A2 (en) | 2006-11-02 |
KR20080003838A (ko) | 2008-01-08 |
US20090295425A1 (en) | 2009-12-03 |
US20080157802A1 (en) | 2008-07-03 |
US7960993B2 (en) | 2011-06-14 |
CN101228450A (zh) | 2008-07-23 |
CN101228450B (zh) | 2011-06-08 |
WO2006116060A3 (en) | 2007-12-13 |
US7466161B2 (en) | 2008-12-16 |
US20060237627A1 (en) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7466161B2 (en) | Direct detect sensor for flat panel displays | |
US20070109011A1 (en) | Array Test Using The Shorting Bar And High Frequency Clock Signal For The Inspection Of TFT-LCD With Integrated Driver IC | |
JP2013508793A (ja) | プレチャージ動作を用いるセンサ回路アレイを含む液晶デバイス | |
WO2002003083A1 (fr) | Dispositif et procede d'inspection | |
US7317325B2 (en) | Line short localization in LCD pixel arrays | |
JPS63167333A (ja) | 薄膜トランジスタ・アレイ装置 | |
RU2473110C2 (ru) | Дисплей | |
JP3203864B2 (ja) | アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法 | |
TWI499788B (zh) | 畫素陣列基板檢測方法及畫素陣列基板檢測裝置 | |
US20080036464A1 (en) | Probes and methods for semiconductor wafer analysis | |
US20020121917A1 (en) | Apparatus and method for testing electrode structure for thin display device using FET function | |
US20060092679A1 (en) | Array substrate, method of inspecting the array substrate and method of manufacturing the array substrate | |
Koerdel et al. | Contactless inspection of flat-panel displays and detector panels by capacitive coupling | |
Sambandan et al. | Defect identification in large area electronic backplanes | |
JPWO2004109376A1 (ja) | アレイ基板の検査方法 | |
JP3846028B2 (ja) | 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 | |
US7081908B2 (en) | Apparatus and method for testing electrode structure for thin display device using FET function | |
JP3613968B2 (ja) | 半導体素子検査装置及び半導体素子検査方法 | |
JP2004264348A (ja) | 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 | |
JP2012078127A (ja) | Tftアレイ検査装置およびtftアレイ検査方法 | |
WO2004109374A1 (ja) | アレイ基板の検査方法およびアレイ基板の検査装置 | |
JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
KR100543714B1 (ko) | 디스플레이 장치의 화소 검사방법 및 검사장치 | |
KR20040024250A (ko) | 평면 표시 장치의 전계 검사 장치 및 그 방법 | |
JP3412054B2 (ja) | 液晶パネル検査装置及び検査方法 |