JPH0627494A - 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置 - Google Patents
薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置Info
- Publication number
- JPH0627494A JPH0627494A JP6589693A JP6589693A JPH0627494A JP H0627494 A JPH0627494 A JP H0627494A JP 6589693 A JP6589693 A JP 6589693A JP 6589693 A JP6589693 A JP 6589693A JP H0627494 A JPH0627494 A JP H0627494A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- inspected
- film transistor
- thin film
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 表示エリア内のＴＦＴの不良を含む画素の欠
陥の有無を、画素電極に損傷を与えることなく短時間で
検出する。 【構成】 薄膜トランジスタアクティブマトリクス基板
上の被検査画素４５に接続されているデータ線４０に交
流電圧を与え、かつゲート線４２に薄膜トランジスタを
オンさせる電圧を与えることにより、薄膜トランジスタ
のソース電極に接続されている画素電極４５の電位を交
流電位とする。一方被検査画素電極４５の真上に、画素
電極４５とは非接触に位置決めされたプローブ４４を用
い、そのプローブ４４と被検査画素電極４５間の静電容
量を介して、被検査画素電極４５の交番電位を増幅器５
１に導き検知する。そして被検査画素４５に配線の断
線、短絡、ＴＦＴ不良等欠陥があるとき、その画素電極
電位は正常な交番電位とは異なる状態になるので、これ
を利用し、欠陥の有無を検出する。
陥の有無を、画素電極に損傷を与えることなく短時間で
検出する。 【構成】 薄膜トランジスタアクティブマトリクス基板
上の被検査画素４５に接続されているデータ線４０に交
流電圧を与え、かつゲート線４２に薄膜トランジスタを
オンさせる電圧を与えることにより、薄膜トランジスタ
のソース電極に接続されている画素電極４５の電位を交
流電位とする。一方被検査画素電極４５の真上に、画素
電極４５とは非接触に位置決めされたプローブ４４を用
い、そのプローブ４４と被検査画素電極４５間の静電容
量を介して、被検査画素電極４５の交番電位を増幅器５
１に導き検知する。そして被検査画素４５に配線の断
線、短絡、ＴＦＴ不良等欠陥があるとき、その画素電極
電位は正常な交番電位とは異なる状態になるので、これ
を利用し、欠陥の有無を検出する。
Description
【０００１】
【産業上の利用分野】この発明は液晶ディスプレイに用
いる薄膜トランジスタアクティブマトリクス基板の検査
方法及び装置に関するものである。
いる薄膜トランジスタアクティブマトリクス基板の検査
方法及び装置に関するものである。
【０００２】
【従来の技術】薄膜トランジスタアクティブマトリクス
基板は、複数のデータ線、ゲート線、薄膜トランジス
タ、画素電極、容量素子をガラス基板上に薄膜プロセス
を用いて形成したものである。
基板は、複数のデータ線、ゲート線、薄膜トランジス
タ、画素電極、容量素子をガラス基板上に薄膜プロセス
を用いて形成したものである。
【０００３】この薄膜トランジスタアクティブマトリク
ス基板においては、製造工程での塵埃やフォトレジスト
工程での欠陥等に起因する配線の短絡、断線や薄膜トラ
ンジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ）不良等の欠陥が発生する。
ス基板においては、製造工程での塵埃やフォトレジスト
工程での欠陥等に起因する配線の短絡、断線や薄膜トラ
ンジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ）不良等の欠陥が発生する。
【０００４】従来、薄膜トランジスタアクティブマトリ
クス基板の欠陥検査としては、各ゲート線とデータ線の
電気抵抗を測定し、短絡と断線を検出する方法が行われ
ている。これは基板内の全ゲート線及びデータ線に対し
て検査される。
クス基板の欠陥検査としては、各ゲート線とデータ線の
電気抵抗を測定し、短絡と断線を検出する方法が行われ
ている。これは基板内の全ゲート線及びデータ線に対し
て検査される。
【０００５】一方ＴＦＴの不良等を含む画素毎の検査
は、全画素を検査するのではなく、マトリクスの周辺に
測定用サンプルとして設けたＴＦＴを測定することによ
り代用している。
は、全画素を検査するのではなく、マトリクスの周辺に
測定用サンプルとして設けたＴＦＴを測定することによ
り代用している。
【０００６】表示エリア内にある全てのＴＦＴを検査す
る方法としては、個々の画素電極に機械的な接触式プロ
ーブを当てることにより可能ではあるが、この方法は、
画素電極に損傷を与え、かつ膨大な回数（１枚の液晶表
示器は、およそ１０万個以上の画素電極から成る）の測
定を必要とするため実用的でない。そこで最近全ての画
素の試験方法として、電気−光学素子を用いた画素電極
電位の検査方法（特開平３−１４２４９８号公報、米国
特許第４，９８３，９１１）、画素毎の容量素子に蓄積
された電荷を検出することにより検査する方法（特開平
３−２００１２１号公報）、薄膜トランジスタをオン、
オフさせることにより、画素毎のインピーダンスが変化
することを利用してインピーダンス解析により画素欠陥
を検査する方法等が提案されている。
る方法としては、個々の画素電極に機械的な接触式プロ
ーブを当てることにより可能ではあるが、この方法は、
画素電極に損傷を与え、かつ膨大な回数（１枚の液晶表
示器は、およそ１０万個以上の画素電極から成る）の測
定を必要とするため実用的でない。そこで最近全ての画
素の試験方法として、電気−光学素子を用いた画素電極
電位の検査方法（特開平３−１４２４９８号公報、米国
特許第４，９８３，９１１）、画素毎の容量素子に蓄積
された電荷を検出することにより検査する方法（特開平
３−２００１２１号公報）、薄膜トランジスタをオン、
オフさせることにより、画素毎のインピーダンスが変化
することを利用してインピーダンス解析により画素欠陥
を検査する方法等が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながらこれらは
いずれも現在はまだ試験段階であり、実用化には至って
おらず、また装置価格も高価になることが予想される。
いずれも現在はまだ試験段階であり、実用化には至って
おらず、また装置価格も高価になることが予想される。
【０００８】この発明は上記従来の欠点を解決するため
になされたものであって、その目的は、表示エリア内の
ＴＦＴの不良を含む画素の欠陥の有無を、画素電極に損
傷を与えることなく、短時間で検出することが可能であ
ると共に、安価に構成が可能な薄膜トランジスタアクテ
ィブマトリクス基板の検査方法及び装置を提供すること
にある。
になされたものであって、その目的は、表示エリア内の
ＴＦＴの不良を含む画素の欠陥の有無を、画素電極に損
傷を与えることなく、短時間で検出することが可能であ
ると共に、安価に構成が可能な薄膜トランジスタアクテ
ィブマトリクス基板の検査方法及び装置を提供すること
にある。
【０００９】
【課題を解決するための手段及び作用】上記目的を達成
するために、薄膜トランジスタアクティブマトリクス基
板上の被検査画素電極に接続されているデータ線に交流
電圧を与え、かつゲート線に薄膜トランジスタをオンさ
せる電圧を与えることにより、薄膜トランジスタのソー
ス電極に接続されている画素電極の電位を交流電位とす
る。
するために、薄膜トランジスタアクティブマトリクス基
板上の被検査画素電極に接続されているデータ線に交流
電圧を与え、かつゲート線に薄膜トランジスタをオンさ
せる電圧を与えることにより、薄膜トランジスタのソー
ス電極に接続されている画素電極の電位を交流電位とす
る。
【００１０】一方被検査電極の真上に、画素電極とは非
接触に位置決めされたプローブを用い、そのプローブと
被検査画素電極間の静電容量を介して、被検査画素電極
の電位変化を増幅器に導き検知する。そして被検査画素
に配線の短絡、断線、ＴＦＴ不良等欠陥があるとき、そ
の画素電極電位は正常とは異なる振幅や波形になるの
で、これを利用し、欠陥の有無を検出することができ
る。
接触に位置決めされたプローブを用い、そのプローブと
被検査画素電極間の静電容量を介して、被検査画素電極
の電位変化を増幅器に導き検知する。そして被検査画素
に配線の短絡、断線、ＴＦＴ不良等欠陥があるとき、そ
の画素電極電位は正常とは異なる振幅や波形になるの
で、これを利用し、欠陥の有無を検出することができ
る。
【００１１】なお上記データ線とは、信号線、ドレイン
線等と称されるものを含み、また前記ゲート線とは走査
線と称されるものを含む。
線等と称されるものを含み、また前記ゲート線とは走査
線と称されるものを含む。
【００１２】
【実施例】図１は本発明による検査装置の例を示す。こ
れは薄膜トランジスタアクティブマトリクス基板１を、
基板吸着が可能なチャック２の上に固定し、これと相対
向させて非接触プローブ３を、高さ方向Ｚ及び図示Ｘ方
向に位置決め及び移動可能な機構部４により支持したも
のである。一方チャック２は、Ｘに直角で紙面に垂直な
Ｙ方向に位置決め及び移動可能な機構部７により支持さ
れており、両機構部４、７を用いることで、非接触プロ
ーブ３を、基板１上の任意の画素電極上に任意の距離を
隔てて位置決めすることができるようになっている。
れは薄膜トランジスタアクティブマトリクス基板１を、
基板吸着が可能なチャック２の上に固定し、これと相対
向させて非接触プローブ３を、高さ方向Ｚ及び図示Ｘ方
向に位置決め及び移動可能な機構部４により支持したも
のである。一方チャック２は、Ｘに直角で紙面に垂直な
Ｙ方向に位置決め及び移動可能な機構部７により支持さ
れており、両機構部４、７を用いることで、非接触プロ
ーブ３を、基板１上の任意の画素電極上に任意の距離を
隔てて位置決めすることができるようになっている。
【００１３】接触式プローブ８は、データ線及びゲート
線に電圧を供給するためのプローブであり、図には示さ
れていない電源に接続されている。なお図１において、
５はＸ方向位置決めガイド、６は架台をそれぞれ示して
いる。
線に電圧を供給するためのプローブであり、図には示さ
れていない電源に接続されている。なお図１において、
５はＸ方向位置決めガイド、６は架台をそれぞれ示して
いる。
【００１４】図２は典型的な薄膜トランジスタアクティ
ブマトリクスの１画素の構成を示すもので、薄膜トラン
ジスタ（ＴＦＴ）１０は、ソース接点１１、ドレイン接
点１２、ゲート接点１３を有する。ソース接点１１は画
素電極１６に、ドレイン接点１２はデータ線１４に、ま
たゲート接点１３はゲート線１７にそれぞれ接続されて
いる。画素電極１６には、蓄積容量を形成する容量素子
２０の端子が接続されており、容量素子２０の他の端子
は、Ｃｓ線と呼ばれる蓄積容量用対向電極線１９に接続
されている。
ブマトリクスの１画素の構成を示すもので、薄膜トラン
ジスタ（ＴＦＴ）１０は、ソース接点１１、ドレイン接
点１２、ゲート接点１３を有する。ソース接点１１は画
素電極１６に、ドレイン接点１２はデータ線１４に、ま
たゲート接点１３はゲート線１７にそれぞれ接続されて
いる。画素電極１６には、蓄積容量を形成する容量素子
２０の端子が接続されており、容量素子２０の他の端子
は、Ｃｓ線と呼ばれる蓄積容量用対向電極線１９に接続
されている。
【００１５】薄膜トランジスタアクティブマトリクス基
板は、このような画素の配列から成っている。各画素は
特定のゲート線とデータ線を用いることにより、アドレ
ス可能である。被検査画素をアドレスするデータ線に周
波数ｆ（Ｈｚ）の交流電圧を与える。また同画素をアド
レスするゲート線に適当な電圧を与えることにより、Ｔ
ＦＴをオンまたはオフ状態にすることができる。一方Ｃ
ｓ線は接地または一定電位にしておく。このような条件
の下では、被検査画素電極の電位は周波数ｆ（Ｈｚ）の
交流成分を持ち、ＴＦＴをオン状態にしたときとオフ状
態にしたときの交流成分の振幅は大きく異なる。
板は、このような画素の配列から成っている。各画素は
特定のゲート線とデータ線を用いることにより、アドレ
ス可能である。被検査画素をアドレスするデータ線に周
波数ｆ（Ｈｚ）の交流電圧を与える。また同画素をアド
レスするゲート線に適当な電圧を与えることにより、Ｔ
ＦＴをオンまたはオフ状態にすることができる。一方Ｃ
ｓ線は接地または一定電位にしておく。このような条件
の下では、被検査画素電極の電位は周波数ｆ（Ｈｚ）の
交流成分を持ち、ＴＦＴをオン状態にしたときとオフ状
態にしたときの交流成分の振幅は大きく異なる。
【００１６】本発明ではこの被検査画素電極の交流電位
を検知するために、非接触式の容量結合型プローブを用
いる。図３に薄膜トランジスタアクティブマトリクス基
板上に非接触プローブを位置決めした様子を示す。図３
において非接触プローブ４４は、被検査画素電極４５上
に適当な距離を隔てて位置決めされており、被検査画素
をアドレスするデータ線４０に交流電圧を印加し、同じ
くアドレスするゲート線４２にＴＦＴの制御電圧を印加
することにより、被検査画素４５が正常に動作している
か否かを、プローブ４４の電位測定から検出する。なお
図３において、４３は蓄積容量用対向電極線（Ｃｓ
線）、４７、４８は被検査画素４５の隣の画素電極（被
検査画素とアドレスされるデータ線が共通）、４９、５
０は被検査画素４５の隣の画素電極（被検査画素とアド
レスされるゲート線が共通）、４６は画素電極５０の制
御用ＴＦＴ、５１はプローブに誘起された電圧を増幅す
る増幅器をそれぞれ示している。
を検知するために、非接触式の容量結合型プローブを用
いる。図３に薄膜トランジスタアクティブマトリクス基
板上に非接触プローブを位置決めした様子を示す。図３
において非接触プローブ４４は、被検査画素電極４５上
に適当な距離を隔てて位置決めされており、被検査画素
をアドレスするデータ線４０に交流電圧を印加し、同じ
くアドレスするゲート線４２にＴＦＴの制御電圧を印加
することにより、被検査画素４５が正常に動作している
か否かを、プローブ４４の電位測定から検出する。なお
図３において、４３は蓄積容量用対向電極線（Ｃｓ
線）、４７、４８は被検査画素４５の隣の画素電極（被
検査画素とアドレスされるデータ線が共通）、４９、５
０は被検査画素４５の隣の画素電極（被検査画素とアド
レスされるゲート線が共通）、４６は画素電極５０の制
御用ＴＦＴ、５１はプローブに誘起された電圧を増幅す
る増幅器をそれぞれ示している。
【００１７】図４に１個の画素とプローブ及び増幅器の
等価的電気回路図を示す。データ線６０を介して交流信
号源７１からｆ（Ｈｚ）の交流電圧をＴＦＴ６３のドレ
イン端子に供給する。一方ゲート線６１を介してゲート
電圧Ｖｇ７０をゲート端子に供給し、ＴＦＴ６３をオン
又はオフする。ソースに接続される画素電極に生じる交
流分電圧Ｖｐ７２は、ＴＦＴ６３がオンのときとオフの
ときとでは大きく異なる。
等価的電気回路図を示す。データ線６０を介して交流信
号源７１からｆ（Ｈｚ）の交流電圧をＴＦＴ６３のドレ
イン端子に供給する。一方ゲート線６１を介してゲート
電圧Ｖｇ７０をゲート端子に供給し、ＴＦＴ６３をオン
又はオフする。ソースに接続される画素電極に生じる交
流分電圧Ｖｐ７２は、ＴＦＴ６３がオンのときとオフの
ときとでは大きく異なる。
【００１８】この画素電極上にプローブを近づけると、
プローブに誘起される電圧Ｖｐｒ７３は、画素電極とプ
ローブ間の静電容量をＣｐ（Ｆ）６５とし、プローブの
入力端からプローブ及び増幅器を見た等価的インピーダ
ンスをＺｉｎ６７とすると、Ｖｐｒ＝Ｖｐ・Ｚｉｎ／
｛Ｚｉｎ＋１／（ｊ２πｆＣｐ）｝となる。この電圧を
増幅器６８で増幅し検出信号６９を得る。ここでＣｐは
およそ０．００１ｐＦ程度であり、Ｃｓのおよそ１ｐＦ
に対して充分小さいので、プロービングに際しては、画
素電極電位を乱すことなく電極電位を測定することがで
きる。
プローブに誘起される電圧Ｖｐｒ７３は、画素電極とプ
ローブ間の静電容量をＣｐ（Ｆ）６５とし、プローブの
入力端からプローブ及び増幅器を見た等価的インピーダ
ンスをＺｉｎ６７とすると、Ｖｐｒ＝Ｖｐ・Ｚｉｎ／
｛Ｚｉｎ＋１／（ｊ２πｆＣｐ）｝となる。この電圧を
増幅器６８で増幅し検出信号６９を得る。ここでＣｐは
およそ０．００１ｐＦ程度であり、Ｃｓのおよそ１ｐＦ
に対して充分小さいので、プロービングに際しては、画
素電極電位を乱すことなく電極電位を測定することがで
きる。
【００１９】ところで図３に示すようにプローブは、被
検査画素電極に隣接する他の画素電極やデータ線、ゲー
ト線とも距離が近くなる。したがってプローブとこれら
の要素間の静電容量も存在する。被検査画素の電位を正
しく検知するためには、これら他の要素との結合静電容
量を小さく抑える必要がある。このために本発明ではプ
ローブを静電遮蔽しながら、被検査画素電極に対向する
プローブ面では静電遮蔽がなく静電気的に開口してお
り、かつ静電気的開口部分が被検査画素電極より小さい
プローブ構造とした。
検査画素電極に隣接する他の画素電極やデータ線、ゲー
ト線とも距離が近くなる。したがってプローブとこれら
の要素間の静電容量も存在する。被検査画素の電位を正
しく検知するためには、これら他の要素との結合静電容
量を小さく抑える必要がある。このために本発明ではプ
ローブを静電遮蔽しながら、被検査画素電極に対向する
プローブ面では静電遮蔽がなく静電気的に開口してお
り、かつ静電気的開口部分が被検査画素電極より小さい
プローブ構造とした。
【００２０】図５にプローブの一例を示す。図５におい
てプローブは同軸ケーブル状の構造をなし、外部導体９
０は接地されていて、中心導体９２が被検査画素電極以
外の要素と静電結合するのを防止する。中心導体９２と
外部導体９０の間には、円筒状の絶縁体９１があり、中
心導体９２と外部導体９０とを絶縁すると同時に、中心
導体９０を機械的に支持している。
てプローブは同軸ケーブル状の構造をなし、外部導体９
０は接地されていて、中心導体９２が被検査画素電極以
外の要素と静電結合するのを防止する。中心導体９２と
外部導体９０の間には、円筒状の絶縁体９１があり、中
心導体９２と外部導体９０とを絶縁すると同時に、中心
導体９０を機械的に支持している。
【００２１】このプローブを被検査画素電極上に位置決
めしたときの断面図を図６に示す。図６にはプローブ１
０６と各画素電極やデータ線との静電容量結合の様子が
電気力線１１０によって示されている。図６は、被検査
画素電極１０１とデータ線１０２は正の電位を持ち、隣
接画素電極１０４、１０５とデータ線１０３は負の電位
を持つ場合の図である。図６から中心導体１０７の開口
部分が画素電極より小さければ、外部導体１０８による
静電遮蔽効果によりプローブとデータ線間や隣接画素電
極間の結合静電容量は、プローブとガラス基板間のギャ
ップを適当に取れば、プローブと被検査画素電極間の静
電容量に比べて充分小さくできることがわかる。なお図
６において、１０９は絶縁体、１１１はガラス基板をそ
れぞれ示している。
めしたときの断面図を図６に示す。図６にはプローブ１
０６と各画素電極やデータ線との静電容量結合の様子が
電気力線１１０によって示されている。図６は、被検査
画素電極１０１とデータ線１０２は正の電位を持ち、隣
接画素電極１０４、１０５とデータ線１０３は負の電位
を持つ場合の図である。図６から中心導体１０７の開口
部分が画素電極より小さければ、外部導体１０８による
静電遮蔽効果によりプローブとデータ線間や隣接画素電
極間の結合静電容量は、プローブとガラス基板間のギャ
ップを適当に取れば、プローブと被検査画素電極間の静
電容量に比べて充分小さくできることがわかる。なお図
６において、１０９は絶縁体、１１１はガラス基板をそ
れぞれ示している。
【００２２】両隣接データ線からプローブに誘起される
電圧を抑えるためには、隣接データ線に互いに１８０度
位相のずれた交流信号を与えることが有効である。一般
に画素中心は両隣接データ線からほぼ等距離の位置にあ
るので、両隣接データ線から誘起される電圧は互いに打
ち消し合うからである。
電圧を抑えるためには、隣接データ線に互いに１８０度
位相のずれた交流信号を与えることが有効である。一般
に画素中心は両隣接データ線からほぼ等距離の位置にあ
るので、両隣接データ線から誘起される電圧は互いに打
ち消し合うからである。
【００２３】両隣接データ線ごしの両隣接画素からプロ
ーブに誘起される電圧を抑えるためには、両隣接画素の
画素電位を一定にすればよい。そのためには被検査画素
をアドレスするデータ線を含む１本おきのデータ線に正
弦波電圧を印加し、それら以外のデータ線には直流電圧
を印加する。
ーブに誘起される電圧を抑えるためには、両隣接画素の
画素電位を一定にすればよい。そのためには被検査画素
をアドレスするデータ線を含む１本おきのデータ線に正
弦波電圧を印加し、それら以外のデータ線には直流電圧
を印加する。
【００２４】本実施例では１本のプローブとして説明し
てきたが、複数個のプローブを画素ピッチの整数倍のピ
ッチに配列したプローブの組立体を用いることにより、
同時に複数の画素の試験をすることが可能であり、そう
することにより検査時間を短くすることができる。
てきたが、複数個のプローブを画素ピッチの整数倍のピ
ッチに配列したプローブの組立体を用いることにより、
同時に複数の画素の試験をすることが可能であり、そう
することにより検査時間を短くすることができる。
【００２５】また本実施例では、時間的に変化する信号
として正弦波信号を用いたが、正弦波に限らず任意に波
形信号を用いることができる。
として正弦波信号を用いたが、正弦波に限らず任意に波
形信号を用いることができる。
【００２６】
【発明の効果】以上のようにこの発明によれば、薄膜ト
ランジスタアクティブマトリクス基板の配線の短絡や断
線はもとより、薄膜トランジスタの不良や蓄積容量の不
良等、画素の欠陥の有無を、非接触プローブにより画素
電極に損傷を与えることなく、また基板に汚染を与える
ことなく感度良く検知でき、短時間に欠陥検査を行うこ
とが可能な検査方法と装置とを提供できる。またこれら
方法及び装置においては、特殊で複雑な電気または光学
測定器類を必要としないので、きわめて安価である。こ
のように本発明によって、薄膜トランジスタアクティブ
マトリクス基板の画素欠陥を含む検査を短時間に安価な
コストで行うことができ、薄膜トランジスタアクティブ
マトリクス表示器の歩留り向上や品質管理に効果を発揮
する。
ランジスタアクティブマトリクス基板の配線の短絡や断
線はもとより、薄膜トランジスタの不良や蓄積容量の不
良等、画素の欠陥の有無を、非接触プローブにより画素
電極に損傷を与えることなく、また基板に汚染を与える
ことなく感度良く検知でき、短時間に欠陥検査を行うこ
とが可能な検査方法と装置とを提供できる。またこれら
方法及び装置においては、特殊で複雑な電気または光学
測定器類を必要としないので、きわめて安価である。こ
のように本発明によって、薄膜トランジスタアクティブ
マトリクス基板の画素欠陥を含む検査を短時間に安価な
コストで行うことができ、薄膜トランジスタアクティブ
マトリクス表示器の歩留り向上や品質管理に効果を発揮
する。
【図１】この発明の検査装置の一例を示す模式図であ
る。
る。
【図２】薄膜トランジスタアクティブマトリクス基板の
一画素の構造を示す説明図である。
一画素の構造を示す説明図である。
【図３】被検査基板上に非接触プローブを位置決めした
状態を示す斜視図である。
状態を示す斜視図である。
【図４】１個の画素とプローブ及び増幅器の等価的電気
回路を示す回路図である。
回路を示す回路図である。
【図５】プローブの構造を示す斜視図である。
【図６】プローブを画素電極上に位置決めした状態の断
面図である。
面図である。
３ プローブ １０ ＴＦＴ １４ データ線 １６ 画素電極 １７ ゲート線
Claims (8)
- 【請求項１】 マトリクス状に配列された複数個の画素
と、複数のデータ線と、複数のゲート線を備え、前記画
素はスイッチングトランジスタと容量素子から成る薄膜
トランジスタアクティブマトリクス基板において、デー
タ線及びゲート線に電圧を印加することにより画素電極
の電位を時間的に変化させ、プローブを非接触に基板上
の被検査画素電極上に位置決めし、または被検査画素電
極上を移動させ、被検査画素電極上とプローブ間の静電
容量を介して、被検査画素電極の電位変化を増幅器に導
き、それを検知することを特徴とする薄膜トランジスタ
アクティブマトリクス基板の検査方法。 - 【請求項２】 上記プローブにおいては、被検査画素電
極に対向する部分が、中心導体部と、その周辺の接地電
位に保たれた静電遮蔽部とから成り、かつ中心導体部と
静電遮蔽部は電気的に絶縁されており、中心導体部の被
検査画素電極に対向する面には静電遮蔽がなく、静電気
的に開口しており、かつ静電気的開口部が被検査画素電
極より小さいことを特徴とする請求項１の薄膜トランジ
スタアクティブマトリクス基板の検査方法。 - 【請求項３】 上記画素電極の電位を変化させる方法と
して、互いに隣合うデータ線は、互いに反転した位相の
正弦波電圧となるように複数のデータ線に交互に１８０
度位相のずれた正弦波電圧を印加し、ゲート線には薄膜
トランジスタをオンさせる電圧を印加することを特徴と
する請求項１又は請求項２の薄膜トランジスタアクティ
ブマトリクス基板の検査方法。 - 【請求項４】 上記画素電極の電位を変化させる方法と
して、前記複数のデータ線に対して１本おきに正弦波電
圧を印加し、それら以外のデータ線には直流電圧を印加
し、ゲート線には薄膜トランジスタをオンさせる電圧を
印加することを特徴とする請求項１、請求項２又は請求
項３の薄膜トランジスタアクティブマトリクス基板の検
査方法。 - 【請求項５】 マトリクス状に配列された複数個の画素
と、複数のデータ線と、複数のゲート線を備え、前記画
素はスイッチングトランジスタと容量素子から成る薄膜
トランジスタアクティブマトリクス基板において、画素
電極の電位を時間的に変化させるための前記データ線に
電圧を印加する手段と、前記ゲート線に薄膜トランジス
タの制御用電圧を印加する手段と、プローブを非接触に
基板上の被検査画素電極上に位置決めする手段または被
検査画素電極上を移動させる手段と、被検査画素電極と
プローブ間の静電容量を介して被検査画素電極の電位変
化を検知する検知手段とを備えたことを特徴とする薄膜
トランジスタアクティブマトリクス基板の検査装置。 - 【請求項６】 上記プローブにおいては、被検査画素電
極に対向する部分が、中心導体部と、その周辺の接地電
位に保たれた静電遮蔽部とから成り、かつ中心導体部と
静電遮蔽部は電気的に絶縁されており、中心導体部の被
検査画素電極に対向する面には静電遮蔽がなく、静電気
的に開口しており、かつ静電気的開口部が被検査画素電
極より小さいことを特徴とする請求項５の薄膜トランジ
スタアクティブマトリクス基板の検査装置。 - 【請求項７】 上記画素電極の電位を変化させる方法と
して、互いに隣合うデータ線は、互いに反転した位相の
正弦波電圧となるように複数のデータ線に交互に１８０
度位相のずれた正弦波電圧を印加し、ゲート線には薄膜
トランジスタをオンさせる電圧を印加することを特徴と
する請求項５又は請求項６の薄膜トランジスタアクティ
ブマトリクス基板の検査装置。 - 【請求項８】 上記画素電極の電位を変化させる方法と
して、前記複数のデータ線に対して１本おきに正弦波電
圧を印加し、それら以外のデータ線には直流電圧を印加
し、ゲート線には薄膜トランジスタをオンさせる電圧を
印加することを特徴とする請求項５、請求項６又は請求
項７の薄膜トランジスタアクティブマトリクス基板の検
査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6589693A JPH0627494A (ja) | 1992-02-14 | 1993-02-15 | 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7939992 | 1992-02-14 | ||
| JP4-79399 | 1992-02-14 | ||
| JP6589693A JPH0627494A (ja) | 1992-02-14 | 1993-02-15 | 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0627494A true JPH0627494A (ja) | 1994-02-04 |
Family
ID=26407067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6589693A Pending JPH0627494A (ja) | 1992-02-14 | 1993-02-15 | 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0627494A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883437A (en) * | 1994-12-28 | 1999-03-16 | Hitachi, Ltd. | Method and apparatus for inspection and correction of wiring of electronic circuit and for manufacture thereof |
| JP2004094245A (ja) * | 2002-08-19 | 2004-03-25 | Photon Dynamics Inc | 視覚画像形成および電子感知による総合検査システム |
| KR100799161B1 (ko) * | 2006-07-20 | 2008-01-29 | 마이크로 인스펙션 주식회사 | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 |
| JP2008026319A (ja) * | 2006-07-20 | 2008-02-07 | Microinspection Inc | 非接触シングルサイドプローブ構造 |
| US7363904B2 (en) | 2002-02-20 | 2008-04-29 | Yamaha Hatsudoki Kabushiki Kaisha | Lubrication device of engine |
| JP2008541181A (ja) * | 2005-05-18 | 2008-11-20 | シーメンス アクチエンゲゼルシヤフト | 導体路構造体の検査方法 |
| KR101295933B1 (ko) * | 2005-04-22 | 2013-08-14 | 포톤 다이나믹스, 인코포레이티드 | 플랫 패널 디스플레이를 위한 직접 검출 센서 |
| US9979390B2 (en) | 2014-05-14 | 2018-05-22 | Panasonic Intellectual Property Management Co., Ltd. | Grip sensor |
| US11409395B2 (en) | 2018-12-13 | 2022-08-09 | Samsung Display Co., Ltd. | Testing device of display module, testing system including the same, and testing method using the same |
-
1993
- 1993-02-15 JP JP6589693A patent/JPH0627494A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883437A (en) * | 1994-12-28 | 1999-03-16 | Hitachi, Ltd. | Method and apparatus for inspection and correction of wiring of electronic circuit and for manufacture thereof |
| US7363904B2 (en) | 2002-02-20 | 2008-04-29 | Yamaha Hatsudoki Kabushiki Kaisha | Lubrication device of engine |
| JP2004094245A (ja) * | 2002-08-19 | 2004-03-25 | Photon Dynamics Inc | 視覚画像形成および電子感知による総合検査システム |
| KR101295933B1 (ko) * | 2005-04-22 | 2013-08-14 | 포톤 다이나믹스, 인코포레이티드 | 플랫 패널 디스플레이를 위한 직접 검출 센서 |
| JP2008541181A (ja) * | 2005-05-18 | 2008-11-20 | シーメンス アクチエンゲゼルシヤフト | 導体路構造体の検査方法 |
| JP4856698B2 (ja) * | 2005-05-18 | 2012-01-18 | シーメンス アクチエンゲゼルシヤフト | 導体路構造体の検査方法 |
| KR101226197B1 (ko) * | 2005-05-18 | 2013-01-28 | 지멘스 악티엔게젤샤프트 | 스트립 도체 구조물을 검사하는 방법 |
| KR100799161B1 (ko) * | 2006-07-20 | 2008-01-29 | 마이크로 인스펙션 주식회사 | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 |
| JP2008026319A (ja) * | 2006-07-20 | 2008-02-07 | Microinspection Inc | 非接触シングルサイドプローブ構造 |
| JP4712772B2 (ja) * | 2006-07-20 | 2011-06-29 | マイクロインスペクション，インコーポレイテッド | 非接触シングルサイドプローブ構造 |
| US9979390B2 (en) | 2014-05-14 | 2018-05-22 | Panasonic Intellectual Property Management Co., Ltd. | Grip sensor |
| US11409395B2 (en) | 2018-12-13 | 2022-08-09 | Samsung Display Co., Ltd. | Testing device of display module, testing system including the same, and testing method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7317325B2 (en) | Line short localization in LCD pixel arrays | |
| US5719648A (en) | Liquid crystal display apparatus and method for producing the same with electrodes for producing a reference signal outside display area | |
| JPH07146323A (ja) | 液晶表示器用ガラス基板の検査方法及び検査装置 | |
| JPH0627494A (ja) | 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置 | |
| JP4856698B2 (ja) | 導体路構造体の検査方法 | |
| KR0166430B1 (ko) | 박막트랜지스터의 검사장치 | |
| JP3510490B2 (ja) | 薄型表示装置用電極構造体の検査装置及びその検査方法 | |
| JPH07287249A (ja) | 薄膜トランジスタアレイ及びその検査方法 | |
| KR20010087833A (ko) | 평판표시소자의 전기적 검사 장치 및 그 방법 | |
| JP3613968B2 (ja) | 半導体素子検査装置及び半導体素子検査方法 | |
| JP3846028B2 (ja) | 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 | |
| JP3169784B2 (ja) | 配線パターン検査方法およびその装置 | |
| US20060097744A1 (en) | Apparatus and method for inspecting thin film transistor active matrix substrate | |
| JPH0784010A (ja) | 非接触マルチプローブ | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JPH07104712A (ja) | アクティブマトリクスアレイ検査装置 | |
| JP3412054B2 (ja) | 液晶パネル検査装置及び検査方法 | |
| JPH07287247A (ja) | アクティブマトリクス基板の検査方法 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPH06331711A (ja) | 非接触マルチプローブ | |
| JPH03259184A (ja) | 薄膜トランジスタ基板の検査装置 | |
| JPH0764517A (ja) | アクティブマトリクスアレイ検査装置 | |
| JP3272331B2 (ja) | リーク補正機能を有する画素容量検査装置 | |
| JP3309083B2 (ja) | 画素容量検査装置 | |
| JP2629213B2 (ja) | アクティブマトリックスアレイの検査方法および検査装置 |