JP3830051B2 - 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 - Google Patents

窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 Download PDF

Info

Publication number
JP3830051B2
JP3830051B2 JP51258797A JP51258797A JP3830051B2 JP 3830051 B2 JP3830051 B2 JP 3830051B2 JP 51258797 A JP51258797 A JP 51258797A JP 51258797 A JP51258797 A JP 51258797A JP 3830051 B2 JP3830051 B2 JP 3830051B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
insulating film
opening
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51258797A
Other languages
English (en)
Inventor
俊明 田中
茂 青木
Original Assignee
株式会社 日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立製作所 filed Critical 株式会社 日立製作所
Application granted granted Critical
Publication of JP3830051B2 publication Critical patent/JP3830051B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0205—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth during growth of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0208—Semi-insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18319—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement comprising a periodical structure in lateral directions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18338—Non-circular shape of the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/1835—Non-circular mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Description

技術分野
本発明は、Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌなる所謂III族元素の少なくとも１種とＮ，Ｐ，Ａｓ，Ｓｂ，Ｂｉなる所謂Ｖ族元素の少なくとも１種から構成されるIII−Ｖ族化合物半導体の結晶成長に係わり、特に六方晶系(hexagonal system)の構造を有する結晶又はＶ族元素としてＮ（窒素）を含むことが要請されるIII−Ｖ族化合物（以下、窒化物半導体）の結晶を形成するに望ましい結晶成長技術に関する。
また本発明は、六方晶系構造を有する結晶又は窒化物半導体からなる半導体装置に係り、紫外光に至る波長での発光に適し又は光情報処理或は光応用計測光源に適する半導体発光素子や半導体レーザ素子に関する。
背景技術
近年、ＧａＩｎＮ／ＧａＮ／ＡｌＧａＮ材料を用いて青色波長領域の発光を行うダイオードやレーザ素子に関する報告が、アプライド・フィジックス・レター誌第64巻(1994年3月)、1687-1689頁（Appl.Phys.Lett., Vol.64(1994), pp.1687-1689）（記事１）並びに同誌第67巻(1995年9月)、1868-1870頁（Appl.Phys.Lett.,Vol.67(1995), pp.1868-1870）（記事２）、及びジャパニーズ・ジャーナル・オブ・アプライド・フィジックス誌第34巻7A号(1995年7月)、L797-L799頁（Jpn.J.Appl.Phys., Vol.34(1995), pp.L797-L799）（記事３）、同誌第34巻10B号(1995年10月)、L1332-L1335頁（Jpn.J.Appl.Phys., Vol.34(1995), pp.L1332-L1335）（記事４）並びに同誌第34巻11B号(1995年11月)、L1517-L1519頁（Jpn.J.Appl.Phys., Vol.34(1995), pp.L1517-L1519）（記事５）に掲載されている。
この記事１乃至５に開示された半導体装置に共通することは、サファイア（Ａｌ2Ｏ3）基板上に上述の窒化物半導体からなるバッファ層を形成し、更にその上に窒化物半導体層が積層されていることである。このような構造は、特開平４−２９７０２３号公報（並びにその分割出願たる特開平７−３１２３５０号公報とその対応米国出願たる米国特許５，２９０，３９３号公報）及び特開平４−３２１２８０号公報に開示されている。特開平４−２９７０２３号公報が教示するところによれば、サファイア基板上にＧａｘＡｌｌ−ｘＮ（０≦ｘ≦１）なる第１の窒化物半導体層をこれらの融点より低温の３００〜７００℃で形成すると、多結晶層が得られる。この多結晶層上に１０００〜１０５０℃の温度で第２の窒化物半導体層を成長させると、第２の窒化物半導体層は第１の窒化物半導体層を構成するグレイン（結晶粒）を核にエピタキシャル成長するというものである。その結果、サファイア基板上に表面状態の良い窒化物半導体のエピタキシャル膜を形成できるため、上述の多結晶層を半導体装置形成のためのバッファ層として利用することが提案されている。
ところで上述の窒化物半導体からなる半導体装置がサファイア基板上に形成される理由は、その結晶構造がＧａＡｓ等（閃亜鉛鉱型の立方晶系構造を有する）と異なり、六方最密充填構造（六方硫化亜鉛又はウルツ鉱構造とも呼ばれる）であることが特公平６−１０１５８７号公報に開示されている。しかし、この公報によれば、ＧａＮとサファイアとの格子定数差が約１４％と大きいため、サファイア基板上に形成される窒化物半導体層には転位等の格子欠陥が生じ、これにより窒化物半導体層に形成される不飽和結合がドナ・レベルを形成したり又はドナとなる不純物元素を吸収することで、この窒化物半導体層をｎ型とし、またはこの窒化物半導体層に注入されるキャリアの寿命を縮める問題が生じている。この公報は、この問題を解決すべく基板としてキュービック・スピネル型結晶構造のＭｇＡｌ2Ｏ4やＮａＣｌ型結晶構造のＭｇＯ等を基板に採用し、その基板上に窒化物半導体層を格子整合させて形成する技術を開示する。この技術を応用した半導体レーザは、アプライド・フィジックス・レター誌第68巻(1996年4月)、2105-2107頁（Appl.Phys.Lett.,Vol.68(1996), pp.2105-2107）（記事６）にて報告されている。
上記従来技術によれば、六方晶系（hexagonal system）の結晶構造を有するIII−Ｖ族化合物半導体又はＶ族元素としてＮ（窒素）を含むことが要請される所謂窒化物半導体からなる半導体装置の実現性を教示しているが、その実用性を保証するデータ（例えば、レーザ素子における連続発振時間）は十分とはいえない。特に、窒化物半導体層に発生する欠陥の密度は、本発明者らによる追試で１０11ｃｍ-2と高く、少なくとも１０００時間連続して発振できるレーザ素子をこの条件で実現するのは不可能であると判断した。
最近Cree Research, Inc.とNorth America Phillips社との共同研究により、基板にＳｉＣ結晶を採用することで、この上に形成される窒化物半導体層の格子欠陥密度を１０8ｃｍ-2迄低減し、従来に比べて輝度の高い青色半導体レーザ素子が実現できたことが、日経エレクトロニクス誌１９９５年１２月４日号（第６５０号）第７頁（NIKKEI ELECTRONICS 1995.12.4（no.650）, pp.7）（記事７）に報告されている。しかし記事７によれば、窒化物半導体層の欠陥密度はレーザ素子の長寿命化には十分でなく、また欠陥密度低減にはＳｉＣ基板の結晶の欠陥密度（現在、１０4ｃｍ-2）を低減することが不可欠とされる。従って、窒化物半導体層をＳｉＣ基板上に形成して半導体レーザを形成する場合、長寿命化のためには窒化物半導体層の成長のみならずＳｉＣ基板の品質向上も不可欠となり、開発コストの上昇も予想される。
また、これまで紹介した記事や公報は、発光活性層や光導波層に対して用いる窒化物系材料の構成について言及しているが、さらに半導体レーザの横モードを制御するための導波路や活性層形状に関しては言及していない。従って、このような導波路構造に適した結晶欠陥密度の低減手法や導波路の特に活性層近傍における光損失の低減手法はいずれの記事又は公報においても説明されていない。
発明の開示
本発明の第１の目的は、六方晶系（hexagonal system）の結晶構造を有するIII−Ｖ族化合物半導体又はＶ族元素としてＮ（窒素）を含むことが要請される所謂窒化物半導体からなる半導体層を極めて低い欠陥密度で形成する結晶成長技術の実現にある。「極めて低い欠陥密度」とは、上述のＳｉＣ基板を採用した技術でも打破することが難しい１０7ｃｍ-2のオーダ又はそれ以下の欠陥密度を指す。この結晶成長技術は、作製される半導体層の欠陥密度を一様に低減する技術のみならず、所望の領域のみの欠陥密度を低減する所謂選択的な結晶成長についても検討の対象とする。
また本発明の第２の目的は、上述の結晶成長技術を応用して作製される半導体装置の寿命又はこの動作に係るキャリアの寿命もしくは移動度（mobility）を当該半導体装置の実用化に十分な値に改善することにある。特に発光素子やレーザ素子の例においては、上述の選択的な結晶成長方法に基づく導波路や活性層の形状制御や、光損失を低減するに好適な光導波路の構成、及びレーザ素子における平坦又は平滑な活性層から量子効率の高い誘導放出光を取り出すに好適な構成を規定することにある。即ち、本発明の第２の目的の一局面が目指す技術は、青紫色波長領域において基本横モードを安定に導波でき、低閾値かつ高効率で動作するレーザ素子を実現するに好適な導波路や活性層構造を規定することにある。
１．総論
本発明者の一人は、本出願の優先権主張の基礎となる特願平７−２３８１４２号の明細書において、次のような半導体レーザ素子を提案している。その一例を図１を参照して説明すると、(0001)C面を有するサファイア（α−Ａｌ2Ｏ3）の単結晶基板１に、第１の窒化物半導体層（ＧａＮバッファ層２，ｎ型ＧａＮ光導波層３）を結晶成長させ、次に第１の窒化物半導体層上に設けた絶縁膜マスク４を形成する。この絶縁膜マスク４には四角形窓領域の周期的なパターンが設けられ、この窓領域では第１の窒化物半導体層の上面（ｎ型ＧａＮ光導波層３の上面）が露出している。この状態で絶縁膜４上（窓領域では第１の窒化物半導体層上）に、第２の窒化物半導体層（ｎ型ＧａＮ光導波層５）が選択成長される。なお、図１Ｂは絶縁膜マスク４の平面を、図１Ａは、図１ＢのＡ−Ａ’断面を示す。
即ち、本発明者の一人が提案する半導体レーザ素子は、第２の窒化物半導体層の結晶成長の核生成領域を上述の窓領域から露出するｎ型ＧａＮ光導波層３の表面に限定して、その３次元的な生成密度を高めることで、第２の窒化物半導体層をまず窓領域を埋めるように成長させ、その成長表面が絶縁膜４上面に達した段階で絶縁膜４上での成長を開始させるところに特徴を有する。第２の窒化物半導体層は、個々の窓領域から突出した部分の表面が絶縁膜４上面に対して平行方向並びに垂直方向に延伸するように成長するため、窓領域を略同一の面積で且つ周期的に（或いは略等間隔で）設けると、隣接し合う窓領域から夫々延伸してきた結晶層が略同時に絶縁膜４上で合体する。これにより、第２の窒化物半導体層を平坦な成長面を有する結晶層として絶縁膜４上に形成し、また絶縁膜マスクを用いない通常のバルク成長に比べて第２の窒化物半導体層の結晶粒界や結晶欠陥を低減する効果を奏する。
本発明者は、上述の本発明の半導体レーザ素子を絶縁膜にＳｉＯ2を用いて数ロット作製し、これを結晶成長方向に薄片化して透過型電子顕微鏡（ＴＥＭ）で観察した。半導体レーザ素子は、サファイア（α−Ａｌ2Ｏ3）単結晶基板の(0001)C面上に第１の窒化物半導体層、目空き部（窓領域）を有する絶縁膜、第２の窒化物半導体層を順次積層して作製した。また、絶縁膜の目空き部には第２の窒化物半導体層の一部が形成され、目空き部の底部にて第１の窒化物半導体層に接合している。この半導体レーザ素子の所謂断面ＴＥＭ像から、次の知見を得た。
知見１：ＳｉＯ2膜（絶縁膜）上で成長した第２の窒化物半導体層の結晶欠陥密度は１０4〜１０5ｃｍ-2の範囲かこれよりも低い。これに対し、ＳｉＯ2の目空き部にて第１の窒化物半導体層の上面から成長した第２の窒化物半導体層の結晶欠陥密度は、これまで報告されているような１０9〜１０11ｃｍ-2のレベルである。目空き部で成長した第２の窒化物半導体層に見られる欠陥（転位）の殆どはサファイア基板の界面で発生し、第１の窒化物半導体層を貫通してこの層に入り、そのごく一部がＳｉＯ2上に形成された第２の窒化物半導体層に侵入していることである。換言すれば、ＳｉＯ2上の第２の窒化物半導体層に見られる欠陥はＳｉＯ2の目空き部から離れるにつれて急激に減少している。この欠陥の発生は、図１に破線で模式的に示される。
本発明者は、知見１を図２に示す六方晶系結晶の単位構造に照らし、絶縁膜に目空き部を設けて窒化物半導体結晶成長の核の形成を制限し、その核生成密度を高めて形成した窒化物半導体レーザ素子について次のように考察した。
六方晶系結晶の１種である六方硫化亜鉛（ウルツ鉱）構造を有する結晶の成長には、欠陥はｃ軸方向に選択的に延伸し、これ以外の軸方向には増殖しないという特徴がある。目空き部及び絶縁膜上で成長した第２の窒化物半導体層は電子線回折パターンからともにウルツ鉱構造の結晶であることが確認されたが、ウルツ鉱構造に特徴的なｃ軸方向に延伸する欠陥は絶縁膜上の窒化物半導体層には殆ど見られない。第２の窒化物半導体層を目空き部側壁上に延伸する仮想界面（図１Ａ，１Ｂに点破線で示す）で２つの領域に分けると、絶縁膜上の領域の欠陥は略全て目空き部側の領域の欠陥を仮想界面にて継承している。従って、絶縁膜上の領域は仮想界面からｃ軸に対して略垂直方向に成長する（即ち、ホモエピタキシャル成長）と仮定すれば、その領域の欠陥密度の低さはｃ軸方向以外には欠陥が増殖しないウルツ鉱構造の結晶成長の性質によるものと説明できる。
そこで、本発明者は次の結論を得た。
結論１：窒化物半導体の結晶は、絶縁膜の目空き部にて結晶構造を有する領域の表面から当該表面の原子配列に倣って縦方向（即ち、当該表面に対し垂直方向）に延伸するように成長し、絶縁膜上にて目空き部から突出して成長した窒化物半導体の側面を新たな成長界面として横方向（即ち、当該絶縁膜上面に略平行な方向）に成長する。換言すれば、窒化物半導体の結晶成長は、絶縁膜の目空き部と当該絶縁膜上とで異なる態様を選択的に示す所謂選択性結晶成長であり、また後者の場合、実質的にホモエピタキシャル成長である。
ここで、ｃ軸とは六方晶系の結晶の単位構造（unit cell）の原子配列を規定する座標軸（結晶軸と呼ばれる）であり、図２においてはｃと記した矢印線（単位ベクトル）として表記される（ａ1軸、ａ2軸、ａ3軸も同様に表記）。図２では、III族原子（Ｇａ，Ａｌ等）を白丸で、Ｖ族原子（Ｎ，Ａｓ等）を黒丸で示している。六方晶系の結晶面は、これら単位ベクトルにより規定される指数(a1,a2,a3,c)で標記され、その一例は図２に示すとおりである。サファイアも窒化物半導体と同じく六方晶系の結晶構造を有するため、その(0001)C面はｃ軸に直交する結晶面であることは図２から明らかであろう。なお、六方晶系の結晶構造におけるａ1軸及びａ2軸はａ軸及びｂ軸とも標記され、この標記に基づきａ軸、ｂ軸、ｃ軸は通常[100]、[010]、[001]なる指数[a,b,c]として表されることもある。以上、六方晶系の結晶構造に関して基礎的な説明を加えたが、図２を参照してみれば、上述の第１の窒化物半導体層が同じ六方晶系のサファイア結晶基板の(0001)面上にｃ軸方向にエピタキシャル成長していることが理解できよう（このように成長した第１の窒化物半導体層の結晶は、サファイア基板に対しｃ軸配向しているという）。
本発明者は、結論１に基づき窒化物半導体の選択成長の本質を更に検討するため、目空き部を有する絶縁膜の結晶構造（非晶質又は単結晶）及び構成元素とこの絶縁膜を覆うように形成される窒化物半導体の結晶性について調べた。この調査にあたり、図３Ａ〜３Ｅに示すようにサファイア基板１の(0001)C面上に目空き部４０を有する絶縁膜４を形成又は接着し、上述の半導体レーザ素子と同様に目空き部に核形成領域を制限して絶縁膜上に窒化物半導体結晶５を成長させた。絶縁膜や窒化物半導体の組成をロット毎に変えた結果、次の知見を得た。
知見２：絶縁膜が非晶質のＳｉＯ2、Ｓｉ3Ｎ4（ＳｉＮx）、ＳｉＯ2：Ｐ2Ｏ5（ＰＳＧ）、ＳｉＯＮ及びＴａ2Ｏ5では、絶縁膜上に形成された窒化物半導体層に見られる欠陥は目空き部から離れるにつれて急激に減少していた。また絶縁膜上に形成された窒化物半導体層における結晶欠陥密度は、１０4〜１０5ｃｍ-2の範囲又はこれ以下であった。
知見３：絶縁膜は結晶構造を有するＳｉＣやＢａＴｉＯ3では、窒化物半導体層の成長が目空き部（サファイア基板上）と同時に絶縁膜上でも開始した。窒化物半導体層の成長面は窓領域の有無を反映した凹凸を有し、絶縁膜上にも目空き部に匹敵する密度（１０8〜１０11ｃｍ-2の範囲）で結晶欠陥が発生した。
知見４：さらに、サファイア基板の表面をＧａイオン照射で部分的に非晶質化し、この表面上に窒化物半導体層を成長させたところ、結晶構造が維持された表面と略同時に非晶質化表面でも結晶成長が開始した。非晶質化表面上に形成された窒化物半導体層の結晶欠陥密度は結晶構造を有する表面上に比べて低いながらも、ＳｉＯ2膜上の窒化物半導体層で得られた結晶欠陥密度に比べて劣る（１０6〜１０8ｃｍ-2）ことが判明した。
以上の実験では、いずれの場合も目空き部にて成長した窒化物半導体層に１０8〜１０11ｃｍ-2の範囲の密度の欠陥が見られた。なお、この実験については、発明の実施の形態にて詳述する。
本発明者は、これらの知見２〜４から次の結論を得た。
結論２：窒化物半導体の結晶は、下地となる絶縁膜が非晶質であると欠陥が延伸しにくい所謂ｃ軸に垂直な方向への成長が活発となる。逆に絶縁膜が結晶構造を有する場合、窒化物半導体の結晶成長は絶縁膜表面の原子配列に規定されたヘテロエピタキシャル成長となる。即ち、窒化物半導体結晶の欠陥の低減には、その絶縁膜上における原子配列に対する当該絶縁膜の原子配列の影響を除くことが不可欠であり、従って絶縁膜は非晶質構造であることが要請される。
さらに本発明者は結論２を検証するために、一様且つ略平坦に形成された非晶質の絶縁膜表面の中央にＧａ原子の微小な液滴を付着させ、これをアンモニア雰囲気にて成長温度１０３０℃に加熱した。この実験の詳細は発明の実施の形態の総論で後述することにして、ここでは結果を述べる。この実験では、絶縁物上での結晶成長機構を明らかにするために、絶縁膜としてシリコン単結晶基板表面を酸化して形成された非晶質ＳｉＯ2膜１０１を用い、このＳｉＯ2膜に上述の目空き部を設けずに窒化物半導体を成長させた。この実験結果から、次の知見を得た。
知見５：Ｇａ原子の液滴を形成した領域に鏡面を有する微結晶が形成された。さらに非晶質ＳｉＯ2膜の温度を成長温度１０３０℃に保ち、アンモニア雰囲気でトリメチルガリウム（ＴＭＧ）のガスを供給すると、上述の微結晶を中心に六角柱型の単結晶が徐々に成長した。この単結晶の断面をＴＥＭ観察したところ、結晶中に見出された欠陥の密度は上述の選択性成長の値（１０4〜１０5ｃｍ-2）を遥かに下回り、ロットによっては実質的に無欠陥とみなせるものもあった。
本発明者は、上述の実験及びこれから得た知見５に基づき絶縁物上での窒化物半導体の結晶成長機構を図４Ａ〜４Ｅに示すモデルとして解釈した。なお図４Ａ〜４Ｅのモデルでは、Ｇａ原子（III族元素）を白丸、Ｎ原子（Ｖ族元素）を黒丸で示し、また夫々の原子の移動方向を丸に添付した矢印で示した。以下に、本発明者の見解を詳述する。
本発明者の解釈によれば、非晶質の絶縁膜上におけるＮ原子及びＧａ原子は安定な状態を求めて活発に動き回る。これは、アトミック・マイグレーション（atomic migration）というシリコンの最表面においてテラス状のステップを形成するＳｉ原子の挙動に共通する。本実験では、非晶質の絶縁膜上にＧａ原子を液滴として固定した（図４Ａ）が、この状態でアンモニア雰囲気に曝すと、雰囲気より供給されるＮ原子が絶縁膜上に付着し、Ｇａ原子の液滴に辿りつく。上述のように、III族元素のＧａ原子に対して最外殻電子を補完し合うＶ族元素のＮ原子は、Ｇａ：Ｎ＝１：１なる化学量論比のペアを組む、即ち化合物を形成することで安定化する（図４Ｂ）。
さらに、絶縁膜の温度をＧａＮの単結晶が成長するに最適な温度にすると、Ｇａ液滴に集まるＮ原子は化合物の安定性を高めるために互いに規則的な配列を構成し、これにより上述の微結晶を形成する（図４Ｃ）。この状態では、絶縁膜上においてＧａＮ結晶を形成に関与しない余剰のＮ原子が存在するが、ここでＴＭＧを供給すると絶縁膜上に存在するＧａ原子数とＮ原子数との比が上述の化学量論比に近づく。但し、Ｇａ原子もＮ原子も絶縁膜上において速い速度で動き回るので、これらが相互に衝突する確率は絶縁膜上に固定されたＧａＮの結晶に衝突する確率に比べて無視できるほどに低い。従って、アンモニア雰囲気とＴＭＧから供給されるＮ原子及びＧａ原子の全ては実質的にＧａＮの結晶の成長に関与する（図４Ｄ）。その結果、ＧａＮ微結晶の全ての結晶面において結晶成長が進行し、ＧａＮ単結晶は六角柱状の形状を保ちつつ肥大化する（図４Ｅ）。以上の流れから明らかなように、絶縁膜上での窒化物半導体結晶の直接成長は、絶縁膜上に液滴として供給されたＧａ原子を核として開始される。
以上の解釈に基づいて、本発明者は次の結論を得た。
結論３：窒化物半導体層は上述の選択性結晶成長に依らずとも、非晶質構造の絶縁膜上に直接成長させることが可能である。この場合、絶縁膜上に結晶成長の核を形成することが必要であるが、この核はIII族元素の原子だけで十分である。
結論３は、絶縁膜上に結晶成長の核を供給しない限り新たな結晶成長は生じないことを示唆する一方、非晶質構造の絶縁膜表面に存在する原子の種類により予期せぬ結晶成長が生じ得ることも示唆する。即ち結論３に依れば、上述の知見４として得られた非晶質化したサファイア基板表面上における窒化物半導体層の成長が、結晶構造が維持された表面と略同時に開始し、その結晶欠陥密度はＳｉＯ2膜上に成長した窒化物半導体層に比べて高い事実が次のように矛盾無く説明できるのである。
まず、結晶成長が非晶質化部分と結晶部分とで略同時に生じた原因は、非晶質化表面に存在するサファイアの構成元素たるＡｌ原子がIII族元素として窒化物半導体層の核を形成するためであり、換言すればＡｌ原子が知見５に記したＧａ原子の液滴と同じ役割を演じるのである。この結果、非晶質構造の絶縁膜たるサファイアの非晶質化表面上に不規則な配置で微結晶が生じ、これから成長する単結晶領域同志が結晶成長時間に対して個々別々に合体を起こすことで単結晶領域間に予期せぬ応力が生じるものと考えられる。特に絶縁膜表面の僅かな起伏は、単結晶領域間のｃ軸の配向角度の差として現れるため、一方の領域の結晶成長方向が他の領域の結晶に食い込むように進み、これにより双方の領域間において結晶欠陥を誘起する応力が発生する。従って、非晶質化部分上の窒化物半導体層には、結晶部分上の（即ち、格子不整合の影響を受けた）窒化物半導体層程でないにしても、多数の結晶欠陥が見られる。
以上のことから、非晶質の絶縁膜上での窒化物半導体層の直接成長に際しては、絶縁膜表面におけるIII族元素の分布を制御することが重要であり、望ましくは絶縁膜はIII族元素を構成元素として含まない材料で形成すべきことが明らかとなった。換言すれば、非晶質絶縁膜を構成する材料の組成は、その上に形成される半導体層のそれと異なることが望ましく、更に詳しくはIII族元素を構成元素として含まないことが望ましい。また、上述の検討は窒化物半導体即ちＢ，Ａｌ，Ｇａ，Ｉｎ，ＴｌなるIII族元素の少なくとも１種とＮ，Ｐ，Ａｓ，Ｓｂ，ＢｉなるＶ族元素の少なくとも１種から構成される所謂III−Ｖ族化合物半導体であり且つＶ族元素としてＮ（窒素）を含む半導体結晶について行ってきたが、また所謂III−Ｖ族化合物半導体であり且つ六方晶系（hexagonal system）の構造を有する半導体結晶についてもこれらの検討結果をフィードバックできるものと本発明者は判断した。
以上の検討結果に基づき、本発明者は新たな構成を有する半導体材料及びその製造方法を以下に提案する。ここでいう半導体材料とは、半導体装置の構造中に採用されるものに限らず、例えばその上部に半導体装置を形成するための基体を含む。
半導体材料１：構成元素として少なくとも窒素を含む化合物半導体の結晶からなる第１の領域と非晶質構造の絶縁体からなる第２の領域を有し、第１の領域の少なくとも一部は第２の領域上に成長されていることを特徴とするもの。
半導体材料２：六方晶系の結晶構造を有する化合物半導体からなる第１の領域と非晶質構造の絶縁体からなる第２の領域を有し、第１の領域の少なくとも一部は第２の領域上に成長されていることを特徴とするもの。
以上の半導体材料に関し、第１の領域の上記第２の領域上に成長された部分の結晶中に存在する欠陥密度は１０7ｃｍ-2以下であることを特徴とするもの。または以上の半導体材料に関し、第１の領域を構成する化合物半導体はIII族元素とＶ族元素から構成されていることを特徴とするもの。
半導体材料の製造方法１：非晶質構造の絶縁物表面において構成元素として少なくとも窒素を含む化合物半導体の結晶を成長させる工程を含むことを特徴とするもの。
半導体材料の製造方法２：非晶質構造の絶縁物表面においてIII族元素とＶ族元素から構成される化合物半導体の六方晶系構造の結晶を成長させる工程を含むことを特徴とするもの。
以上の半導体材料の製造方法に関し、絶縁物は六方晶系構造の結晶基板の上部に形成され、且つ目空き部を有することを特徴とするもの。
なお、上述の半導体材料及びその製造方法は、現在、緑色から紫外線領域までの波長の光を放出する発光素子の材料として注目されている窒化物半導体、即ちIII族元素(とりわけ、Ｇａ，Ａｌ，Ｉｎ)の少なくとも１種とＮ（窒素）元素か構成される六方晶系の結晶構造を有する材料を低欠陥密度で提供する技術として有望である。
２．半導体装置への応用
本発明者は、上述の半導体材料の製法技術により実現される半導体装置の構成を提案する。即ち、従来窒化物半導体をヘテロエピタキシャル成長により積層して製造される半導体装置において、このヘテロエピタキシャル成長に必然的に起因する半導体装置の構造的な問題を上述の横方向ホモエピタキシャル成長技術を組み合わせることにより回避できる新たなる構成の半導体装置を本発明により提供する。
ここでは本発明を半導体装置の一例である、半導体光素子（半導体レーザ素子、光変調器、光スイッチを含めた素子の総称）に適用した場合について、その概要を説明する。本発明による半導体光素子の基本的な特徴は、光学的領域（光の放出、吸収、閉じ込め又は導波に係る領域の総称で、活性層や光導波路を含む）となる半導体層を非晶質の絶縁層上部に形成したところに大きな特徴を有する。即ち、光学的領域となる半導体層自体又はその下地となる半導体層を上述の横方向ホモエピタキシャル成長技術により形成することで、当該結晶層に発生する欠陥密度を低減するものである。素子作製のプロセスで見れば、基板主面上にヘテロエピタキシャル成長を繰り返して光学的領域を形成する従来の技術に対し、本発明は基板主面上部に目開き部を有する絶縁膜を形成し、当該絶縁膜上で半導体層をホモエピタキシャル成長した後に当該ホモエピタキシャル層又はこの上部にヘテロエピタキシャル成長した半導体層として光学的領域を形成するところに特徴を有する。
上述のように、非晶質構造の絶縁物からなる領域（例えば、絶縁物基体）上で生じる窒化物半導体の横方向の結晶成長において、異なる領域から夫々横方向に成長してきた半導体結晶は当該絶縁物領域又は基体上にて横方向に合体する。そこで、この絶縁物領域を目空き部を有するマスク状の絶縁膜として形成し、これにより当該絶縁膜上における窒化物半導体結晶の成長を制御することにより、絶縁膜上に形成される窒化物半導体層に生じる転位等の結晶欠陥を格段に低減できる。このように絶縁膜上に形成された窒化物半導体層又はその上面にエピタキシャル成長された半導体層で光学的領域を形成することを特徴とする本発明の半導体光素子では、光学的領域に発生する結晶欠陥密度が１０4〜１０5ｃｍ-2の範囲かそれよりも小さい範囲に抑えられる。因みに、格子定数の異なる結晶基板（例えばサファイア基板）上に窒化物半導体の結晶を逐次ヘテロエピタキシャル成長して光学的領域を形成する従来の半導体光素子では、光学的領域に生じる結晶欠陥密度が１０8〜１０11ｃｍ-2である。
本発明による光学的領域の結晶欠陥低減は、結晶欠陥に因る光の散乱損失や発光に寄与するキャリアの寿命低下の問題を一挙に解消する。特に光導波路の結晶欠陥の低減は、誘導放出光の共振増幅における散乱による光学利得の損失を抑制するため、低閾値高効率動作を確保できる。
また光学的領域と電極との間に設けられる半導体層（以下、コンタクト層）を絶縁膜上部にホモエピタキシャル成長させれば、コンタクト層へのｐ型又はｎ型の不純物ドープ量を増大できる。従ってコンタクト層への不純物ドープによるキャリアの発生も容易になり、ｎ型及びｐ型キャリア濃度を従来困難とされた１０18〜１０19ｃｍ-3オーダの高い値にまで設定できる。その結果、例えば半導体レーザ素子ではコンタクト層の抵抗低減により光導波層から発光活性層へ向けて高い密度のキャリア注入が可能となり、発光利得向上、ひいては低閾値高効率動作が達成できる。
本発明の半導体光素子の効果を高めるにあたり、以下に述べる導波路構造の採用は有効である。公知の導波路構造として、電流狭窄層によって利得が得られる発光活性層の領域を制限した利得導波型構造と、リッジストライプ構造や埋め込みヘテロ構造（ＢＨ構造(Buried Heterostructure)）等のストライプ構造によって発光活性層の横方向に屈折率差を設けた屈折率導波型構造がある。とりわけ、屈折率導波型構造は横モードを基本として安定に導波できるので低閾値高効率動作には非常に重要である。本発明では、上述の導波路で規制される実質上の光学的領域（即ち、キャリア注入や電界印加がなされる部分）を絶縁膜上方に設定することで低欠陥密度の半導体結晶から成る光導波層や発光活性層に集中的にキャリア注入や電解印加を行うことで、注入キャリア量に対する発光効率や電界強度による光の変調効率を高める。ここで述べた導波路構造は、光学的領域の上部、下部又はその内部（光ガイド層やクラッド層中）のいずれに形成してもよい。これにより、低欠陥密度で高品質な結晶層からなる導波路構造の形成と同時に基本横モードで安定にレーザ光を伝搬させる屈折率導波構造を実現できるため、低閾値高効率で動作する半導体レーザを達成できる。また、半導体レーザ素子においてはレーザ共振器方向に延伸するストライプとして設けることを推奨するが、その形状を限定するまでもない。さらにストライプ状の電流狭窄層や屈折率差形成層は、半導体層をエッチング加工して形成してもよいが、これに代えて目開き部を有する絶縁膜を新たに形成してもよい。この場合、ストライプ形状のパターンを有する絶縁膜をマスクに更に半導体層を選択成長することで、屈折率導波型構造を容易に実現できる。
さらに、光学的領域を構成する半導体層の結晶性を高めるために、当該光学的領域を挟むようにダミーの選択的結晶成長を行うことが推奨される。例えば、より高品質な結晶層からなる導波路層を構成するために、選択成長で導波路構造を作製するためのパターン（目開き部）の両側にダミーパターンが形成された有する絶縁膜マスクを用いる。これにより、中央部での導波路形成における異常成長を回避して、当該導波路の結晶性や形状制御性を格段に向上する。また、導波路上部に形成される電極からダミーパターンに成長された結晶層に電流を注入しないように構成することで、素子の低閾値高効率動作を一層図ることができる。
本発明の半導体光素子を作製する単結晶基板は、上述のサファイア基板に限定されない。サファイア基板に代わる新たな単結晶基板を用いるときの注意事項について、以下に説明する。例えば六方晶系Wurtzite構造の単結晶基板を用いたときに、基板面方位を(0001)C面としておく。この基板上においてストライプ構造を作製するときには、該基板の(11-20)A面に垂直であるか平行である方向に合わせて上記絶縁膜マスクパターンを設定することにより、矩形状断面を有する個個の導波路結晶層を合体させて一つの大きな導波路構造を選択成長技術によって容易に作製することができる。また、立方結晶Zinc Blende構造の単結晶基板を用いたときには、基板面方位を(111)面としておく。この基板上にストライプ構造を作製するときには、該基板の(110)面に垂直であるか、(1-10)面に垂直である方向に絶縁膜マスクパターンを設定することにより、上記と同様な結晶形状を有する導波路構造を作製することが可能である。
本発明の半導体光素子は、ホモエピタキシャル成長の下地となる絶縁膜に設ける目開き部の形状により、多種の素子を実現できる。まず、絶縁膜の目開き幅を活性層横方向に対して、一次元的或いは二次元的に量子化させることにより、レーザ素子の低閾値動作に有利な量子細線や量子箱構造とした発光活性層とすることができる。また、目開き部を複数の平行ストライプとして形成し、各ストライプ間に選択成長された半導体層（活性層）の夫々から発振する光の位相整合条件を整えることで、フェーズド・アレー構造の半導体レーザ素子を構成し、これにより基本横モードで高出力動作を達成できる。
以上、本発明の半導体装置を半導体光素子を例に説明したが、上述の光学的領域をスイッチングされるキャリアが流れる領域に置き換えて、例えば電界効果型トランジスタを構成してもよい。電界効果トランジスタの場合、キャリアを動作させるための所謂チャネルとなる半導体層を絶縁膜上部に形成することが望ましく、このチャネルに形成されるソース領域、ゲート領域、ドレイン領域などを絶縁膜上部に形成すると更に効果的である。好ましい素子構成の一例における特徴を述べると、一様に形成された（換言すれば、目開き部のない）非晶質且つ絶縁性の領域の上部にチャネルとなる半導体領域を介して、ソース電極、ゲート電極、及びドレイン電極が並んで形成される。このような半導体装置の構成は、特にチャネル領域の結晶欠陥密度の影響を受けやすい高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に採用すると効果的である。
以上の検討結果に基づき、本発明者は新たな構成を有する半導体装置を以下に提案する。ここでいう半導体領域は、特に断りのない限り窒化物半導体材料又は六方晶系の結晶構造を有する化合物半導体材料で形成されるものとする。いずれの半導体材料も、その詳細な規定は総論で述べたとおりである。また絶縁性領域は、非晶質構造を有し且つ電気的絶縁性を示す材料から成る基体又は層（膜）と定義し、特に断りのない限り目空き部（即ち、結晶構造を有する領域が露見する領域）は形成されないものとする。この条件を満たすものであれば如何なる材料でも絶縁性領域は構成できる。
半導体装置１：絶縁性領域上部に光学系となる半導体領域を形成したもの。光学系とは上述の光学的領域を指す。レーザ素子においては、レーザ光発振のための共振器構造を絶縁性領域上に納めることが望ましい。この半導体装置構成は、半導体レーザ素子のみならず、発光素子（ＬＥＤ）、光伝送路、光変調器等、所謂半導体光素子全般に採用できる。
半導体装置２：絶縁性領域上部に禁制帯幅（エネルギー・ギャップ）の異なる半導体層からなる半導体領域を形成したもの。この半導体領域を構成する半導体層とは、第１の半導体層と、その上下に形成され且つ第１の半導体層より禁制帯幅の大きい第２の半導体層とを含む。第１の半導体層は、キャリアを注入するか、閉じ込めるか、又は発生させるかのいずれかに利用される。また第２の半導体層は、第１の半導体層におけるキャリア注入やキャリア閉じ込め等を助長するものである。この半導体領域は、第１の半導体層の厚みを電子のド・ブロイ波長以下とした所謂量子井戸構造としても良く、また夫々の半導体層を第２、第１、第２、第１…、第２、第１、第２の順に繰り返して多重量子井戸構造を構成してもよい。この装置構成は、半導体光素子のみならず、電界効果型トランジスタや、スイッチング素子及び論理演算デバイスにも応用できる。また、第２の半導体層の組成又は禁制帯幅を第１の半導体層の上下で異ならせてもよい。この構成は、電界効果トランジスタを実現する上で効果的であり、この場合ゲート電極に対して反対側の第２の半導体層を省くこともできる。
以上のいずれの半導体装置も、既存の半導体製造装置で作製する場合、上述の絶縁性領域を結晶構造を有する領域上、即ち結晶基板上や結晶層（膜）上に形成するとよい。
【図面の簡単な説明】
図１Ａは、本発明による半導体レーザ素子の素子構造の縦断面（図１ＢのＡ−Ａ’断面）を示す図である。
図１Ｂは図１Ａの半導体レーザ素子の絶縁膜上面を示す図である。
図２は、六方晶系の結晶構造の単位構造を示す図である。
図３Ａ〜３Ｅは、本発明の結晶成長技術１に関して結晶成長を時系列的に示す図である。
図４Ａ〜４Ｅは、本発明の基本概念に係る非晶質構造の絶縁膜上でのＧａＮ結晶成長を時系列的に示す図である。
図５Ａ〜５Ｄは、本発明の結晶成長技術２に関して結晶成長を時系列的に示す図である。
図６Ａは、本発明の結晶成長技術を応用した半導体装置の量産プロセスを説明する図である。
図６Ｂは半導体装置の一完成例の縦断面図である。
図６Ｃは、半導体装置の他の完成例の斜視図である。
図７Ａは、本発明の実施例１の半導体光素子の縦断面の一例を示す図である。
図７Ｂは図７Ａの素子中に形成される絶縁膜マスクの上面図をである。
図７Ｃは素子の他の例の縦断面図である。
図８Ａは、本発明の実施例２の半導体光素子の一例の縦断面図である。
図８Ｂは、図８Ａの素子中に形成される絶縁膜マスクの上面図である。
図８Ｃは、素子の他の例の縦断面図である。
図９Ａは、本発明の実施例３の半導体光素子の一例の縦断面図である。
図９Ｂは図９Ａの素子中に形成される絶縁膜マスクの上面図である。
図９Ｃは絶縁膜マスクの他の例の上面図である。
図１０Ａは、本発明の実施例４の半導体光素子の一例の縦断面図である。
図１０Ｂは、図１０Ａの素子中に形成される絶縁膜マスクの上面図である。
図１１Ａは、本発明の実施例５の半導体光素子の一例の縦断面図である。
図１１Ｂは、図１１Ａの素子中に形成される絶縁膜マスクの上面図である。
図１２Ａは、本発明の実施例７の半導体光素子の一例の縦断面図である。
図１２Ｂは、図１２Ａの素子中に形成される絶縁膜マスクの上面図である。
図１３Ａは、本発明の実施例８の半導体光素子の一例の縦断面図である。
図１３Ｂは、図１３Ａの素子中に形成される絶縁膜マスクの上面図である。
図１３Ｃは、素子の他の例の縦断面図である。
図１４Ａは、本発明の実施例９の半導体光素子の一例の縦断面図である。
図１４Ｂは、素子中に形成される絶縁膜マスクの上面図を示す。
図１５Ａは、本発明の実施例１０の半導体光素子の一例の縦断面図である。
図１５Ｂは、図１５Ａの素子中に形成される絶縁膜マスクの上面図である。
図１５Ｃは、素子の他の例の縦断面図である。
図１６Ａは、本発明の実施例１１の半導体光素子の一例の縦断面図である。
図１６Ｂは、図１６Ａの素子中に形成される絶縁膜マスクの上面図である。
図１６Ｃは、素子の他の例の縦断面図である。
図１７Ａは、本発明の実施例１２の半導体光素子の一例の縦断面図である。
図１７Ｂは、図１７Ａの素子中に形成される絶縁膜マスクの上面図である。
図１７Ｃは、素子の他の例の縦断面図を示す。
図１８Ａは、本発明の実施例１４の半導体光素子の一例の縦断面図である。
図１８Ｂは、素子中に形成される絶縁膜マスクの上面図である。
図１８Ｃは、素子の他の例の縦断面図を示す。
図１９は、透過電子顕微鏡（ＴＥＭ）により撮影された図３Ｄに相当する写真である。
図２０は、走査電子顕微鏡（ＳＥＭ）により撮影された図５Ｃに相当する写真である。
発明を実施するための最良の形態
本発明の要旨は次の通りである。
１．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
２．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
３．前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする上記１又は２記載の窒化物半導体基板の製造方法。
４．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板。
５．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板。
６．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設けることを特徴とする光半導体装置の製造方法。
７．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設けることを特徴とする光半導体装置の製造方法。
８．前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする上記６又は７記載の光半導体装置の製造方法。
９．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられていることを特徴とする光半導体装置。
１０．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられていることを特徴とする光半導体装置。
１１．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設けることを特徴とする光半導体装置の製造方法。
１２．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設けることを特徴とする光半導体装置の製造方法。
１３．前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする上記１１又は１２記載の光半導体装置の製造方法。
１４．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられていることを特徴とする光半導体装置。
１５．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられていることを特徴とする光半導体装置。
１６．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させ、
その後に前記第１の基板および前記絶縁膜を取り除く工程を有し、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
１７．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させ、
その後に前記第１の基板および前記絶縁膜を取り除く工程を有し、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
１８．前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする上記１６又は１７記載の窒化物半導体基板の製造方法。
１９．前記第１の基板および前記絶縁膜を取り除くに際してはラッピング工程を用いることを特徴とする上記１６乃至１８のいずれか一に記載の窒化物半導体基板の製造方法。
２０．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする窒化物半導体基板。
２１．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする窒化物半導体基板。
２２．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設け、
前記第１の基板および前記絶縁膜は取り除く工程を有することを特徴とする光半導体装置の製造方法。
２３．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設け、
前記第１の基板および前記絶縁膜は取り除く工程を有することを特徴とする光半導体装置の製造方法。
２４．前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする上記２２又は２３記載の光半導体装置の製造方法。
２５．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられ、
前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする光半導体装置。
２６．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられ、
前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする光半導体装置。
２７．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設け、
前記第１の基板および前記絶縁膜を取り除く工程を有することを特徴とする光半導体装置の製造方法。
２８．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設け、
前記第１の基板および前記絶縁膜を取り除く工程を有することを特徴とする光半導体装置の製造方法。
２９．前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする上記２７又は２８記載の光半導体装置の製造方法。
３０．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられ、
前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする光半導体装置。
３１．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられ、
前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする光半導体装置。
３２．六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
前記絶縁膜の一部に前記基板表面に達し、かつ、離間した複数個の開口部が、前記絶縁膜表面上に格子状に点在するように設け、
前記開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
１．総論
まず、本発明の基本概念たる半導体結晶成長技術について説明する。この実験結果に対する考察は課題を解決する手段にて言及したので、ここでは実験を通して得られた結晶成長に関する知見を詳述する。
＜結晶成長技術１＞
最初に既存の結晶成長装置を利用した本発明の結晶成長技術に関し、図３Ａ〜図３Ｅのプロセスフローを参照して説明する。第１の工程として、例えばサファイア基板１の(0001)表面上にＳｉＯ2膜を形成する。この工程は、例えばモノシランガスと酸素を用いた気相成長により行う。即ち、サファイア基板表明にＳｉＯ2膜を気相成長法により直接形成する。次にＳｉＯ2膜表面にフォトレジストを塗布して、ストライプ状に目空き部形成領域を感光させて除去する。最後に目空き部をフッ酸（ＨＦ）系エッチング液（エッチャント）によるＳｉＯ2膜のウェットエッチングで形成する。以上の工程は、通常Ｓｉデバイスで採用されている技術を利用するため、説明図面は用意していない。
次の第３の工程から、図３Ａ〜３Ｄを参照して説明する。まず、第２の工程で得られた目空き部４０付ＳｉＯ2膜４（以降、ＳｉＯ2膜マスクと呼ぶ）が形成されたサファイア基板１を窒化物半導体結晶成長炉に入れる。この結晶成長炉は、最新のものが特開平４−１６４８９５号（米国特許第5,334,277号）に記載されているが、本発明者は既存のＭＯＣＶＤ装置を利用し、原料ガスの供給路の一つをアンモニアガス供給用に用いた。第３の工程にて、炉の圧力を略大気圧（760Torr）にして、この炉にアンモニア（ＮＨ3）ガスを毎分２〜５リットル（２〜５ＳＬＭ）、トリメチルガリウム（ＴＭＧ）ガスを毎分約１０ｃｃ（１０ｓｃｃｍ）で連続的に供給し、炉内にセットされたサファイア基板を成長温度１０３０℃に加熱した。
図３Ａ−３Ｃは、第３の工程における窒化物半導体たるＧａＮ結晶の成長を時系列的に示す。まず、目空き部４０内でサファイア基板表面上にＧａＮの微結晶５０が形成される（図３Ａ）。その形状は基板上にあたかも六角柱が立つように見えるが、この時点で炉からサファイア基板を取り出し、走査電子顕微鏡（ＳＥＭ）で観察すると、微結晶毎にｃ軸方向がばらついていることが確認できる。既に説明したとおり、窒化物半導体結晶のエピタキシャル成長はｃ軸方向に進むため、各微結晶５０毎に成長方向は図３Ａの矢印が示す如く異なる。
従って、微結晶が成長するにつれて結晶間の成長面が擦れ合い、食い込み合う現象が生じる。その結果、微結晶から成長してきた複数のＧａＮ結晶は目空き部内にて合体するものの、合体面を中心に結晶内に掛かる応力が原因で多数の転位を形成する（図３Ｂ）。このように目空き部に成長したＧａＮ結晶は、サファイア基板とのヘテロ接合界面の原子配列により結晶構造が規定されるため、便宜的にヘテロエピタキシャル部５１と呼ぶ。
このヘテロエピタキシャル部５１が目空き部より突出して成長すると、目空き部４０の縁に沿うヘテロエピタキシャル部５１の側面を新たな成長界面としてＳｉＯ2膜マスク４上面に沿うようにＧａＮ結晶のホモエピタキシャル成長が始まる（図３Ｃ）。即ち、ＳｉＯ2膜マスク４上面に形成されるＧａＮ結晶は目空き部内及びその上部に成長する結晶とは成長メカニズムが異なる。本発明者は、ＳｉＯ2膜マスク４上に形成された領域を便宜的にホモエピタキシャル部５２と呼ぶ。図３Ｃの断面図をＳｉＯ2膜マスク４上面側から見ると、ホモエピタキシャル部５２の成長界面には約１２０°の角度を有する凹凸が形成されていた（図３Ｄ）。これはヘテロエピタキシャル部５１が六角柱状に成長することに由来するもので、目空き部の縁からＳｉＯ2膜マスク４上面ヘテロエピタキシャル部の成長界面（六角柱の側面）が突出する時間のずれが、ホモエピタキシャル部５２の成長開始時刻の差となり、これがホモエピタキシャル部の成長界面の形状に現れたものである。このような成長界面の凹凸を回避する策として目空き部を六角柱状に形成する手法があるが、これについては各論で紹介する。
本発明者は、以上の工程で作製したＧａＮ結晶を電子顕微鏡で観察した結果、既に説明したようにヘテロエピタキシャル部５１に比べてホモエピタキシャル部５２に発生する結晶欠陥の密度が格段に低いことを発見した。図１９は、図３Ｄに相当する透過電子顕微鏡の写真である。この写真の中央付近で縦芳香に走る線はＳｉＯ2膜マスク４の開口端部を示すが、これを境に左側の領域に見られる多数の筋状の欠陥が右の領域で殆ど見られないことが確認できる。即ち、結晶欠陥の密度は左側の領域（図３Ｄのヘテロエピタキシャル部５１）で１０8〜１０11ｃｍ-2、左側の領域（図３Ｄのホモエピタキシャル部５２）で１０4〜１０5ｃｍ-2の範囲であった。また、成長過程におけるＧａＮ結晶同志の合体はホモエピタキシャル部５２においても確認された。この現象は目空き部を平行な複数のストライプとして形成したときに見られたが、上述のように互いの成長界面が凹凸を有する場合でも、結晶欠陥を殆ど誘発することなくホモエピタキシャル部は合体し、合体部の欠陥密度も最大１０6〜１０7ｃｍ-2程度であった。
上述のＳｉＯ2膜マスク４を利用した窒化物半導体の新たな結晶成長技術に関し、本発明者は窒化物半導体を用いた半導体装置の量産技術として図６Ａの（１）と（２）に示すプロセスを提案する。双方の技術とも、ホモエピタキシャル部５２の合体を利用したものであるが、例えばサファイア又は六方晶系の結晶構造を有する基板材料１上に複数の目空き部を持つＳｉＯ2膜（又はこれに代わる非晶質の絶縁膜）マスク４を形成し、窒化物半導体から成る積層構造５５を形成する。図６Ａ〜図６Ｃは、半導体レーザ素子を例挙げているが、光スイッチや電界効果型トランジスタでも構わない。要は、キャリア注入により素子動作を行う領域をホモエピタキシャル部上に形成することであり、僅かの結晶欠陥にも性能が左右される素子においては、マスク４上における結晶の合体領域上部を避けて素子動作を行う領域を形成する図６Ａ（２）の構成を採用することが望ましい。図６Ａの（１）及び（２）とも、電極１０を形成した後に矢印方向にダイシングを行い、図６Ｂに示すような単体の半導体レーザ素子を得る。因みにこの半導体レーザ素子は、マスク４上に形成されたホモエピタキシャル部（ＧａＮ層）にｎ型の不純物をドープしたｎ型クラッド層６２とｎ型のＡｌ0.15Ｇａ0.85Ｎ層からなる光導波層６３、アンドープのＩｎＧａＮ多重量子井戸層からなる活性層６６、ｐ型のＡｌ0.15Ｇａ0.85Ｎからなる光導波層（図示せず）、ｐ型のＧａＮからなるクラッド層６５、ｐ型クラッド層６５より高い濃度の不純物を含むｐ型ＧａＮのキャップ層６８、ｐ型電極１０を積層して形成され、ｐ型のクラッド層６５に埋め込まれて形成されたｎ型のＧａＮ層６７（ｎ型クラッド層と同レベルの不純物を含有）で活性層６６におけるキャリア注入領域を制限する。即ち、この素子ではｎ型のＧａＮ層６７が形成されない領域の下部の活性層が実質上の素子動作に関与するため、この部分をヘテロエピタキシャル部の上方から外していることは、図６Ａの（１）及び（２）から明らかであろう。なお、図６Ａの（１）及び（２）の量産技術においては、単体の素子に切り出す前に基板１側をラッピングし、ｎ型クラッド層の下面を露出させることでこの面にｎ型電極１１を形成することもできる。図６Ｂの素子構造は、このようにして作製された一例を示すものである。
＜結晶成長技術２＞
次に本発明に基づく別の結晶成長技術を、図５Ａ〜図５Ｄのプロセスフローを参照して説明する。このプロトタイプとなる実験は、既に説明した知見５を導出するためになされたものである。
まずＳｉ基板１００を酸素雰囲気中で熱酸化して、その表面に非晶質のＳｉＯ2膜１０１を形成する。次に第１の工程として、ＳｉＯ2膜上にＧａＮ膜成長のための核となるＧａ原子を形成する。第１の工程を行う手段の一つとして、図５Ａ（１）に示すような断面構造を有する成長炉を利用する。この炉はＳｉ基板を載置するためのホルダ（図示せず）に対向して複数のガス供給ノズルが２次元的に配置されている。ガス供給ノズルは、２種類のガス供給ラインのいずれかに設けられている。また、ホルダとガス供給ノズルとの間にはアパーチャを有するプレートが２枚挿入できるようになっている。このような成長炉を、ガス供給ノズルの配置の特徴から便宜的にシャワー・ヘッド炉と呼ぶ。
まず、シャワー・ヘッド炉内を不活性ガスである窒素ガスでパージし、炉内圧力を約７６０Torrに設立した後、表面を酸化したＳｉ基板１００を載置する。次に、Ｓｉ基板とガス供給ノズルの間に２枚のアパーチャ・プレートを挿入する。このとき、上部プレートのアパーチャはＳｉＯ2膜１０１の核形成位置に合わせ、下部プレートのアパーチャは上部プレートのそれと位置をずらす。この状態で、トリメチルガリウム（ＴＭＧ）ガスを上部供給ラインから１０ｓｃｃｍで連続的に供給し、下部プレートを図５Ａ（１）に示す矢印方向にスライドして、瞬間的にＴＭＧガスをＳｉＯ2膜１０１表面上に供給する。これにより、ＳｉＯ2膜１０１表面の核形成位置のみにＧａ原子の液滴からなる核５３が形成し、表面全体へのＧａ原子の付着は実質上抑止できる。
第２の工程では、更にアンモニア（ＮＨ3）ガスを下部供給ラインから２〜５ＳＬＭで供給し、この状態で２枚のアパーチャ・プレートを取り外す。これと同時にＳｉ基板１００をホルダから約１０００℃に加熱する（図５Ｂ参照）。これにより、核５３形成位置を中心にＧａＮ結晶の成長が開始し、六角柱状の結晶５４がＳｉＯ2膜１０１上に形成される（図５Ｃ）。図２０は、図５Ｃに相当する走査電子顕微鏡（ＳＥＭ）写真であり、ＳｉＯ2膜１０１上に形成されたＧａＮ単結晶が、六角柱状であることが明らかに判る。
ここで、本発明者は結晶５４がＳｉＯ2膜１０１表面全域を覆う前に結晶成長を止め、結晶５４が形成されないＳｉＯ2膜１０１表面を部分的にエッチングしてＳｉ多層膜からなる別の半導体素子を形成することを提案する。このような手法によれば、図６Ｃに示されるように窒化物半導体の積層構造５５からなる素子とその駆動回路７０を同一のＳｉ基板１００上にモノリシックに形成することができる。この場合、駆動回路７０を構成する導電性半導体層を積層構造５５の下部に位置するｎ型半導体層に接合するように形成し（図示せず）、積層構造５５上部に位置するｐ型電極１０と駆動回路７０との間にボンディング７１を形成することで半導体レーザモジュール等のハイブリッド素子が実現できる。
また、第２の工程にてＳｉＯ2膜１０１表面に結晶５４を可能な限り（即ち、表面からはみ出さない範囲で）大きく成長させる。この後、第３の工程として、ＨＦ系のエッチャントでＳｉＯ2膜１０１を溶解し、結晶５４とＳｉ基板１００とを分離する。これにより、ＧａＮ単結晶からなる新たな基板材料が実現できる。この基板材料は、窒化物半導体のエピタキシャル成長用基板として最も優れているとされるＳｉＣよりも低結晶欠陥密度が低い。従って、第３の工程で得られるＧａＮ基板は窒化物半導体のデバイス作製用として、格子整合や転位抑制の観点でＳｉＣに勝るものである。
この基板材料を用いて形成した半導体装置の一例を、図６Ｂに示す。仕様は、結晶成長技術１で述べた半導体レーザ素子と概ね同じであるが、ｎ型の不純物をドープしたｎ型クラッド層６２をｎ型不純物をドープしたＧａＮ基板で構成する点が異なる。このようにＧａＮ基板上に窒化物半導体層をエピタキシャル成長させて素子を形成すると、積層される各半導体層の格子整合が取り易くなる一方、光学的領域を構成する半導体層に圧縮歪や引張歪を加える格子不整合系の素子（pseudomorphic device）を構成したときも、格子不整合層導入に伴う積層欠陥の発生を抑制し易くなる。
上述の第１の工程は、例えばイオンビーム照射によっても実行できる。この例を図５Ａ（２）を参照して説明する。表面に非晶質のＳｉＯ2膜１０１を形成したＳｉ基板１００を二次イオン質量分析装置（ＳＩＭＳ）に載置し、Ｇａイオンを加速電圧１ｋＶ、照射量１×１０13ｉｏｎｓ／ｃｍ2でＳｉＯ2膜表面に照射した。ここで利用したＳＩＭＳは、一般にｓｔａｔｉｃ ＳＩＭＳと呼ばれるもので、試料表面の第１原子層や吸着層の計測に用いられるものである。このＳＩＭＳは電流密度１０-5〜１０-3ｍＡ／ｃｍ2のイオンを０．５〜５ｋｅＶのエネルギーで試料に照射するが、別の種類のＳＩＭＳには電流密度１〜１００ｍＡ／ｃｍ2のイオンを５〜３０ｋｅＶのエネルギーで照射するものもある。後者の装置はイオン照射により試料表面をスパッタするため、ＳｉＯ2膜上への核形成に不適である。
ＳｉＯ2膜表面へのＧａイオン照射は、イオンビームの直径がＳｉＯ2膜表面にて１００Åとなるようにイオン光学系で絞り込み、照射時間は約１秒とした。照射時間の制御は、イオン光学系に設けられたビーム・ディフレクタでイオン・ビームを偏向して行った。このようにしてＳｉＯ2膜表面にＧａ原子からなる核５３を形成した後、Ｓｉ基板１００をＳＩＭＳから取り出し、上述のシャワー・ヘッド炉に移して第２の工程に入る。このとき、炉内は不活性ガスである窒素（Ｎ2）でパージされており、またアパーチャ・プレートは外されている。Ｓｉ基板をシャワー・ヘッド炉に載置した後、トリメチルガリウム（ＴＭＧ）ガスを上部供給ラインから１０ｓｃｃｍで、アンモニア（ＮＨ3）ガスを下部供給ラインから２〜５ＳＬＭで夫々供給し、同時にＳｉ基板１００をホルダから約１０００℃に加熱する（図５Ｂ参照）。後は、上述の第２の工程と同じである。
以上に述べたイオンビームで核を形成する方法では、ｓｔａｔｉｃ ＳＩＭＳを利用したが、これと同じ電流量及びエネルギー（加速電圧）でイオン・ビームを照射できる装置であれば、他の装置を利用してもよい。また、イオン・ビームで核を形成する方法は第１の工程からシャワー・ヘッド炉で行う方法に比べ、Ｓｉ基板をイオン・ビーム照射装置からシャワー・ヘッド炉（又はこれに代わる結晶成長炉）に移す手間は掛かるが、核形成領域が任意に設定できる点や、シャワー・ヘッド炉のアパーチャ・プレートが不要な点（即ち、結晶成長炉の構成が簡素になる）点で有利である。
２．半導体装置への応用
以下、総論にて説明した本発明の結晶成長技術を応用した半導体装置の製造方法を各実施例において詳細に説明する。なお、各実施例は半導体光素子の一つである半導体レーザ装置をモデルとして説明する。
＜実施例１＞
本発明の半導体装置の一実施例を図７Ａ及び図７Ｂにより説明する。図７Ａにおいて、例えば(0001)C面を有するサファイア（α-Al2O3）単結晶基板１上に、GaNバッファ層２，ｎ型GaN光導波層３まで有機金属気相成長法により結晶成長する。その後、図７Ｂに示した、ストライプ上の窓領域を少なくとも２つ設けた形状の絶縁膜マスク４のパターン（目開き部）４０をリソブラフィーとエッチングにより形成する。このとき、絶縁膜マスクのストライプ方向を該サファイア基板１の(11-20)A面と平行な方向に設定しておく。次に、絶縁膜マスクパターン４で形成された２つの窓領域に対して、ｎ型GaN光導波層５を選択成長し、中央に設けた絶縁膜マスク上において横方向に合体させて、平坦な一つの矩形状の光導波層とした後に、引き続いてAlGaN光分離閉じ込め層とGaN量子障壁層及びGaInN圧縮歪量子井戸層からなる圧縮歪多重量子井戸活性層６，ｐ型GaN光導波層７，ｐ型GaInNコンタクト層８を順次設ける。次に、リソグラフィーにより、絶縁膜マスク９を設けて、ｐ側電極１０とｎ側電極１１のパターンを蒸着する。最後に、ストライプに垂直な方向に劈開して共振器面を切り出し、スクライブにより素子を分離して図７Ａに示す素子縦断面（図７ＢのＢ−Ｂ’断面）を得る。
本実施例によると、絶縁膜マスクの幅と窓領域の幅を調節することにより、光導波層５の上に設ける発光活性層の幅を５μｍ以上に設定したときには利得導波型構造とすることができ、該発光活性層を１〜３μｍの範囲としたときには埋め込みＢＨ構造の屈折率導波型構造として設けることができた。本発明の手法では、選択成長用の絶縁膜マスク窓領域では従来と同程度の結晶欠陥密度１０9〜１０11／ｃｍ2の範囲であるのに対し、絶縁膜マスク上ではホモエピタキシャル成長を実現でき結晶欠陥密度を１０4〜１０5／ｃｍ2の範囲かそれよりも小さい範囲に低減できた。本素子構造では、電流狭窄は絶縁膜９で行っているが、活性層６の横方向に見た場合、さらに絶縁膜マスク上の活性層における中央領域とその外側の領域では内部光損失が大きく異なるので、レーザ光を損失によっても導波し伝搬領域を制限していることになる。本実施例における、ＢＨ屈折率導波型構造の素子では、利得導波型構造よりも低閾値動作が達成でき、閾値電流は利得導波構造の素子よりも１／３〜１／４にまで低減できた。本素子は、従来のバルク成長により形成した素子よりも低閾値高効率でレーザ動作し、室温における発振波長は４１０〜４３０ｎｍの範囲であった。
また本実施例の変形例を図７Ｃ（図７ＢのＢ−Ｂ’断面）により説明する。素子の作製工程や絶縁マスク４のパターン４０は上述のそれと概ね同じであるが、ｐ型コンタクト層８まで成長した後、リソグラフィーとエッチングによりｐ型光導波層７にリッジストライプを形成する。このとき、リッジストライプの底部幅を３〜７μｍの範囲とする。さらにリッジストライプの両側に埋込層１２を形成する。この埋込層１２は、絶縁膜を利用して選択成長させたｎ型Ga電流狭窄層としても、誘電体絶縁膜そのもので形成してもよい。絶縁膜９を設けて電極１０、１１を形成する工程は上述のとおりであり、その結果として図７Ｃに示す素子縦断面を得る。
図７Ｃに示す構成では、発光活性層内における低欠陥密度で低光損失の中央領域にのみ電流を注入するリッジストライプ構造を有しているので、有効な電流注入と安定な屈折率分布を達成できる。このため図７Ａに示すＢＨ屈折率導波型構造と同等の閾値電流か或いはそれよりも低い値を得た。この素子は低閾値高効率でレーザ動作し、室温における発振波長は４１０〜４３０ｎｍの範囲であった。
＜実施例２＞
本発明の半導体装置の他の実施例を図８Ａ及び図８Ｂにより説明する。実施例１と同様に素子を作製するが、実施例１の導波路構造用絶縁膜マスクの他にダミー用パターンも加えて、図８Ｂに示す絶縁膜マスク４のパターン（目開き部）４０を形成する。このダミーパターン上に成長する結晶層と中央に設ける導波路用の結晶層が互いに合体しないように、絶縁膜マスク幅や間隔を決定しておく。ダミーパターン（両脇の目開き部）に成長した結晶層には電流を流さないように、絶縁膜９でカバーしておく。その他は、実施例１と同様のプロセスを経て、図８Ａに示す素子縦断面（図８ＣのＣ−Ｃ’断面）を得る。
本実施例では、実施例１の導波路構造に対して、ダミーとなる結晶層を設けることにより、中央の導波路を形成する結晶層の品質や形状を向上させた。ダミーパターンの外側における結晶成長条件には、あまり影響を受けずに、異常成長や成長速度の不安定さを解消して、平坦で平滑な側面や上面を有する矩形状の光導波路を形成できた。これにより、より低損失でレーザ光を導波できるようになり、さらに低閾値で高効率で動作させることができた。この結果、実施例１より少なくとも閾値電流を２／３から１／２の範囲に低減することが可能であった。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
図８Ｃには、本実施例の変形例を断面図で示す（図８ＢのＣ−Ｃ’断面）。素子の作製工程は概ね図８Ａの場合と同じであるが、層８まで形成した後、図７Ｃに示した素子と同様に埋込層（例えば、電流狭窄層）１２を設ける点が異なる。さらに、ダミーパターンに成長した結晶層には電流を流さないように、絶縁膜９でカバーする。図８Ｃに示す素子を図７Ｃのそれと比較すると、中央の導波路を形成する結晶層の品質や形状を向上させることができ、図７Ｃの素子より少なくとも閾値電流を２／３から１／２の範囲に低減できた。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
＜実施例３＞
本発明の半導体素子の他の実施例を図９Ａ及び図９Ｂにより説明する（ここで、図９Ａは図９ＢのＤ−Ｄ’断面）。素子の形成は実施例２における図８Ｃと同じ結晶成長で行うが、絶縁マスク４のパターン（目開き部）４０は図９Ｂに示すようにストライプ状ではなく、周期的な長方形状の窓領域を２次元的に配列したものとする。本実施例では、実施例４に比較して、中央の導波路における発光活性層６の結晶欠陥密度をさらに低減した。レーザ光を導波するストライプ構造は、中央の絶縁膜マスク上に相当する活性層中央領域に形成して電流狭窄を行うが、発光活性層全体において結晶欠陥密度は小さいことが望ましい。このため、活性層全体に対して、ホモエピタキシャル成長できる領域の割合を大きくするのが有効であり、中央の導波路構造を作製するにあたっては、選択成長用の絶縁膜マスクにおいて長方形状の窓領域が占める割合をできるだけ小さくしていくことにより対応できる。本素子では、図８Ｃの素子よりも相対的に発光活性層や光導波層の結晶欠陥を低減することができたので、低閾値高効率動作をさらに図ることが可能であり、閾値電流も１／２から１／３に低減できた。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
本実施例の変形例を図９Ｃにより説明する。この例では、素子のＤ−Ｄ’断面は図９Ａに準じるものの、絶縁膜マスク４のパターン４０が異なる。即ち、結晶のダミー成長に係る両端の列のパターン（目開き部）は長方形に形成されるが、中央の導波路構造に対応する選択成長用のパターン（目開き部）は正六角形状に形成される。
ここで目開き部の形状について簡単に説明する。本実施例では、下地となる結晶領域の表面を露出させるために絶縁膜４に形成される目開き部（又は窓領域とも呼ぶ）の形状を正方形や長方形を含む四角形とするか、あるいは正六角形を含む六角形の形状にして周期的に設けている。これにより、互いに隣接する目開き部から絶縁膜上にホモエピタキシャル成長してきた結晶層が当該絶縁膜上で容易に合体して一つの光導波層や発光活性層を形作る。特に六方晶系Wurtzite構造のIII-Ｖ族半導体である窒化物半導体材料（Nitride Semiconductor materials）は、個々の目開き部内において、六角柱状の形状を保ってエピタキシャル成長する。従って絶縁膜上でのホモエピタキシャル成長が始まる界面も六角柱の側面として形成される。
図９Ｃに示す絶縁膜マスク４では、六方晶系の結晶が成長する性質を反映して、正六角形状の目開き部（窓領域）に成長した結晶層が互いに合体し易くなり、当該合体部が結晶欠陥を取り込む割合が格段に減少する。このため、中央の導波路構造を形成する光導波層や発光活性層の結晶欠陥密度が図９Ｂの絶縁膜マスクを採用した素子より小さくなり、その結果、低閾値高効率動作が可能となり、閾値電流も２／３から１／２の範囲に低減できた。本素子も、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
＜実施例４＞
本発明の他実施例を図１０Ａ及び図１０Ｂにより説明する。素子の作製は実施例２に準じるが、図１０Ｂに示すように、中央部の導波路構造を横に並べてアレイ状に形成するための絶縁膜マスク４のパターン４０を設けておく。これにより、実施例２の中央部導波路を並列にしたストライプを形成し、フェーズド・アレイ導波路構造を作製する。図１０Ａは図１０ＢのＥ−Ｅ’断面を示す。
本実施例では、中央部３つの導波路構造に伝搬したレーザ光は、位相整合条件を満たすことで基本モードとして外部に出力させることが可能であった。この結果、実施例１乃至３の場合よりも高出力動作を実現し、実施例２で得られた最高光出力より少なくとも３〜５倍の高出力を可能とした。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
＜実施例５＞
本発明の他実施例を図１１Ａ及び図１１Ｂにより説明する。素子の作製は実施例１にほぼ準じるが、まず基板１上に例えばGaNバッファ層２，アンドープGaN層１３，アンドープGaInN/AlGaN−ＤＢＲ構造高反射膜１４（ＤＢＲ＝Distributed Gragg Reflector），ｎ型GaN光導波層３を結晶成長する。さらに、図１１Ｂに示すように、正六角形状の絶縁膜マスクと窓領域をその周辺に設けておく。次に、実施例１と同様にして層８まで形成した後引き続いてアンドープGaInN/AlGaN−ＤＢＲ構造高反射膜１５を選択成長する。ＤＢＲ構造高反射膜１５はＤＢＲ構造高反射膜１４と同様、複数のＧａＩｎＮ層とＡｌＧａＮ層とを交互に積層して成る積層構造を有する。
本実施例のように、垂直共振器構造（定義は後述する）を有する半導体レーザ素子を作製する場合、ＤＢＲ構造高反射膜１４と１５とで、ＧａＩｎＮ層及びＡｌＧａＮ層の少なくとも一方の元素組成比（Ｇａ：ＩｎやＡｌ：Ｇａ）を変えることによりそれぞれの積層構造全体は反射率が異なるようにすることが望ましい。例えばＤＢＲ構造高反射膜１５上面をレーザ出射端面とする本実施例では、ＤＢＲ構造高反射膜１５の反射率をＤＢＲ構造高反射膜１４のそれより低くすることが望ましい。また、ＤＢＲ構造高反射膜１４は、活性層６を歪み量子井戸構造や歪超格子構造とする場合、基板側に設けられたバッファ層２と活性層６との応力補償に利用することもできる。
再び半導体レーザ素子作製プロセスの説明に戻る。
層１５と層８及び層７をエッチング除去してリッジストライプを形成した後に、層１２を埋め込み、絶縁膜９を形成する。上部のＤＢＲ構造高反射膜１５は、絶縁膜９を設けた後に、誘電体ＤＢＲ構造高反射膜として設け、エッチングして図１１Ａのように形成する。その後、ｐ側電極とｎ側電極を蒸着して、ストライプに垂直な方向に劈開して共振器面を切り出し、スクライブにより素子を分離して図１１Ａに示す素子縦断面を得る（図１１ＢのＦ−Ｆ’断面）。
本実施例では、上面が平坦で平滑な正六角形状の結晶層により中央の絶縁膜マスク上に形成する導波路を形成でき、その光導波層上に発光活性層を設けることにより、面発光用の垂直共振器構造（基板１の主面に対し略垂直方向に形成されたレーザ発振のための共振器構造）が作製できた。本実施例が示す半導体レーザ素子は、基板１の主面に対し略平行にレーザ発振のための共振器構造を形成した前述の実施例１乃至４の半導体レーザ素子と構成が異なり、レーザ光を基板１主面に直交させるように発振するという機能的な特徴を有するものである。本素子では、ＤＢＲ構造高反射膜によって、端面（ＤＢＲ構造高反射膜１５の上面）の反射率を９５〜９９％以上の高い値に安定に設定でき、実施例１から４に示した素子（活性層側面にレーザで射端面を有する）と比較すると、最も閾値電流を小さくできた。実施例３の素子に比べて、少なくとも閾値電流を１／１０から１／３０に低減することが可能であった。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
＜実施例６＞
本発明の他実施例を説明する。本実施例では、サファイア(α-Al2O3)基板の代わりに、基板１を六方晶系Wurtzite構造であり基板面方位が(0001)C面であるｎ型の炭化珪素(α-SiC)として、その上にｎ型GaNバッファ層を設けて、その後実施例１から７までの素子構造を同様にして作製し、それぞれの素子断面を得た。
本実施例によると、基板が導電性を有しているので、ｎ側電極を基板裏面に蒸着して、結晶成長した接合のある面を下にして、マウント実装することが可能であった。即ち、基板上面のｐ側電極から窒化物半導体を経由して、基板下面のｎ側電極の方へと電流を流すことができた。これにより、放熱性を格段に向上させることができた。本実施例では、他の実施例よりも高い温度で動作するレーザ素子を得た。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
＜実施例７＞
本発明の実施例を図１２Ａ及び図１２Ｂにより説明する。本実施例は、実施例１乃至４で説明した半導体装置と形状は似ているが、活性層の幅を広く取るに好適な構成を開示する。
図１２Ａにおいて、例えば(0001)C面を有するサファイア(α-Al2O3)単結晶基板１上に、GaNバッファ層２，ｎ型GaN光導波層３まで有機金属気相成長法により結晶成長する。その後、格子状に設けた絶縁膜マスク４の四角形窓領域パターン４０をリソグラフィとエッチングにより形成する。このとき、格子状窓領域を設けた絶縁膜マスク４の長手方向を該α-Al2O3基板１の(11-20)A面と垂直な方向に設定しておく。次に、ｎ型GaN光導波層５を選択成長し横方向に合体して平坦な一つの光導波層となるまで結晶成長を持続させ、その後に引き続いてAlGaN光分離閉じ込め層とGaN量子障壁層及びGaInN量子井戸層からなる圧縮歪多重量子井戸活性層６，ｐ型GaN光導波層７を順次設ける。次に、リソグラフィにより、絶縁膜マスク８を設ける。さらに、ｐ型電極１０とｎ型電極１１のパターンを蒸着する。最後に、導波路ストライプに垂直方向に劈開して共振器面を切り出し、スクライブにより素子を分離して図１２Ａに示す素子縦断面（図１２ＢのＧ−Ｇ’断面）を得る。
本実施例によると、格子状からなる絶縁膜マスク全幅を広くして発光活性層を５μｍ以上に設定することにより横利得導波型の導波路構造となり、該絶縁膜マスク全幅を狭くして発光活性層を１〜３μｍの範囲とすることにより屈折率導波型のＢＨ構造を導波路構造として設けることができた。本手法では、３次元的な核生成の密度を高め、横方向への結晶層の合体を促進させるため、平坦で平滑な上面を有した光導波層５をまず形成させることが可能であった。選択成長の引き続きにより、光導波層５の平坦な上面に、バルク成長で作製するよりも平坦で高品質な結晶層からなる発光活性層と上部導波路層を形成できるので、低光損失の光導波路構造を達成することができた。本素子は、従来のバルク成長により形成した素子よりも低閾値でレーザ発振し、室温における発振波長４１０〜４３０ｎｍの範囲であった。
＜実施例８＞
本発明の他の実施例を図１３Ａ及び図１３Ｂにより説明する。素子の作製は実施例７に準じるが、図１３Ｂに示す絶縁膜マスク４の四角形の窓領域パターン（目開き部）４０を列によって四角形を互い違いに設けておくところが異なる。
本実施例の絶縁膜マスク４のように、目開き部４０のパターン列によって一列ごとに半周期パターンをずらすことによって、隣接する目開き部の端部から夫々絶縁膜上に向けてホモエピタキシャル成長する結晶層の合体を促進させ、一様且つ平坦な半導体層を形成できる。更に目空き部を微細化することでパターン領域間の幅の大きく取ることにより、平坦且つ好ましい形状のホモエピタキシャル成長層の面積を広げることができる。
本実施例によると、実施例７よりも平坦で平滑な上面を有した光導波層５を得ることができ、さらにその上に平坦で高品質な結晶層からなる発光活性層と上部導波路層を設けたＢＨ導波路構造を形成できた。この結果、実施例１より少なくとも閾値電流を半分以下に低減することが可能であった。
一方、本発明の変形例を図１３Ｃにより説明する。この例では、絶縁膜マスク４の個々の窓領域パターンを正六角形とした点が異なる。これにより、正六角形の絶縁膜マスク窓領域において正六角形状の結晶層を選択成長させ、列によって互い違いに結晶層を設けることにより、個々の結晶層を容易に合体させ、平坦な一つの光導波層を形成するようにした。この結果、図１３Ｂに示す絶縁膜マスクを用いる場合よりも平坦で平滑な上面を有した光導波層５を得ることができ、さらにその上に平坦で高品質な結晶層からなる発光活性層と上部導波路層を設けたＢＨ導波路構造を形成できた。この結果、実施例７より少なくとも閾値電流を１／４以下に低減することが可能であった。
なお、図１３Ａは図１３Ｂ又は図１３ＣのＨ−Ｈ’断面を示す。
＜実施例９＞
本発明の他実施例を図１４Ａ及び図１４Ｂにより説明する。素子の作製は実施例８に準じるが、図１４Ｂに示すように、絶縁膜マスク４の両端の列を選択成長のダミーパターンとして設けておく。このダミーパターンの列と中央部３列のパターン上に設けた結晶層は、互いに合体させないように、ダミーパターンと中央部パターンの間隔を離しておく。このとき、中央部３列パターン上の光導波層５を合体させ、その上に設ける層６を一つの発光活性層構造とする。ダミーパターンに成長した結晶層には電流を流さないように、絶縁膜でカバーしておく。その他は、全く実施例３と同様のプロセスを経て、図１４Ａに示す素子縦断面（図１４ＢのＪ−Ｊ’断面）を得る。
本実施例では、図１３Ｃに示した絶縁膜マスクを採用した実施例８の素子よりも平坦で平滑な上面を有した光導波層５を得ることができ、さらにその上に平坦で高品質な結晶層からなる発光活性層と上部導波路層を設けることができた。この結果、図１３Ｃに示した絶縁膜マスクを採用した実施例８の素子より少なくとも閾値電流を２／３から１／２の範囲に低減することが可能であった。
＜実施例１０＞
本発明の他実施例を図１５Ａ及び図１５Ｂにより説明する。素子の作製工程は実施例９に準じるが、図１５Ｂに示すように、絶縁膜マスク４の両端の列を選択成長用のダミーパターンとして設けておく。また、中央部３列のパターン上に設けた結晶層において、光導波層５を互いに合体させずに発光活性層を横方向に列同志ではつなげないようにし、列内では個々の窓領域に成長した光導波層５を合体させつなげるように、絶縁膜マスクパターン間隔を調節する。これにより、各列において結晶層がつながったストライプを形成し、フェーズド・アレーにした導波路構造を作製する。両端列のダミーパターンに成長した結晶層には、電流が生じないように絶縁膜でカバーした。図１５Ａは、図１５ＢのＫ−Ｋ’断面を示す。
本実施例では、中央部３つの列の導波路は位相整合条件を満たした基本モード動作が可能であった。この結果、実施例７乃至９の場合よりも高出力動作を実現し、実施例９で得られた最高光出力より少なくとも３倍以上の高出力を可能とした。また、絶縁膜マスクのパターン幅を狭くして、ストライプ方向とは垂直な横方向にも量子化させた量子細線として設け、これを横方向にアレー状に並べることができた。
本実施例の変形例を図１５Ｃにより説明する。素子の作製は図１５Ａの場合に順ずるが、絶縁膜マスク４の中央部３列のパターン上に設けた個々の結晶層５乃至７は、互いに合体させない点が異なる。これにより、レーザ発振のための共振器長方向（図１５Ｂにおける上下方向）に延伸した結晶層が全くつながらない（換言すれば、独立した）３本の微小導波路を平行させて形成できる。この微小導波路の幅をある程度狭くすると、この導波路に注入されるキャリアは共振器長に垂直な方向に量子化される。また、両端の個々のダミーパターンに成長した結晶層には電流を流さないように絶縁膜でカバーした。
図１５Ｃの素子では、中央部３つの列を構成する個々の窓領域の導波路構造は、個々の基板面に垂直な光導波層により、多重反射共振器面を形成している。これにより、図１５Ａの素子には見られない、線幅の狭い縦単一モード動作が可能であった。また、図１５Ｃの素子はフェーズド・アレーを構成し、位相整合条件を満たした基本モード動作であった。この結果、図１５Ａの素子と同様に、実施例９において得られた最高光出力より少なくとも３倍以上の高出力を可能とした。また、絶縁膜マスク４のパターン幅を狭くして（即ち、目開き部４０の面積を小さくして）、共振器長方向に垂直な方向にも個々の結晶層５乃至７を絶縁膜９で分断することで、共振器長方向にも量子化させた量子箱が形成できる。この場合、複数の量子箱が基板１に対して２次元的に（格子状に）配列された素子が実現できる。
＜実施例１１＞
本実施例乃至実施例１４で述べる半導体装置の構成では、結晶構造を有する領域（例えば、基板）の上部に非晶質の絶縁層を複数段設ける技術思想に基づくものである。いずれの絶縁層にも目開き部を設け、絶縁層の段数分だけ上述の窒化物半導体層の選択成長を繰り返す。ここで絶縁層の目開き部の位置は交互にずらし、例えば上から見てｘ段目の絶縁層の目開き部がｘ＋１段目の絶縁層により遮られるように配置することが望ましい。このような選択成長を繰り返すことで、最上部の絶縁層上に形成される窒化物半導体層中に生じる結晶欠陥密度を激減させるのが、この技術思想の目的である。
本実施例乃至実施例１４では、結晶基板上に絶縁層を２段設け、２段目の絶縁層上に形成された窒化物半導体層に光学的領域を形成した半導体レーザ素子について説明するが、絶縁層の段数、即ち選択成長の繰り返し回数は２段以上でもよい。即ち、絶縁層の段数は光学的領域又はスイッチングされるキャリアの流れる領域に要請される結晶の品質と、製造工程数に依存する生産コストとの釣り合いから決められる。
本実施例乃至実施例１４で論じる半導体レーザ素子は、基板上部に２段の絶縁膜マスクを設け、窒化物半導体の結晶からなる層を２段階の選択成長で形成することにより、光学的領域（例えば、光導波路層）の結晶転位密度を格段に低減するものである。即ち、１段目の絶縁膜マスクでホモエピタキシャル成長される結晶層の転位密度が１０4〜１０5／ｃｍ2範囲とすると、２段目の絶縁膜マスクでホモエピタキシャル成長される結晶層の転位密度は１０3〜１０4／ｃｍ2の範囲に低減される。この結晶転位密度は、既に実用化されている半導体レーザ素子、即ち窒化物半導体以外のIII-Ｖ族半導体材料（例えば、GaAs、InP）からなる基板上に作製した素子の光学的領域に見られる転位密度とほぼ同レベルである。このような光導波路層における欠陥密度の低減は、光散乱による損失や深い準位による光吸収及びキャリアトラップによる利得損失を軽減するので、半導体レーザ素子の低閾値高効率動作をもたらす。従って、２段階以上の選択成長により低欠陥密度の高品質光導波路を形成することで、例えば基本横モード制御の屈折率導波構造における内部光損失を低減した低閾値高効率で動作する半導体レーザ素子を実現する。
さて、図１６Ａ及び図１６Ｂを参照して本実施例の半導体レーザ素子を説明する。
先ず、サファイア(α-Al2O3)単結晶基板１の(0001)C面上に、図１６Ｂに示す２つのストライプ状の開口部なる目開き部４０を有する絶縁膜マスク４を形成する。絶縁膜マスク４のストライプは、サファイア基板１の(11-20)A面に平行に延伸するように形成される。次に、GaNバッファ層２２，ｎ型GaN光導波層２３まで有機金属気相成長法により第一段階の選択成長を行う。この際、ｎ型ＧａＮ層２３は２本のストライプ状開口部（目開き部）４０に結晶成長し、中央部の絶縁膜マスク上で横方向にホモエピタキシャル成長して合体することにより、一つの結晶層を形成している。
その後、ｎ型ＧａＮ層２３上面に２段目の絶縁膜マスク４１を形成する。絶縁膜マスク４１には、絶縁膜マスク４の中央部（即ち、２本のストライプ状の目開き部４０に挟まれたマスキング領域）上部に、ストライプ状開口部として目開き部４２が形成されている。この目開き部４２のストライプは、絶縁膜マスク４の目開き部４０のストライプに略平行に延伸するため、絶縁膜マスク４１上面から見ると目開き部４０は絶縁膜マスク４１により覆われている。この絶縁膜マスク４１により第二段階の選択成長を行うことにより、ｎ型GaN光導波層５，AlGaN光分離閉じ込め層とGaN量子障壁層及びGaInN圧縮歪量子井戸層からなる圧縮歪多重量子井戸活性層６，ｐ型GaN光導波層７，ｐ型GaInNコンタクト層８を順次設ける。次に、リソグラフィにより絶縁膜９を設けて、ｐ側電極１０とｎ側電極１１を蒸着する。最後に、絶縁膜マスクのストライプに垂直な方向に劈開して共振器面を切り出し、スクライブにより素子を分離して図１６Ａに示す素子縦断面（図１６ＢのＬ−Ｌ’断面）を得る。即ち、この半導体素子は絶縁膜マスク４１に形成された目開き部４２のストライプ方向にレーザ光を発振する共振器構造を有する。
本実施例では、絶縁膜マスク４による選択成長で得られた低結晶欠陥密度の半導体層２３を土台として、この上に絶縁膜マスク４１を設け、これによる選択成長でレーザ発振のための導波路構造を形成することで、当該導波路構造における光損失を実施例１乃至１０の素子のそれに比べて低減することができた。即ち、基板上に形成した絶縁膜マスク４上でホモエピタキシャル成長させた窒化物半導体層（ＧａＮ層）２３の結晶欠陥密度が１０4〜１０5／ｃｍ2のレベルであったのに対し、このホモエピタキシャル成長で形成したＧａＮ層２３を土台に、絶縁膜マスク４１上でホモエピタキシャル成長させた窒化物半導体層５〜８の結晶欠陥密度は１０3〜１０4／ｃｍ2のレベルに低減できた。
従って、窒化物半導体層５〜７により光学的領域を形成することにより、この領域（発光活性層及び光導波層）における結晶欠陥による光散乱損失や、領域内の深い準位に起因した光吸収やキャリアトラップに基づく利得損失等に起因する内部光損失を格段に下げることが可能となった。また絶縁膜マスク４１の窓領域幅（目開き部４２の寸法）の調節により光導波層５の幅を制御することができ、これにより光導波層６の上に設ける発光活性層６の幅を５μｍ以上に設定して利得導波型構造を構成することも、また発光活性層６の幅を１〜３μｍの範囲に設定して実屈折率差で導波するＢＨストライプ構造の屈折率導波型構造を構成することもできる。本実施例におけるＢＨストライプ屈折率導波型構造の素子では、利得導波型構造よりも低閾値動作が達成でき、閾値電流は利得導波構造の素子よりも1/3〜1/4にまで低減できた。本素子は、従来のバルク成長により形成した素子よりも低閾値高効率でレーザ動作し、室温における発振波長は４１０〜４３０ｎｍの範囲であった。
本実施例の変形例を図１６Ｃにより説明する。素子の作製は、上述の図１６Ａの場合と同じであるが、層８まで成長した後に、絶縁膜を利用したエッチングにより図１６Ｃに示すように層７及び８にリッジストライプ状に加工する。リッジストライプの底部幅は２〜９μｍの範囲に設定する。さらに、絶縁膜を利用してリッジストライプの両側に埋込層１２を形成する。埋込層１２は、選択成長によるｎ型GaN電流狭窄層としても、誘電体絶縁膜を埋め込んだ層としてもよい。絶縁膜マスク４，４１の仕様は図１６Ａの素子と同じであり、埋込層１２は目開き部４２のストライプと略平行に延伸したストライプとして形成される。なお、図１６Ｃは図１６ＢのＬ−Ｌ’断面を示す。
図１６Ｃの素子では、発光活性層６横方向において、リッジストライプ幅にのみ有効に電流が注入でき、複素屈折率差を設けた屈折率導波が達成できる。また、発光活性層６に注入されるキャリアの流れは、目開き部４２に加えて埋込層１２の間隙でも制限されるため、発光活性層６の所望の領域にキャリアを効率よく注入でき、発光効率を上げられる。本素子は、図１６Ａの素子のＢＨストライプ構造とほぼ同程度に低閾値でかつ高効率でレーザ動作し、室温における発振波長は４１０〜４３０ｎｍの範囲であった。
＜実施例１２＞
本発明の他実施例を図１７Ａ及び図１７Ｂにより説明する。実施例１１と同様に素子を作製するが、ｎ型ＧａＮ層２３まで設けた後、図１７Ａに示す絶縁膜マスク４１に選択成長時のダミーパターンを両側に２本加える。３本のストライプからなる目開き部４２の間隔は、絶縁膜マスク４１の中央に位置する開口部（即ち、目開き部）で形成される導波路構造とダミーパターン上に設けた結晶層が互いに合体させないように設定する。また、ダミーパターンに成長した結晶層には電流を流さないように、絶縁膜９でカバーしておく。その他は、全く実施例１１と同様のプロセスにより、図１７Ａに示す素子縦断面（図１７ＢのＭ−Ｍ’断面）を得る。
本実施例によると、中央部の導波路構造においては異常成長を回避して結晶性や形状を改善し、より平坦で平滑な矩形状のＢＨストライプ構造を形成できた。これにより、より低損失でレーザ光を導波できるようになり、実施例１１より少なくとも閾値電流を2/3から1/2の範囲に低減することが可能であった。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
本実施例の変形例を図１７Ｃにより説明する。この素子は、図１６Ｃの素子と図１７Ａの素子を折衷したものである。即ち、本実施例にてｐ型GaN光導波層７及びｐ型GaInNコンタクト層８をリッジストライプ状に加工し、このリッジストライプ部の両側に埋込層１２を形成することで図１７Ｃに示す縦断面構造を有する半導体レーザ素子を得る。
図１７Ｃの素子では、ｐ型GaN光導波層７の中央に位置するリッジストライプ構造において実施例１１よりも結晶性や形状を改善した導波路構造を形成できた。これにより、さらに低損失でレーザ光を導波できるようになり、図１６Ｃに示す素子より少なくとも閾値電流を2/3から1/2の範囲に低減することが可能であった。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
＜実施例１３＞
本発明の他実施例を図１８Ａ及び図１８Ｂにより説明する。実施例１１の図１６Ｃの場合と同様に素子を作製するが、層３と４を設ける前に、図１８Ｂに示すように、目開き部４０としてストライプ状の開口部を少なくとも３つ形成した選択成長用の絶縁膜マスク４を設けておく。層４の上には、絶縁膜マスク４の目開き部（開口部）４０をちょうど覆うようにして絶縁膜マスク４１を設け、絶縁膜マスク４１の目開き部（開口部）４２は絶縁膜マスク４のパターン上（即ち、目開き部４０に挟まれた領域）にくるように形成する。２段階の選択成長により、絶縁膜を利用して２段階で結晶欠陥の導入を抑制することが可能である。次に、絶縁膜マスク４１の上において、結晶層を合体させて光導波層５を形成した後は、実施例１１と全く同様にして図１８Ａに示す素子縦断面（図１８ＢのＮ−Ｎ’断面）を得る。
本実施例では、実施例１１及び１２の素子よりも光導波層５，７や発光活性層６における結晶欠陥密度を低減でき、内部光損失を小さくすることが可能であった。これにより、図１６Ｃや図１７Ｃに示す素子に比べて閾値電流を1/2程度にまで低減できた。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
本実施例の変形例を図１８Ｃにより説明する。この素子は、図１７Ｃの素子と図１８Ａの素子を折衷したものである。即ち、絶縁膜マスク４１のストライプ状の目開き部４２にダミーパターンが加えられている。
図１８Ｃの素子では、ｐ型GaN光導波層７の中央に位置するリッジストライプ構造において図１８Ａの素子よりも結晶性や形状を改善した導波路構造を形成できた。これにより、さらに低損失でレーザ光を導波できるようになり、図１８Ａの素子より少なくとも閾値電流を2/3から1/2の範囲に低減することが可能であった。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
＜実施例１４＞
本発明の他実施例を説明する。素子の作製は実施例１１乃至１３に記載のいずれかに準ずるが、サファイア(α-Al2O3)基板の代わりに、基板１に六方晶系Wurtzite構造であり基板面方位(0001)C面のｎ型炭化珪素(α-SiC)を用いる。その上にｎ型GaNバッファ層を設けて、実施例１１乃至１３に記載のいずれの素子構造を同様にして作製し、図１６Ａ−１６Ｃ乃至図１８Ａ−１８Ｃに示す素子を得た。
本実施例によると、基板が導電性を有しているので、ｎ側電極を基板裏面に蒸着して、結晶成長した接合のある面を下にヒートシンクにマウント実装することが可能であり、基板上面のｐ側電極から窒化物半導体を経由して、基板下面のｎ側電極の方へと電流を通すことができた。さらにSiC基板の熱伝導度はサファイア基板よりも大きい値を有しており、放熱性に優れている。これらにより、熱放散性を格段に向上させることができた。本実施例では、他の実施例よりも高い温度で動作するレーザ素子を得た。本素子は、室温において発振波長４１０〜４３０ｎｍの範囲でレーザ動作した。
＜まとめ＞
以上、実施例１乃至１４にて論じた本発明の半導体光素子について、以下に知見をまとめる。
いずれの実施例においても、結晶構造を有する第１領域上に非晶質構造の絶縁性材料からなる第２領域を設ける第１工程と、この第２領域には下地となる第１領域を露出するための目開き部を形成する第２工程、更に第２領域上に、例えば第２領域を覆うように窒化物半導体材料の結晶からなる第３領域を形成する第３工程をこの順に実行して素子を作製している。この素子作製の基本プロセスは、第３領域を形成するための結晶成長を、その結晶成長の核が形成される領域を第２領域に設けた目開き部に制限して行う本発明の技術思想に基づくものである。即ち、核生成領域を目開き部の底部で露見する第１領域の表面に限定し、ここにおける核生成密度を高め、且つ第２領域上での核生成を抑止する。後者の意義は、結晶成長に関する結論３の議論を参照されたい。
実施例では、第１領域として六方晶系の結晶構造を有するサファイア基板、炭化珪素基板、又はいずれかの基板の(0001)結晶面上にエピタキシャル成長した窒化物半導体層を用い、その(0001)結晶面上に第２領域を形成し、さらに第２領域の上面（即ち、目開き部を除く部分）を２次元的に覆うように成長した第３領域の窒化物半導体結晶（ＧａＮ層）及びその上部にエピタキシャル成長させた組成の異なる窒化物半導体結晶（ＡｌＧａＩｎＮ）により光学的領域を形成している。第１領域には立方晶系の一つであるZinc Blende構造を有するＧａＡｓ，ＩｎＰ，ＩｎＡｓ，ＧａＳｂ，ＧａＰ，ＧａＡｓＰ，又はＧａＩｎＡｓ等からなる基板を用い、当該基板又はその上にエピタキシャル成長した窒化物半導体層の(111)結晶面上に第２領域を形成しても同様の素子が得られる。ここで特筆すべきは、六方晶系の結晶構造を有するサファイア基板又は炭化珪素を用い、その(0001)結晶面上に窒化物半導体層をヘテロエピタキシャル成長させて（又は、バルク成長で）光学的領域を形成する従来の半導体光素子において、当該光学的領域に生じる結晶欠陥密度が１０8〜１０11／ｃｍ2の範囲であるのに対し、本発明による半導体光素子においては、六方晶系又は立方晶系のいずれの結晶構造を有する基板を採用しても、光学的領域の１０4〜１０5／ｃｍ2の範囲又はそれ以下に低減できることである。さらに実施例１１乃至１４に示す、非晶質構造の絶縁性材料からなる領域上に形成した窒化物半導体層を第１領域とする手法では、第２領域上面（即ち、目開き部を除く部分）に形成される第３領域又はその上部に形成される光学的領域の結晶欠陥密度は１０3〜１０4／ｃｍ2の範囲又はそれ以下に低減できる。
本発明の半導体光素子では、上述のように光学的領域（例えば、光導波層）を欠陥密度の低い、高品質の窒化物半導体結晶で形成できるため、この光学的領域における光損失（欠陥密度に概ね比例する）の低減が図れる。即ち、光学的領域に結晶欠陥が生じると、これによる光散乱損失、深い準位による光吸収、及びキャリアトラップのため、当該光学的領域における利得損失を招く。本発明は、このような光学的領域での利得損失を抑制し、当該光学的領域に生ずる内部光損失を格段に下げるものであるため、当該光学的領域における光学利得を向上してレーザ発振の低閾値動作を可能とする。
一方、本発明の半導体光素子では第３の領域は第２の領域上で矩形状に成長し且つその成長面は略平坦となる。このため、電流狭窄層で活性層横方向（共振器長に対し垂直方向）に利得分布を形成する利得導波型や活性層横方向に屈折率差を設けて基本横モードを安定に導波する屈折率導波型の共振器を構成するリッジストライプ構造やＢＨストライプ構造を窒化物半導体により平滑な形状で実現できる。
以上に述べた、本発明の半導体光素子にて初めて実現される光学的領域の結晶欠陥低減と平滑な矩形構造は、例えば半導体レーザ素子の性能として、レーザ発振のための閾値電流を少なくとも従来素子の1/2以下に低減し、内部量子効率を少なくとも従来素子の２倍以上に向上させた。本発明者が様々な素子構成で確認する範囲では、閾値電流は最良で従来素子の1/8迄に低減できた。このような性能向上は、半導体レーザ素子の低閾値高効率動作に重要である。
さらに第２の領域に設ける目開き部の形状により基本横モードでの高出力動作を達成できるフェーズド・アレイ構造や、閾値電流の低減に好適な面発光型垂直共振器構造を実現できる。前者においては、個々の絶縁膜マスク窓領域に形成した導波路構造を多重反射共振器とすることにより、縦単一モード動作が達成できる。実施例１１乃至１４に示す構成の素子においては、絶縁膜マスク窓領域幅の設計によって、活性層横方向に実屈折率差を設けたＢＨストライプ屈折率導波構造や、エッチング加工により複素屈折率差を設けたリッジストライプ屈折率導波構造を作製することにより、レーザ発振のための閾値電流は利得導波構造を有する従来の素子よりも1/3〜1/4にまで低減できた。
なお、各実施例の素子における室温の発振波長は、４１０〜４３０ｎｍの範囲で青紫色波長域としたが、光学的領域を構成する窒化物半導体層の組成の設定により、６００ｎｍ以下の緑色から紫外光までの発光が可能となる。この手法については、従来技術で列挙した文献を参照されたい。
産業上の利用可能性
本発明は半導体レーザ装置等へ適用可能であり、産業上の利用可能性を有する。なお、本発明によれば、従来よりも転位を減らした基板等とすることができる。

Claims (32)

  1. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
  2. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
  3. 前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする請求項１又は２記載の窒化物半導体基板の製造方法。
  4. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板。
  5. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板。
  6. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設けることを特徴とする光半導体装置の製造方法。
  7. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設けることを特徴とする光半導体装置の製造方法。
  8. 前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする請求項６又は７記載の光半導体装置の製造方法。
  9. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられていることを特徴とする光半導体装置。
  10. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられていることを特徴とする光半導体装置。
  11. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設けることを特徴とする光半導体装置の製造方法。
  12. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設けることを特徴とする光半導体装置の製造方法。
  13. 前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする請求項１１又は１２記載の光半導体装置の製造方法。
  14. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられていることを特徴とする光半導体装置。
  15. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられていることを特徴とする光半導体装置。
  16. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させ、
    その後に前記第１の基板および前記絶縁膜を取り除く工程を有し、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
  17. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させ、
    その後に前記第１の基板および前記絶縁膜を取り除く工程を有し、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
  18. 前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする請求項１６又は１７記載の窒化物半導体基板の製造方法。
  19. 前記第１の基板および前記絶縁膜を取り除くに際してはラッピング工程を用いることを特徴とする請求項１６乃至１８のいずれか一に記載の窒化物半導体基板の製造方法。
  20. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする窒化物半導体基板。
  21. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする窒化物半導体基板。
  22. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設け、
    前記第１の基板および前記絶縁膜は取り除く工程を有することを特徴とする光半導体装置の製造方法。
  23. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設け、
    前記第１の基板および前記絶縁膜は取り除く工程を有することを特徴とする光半導体装置の製造方法。
  24. 前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする請求項２２又は２３記載の光半導体装置の製造方法。
  25. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられ、
    前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする光半導体装置。
  26. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部からも離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられ、
    前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする光半導体装置。
  27. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設け、
    前記第１の基板および前記絶縁膜を取り除く工程を有することを特徴とする光半導体装置の製造方法。
  28. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部を設け、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させる際には、前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させ、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域を設け、
    前記第１の基板および前記絶縁膜を取り除く工程を有することを特徴とする光半導体装置の製造方法。
  29. 前記窒化物半導体膜はアンモニアガスを用いる結晶成長法により形成することを特徴とする請求項２７又は２８記載の光半導体装置の製造方法。
  30. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられ、
    前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする光半導体装置。
  31. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜が設けられ、
    前記絶縁膜の一部に前記基板表面に達する離間した第１および第２の開口部が設けられ、
    前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜が設けられると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜が設けられ、前記第１の開口部から前記延在する方向に設けられた前記窒化物半導体膜と前記第２の開口部から前記延在する方向に設けられた前記窒化物半導体層とが合体するようにそれら窒化物半導体層を設けたものであって、
    前記第１および第２の開口部の基板表面に六角柱型の単結晶を徐々に成長させることにより、前記第１および第２の開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を設けるものであり、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であり、
    いずれの開口部から離れた位置であって、かつ、前記合体した位置から離れた位置にある前記窒化物半導体上の領域に半導体光素子の光学的領域が設けられ、
    前記第１の基板および前記絶縁膜は最終的に取り除かれていることを特徴とする光半導体装置。
  32. 六方晶系Wurtzite構造(0001)C面又は立方結晶(111)面の表面に非晶質材料の絶縁膜を設け、
    前記絶縁膜の一部に前記基板表面に達し、かつ、離間した複数個の開口部が、前記絶縁膜表面上に格子状に点在するように設け、
    前記開口部のそれぞれの基板面からその上方に向かって窒化物半導体膜を成長させると共に、前記絶縁膜上であって、その絶縁膜が前記基板上に延在する方向に向かって窒化物半導体膜を成長させ、前記第１の開口部から前記延在する方向に成長した前記窒化物半導体膜と前記第２の開口部から前記延在する方向に成長した前記窒化物半導体層とが合体するようにそれら窒化物半導体層を成長させるものであって、
    前記開口部から上方に至る窒化物半導体層内に転位が集中しており、
    前記絶縁膜上の窒化物半導体膜の表面はほぼ平坦であることを特徴とする窒化物半導体基板の製造方法。
JP51258797A 1995-09-18 1996-09-17 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 Expired - Lifetime JP3830051B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23814295 1995-09-18
JP23165896 1996-09-02
PCT/JP1996/002663 WO1997011518A1 (en) 1995-09-18 1996-09-17 Semiconductor material, method of producing the semiconductor material, and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003120888A Division JP2003309331A (ja) 1995-09-18 2003-04-25 半導体装置

Publications (1)

Publication Number Publication Date
JP3830051B2 true JP3830051B2 (ja) 2006-10-04

Family

ID=26530010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51258797A Expired - Lifetime JP3830051B2 (ja) 1995-09-18 1996-09-17 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置

Country Status (6)

Country Link
US (2) US6377596B1 (ja)
EP (2) EP0852416B1 (ja)
JP (1) JP3830051B2 (ja)
AU (1) AU6946196A (ja)
DE (2) DE69633203T2 (ja)
WO (1) WO1997011518A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141789A (ko) * 2014-06-10 2015-12-21 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지

Families Citing this family (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JP2008034862A (ja) * 1997-04-11 2008-02-14 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JPH1146038A (ja) * 1997-05-29 1999-02-16 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
CA2298491C (en) * 1997-07-25 2009-10-06 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3283802B2 (ja) * 1997-09-29 2002-05-20 日本電気株式会社 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP5065625B2 (ja) * 1997-10-30 2012-11-07 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
DE69842052D1 (de) 1997-10-30 2011-01-27 Sumitomo Electric Industries Gan einkristall-substrat und herstellungsmethode
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP4524997B2 (ja) * 1997-11-26 2010-08-18 日亜化学工業株式会社 窒化物半導体素子
JP4314887B2 (ja) * 1997-11-26 2009-08-19 日亜化学工業株式会社 窒化物半導体素子
JP3301601B2 (ja) * 1998-01-27 2002-07-15 日亜化学工業株式会社 窒化物半導体発光素子
JP3551006B2 (ja) * 1998-02-26 2004-08-04 住友電気工業株式会社 光ファイバ用多孔質母材の製造方法
CA2321118C (en) * 1998-02-27 2008-06-03 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JPH11340576A (ja) * 1998-05-28 1999-12-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体デバイス
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4666295B2 (ja) * 1998-07-14 2011-04-06 富士通株式会社 半導体レーザ及び半導体装置の製造方法
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3650531B2 (ja) * 1998-08-24 2005-05-18 三菱電線工業株式会社 ＧａＮ系結晶基材およびその製造方法
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3007971B1 (ja) * 1999-03-01 2000-02-14 東京大学長 単結晶薄膜の形成方法
JP3521793B2 (ja) * 1999-03-03 2004-04-19 松下電器産業株式会社 半導体レーザの製造方法
JP2000277863A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP3460638B2 (ja) * 1999-09-16 2003-10-27 日亜化学工業株式会社 窒化物半導体発光チップの製造方法
JP4529215B2 (ja) * 1999-10-29 2010-08-25 日亜化学工業株式会社 窒化物半導体の成長方法
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP2001185493A (ja) 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4432180B2 (ja) 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001217456A (ja) * 2000-02-03 2001-08-10 Sharp Corp 窒化ガリウム系化合物半導体発光素子
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
AU2001241108A1 (en) 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
JP3623713B2 (ja) 2000-03-24 2005-02-23 日本電気株式会社 窒化物半導体発光素子
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP4623799B2 (ja) * 2000-06-23 2011-02-02 ローム株式会社 半導体発光素子の製法および半導体レーザ
JP2001339121A (ja) 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
EP2276059A1 (en) 2000-08-04 2011-01-19 The Regents of the University of California Method of controlling stress in gallium nitride films deposited on substrates
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
WO2002039555A1 (fr) 2000-11-10 2002-05-16 Sharp Kabushiki Kaisha Element lumineux semi-conducteur nitrure et dispositif optique equipe de cet element
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20020084461A1 (en) * 2001-01-03 2002-07-04 Motorola, Inc. Structure and method for fabricating III-V nitride devices utilizing the formation of a compliant substrate
JP2002208541A (ja) * 2001-01-11 2002-07-26 Shiro Sakai 窒化物系半導体装置及びその製造方法
DE60233386D1 (de) 2001-02-14 2009-10-01 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6673646B2 (en) * 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
JP2002280314A (ja) 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
US20020163024A1 (en) * 2001-05-04 2002-11-07 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices ultilizing lateral epitaxial overgrowth of a monocrystallaline material layer on a compliant substrate
MY141883A (en) * 2001-06-06 2010-07-16 Ammono Sp Zoo Process and apparatus for obtaining bulk mono-crystalline gallium-containing nitride
JP2003069152A (ja) 2001-06-15 2003-03-07 Sony Corp マルチビーム半導体レーザ素子
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
WO2003019678A1 (fr) * 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP3948236B2 (ja) * 2001-10-04 2007-07-25 ソニー株式会社 半導体発光素子及びその製造方法
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP3690326B2 (ja) 2001-10-12 2005-08-31 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
CN1300901C (zh) * 2001-10-26 2007-02-14 波兰商艾蒙诺公司 使用氮化物块状单晶层的发光元件结构
PL225235B1 (pl) 2001-10-26 2017-03-31 Ammono Spółka Z Ograniczoną Odpowiedzialnością Objętościowy monokryształ azotkowy oraz jego zastosowanie jako podłoże do epitaksji
US7498608B2 (en) 2001-10-29 2009-03-03 Sharp Kabushiki Kaisha Nitride-composite semiconductor laser element, its manufacturing method, and semiconductor optical device
EP1363318A1 (en) * 2001-12-20 2003-11-19 Matsushita Electric Industrial Co., Ltd. Method for making nitride semiconductor substrate and method for making nitride semiconductor device
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP4092927B2 (ja) 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US20060138431A1 (en) * 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
PL225427B1 (pl) * 2002-05-17 2017-04-28 Ammono Spółka Z Ograniczoną Odpowiedzialnością Struktura urządzenia emitującego światło, zwłaszcza do półprzewodnikowego urządzenia laserowego
AU2002354463A1 (en) * 2002-05-17 2003-12-02 Ammono Sp.Zo.O. Bulk single crystal production facility employing supercritical ammonia
CN100339512C (zh) * 2002-06-26 2007-09-26 波兰商艾蒙诺公司 获得大单晶含镓氮化物的方法的改进
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP2004179274A (ja) * 2002-11-26 2004-06-24 Hitachi Ltd 光半導体装置
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
PL224993B1 (pl) * 2002-12-11 2017-02-28 Ammono Spółka Z Ograniczoną Odpowiedzialnością Sposób otrzymywania objętościowego monokrystalicznego azotku zawierającego gal
US7410539B2 (en) * 2002-12-11 2008-08-12 Ammono Sp. Z O.O. Template type substrate and a method of preparing the same
JP4085986B2 (ja) * 2003-04-01 2008-05-14 ソニー株式会社 電池
US6870969B2 (en) * 2003-04-23 2005-03-22 Intel Corporation Method and apparatus for phase shifting and optical beam in an optical device with reduced contact loss
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
US6954558B2 (en) * 2003-06-24 2005-10-11 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device
JP2005042133A (ja) * 2003-07-22 2005-02-17 Seiko Epson Corp 蒸着マスク及びその製造方法、表示装置及びその製造方法、表示装置を備えた電子機器
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
KR100789200B1 (ko) * 2003-12-05 2008-01-02 쇼와 덴코 가부시키가이샤 반도체 칩 제조 방법 및 반도체 칩
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
DE102004010377A1 (de) * 2004-03-03 2005-09-22 Schott Ag Herstellung von Substratwafern für defektarme Halbleiterbauteile, ihre Verwendung, sowie damit erhaltene Bauteile
US7622318B2 (en) * 2004-03-30 2009-11-24 Sony Corporation Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
US7247905B2 (en) * 2004-03-30 2007-07-24 International Business Machines Corporation Offset vertical device
JPWO2005108327A1 (ja) 2004-05-06 2008-03-21 旭硝子株式会社 積層誘電体製造方法
WO2005121415A1 (en) * 2004-06-11 2005-12-22 Ammono Sp. Z O.O. Bulk mono-crystalline gallium-containing nitride and its application
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US7186622B2 (en) 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
JP4620401B2 (ja) * 2004-07-21 2011-01-26 三菱電機株式会社 半導体レーザ素子
EP1831919A2 (en) * 2004-10-28 2007-09-12 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
PL371405A1 (pl) * 2004-11-26 2006-05-29 Ammono Sp.Z O.O. Sposób wytwarzania objętościowych monokryształów metodą wzrostu na zarodku
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7298009B2 (en) 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US20060284163A1 (en) * 2005-06-15 2006-12-21 Bour David P Single ELOG growth transverse p-n junction nitride semiconductor laser
US7280712B2 (en) * 2005-08-04 2007-10-09 Intel Corporation Method and apparatus for phase shifiting an optical beam in an optical device
WO2007041710A2 (en) * 2005-10-04 2007-04-12 Nitronex Corporation Gallium nitride material transistors and methods for wideband applications
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
EP1969635B1 (en) 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US8530355B2 (en) 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
JP5287240B2 (ja) * 2006-03-29 2013-09-11 富士通株式会社 多結晶ＳｉＣ基板を有する化合物半導体ウエハの製造方法
US20070280309A1 (en) * 2006-05-23 2007-12-06 Ansheng Liu Optical waveguide with single sided coplanar contact optical phase modulator
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
US20080035143A1 (en) * 2006-08-14 2008-02-14 Sievers Robert E Human-powered dry powder inhaler and dry powder inhaler compositions
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
JP5031674B2 (ja) * 2008-06-09 2012-09-19 シャープ株式会社 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
DE102008035784A1 (de) * 2008-07-31 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
US20110186816A1 (en) * 2008-10-02 2011-08-04 Sumitomo Chemical Company, Limited Semiconductor device wafer, semiconductor device, design system, manufacturing method and design method
CN102341889A (zh) 2009-03-11 2012-02-01 住友化学株式会社 半导体基板、半导体基板的制造方法、电子器件、和电子器件的制造方法
WO2010134334A1 (ja) * 2009-05-22 2010-11-25 住友化学株式会社 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
JP2012530027A (ja) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート 異種基板、それを利用した窒化物系半導体素子及びその製造方法
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
DE102011077542B4 (de) * 2011-06-15 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
JP5236789B2 (ja) * 2011-10-06 2013-07-17 シャープ株式会社 半導体発光素子の製造方法
US8860091B2 (en) * 2012-04-16 2014-10-14 Hrl Laboratories, Llc Group III-N HFET with a graded barrier layer
US9105621B2 (en) * 2012-12-20 2015-08-11 Imec Method for bonding of group III-nitride device-on-silicon and devices obtained thereof
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
JP6029538B2 (ja) * 2013-05-31 2016-11-24 サンケン電気株式会社 半導体装置
US9595805B2 (en) * 2014-09-22 2017-03-14 International Business Machines Corporation III-V photonic integrated circuits on silicon substrate
DE102014114109A1 (de) * 2014-09-29 2016-03-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6571389B2 (ja) * 2015-05-20 2019-09-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US10263136B1 (en) * 2016-10-25 2019-04-16 Triad National Security, Llc Direct band gap group IV semiconductors and methods of preparing the same
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
JP7205820B2 (ja) * 2018-08-07 2023-01-17 豊田合成株式会社 半導体レーザー素子とその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710223A (en) 1980-06-23 1982-01-19 Futaba Corp Semiconductor device
US4612072A (en) * 1983-06-24 1986-09-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low defect, high purity crystalline layers utilizing lateral overgrowth of a patterned mask
JPS6088471A (ja) 1983-10-20 1985-05-18 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JPS617621A (ja) 1984-06-21 1986-01-14 Matsushita Electric Ind Co Ltd 窒化ガリウム半導体装置の製造方法
JPS62104039A (ja) 1985-10-30 1987-05-14 Fuji Photo Film Co Ltd 半導体デバイス
EP0277597B1 (en) * 1987-01-31 1994-07-13 Toyoda Gosei Co., Ltd. Gallium nitride group semiconductor light emitting diode and the process of producing the same
US4876210A (en) * 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
JPH03132016A (ja) * 1989-10-18 1991-06-05 Canon Inc 結晶の形成方法
JPH04127521A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体基板の製造方法
US5334277A (en) 1990-10-25 1994-08-02 Nichia Kagaky Kogyo K.K. Method of vapor-growing semiconductor crystal and apparatus for vapor-growing the same
JPH04188678A (ja) 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd 半導体発光素子
JP3160914B2 (ja) * 1990-12-26 2001-04-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3267983B2 (ja) 1991-02-14 2002-03-25 株式会社東芝 半導体発光素子及びその製造方法
JP2791448B2 (ja) 1991-04-19 1998-08-27 日亜化学工業 株式会社 発光ダイオード
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
JP2954743B2 (ja) * 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JP3147316B2 (ja) 1991-08-05 2001-03-19 日本電信電話株式会社 半導体発光素子の作製方法
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH06151A (ja) 1992-06-19 1994-01-11 Matsushita Electric Ind Co Ltd 電気掃除機の吸込具
JP2882438B2 (ja) 1992-09-22 1999-04-12 トヨタ自動車株式会社 内燃機関の吸気マニホールド
JP3184341B2 (ja) 1992-10-29 2001-07-09 豊田合成株式会社 窒素−３族元素化合物半導体発光素子及び製造方法
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH0818159A (ja) * 1994-04-25 1996-01-19 Hitachi Ltd 半導体レーザ素子及びその作製方法
JPH08116093A (ja) 1994-10-17 1996-05-07 Fujitsu Ltd 光半導体装置
JPH08125251A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 六方晶半導体リング共振器
JP2953326B2 (ja) 1994-11-30 1999-09-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体レーザ素子の製造方法
JPH08222812A (ja) 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141789A (ko) * 2014-06-10 2015-12-21 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
KR102153123B1 (ko) 2014-06-10 2020-10-26 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지

Also Published As

Publication number Publication date
WO1997011518A1 (en) 1997-03-27
DE69622277D1 (de) 2002-08-14
EP1081818B1 (en) 2004-08-18
DE69622277T2 (de) 2003-03-27
EP0852416B1 (en) 2002-07-10
EP0852416A4 (en) 1999-04-07
AU6946196A (en) 1997-04-09
US6459712B2 (en) 2002-10-01
DE69633203D1 (de) 2004-09-23
DE69633203T2 (de) 2005-09-01
EP1081818A2 (en) 2001-03-07
US6377596B1 (en) 2002-04-23
US20010038655A1 (en) 2001-11-08
EP0852416A1 (en) 1998-07-08
EP1081818A3 (en) 2001-08-08

Similar Documents

Publication Publication Date Title
JP3830051B2 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置
US6984840B2 (en) Optical semiconductor device having an epitaxial layer of III-V compound semiconductor material containing N as a group V element
JP3988018B2 (ja) 結晶膜、結晶基板および半導体装置
US7109049B2 (en) Method for fabricating a nitride semiconductor light-emitting device
JP3153153B2 (ja) 窒化ガリウム系半導体レーザおよびその製造方法
US8222658B2 (en) Semiconductor light emitting element and method of manufacturing therefor
US20060286695A1 (en) Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2001267242A (ja) Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2001196699A (ja) 半導体素子
US6462354B1 (en) Semiconductor device and semiconductor light emitting device
EP3843225B1 (en) Surface-emitting laser device and method for manufacturing surface-emitting laser device
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JPH08274411A (ja) 半導体レーザ素子
EP1005123B1 (en) Semiconductor laser, semiconductor device and their manufacturing methods
EP3840139B1 (en) Surface-emitting laser device and method for manufacturing surface-emitting laser device
JP2002314198A (ja) 半導体レーザ
JP3588285B2 (ja) 半導体素子の製造方法
JP2004165550A (ja) 窒化物半導体素子
JP2003309331A (ja) 半導体装置
JP2000174343A (ja) 窒化物半導体の製造方法及び発光素子
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JPH10256666A (ja) 窒化物系化合物半導体の結晶成長方法及び半導体発光素子
JPH08316571A (ja) 半導体レーザ及びその製造方法
JP4179317B2 (ja) 窒化物半導体の製造方法および半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term