JP3786760B2

JP3786760B2 - ディジタルディスプレイ装置の画像サイズ調整方法及びその画像サイズ調整回路

Info

Publication number: JP3786760B2
Application number: JP17687597A
Authority: JP
Inventors: 鎬大黄
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1996-07-02
Filing date: 1997-07-02
Publication date: 2006-06-14
Anticipated expiration: 2017-07-02
Also published as: GB2314993A; GB9713920D0; TW328197B; KR980010977A; US5818416A; JPH1079905A; KR0174152B1; GB2314993B

Description

【０００１】
【発明の属する技術分野】
本発明はＬＣＤ（Liquid Crystal Display）モニタその他のディジタルディスプレイ装置に関し、特に水平及び垂直方向で画像（映像）サイズを変更・調整する装置に関する。
【０００２】
【従来の技術】
一般的に、ＣＲＴディスプレイ装置で水平方向及び垂直方向に画像サイズを調整するには、水平及び垂直偏向ヨークを流れる偏向電流の電流量を制御する方式が採られている。
【０００３】
しかしながら、ディジタルビデオ信号により駆動されるＬＣＤやＬＥＤ等のディジタルディスプレイ装置にあっては、構造上の相違から上記のような方式で画像サイズを調整することは不可能であり、ディジタルビデオ信号に特有の信号処理が必要とされる。
【０００４】
【発明が解決使用とする課題】
そこで、本発明は、ディスプレイ装置の利用者がディジタルディスプレイ装置で画像サイズを容易に変更・調整できるような技術の提供を目的としている。
【０００５】
【課題を解決するための手段】
この目的のために本発明は、アナログ映像信号を所定のサンプリングクロックでディジタル映像信号に変換してメモリに書き込んだ後、走査ライン毎に読み出して画像表示を行なうディジタルディスプレイ装置の画像サイズ調整方法について、外部制御信号の値を変更して水平同期信号を逓倍して得たサンプリングクロックの周波数を可変とし、且つ、該サンプリングクロックをメモリの書き込みエネーブル信号とすることで、水平同期信号の１周期でメモリへ書き込む１走査ライン当たりのディジタル映像信号のデータ量を変更させることを特徴とする。
【０００６】
また、上記調整方法は、ディジタル映像信号に含まれる走査ライン毎のＲ，Ｇ，Ｂ信号を、水平同期信号の１周期毎に、該Ｒ，Ｇ，Ｂ信号それぞれについて設けた複数のメモリへ順に書き込むようにすると好ましい。
【０００７】
さらに、以上の調整方法は、書き込みエネーブル信号としたサンプリングクロック又は該サンプリングクロックよりも周波数の高い他のクロックの何れかを一方をメモリの読出しエネーブル信号として選択可能として、該他のクロックによりメモリに書き込んだディジタル映像信号を複数回読出し、複数の走査ライン上に表示するようにすると好ましい。
【０００８】
そして、上記調整方法は、外部制御信号により水平同期信号の周波数を所定の倍率で逓倍した信号か又は該逓倍した信号を分周した信号の何れかと選択的に同期してメモリのディジタル映像信号を読み出すようにすると好ましい。
【０００９】
また、本発明は以上の画像サイズの調整方法を実施するハード的構成として次のような手段を提供する。即ち、本発明は、アナログ映像信号を所定のサンプリングクロックでディジタル変換するアナログ−ディジタル変換器と、これにより得たディジタル映像信号を記憶するメモリと、を備えるディジタルディスプレイ装置の画像サイズ調整回路について、外部制御信号の値を変更して該映像信号の水平同期信号の周波数を可変としてアナログ−デジタル変換器のサンプリング入力とメモリの書き込みエネーブル端子とにそれぞれ接続した周波数逓倍回路と、水平同期信号と同期して所定のメモリへ書き込むディジタル映像信号の書込み経路を開閉する入力スイッチング回路と、を設け、水平同期信号の１周期で書込み経路を閉じている間に、ディジタル映像信号の１走査ライン分のデータ量を変更してメモリに書き込むことを特徴とする。これによれば、外部制御信号の値を変更してサンプリング周波数を変更することで、水平同期信号の１周期で得られる１入力走査ライン分のディジタル映像信号のデータ量を変更することが可能となり、１出力走査ラインで使用する画素数を増減変更して画像の拡大縮小が可能となる。
【００１０】
上記周波数逓倍回路は、位相同期ループと、位相同期ループの出力を分周する分周回路と、外部制御信号の値を変更して分周率を可変とし且つ前記分周回路の出力を分周する他の分周回路と、を備えると好ましい。これによれば外部制御信号の値を、例えばマイコン等により変更して１出力走査ラインで使用する画素数を加減することが可能となる。
【００１１】
また、上記調整装置は、位相同期ループの出力か分周回路の出力かの何れかをメモリの読出しエネーブル信号として選択するセレクタを備えるのが好ましい。これによれば、位相同期ループの出力を選択した場合には複数の出力走査ラインに対して１入力走査ラインのディジタル映像信号を出力して画像の垂直方向での拡大・縮小表示が可能である。
【００１２】
さらに、上記調整装置は、読出しエネーブル信号と同期して所定のメモリに書き込んだディジタル映像信号の読出し経路を開閉する出力スイッチング回路を備えるとより好ましい。
【００１３】
上記メモリには、ディジタル映像信号に含まれるＲ，Ｇ，Ｂ信号をそれぞれ記憶するラインメモリ群が複数設けられると共に、前記入力及び出力スイッチング回路によりラインメモリ群を選択して書き込み及び読出しを行なうとより好ましい。これによれば、１走査ライン分のディジタル映像信号を２つ以上のラインメモリに分割して高速性に優れた効率的な書き込み読出し動作が可能である。
【００１４】
【発明の実施の形態】
以下、本発明の一実施形態について説明する。図１は、本実施形態による画像サイズ調整回路の構成を示し、プログラム可能な分周器１３０を備える周波数逓倍回路１００と、チャンネル当たり２つずつ割り当てられた６つのラインメモリ５１０，５２０，５３０，５４０，５５０，５６０により構成されるメモリ部５００とを備える。
【００１５】
周波数逓倍回路１００は、位相同期ループ１１０と、このループの出力信号Ｄclk1の周波数を１／２倍に分周して得られる周波数ｆ_out2の信号Ｄclk2を出力する分周器１２０と、この分周器１２０の出力信号Ｄclk2をさらに１／ｎ倍に分周して得られる周波数ｆ_refの信号ＣＬＫ_REFを出力するプログラム可能な分周器１３０とで構成される。該分周器１３０の分周率（ｎの値）は、外部から入力される画像の水平方向のサイズを決めるｍビットのデータ信号Ｈsizeのデータ値に応じて決定され、このデータ信号Ｈsizeはディジタルディスプレイを制御するマイコン或いはマイクロプロセッサ等のシステム制御系（図示略）から提供される。
【００１６】
位相同期ループ１１０は、図１で示すように、位相検出器(Phase Detector ；ＰＤ）１１１と、低域通過フィルタ（ＬＰＦ）１１２と、電圧制御発振器（ＶＣＯ）１１３で構成される。周波数逓倍回路１００の入力端子、即ち位相検出器１１１には映像信号の水平同期信号Ｈsyncが入力される。同様に位相検出器１１１の他入力端子には、分周器１３０の出力信号ＣＬＫ_REFが入力されて、該位相同期ループ１１０は２つの分周器１２０，１３０を通じるフィードバックループを構成している。これにより位相同期ループ１１０は、捕捉範囲（capture range）内で受信した水平同期信号Ｈsyncの周波数と分周器１３０の出力信号ＣＬＫ_REFの周波数ｆ_refとを比較して、一定の周波数ｆ_in×２×Ｎ（Ｎはデータ信号Ｈsizeのデータ値）となる周波数ｆ_out1をもつ出力信号Ｄclk1を出力する。
【００１７】
アナログ−ディジタル変換器（以下、ＡＤ変換器）２００の入力ポートには、信号入力端子１１，１２，１３を通じて、アナログビデオ信号、即ちアナログカラー信号Ｒａ，Ｇａ，Ｂａが印加される。ＡＤ変換器２００は、このアナログカラー信号Ｒａ，Ｇａ，Ｂａを前記１／２分周器１２０の出力信号Ｄclk2をサンプリングクロックとしてそれぞれディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄに変換した後、出力ポート１４，１５，１６を通じて入力スイッチング回路６００の各入力ポート１７，１８，１９へ出力する。
【００１８】
この入力スイッチング回路６００は、各ディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄが８ビットの信号である場合、２４個の１：２デマルチプレクサで構成される。各デマルチプレクサの制御入力、即ちスイッチング回路６００の制御入力２０には、水平同期信号Ｈsyncが印加され、またその各出力ポート２１〜２６には、それぞれラインメモリ５１０，５２０，５３０，５４０，５５０，５６０と接続される。
【００１９】
メモリ部５００を構成するラインメモリ５１０，５２０，５３０，５４０，５５０，５６０の書き込みエネーブル端子３３〜３８は、１／２分周器１２０の出力端子と接続されている。従って、この書き込みエネーブル端子３３〜３８に入力される書き込みエネーブル信号は、スイッチング回路６００の入力端子１７，１８，１９に入力されるディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄとスイッチング回路６００への制御入力２０である水平同期信号ｆ_inとの双方と同期がとれた状態とされて書き込み動作を行なうようになっている。このとき、制御入力２０による入力ポート２１〜２６の選択は次のようにして行なわれる。即ち、水平同期信号Ｈsyncがハイレベルとなる期間は、スイッチング回路６００が入力ポート２１，２３，２５を選択する。そして、ＡＤ変換器２００からのディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄをメモリ部５００の第１のメモリ領域，即ちラインメモリ５１０，５３０，５５０に書き込む。また、水平同期信号Ｈsyncがロウレベルとなる期間では、スイッチング回路６００が入力ポート２２，２４，２６を選択して、ディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄをメモリ部５００の第２のメモリ領域，即ちラインメモリ５２０，５４０，５６０へ書き込む。このようにして水平同期信号Ｈsyncの１周期の間にメモリ部５００へ１走査ライン（走査線）分のディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄが書き込まれる。
【００２０】
図２は、以上のような本例の画像サイズ調整回路で書き込みを行なったときに、水平サイズ制御信号Ｈsizeのデータ値が５である場合のサンプリング周波数（分周器１２０の出力信号Ｄclk2の周波数）と画像表示に使用するピクセル数との概略的な関係を示し、同様に図３は、水平サイズ制御信号Ｈsizeのデータ値が１０である場合の該サンプリング周波数と該ピクセル数との概略的な関係を示す図である。これらにより水平同期信号Ｈsyncの１周期の間に出力されるピクセル数を比較すると、水平サイズ制御信号Ｈsizeのデータ値が１０の場合は、水平サイズ制御信号Ｈsizeのデータ値が５の場合と比べると、画像を表示するために利用する１走査ライン当たりで使用するピクセル数（水平方向の画像サイズ）が２倍となっているのが分かる。このように、水平サイズ制御信号Ｈsizeのデータ値を変更することによって、水平方向での画像サイズを調整することが可能である。
【００２１】
また、タイミング発生回路４００は、位相同期ループ１１０から出力されるクロック信号Ｄclk1に同期して、図示せぬマイコンその他のシステム制御系により提供される垂直サイズ制御信号Ｖsizeのデータ値に対応する選択制御信号ＳＥＬを発生し、これを出力スイッチング回路７００に出力する。
【００２２】
出力スイッチング回路７００は、各ディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄが８ビット信号である場合、２４個の２：１マルチプレクサで構成される。このスイッチング回路７００の制御入力、即ち各マルチプレクサの制御入力５７には、前記選択制御信号ＳＥＬが印加され、また各読出しポート５１〜５６は、それぞれラインメモリ５１０，５２０，５３０，５４０，５５０，５６０と接続される。そして、スイッチング回路７００の出力ポート５８〜６０は、画像サイズ調整回路の信号出力ポート６１〜６３に接続される。ラインメモリ５１０，５２０，５３０，５４０，５５０，５６０の読出しに当たっては、セレクタ３００の出力端子と接続され、読出しエネーブル端子３９〜４４に入力される読出しエネーブル信号の入力により、タイミング発生回路４００の選択制御信号ＳＥＬと同期して読出しを行なうようになっている。このとき、制御入力による読出しポート５１〜５６の選択は、例えば選択制御信号ＳＥＬがハイレベルの期間には、スイッチング回路７００によって読出しポート５１，５３，５５が選択され、第１のメモリ領域、即ちラインメモリ５１０，５３０，５５０からのデータを信号出力ポート６１，６２，６３から読み出す。また、選択制御信号ＳＥＬがロウレベルの期間では、読出しポート５２，５４，５６が選択されて、第２のメモリ領域、即ちラインメモリ５２０，５４０，５６０から信号出力ポート６１，６２，６３へデータの読出しを行なう。
【００２３】
図４は、以上のような本例の画像サイズ調整回路で読出しを行なったときに、画像の垂直方向でのサイズを変更しない場合、即ち垂直サイズ制御信号Ｖsizeのデータ値が０である場合のタイミングと入力走査ライン数対出力走査ライン数との概略関係を示している。垂直方向で画像サイズを変更しない場合、セレクタ３００は、分周器１２０の出力信号Ｄclk2を選択する。これにより、図４に示すように、ラインメモリ５１０，５２０，５３０，５４０，５５０，５６０の書き込みエネーブル信号の周波数と読出しエネーブル信号の周波数とが同一になるので、読出した１走査ライン分のディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄが複数の走査ラインに対し重複して読み出されることはない。したがって、画像サイズは垂直方向で変更されないことになる。
【００２４】
一方、図５は、以上のような本例の画像サイズ調整回路で読出しを行なったときに、画像の垂直方向でのサイズを変更する場合、即ち垂直サイズ制御信号Ｖsizeのデータ値が１である場合のタイミングと入力走査ライン数対出力走査ライン数との概略関係を示している。この場合、セレクタ３００は、位相同期ループ１１０の出力信号Ｄclk1を読出しイネーブル信号として選択する。この読出しイネーブル信号（Ｄclk1）のクロック周期は、書き込みエネーブル信号（Ｄclk2）のクロック周期よりも速いので、図５に示すように、第１番目の入力ラインが２回読み出される。即ち、水平同期信号Ｈsyncの１周期の間に一つのメモリ領域に書き込まれたディジタルカラー信号Ｒｄ，Ｇｄ，Ｂｄが複数の走査ラインに対して読み出されることになる。この例では該第１番目の入力ラインは、２本の出力走査ラインの各々について同様に読み出されることになる。また同様にして、垂直サイズ制御信号Ｖsizeのデータ値が２であるときには、第１番目と第２番目の入力ラインがそれぞれ２回ずつ読み出され、さらにデータ値が３であるときには、第１番目と第３番目の入力ラインがそれぞれ２回ずつ読み出される。このように垂直サイズ制御信号Ｖsizeのデータ値を変化させれば、垂直方向で画像サイズを変更することが可能である。
【００２５】
【発明の効果】
以上、本発明の画像サイズ調整回路によれば、一つの入力走査ラインをディジタルディスプレイ装置の画面に出力する際の、水平方向の使用画素数及び垂直方向での使用走査ライン数をそれぞれ、自在に変更することができるので、画像の拡大・縮小を行なう多画面表示や親子画面表示、またズーム表示その他の各種表示効果を得るのに優れている。また、該使用画素数等の設定も、マイコン等を利用して使用者が容易に行なうことが可能であり操作性にも優れている。
【図面の簡単な説明】
【図１】本発明の一実施形態による画像サイズ調整回路のブロック構成図。
【図２】図１の画像サイズ調整回路で水平サイズ制御信号の値が５であるときのサンプリング周波数と使用ピクセルとの概略関係を示す図。
【図３】図１の画像サイズ調整回路で水平サイズ制御信号の値が１０であるときのサンプリング周波数と使用ピクセルとの概略関係を示す図。
【図４】図１の画像サイズ調整回路により垂直方向での画像サイズの変更を行なわない場合のタイミングと、入力ライン数対出力ライン数と、の関係を示す図。
【図５】図１の画像サイズ調整回路により垂直方向での画像サイズの変更を行なわない場合のタイミングと、入力ライン数対出力ライン数と、の関係を示す図。
【符号の説明】
１００周波数逓倍回路
１１０位相同期ループ
１２０（１／２）分周器
１３０分周器
２００アナログ−ディジタル変換器
３００セレクタ
４００タイミング発生回路
５００メモリ部
５１０，５２０，５３０，５４０，５５０，５６０ラインメモリ
６００入力スイッチング回路
７００出力スイッチング回路

Claims

アナログ映像信号を所定のサンプリングクロックでディジタル変換するアナログ−ディジタル変換器と、これにより得られたディジタル映像信号に含まれるＲ，Ｇ，Ｂ信号に対しそれぞれラインメモリが複数ずつ設けられたメモリと、を備えるディジタルディスプレイ装置の画像サイズ調整回路において、
映像信号の水平同期信号を入力する位相同期ループ、該位相同期ループの出力を分周する第１の分周回路、及び外部から提供される水平サイズ制御信号のデータ値を変更することで分周率が可変とされ、前記第１の分周回路の出力を分周して前記位相同期ループへ帰還させるプログラム可能な第２の分周回路、を備え、水平同期信号の周波数を前記外部制御信号に応じ変更すると共に前記第１の分周回路の出力を前記アナログ−デジタル変換器のサンプリングクロック及び前記メモリの書き込みエネーブル信号として提供する周波数逓倍回路と、
ディジタル映像信号のＲ，Ｇ，Ｂ信号を対応する前記ラインメモリへ書き込むための書き込み経路を、水平同期信号に同期して選択する入力スイッチング回路と、
前記位相同期ループの出力又は前記第１の分周回路の出力の何れかを、外部から提供される垂直サイズ制御信号のデータ値に応じ前記メモリの読み出しエネーブル信号として選択するセレクタと、
前記位相同期ループの出力に同期して、前記垂直サイズ制御信号のデータ値に応じた選択制御信号を出力するタイミング発生回路と、
前記選択制御信号に従い前記ラインメモリからの読み出し経路を選択する出力スイッチング回路と、を設け、
水平同期信号の１周期の間に前記メモリへ書き込むディジタル映像信号の１走査ライン分のデータ量を前記水平サイズ制御信号により変更することができると共に、前記メモリに書き込んだディジタル映像信号を前記垂直サイズ制御信号により複数の走査ライン上に表示することができるようにしたことを特徴とする画像サイズ調整回路。