JPH0832022B2 - 映像信号変換装置 - Google Patents
映像信号変換装置Info
- Publication number
- JPH0832022B2 JPH0832022B2 JP5222783A JP22278393A JPH0832022B2 JP H0832022 B2 JPH0832022 B2 JP H0832022B2 JP 5222783 A JP5222783 A JP 5222783A JP 22278393 A JP22278393 A JP 22278393A JP H0832022 B2 JPH0832022 B2 JP H0832022B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- frequency
- control clock
- read control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は方式が異なるシステム間
で映像信号の利用を可能にする映像信号変換装置に係
り、例えば、異なるテレビジョン方式の間で又はテレビ
ジョン方式とコンピュータ画像信号方式との間で、映像
信号の変換を可能にする映像信号変換装置に関する。
で映像信号の利用を可能にする映像信号変換装置に係
り、例えば、異なるテレビジョン方式の間で又はテレビ
ジョン方式とコンピュータ画像信号方式との間で、映像
信号の変換を可能にする映像信号変換装置に関する。
【0002】
【従来の技術】周知のように、我国やアメリカ合衆国の
テレビジョン放送ではNTSC方式が採用され、ヨーロ
ッパではPAL方式又はSECAM方式が採用されてい
る。他方、コンピュータ機器では独自のTV方式でディ
スプレイ上に映像を表示しているのが現状である。な
お、ここで「TV方式」とはテレビジョン映像信号方式
及びコンピュータ画像信号方式の双方の意味を含むもの
とする(以下同様)。
テレビジョン放送ではNTSC方式が採用され、ヨーロ
ッパではPAL方式又はSECAM方式が採用されてい
る。他方、コンピュータ機器では独自のTV方式でディ
スプレイ上に映像を表示しているのが現状である。な
お、ここで「TV方式」とはテレビジョン映像信号方式
及びコンピュータ画像信号方式の双方の意味を含むもの
とする(以下同様)。
【0003】このような方式の異なる映像信号を同一の
ディスプレイ上に表示することは従来不可能であった
が、最近になって、複数の走査方式に対応した特殊なデ
ィスプレイが市販され、同一ディスプレイで複数のTV
方式の映像表示が可能になっている。
ディスプレイ上に表示することは従来不可能であった
が、最近になって、複数の走査方式に対応した特殊なデ
ィスプレイが市販され、同一ディスプレイで複数のTV
方式の映像表示が可能になっている。
【0004】一方、あるTV方式を別のTV方式に変換
する装置も種々考案されている。このような方式変換装
置を利用して、例えばコンピュータの映像信号をNTS
C方式の映像信号に変換し、他のNTSC方式の映像と
同一ディスプレイ上に画面分割表示させたり、逆に、N
TSC方式の映像信号をコンピュータ映像信号と共に画
面分割表示させたりすることが容易に行えるようになっ
ている。
する装置も種々考案されている。このような方式変換装
置を利用して、例えばコンピュータの映像信号をNTS
C方式の映像信号に変換し、他のNTSC方式の映像と
同一ディスプレイ上に画面分割表示させたり、逆に、N
TSC方式の映像信号をコンピュータ映像信号と共に画
面分割表示させたりすることが容易に行えるようになっ
ている。
【0005】従来のTV方式変換装置について、図3及
び図4を参照しながら説明する。
び図4を参照しながら説明する。
【0006】図3において、入力映像信号(Rin、G
in、Bin)はA/D変換器21によってそれぞれデ
ジタル信号に変換され、そのフィールド又はフレーム周
波数に基づいてフレームメモリ31の所定アドレスに書
き込まれる。なお、R、G、及びBは、それぞれ赤、
緑、及び青の3原色を示す(以下同様)。
in、Bin)はA/D変換器21によってそれぞれデ
ジタル信号に変換され、そのフィールド又はフレーム周
波数に基づいてフレームメモリ31の所定アドレスに書
き込まれる。なお、R、G、及びBは、それぞれ赤、
緑、及び青の3原色を示す(以下同様)。
【0007】フレームメモリ31に書き込まれた映像デ
ータは、別のTV方式のフィールド又はフレーム周波数
に同期して順次読み出される。その際、映像データが不
足する場合はデータ補間器41によって不足部分を適当
な近似補間で補充し、逆に過剰な場合は適当に映像デー
タの間引きを行う。こうして得られた映像データはD/
A変換器61によってアナログ信号に変換され、希望す
るTV方式の映像信号(Rout,Gout,Bou
t)として出力される。
ータは、別のTV方式のフィールド又はフレーム周波数
に同期して順次読み出される。その際、映像データが不
足する場合はデータ補間器41によって不足部分を適当
な近似補間で補充し、逆に過剰な場合は適当に映像デー
タの間引きを行う。こうして得られた映像データはD/
A変換器61によってアナログ信号に変換され、希望す
るTV方式の映像信号(Rout,Gout,Bou
t)として出力される。
【0008】このような制御を行う回路の一例を図4に
示す。同図において、位相比較器25、電圧制御発振器
26、及び分周器27から構成される位相同期ループ
(PLL)回路は、水平同期信号Hinを入力して書き
込みクロックWck及びHwを生成する。また、フレー
ムパルス発生器28は、水平同期信号Hin及び垂直同
期信号Vinを入力してフレームパルスFwを生成す
る。これらのクロックパルスに従ってフレームメモリ制
御器35はフレームメモリ31の書き込み制御を行う。
示す。同図において、位相比較器25、電圧制御発振器
26、及び分周器27から構成される位相同期ループ
(PLL)回路は、水平同期信号Hinを入力して書き
込みクロックWck及びHwを生成する。また、フレー
ムパルス発生器28は、水平同期信号Hin及び垂直同
期信号Vinを入力してフレームパルスFwを生成す
る。これらのクロックパルスに従ってフレームメモリ制
御器35はフレームメモリ31の書き込み制御を行う。
【0009】フレームメモリ31に書き込まれた映像デ
ータは、異なるTV方式で読み出される。先ず、基準発
振器54からの固定基準クロックに基づいて異なるTV
方式に従った読み出しクロックRck、Hr、及びFr
がそれぞれ生成され、それらに従ってフレームメモリ制
御器35がフレームメモリ31を読み出し制御する。異
なるTV方式の水平同期信号Hout及び垂直同期信号
Voutは、同じ読み出しクロックに従って出力同期信
号発生器45により生成される。
ータは、異なるTV方式で読み出される。先ず、基準発
振器54からの固定基準クロックに基づいて異なるTV
方式に従った読み出しクロックRck、Hr、及びFr
がそれぞれ生成され、それらに従ってフレームメモリ制
御器35がフレームメモリ31を読み出し制御する。異
なるTV方式の水平同期信号Hout及び垂直同期信号
Voutは、同じ読み出しクロックに従って出力同期信
号発生器45により生成される。
【0010】このようなTV方式変換装置の一例は、特
開昭59−104866号公報に開示されている。同公
報に記載された変換装置は、垂直走査周波数がお互いに
僅かに異なる2種類のTV方式間の変換を書き込み及び
読み出しが互いに独立して実行できるメモリ装置を介し
て行うものである。その際、画面の動きが不連続になら
ないように、2種類のTV方式間の垂直走査周波数の差
に対応する画面の削除もしくは挿入は、メモリ装置のメ
モリ容量の範囲内において、入力映像信号の隣接するフ
レームもしくはフィールド間の相関値が所定の範囲から
外れた時に行われるように制御される。また、これによ
って画像の連続性を損なう部分におけるメモリ装置の書
き込み及び読み出しのアドレス同士の追い越し/追い越
され現象が防止される。
開昭59−104866号公報に開示されている。同公
報に記載された変換装置は、垂直走査周波数がお互いに
僅かに異なる2種類のTV方式間の変換を書き込み及び
読み出しが互いに独立して実行できるメモリ装置を介し
て行うものである。その際、画面の動きが不連続になら
ないように、2種類のTV方式間の垂直走査周波数の差
に対応する画面の削除もしくは挿入は、メモリ装置のメ
モリ容量の範囲内において、入力映像信号の隣接するフ
レームもしくはフィールド間の相関値が所定の範囲から
外れた時に行われるように制御される。また、これによ
って画像の連続性を損なう部分におけるメモリ装置の書
き込み及び読み出しのアドレス同士の追い越し/追い越
され現象が防止される。
【0011】また、他の従来例としては特開平1−19
4782号公報に記載された変換装置がある。これは、
mフィールドの入力映像信号をデジタル化してメモリに
書き込み、走査線の補間及び疑似垂直同期信号の付加を
行ってnフィールドの別の映像信号を得るものである。
メモリ出力データに画面の挿入/削除が行われる際に、
偶数/奇数フィールドの相違が発生し縦方向の画面のず
れを生じるために、データの補間生成をおこない、これ
に1/nの期間を周期とする垂直同期信号を付加してい
る。
4782号公報に記載された変換装置がある。これは、
mフィールドの入力映像信号をデジタル化してメモリに
書き込み、走査線の補間及び疑似垂直同期信号の付加を
行ってnフィールドの別の映像信号を得るものである。
メモリ出力データに画面の挿入/削除が行われる際に、
偶数/奇数フィールドの相違が発生し縦方向の画面のず
れを生じるために、データの補間生成をおこない、これ
に1/nの期間を周期とする垂直同期信号を付加してい
る。
【0012】
【発明が解決しようとする課題】しかし、上記公報に開
示されたTV方式変換装置では、入力側のTV方式と出
力側のTV方式とでフレームまたはフィールド周波数が
互いに一定の関係で接近しているか又は同期している場
合でないと対応することはできない。
示されたTV方式変換装置では、入力側のTV方式と出
力側のTV方式とでフレームまたはフィールド周波数が
互いに一定の関係で接近しているか又は同期している場
合でないと対応することはできない。
【0013】また、これら以外のTV方式変換装置で
は、入力側と出力側とでフレームまたはフィールド周波
数が互いに一定の関係で同期してない限り、ディジタル
メモリ上での書き込み及び読み出し動作で時間的な追い
越し/追い越され現象が発生することになる。この現象
の発生する頻度はTV方式の変換前と変換後とのフレー
ムまたはフィールド周波数の差に関係し、変換前のフレ
ームまたはフィールド周波数が変換後より高いとフレー
ムまたはフィールド映像の間引きが、また逆に変換前の
フレームまたはフィールド周波数が変換後より低いとフ
レームまたはフィールド映像の重複が発生する事にな
る。
は、入力側と出力側とでフレームまたはフィールド周波
数が互いに一定の関係で同期してない限り、ディジタル
メモリ上での書き込み及び読み出し動作で時間的な追い
越し/追い越され現象が発生することになる。この現象
の発生する頻度はTV方式の変換前と変換後とのフレー
ムまたはフィールド周波数の差に関係し、変換前のフレ
ームまたはフィールド周波数が変換後より高いとフレー
ムまたはフィールド映像の間引きが、また逆に変換前の
フレームまたはフィールド周波数が変換後より低いとフ
レームまたはフィールド映像の重複が発生する事にな
る。
【0014】例えばメモリの書き込みと読み出しで、
0.1%のフレーム周波数差が存在する場合には、約1
000フレームに一回の割合でフレームメモリ上での追
い越し/追い越され現象が発生する事になる。この現象
は、特に動画の時に一連の動作の流れが一瞬乱れるた
め、映像品質を悪化させる原因となっていた。
0.1%のフレーム周波数差が存在する場合には、約1
000フレームに一回の割合でフレームメモリ上での追
い越し/追い越され現象が発生する事になる。この現象
は、特に動画の時に一連の動作の流れが一瞬乱れるた
め、映像品質を悪化させる原因となっていた。
【0015】そこで本発明は、入力側TV方式と出力側
TV方式との間でフレーム又はフィールド周波数が一定
の同期関係にない場合でも、画像メモリに対する書き込
み及び読み出し動作における時間的な追い越し/追い越
され現象を防止でき、映像品質の劣化を阻止できる映像
信号方式変換装置を提供することを目的とする。
TV方式との間でフレーム又はフィールド周波数が一定
の同期関係にない場合でも、画像メモリに対する書き込
み及び読み出し動作における時間的な追い越し/追い越
され現象を防止でき、映像品質の劣化を阻止できる映像
信号方式変換装置を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明による映像信号変
換装置は、映像信号を第1の映像信号方式でデジタルメ
モリに書き込み第2の映像信号方式で読み出すことによ
り、異なる映像信号方式間で映像信号を変換する装置で
あって、第1の映像信号方式の水平同期信号に同期した
書き込み制御クロック信号を生成してデジタルメモリに
映像信号を書き込み、第1の映像信号方式の垂直同期信
号に同期し第2の映像信号方式に実質的に従った読み出
し制御クロック信号を生成してデジタルメモリから映像
信号を読み出すことを特徴とする。
換装置は、映像信号を第1の映像信号方式でデジタルメ
モリに書き込み第2の映像信号方式で読み出すことによ
り、異なる映像信号方式間で映像信号を変換する装置で
あって、第1の映像信号方式の水平同期信号に同期した
書き込み制御クロック信号を生成してデジタルメモリに
映像信号を書き込み、第1の映像信号方式の垂直同期信
号に同期し第2の映像信号方式に実質的に従った読み出
し制御クロック信号を生成してデジタルメモリから映像
信号を読み出すことを特徴とする。
【0017】
【作用】第2映像信号方式のフィールド又はフレーム周
波数を厳密に規定する必要がなく一定の範囲内で許容が
可能な場合に、第2映像信号方式となる映像信号のフィ
ールド又はフレーム周波数を第1映像信号方式のフィー
ルド又はフレーム周波数と一定の同期関係になるように
設定することで、デジタルメモリ上での書き込み及び読
み出し動作の追い越し/追い越され現象を阻止すること
ができる。
波数を厳密に規定する必要がなく一定の範囲内で許容が
可能な場合に、第2映像信号方式となる映像信号のフィ
ールド又はフレーム周波数を第1映像信号方式のフィー
ルド又はフレーム周波数と一定の同期関係になるように
設定することで、デジタルメモリ上での書き込み及び読
み出し動作の追い越し/追い越され現象を阻止すること
ができる。
【0018】一般に、TV方式変換後の映像信号を単独
でモニター上に表示したり、録画したりする場合には、
フレーム周波数を厳密に規定する必要はなく、一定の範
囲内で使用可能なように規定されている。従って、この
条件であれば、第1映像信号方式の垂直同期信号と一定
の同期関係をもつフィールド又はフレーム周波数を、第
2映像信号方式の基準フィールド又はフレーム周波数に
設定しても、動作上の支障は生じない。従って、このよ
うな同期関係を維持したTV方式の変換を行う事によ
り、デジタルメモリ上での映像信号の書き込み及び読み
出しの動作で、時間的な追い越し/追い越され現象を阻
止することができ、その結果、時間軸上の連続性を可能
な範囲で保った動画像を再現することができる。
でモニター上に表示したり、録画したりする場合には、
フレーム周波数を厳密に規定する必要はなく、一定の範
囲内で使用可能なように規定されている。従って、この
条件であれば、第1映像信号方式の垂直同期信号と一定
の同期関係をもつフィールド又はフレーム周波数を、第
2映像信号方式の基準フィールド又はフレーム周波数に
設定しても、動作上の支障は生じない。従って、このよ
うな同期関係を維持したTV方式の変換を行う事によ
り、デジタルメモリ上での映像信号の書き込み及び読み
出しの動作で、時間的な追い越し/追い越され現象を阻
止することができ、その結果、時間軸上の連続性を可能
な範囲で保った動画像を再現することができる。
【0019】
【実施例】本発明の実施例について図面を参照しながら
詳細に説明する。
詳細に説明する。
【0020】図1は、本発明によるTV方式変換装置の
一実施例を示す部分的ブロック図である。但し、図1で
は、図面の複雑化を避けるために、図3に示す映像信号
系の回路が省略されている。以下の説明では、図1と図
3とを組み合わせて参照されたい。
一実施例を示す部分的ブロック図である。但し、図1で
は、図面の複雑化を避けるために、図3に示す映像信号
系の回路が省略されている。以下の説明では、図1と図
3とを組み合わせて参照されたい。
【0021】入力映像信号(Rin、Gin、Bin)
は、図3に示すように、A/D変換器21によってそれ
ぞれデジタル信号に変換され、フレームメモリ31の所
定アドレスに書き込まれる。フレームメモリ31に書き
込まれた映像データは、別のTV方式に従って順次読み
出され、その際、映像データが不足する場合はデータ補
間器41によって不足部分が適当な近似補間で補充さ
れ、逆に過剰な場合は適当に映像データの間引きが行わ
れる。こうして得られた映像データはD/A変換器61
によってアナログ信号に変換され、希望するTV方式の
映像信号(Rout,Gout,Bout)が得られ
る。
は、図3に示すように、A/D変換器21によってそれ
ぞれデジタル信号に変換され、フレームメモリ31の所
定アドレスに書き込まれる。フレームメモリ31に書き
込まれた映像データは、別のTV方式に従って順次読み
出され、その際、映像データが不足する場合はデータ補
間器41によって不足部分が適当な近似補間で補充さ
れ、逆に過剰な場合は適当に映像データの間引きが行わ
れる。こうして得られた映像データはD/A変換器61
によってアナログ信号に変換され、希望するTV方式の
映像信号(Rout,Gout,Bout)が得られ
る。
【0022】フレームメモリ31は、図1に示すフレー
ムメモリ制御器35によって書き込み及び読み出し制御
が行われる。書き込み制御は、書き込みクロックWc
k、このWckを分周比mで分周したクロックHw、及
びフレームパルスFwに従って行われる。読み出し制御
は、読み出しクロックRck、このRckを分周比pで
分周したクロックHr、及びこのHrを更に分周比qで
分周したクロックFrに従って行われる。
ムメモリ制御器35によって書き込み及び読み出し制御
が行われる。書き込み制御は、書き込みクロックWc
k、このWckを分周比mで分周したクロックHw、及
びフレームパルスFwに従って行われる。読み出し制御
は、読み出しクロックRck、このRckを分周比pで
分周したクロックHr、及びこのHrを更に分周比qで
分周したクロックFrに従って行われる。
【0023】書き込みクロックWck及びHwは、水平
同期信号Hinを基準信号として入力する位相比較器2
5、電圧制御発振器(VCO)26、及び分周比mの分
周器27から構成されるPLL回路によって生成され
る。ここで、VCO26は水平同期信号Hinの周波数
をm倍したクロックを生成する。従って、VCO26の
出力である書き込みクロックWckは、入力映像信号と
一体の水平同期信号Hinに位相同期し、その周波数を
m倍したものである。また、クロックHwは水平同期信
号Hinに位相同期し、Hinと同じ周波数を有する。
フレームパルスFwは、水平同期信号Hinと垂直同期
信号Vinとの論理積をとるフレームパルス発生器28
によって生成され、入力映像信号のフレームの基準とな
るものである。なお、分周器27の分周比mは、入力映
像信号の1ライン中に含まれる有効画素数と変換後のT
V方式の有効画素数とが等しくなるように設定される。
同期信号Hinを基準信号として入力する位相比較器2
5、電圧制御発振器(VCO)26、及び分周比mの分
周器27から構成されるPLL回路によって生成され
る。ここで、VCO26は水平同期信号Hinの周波数
をm倍したクロックを生成する。従って、VCO26の
出力である書き込みクロックWckは、入力映像信号と
一体の水平同期信号Hinに位相同期し、その周波数を
m倍したものである。また、クロックHwは水平同期信
号Hinに位相同期し、Hinと同じ周波数を有する。
フレームパルスFwは、水平同期信号Hinと垂直同期
信号Vinとの論理積をとるフレームパルス発生器28
によって生成され、入力映像信号のフレームの基準とな
るものである。なお、分周器27の分周比mは、入力映
像信号の1ライン中に含まれる有効画素数と変換後のT
V方式の有効画素数とが等しくなるように設定される。
【0024】読み出しクロックRck、Hr、及びFr
は、垂直同期信号Vinを入力する可変分周比aの分周
器51、分周器51の出力を基準信号として入力する位
相比較器52、VCO53、分周比pの分周器56、分
周比qの分周器57、及び可変分周比bの分周器58か
ら構成されるPLL回路によって生成される。このPL
L回路は、可変分周比a及びbによって出力周波数を変
化させることができる周波数シンセサイザの構成を有し
ている。
は、垂直同期信号Vinを入力する可変分周比aの分周
器51、分周器51の出力を基準信号として入力する位
相比較器52、VCO53、分周比pの分周器56、分
周比qの分周器57、及び可変分周比bの分周器58か
ら構成されるPLL回路によって生成される。このPL
L回路は、可変分周比a及びbによって出力周波数を変
化させることができる周波数シンセサイザの構成を有し
ている。
【0025】ここで、クロックパルスHrは出力側TV
方式の水平同期に相当し、クロックパルスFrは同じく
垂直同期に相当する。即ち、分周比pは変換後のTV方
式の1ラインに含まれる画素数に等しい値に設定され、
分周比qは変換後のTV方式の1フレームの走査線数と
等しい値に設定される。
方式の水平同期に相当し、クロックパルスFrは同じく
垂直同期に相当する。即ち、分周比pは変換後のTV方
式の1ラインに含まれる画素数に等しい値に設定され、
分周比qは変換後のTV方式の1フレームの走査線数と
等しい値に設定される。
【0026】また、分周器51および分周器58の可変
分周比a及びbは、周波数検出器59から出力される分
周比設定出力107及び108によって設定される。こ
の分周比a及びbは、後述するように、入力映像信号の
フィールド周波数と出力映像信号のフレーム周波数に応
じて設定される。但し、位相比較器52の比較周波数が
出来るだけ高くなるように設定してPLL回路の高速化
及び安定化を図るようにしている。
分周比a及びbは、周波数検出器59から出力される分
周比設定出力107及び108によって設定される。こ
の分周比a及びbは、後述するように、入力映像信号の
フィールド周波数と出力映像信号のフレーム周波数に応
じて設定される。但し、位相比較器52の比較周波数が
出来るだけ高くなるように設定してPLL回路の高速化
及び安定化を図るようにしている。
【0027】周波数検出器59は、基準クロック発生器
54からの固定基準クロック105と垂直同期信号Vi
nとを入力し、固定基準クロック105を基準として入
力映像信号のフィールド周波数を検出する。そのフィー
ルド周波数が後述するように予め設定された範囲内にあ
れば、合判定出力106によってセレクタ55はVCO
53から出力されるクロックを選択し、上述したPLL
回路を形成して垂直同期信号Vinに同期した読み出し
制御が行われる。他方、入力フィールド周波数が前記範
囲外であれば、セレクタ55は基準クロック発生器54
の固定基準クロックを選択し、従来と同じ非同期の読み
出し制御が行われる。周波数検出器59の詳細は後述す
る(図2)。
54からの固定基準クロック105と垂直同期信号Vi
nとを入力し、固定基準クロック105を基準として入
力映像信号のフィールド周波数を検出する。そのフィー
ルド周波数が後述するように予め設定された範囲内にあ
れば、合判定出力106によってセレクタ55はVCO
53から出力されるクロックを選択し、上述したPLL
回路を形成して垂直同期信号Vinに同期した読み出し
制御が行われる。他方、入力フィールド周波数が前記範
囲外であれば、セレクタ55は基準クロック発生器54
の固定基準クロックを選択し、従来と同じ非同期の読み
出し制御が行われる。周波数検出器59の詳細は後述す
る(図2)。
【0028】このようにして生成された読み出しクロッ
クRck、Hr、及びFrを入力して、フレームメモリ
制御器35は読み出し制御を行い、出力同期信号発生器
45は変換後のTV方式の水平同期信号Hout及び垂
直同期信号Voutを出力する。
クRck、Hr、及びFrを入力して、フレームメモリ
制御器35は読み出し制御を行い、出力同期信号発生器
45は変換後のTV方式の水平同期信号Hout及び垂
直同期信号Voutを出力する。
【0029】図2は、本実施例における周波数検出器5
9の構成を示すブロック図である。同図において、基準
クロック発生器54からの固定基準クロック105は周
波数カウンタ101に入力して計数される。垂直同期信
号Vinはリセットパルス発生器104に入力し、ここ
で発生したリセットパルスによって周波数カウンタ10
1がリセットされる。周波数カウンタ101の計数値に
従ってリードオンリーメモリ(ROM)102の格納デ
ータがアクセスされ、そのデータがデータラッチ103
へ出力される。
9の構成を示すブロック図である。同図において、基準
クロック発生器54からの固定基準クロック105は周
波数カウンタ101に入力して計数される。垂直同期信
号Vinはリセットパルス発生器104に入力し、ここ
で発生したリセットパルスによって周波数カウンタ10
1がリセットされる。周波数カウンタ101の計数値に
従ってリードオンリーメモリ(ROM)102の格納デ
ータがアクセスされ、そのデータがデータラッチ103
へ出力される。
【0030】ROM102には、設定された複数のフィ
ールド周波数の範囲内である時にアクセスされるデータ
と、そのフィールド周波数範囲外である時にアクセスさ
れるデータとが予め格納されている。設定フィールド周
波数範囲内である時のデータは、垂直同期信号Vinの
フィールド周波数が設定範囲に合致したことを示す合判
定データと、その時の出力クロック周波数(Rck、H
r、Fr)を最適値に出来るだけ近づけるように分周器
51及び58の分周比a及びbをそれぞれ設定するため
のデータと、から構成される。
ールド周波数の範囲内である時にアクセスされるデータ
と、そのフィールド周波数範囲外である時にアクセスさ
れるデータとが予め格納されている。設定フィールド周
波数範囲内である時のデータは、垂直同期信号Vinの
フィールド周波数が設定範囲に合致したことを示す合判
定データと、その時の出力クロック周波数(Rck、H
r、Fr)を最適値に出来るだけ近づけるように分周器
51及び58の分周比a及びbをそれぞれ設定するため
のデータと、から構成される。
【0031】ROM102のアクセスはカウンタ101
の計数値によって行われる。固定基準クロック周波数1
05の周期をTr、周波数カウンタ101の計数値をN
v、リセットパルス幅をTsとすれば、垂直同期信号V
inのフィールド周期Tvは、Tv=Tr×Nv+Ts
と表すことができる。Tr及びTsは固定値であるか
ら、垂直同期信号Vinのフィールド周波数はカウンタ
計数値Nvの値に対応していることが分かる。従って、
カウンタ計数値NvをROM102のアドレスとして用
いることで、垂直同期信号Vinのフィールド周波数に
従ったデータにアクセスすることができる。
の計数値によって行われる。固定基準クロック周波数1
05の周期をTr、周波数カウンタ101の計数値をN
v、リセットパルス幅をTsとすれば、垂直同期信号V
inのフィールド周期Tvは、Tv=Tr×Nv+Ts
と表すことができる。Tr及びTsは固定値であるか
ら、垂直同期信号Vinのフィールド周波数はカウンタ
計数値Nvの値に対応していることが分かる。従って、
カウンタ計数値NvをROM102のアドレスとして用
いることで、垂直同期信号Vinのフィールド周波数に
従ったデータにアクセスすることができる。
【0032】ROM102から出力されたデータはデー
タラッチ103にてラッチされ、周波数合判定出力10
6がセレクタ55へ、分周比aの設定出力107が分周
器51へ、分周比bの設定出力108が分周比58へ、
それぞれ出力される。データラッチ103のラッチクロ
ックは、リセットパルス発生器104出力を流用し、周
波数カウンタ101がリセットされる直前の状態をラッ
チする。
タラッチ103にてラッチされ、周波数合判定出力10
6がセレクタ55へ、分周比aの設定出力107が分周
器51へ、分周比bの設定出力108が分周比58へ、
それぞれ出力される。データラッチ103のラッチクロ
ックは、リセットパルス発生器104出力を流用し、周
波数カウンタ101がリセットされる直前の状態をラッ
チする。
【0033】次に、本実施例の書き込み及び読み出し動
作を説明する。
作を説明する。
【0034】フレームメモリ31への書き込み 水平同期信号Hinに位相同期しm倍の周波数を有する
書き込みクロックWckはPLL回路のVCO26から
出力され、クロックWckによってA/D変換器21に
より入力映像信号のデジタル変換が行われる。PLL回
路の分周器27から出力されるクロックHwとフレーム
パルス発生器28から出力されるフレームパルスFwと
に従って、フレームメモリ制御器35はデジタル化され
た入力映像信号のフレームメモリ31への書き込み制御
を行う。フレームパルスFwによってフレームメモリ制
御器35の書き込みアドレスカウンタがフレーム毎にリ
セットされる。
書き込みクロックWckはPLL回路のVCO26から
出力され、クロックWckによってA/D変換器21に
より入力映像信号のデジタル変換が行われる。PLL回
路の分周器27から出力されるクロックHwとフレーム
パルス発生器28から出力されるフレームパルスFwと
に従って、フレームメモリ制御器35はデジタル化され
た入力映像信号のフレームメモリ31への書き込み制御
を行う。フレームパルスFwによってフレームメモリ制
御器35の書き込みアドレスカウンタがフレーム毎にリ
セットされる。
【0035】フレームメモリ31からの読み出し フレームメモリ31に書き込まれたRGB映像データ
は、フレームメモリ制御器35の制御の下に、別のTV
方式で順次読み出される。
は、フレームメモリ制御器35の制御の下に、別のTV
方式で順次読み出される。
【0036】このような読み出し動作では、先ず、入力
映像信号の垂直同期信号Vinを入力して周波数検出器
59がフィールド周波数を検出する。例えば、入力映像
信号のフィールド周波数がf1、出力側のTV方式映像
信号として最適なフレーム周波数がf2であるとすれ
ば、フィールド周波数f1を検出した周波数検出器59
は、それに対応するカウンタ計数値をアドレスとしてR
OM102のデータをアクセスする。
映像信号の垂直同期信号Vinを入力して周波数検出器
59がフィールド周波数を検出する。例えば、入力映像
信号のフィールド周波数がf1、出力側のTV方式映像
信号として最適なフレーム周波数がf2であるとすれ
ば、フィールド周波数f1を検出した周波数検出器59
は、それに対応するカウンタ計数値をアドレスとしてR
OM102のデータをアクセスする。
【0037】フィールド周波数f1が設定フィールド周
波数範囲内であれば、合判定出力106がセレクタ55
に、分周比設定出力107及び108が分周器51及び
58にそれぞれ出力され、PLL回路によって最適フレ
ーム周波数f2に出来る限り近いクロック周波数を生成
されるように分周比a及びbが設定される。この時のV
CO53から出力される読み出しクロックRckと、分
周器56及び57からそれぞれ出力されるクロックHr
及びFrとは、このPLL回路によって垂直同期信号V
inに位相同期したクロックである。従って、出力側T
V方式の垂直同期信号Voutに相当するフレームクロ
ックFrは、PLL回路によってフィールド周波数f1
に同期し、最適フレーム周波数f2と等しいあるいは最
も近接した周波数f1×a/bを有する。
波数範囲内であれば、合判定出力106がセレクタ55
に、分周比設定出力107及び108が分周器51及び
58にそれぞれ出力され、PLL回路によって最適フレ
ーム周波数f2に出来る限り近いクロック周波数を生成
されるように分周比a及びbが設定される。この時のV
CO53から出力される読み出しクロックRckと、分
周器56及び57からそれぞれ出力されるクロックHr
及びFrとは、このPLL回路によって垂直同期信号V
inに位相同期したクロックである。従って、出力側T
V方式の垂直同期信号Voutに相当するフレームクロ
ックFrは、PLL回路によってフィールド周波数f1
に同期し、最適フレーム周波数f2と等しいあるいは最
も近接した周波数f1×a/bを有する。
【0038】ROM102に格納されたデータは、最適
フレーム周波数f2と生成されるフレーム周波数f1×
a/bとの差が許容される範囲内となるように分周比a
及びbを設定するものである。例えば、入力映像信号の
フィールド周波数f1が59.94Hz、出力映像信号
のフレーム周波数f2が60Hzである場合には、分周
器51及び58の分周比aおよびbは共にa=b=1に
設定される。また入力映像信号のフィールド周波数f1
が50Hz、出力映像信号のフレーム周波数f2が60
Hzの場合は、分周比a=5、分周比b=6、となるよ
うに設定される。
フレーム周波数f2と生成されるフレーム周波数f1×
a/bとの差が許容される範囲内となるように分周比a
及びbを設定するものである。例えば、入力映像信号の
フィールド周波数f1が59.94Hz、出力映像信号
のフレーム周波数f2が60Hzである場合には、分周
器51及び58の分周比aおよびbは共にa=b=1に
設定される。また入力映像信号のフィールド周波数f1
が50Hz、出力映像信号のフレーム周波数f2が60
Hzの場合は、分周比a=5、分周比b=6、となるよ
うに設定される。
【0039】これによって、入力映像信号のフィールド
周波数が方式変換する最適なフィールド周波数の範囲内
にある場合は、フレームメモリ31の書き込みアドレス
と読み出しアドレスとが同期関係において動作すること
になり、フレームメモリ31の時間的な追い越し/追い
越され現象が防止される。
周波数が方式変換する最適なフィールド周波数の範囲内
にある場合は、フレームメモリ31の書き込みアドレス
と読み出しアドレスとが同期関係において動作すること
になり、フレームメモリ31の時間的な追い越し/追い
越され現象が防止される。
【0040】なお、フィールド周波数f1が設定フィー
ルド周波数範囲外であれば、セレクタ55によって基準
クロック発生器54からの固定基準クロックが選択さ
れ、従来と同様の非同期読み出し制御が行われる。
ルド周波数範囲外であれば、セレクタ55によって基準
クロック発生器54からの固定基準クロックが選択さ
れ、従来と同様の非同期読み出し制御が行われる。
【0041】このようにして、フレームメモリ制御器3
5の同期読み出し制御により読み出されたRGB映像デ
ータはデータ補間器41へそれぞれ出力される。データ
補間器41は、TV方式の変換処理に応じて、メモリ3
1の読み出しデータを一定時間差のデータ同士で演算す
ることでデータ補間を行う。これは、特に走査線間の間
データを近似的に作り出す場合等に用いられる。データ
補間器41の出力はD/A変換器61にてアナログ映像
信号に変換され、希望するTV方式の映像信号(Rou
t,Gout,Bout)として出力される。
5の同期読み出し制御により読み出されたRGB映像デ
ータはデータ補間器41へそれぞれ出力される。データ
補間器41は、TV方式の変換処理に応じて、メモリ3
1の読み出しデータを一定時間差のデータ同士で演算す
ることでデータ補間を行う。これは、特に走査線間の間
データを近似的に作り出す場合等に用いられる。データ
補間器41の出力はD/A変換器61にてアナログ映像
信号に変換され、希望するTV方式の映像信号(Rou
t,Gout,Bout)として出力される。
【0042】
【発明の効果】以上詳細に説明したように、本発明によ
る映像信号方式変換装置は、入力映像信号のフィールド
またはフレーム周波数が方式変換後の最適なフィールド
またはフレーム周波数の所定範囲内にある場合は、フレ
ームメモリの読み出しアドレスと書き込みアドレスが同
期関係の基で動作するために、フレームメモリの時間的
な追い越し/追い越され現象の発生を阻止することがで
きる。特に、動画の場合に動作の流れが一瞬乱れるとい
う従来問題となっていた現象を防止でき、映像の品質向
上に大きく寄与する。
る映像信号方式変換装置は、入力映像信号のフィールド
またはフレーム周波数が方式変換後の最適なフィールド
またはフレーム周波数の所定範囲内にある場合は、フレ
ームメモリの読み出しアドレスと書き込みアドレスが同
期関係の基で動作するために、フレームメモリの時間的
な追い越し/追い越され現象の発生を阻止することがで
きる。特に、動画の場合に動作の流れが一瞬乱れるとい
う従来問題となっていた現象を防止でき、映像の品質向
上に大きく寄与する。
【図面の簡単な説明】
【図1】本発明によるTV方式変換装置の一実施例の制
御系回路を示すブロック図である。
御系回路を示すブロック図である。
【図2】本実施例における周波数検出器59の構成を示
すブロック図である。
すブロック図である。
【図3】TV方式変換装置の映像信号系回路の一例を示
すブロック図である。
すブロック図である。
【図4】従来のTV方式変換装置の制御系回路を示すブ
ロック図である。
ロック図である。
21 A/D変換器 25 位相比較器 26 電圧制御発振器 27 分周器 28 フレームパルス発生器 31 フレームメモリ 35 フレームメモリ制御回路 41 データ補間器 45 出力同期発生器 51 分周器 52 位相比較器 53 電圧制御発振器 54 固定基準クロック発生器 55 クロックセレクタ 56 分周器 57 分周器 58 分周器 59 周波数検出器 61 D/A変換器 101 周波数カウンタ 102 リードオンリーメモリ 103 データラッチ 104 リセットパルス発生器 105 固定基準クロックパルス 106 合判定出力 107 分周器51の分周比a設定出力 108 分周器58の分周比b設定出力
Claims (7)
- 【請求項1】 映像信号を第1の映像信号方式でデジタ
ルメモリに書き込み第2の映像信号方式で読み出すこと
により、異なる映像信号方式間で映像信号を変換する装
置において、 第1の映像信号方式の水平同期信号に同期した書き込み
制御クロック信号を生成する書き込み制御クロック生成
手段と、 第1の映像信号方式の垂直同期信号に同期し、第2の映
像信号方式に実質的に従った読み出し制御クロック信号
を生成する読み出し制御クロック生成手段と、 前記書き込み制御クロック信号に基づいて前記映像信号
を第1の映像信号方式に従って前記デジタルメモリに書
き込み、前記読み出し制御クロック信号に基づいて前記
デジタルメモリから前記映像信号を第2の映像信号方式
に従って読み出す書き込み及び読み出し制御を行うメモ
リ制御手段と、 からなることを特徴とする映像信号変換装置。 - 【請求項2】 前記書き込み制御クロック生成手段は、 前記水平同期信号に同期し、整数倍の周波数を有する書
き込みクロック信号と、前記水平同期信号と同一周波数
を有する水平基準クロック信号とを生成する書き込み用
位相同期ループ回路と、 前記水平同期信号と前記垂直同期信号との論理積をとっ
て垂直基準クロック信号を生成する論理回路と、 からなることを特徴とする請求項1記載の映像信号変換
装置。 - 【請求項3】 前記読み出し制御クロック生成手段は、
前記垂直同期信号に同期し、第2の映像信号方式に実質
的に従った水平基準クロック信号、垂直基準クロック信
号、及び読み出しクロック信号を生成する読み出し用位
相同期ループ回路からなることを特徴とする請求項1記
載の映像信号変換装置。 - 【請求項4】 映像信号を第1の映像信号方式でデジタ
ルメモリに書き込み第2の映像信号方式で読み出すこと
により、異なる映像信号方式間で映像信号を変換する装
置において、 第1の映像信号方式の水平同期信号に同期した書き込み
制御クロック信号を生成する書き込み制御クロック生成
手段と、 第1の映像信号方式の垂直同期信号に同期した読み出し
制御クロック信号を生成することができ、且つ周波数制
御信号によって前記読み出し制御クロック信号の周波数
を変化させることができる読み出し制御クロック生成手
段と、 前記垂直同期信号の周波数に基づいて、前記読み出し制
御クロック信号の周波数が第2の映像信号方式に従った
読み出し制御クロック周波数に最も近くなるような前記
周波数制御信号を前記読み出し制御クロック生成手段へ
出力する周波数制御手段と、 前記書き込み制御クロック信号に基づいて前記映像信号
を第1の映像信号方式に従って前記デジタルメモリに書
き込み、前記読み出し制御クロック信号に基づいて前記
デジタルメモリから前記映像信号を第2の映像信号方式
に従って読み出す書き込み及び読み出し制御を行うメモ
リ制御手段と、 からなることを特徴とする映像信号変換装置。 - 【請求項5】 前記周波数制御手段は、 前記垂直同期信号の周波数を計数値として検出するカウ
ンタと、 前記計数値をアドレスとして入力し、前記計数値が第2
の映像信号方式を可能にする範囲内であれば、そのアド
レスに従って前記読み出し制御クロック信号の周波数が
第2の映像信号方式に従った読み出し制御クロック周波
数に最も近くなるような前記周波数制御信号を出力する
記録装置と、 からなることを特徴とする請求項4記載の映像信号変換
装置。 - 【請求項6】 前記読み出し制御クロック生成手段は、 前記垂直同期信号に同期した水平基準クロック信号、垂
直基準クロック信号、及び読み出しクロック信号からな
る前記読み出し制御クロック信号を生成する位相同期ル
ープ回路を有し、前記周波数制御信号により分周比を変
化させることで前記読み出し制御クロック信号の周波数
を変化させることが出来る周波数シンセサイザからなる
ことを特徴とする請求項4記載の映像信号変換装置。 - 【請求項7】 映像信号を第1の映像信号方式でデジタ
ルメモリに書き込み第2の映像信号方式で読み出すこと
により、異なる映像信号方式間で映像信号を変換する装
置において、 第1の映像信号方式の水平同期信号に同期した書き込み
制御クロック信号を生成する書き込み制御クロック生成
手段と、 第1の映像信号方式の垂直同期信号に同期した第1の読
み出し制御クロック信号を生成することができ、且つ周
波数制御信号によって前記第1の読み出し制御クロック
信号の周波数を変化させることができる可変周波数クロ
ック生成手段と、 第1の映像信号方式の垂直同期信号に同期していない第
2の読み出し制御クロック信号を生成する固定周波数ク
ロック生成手段と、 前記垂直同期信号の周波数が第2の映像信号方式を可能
にする範囲内であれば前記第1の読み出し制御クロック
信号を選択し、第2の映像信号方式を可能にする範囲外
であれば第2の読み出し制御クロック信号を選択する読
み出しクロック選択手段と、 前記第1の読み出し制御クロック信号が選択された場
合、前記第1の読み出し制御クロック信号の周波数が第
2の映像信号方式に従った読み出し制御クロック周波数
に最も近くなるような前記周波数制御信号を前記可変周
波数クロック生成手段へ出力する周波数制御手段と、 前記書き込み制御クロック信号に基づいて前記映像信号
を第1の映像信号方式に従って前記デジタルメモリに書
き込み、前記選択された読み出し制御クロック信号に基
づいて前記デジタルメモリから前記映像信号を第2の映
像信号方式に従って読み出す書き込み及び読み出し制御
を行うメモリ制御手段と、 からなることを特徴とする映像信号変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5222783A JPH0832022B2 (ja) | 1993-08-16 | 1993-08-16 | 映像信号変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5222783A JPH0832022B2 (ja) | 1993-08-16 | 1993-08-16 | 映像信号変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0759054A JPH0759054A (ja) | 1995-03-03 |
JPH0832022B2 true JPH0832022B2 (ja) | 1996-03-27 |
Family
ID=16787830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5222783A Expired - Lifetime JPH0832022B2 (ja) | 1993-08-16 | 1993-08-16 | 映像信号変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0832022B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1028256A (ja) * | 1996-07-11 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 映像信号変換装置とテレビジョン信号処理装置 |
EP1777939A4 (en) | 2004-08-11 | 2011-04-13 | Sony Corp | Image processing apparatus and method, recording medium and program |
JP5062968B2 (ja) | 2004-08-11 | 2012-10-31 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
US7515768B2 (en) | 2004-12-07 | 2009-04-07 | Sony Corporation | Method, and apparatus for processing image, recording medium and computer program |
JP4674528B2 (ja) * | 2004-12-07 | 2011-04-20 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
JP5046017B2 (ja) | 2007-10-04 | 2012-10-10 | ソニー株式会社 | 画像処理装置および方法、並びにプログラム |
JP4737562B2 (ja) | 2008-06-19 | 2011-08-03 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム |
-
1993
- 1993-08-16 JP JP5222783A patent/JPH0832022B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0759054A (ja) | 1995-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243421A (en) | Signal processor for a wide televison receiver | |
JPS611190A (ja) | カラ−・グラフイツク・オ−バ−レイ・システム | |
JPH0832022B2 (ja) | 映像信号変換装置 | |
US4531147A (en) | Digital memory color framing circuit | |
JP3786740B2 (ja) | ディジタルビデオ信号の同期方法 | |
EP0746154B1 (en) | A subpicture signal vertical compression circuit | |
JP3405208B2 (ja) | 分割マルチ画面表示装置 | |
JPH04334289A (ja) | テレビジョン信号処理装置 | |
EP0584824B1 (en) | Oscillator circuit suitable for picture-in-picture system | |
US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
KR100233900B1 (ko) | 화상표시시스템 | |
JP4679750B2 (ja) | デジタル・ビデオフレームを構成する装置 | |
JP3407449B2 (ja) | 走査線変換回路 | |
KR0164255B1 (ko) | 비디오 촬영용 영상신호 변환장치 | |
JPH0628439B2 (ja) | 画像記憶装置の制御回路 | |
JPS6150474A (ja) | 走査変換装置 | |
JP2967727B2 (ja) | 画像表示制御回路 | |
JP3191317B2 (ja) | テレビジョン信号の走査速度変換装置 | |
JP4656759B2 (ja) | 走査線変換装置 | |
JP2579775B2 (ja) | クロック切替装置 | |
JP3129866B2 (ja) | アスペクト比変換装置 | |
JPH05145866A (ja) | 多画面表示装置 | |
JP3112078B2 (ja) | 画像記憶装置 | |
JP2737148B2 (ja) | 画像記憶装置 | |
JPH04344782A (ja) | テレビジョン信号の走査速度変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961008 |