JPH04351083A - マルチダウンコンバータ用同期信号発生回路 - Google Patents
マルチダウンコンバータ用同期信号発生回路Info
- Publication number
- JPH04351083A JPH04351083A JP3152400A JP15240091A JPH04351083A JP H04351083 A JPH04351083 A JP H04351083A JP 3152400 A JP3152400 A JP 3152400A JP 15240091 A JP15240091 A JP 15240091A JP H04351083 A JPH04351083 A JP H04351083A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency divider
- signal
- memory
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 31
- 238000005070 sampling Methods 0.000 claims description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、NTSC,PAL等の
現行方式のモニタを複数個使用し、1つの高品位映像信
号(ハイビジョンベースバンド信号)を表示するシステ
ムにおいて、メモリをコントロールするのに最適なサン
プリングクロック及び同期信号を発生させるマルチダウ
ンコンバータ用同期信号発生回路に関する。
現行方式のモニタを複数個使用し、1つの高品位映像信
号(ハイビジョンベースバンド信号)を表示するシステ
ムにおいて、メモリをコントロールするのに最適なサン
プリングクロック及び同期信号を発生させるマルチダウ
ンコンバータ用同期信号発生回路に関する。
【0002】
【従来の技術】図3はNTSC,PAL等の現行方式の
モニタを複数個使用し、1つの高品位映像信号(ハイビ
ジョンベースバンド信号)を表示するマルチダウンコン
バータの全体を示すブロック図である。ここで図3にお
いては、NTSC方式のモニタを6個使用した場合を示
している。同期信号発生回路1には水平同期信号(H.
SYNC)及び垂直同期信号(V.SYNC)が供給さ
れる。そして、同期信号発生回路1は、A/D変換器2
にライトクロックを、モニタ1用メモリ3〜モニタ6用
メモリ8にライトイネーブルパルス,ライトクロック,
リードクロックを、D/A変換器9〜14にリードクロ
ックを供給する。
モニタを複数個使用し、1つの高品位映像信号(ハイビ
ジョンベースバンド信号)を表示するマルチダウンコン
バータの全体を示すブロック図である。ここで図3にお
いては、NTSC方式のモニタを6個使用した場合を示
している。同期信号発生回路1には水平同期信号(H.
SYNC)及び垂直同期信号(V.SYNC)が供給さ
れる。そして、同期信号発生回路1は、A/D変換器2
にライトクロックを、モニタ1用メモリ3〜モニタ6用
メモリ8にライトイネーブルパルス,ライトクロック,
リードクロックを、D/A変換器9〜14にリードクロ
ックを供給する。
【0003】A/D変換器2にはハイビジョン3原色信
号R,G,Bが入力してA/D変換され、モニタ1〜モ
ニタ6の各メモリ3〜8にハイビジョン信号が分割して
書き込まれる。そして、これらの信号はNTSC方式の
タイミングで読み出され、D/A変換器9〜14によっ
てD/A変換され出力される。ここで、A/D変換器2
への書き込みはライトクロックにより、各メモリ3〜8
への書き込みはライトイネーブルパルス及びライトクロ
ックによりなされる。さらに、各メモリ3〜8及びD/
A変換器9〜14からの読み出しはリードクロックによ
りなされる。これらのタイミング及びサンプリングクロ
ックを作り出しているのが同期信号発生回路1である。
号R,G,Bが入力してA/D変換され、モニタ1〜モ
ニタ6の各メモリ3〜8にハイビジョン信号が分割して
書き込まれる。そして、これらの信号はNTSC方式の
タイミングで読み出され、D/A変換器9〜14によっ
てD/A変換され出力される。ここで、A/D変換器2
への書き込みはライトクロックにより、各メモリ3〜8
への書き込みはライトイネーブルパルス及びライトクロ
ックによりなされる。さらに、各メモリ3〜8及びD/
A変換器9〜14からの読み出しはリードクロックによ
りなされる。これらのタイミング及びサンプリングクロ
ックを作り出しているのが同期信号発生回路1である。
【0004】図2は従来の同期信号発生回路(図3中の
同期信号発生回路1)を示すブロック図である。図2に
おいて、左側のブロックはハイビジョン信号をメモリ3
〜8へ書き込むための信号発生回路であり、右側のブロ
ックはそのメモリデータをNTSC方式のタイミングで
読み出すための信号発生回路である。書き込みと読み出
しは非同期に行える回路構成である。
同期信号発生回路1)を示すブロック図である。図2に
おいて、左側のブロックはハイビジョン信号をメモリ3
〜8へ書き込むための信号発生回路であり、右側のブロ
ックはそのメモリデータをNTSC方式のタイミングで
読み出すための信号発生回路である。書き込みと読み出
しは非同期に行える回路構成である。
【0005】まず、左側のハイビジョン信号をメモリ3
〜8へ書き込むための信号発生回路について説明する。 位相比較器(P/D)101には入力信号であるハイビ
ジョン映像信号の水平同期パルス(HD H.SYNC
)が入力する。位相比較器101の出力はローパスフ
ィルタ(LPF)102に入力する。ローパスフィルタ
102の出力は電圧制御発振器(VCO)103に入力
し、その出力は1/N1の分周器104により分周され
て位相比較器101に入力する。位相比較器101,ロ
ーパスフィルタ102,電圧制御発振器103,分周器
104で構成されるPLLにより、電圧制御発振器10
3の発振周波数は水平同期パルスにロックする。ハイビ
ジョンベースバンド信号においては、水平同期パルスは
33.75kHz 、電圧制御発振器103の発振周波
数は74.25MHz であるため、分周器104のN
1の値は2200である。
〜8へ書き込むための信号発生回路について説明する。 位相比較器(P/D)101には入力信号であるハイビ
ジョン映像信号の水平同期パルス(HD H.SYNC
)が入力する。位相比較器101の出力はローパスフ
ィルタ(LPF)102に入力する。ローパスフィルタ
102の出力は電圧制御発振器(VCO)103に入力
し、その出力は1/N1の分周器104により分周され
て位相比較器101に入力する。位相比較器101,ロ
ーパスフィルタ102,電圧制御発振器103,分周器
104で構成されるPLLにより、電圧制御発振器10
3の発振周波数は水平同期パルスにロックする。ハイビ
ジョンベースバンド信号においては、水平同期パルスは
33.75kHz 、電圧制御発振器103の発振周波
数は74.25MHz であるため、分周器104のN
1の値は2200である。
【0006】電圧制御発振器103の出力は図3中のA
/D変換器2及びメモリ3〜8のサンプリングクロック
であるライトクロックとなり、また特に図示していない
が、クランプパルスの生成に用いられる。さらに電圧制
御発振器103の出力はライトイネーブルパルス発生回
路105に供給される。ライトイネーブルパルス発生回
路105は、各NTSC方式のモニタにハイビジョン信
号を分割表示するために、モニタ1用〜モニタ6用のメ
モリ3〜8にライトイネーブルパルスを出力する。
/D変換器2及びメモリ3〜8のサンプリングクロック
であるライトクロックとなり、また特に図示していない
が、クランプパルスの生成に用いられる。さらに電圧制
御発振器103の出力はライトイネーブルパルス発生回
路105に供給される。ライトイネーブルパルス発生回
路105は、各NTSC方式のモニタにハイビジョン信
号を分割表示するために、モニタ1用〜モニタ6用のメ
モリ3〜8にライトイネーブルパルスを出力する。
【0007】次に、右側のメモリデータをNTSC方式
のタイミングで読み出すための信号発生回路について説
明する。水晶発振器106の出力は図3中のメモリ3〜
8及びD/A変換器9〜14のサンプリングクロックで
あるリードクロックとなる。また、水晶発振器106の
出力はHカウンタ107に入力し、Hカウンタ107の
出力はパルス生成回路110及び111に入力する。パ
ルス生成回路111は水平周波数の2倍の周波数(2F
H)を生成しVカウンタ108に供給する。Vカウンタ
108は垂直周波数を作り出すカウンタであり、その出
力はパルス生成回路109及び110に入力する。そし
て、パルス生成回路109〜111は映像信号を作るた
めの水平同期信号及び垂直同期信号の各種パルス(V.
SYNC,H.SYNC等)を生成する。
のタイミングで読み出すための信号発生回路について説
明する。水晶発振器106の出力は図3中のメモリ3〜
8及びD/A変換器9〜14のサンプリングクロックで
あるリードクロックとなる。また、水晶発振器106の
出力はHカウンタ107に入力し、Hカウンタ107の
出力はパルス生成回路110及び111に入力する。パ
ルス生成回路111は水平周波数の2倍の周波数(2F
H)を生成しVカウンタ108に供給する。Vカウンタ
108は垂直周波数を作り出すカウンタであり、その出
力はパルス生成回路109及び110に入力する。そし
て、パルス生成回路109〜111は映像信号を作るた
めの水平同期信号及び垂直同期信号の各種パルス(V.
SYNC,H.SYNC等)を生成する。
【0008】図5(A)は1つのハイビジョン信号によ
る画像を6等分して表示する場合を示している。ところ
が、上述したような複数のモニタを使って1つのハイビ
ジョン信号を表示するシステムにおいては、各モニタの
キャビネットの外枠の部分で映像が途切れてしまう。図
5(B)に示すように、特にキャビネットの外枠が大き
いブラウン管型のモニタにおいては、このキャビネット
の外枠の部分で映像がつながらず非常に見にくいものと
なる。
る画像を6等分して表示する場合を示している。ところ
が、上述したような複数のモニタを使って1つのハイビ
ジョン信号を表示するシステムにおいては、各モニタの
キャビネットの外枠の部分で映像が途切れてしまう。図
5(B)に示すように、特にキャビネットの外枠が大き
いブラウン管型のモニタにおいては、このキャビネット
の外枠の部分で映像がつながらず非常に見にくいものと
なる。
【0009】そこで、上記不都合を解決するために外枠
補正を行っている。この外枠補正について図6を用いて
説明する。図6に示すように、ハイビジョンベースバン
ド信号の有効画素の各モニタ用に分割された領域の内、
予め想定されるモニタの外枠に当たる両側の分を差し引
いたものをモニタの有効画素として各モニタ用のメモリ
にライトイネーブルパルスを供給し、そして、読み出す
際のリードクロックの周波数を決定すればよい。
補正を行っている。この外枠補正について図6を用いて
説明する。図6に示すように、ハイビジョンベースバン
ド信号の有効画素の各モニタ用に分割された領域の内、
予め想定されるモニタの外枠に当たる両側の分を差し引
いたものをモニタの有効画素として各モニタ用のメモリ
にライトイネーブルパルスを供給し、そして、読み出す
際のリードクロックの周波数を決定すればよい。
【0010】
【発明が解決しようとする課題】しかしながら、リード
クロックの周波数が水晶発振器106によって決定され
、その周波数が固定である従来のマルチダウンコンバー
タ用同期信号発生回路においては、モニタの種類が変わ
り外枠の幅が異なってしまうと、キャビネットの外枠の
部分で映像がつながらなくなってしまう。上記したよう
に、リードクロックの周波数が固定である図2に示す従
来のマルチダウンコンバータ用同期信号発生回路におい
ては、予め想定された水平方向の有効画素の量を変更す
ると、NTSC方式規定の水平周波数からずれてしまう
のでそれはできない。従って、映像のつなぎが合わなく
なった場合、水平の有効画素の量はそのままで、取り込
む画像全体を左右に動かすことにより調整する。しかし
、この方法ではそれぞれのモニタの修正量が積算されて
ハイビジョン信号の有効画素の左あるいは右の端部を表
示することができないという問題点を生じる。
クロックの周波数が水晶発振器106によって決定され
、その周波数が固定である従来のマルチダウンコンバー
タ用同期信号発生回路においては、モニタの種類が変わ
り外枠の幅が異なってしまうと、キャビネットの外枠の
部分で映像がつながらなくなってしまう。上記したよう
に、リードクロックの周波数が固定である図2に示す従
来のマルチダウンコンバータ用同期信号発生回路におい
ては、予め想定された水平方向の有効画素の量を変更す
ると、NTSC方式規定の水平周波数からずれてしまう
のでそれはできない。従って、映像のつなぎが合わなく
なった場合、水平の有効画素の量はそのままで、取り込
む画像全体を左右に動かすことにより調整する。しかし
、この方法ではそれぞれのモニタの修正量が積算されて
ハイビジョン信号の有効画素の左あるいは右の端部を表
示することができないという問題点を生じる。
【0011】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、第1の方式であるハイビ
ジョンベースバンド信号による映像信号をA/D変換し
てメモリに分割して記憶させ、このメモリに記憶された
映像信号をD/A変換して第2の方式であるNTSCま
たはPALまたはSECAMの複数個のモニタに分割し
て表示させるマルチダウンコンバータ用同期信号発生回
路において、前記第1の方式の水平同期信号と第1の分
周器の出力との位相を比較する第1の位相比較器と、前
記第1の位相比較器の出力が供給される第1のローパス
フィルタと、前記第1のローパスフィルタの出力が供給
され、前記第1の方式の信号をA/D変換するための、
そしてこのA/D変換した信号を前記メモリに書き込む
ための第1のサンプリングクロックを生成し、この第1
のサンプリングクロックを前記第1の分周器に供給する
第1の電圧制御発振器と、前記第1のサンプリングクロ
ックが供給され、前記メモリにライトイネーブルパルス
を出力するライトイネーブルパルス発生回路と、前記第
1のサンプリングクロックを分周して出力する第2の分
周器と、前記第2の分周器の出力と第3の分周器の出力
との位相を比較する第2の位相比較器と、前記第2の位
相比較器の出力が供給される第2のローパスフィルタと
、前記第2のローパスフィルタの出力が供給され、前記
メモリから前記第2の方式の信号として読み出すための
、そしてこの信号をD/A変換するための第2のサンプ
リングクロックを生成する第2の電圧制御発振器と、前
記第2の電圧制御発振器の出力を分周して前記第2の位
相比較器に出力する分周比可変の前記第3の分周器と、
前記第2のサンプリングクロックが供給され、前記複数
個のモニタに前記第2の方式による映像を表示させるた
めの水平同期信号及び垂直同期信号を生成するパルス生
成回路とより構成されることを特徴とするマルチダウン
コンバータ用同期信号発生回路を提供するものである。
の技術の課題を解決するため、第1の方式であるハイビ
ジョンベースバンド信号による映像信号をA/D変換し
てメモリに分割して記憶させ、このメモリに記憶された
映像信号をD/A変換して第2の方式であるNTSCま
たはPALまたはSECAMの複数個のモニタに分割し
て表示させるマルチダウンコンバータ用同期信号発生回
路において、前記第1の方式の水平同期信号と第1の分
周器の出力との位相を比較する第1の位相比較器と、前
記第1の位相比較器の出力が供給される第1のローパス
フィルタと、前記第1のローパスフィルタの出力が供給
され、前記第1の方式の信号をA/D変換するための、
そしてこのA/D変換した信号を前記メモリに書き込む
ための第1のサンプリングクロックを生成し、この第1
のサンプリングクロックを前記第1の分周器に供給する
第1の電圧制御発振器と、前記第1のサンプリングクロ
ックが供給され、前記メモリにライトイネーブルパルス
を出力するライトイネーブルパルス発生回路と、前記第
1のサンプリングクロックを分周して出力する第2の分
周器と、前記第2の分周器の出力と第3の分周器の出力
との位相を比較する第2の位相比較器と、前記第2の位
相比較器の出力が供給される第2のローパスフィルタと
、前記第2のローパスフィルタの出力が供給され、前記
メモリから前記第2の方式の信号として読み出すための
、そしてこの信号をD/A変換するための第2のサンプ
リングクロックを生成する第2の電圧制御発振器と、前
記第2の電圧制御発振器の出力を分周して前記第2の位
相比較器に出力する分周比可変の前記第3の分周器と、
前記第2のサンプリングクロックが供給され、前記複数
個のモニタに前記第2の方式による映像を表示させるた
めの水平同期信号及び垂直同期信号を生成するパルス生
成回路とより構成されることを特徴とするマルチダウン
コンバータ用同期信号発生回路を提供するものである。
【0012】
【実施例】以下、本発明のマルチダウンコンバータ用同
期信号発生回路について、添付図面を参照して説明する
。図1は本発明のマルチダウンコンバータ用同期信号発
生回路の一実施例を示すブロック図であり、図2と同一
部分には同一符号を付す。本発明は、メモリデータをN
TSC方式のタイミングで読み出すための信号発生回路
が従来例と相違している。また本実施例は、上述した従
来例と同様に、ハイビジョンベースバンド信号を6面の
NTSC方式のモニタに分割表示することにより全体の
ハイビジョン映像を表示するシステムを前提としている
。
期信号発生回路について、添付図面を参照して説明する
。図1は本発明のマルチダウンコンバータ用同期信号発
生回路の一実施例を示すブロック図であり、図2と同一
部分には同一符号を付す。本発明は、メモリデータをN
TSC方式のタイミングで読み出すための信号発生回路
が従来例と相違している。また本実施例は、上述した従
来例と同様に、ハイビジョンベースバンド信号を6面の
NTSC方式のモニタに分割表示することにより全体の
ハイビジョン映像を表示するシステムを前提としている
。
【0013】図1において、従来の技術で説明したよう
に、位相比較器101,ローパスフィルタ102,電圧
制御発振器103,分周器104で構成されるPLLに
より、電圧制御発振器103の発振周波数は水平同期パ
ルスにロックする。電圧制御発振器103の出力は1/
N2の分周器112に入力する。ここで、NTSC方式
の水平周波数は15.734kHz であるので、N2
の値は74.25MHz /15.734kHz より
4719である。または、4719を3,11,13等
その約数で割った値でもよい。分周器112の出力は位
相比較器(P/D)113に入力する。さらに、位相比
較器113の出力はローパスフィルタ(LPF)114
に入力し、その出力は電圧制御発振器(VCO)115
に入力する。 そして、電圧制御発振器115の出力は1/N3の分周
器116によって分周されて位相比較器113に入力さ
れる。これら位相比較器113,ローパスフィルタ11
4,電圧制御発振器115,分周器116はPLLを構
成している。
に、位相比較器101,ローパスフィルタ102,電圧
制御発振器103,分周器104で構成されるPLLに
より、電圧制御発振器103の発振周波数は水平同期パ
ルスにロックする。電圧制御発振器103の出力は1/
N2の分周器112に入力する。ここで、NTSC方式
の水平周波数は15.734kHz であるので、N2
の値は74.25MHz /15.734kHz より
4719である。または、4719を3,11,13等
その約数で割った値でもよい。分周器112の出力は位
相比較器(P/D)113に入力する。さらに、位相比
較器113の出力はローパスフィルタ(LPF)114
に入力し、その出力は電圧制御発振器(VCO)115
に入力する。 そして、電圧制御発振器115の出力は1/N3の分周
器116によって分周されて位相比較器113に入力さ
れる。これら位相比較器113,ローパスフィルタ11
4,電圧制御発振器115,分周器116はPLLを構
成している。
【0014】サンプリング周波数74.25kHz で
あるハイビジョンベースバンド信号の有効画素は水平1
920であるので、本実施例のように水平方向3列、垂
直方向2列、合計6個のモニタを用いる場合、1モニタ
当たり640の水平画素が必要となる。また、NTSC
方式における水平ブランキング期間を10.867μs
ec、水平有効表示区間を52.689μsec とす
ると、52.689μsec /640がサンプリング
周期であるので、サンプリング周波数Y(即ち、電圧制
御発振器115の発振周波数)はその逆数をとって12
.147MHz となる。水平ブランキング期間の画素
数Xは、X×1/Y=10.867より、X=132と
なる。従って、水平期間の画素数は640+132=7
72となる(図4参照)。よって分周器116のN3の
値は772となる。勿論、電圧制御発振器115の発振
周波数と分周器116のN3の値を772の2倍,3倍
と整数倍した値でもよい。
あるハイビジョンベースバンド信号の有効画素は水平1
920であるので、本実施例のように水平方向3列、垂
直方向2列、合計6個のモニタを用いる場合、1モニタ
当たり640の水平画素が必要となる。また、NTSC
方式における水平ブランキング期間を10.867μs
ec、水平有効表示区間を52.689μsec とす
ると、52.689μsec /640がサンプリング
周期であるので、サンプリング周波数Y(即ち、電圧制
御発振器115の発振周波数)はその逆数をとって12
.147MHz となる。水平ブランキング期間の画素
数Xは、X×1/Y=10.867より、X=132と
なる。従って、水平期間の画素数は640+132=7
72となる(図4参照)。よって分周器116のN3の
値は772となる。勿論、電圧制御発振器115の発振
周波数と分周器116のN3の値を772の2倍,3倍
と整数倍した値でもよい。
【0015】そして、電圧制御発振器115の出力は1
/N4の分周器117に入力される。分周器117のN
4の値は1であるが、上記のように電圧制御発振器11
5の発振周波数と分周器116のN3の値を2倍とした
場合N4の値は2、3倍とした場合N4の値は3である
。この分周器117はメモリ3〜8及びD/A変換器9
〜14のサンプリングのためのリードクロックとなる。 また、電圧制御発振器115の出力は1/N5に分周す
るHカウンタ107に入力する。ここで、N5の値はN
3の値と等しく772である。Hカウンタ107の出力
はパルス生成回路110及び111に入力する。パルス
生成回路111は水平周波数の2倍の周波数(2FH)
を生成し、1/N6に分周するVカウンタ108に供給
する。ここで、N6の値は525である。Vカウンタ1
08は垂直周波数を作り出すカウンタであり、その出力
はパルス生成回路109及び110に入力する。そして
、パルス生成回路109〜111は映像信号を作るため
の水平同期信号及び垂直同期信号の各種パルス(V.S
YNC,H.SYNC等)を生成する。
/N4の分周器117に入力される。分周器117のN
4の値は1であるが、上記のように電圧制御発振器11
5の発振周波数と分周器116のN3の値を2倍とした
場合N4の値は2、3倍とした場合N4の値は3である
。この分周器117はメモリ3〜8及びD/A変換器9
〜14のサンプリングのためのリードクロックとなる。 また、電圧制御発振器115の出力は1/N5に分周す
るHカウンタ107に入力する。ここで、N5の値はN
3の値と等しく772である。Hカウンタ107の出力
はパルス生成回路110及び111に入力する。パルス
生成回路111は水平周波数の2倍の周波数(2FH)
を生成し、1/N6に分周するVカウンタ108に供給
する。ここで、N6の値は525である。Vカウンタ1
08は垂直周波数を作り出すカウンタであり、その出力
はパルス生成回路109及び110に入力する。そして
、パルス生成回路109〜111は映像信号を作るため
の水平同期信号及び垂直同期信号の各種パルス(V.S
YNC,H.SYNC等)を生成する。
【0016】上述のように構成される本発明のマルチダ
ウンコンバータ用同期信号発生回路において、使用する
モニタの種類が変わり外枠の幅が異なる場合、分周器1
16のN3のとHカウンタ107のN5(=N3)の値
を微少量(例えば、−5%程度)変化させる。即ち、外
枠の幅が広くなったら、イネーブルパルスの幅を狭くし
、N3の値を小さくする。そして、外枠の幅が狭くなっ
たら、イネーブルパルスの幅を広く、N3の値を大きく
する(最大の水平画素である640に近づける)。これ
により、リードクロックの周波数を、使用するモニタの
種類によって変化させることができるので、外枠の部分
の水平方向の画像のつなぎを容易に調整することができ
、ハイビジョン画像全体を表示することができる。なお
、垂直方向の画像のつなぎに対しては、別の手段により
調整する。
ウンコンバータ用同期信号発生回路において、使用する
モニタの種類が変わり外枠の幅が異なる場合、分周器1
16のN3のとHカウンタ107のN5(=N3)の値
を微少量(例えば、−5%程度)変化させる。即ち、外
枠の幅が広くなったら、イネーブルパルスの幅を狭くし
、N3の値を小さくする。そして、外枠の幅が狭くなっ
たら、イネーブルパルスの幅を広く、N3の値を大きく
する(最大の水平画素である640に近づける)。これ
により、リードクロックの周波数を、使用するモニタの
種類によって変化させることができるので、外枠の部分
の水平方向の画像のつなぎを容易に調整することができ
、ハイビジョン画像全体を表示することができる。なお
、垂直方向の画像のつなぎに対しては、別の手段により
調整する。
【0017】また、一般に、同一基板上にD/A変換器
及びA/D変換器のサンプリングクロック、そしてその
他のクロックが非同期で存在すると、出力画像にビート
等の悪影響を与える場合がある。本発明のマルチダウン
コンバータ用同期信号発生回路においては、上述のよう
にメモリに対して書き込みとなるハイビジョン側のクロ
ックとメモリに対して読み出しとなるNTSC(現行方
式)側のクロックが同期しているので、この問題点の発
生を少なくすることができる。
及びA/D変換器のサンプリングクロック、そしてその
他のクロックが非同期で存在すると、出力画像にビート
等の悪影響を与える場合がある。本発明のマルチダウン
コンバータ用同期信号発生回路においては、上述のよう
にメモリに対して書き込みとなるハイビジョン側のクロ
ックとメモリに対して読み出しとなるNTSC(現行方
式)側のクロックが同期しているので、この問題点の発
生を少なくすることができる。
【0018】なお、本実施例においては、6個のモニタ
を使用する場合について説明したが、12個のモニタあ
るいはそれ以上の多面モニタとしてもよく、NTSC方
式に限定されることもない。本発明は上述した実施例に
限定されることはなく、本発明の要旨を逸脱しない範囲
において変更可能である。
を使用する場合について説明したが、12個のモニタあ
るいはそれ以上の多面モニタとしてもよく、NTSC方
式に限定されることもない。本発明は上述した実施例に
限定されることはなく、本発明の要旨を逸脱しない範囲
において変更可能である。
【0019】
【発明の効果】以上詳細に説明したように、本発明のマ
ルチダウンコンバータ用同期信号発生回路は上述の如く
構成されてなるので、本来取り込みたい画像の両側をモ
ニタの外枠に相当する分だけ少なくメモリに書き込み、
その分読み出す際のリードクロックの周波数を低くする
ことができる。よってNTSC等の現行方式の映像表示
期間の値を変化させることなく、モニタの外枠に相当す
る分だけ短い画像を表示でき、その外枠の部分における
水平方向の画像のつなぎを容易に調整することができる
という実用上極めて優れた効果がある。
ルチダウンコンバータ用同期信号発生回路は上述の如く
構成されてなるので、本来取り込みたい画像の両側をモ
ニタの外枠に相当する分だけ少なくメモリに書き込み、
その分読み出す際のリードクロックの周波数を低くする
ことができる。よってNTSC等の現行方式の映像表示
期間の値を変化させることなく、モニタの外枠に相当す
る分だけ短い画像を表示でき、その外枠の部分における
水平方向の画像のつなぎを容易に調整することができる
という実用上極めて優れた効果がある。
【図1】本発明の一実施例を示すブロック図である。
【図2】従来例を示すブロック図である。
【図3】マルチダウンコンバータの全体を示すブロック
図である。
図である。
【図4】本発明を説明するための図である。
【図5】ハイビジョンの映像を分割して表示する状態を
示す図である。
示す図である。
【図6】外枠補正を説明するための図である。
101,113 位相比較器
102,114 ローパスフィルタ
103,115 電圧制御発振器
104,105,116,117 分周器107
Hカウンタ 108 Vカウンタ 109〜111 パルス生成回路
Hカウンタ 108 Vカウンタ 109〜111 パルス生成回路
Claims (1)
- 【請求項1】第1の方式であるハイビジョンベースバン
ド信号による映像信号をA/D変換してメモリに分割し
て記憶させ、このメモリに記憶された映像信号をD/A
変換して第2の方式であるNTSCまたはPALまたは
SECAMの複数個のモニタに分割して表示させるマル
チダウンコンバータ用同期信号発生回路において、前記
第1の方式の水平同期信号と第1の分周器の出力との位
相を比較する第1の位相比較器と、前記第1の位相比較
器の出力が供給される第1のローパスフィルタと、前記
第1のローパスフィルタの出力が供給され、前記第1の
方式の信号をA/D変換するための、そしてこのA/D
変換した信号を前記メモリに書き込むための第1のサン
プリングクロックを生成し、この第1のサンプリングク
ロックを前記第1の分周器に供給する第1の電圧制御発
振器と、前記第1のサンプリングクロックが供給され、
前記メモリにライトイネーブルパルスを出力するライト
イネーブルパルス発生回路と、前記第1のサンプリング
クロックを分周して出力する第2の分周器と、前記第2
の分周器の出力と第3の分周器の出力との位相を比較す
る第2の位相比較器と、前記第2の位相比較器の出力が
供給される第2のローパスフィルタと、前記第2のロー
パスフィルタの出力が供給され、前記メモリから前記第
2の方式の信号として読み出すための、そしてこの信号
をD/A変換するための第2のサンプリングクロックを
生成する第2の電圧制御発振器と、前記第2の電圧制御
発振器の出力を分周して前記第2の位相比較器に出力す
る分周比可変の前記第3の分周器と、前記第2のサンプ
リングクロックが供給され、前記複数個のモニタに前記
第2の方式による映像を表示させるための水平同期信号
及び垂直同期信号を生成するパルス生成回路とより構成
されることを特徴とするマルチダウンコンバータ用同期
信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3152400A JPH04351083A (ja) | 1991-05-28 | 1991-05-28 | マルチダウンコンバータ用同期信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3152400A JPH04351083A (ja) | 1991-05-28 | 1991-05-28 | マルチダウンコンバータ用同期信号発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04351083A true JPH04351083A (ja) | 1992-12-04 |
Family
ID=15539687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3152400A Pending JPH04351083A (ja) | 1991-05-28 | 1991-05-28 | マルチダウンコンバータ用同期信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04351083A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744146A (ja) * | 1993-07-16 | 1995-02-14 | Internatl Business Mach Corp <Ibm> | 表示装置に関する識別信号を生成する方法及び表示装置 |
-
1991
- 1991-05-28 JP JP3152400A patent/JPH04351083A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744146A (ja) * | 1993-07-16 | 1995-02-14 | Internatl Business Mach Corp <Ibm> | 表示装置に関する識別信号を生成する方法及び表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781241A (en) | Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers | |
JP2907988B2 (ja) | ワイドテレビジョン受信機 | |
US4665438A (en) | Picture-in-picture color television receiver | |
US4651209A (en) | Television display system with increased field frequency | |
JPH1079905A (ja) | ディジタルディスプレイ装置の画像サイズ調整方法及びその画像サイズ調整回路 | |
KR100393458B1 (ko) | 비월주사된비디오의수직패닝시스템 | |
JPH09244611A (ja) | 映像信号の処理装置及びこれを用いた表示装置 | |
JPH1031466A (ja) | 非インタレース型モニタにインタレース・ビデオを表示する方法及びシステム | |
JPH10319932A (ja) | ディスプレイ装置 | |
JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
JPH0832022B2 (ja) | 映像信号変換装置 | |
JP2822469B2 (ja) | テレビ受像機 | |
JP3421987B2 (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
JPH0698299A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
JPH04116686A (ja) | 画像表示装置 | |
KR0164255B1 (ko) | 비디오 촬영용 영상신호 변환장치 | |
JP2699305B2 (ja) | n倍速走査テレビジョン受像機 | |
JPH07245742A (ja) | Ntsc−hdコンバータ | |
KR100234738B1 (ko) | 액정 프로젝터의 동기 처리 장치 | |
JP2687484B2 (ja) | 自動周波数制御回路 | |
JP3186994B2 (ja) | 画像表示装置 | |
JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
JPH0720809A (ja) | ディジタルコンバーゼンス補正装置とそれを用いた画像表示装置 |