JPH04351083A - マルチダウンコンバータ用同期信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＮＴＳＣ，ＰＡＬ等の
現行方式のモニタを複数個使用し、１つの高品位映像信
号（ハイビジョンベースバンド信号）を表示するシステ
ムにおいて、メモリをコントロールするのに最適なサン
プリングクロック及び同期信号を発生させるマルチダウ
ンコンバータ用同期信号発生回路に関する。

【０００２】

【従来の技術】図３はＮＴＳＣ，ＰＡＬ等の現行方式の
モニタを複数個使用し、１つの高品位映像信号（ハイビ
ジョンベースバンド信号）を表示するマルチダウンコン
バータの全体を示すブロック図である。ここで図３にお
いては、ＮＴＳＣ方式のモニタを６個使用した場合を示
している。同期信号発生回路１には水平同期信号（Ｈ．
ＳＹＮＣ）及び垂直同期信号（Ｖ．ＳＹＮＣ）が供給さ
れる。そして、同期信号発生回路１は、Ａ／Ｄ変換器２
にライトクロックを、モニタ１用メモリ３〜モニタ６用
メモリ８にライトイネーブルパルス，ライトクロック，
リードクロックを、Ｄ／Ａ変換器９〜１４にリードクロ
ックを供給する。

【０００３】Ａ／Ｄ変換器２にはハイビジョン３原色信
号Ｒ，Ｇ，Ｂが入力してＡ／Ｄ変換され、モニタ１〜モ
ニタ６の各メモリ３〜８にハイビジョン信号が分割して
書き込まれる。そして、これらの信号はＮＴＳＣ方式の
タイミングで読み出され、Ｄ／Ａ変換器９〜１４によっ
てＤ／Ａ変換され出力される。ここで、Ａ／Ｄ変換器２
への書き込みはライトクロックにより、各メモリ３〜８
への書き込みはライトイネーブルパルス及びライトクロ
ックによりなされる。さらに、各メモリ３〜８及びＤ／
Ａ変換器９〜１４からの読み出しはリードクロックによ
りなされる。これらのタイミング及びサンプリングクロ
ックを作り出しているのが同期信号発生回路１である。

【０００４】図２は従来の同期信号発生回路（図３中の
同期信号発生回路１）を示すブロック図である。図２に
おいて、左側のブロックはハイビジョン信号をメモリ３
〜８へ書き込むための信号発生回路であり、右側のブロ
ックはそのメモリデータをＮＴＳＣ方式のタイミングで
読み出すための信号発生回路である。書き込みと読み出
しは非同期に行える回路構成である。

【０００５】まず、左側のハイビジョン信号をメモリ３
〜８へ書き込むための信号発生回路について説明する。 位相比較器（Ｐ／Ｄ）１０１には入力信号であるハイビ
ジョン映像信号の水平同期パルス（ＨＤ　Ｈ．ＳＹＮＣ
　）が入力する。位相比較器１０１の出力はローパスフ
ィルタ（ＬＰＦ）１０２に入力する。ローパスフィルタ
１０２の出力は電圧制御発振器（ＶＣＯ）１０３に入力
し、その出力は１／Ｎ１の分周器１０４により分周され
て位相比較器１０１に入力する。位相比較器１０１，ロ
ーパスフィルタ１０２，電圧制御発振器１０３，分周器
１０４で構成されるＰＬＬにより、電圧制御発振器１０
３の発振周波数は水平同期パルスにロックする。ハイビ
ジョンベースバンド信号においては、水平同期パルスは
３３．７５ｋＨｚ　、電圧制御発振器１０３の発振周波
数は７４．２５ＭＨｚ　であるため、分周器１０４のＮ
１の値は２２００である。

【０００６】電圧制御発振器１０３の出力は図３中のＡ
／Ｄ変換器２及びメモリ３〜８のサンプリングクロック
であるライトクロックとなり、また特に図示していない
が、クランプパルスの生成に用いられる。さらに電圧制
御発振器１０３の出力はライトイネーブルパルス発生回
路１０５に供給される。ライトイネーブルパルス発生回
路１０５は、各ＮＴＳＣ方式のモニタにハイビジョン信
号を分割表示するために、モニタ１用〜モニタ６用のメ
モリ３〜８にライトイネーブルパルスを出力する。

【０００７】次に、右側のメモリデータをＮＴＳＣ方式
のタイミングで読み出すための信号発生回路について説
明する。水晶発振器１０６の出力は図３中のメモリ３〜
８及びＤ／Ａ変換器９〜１４のサンプリングクロックで
あるリードクロックとなる。また、水晶発振器１０６の
出力はＨカウンタ１０７に入力し、Ｈカウンタ１０７の
出力はパルス生成回路１１０及び１１１に入力する。パ
ルス生成回路１１１は水平周波数の２倍の周波数（２Ｆ
Ｈ）を生成しＶカウンタ１０８に供給する。Ｖカウンタ
１０８は垂直周波数を作り出すカウンタであり、その出
力はパルス生成回路１０９及び１１０に入力する。そし
て、パルス生成回路１０９〜１１１は映像信号を作るた
めの水平同期信号及び垂直同期信号の各種パルス（Ｖ．
ＳＹＮＣ，Ｈ．ＳＹＮＣ等）を生成する。

【０００８】図５（Ａ）は１つのハイビジョン信号によ
る画像を６等分して表示する場合を示している。ところ
が、上述したような複数のモニタを使って１つのハイビ
ジョン信号を表示するシステムにおいては、各モニタの
キャビネットの外枠の部分で映像が途切れてしまう。図
５（Ｂ）に示すように、特にキャビネットの外枠が大き
いブラウン管型のモニタにおいては、このキャビネット
の外枠の部分で映像がつながらず非常に見にくいものと
なる。

【０００９】そこで、上記不都合を解決するために外枠
補正を行っている。この外枠補正について図６を用いて
説明する。図６に示すように、ハイビジョンベースバン
ド信号の有効画素の各モニタ用に分割された領域の内、
予め想定されるモニタの外枠に当たる両側の分を差し引
いたものをモニタの有効画素として各モニタ用のメモリ
にライトイネーブルパルスを供給し、そして、読み出す
際のリードクロックの周波数を決定すればよい。

【００１０】

【発明が解決しようとする課題】しかしながら、リード
クロックの周波数が水晶発振器１０６によって決定され
、その周波数が固定である従来のマルチダウンコンバー
タ用同期信号発生回路においては、モニタの種類が変わ
り外枠の幅が異なってしまうと、キャビネットの外枠の
部分で映像がつながらなくなってしまう。上記したよう
に、リードクロックの周波数が固定である図２に示す従
来のマルチダウンコンバータ用同期信号発生回路におい
ては、予め想定された水平方向の有効画素の量を変更す
ると、ＮＴＳＣ方式規定の水平周波数からずれてしまう
のでそれはできない。従って、映像のつなぎが合わなく
なった場合、水平の有効画素の量はそのままで、取り込
む画像全体を左右に動かすことにより調整する。しかし
、この方法ではそれぞれのモニタの修正量が積算されて
ハイビジョン信号の有効画素の左あるいは右の端部を表
示することができないという問題点を生じる。

【００１１】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、第１の方式であるハイビ
ジョンベースバンド信号による映像信号をＡ／Ｄ変換し
てメモリに分割して記憶させ、このメモリに記憶された
映像信号をＤ／Ａ変換して第２の方式であるＮＴＳＣま
たはＰＡＬまたはＳＥＣＡＭの複数個のモニタに分割し
て表示させるマルチダウンコンバータ用同期信号発生回
路において、前記第１の方式の水平同期信号と第１の分
周器の出力との位相を比較する第１の位相比較器と、前
記第１の位相比較器の出力が供給される第１のローパス
フィルタと、前記第１のローパスフィルタの出力が供給
され、前記第１の方式の信号をＡ／Ｄ変換するための、
そしてこのＡ／Ｄ変換した信号を前記メモリに書き込む
ための第１のサンプリングクロックを生成し、この第１
のサンプリングクロックを前記第１の分周器に供給する
第１の電圧制御発振器と、前記第１のサンプリングクロ
ックが供給され、前記メモリにライトイネーブルパルス
を出力するライトイネーブルパルス発生回路と、前記第
１のサンプリングクロックを分周して出力する第２の分
周器と、前記第２の分周器の出力と第３の分周器の出力
との位相を比較する第２の位相比較器と、前記第２の位
相比較器の出力が供給される第２のローパスフィルタと
、前記第２のローパスフィルタの出力が供給され、前記
メモリから前記第２の方式の信号として読み出すための
、そしてこの信号をＤ／Ａ変換するための第２のサンプ
リングクロックを生成する第２の電圧制御発振器と、前
記第２の電圧制御発振器の出力を分周して前記第２の位
相比較器に出力する分周比可変の前記第３の分周器と、
前記第２のサンプリングクロックが供給され、前記複数
個のモニタに前記第２の方式による映像を表示させるた
めの水平同期信号及び垂直同期信号を生成するパルス生
成回路とより構成されることを特徴とするマルチダウン
コンバータ用同期信号発生回路を提供するものである。

【００１２】

【実施例】以下、本発明のマルチダウンコンバータ用同
期信号発生回路について、添付図面を参照して説明する
。図１は本発明のマルチダウンコンバータ用同期信号発
生回路の一実施例を示すブロック図であり、図２と同一
部分には同一符号を付す。本発明は、メモリデータをＮ
ＴＳＣ方式のタイミングで読み出すための信号発生回路
が従来例と相違している。また本実施例は、上述した従
来例と同様に、ハイビジョンベースバンド信号を６面の
ＮＴＳＣ方式のモニタに分割表示することにより全体の
ハイビジョン映像を表示するシステムを前提としている
。

【００１３】図１において、従来の技術で説明したよう
に、位相比較器１０１，ローパスフィルタ１０２，電圧
制御発振器１０３，分周器１０４で構成されるＰＬＬに
より、電圧制御発振器１０３の発振周波数は水平同期パ
ルスにロックする。電圧制御発振器１０３の出力は１／
Ｎ２の分周器１１２に入力する。ここで、ＮＴＳＣ方式
の水平周波数は１５．７３４ｋＨｚ　であるので、Ｎ２
の値は７４．２５ＭＨｚ　／１５．７３４ｋＨｚ　より
４７１９である。または、４７１９を３，１１，１３等
その約数で割った値でもよい。分周器１１２の出力は位
相比較器（Ｐ／Ｄ）１１３に入力する。さらに、位相比
較器１１３の出力はローパスフィルタ（ＬＰＦ）１１４
に入力し、その出力は電圧制御発振器（ＶＣＯ）１１５
に入力する。 そして、電圧制御発振器１１５の出力は１／Ｎ３の分周
器１１６によって分周されて位相比較器１１３に入力さ
れる。これら位相比較器１１３，ローパスフィルタ１１
４，電圧制御発振器１１５，分周器１１６はＰＬＬを構
成している。

【００１４】サンプリング周波数７４．２５ｋＨｚ　で
あるハイビジョンベースバンド信号の有効画素は水平１
９２０であるので、本実施例のように水平方向３列、垂
直方向２列、合計６個のモニタを用いる場合、１モニタ
当たり６４０の水平画素が必要となる。また、ＮＴＳＣ
方式における水平ブランキング期間を１０．８６７μｓ
ｅｃ、水平有効表示区間を５２．６８９μｓｅｃ　とす
ると、５２．６８９μｓｅｃ　／６４０がサンプリング
周期であるので、サンプリング周波数Ｙ（即ち、電圧制
御発振器１１５の発振周波数）はその逆数をとって１２
．１４７ＭＨｚ　となる。水平ブランキング期間の画素
数Ｘは、Ｘ×１／Ｙ＝１０．８６７より、Ｘ＝１３２と
なる。従って、水平期間の画素数は６４０＋１３２＝７
７２となる（図４参照）。よって分周器１１６のＮ３の
値は７７２となる。勿論、電圧制御発振器１１５の発振
周波数と分周器１１６のＮ３の値を７７２の２倍，３倍
と整数倍した値でもよい。

【００１５】そして、電圧制御発振器１１５の出力は１
／Ｎ４の分周器１１７に入力される。分周器１１７のＮ
４の値は１であるが、上記のように電圧制御発振器１１
５の発振周波数と分周器１１６のＮ３の値を２倍とした
場合Ｎ４の値は２、３倍とした場合Ｎ４の値は３である
。この分周器１１７はメモリ３〜８及びＤ／Ａ変換器９
〜１４のサンプリングのためのリードクロックとなる。 また、電圧制御発振器１１５の出力は１／Ｎ５に分周す
るＨカウンタ１０７に入力する。ここで、Ｎ５の値はＮ
３の値と等しく７７２である。Ｈカウンタ１０７の出力
はパルス生成回路１１０及び１１１に入力する。パルス
生成回路１１１は水平周波数の２倍の周波数（２ＦＨ）
を生成し、１／Ｎ６に分周するＶカウンタ１０８に供給
する。ここで、Ｎ６の値は５２５である。Ｖカウンタ１
０８は垂直周波数を作り出すカウンタであり、その出力
はパルス生成回路１０９及び１１０に入力する。そして
、パルス生成回路１０９〜１１１は映像信号を作るため
の水平同期信号及び垂直同期信号の各種パルス（Ｖ．Ｓ
ＹＮＣ，Ｈ．ＳＹＮＣ等）を生成する。

【００１６】上述のように構成される本発明のマルチダ
ウンコンバータ用同期信号発生回路において、使用する
モニタの種類が変わり外枠の幅が異なる場合、分周器１
１６のＮ３のとＨカウンタ１０７のＮ５（＝Ｎ３）の値
を微少量（例えば、−５％程度）変化させる。即ち、外
枠の幅が広くなったら、イネーブルパルスの幅を狭くし
、Ｎ３の値を小さくする。そして、外枠の幅が狭くなっ
たら、イネーブルパルスの幅を広く、Ｎ３の値を大きく
する（最大の水平画素である６４０に近づける）。これ
により、リードクロックの周波数を、使用するモニタの
種類によって変化させることができるので、外枠の部分
の水平方向の画像のつなぎを容易に調整することができ
、ハイビジョン画像全体を表示することができる。なお
、垂直方向の画像のつなぎに対しては、別の手段により
調整する。

【００１７】また、一般に、同一基板上にＤ／Ａ変換器
及びＡ／Ｄ変換器のサンプリングクロック、そしてその
他のクロックが非同期で存在すると、出力画像にビート
等の悪影響を与える場合がある。本発明のマルチダウン
コンバータ用同期信号発生回路においては、上述のよう
にメモリに対して書き込みとなるハイビジョン側のクロ
ックとメモリに対して読み出しとなるＮＴＳＣ（現行方
式）側のクロックが同期しているので、この問題点の発
生を少なくすることができる。

【００１８】なお、本実施例においては、６個のモニタ
を使用する場合について説明したが、１２個のモニタあ
るいはそれ以上の多面モニタとしてもよく、ＮＴＳＣ方
式に限定されることもない。本発明は上述した実施例に
限定されることはなく、本発明の要旨を逸脱しない範囲
において変更可能である。

【００１９】

【発明の効果】以上詳細に説明したように、本発明のマ
ルチダウンコンバータ用同期信号発生回路は上述の如く
構成されてなるので、本来取り込みたい画像の両側をモ
ニタの外枠に相当する分だけ少なくメモリに書き込み、
その分読み出す際のリードクロックの周波数を低くする
ことができる。よってＮＴＳＣ等の現行方式の映像表示
期間の値を変化させることなく、モニタの外枠に相当す
る分だけ短い画像を表示でき、その外枠の部分における
水平方向の画像のつなぎを容易に調整することができる
という実用上極めて優れた効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】従来例を示すブロック図である。

【図３】マルチダウンコンバータの全体を示すブロック
図である。

【図４】本発明を説明するための図である。

【図５】ハイビジョンの映像を分割して表示する状態を
示す図である。

【図６】外枠補正を説明するための図である。

【符号の説明】

１０１，１１３　　位相比較器 １０２，１１４　　ローパスフィルタ １０３，１１５　　電圧制御発振器 １０４，１０５，１１６，１１７　　分周器１０７　　
Ｈカウンタ １０８　　Ｖカウンタ １０９〜１１１　　パルス生成回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の方式であるハイビジョンベースバン
   ド信号による映像信号をＡ／Ｄ変換してメモリに分割し
   て記憶させ、このメモリに記憶された映像信号をＤ／Ａ
   変換して第２の方式であるＮＴＳＣまたはＰＡＬまたは
   ＳＥＣＡＭの複数個のモニタに分割して表示させるマル
   チダウンコンバータ用同期信号発生回路において、前記
   第１の方式の水平同期信号と第１の分周器の出力との位
   相を比較する第１の位相比較器と、前記第１の位相比較
   器の出力が供給される第１のローパスフィルタと、前記
   第１のローパスフィルタの出力が供給され、前記第１の
   方式の信号をＡ／Ｄ変換するための、そしてこのＡ／Ｄ
   変換した信号を前記メモリに書き込むための第１のサン
   プリングクロックを生成し、この第１のサンプリングク
   ロックを前記第１の分周器に供給する第１の電圧制御発
   振器と、前記第１のサンプリングクロックが供給され、
   前記メモリにライトイネーブルパルスを出力するライト
   イネーブルパルス発生回路と、前記第１のサンプリング
   クロックを分周して出力する第２の分周器と、前記第２
   の分周器の出力と第３の分周器の出力との位相を比較す
   る第２の位相比較器と、前記第２の位相比較器の出力が
   供給される第２のローパスフィルタと、前記第２のロー
   パスフィルタの出力が供給され、前記メモリから前記第
   ２の方式の信号として読み出すための、そしてこの信号
   をＤ／Ａ変換するための第２のサンプリングクロックを
   生成する第２の電圧制御発振器と、前記第２の電圧制御
   発振器の出力を分周して前記第２の位相比較器に出力す
   る分周比可変の前記第３の分周器と、前記第２のサンプ
   リングクロックが供給され、前記複数個のモニタに前記
   第２の方式による映像を表示させるための水平同期信号
   及び垂直同期信号を生成するパルス生成回路とより構成
   されることを特徴とするマルチダウンコンバータ用同期
   信号発生回路。