JP3757143B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP3757143B2 JP3757143B2 JP2001313706A JP2001313706A JP3757143B2 JP 3757143 B2 JP3757143 B2 JP 3757143B2 JP 2001313706 A JP2001313706 A JP 2001313706A JP 2001313706 A JP2001313706 A JP 2001313706A JP 3757143 B2 JP3757143 B2 JP 3757143B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- via hole
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に配線上の絶縁膜に形成するビアホールの開口検査を行う半導体装置の製造方法、及びその製造方法で作製される半導体装置に関する。
【０００２】
【従来の技術】
層間絶縁膜にビアホールを形成する際に、ビアホールが層間絶縁膜の下地表面まで達したか否かを検査するいくつかの開口検査方法が知られている。
【０００３】
図１４（Ａ）に、特開昭６０−１０９２４０号公報に開示された開口検査方法で検査されるビアホール部の断面図を示す。下地の層間絶縁膜５００の上に、配線５０１が形成されている。層間絶縁膜５００の上に形成された上層の層間絶縁膜５０２が配線５０１を覆う。層間絶縁膜５０２にビアホール５０３が形成されている。ビアホール５０３は、基板表面の法線に平行な視線で見たとき、配線５０１の縁がビアホール５０３の内部を通過するように配置されている。
【０００４】
走査型電子顕微鏡（ＳＥＭ）を用いて、ビアホール５０３の底面を観察すると、ビアホール５０３が配線５０１まで達している場合には、配線５０１により形成される段差を確認することができる。これに対し、ビアホール５０３が配線５０１まで達していない場合には、配線５０１による段差が確認できない。
【０００５】
このため、配線５０１による段差の検出の有無により、ビアホール５０３の開口検査を行うことができる。
【０００６】
図１４（Ｂ）に示すように、ビアホール５０６を有する層間絶縁膜５０５の上に形成する配線５０７を、ビアホール５０６からずらしておき、ビアホール５０６の底面の段差を観察することにより、ビアホール５０６の配置された層と、配線５０７の配置された層との位置ずれを検出することができる。
【０００７】
図１５に、特開平４−１２５３１号公報に開示された開口検査方法で検査されるビアホール部の断面図を示す。
【０００８】
図１５（Ａ）に示すように、下地の層間絶縁膜５１０の上に、配線５１１が配置されている。層間絶縁膜５１０の上に配置された上層の層間絶縁膜５１２が配線５１１を覆う。層間絶縁膜５１２のうち、配線５１１の上方部分が盛り上がり、配線５１１の中央近傍において層間絶縁膜５１２が厚くなる。このため、配線５１１に対応する位置にビアホール５１３を形成すると、配線５１１の上面に残渣５１４が残りやすい。残渣５１４が残ると、配線５１１による段差の検出が困難になる。
【０００９】
図１５（Ｂ）に示すように、配線５１１を２本並べると、２本の配線間の層間絶縁膜５１２の上面をほぼ平坦にすることができる。この２本の配線の間に、少なくとも１本の配線に懸かるビアホール５１３を形成すると、配線５１１の上面に残渣が残ることなく、配線５１１による段差を容易に検出することができる。
【００１０】
図１６に、特開平１１−２９７７７７号公報に開示された開口検査方法で検査されるビアホール部の断面図を示す。半導体基板５２０の表面上に、層間絶縁膜５２１が形成され、その表面上に、配線５２２が形成されている。配線５２２は、層間絶縁膜５２１に設けられたビアホール５２３内を経由して半導体基板５２０に電気的に接続されている。
【００１１】
層間絶縁膜５２１の上に形成された上層の層間絶縁膜５２４が配線５２２を覆う。層間絶縁膜５２４に、配線５２２の上面の一部を露出させるビアホール５２５が形成されている。ビアホール５２５の底面をＳＥＭで観察すると、配線５２２が露出している場合には明るく見え、ビアホール５２５が配線５２２まで到達していない場合には暗く見える。
【００１２】
ビアホール５２５の底に配線５２２が露出している場合であっても、配線５２２に電子が蓄積されると、ビアホール５２５の底の明るさが低下し、ビアホール５２５が配線５２２まで達していない場合との区別ができなくなる。図１６に示した構造では、配線５２２が半導体基板５２０に接続されているため、配線５２２への電子の蓄積を防止することができる。
【００１３】
【発明が解決しようとする課題】
金属層を反応性イオンエッチング（ＲＩＥ）によりパターニングして配線を形成する従来方法に比べて、半導体集積回路装置の高密度要求を満たしやすく、工程削減が期待できるダマシン法が注目されている。ダマシン法は、配線抵抗を低減させるための銅配線の形成に適している。
【００１４】
図１７（Ａ）に、ダマシン法で銅配線を形成する工程の途中のビアホール部の断面図を示す。下地の層間絶縁膜５３０の表層部に形成された配線溝内に、銅配線５３２が埋め込まれている。なお、銅の拡散を防止するために、配線溝の内面がタンタル（Ｔａ）等のバリアメタル層５３１で被覆されている。
【００１５】
層間絶縁膜５３０の上に、窒化シリコン（ＳｉＮ）膜５３３、酸化シリコン（ＳｉＯ2）膜５３４、低誘電率絶縁膜５３５、ＳｉＯ2膜５３６、及びＳｉＮ膜５３７が、この順番に積層されている。この積層膜に、銅配線５３２の上面の一部を露出させるビアホール５３８が形成されている。ビアホール５３８と重なるように、低誘電率絶縁膜５３５の底面まで達する配線溝５３９が形成されている。
【００１６】
図１７（Ｂ）に、ビアホール５３８の近傍のＳＥＭ写真を示す。ビアホール５３８の底面が暗くなっており、銅配線５３２が露出しているのか否か判定することができない。
【００１７】
図１７（Ｃ）に、ビアホール５３８Ａを、銅配線５３２からややずらし、ビアホール５３８Ａの底面内を銅配線５３２の縁が通過するようにした場合の断面図を示す。ビアホール５３８Ａは、ＳｉＮ膜５３３をエッチングストッパ膜として利用してＳｉＯ2膜５３４の底面までエッチングし、その後、ビアホールの底面に露出したＳｉＮ膜５３３を除去することにより形成される。
【００１８】
ＳｉＮ膜５３３のエッチング条件では、通常、層間絶縁膜５３０及び銅配線５３２がほとんどエッチングされない。このため、銅配線５３２の縁に対応する部分に段差が形成されない。
【００１９】
図１７（Ｄ）に、ビアホール５３８Ａの近傍のＳＥＭ写真を示す。ビアホール５３８Ａの底面のほぼ全領域が暗く観察され、銅配線５３２と層間絶縁膜５３０との境界は検出されない。これは、図１４（Ａ）に示した従来例の場合のような段差がないためである。このため、ＳＥＭを用いた観察によってビアホールの開口検査を行うことができない。
【００２０】
図１６に示した従来例では、段差を利用することなく開口検査が行われるが、ビアホール５２５の径が小さくなると、配線５２２が露出した状態と、露出していない状態との明暗の差が小さくなってしまう。このため、信頼性の高い開口検査を行うことができなくなる。
【００２１】
本発明の目的は、ビアホールの底面に段差がなく、かつビアホール径が小さくなっても、信頼性の高い開口検査を行うことができる半導体装置の製造方法を提供することである。
【００２２】
本発明の他の目的は、上記半導体装置の製造方法で作製される半導体装置を提供することである。
【００２３】
【課題を解決するための手段】
本発明の一観点によると、（ａ）第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該導電性部材が該配線よりも大きな領域を占めている基板の該第１の表面上に、絶縁材料からなる第１の膜を形成する工程と、（ｂ）前記第１の膜にビアホールを形成する工程であって、前記第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように前記ビアホールを形成する工程と、（ｃ）前記ビアホールの底面を、試料からの二次電子や反射電子の強度分布を利用して画像情報を得る装置で観察し、該ビアホールの底面の状態の良否を判定する工程とを有する半導体装置の製造方法が提供される。
【００２４】
本発明の他の観点によると、第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が第１の導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該第１の導電性部材が該配線よりも大きな領域を占めている基板と、前記基板の前記第１の表面上に形成された絶縁材料からなる第１の膜と、前記第１の膜に形成されたビアホールであって、該第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように配置されている前記ビアホールと、前記ビアホール内に埋め込まれ、底面において前記配線に接続された第２の導電性部材とを有し、該第２の導電性部材の底面が、前記配線の縁に対応する位置に段差を有しない半導体装置が提供される。
【００２５】
配線が、大きな導電性部材に接続されているため、配線への電荷の蓄積が低減され、二次電子や反射電子の強度分布を利用して明瞭な画像を得ることができる。配線と表層部との境界がビアホール内を通過するため、ビアホールの底面を観察して境界線の有無を検出することにより、配線が露出したか否かを判定することができる。
【００２６】
【発明の実施の形態】
図１を参照して、本発明の第１の実施例による半導体装置及びその製造方法について説明する。
【００２７】
図１（Ａ）及び（Ｂ）は、第１の実施例による半導体装置のビアホール部分の断面図を示す。図１（Ｃ）は、開口検査用パターンの概略平面図を示す。図１（Ｃ）の一点鎖線Ａ１−Ａ１における断面図が図１（Ａ）及び（Ｂ）に相当する。以下、図１（Ａ）の状態に至るまでの工程を説明する。
【００２８】
ＳｉＯ2からなる層間絶縁膜１の上に、ＳｉＮからなる厚さ５０ｎｍのエッチングストッパ膜２を、プラズマ励起型化学気相成長（プラズマＣＶＤ）により成膜する。エッチングストッパ膜２の上に、ＳｉＯ2からなる厚さ５００ｎｍの配線層絶縁膜３を、プラズマＣＶＤにより成膜する。
【００２９】
配線層絶縁膜３の表面上にレジスト膜を形成し、このレジスト膜に、配線溝４に対応する開口を形成する。レジスト膜をマスクとして、配線層絶縁膜３をＣＦ系エッチングガスを用いてドライエッチングし、エッチングストッパ膜２でエッチングを停止させる。配線層絶縁膜３に配線溝４が形成される。レジスト膜を除去した後、配線溝４の底面に露出しているエッチングストッパ膜２を、ＣＨＦ系エッチングガスを用いてドライエッチングする。
【００３０】
配線溝４の内面及び配線層絶縁膜３の上面を被覆するように、Ｔａからなる厚さ３０ｎｍのバリアメタル層５Ａを、スパッタリングにより成膜する。バリアメタル層５Ａの上面に、銅（Ｃｕ）からなる厚さ２００ｎｍのシード層を、スパッタリングにより成膜する。このシード層上に、Ｃｕを厚さ１５００ｎｍになるまでメッキする。配線溝４の内部がＣｕからなる主配線材５Ｂで埋め込まれる。配線層絶縁膜３の上面が露出するまで化学機械研磨（ＣＭＰ）を行う。配線溝４内に、バリアメタル層５Ａと主配線材５Ｂとからなる開口検査用の配線５が残る。
【００３１】
配線５は、図１（Ｃ）に示すように、例えば相互に平行に配置された３本の配線で構成されている。３本の配線は、同一配線層に形成されたパッド１５に連続している。パッド１５は、配線５の形成と同時に形成される。
【００３２】
配線層絶縁膜３の上に、ＳｉＮからなる厚さ５０ｎｍのエッチングストッパ膜１０を、プラズマＣＶＤにより形成する。エッチングストッパ膜１０の上に、ＳｉＯ2からなる厚さ１２００ｎｍの層間絶縁膜１１を、プラズマＣＶＤにより形成する。ＣＭＰを行うことにより、層間絶縁膜１１の表面を平坦化する。平坦化後の層間絶縁膜１１の厚さを、例えば８００ｎｍ程度とする。
【００３３】
層間絶縁膜１１の上にレジスト膜を形成し、このレジスト膜にビアホール１２に対応する開口を形成する。レジスト膜をマスクとし、ＣＦ系ガスを用いて、層間絶縁膜１１をドライエッチングし、エッチングストッパ膜１０でエッチングを停止させる。層間絶縁膜１１に、開口検査用のビアホール１２が形成される。その後、レジスト膜を除去する。
【００３４】
ビアホール１２の底面に露出したエッチングストッパ膜１０を、ＣＨＦ系ガスを用いてドライエッチングし、ビアホール１２の底面に、配線層絶縁膜３及び配線５の上面の一部を露出させる。ビアホール１２は、図１（Ｃ）に示すように、３行３列の行列状に配置されている。ビアホール１２の３つの行が、それぞれ３本の配線１２に対応している。
【００３５】
位置ずれが全くない理想的な状態では、基板表面の法線に平行な視線で見たとき、中央の行のビアホール１２が、中央の配線５の内部に収まり、最上行及び最下行のビアホール１２は、対応する配線５からややずれており、ビアホール１２の内側を、対応する配線５の縁が通過する。このような配置にしておくと、配線５とビアホール１２との位置ずれが生じた場合であっても、いずれかの行のビアホール１２の内部を、対応する配線５の縁が通過する。
【００３６】
ビアホール１２の底面をＳＥＭで観察したところ、配線５の縁を明瞭に検出することができた。これは、配線５が、面積の大きなパッド１５に接続されているため、ＳＥＭによる観察時に配線５に照射される電子の多くがパッド１５に流入し、配線５への電荷の蓄積を抑制できたためと考えられる。
【００３７】
配線５への電荷の蓄積を抑制するためには、必ずしも配線５と同一配線層内のパッド１５に接続する必要はなく、同一配線層内またはそれよりも下層の大きな導電性領域に接続すればよい。配線５への電荷の蓄積を十分抑制するために、この導電性領域は、少なくとも配線５よりも大きな領域を占める大きさとすることが好ましい。導電性領域として、パッド以外に、半導体基板自体、チップの周囲に配置される耐湿リング、半導体基板上のゲート電極と同時に形成される導電領域等が挙げられる。これらの実施例については、後に説明する。
【００３８】
開口検査により、ビアホール１２の底面に配線５が露出していることが確認されると、次工程に進む。次工程では、図１（Ｂ）に示すように、ビアホール１２が導電プラグ１６で埋め込まれる。導電プラグ１６は、バリアメタル層１６Ａ及び主導電材１６Ｂで構成される。導電プラグ１６は、配線５の形成方法と同様の方法で形成される。
【００３９】
上記第１の実施例では、ビアホール１２の底面をＳＥＭで観察する場合を例にとって説明したが、ＳＥＭ以外に、一般的に試料からの二次電子や反射電子の強度分布を利用して画像情報を得る観測装置を用いる場合にも、同様の効果が得られるであろう。
【００４０】
図２に第１の実施例の変形例による半導体装置の平面図を示す。なお、図２（Ａ）及び（Ｂ）の一点鎖線Ａ１−Ａ１における断面図が、第１の実施例における図１（Ａ）の断面図と同一になる。
【００４１】
図２（Ａ）に示すように、パッド１５の内部に、複数のビアホール３０が配置されている。ビアホール３０は、図１（Ａ）に示したビアホール１２と同様に、層間絶縁膜１１及びエッチングストッパ膜１０を貫通し、パッド１５の上面を露出させる。層間絶縁膜１１の上に、上層のパッドが形成される。上層のパッドは、ビアホール３０内に埋め込まれる導電プラグを介して、下層のパッド１５に接続される。
【００４２】
図２（Ｂ）に示す変形例では、パッド１５の下のビア層絶縁膜にも、ビアホール３１が形成されている。ビアホール３１内に埋め込まれた導電プラグを介してパッド１５が、さらに下層のパッドに接続される。
【００４３】
このように、配線５を、当該配線層のパッド１５のみならず下層のパッドにも接続することにより、配線５への電荷の蓄積をより低減することができる。
【００４４】
図３に、第１の実施例の他の変形例を示す。図３（Ａ）は、ビアホール部の平面図を示し、図３（Ｂ）は、図３（Ａ）の一点鎖線Ｂ３−Ｂ３における断面図を示す。配線５にパッド１５が接続されている。配線５の上に配置された層間絶縁膜１１に、ビアホール１２が形成され、さらにビアホール１２を内包するように、層間絶縁膜１１の深さ方向の途中まで達する配線溝１３が形成されている。図３（Ａ）に示した平面図において、ビアホール１２の内部を、配線５の縁が通過している。
【００４５】
図３（Ｃ）に、ビアホール１２の底面のＳＥＭ写真を示す。配線５の縁が明瞭に検出されることがわかる。
【００４６】
図４に、第２の実施例による半導体装置の開口検査パターンの平面図を示す。３本の配線５、パッド１５、３行３列の行列状に配置されたビアホール１２は、図１（Ａ）に示した実施例の構成と同様である。第２の実施例では、３本の配線５の両側に、さらに配線５と平行に、複数のダミー配線５ａが配置されている。ダミー配線５ａは電気的に孤立しており、他の導電性領域に接続されていない。
【００４７】
配線５とダミー配線５ａとが、検査用配線領域２０内に均等に分布している。このように、複数の配線が高密度に分布すると、配線５を形成するためのＣＭＰ後に、図１（Ａ）に示した配線層絶縁膜３の上面のうち、検査用配線領域２０の部分に、エロージョンと呼ばれる窪みが生ずる。配線層絶縁膜３の上の層間絶縁膜１１は平坦化されているため、配線５の上方の層間絶縁膜１１が、窪みの深さ分だけ厚くなる。
【００４８】
第２の実施例では、エロージョンの発生により層間絶縁膜１１の厚さが不均一になった場合にも、信頼性の高い開口検査を行うことができる。検査用配線領域２０に、積極的にエロージョンを発生させるためには、検査用配線領域２０内の配線部分の面積を、検査用配線領域２０の面積の２５％以上とすることが好ましい。例えば、配線５及びダミー配線５ａの幅Ｗ１を０．２μｍとし、配線の間隔Ｓ１を０．６μｍとすればよい。
【００４９】
エロージョンによる窪みをより深くしたい場合には、例えば、配線幅Ｗ１と間隔Ｓ１を共に１μｍにして、検査用配線領域２０内の配線部分の面積を、検査用配線領域２０の面積の５０％程度にすればよい。検査用配線領域２０内の配線の面積割合を、チップ内の最も開口しにくい場所、すなわちエロージョンによって最も深い窪みが生ずる場所の配線の面積割合と同程度にしておくことにより、検査用配線領域２０内の開口検査により、チップ全体の開口の状態を判断することができる。
【００５０】
図５（Ａ）及び（Ｂ）に、それぞれ第３の実施例による半導体装置の断面図及び平面図を示す。図５（Ａ）は、図５（Ｂ）の一点鎖線Ａ５−Ａ５における断面図に相当する。
【００５１】
第１の実施例では、図１（Ｃ）に示したように、配線５が、パッド１５に接続されていたが、第３の実施例では、配線５が、耐湿リング１６に接続されている。耐湿リング１６は、配線５の形成工程と同一の工程で形成され、チップの外周に沿って一周している。配線５とビアホール１２との配置は、図１（Ａ）及び（Ｂ）に示した第１の実施例による半導体装置のものと同様である。
【００５２】
層間絶縁膜１１及びエッチングストッパ膜１０に、耐湿リング用溝１７が形成されている。耐湿リング用溝１７は、ビアホール１２の形成工程と同一の工程で形成され、下層の耐湿リング１６の上に配置される。
【００５３】
第３の実施例では、耐湿リング１６が、第１の実施例におけるパッド１５と同様に、配線５への電荷の蓄積を抑制する。このため、容易に開口検査を行うことができる。
【００５４】
図６（Ａ）及び（Ｂ）に、それぞれ第４の実施例による半導体装置の断面図及び平面図を示す。図６（Ａ）は、図６（Ｂ）の一点鎖線Ａ６−Ａ６における断面図に相当する。
【００５５】
図６（Ａ）に示すように、シリコンからなる半導体基板２５の表面上に、シリコン局所酸化（ＬＯＣＯＳ）またはシャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁領域２６が形成されている。基板２５の表面を、ＳｉＮからなるエッチングストッパ膜２７が覆う。エッチングストッパ膜２７の上に、ＳｉＯ2からなる層間絶縁膜１が形成されている。層間絶縁膜１よりも上の層は、図５（Ａ）に示した第３の実施例による半導体装置の構成と同一である。
【００５６】
層間絶縁膜１及びエッチングストッパ膜２７に形成された溝内に、耐湿リング２８が埋め込まれている。耐湿リング２８は、溝の内面を覆うＴｉＮからなるバリアメタル層２８Ａと、溝内を埋め込むタングステンからなる主導電材２８Ｂにより構成される。耐湿リング２８は、配線５を基板２５に電気的に接続している。配線５が基板２５に接続されているため、配線５への電荷の蓄積を防止することができる。なお、配線５は、耐湿リング２８を経由して基板に接続する代わりに、通常の導電プラグを経由して基板に接続してもよい。
【００５７】
図７に第５の実施例による半導体装置の断面図を示す。半導体基板２５の表面上に素子分離絶縁領域３５が形成され、活性領域が画定されている。活性領域は、ｐ型またはｎ型ウェル内に配置される。
【００５８】
活性領域の一部の上に、ＳｉＯ2膜３６、ポリシリコン膜３７、ＴｉＳｉまたはＣｏＳｉ等のシリサイド膜３８の３層からなる積層構造が形成されている。この積層構造の側面上に、ＳｉＯ2からなるサイドウォールスペーサ３９が形成されている。ＳｉＯ2膜３６及びポリシリコン膜３７は、それぞれ半導体基板の他の領域上に配置されるＭＯＳＦＥＴのゲート絶縁膜及びゲート電極の形成と同時に形成される。シリサイド膜３８は、周知のサリサイド（自己整合シリサイド）プロセスにより形成される。
【００５９】
この積層構造の両側の、半導体基板２５の表層部に、不純物注入領域４１が形成されている。不純物注入領域４１は、ＭＯＳＦＥＴのソース領域及びドレイン領域を形成するためのイオン注入と同一の工程で形成される。不純物注入領域４１の上面が、ＴｉＳｉまたはＣｏＳｉ等のシリサイド膜４２で覆われている。シリサイド膜４２は、シリサイド膜３８と同時に形成される。
【００６０】
積層構造を覆うように、半導体基板２５の上に、ＳｉＮからなるエッチングストッパ膜２７が形成され、その上に、ＳｉＯ2からなる層間絶縁膜１が形成されている。層間絶縁膜１よりも上層の構造は、図５（Ａ）に示した第３の実施例による半導体装置の構造と同様である。
【００６１】
層間絶縁膜１に、シリサイド膜３８の一部を露出させるビアホールが形成され、このビアホール内に導電プラグ４０が埋め込まれている。導電プラグ４０は、ビアホールの内面を覆うＴｉＮからなるバリアメタル層４０Ａと、ビアホール内を埋め込むタングステンからなる主導電材４０Ｂにより構成される。導電プラグ４０は、配線５をシリサイド膜３８に接続する。これにより、配線５がポリシリコン膜３７に電気的に接続される。ポリシリコン膜３７と半導体基板２５とは、ＳｉＯ2膜３６を挟んでキャパシタを構成する。
【００６２】
図６（Ａ）に示した第４の実施例では、配線５が、直接、半導体基板２５に電気的に接続されていた。第５の実施例では、ポリシリコン膜３７と半導体基板２５とで構成されるキャパシタを介して、配線５が半導体基板２５に接続される。
【００６３】
ビアホール１２の底面をＳＥＭで観察するときに、配線５に入射した電子の多くは、ポリシリコン膜３７と半導体基板２５とで構成されるキャパシタに蓄積される。このため、配線５に蓄積される電荷量を少なくすることができる。
【００６４】
上記第１〜第５の実施例では、基板法線に平行な視線で見たとき、配線の縁がビアホール内部を通過するように、配線とビアホールとを配置したが、配線が太くなると、この方法で信頼性の高い開口検査を行うことが困難になる。以下、この課題について説明する。
【００６５】
図８に示すように、配線層絶縁膜５０に、細い配線５１ａ及び太い配線５１ｂが埋め込まれている。配線を形成するためのＣＭＰにより、太い配線５１ｂの上面に窪みが形成されている。配線５１ａ、５１ｂ、及び配線層絶縁膜５０の上に、エッチングストッパ膜５２及びビア層絶縁膜５３が、この順番に積層されている。
【００６６】
ビア層絶縁膜５３の表面は、ＣＭＰにより平坦化されている。このため、ビア層絶縁膜５３は、太い配線５１ｂの中央部上において厚くなる。太い配線５１ｂの縁に重なるようにビアホール５４ａを形成して開口検査を行い、配線５１ｂが露出していることが確認されたとしても、配線５１ｂの中央部に配置されたビアホール５４ｂが、配線５１ｂの上面まで達している保証はない。チップ内には、太い配線の中央部にビアホールが配置される構造もあり得る。このため、太い配線５１ｂの縁に重なるビアホール５４ａのみを用いた開口検査では、高い信頼性を確保することができない。以下に説明する第６の実施例では、太い配線の中央にビアホールが配置される場合にも、信頼度の高い開口検査を行うことができる。
【００６７】
図９（Ａ）に、第６の実施例による半導体装置の断面図を示し、図９（Ｂ）にその平面図を示す。図９（Ｂ）の一点鎖線Ａ９−Ａ９における断面図が、図９（Ａ）に相当する。図９（Ａ）に示した断面構造は、図１（Ａ）に示した第１の実施例に示した半導体装置の断面構造とほぼ同様である。第１の実施例では、配線が、その上面に窪みが形成されない程度の太さであったが、第６の実施例の場合には、配線５が太いため、その上面に窪みが形成されている。
【００６８】
太い配線５の内部に、配線層絶縁膜３の一部が残された絶縁領域３ａが配置されている。すなわち、配線５が、絶縁領域３ａを取り囲んでいる。図９（Ｂ）では、３個の絶縁領域３ａが、配線５の長さ方向に並んで配置されている。なお、配線５の幅方向に関して、絶縁領域３ａの位置が相互にずれている。絶縁領域３ａは、配線５の上面の窪みが最も深くなる位置に配置することが好ましい。
【００６９】
絶縁領域３ａの各々に対応してビアホール１２が配置されている。３つのビアホール１２は、配線５の幅方向に関して同一の位置に配置されている。基板表面の法線に平行な視線で見たとき、ビアホール３ａの少なくとも１つが、対応する絶縁領域３ａの縁に重なるように配置されている。太い配線５は、図１に示した第１の実施例の場合と同様に、パッド１５に接続されている。
【００７０】
ビアホール１２が配線５まで達すると、その底面に、配線５と絶縁領域３ａとの境界線が現れる。この境界線をＳＥＭ等で観察することにより、開口検査を行うことができる。開口検査を行うためのビアホール１２が、配線５の上の層間絶縁膜１１の厚い部分を貫通する。このため、信頼性の高い開口検査を行うことができる。
【００７１】
絶縁領域３ａと、それに対応するビアホール１２との３つの組について、配線５の幅方向に関する両者の相対的な位置関係が異なる。このため、位置合わせに若干のずれが生じたとしても、３つの組のいずれかにより、開口検査を行うことができる。
【００７２】
次に、図１０〜図１２を参照して、上記実施例による半導体装置を開口検査用パターンとして含む半導体装置の製造方法を説明する。
【００７３】
図１０（Ａ）に示すように、下地層１１１の上に、エッチングストッパ膜１１２を形成し、その上に配線層絶縁膜１１３を形成する。下地層１１１は、例えば半導体ウエハの活性領域にＭＯＳＦＥＴを形成した後、その表面上に絶縁膜を形成し、この絶縁膜に導電プラグを埋め込んだ構造、またはそれよりも上層のビア層絶縁膜に導電プラグを埋め込んだ構造を有する。
【００７４】
エッチングストッパ膜１１２は、例えば厚さ５０ｎｍのＳｉＮ膜で構成され、ＳｉＮ膜は、エッチングストッパ機能及びＣｕ拡散防止機能を有する。配線層絶縁膜１１３は、例えばＳｉＯ2からなる厚さ５００ｎｍの膜である。配線層絶縁膜１１３の表面上に、配線パターンに対応する開口を有するレジスト膜１１４を形成する。
【００７５】
レジスト膜１１４をエッチングマスクとし、ＣＦ系エッチングガスを用いた反応性イオンエッチング（ＲＩＥ）により、配線層絶縁膜１１３をエッチングし、エッチングストッパ膜１１２でエッチングを停止させる。その後、酸素プラズマを用いたアッシングにより、レジスト膜１１４を除去する。このアッシング時に、下地層１１１がエッチングストッパ膜１１２で覆われているため、その下に配置された導電体表面の酸化が防止される。その後、配線層絶縁膜１１３に形成された溝の底面に露出したエッチングストッパ膜１１２を、ＣＨＦ系エッチングガスを用いたＲＩＥにより除去する。ここまでの工程で、配線用の溝が形成される。
【００７６】
この配線層絶縁膜１１３及びエッチングストッパ膜１１２に、上記第１〜第６の実施例で説明した開口検査用のビアホールを形成することにより、開口検査が行われる。
【００７７】
図１０（Ｂ）に示すように、配線溝を形成した構造の上に、バリアメタル層１１５及び主配線層１１６を形成する。バリアメタル層１１５は、例えばＴａからなる厚さ５０ｎｍの膜であり、スパッタリングにより形成される。主配線層１１６は、Ｃｕからなる膜であり、スパッタリングやメッキにより形成される。メッキにより形成する場合は、まずＣｕシード層をスパッタリングで形成し、その上にＣｕをメッキすることにより形成する。
【００７８】
バリアメタル層１１５及び主配線層１１６を形成した後、ＣＭＰを行い、配線層絶縁膜１１３の上面よりも上の主配線層１１６及びバリアメタル層１１５を除去する。
【００７９】
図１０（Ｃ）に示すように、配線層絶縁膜１１３に形成された配線溝内に、バリアメタル層１１５及び主配線層１１６からなる配線が残る。この時、開口検査用の配線５も形成される。開口検査用の配線５は、チップ内に配置してもよいし、スクライブライン上に配置してもよい。配線層絶縁膜１１３の上に、第２層目のエッチングストッパ膜１１７を形成する。エッチングストッパ膜１１７は、例えばＳｉＮからなる厚さ５０ｎｍの膜である。エッチングストッパ膜１１７の上に、ビア層絶縁膜１１８を形成する。ビア層絶縁膜１１８は、例えばＳｉＯ2からなる厚さ１２００ｎｍの膜である。
【００８０】
ビア層絶縁膜１１８を形成した後、ＣＭＰを行い、その表面を平坦化する。平坦化後のビア層絶縁膜１１８の上に、第３層目のエッチングストッパ膜１１９及び配線層絶縁膜１２０を形成する。エッチングストッパ膜１１９は、例えばＳｉＮからなる厚さ５０ｎｍの膜である。配線層絶縁膜１２０は、例えばＳｉＯ2からなる厚さ５００ｎｍの膜である。配線層絶縁膜１２０の上に、ビアホール形成用の開口を有するレジスト膜１２１を形成する。
【００８１】
レジスト膜１２１をエッチングマスクとし、ＣＦ系エッチングガス、ＣＨＦ系エッチングガス等を用い、配線層絶縁膜１２０、エッチングストッパ膜１１９、ビア層絶縁膜１１８をエッチングする。エッチング条件を制御することにより、エッチングストッパ膜１１７の表面でエッチングを停止させる。酸素プラズマを用いたアッシングにより、レジスト膜１２１を除去する。これにより、エッチングストッパ膜１１７まで達するビアホールが形成される。この時、開口検査用のビアホール１２も形成される。
【００８２】
図１１（Ｄ）に示すように、配線層絶縁膜１２０の表面上に非感光性樹脂を塗布し、表面から溶融させることにより、ビアホール内にのみ非感光性樹脂の詰物１２２を残す。その後、配線層絶縁膜１２０の表面上に、配線に対応する開口を有するレジスト膜１２３を形成する。
【００８３】
レジスト膜１２３をエッチングマスクとし、ＣＦ系ガスを用いたＲＩＥにより、配線層絶縁膜１２０をエッチングする。このエッチングは、エッチングストッパ膜１１９の表面で停止する。これにより、配線層絶縁膜１２０に配線溝が形成される。
【００８４】
図１１（Ｅ）に示すように、酸素プラズマを用いたアッシングにより、レジスト膜１２２を除去する。このとき、非感光性樹脂の詰物１２２も除去される。配線溝及びビアホールの底面に、それぞれエッチングストッパ膜１１９及び１１７が露出する。
【００８５】
図１１（Ｆ）に示すように、露出したエッチングストッパ膜１１９及び１１７を、ＣＨＦ系エッチングガスを用いたＲＩＥにより除去する。この状態で開口検査用のビアホール１２の底面を観察することにより、開口検査を行うことができる。
【００８６】
図１２（Ｇ）に示すように、配線層絶縁膜１２０の上面、配線溝及びビアホールの内面を覆うバリアメタル層１２４を形成し、その上に主配線層１２５を形成する。バリアメタル層１２４及び主配線層１２５は、下層のバリアメタル層１１５及び主配線層１１６と同様の方法で形成される。配線層絶縁膜１２０の上面よりも上方に堆積したバリアメタル層１２４及び主配線層１２５をＣＭＰにより除去する。
【００８７】
図１２（Ｈ）に示すように、ＣＭＰ後の平坦化された表面を、第４層目のエッチングストッパ膜１２６で覆う。このようにして、デュアルダマシン構造の配線１２５が形成される。
【００８８】
図１０〜図１２では、実施例による半導体装置の開口検査パターンを、デュアルダマシン構造に適用した場合の製造方法を説明したが、シングルダマシン構造に適用することも可能である。
【００８９】
図１３に、ダマシン構造による多層配線を有する半導体装置の断面図の一例を示す。ウエルを形成した半導体ウエハ２０１の所定領域に、素子分離用溝が形成され、酸化シリコン等の絶縁物が埋め込まれ、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁領域２０４が形成されている。
【００９０】
素子分離絶縁領域２０４で画定された活性領域上に、絶縁ゲート電極２０５、サイドウォールスペーサ２０６が形成され、その両側にソース／ドレイン領域Ｓ／Ｄがイオン注入により形成される。絶縁ゲート電極２０５を覆うように、第１エッチングストッパ膜２１０が形成され、その上に第１下部絶縁膜２１１が形成される。第１下部絶縁膜２１１、第１エッチングストッパ膜２１０を貫通して、導電プラグがバリアメタル層２０７、配線金属領域２０８により形成される。
【００９１】
第１下部絶縁膜２１１の上に、有機絶縁膜２１２、第１上部絶縁膜２１３が形成される。有機絶縁膜が塗布型であれば平坦化機能を有するため、ＣＭＰを行わなくても平坦な表面が得られる。第１上部絶縁膜２１３、有機絶縁膜２１２に配線溝を形成し、第１配線２０９を埋め込む。
【００９２】
第１配線２０９の表面上に第２エッチングストッパ膜２２０、第２下部絶縁膜２２１が形成され、ＣＭＰにより平坦化される。第２下部絶縁膜２２１の上に、第２有機絶縁膜２２２、第２上部絶縁膜２２３が形成され、デュアルダマシン配線構造２２４が形成される。
【００９３】
同様に、第２上部絶縁膜２２３の表面上に第３エッチングストッパ膜２３０、第３下部絶縁膜２３１が形成され、ＣＭＰにより平坦化される。その上に第３有機絶縁膜２３２、第３上部絶縁膜２３３が形成され、第２デュアルダマシン配線構造２３４が形成される。
【００９４】
さらに、第３上部絶縁膜２３３の上に、第４エッチングストッパ膜２４０、第４下部絶縁膜２４１が形成され、ＣＭＰにより平坦化される。第４下部絶縁膜２４１の上に、第４有機絶縁膜２４２、第４上部絶縁膜２４３が形成され、第３デュアルダマシン配線構造２４４が形成される。これらの配線の表面に、表面保護膜２５０が形成される。
【００９５】
これら多層配線の各層にビアホールを形成する工程で、上記実施例による開口検査が行われる。
【００９６】
なお、４層の多層配線構造を形成する場合を説明したが、配線層の数は任意に増減することができる。又、有機絶縁膜と上部絶縁膜との積層の代わりに、エッチングストッパ膜と絶縁膜との積層を用いてもよい。弗素や炭素を含む酸化シリコン膜や多孔質酸化シリコン膜等の低誘電率絶縁膜を含む積層構造を用いることもできる。
【００９７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９８】
上記実施例から、以下の付記に示された発明が導き出される。
（付記１） （ａ）第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該導電性部材が該配線よりも大きな領域を占めている基板の該第１の表面上に、絶縁材料からなる第１の膜を形成する工程と、
（ｂ）前記第１の膜にビアホールを形成する工程であって、前記第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように前記ビアホールを形成する工程と、
（ｃ）前記ビアホールの底面を、試料からの二次電子や反射電子の強度分布を利用して画像情報を得る装置で観察し、該ビアホールの底面の状態の良否を判定する工程と
有する半導体装置の製造方法。
（付記２） 前記導電性部材が、前記配線と同一配線層またはそれよりも下の配線層に配置されているパッドまたは耐湿リングである付記１に記載の半導体装置の製造方法。
（付記３） 前記基板が、半導体基板と、該半導体基板の表面上に形成された多層配線とを含み、前記導電性部材が前記半導体基板である付記１に記載の半導体装置の製造方法。
（付記４） 前記基板が、半導体基板と、該半導体基板の表面上に形成され、ソース領域、ドレイン領域、ゲート絶縁膜、ゲート電極を含むＭＯＳ型トランジスタと、前記半導体基板の表面上に形成され、前記ゲート絶縁膜と同一材料かつ同一膜厚のキャパシタ誘電体膜とを有し、
前記導電性部材が、前記キャパシタ誘電体膜の上に形成され、前記半導体基板を一方の電極とするキャパシタを構成している付記１に記載の半導体装置の製造方法。
（付記５） 前記工程（ａ）が、
前記第１の表面よりも深い位置にある第２の表面上に配置され、絶縁材料からなる第２の膜であって、該第２の膜の上面が前記第１の表面を画定する該第２の膜を形成する工程と、
前記第２の膜に、前記配線溝を形成する工程と、
前記配線溝の内部を埋め込むように、前記第２の膜の上に導電膜を堆積する工程と、
前記導電膜のうち、前記第１の表面よりも上方に堆積している部分を除去し、前記配線溝内に前記配線を残す工程と
を含む付記１乃至４のいずれかに記載の半導体装置の製造方法。
（付記６） 前記第１の膜が、
前記第１の表面上に直接配置され、前記第１の表面を画定する表層部とは異なる材料で形成されたエッチングストッパ膜と、
前記エッチングストッパ膜の上に配置され、該エッチングストッパ膜とは異なる材料で形成された層間絶縁膜と
を含み、
前記工程（ｂ）が、
前記エッチングストッパ膜のエッチング速度が、前記層間絶縁膜のエッチング速度よりも遅くなる条件で、該層間絶縁膜に前記ビアホールを形成する工程と、前記第１の表面を画定する表層部のエッチング速度が、前記エッチングストッパ膜のエッチング速度よりも遅くなる条件で、前記ビアホールの底面のエッチングストッパ膜を除去する工程と
を含む付記１乃至５のいずれかに記載された半導体装置の製造方法。
（付記７） 前記配線の両側に、該配線に平行に、複数の他の配線が配置されている付記１乃至６のいずれかに記載の半導体装置の製造方法。
（付記８） 前記複数の配線が、前記第１の表面の第１の領域内に均等に配置されており、該第１の領域内の配線部分の面積が、該第１の領域の面積の２５％以上である付記７に記載の半導体装置の製造方法。
（付記９） 前記第１の表面内において、前記第１の領域が、その周囲の領域よりも窪んでいる付記８に記載の半導体装置の製造方法。
（付記１０） 前記第１の表面内において、前記配線が絶縁領域を取り囲んでおり、前記第１の表面の法線に平行な視線で見たとき、前記ビアホール内を、該配線と該絶縁領域との境界線が通過するように、該ビアホールを配置する付記１乃至６のいずれかに記載の半導体装置の製造方法。
（付記１１） 前記第１の表面内において、前記配線の上面が窪んでおり、前記絶縁領域の上面が、前記配線の周囲よりも低くなっている付記１０に記載の半導体装置の製造方法。
（付記１２） 第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が第１の導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該第１の導電性部材が該配線よりも大きな領域を占めている基板と、
前記基板の前記第１の表面上に形成された絶縁材料からなる第１の膜と、
前記第１の膜に形成されたビアホールであって、該第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように配置されている前記ビアホールと、
前記ビアホール内に埋め込まれ、底面において前記配線に接続された第２の導電性部材と
を有し、該第２の導電性部材の底面が、前記配線の縁に対応する位置に段差を有しない半導体装置。
（付記１３） 前記第１の導電性部材が、前記配線と同一配線層またはそれよりも下の配線層に配置されているパッドまたは耐湿リングである付記１２に記載の半導体装置。
（付記１４） 前記基板が、半導体基板と、該半導体基板の表面上に形成された多層配線とを含み、前記第１の導電性部材が前記半導体基板である付記１２に記載の半導体装置。
（付記１５） 前記基板が、半導体基板と、該半導体基板の表面上に形成され、ソース領域、ドレイン領域、ゲート絶縁膜、ゲート電極を含むＭＯＳ型トランジスタと、前記半導体基板の表面上に形成され、前記ゲート絶縁膜と同一材料かつ同一膜厚のキャパシタ誘電体膜とを有し、
前記第１の導電性部材が、前記キャパシタ誘電体膜の上に形成され、前記半導体基板を一方の電極とするキャパシタを構成している付記１２に記載の半導体装置。
（付記１６） 前記第１の膜が、
前記第１の表面上に直接配置され、前記第１の表面を画定する表層部とは異なる材料で形成されたエッチングストッパ膜と、
前記エッチングストッパ膜の上に配置され、該エッチングストッパ膜とは異なる材料で形成された層間絶縁膜と
を含む付記１２乃至１５のいずれかに記載された半導体装置。
（付記１７） 前記配線の両側に、該配線に平行に、複数の他の配線が配置されている付記１２乃至１６のいずれかに記載の半導体装置。
（付記１８） 前記複数の配線が、前記第１の表面の第１の領域内に均等に配置されており、該第１の領域内の配線部分の面積が、該第１の領域の面積の２５％以上である付記１７に記載の半導体装置。
（付記１９） 前記第１の表面内において、前記第１の領域が、その周囲の領域よりも窪んでいる付記１８に記載の半導体装置。
（付記２０） 前記第１の表面内において、前記配線が絶縁領域を取り囲んでおり、該第１の表面の法線に平行な視線で見たとき、前記ビアホール内を、該配線と該絶縁領域との境界線が通過するように、該ビアホールが配置されている付記１２乃至１６のいずれかに記載の半導体装置。
（付記２１） 前記第１の表面内において、前記配線の上面が窪んでおり、前記絶縁領域の上面が、前記配線の周囲よりも低くなっている付記２０に記載の半導体装置。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、開口検査用の配線が、大きな導電性部材に接続されているため、配線への電荷の蓄積が低減され、二次電子や反射電子の強度分布を利用して明瞭な画像を得ることができる。配線と、絶縁材料からなる表層部との境界がビアホール内を通過するため、ビアホールの底面を観察して境界線の有無を検出することにより、配線が露出したか否かを判定することができる。
【図面の簡単な説明】
【図１】 第１の実施例による半導体装置の断面図及び平面図である。
【図２】 第１の実施例の変形例による半導体装置の平面図である。
【図３】 第１の実施例の他の変形例による半導体装置の平面図、断面図、及びＳＥＭ写真である。
【図４】 第２の実施例による半導体装置の平面図である。
【図５】 第３の実施例による半導体装置の断面図及び平面図である。
【図６】 第４の実施例による半導体装置の断面図及び平面図である。
【図７】 第５の実施例による半導体装置の断面図である。
【図８】 太い配線が配置された領域における開口検査の問題点を説明するための開口検査用ビアホール部の断面図である。
【図９】 第６の実施例による半導体装置の断面図及び平面図である。
【図１０】 上記実施例による半導体装置に用いられる開口検査用構造を適用することが可能な半導体装置の製造方法を説明するための断面図（その１）である。
【図１１】 上記実施例による半導体装置に用いられる開口検査用構造を適用することが可能な半導体装置の製造方法を説明するための断面図（その２）である。
【図１２】 上記実施例による半導体装置に用いられる開口検査用構造を適用することが可能な半導体装置の製造方法を説明するための断面図（その３）である。
【図１３】 上記実施例による半導体装置に用いられる開口検査構造を適用することが可能な半導体装置の断面図である。
【図１４】 従来の開口検査及び位置ずれ検査を行うためのビアホール及び配線の断面図である。
【図１５】 従来の開口検査を行うためのビアホール及び配線の断面図である。
【図１６】 従来の開口検査を行うためのビアホール及び配線の断面図である。
【図１７】 従来の開口検査方法を、ダマシン構造の配線に適用した場合のビアホール部の断面図及びＳＥＭ写真である。
【符号の説明】
１、１１、５３、２１１ 層間絶縁膜
２、１０、２７、５２、１１２、１１５、１１７、１１９、１２６、２１０、２２０、２３０、２４０ エッチングストッパ膜
３、５０、１１３、１２０ 配線層絶縁膜
３ａ 絶縁領域
４ 配線溝
５、５１ａ、５１ｂ 配線
１２、３０、３１、５４ａ、５４ｂ ビアホール
１５ パッド
１６ 耐湿リング
１７ 耐湿リング用溝
２０ 検査用配線領域
２５、２０１ 半導体基板
２６、３５、２０４ 素子分離絶縁領域
２８ 耐湿リング
３６ ＳｉＯ2膜
３７ ポリシリコン膜
３８ シリサイド膜
３９、２０６ サイドウォールスペーサ
４０ 導電プラグ
４１ 不純物注入領域
１１１ 下地層
１１４、１２１、１２３ レジスト膜
１１６、１２５、２０８ 主配線層
１１８ ビア層絶縁膜
１２２ 詰物
１２４、２０７ バリアメタル層
２０５ ゲート電極
２０９、２２４、２３４、２４４ デュアルダマシン構造配線
２１２、２２２、２３２、２４２ 有機絶縁膜
２１３、２２３、２３３、２４３ 上部絶縁膜
２２１、２３１、２４１ 下部絶縁膜
２５０ 表面保護膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に配線上の絶縁膜に形成するビアホールの開口検査を行う半導体装置の製造方法、及びその製造方法で作製される半導体装置に関する。
【０００２】
【従来の技術】
層間絶縁膜にビアホールを形成する際に、ビアホールが層間絶縁膜の下地表面まで達したか否かを検査するいくつかの開口検査方法が知られている。
【０００３】
図１４（Ａ）に、特開昭６０−１０９２４０号公報に開示された開口検査方法で検査されるビアホール部の断面図を示す。下地の層間絶縁膜５００の上に、配線５０１が形成されている。層間絶縁膜５００の上に形成された上層の層間絶縁膜５０２が配線５０１を覆う。層間絶縁膜５０２にビアホール５０３が形成されている。ビアホール５０３は、基板表面の法線に平行な視線で見たとき、配線５０１の縁がビアホール５０３の内部を通過するように配置されている。
【０００４】
走査型電子顕微鏡（ＳＥＭ）を用いて、ビアホール５０３の底面を観察すると、ビアホール５０３が配線５０１まで達している場合には、配線５０１により形成される段差を確認することができる。これに対し、ビアホール５０３が配線５０１まで達していない場合には、配線５０１による段差が確認できない。
【０００５】
このため、配線５０１による段差の検出の有無により、ビアホール５０３の開口検査を行うことができる。
【０００６】
図１４（Ｂ）に示すように、ビアホール５０６を有する層間絶縁膜５０５の上に形成する配線５０７を、ビアホール５０６からずらしておき、ビアホール５０６の底面の段差を観察することにより、ビアホール５０６の配置された層と、配線５０７の配置された層との位置ずれを検出することができる。
【０００７】
図１５に、特開平４−１２５３１号公報に開示された開口検査方法で検査されるビアホール部の断面図を示す。
【０００８】
図１５（Ａ）に示すように、下地の層間絶縁膜５１０の上に、配線５１１が配置されている。層間絶縁膜５１０の上に配置された上層の層間絶縁膜５１２が配線５１１を覆う。層間絶縁膜５１２のうち、配線５１１の上方部分が盛り上がり、配線５１１の中央近傍において層間絶縁膜５１２が厚くなる。このため、配線５１１に対応する位置にビアホール５１３を形成すると、配線５１１の上面に残渣５１４が残りやすい。残渣５１４が残ると、配線５１１による段差の検出が困難になる。
【０００９】
図１５（Ｂ）に示すように、配線５１１を２本並べると、２本の配線間の層間絶縁膜５１２の上面をほぼ平坦にすることができる。この２本の配線の間に、少なくとも１本の配線に懸かるビアホール５１３を形成すると、配線５１１の上面に残渣が残ることなく、配線５１１による段差を容易に検出することができる。
【００１０】
図１６に、特開平１１−２９７７７７号公報に開示された開口検査方法で検査されるビアホール部の断面図を示す。半導体基板５２０の表面上に、層間絶縁膜５２１が形成され、その表面上に、配線５２２が形成されている。配線５２２は、層間絶縁膜５２１に設けられたビアホール５２３内を経由して半導体基板５２０に電気的に接続されている。
【００１１】
層間絶縁膜５２１の上に形成された上層の層間絶縁膜５２４が配線５２２を覆う。層間絶縁膜５２４に、配線５２２の上面の一部を露出させるビアホール５２５が形成されている。ビアホール５２５の底面をＳＥＭで観察すると、配線５２２が露出している場合には明るく見え、ビアホール５２５が配線５２２まで到達していない場合には暗く見える。
【００１２】
ビアホール５２５の底に配線５２２が露出している場合であっても、配線５２２に電子が蓄積されると、ビアホール５２５の底の明るさが低下し、ビアホール５２５が配線５２２まで達していない場合との区別ができなくなる。図１６に示した構造では、配線５２２が半導体基板５２０に接続されているため、配線５２２への電子の蓄積を防止することができる。
【００１３】
【発明が解決しようとする課題】
金属層を反応性イオンエッチング（ＲＩＥ）によりパターニングして配線を形成する従来方法に比べて、半導体集積回路装置の高密度要求を満たしやすく、工程削減が期待できるダマシン法が注目されている。ダマシン法は、配線抵抗を低減させるための銅配線の形成に適している。
【００１４】
図１７（Ａ）に、ダマシン法で銅配線を形成する工程の途中のビアホール部の断面図を示す。下地の層間絶縁膜５３０の表層部に形成された配線溝内に、銅配線５３２が埋め込まれている。なお、銅の拡散を防止するために、配線溝の内面がタンタル（Ｔａ）等のバリアメタル層５３１で被覆されている。
【００１５】
層間絶縁膜５３０の上に、窒化シリコン（ＳｉＮ）膜５３３、酸化シリコン（ＳｉＯ2）膜５３４、低誘電率絶縁膜５３５、ＳｉＯ2膜５３６、及びＳｉＮ膜５３７が、この順番に積層されている。この積層膜に、銅配線５３２の上面の一部を露出させるビアホール５３８が形成されている。ビアホール５３８と重なるように、低誘電率絶縁膜５３５の底面まで達する配線溝５３９が形成されている。
【００１６】
図１７（Ｂ）に、ビアホール５３８の近傍のＳＥＭ写真を示す。ビアホール５３８の底面が暗くなっており、銅配線５３２が露出しているのか否か判定することができない。
【００１７】
図１７（Ｃ）に、ビアホール５３８Ａを、銅配線５３２からややずらし、ビアホール５３８Ａの底面内を銅配線５３２の縁が通過するようにした場合の断面図を示す。ビアホール５３８Ａは、ＳｉＮ膜５３３をエッチングストッパ膜として利用してＳｉＯ2膜５３４の底面までエッチングし、その後、ビアホールの底面に露出したＳｉＮ膜５３３を除去することにより形成される。
【００１８】
ＳｉＮ膜５３３のエッチング条件では、通常、層間絶縁膜５３０及び銅配線５３２がほとんどエッチングされない。このため、銅配線５３２の縁に対応する部分に段差が形成されない。
【００１９】
図１７（Ｄ）に、ビアホール５３８Ａの近傍のＳＥＭ写真を示す。ビアホール５３８Ａの底面のほぼ全領域が暗く観察され、銅配線５３２と層間絶縁膜５３０との境界は検出されない。これは、図１４（Ａ）に示した従来例の場合のような段差がないためである。このため、ＳＥＭを用いた観察によってビアホールの開口検査を行うことができない。
【００２０】
図１６に示した従来例では、段差を利用することなく開口検査が行われるが、ビアホール５２５の径が小さくなると、配線５２２が露出した状態と、露出していない状態との明暗の差が小さくなってしまう。このため、信頼性の高い開口検査を行うことができなくなる。
【００２１】
本発明の目的は、ビアホールの底面に段差がなく、かつビアホール径が小さくなっても、信頼性の高い開口検査を行うことができる半導体装置の製造方法を提供することである。
【００２２】
本発明の他の目的は、上記半導体装置の製造方法で作製される半導体装置を提供することである。
【００２３】
【課題を解決するための手段】
本発明の一観点によると、（ａ）第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該導電性部材が該配線よりも大きな領域を占めている基板の該第１の表面上に、絶縁材料からなる第１の膜を形成する工程と、（ｂ）前記第１の膜にビアホールを形成する工程であって、前記第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように前記ビアホールを形成する工程と、（ｃ）前記ビアホールの底面を、試料からの二次電子や反射電子の強度分布を利用して画像情報を得る装置で観察し、該ビアホールの底面の状態の良否を判定する工程とを有する半導体装置の製造方法が提供される。
【００２４】
本発明の他の観点によると、第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が第１の導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該第１の導電性部材が該配線よりも大きな領域を占めている基板と、前記基板の前記第１の表面上に形成された絶縁材料からなる第１の膜と、前記第１の膜に形成されたビアホールであって、該第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように配置されている前記ビアホールと、前記ビアホール内に埋め込まれ、底面において前記配線に接続された第２の導電性部材とを有し、該第２の導電性部材の底面が、前記配線の縁に対応する位置に段差を有しない半導体装置が提供される。
【００２５】
配線が、大きな導電性部材に接続されているため、配線への電荷の蓄積が低減され、二次電子や反射電子の強度分布を利用して明瞭な画像を得ることができる。配線と表層部との境界がビアホール内を通過するため、ビアホールの底面を観察して境界線の有無を検出することにより、配線が露出したか否かを判定することができる。
【００２６】
【発明の実施の形態】
図１を参照して、本発明の第１の実施例による半導体装置及びその製造方法について説明する。
【００２７】
図１（Ａ）及び（Ｂ）は、第１の実施例による半導体装置のビアホール部分の断面図を示す。図１（Ｃ）は、開口検査用パターンの概略平面図を示す。図１（Ｃ）の一点鎖線Ａ１−Ａ１における断面図が図１（Ａ）及び（Ｂ）に相当する。以下、図１（Ａ）の状態に至るまでの工程を説明する。
【００２８】
ＳｉＯ2からなる層間絶縁膜１の上に、ＳｉＮからなる厚さ５０ｎｍのエッチングストッパ膜２を、プラズマ励起型化学気相成長（プラズマＣＶＤ）により成膜する。エッチングストッパ膜２の上に、ＳｉＯ2からなる厚さ５００ｎｍの配線層絶縁膜３を、プラズマＣＶＤにより成膜する。
【００２９】
配線層絶縁膜３の表面上にレジスト膜を形成し、このレジスト膜に、配線溝４に対応する開口を形成する。レジスト膜をマスクとして、配線層絶縁膜３をＣＦ系エッチングガスを用いてドライエッチングし、エッチングストッパ膜２でエッチングを停止させる。配線層絶縁膜３に配線溝４が形成される。レジスト膜を除去した後、配線溝４の底面に露出しているエッチングストッパ膜２を、ＣＨＦ系エッチングガスを用いてドライエッチングする。
【００３０】
配線溝４の内面及び配線層絶縁膜３の上面を被覆するように、Ｔａからなる厚さ３０ｎｍのバリアメタル層５Ａを、スパッタリングにより成膜する。バリアメタル層５Ａの上面に、銅（Ｃｕ）からなる厚さ２００ｎｍのシード層を、スパッタリングにより成膜する。このシード層上に、Ｃｕを厚さ１５００ｎｍになるまでメッキする。配線溝４の内部がＣｕからなる主配線材５Ｂで埋め込まれる。配線層絶縁膜３の上面が露出するまで化学機械研磨（ＣＭＰ）を行う。配線溝４内に、バリアメタル層５Ａと主配線材５Ｂとからなる開口検査用の配線５が残る。
【００３１】
配線５は、図１（Ｃ）に示すように、例えば相互に平行に配置された３本の配線で構成されている。３本の配線は、同一配線層に形成されたパッド１５に連続している。パッド１５は、配線５の形成と同時に形成される。
【００３２】
配線層絶縁膜３の上に、ＳｉＮからなる厚さ５０ｎｍのエッチングストッパ膜１０を、プラズマＣＶＤにより形成する。エッチングストッパ膜１０の上に、ＳｉＯ2からなる厚さ１２００ｎｍの層間絶縁膜１１を、プラズマＣＶＤにより形成する。ＣＭＰを行うことにより、層間絶縁膜１１の表面を平坦化する。平坦化後の層間絶縁膜１１の厚さを、例えば８００ｎｍ程度とする。
【００３３】
層間絶縁膜１１の上にレジスト膜を形成し、このレジスト膜にビアホール１２に対応する開口を形成する。レジスト膜をマスクとし、ＣＦ系ガスを用いて、層間絶縁膜１１をドライエッチングし、エッチングストッパ膜１０でエッチングを停止させる。層間絶縁膜１１に、開口検査用のビアホール１２が形成される。その後、レジスト膜を除去する。
【００３４】
ビアホール１２の底面に露出したエッチングストッパ膜１０を、ＣＨＦ系ガスを用いてドライエッチングし、ビアホール１２の底面に、配線層絶縁膜３及び配線５の上面の一部を露出させる。ビアホール１２は、図１（Ｃ）に示すように、３行３列の行列状に配置されている。ビアホール１２の３つの行が、それぞれ３本の配線１２に対応している。
【００３５】
位置ずれが全くない理想的な状態では、基板表面の法線に平行な視線で見たとき、中央の行のビアホール１２が、中央の配線５の内部に収まり、最上行及び最下行のビアホール１２は、対応する配線５からややずれており、ビアホール１２の内側を、対応する配線５の縁が通過する。このような配置にしておくと、配線５とビアホール１２との位置ずれが生じた場合であっても、いずれかの行のビアホール１２の内部を、対応する配線５の縁が通過する。
【００３６】
ビアホール１２の底面をＳＥＭで観察したところ、配線５の縁を明瞭に検出することができた。これは、配線５が、面積の大きなパッド１５に接続されているため、ＳＥＭによる観察時に配線５に照射される電子の多くがパッド１５に流入し、配線５への電荷の蓄積を抑制できたためと考えられる。
【００３７】
配線５への電荷の蓄積を抑制するためには、必ずしも配線５と同一配線層内のパッド１５に接続する必要はなく、同一配線層内またはそれよりも下層の大きな導電性領域に接続すればよい。配線５への電荷の蓄積を十分抑制するために、この導電性領域は、少なくとも配線５よりも大きな領域を占める大きさとすることが好ましい。導電性領域として、パッド以外に、半導体基板自体、チップの周囲に配置される耐湿リング、半導体基板上のゲート電極と同時に形成される導電領域等が挙げられる。これらの実施例については、後に説明する。
【００３８】
開口検査により、ビアホール１２の底面に配線５が露出していることが確認されると、次工程に進む。次工程では、図１（Ｂ）に示すように、ビアホール１２が導電プラグ１６で埋め込まれる。導電プラグ１６は、バリアメタル層１６Ａ及び主導電材１６Ｂで構成される。導電プラグ１６は、配線５の形成方法と同様の方法で形成される。
【００３９】
上記第１の実施例では、ビアホール１２の底面をＳＥＭで観察する場合を例にとって説明したが、ＳＥＭ以外に、一般的に試料からの二次電子や反射電子の強度分布を利用して画像情報を得る観測装置を用いる場合にも、同様の効果が得られるであろう。
【００４０】
図２に第１の実施例の変形例による半導体装置の平面図を示す。なお、図２（Ａ）及び（Ｂ）の一点鎖線Ａ１−Ａ１における断面図が、第１の実施例における図１（Ａ）の断面図と同一になる。
【００４１】
図２（Ａ）に示すように、パッド１５の内部に、複数のビアホール３０が配置されている。ビアホール３０は、図１（Ａ）に示したビアホール１２と同様に、層間絶縁膜１１及びエッチングストッパ膜１０を貫通し、パッド１５の上面を露出させる。層間絶縁膜１１の上に、上層のパッドが形成される。上層のパッドは、ビアホール３０内に埋め込まれる導電プラグを介して、下層のパッド１５に接続される。
【００４２】
図２（Ｂ）に示す変形例では、パッド１５の下のビア層絶縁膜にも、ビアホール３１が形成されている。ビアホール３１内に埋め込まれた導電プラグを介してパッド１５が、さらに下層のパッドに接続される。
【００４３】
このように、配線５を、当該配線層のパッド１５のみならず下層のパッドにも接続することにより、配線５への電荷の蓄積をより低減することができる。
【００４４】
図３に、第１の実施例の他の変形例を示す。図３（Ａ）は、ビアホール部の平面図を示し、図３（Ｂ）は、図３（Ａ）の一点鎖線Ｂ３−Ｂ３における断面図を示す。配線５にパッド１５が接続されている。配線５の上に配置された層間絶縁膜１１に、ビアホール１２が形成され、さらにビアホール１２を内包するように、層間絶縁膜１１の深さ方向の途中まで達する配線溝１３が形成されている。図３（Ａ）に示した平面図において、ビアホール１２の内部を、配線５の縁が通過している。
【００４５】
図３（Ｃ）に、ビアホール１２の底面のＳＥＭ写真を示す。配線５の縁が明瞭に検出されることがわかる。
【００４６】
図４に、第２の実施例による半導体装置の開口検査パターンの平面図を示す。３本の配線５、パッド１５、３行３列の行列状に配置されたビアホール１２は、図１（Ａ）に示した実施例の構成と同様である。第２の実施例では、３本の配線５の両側に、さらに配線５と平行に、複数のダミー配線５ａが配置されている。ダミー配線５ａは電気的に孤立しており、他の導電性領域に接続されていない。
【００４７】
配線５とダミー配線５ａとが、検査用配線領域２０内に均等に分布している。このように、複数の配線が高密度に分布すると、配線５を形成するためのＣＭＰ後に、図１（Ａ）に示した配線層絶縁膜３の上面のうち、検査用配線領域２０の部分に、エロージョンと呼ばれる窪みが生ずる。配線層絶縁膜３の上の層間絶縁膜１１は平坦化されているため、配線５の上方の層間絶縁膜１１が、窪みの深さ分だけ厚くなる。
【００４８】
第２の実施例では、エロージョンの発生により層間絶縁膜１１の厚さが不均一になった場合にも、信頼性の高い開口検査を行うことができる。検査用配線領域２０に、積極的にエロージョンを発生させるためには、検査用配線領域２０内の配線部分の面積を、検査用配線領域２０の面積の２５％以上とすることが好ましい。例えば、配線５及びダミー配線５ａの幅Ｗ１を０．２μｍとし、配線の間隔Ｓ１を０．６μｍとすればよい。
【００４９】
エロージョンによる窪みをより深くしたい場合には、例えば、配線幅Ｗ１と間隔Ｓ１を共に１μｍにして、検査用配線領域２０内の配線部分の面積を、検査用配線領域２０の面積の５０％程度にすればよい。検査用配線領域２０内の配線の面積割合を、チップ内の最も開口しにくい場所、すなわちエロージョンによって最も深い窪みが生ずる場所の配線の面積割合と同程度にしておくことにより、検査用配線領域２０内の開口検査により、チップ全体の開口の状態を判断することができる。
【００５０】
図５（Ａ）及び（Ｂ）に、それぞれ第３の実施例による半導体装置の断面図及び平面図を示す。図５（Ａ）は、図５（Ｂ）の一点鎖線Ａ５−Ａ５における断面図に相当する。
【００５１】
第１の実施例では、図１（Ｃ）に示したように、配線５が、パッド１５に接続されていたが、第３の実施例では、配線５が、耐湿リング１６に接続されている。耐湿リング１６は、配線５の形成工程と同一の工程で形成され、チップの外周に沿って一周している。配線５とビアホール１２との配置は、図１（Ａ）及び（Ｂ）に示した第１の実施例による半導体装置のものと同様である。
【００５２】
層間絶縁膜１１及びエッチングストッパ膜１０に、耐湿リング用溝１７が形成されている。耐湿リング用溝１７は、ビアホール１２の形成工程と同一の工程で形成され、下層の耐湿リング１６の上に配置される。
【００５３】
第３の実施例では、耐湿リング１６が、第１の実施例におけるパッド１５と同様に、配線５への電荷の蓄積を抑制する。このため、容易に開口検査を行うことができる。
【００５４】
図６（Ａ）及び（Ｂ）に、それぞれ第４の実施例による半導体装置の断面図及び平面図を示す。図６（Ａ）は、図６（Ｂ）の一点鎖線Ａ６−Ａ６における断面図に相当する。
【００５５】
図６（Ａ）に示すように、シリコンからなる半導体基板２５の表面上に、シリコン局所酸化（ＬＯＣＯＳ）またはシャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁領域２６が形成されている。基板２５の表面を、ＳｉＮからなるエッチングストッパ膜２７が覆う。エッチングストッパ膜２７の上に、ＳｉＯ2からなる層間絶縁膜１が形成されている。層間絶縁膜１よりも上の層は、図５（Ａ）に示した第３の実施例による半導体装置の構成と同一である。
【００５６】
層間絶縁膜１及びエッチングストッパ膜２７に形成された溝内に、耐湿リング２８が埋め込まれている。耐湿リング２８は、溝の内面を覆うＴｉＮからなるバリアメタル層２８Ａと、溝内を埋め込むタングステンからなる主導電材２８Ｂにより構成される。耐湿リング２８は、配線５を基板２５に電気的に接続している。配線５が基板２５に接続されているため、配線５への電荷の蓄積を防止することができる。なお、配線５は、耐湿リング２８を経由して基板に接続する代わりに、通常の導電プラグを経由して基板に接続してもよい。
【００５７】
図７に第５の実施例による半導体装置の断面図を示す。半導体基板２５の表面上に素子分離絶縁領域３５が形成され、活性領域が画定されている。活性領域は、ｐ型またはｎ型ウェル内に配置される。
【００５８】
活性領域の一部の上に、ＳｉＯ2膜３６、ポリシリコン膜３７、ＴｉＳｉまたはＣｏＳｉ等のシリサイド膜３８の３層からなる積層構造が形成されている。この積層構造の側面上に、ＳｉＯ2からなるサイドウォールスペーサ３９が形成されている。ＳｉＯ2膜３６及びポリシリコン膜３７は、それぞれ半導体基板の他の領域上に配置されるＭＯＳＦＥＴのゲート絶縁膜及びゲート電極の形成と同時に形成される。シリサイド膜３８は、周知のサリサイド（自己整合シリサイド）プロセスにより形成される。
【００５９】
この積層構造の両側の、半導体基板２５の表層部に、不純物注入領域４１が形成されている。不純物注入領域４１は、ＭＯＳＦＥＴのソース領域及びドレイン領域を形成するためのイオン注入と同一の工程で形成される。不純物注入領域４１の上面が、ＴｉＳｉまたはＣｏＳｉ等のシリサイド膜４２で覆われている。シリサイド膜４２は、シリサイド膜３８と同時に形成される。
【００６０】
積層構造を覆うように、半導体基板２５の上に、ＳｉＮからなるエッチングストッパ膜２７が形成され、その上に、ＳｉＯ2からなる層間絶縁膜１が形成されている。層間絶縁膜１よりも上層の構造は、図５（Ａ）に示した第３の実施例による半導体装置の構造と同様である。
【００６１】
層間絶縁膜１に、シリサイド膜３８の一部を露出させるビアホールが形成され、このビアホール内に導電プラグ４０が埋め込まれている。導電プラグ４０は、ビアホールの内面を覆うＴｉＮからなるバリアメタル層４０Ａと、ビアホール内を埋め込むタングステンからなる主導電材４０Ｂにより構成される。導電プラグ４０は、配線５をシリサイド膜３８に接続する。これにより、配線５がポリシリコン膜３７に電気的に接続される。ポリシリコン膜３７と半導体基板２５とは、ＳｉＯ2膜３６を挟んでキャパシタを構成する。
【００６２】
図６（Ａ）に示した第４の実施例では、配線５が、直接、半導体基板２５に電気的に接続されていた。第５の実施例では、ポリシリコン膜３７と半導体基板２５とで構成されるキャパシタを介して、配線５が半導体基板２５に接続される。
【００６３】
ビアホール１２の底面をＳＥＭで観察するときに、配線５に入射した電子の多くは、ポリシリコン膜３７と半導体基板２５とで構成されるキャパシタに蓄積される。このため、配線５に蓄積される電荷量を少なくすることができる。
【００６４】
上記第１〜第５の実施例では、基板法線に平行な視線で見たとき、配線の縁がビアホール内部を通過するように、配線とビアホールとを配置したが、配線が太くなると、この方法で信頼性の高い開口検査を行うことが困難になる。以下、この課題について説明する。
【００６５】
図８に示すように、配線層絶縁膜５０に、細い配線５１ａ及び太い配線５１ｂが埋め込まれている。配線を形成するためのＣＭＰにより、太い配線５１ｂの上面に窪みが形成されている。配線５１ａ、５１ｂ、及び配線層絶縁膜５０の上に、エッチングストッパ膜５２及びビア層絶縁膜５３が、この順番に積層されている。
【００６６】
ビア層絶縁膜５３の表面は、ＣＭＰにより平坦化されている。このため、ビア層絶縁膜５３は、太い配線５１ｂの中央部上において厚くなる。太い配線５１ｂの縁に重なるようにビアホール５４ａを形成して開口検査を行い、配線５１ｂが露出していることが確認されたとしても、配線５１ｂの中央部に配置されたビアホール５４ｂが、配線５１ｂの上面まで達している保証はない。チップ内には、太い配線の中央部にビアホールが配置される構造もあり得る。このため、太い配線５１ｂの縁に重なるビアホール５４ａのみを用いた開口検査では、高い信頼性を確保することができない。以下に説明する第６の実施例では、太い配線の中央にビアホールが配置される場合にも、信頼度の高い開口検査を行うことができる。
【００６７】
図９（Ａ）に、第６の実施例による半導体装置の断面図を示し、図９（Ｂ）にその平面図を示す。図９（Ｂ）の一点鎖線Ａ９−Ａ９における断面図が、図９（Ａ）に相当する。図９（Ａ）に示した断面構造は、図１（Ａ）に示した第１の実施例に示した半導体装置の断面構造とほぼ同様である。第１の実施例では、配線が、その上面に窪みが形成されない程度の太さであったが、第６の実施例の場合には、配線５が太いため、その上面に窪みが形成されている。
【００６８】
太い配線５の内部に、配線層絶縁膜３の一部が残された絶縁領域３ａが配置されている。すなわち、配線５が、絶縁領域３ａを取り囲んでいる。図９（Ｂ）では、３個の絶縁領域３ａが、配線５の長さ方向に並んで配置されている。なお、配線５の幅方向に関して、絶縁領域３ａの位置が相互にずれている。絶縁領域３ａは、配線５の上面の窪みが最も深くなる位置に配置することが好ましい。
【００６９】
絶縁領域３ａの各々に対応してビアホール１２が配置されている。３つのビアホール１２は、配線５の幅方向に関して同一の位置に配置されている。基板表面の法線に平行な視線で見たとき、ビアホール３ａの少なくとも１つが、対応する絶縁領域３ａの縁に重なるように配置されている。太い配線５は、図１に示した第１の実施例の場合と同様に、パッド１５に接続されている。
【００７０】
ビアホール１２が配線５まで達すると、その底面に、配線５と絶縁領域３ａとの境界線が現れる。この境界線をＳＥＭ等で観察することにより、開口検査を行うことができる。開口検査を行うためのビアホール１２が、配線５の上の層間絶縁膜１１の厚い部分を貫通する。このため、信頼性の高い開口検査を行うことができる。
【００７１】
絶縁領域３ａと、それに対応するビアホール１２との３つの組について、配線５の幅方向に関する両者の相対的な位置関係が異なる。このため、位置合わせに若干のずれが生じたとしても、３つの組のいずれかにより、開口検査を行うことができる。
【００７２】
次に、図１０〜図１２を参照して、上記実施例による半導体装置を開口検査用パターンとして含む半導体装置の製造方法を説明する。
【００７３】
図１０（Ａ）に示すように、下地層１１１の上に、エッチングストッパ膜１１２を形成し、その上に配線層絶縁膜１１３を形成する。下地層１１１は、例えば半導体ウエハの活性領域にＭＯＳＦＥＴを形成した後、その表面上に絶縁膜を形成し、この絶縁膜に導電プラグを埋め込んだ構造、またはそれよりも上層のビア層絶縁膜に導電プラグを埋め込んだ構造を有する。
【００７４】
エッチングストッパ膜１１２は、例えば厚さ５０ｎｍのＳｉＮ膜で構成され、ＳｉＮ膜は、エッチングストッパ機能及びＣｕ拡散防止機能を有する。配線層絶縁膜１１３は、例えばＳｉＯ2からなる厚さ５００ｎｍの膜である。配線層絶縁膜１１３の表面上に、配線パターンに対応する開口を有するレジスト膜１１４を形成する。
【００７５】
レジスト膜１１４をエッチングマスクとし、ＣＦ系エッチングガスを用いた反応性イオンエッチング（ＲＩＥ）により、配線層絶縁膜１１３をエッチングし、エッチングストッパ膜１１２でエッチングを停止させる。その後、酸素プラズマを用いたアッシングにより、レジスト膜１１４を除去する。このアッシング時に、下地層１１１がエッチングストッパ膜１１２で覆われているため、その下に配置された導電体表面の酸化が防止される。その後、配線層絶縁膜１１３に形成された溝の底面に露出したエッチングストッパ膜１１２を、ＣＨＦ系エッチングガスを用いたＲＩＥにより除去する。ここまでの工程で、配線用の溝が形成される。
【００７６】
この配線層絶縁膜１１３及びエッチングストッパ膜１１２に、上記第１〜第６の実施例で説明した開口検査用のビアホールを形成することにより、開口検査が行われる。
【００７７】
図１０（Ｂ）に示すように、配線溝を形成した構造の上に、バリアメタル層１１５及び主配線層１１６を形成する。バリアメタル層１１５は、例えばＴａからなる厚さ５０ｎｍの膜であり、スパッタリングにより形成される。主配線層１１６は、Ｃｕからなる膜であり、スパッタリングやメッキにより形成される。メッキにより形成する場合は、まずＣｕシード層をスパッタリングで形成し、その上にＣｕをメッキすることにより形成する。
【００７８】
バリアメタル層１１５及び主配線層１１６を形成した後、ＣＭＰを行い、配線層絶縁膜１１３の上面よりも上の主配線層１１６及びバリアメタル層１１５を除去する。
【００７９】
図１０（Ｃ）に示すように、配線層絶縁膜１１３に形成された配線溝内に、バリアメタル層１１５及び主配線層１１６からなる配線が残る。この時、開口検査用の配線５も形成される。開口検査用の配線５は、チップ内に配置してもよいし、スクライブライン上に配置してもよい。配線層絶縁膜１１３の上に、第２層目のエッチングストッパ膜１１７を形成する。エッチングストッパ膜１１７は、例えばＳｉＮからなる厚さ５０ｎｍの膜である。エッチングストッパ膜１１７の上に、ビア層絶縁膜１１８を形成する。ビア層絶縁膜１１８は、例えばＳｉＯ2からなる厚さ１２００ｎｍの膜である。
【００８０】
ビア層絶縁膜１１８を形成した後、ＣＭＰを行い、その表面を平坦化する。平坦化後のビア層絶縁膜１１８の上に、第３層目のエッチングストッパ膜１１９及び配線層絶縁膜１２０を形成する。エッチングストッパ膜１１９は、例えばＳｉＮからなる厚さ５０ｎｍの膜である。配線層絶縁膜１２０は、例えばＳｉＯ2からなる厚さ５００ｎｍの膜である。配線層絶縁膜１２０の上に、ビアホール形成用の開口を有するレジスト膜１２１を形成する。
【００８１】
レジスト膜１２１をエッチングマスクとし、ＣＦ系エッチングガス、ＣＨＦ系エッチングガス等を用い、配線層絶縁膜１２０、エッチングストッパ膜１１９、ビア層絶縁膜１１８をエッチングする。エッチング条件を制御することにより、エッチングストッパ膜１１７の表面でエッチングを停止させる。酸素プラズマを用いたアッシングにより、レジスト膜１２１を除去する。これにより、エッチングストッパ膜１１７まで達するビアホールが形成される。この時、開口検査用のビアホール１２も形成される。
【００８２】
図１１（Ｄ）に示すように、配線層絶縁膜１２０の表面上に非感光性樹脂を塗布し、表面から溶融させることにより、ビアホール内にのみ非感光性樹脂の詰物１２２を残す。その後、配線層絶縁膜１２０の表面上に、配線に対応する開口を有するレジスト膜１２３を形成する。
【００８３】
レジスト膜１２３をエッチングマスクとし、ＣＦ系ガスを用いたＲＩＥにより、配線層絶縁膜１２０をエッチングする。このエッチングは、エッチングストッパ膜１１９の表面で停止する。これにより、配線層絶縁膜１２０に配線溝が形成される。
【００８４】
図１１（Ｅ）に示すように、酸素プラズマを用いたアッシングにより、レジスト膜１２２を除去する。このとき、非感光性樹脂の詰物１２２も除去される。配線溝及びビアホールの底面に、それぞれエッチングストッパ膜１１９及び１１７が露出する。
【００８５】
図１１（Ｆ）に示すように、露出したエッチングストッパ膜１１９及び１１７を、ＣＨＦ系エッチングガスを用いたＲＩＥにより除去する。この状態で開口検査用のビアホール１２の底面を観察することにより、開口検査を行うことができる。
【００８６】
図１２（Ｇ）に示すように、配線層絶縁膜１２０の上面、配線溝及びビアホールの内面を覆うバリアメタル層１２４を形成し、その上に主配線層１２５を形成する。バリアメタル層１２４及び主配線層１２５は、下層のバリアメタル層１１５及び主配線層１１６と同様の方法で形成される。配線層絶縁膜１２０の上面よりも上方に堆積したバリアメタル層１２４及び主配線層１２５をＣＭＰにより除去する。
【００８７】
図１２（Ｈ）に示すように、ＣＭＰ後の平坦化された表面を、第４層目のエッチングストッパ膜１２６で覆う。このようにして、デュアルダマシン構造の配線１２５が形成される。
【００８８】
図１０〜図１２では、実施例による半導体装置の開口検査パターンを、デュアルダマシン構造に適用した場合の製造方法を説明したが、シングルダマシン構造に適用することも可能である。
【００８９】
図１３に、ダマシン構造による多層配線を有する半導体装置の断面図の一例を示す。ウエルを形成した半導体ウエハ２０１の所定領域に、素子分離用溝が形成され、酸化シリコン等の絶縁物が埋め込まれ、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁領域２０４が形成されている。
【００９０】
素子分離絶縁領域２０４で画定された活性領域上に、絶縁ゲート電極２０５、サイドウォールスペーサ２０６が形成され、その両側にソース／ドレイン領域Ｓ／Ｄがイオン注入により形成される。絶縁ゲート電極２０５を覆うように、第１エッチングストッパ膜２１０が形成され、その上に第１下部絶縁膜２１１が形成される。第１下部絶縁膜２１１、第１エッチングストッパ膜２１０を貫通して、導電プラグがバリアメタル層２０７、配線金属領域２０８により形成される。
【００９１】
第１下部絶縁膜２１１の上に、有機絶縁膜２１２、第１上部絶縁膜２１３が形成される。有機絶縁膜が塗布型であれば平坦化機能を有するため、ＣＭＰを行わなくても平坦な表面が得られる。第１上部絶縁膜２１３、有機絶縁膜２１２に配線溝を形成し、第１配線２０９を埋め込む。
【００９２】
第１配線２０９の表面上に第２エッチングストッパ膜２２０、第２下部絶縁膜２２１が形成され、ＣＭＰにより平坦化される。第２下部絶縁膜２２１の上に、第２有機絶縁膜２２２、第２上部絶縁膜２２３が形成され、デュアルダマシン配線構造２２４が形成される。
【００９３】
同様に、第２上部絶縁膜２２３の表面上に第３エッチングストッパ膜２３０、第３下部絶縁膜２３１が形成され、ＣＭＰにより平坦化される。その上に第３有機絶縁膜２３２、第３上部絶縁膜２３３が形成され、第２デュアルダマシン配線構造２３４が形成される。
【００９４】
さらに、第３上部絶縁膜２３３の上に、第４エッチングストッパ膜２４０、第４下部絶縁膜２４１が形成され、ＣＭＰにより平坦化される。第４下部絶縁膜２４１の上に、第４有機絶縁膜２４２、第４上部絶縁膜２４３が形成され、第３デュアルダマシン配線構造２４４が形成される。これらの配線の表面に、表面保護膜２５０が形成される。
【００９５】
これら多層配線の各層にビアホールを形成する工程で、上記実施例による開口検査が行われる。
【００９６】
なお、４層の多層配線構造を形成する場合を説明したが、配線層の数は任意に増減することができる。又、有機絶縁膜と上部絶縁膜との積層の代わりに、エッチングストッパ膜と絶縁膜との積層を用いてもよい。弗素や炭素を含む酸化シリコン膜や多孔質酸化シリコン膜等の低誘電率絶縁膜を含む積層構造を用いることもできる。
【００９７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９８】
上記実施例から、以下の付記に示された発明が導き出される。
（付記１） （ａ）第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該導電性部材が該配線よりも大きな領域を占めている基板の該第１の表面上に、絶縁材料からなる第１の膜を形成する工程と、
（ｂ）前記第１の膜にビアホールを形成する工程であって、前記第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように前記ビアホールを形成する工程と、
（ｃ）前記ビアホールの底面を、試料からの二次電子や反射電子の強度分布を利用して画像情報を得る装置で観察し、該ビアホールの底面の状態の良否を判定する工程と
有する半導体装置の製造方法。
（付記２） 前記導電性部材が、前記配線と同一配線層またはそれよりも下の配線層に配置されているパッドまたは耐湿リングである付記１に記載の半導体装置の製造方法。
（付記３） 前記基板が、半導体基板と、該半導体基板の表面上に形成された多層配線とを含み、前記導電性部材が前記半導体基板である付記１に記載の半導体装置の製造方法。
（付記４） 前記基板が、半導体基板と、該半導体基板の表面上に形成され、ソース領域、ドレイン領域、ゲート絶縁膜、ゲート電極を含むＭＯＳ型トランジスタと、前記半導体基板の表面上に形成され、前記ゲート絶縁膜と同一材料かつ同一膜厚のキャパシタ誘電体膜とを有し、
前記導電性部材が、前記キャパシタ誘電体膜の上に形成され、前記半導体基板を一方の電極とするキャパシタを構成している付記１に記載の半導体装置の製造方法。
（付記５） 前記工程（ａ）が、
前記第１の表面よりも深い位置にある第２の表面上に配置され、絶縁材料からなる第２の膜であって、該第２の膜の上面が前記第１の表面を画定する該第２の膜を形成する工程と、
前記第２の膜に、前記配線溝を形成する工程と、
前記配線溝の内部を埋め込むように、前記第２の膜の上に導電膜を堆積する工程と、
前記導電膜のうち、前記第１の表面よりも上方に堆積している部分を除去し、前記配線溝内に前記配線を残す工程と
を含む付記１乃至４のいずれかに記載の半導体装置の製造方法。
（付記６） 前記第１の膜が、
前記第１の表面上に直接配置され、前記第１の表面を画定する表層部とは異なる材料で形成されたエッチングストッパ膜と、
前記エッチングストッパ膜の上に配置され、該エッチングストッパ膜とは異なる材料で形成された層間絶縁膜と
を含み、
前記工程（ｂ）が、
前記エッチングストッパ膜のエッチング速度が、前記層間絶縁膜のエッチング速度よりも遅くなる条件で、該層間絶縁膜に前記ビアホールを形成する工程と、前記第１の表面を画定する表層部のエッチング速度が、前記エッチングストッパ膜のエッチング速度よりも遅くなる条件で、前記ビアホールの底面のエッチングストッパ膜を除去する工程と
を含む付記１乃至５のいずれかに記載された半導体装置の製造方法。
（付記７） 前記配線の両側に、該配線に平行に、複数の他の配線が配置されている付記１乃至６のいずれかに記載の半導体装置の製造方法。
（付記８） 前記複数の配線が、前記第１の表面の第１の領域内に均等に配置されており、該第１の領域内の配線部分の面積が、該第１の領域の面積の２５％以上である付記７に記載の半導体装置の製造方法。
（付記９） 前記第１の表面内において、前記第１の領域が、その周囲の領域よりも窪んでいる付記８に記載の半導体装置の製造方法。
（付記１０） 前記第１の表面内において、前記配線が絶縁領域を取り囲んでおり、前記第１の表面の法線に平行な視線で見たとき、前記ビアホール内を、該配線と該絶縁領域との境界線が通過するように、該ビアホールを配置する付記１乃至６のいずれかに記載の半導体装置の製造方法。
（付記１１） 前記第１の表面内において、前記配線の上面が窪んでおり、前記絶縁領域の上面が、前記配線の周囲よりも低くなっている付記１０に記載の半導体装置の製造方法。
（付記１２） 第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が第１の導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該第１の導電性部材が該配線よりも大きな領域を占めている基板と、
前記基板の前記第１の表面上に形成された絶縁材料からなる第１の膜と、
前記第１の膜に形成されたビアホールであって、該第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように配置されている前記ビアホールと、
前記ビアホール内に埋め込まれ、底面において前記配線に接続された第２の導電性部材と
を有し、該第２の導電性部材の底面が、前記配線の縁に対応する位置に段差を有しない半導体装置。
（付記１３） 前記第１の導電性部材が、前記配線と同一配線層またはそれよりも下の配線層に配置されているパッドまたは耐湿リングである付記１２に記載の半導体装置。
（付記１４） 前記基板が、半導体基板と、該半導体基板の表面上に形成された多層配線とを含み、前記第１の導電性部材が前記半導体基板である付記１２に記載の半導体装置。
（付記１５） 前記基板が、半導体基板と、該半導体基板の表面上に形成され、ソース領域、ドレイン領域、ゲート絶縁膜、ゲート電極を含むＭＯＳ型トランジスタと、前記半導体基板の表面上に形成され、前記ゲート絶縁膜と同一材料かつ同一膜厚のキャパシタ誘電体膜とを有し、
前記第１の導電性部材が、前記キャパシタ誘電体膜の上に形成され、前記半導体基板を一方の電極とするキャパシタを構成している付記１２に記載の半導体装置。
（付記１６） 前記第１の膜が、
前記第１の表面上に直接配置され、前記第１の表面を画定する表層部とは異なる材料で形成されたエッチングストッパ膜と、
前記エッチングストッパ膜の上に配置され、該エッチングストッパ膜とは異なる材料で形成された層間絶縁膜と
を含む付記１２乃至１５のいずれかに記載された半導体装置。
（付記１７） 前記配線の両側に、該配線に平行に、複数の他の配線が配置されている付記１２乃至１６のいずれかに記載の半導体装置。
（付記１８） 前記複数の配線が、前記第１の表面の第１の領域内に均等に配置されており、該第１の領域内の配線部分の面積が、該第１の領域の面積の２５％以上である付記１７に記載の半導体装置。
（付記１９） 前記第１の表面内において、前記第１の領域が、その周囲の領域よりも窪んでいる付記１８に記載の半導体装置。
（付記２０） 前記第１の表面内において、前記配線が絶縁領域を取り囲んでおり、該第１の表面の法線に平行な視線で見たとき、前記ビアホール内を、該配線と該絶縁領域との境界線が通過するように、該ビアホールが配置されている付記１２乃至１６のいずれかに記載の半導体装置。
（付記２１） 前記第１の表面内において、前記配線の上面が窪んでおり、前記絶縁領域の上面が、前記配線の周囲よりも低くなっている付記２０に記載の半導体装置。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、開口検査用の配線が、大きな導電性部材に接続されているため、配線への電荷の蓄積が低減され、二次電子や反射電子の強度分布を利用して明瞭な画像を得ることができる。配線と、絶縁材料からなる表層部との境界がビアホール内を通過するため、ビアホールの底面を観察して境界線の有無を検出することにより、配線が露出したか否かを判定することができる。
【図面の簡単な説明】
【図１】 第１の実施例による半導体装置の断面図及び平面図である。
【図２】 第１の実施例の変形例による半導体装置の平面図である。
【図３】 第１の実施例の他の変形例による半導体装置の平面図、断面図、及びＳＥＭ写真である。
【図４】 第２の実施例による半導体装置の平面図である。
【図５】 第３の実施例による半導体装置の断面図及び平面図である。
【図６】 第４の実施例による半導体装置の断面図及び平面図である。
【図７】 第５の実施例による半導体装置の断面図である。
【図８】 太い配線が配置された領域における開口検査の問題点を説明するための開口検査用ビアホール部の断面図である。
【図９】 第６の実施例による半導体装置の断面図及び平面図である。
【図１０】 上記実施例による半導体装置に用いられる開口検査用構造を適用することが可能な半導体装置の製造方法を説明するための断面図（その１）である。
【図１１】 上記実施例による半導体装置に用いられる開口検査用構造を適用することが可能な半導体装置の製造方法を説明するための断面図（その２）である。
【図１２】 上記実施例による半導体装置に用いられる開口検査用構造を適用することが可能な半導体装置の製造方法を説明するための断面図（その３）である。
【図１３】 上記実施例による半導体装置に用いられる開口検査構造を適用することが可能な半導体装置の断面図である。
【図１４】 従来の開口検査及び位置ずれ検査を行うためのビアホール及び配線の断面図である。
【図１５】 従来の開口検査を行うためのビアホール及び配線の断面図である。
【図１６】 従来の開口検査を行うためのビアホール及び配線の断面図である。
【図１７】 従来の開口検査方法を、ダマシン構造の配線に適用した場合のビアホール部の断面図及びＳＥＭ写真である。
【符号の説明】
１、１１、５３、２１１ 層間絶縁膜
２、１０、２７、５２、１１２、１１５、１１７、１１９、１２６、２１０、２２０、２３０、２４０ エッチングストッパ膜
３、５０、１１３、１２０ 配線層絶縁膜
３ａ 絶縁領域
４ 配線溝
５、５１ａ、５１ｂ 配線
１２、３０、３１、５４ａ、５４ｂ ビアホール
１５ パッド
１６ 耐湿リング
１７ 耐湿リング用溝
２０ 検査用配線領域
２５、２０１ 半導体基板
２６、３５、２０４ 素子分離絶縁領域
２８ 耐湿リング
３６ ＳｉＯ2膜
３７ ポリシリコン膜
３８ シリサイド膜
３９、２０６ サイドウォールスペーサ
４０ 導電プラグ
４１ 不純物注入領域
１１１ 下地層
１１４、１２１、１２３ レジスト膜
１１６、１２５、２０８ 主配線層
１１８ ビア層絶縁膜
１２２ 詰物
１２４、２０７ バリアメタル層
２０５ ゲート電極
２０９、２２４、２３４、２４４ デュアルダマシン構造配線
２１２、２２２、２３２、２４２ 有機絶縁膜
２１３、２２３、２３３、２４３ 上部絶縁膜
２２１、２３１、２４１ 下部絶縁膜
２５０ 表面保護膜
Claims (15)
- （ａ）第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該導電性部材が該配線よりも大きな領域を占めている基板の該第１の表面上に、絶縁材料からなる第１の膜を形成する工程と、
（ｂ）前記第１の膜にビアホールを形成する工程であって、前記第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように前記ビアホールを形成する工程と、
（ｃ）前記ビアホールの底面を、試料からの二次電子や反射電子の強度分布を利用して画像情報を得る装置で観察し、該ビアホールの底面の状態の良否を判定する工程とを
有する半導体装置の製造方法。 - 前記導電性部材が、前記配線と同一配線層またはそれよりも下の配線層に配置されているパッドまたは耐湿リングである請求項１に記載の半導体装置の製造方法。
- 前記基板が、半導体基板と、該半導体基板の表面上に形成された多層配線とを含み、前記導電性部材が前記半導体基板である請求項１に記載の半導体装置の製造方法。
- 前記基板が、半導体基板と、該半導体基板の表面上に形成され、ソース領域、ドレイン領域、ゲート絶縁膜、ゲート電極を含むＭＯＳ型トランジスタと、前記半導体基板の表面上に形成され、前記ゲート絶縁膜と同一材料かつ同一膜厚のキャパシタ誘電体膜とを有し、
前記導電性部材が、前記キャパシタ誘電体膜の上に形成され、前記半導体基板を一方の電極とするキャパシタを構成している請求項１に記載の半導体装置の製造方法。 - 前記工程（ａ）が、
前記第１の表面よりも深い位置にある第２の表面上に配置され、絶縁材料からなる第２の膜であって、該第２の膜の上面が前記第１の表面を画定する該第２の膜を形成する工程と、
前記第２の膜に、前記配線溝を形成する工程と、
前記配線溝の内部を埋め込むように、前記第２の膜の上に導電膜を堆積する工程と、
前記導電膜のうち、前記第１の表面よりも上方に堆積している部分を除去し、前記配線溝内に前記配線を残す工程と
を含む請求項１乃至４のいずれかに記載の半導体装置の製造方法。 - 第１の表面を画定する基板の、絶縁材料からなる表層部に設けられた配線溝に導電材料からなる配線が埋め込まれ、該配線の上面が該第１の表面に露出し、該配線が第１の導電性部材に電気的に接続されており、該第１の表面の法線に平行な視線で見たとき、該第１の導電性部材が該配線よりも大きな領域を占めている基板と、
前記基板の前記第１の表面上に形成された絶縁材料からなる第１の膜と、
前記第１の膜に形成されたビアホールであって、該第１の表面の法線に平行な視線で見たとき、前記配線と、絶縁材料からなる前記表層部との境界が該ビアホール内を通過するように配置されている前記ビアホールと、
前記ビアホール内に埋め込まれ、底面において前記配線に接続された第２の導電性部材と
を有し、該第２の導電性部材の底面が、前記配線の縁に対応する位置に段差を有しない半導体装置。 - 前記第１の導電性部材が、前記配線と同一配線層またはそれよりも下の配線層に配置されているパッドまたは耐湿リングである請求項６に記載の半導体装置。
- 前記基板が、半導体基板と、該半導体基板の表面上に形成された多層配線とを含み、前記第１の導電性部材が前記半導体基板である請求項６に記載の半導体装置。
- 前記基板が、半導体基板と、該半導体基板の表面上に形成され、ソース領域、ドレイン領域、ゲート絶縁膜、ゲート電極を含むＭＯＳ型トランジスタと、前記半導体基板の表面上に形成され、前記ゲート絶縁膜と同一材料かつ同一膜厚のキャパシタ誘電体膜とを有し、
前記第１の導電性部材が、前記キャパシタ誘電体膜の上に形成され、前記半導体基板を一方の電極とするキャパシタを構成している請求項６に記載の半導体装置。 - 前記第１の膜が、
前記第１の表面上に直接配置され、前記第１の表面を画定する表層部とは異なる材料で形成されたエッチングストッパ膜と、
前記エッチングストッパ膜の上に配置され、該エッチングストッパ膜とは異なる材料で形成された層間絶縁膜と
を含む請求項６乃至９のいずれかに記載された半導体装置。 - 前記配線の両側に、該配線に平行に、複数の他の配線が配置されている請求項１乃至５のいずれかに記載の半導体装置の製造方法。
- 前記複数の配線が、前記第１の表面の第１の領域内に均等に配置されており、該第１の領域内の配線部分の面積が、該第１の領域の面積の２５％以上である請求項１１に記載の半導体装置の製造方法。
- 前記第１の表面内において、前記第１の領域が、その周囲の領域よりも窪んでいる請求項１２に記載の半導体装置の製造方法。
- 前記第１の表面内において、前記配線が絶縁領域を取り囲んでおり、前記第１の表面の法線に平行な視線で見たとき、前記ビアホール内を、該配線と該絶縁領域との境界線が通過するように、該ビアホールを配置する請求項１乃至５のいずれかに記載の半導体装置の製造方法。
- 前記第１の表面内において、前記配線の上面が窪んでおり、前記絶縁領域の上面が、前記配線の周囲よりも低くなっている請求項１４に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001313706A JP3757143B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体装置の製造方法及び半導体装置 |
| US10/073,922 US6582976B2 (en) | 2001-10-11 | 2002-02-14 | Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by the method |
| TW091103682A TW527677B (en) | 2001-10-11 | 2002-02-27 | Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by the method |
| KR1020020061756A KR100785980B1 (ko) | 2001-10-11 | 2002-10-10 | 반도체 장치의 제조 방법 및 반도체 장치 |
| US10/428,937 US7211448B2 (en) | 2001-10-11 | 2003-05-05 | Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001313706A JP3757143B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124277A JP2003124277A (ja) | 2003-04-25 |
| JP3757143B2 true JP3757143B2 (ja) | 2006-03-22 |
Family
ID=19132136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001313706A Expired - Fee Related JP3757143B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体装置の製造方法及び半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6582976B2 (ja) |
| JP (1) | JP3757143B2 (ja) |
| KR (1) | KR100785980B1 (ja) |
| TW (1) | TW527677B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7577320B2 (en) * | 2001-10-26 | 2009-08-18 | Infinera Corporation | Low loss lateral optical waveguide intersections |
| JP4250006B2 (ja) * | 2002-06-06 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP3828104B2 (ja) * | 2003-10-02 | 2006-10-04 | 株式会社東芝 | 模擬回路パターン評価方法、半導体集積回路の製造方法、テスト基板、及びテスト基板群 |
| KR100570070B1 (ko) * | 2003-11-18 | 2006-04-10 | 매그나칩 반도체 유한회사 | 습기창을 구비한 구리배선의 신뢰성 측정용 테스트패턴 및그 제조 방법 |
| US7224060B2 (en) * | 2004-01-30 | 2007-05-29 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit with protective moat |
| JP2006203143A (ja) | 2005-01-24 | 2006-08-03 | Nec Electronics Corp | 半導体装置 |
| JP4591927B2 (ja) * | 2005-06-17 | 2010-12-01 | 次世代半導体材料技術研究組合 | ビアホール形成方法 |
| US7459792B2 (en) * | 2006-06-19 | 2008-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via layout with via groups placed in interlocked arrangement |
| US7534725B2 (en) | 2007-03-21 | 2009-05-19 | Taiwan Semiconductor Manufacturing Company | Advanced process control for semiconductor processing |
| JP5332200B2 (ja) * | 2007-03-22 | 2013-11-06 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7634325B2 (en) * | 2007-05-03 | 2009-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Prediction of uniformity of a wafer |
| KR20100112669A (ko) * | 2009-04-10 | 2010-10-20 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| JP2011003642A (ja) * | 2009-06-17 | 2011-01-06 | Toshiba Corp | 欠陥検査方法 |
| JP5199189B2 (ja) * | 2009-06-29 | 2013-05-15 | ラピスセミコンダクタ株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP5493166B2 (ja) * | 2009-12-03 | 2014-05-14 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8575019B2 (en) * | 2010-09-30 | 2013-11-05 | Institute of Microelectronics, Chinese Academy of Sciences | Metal interconnection structure and method for forming metal interlayer via and metal interconnection line |
| CN102593069A (zh) * | 2011-01-13 | 2012-07-18 | 奇景光电股份有限公司 | 接合垫结构以及集成电路芯片 |
| US20170040257A1 (en) * | 2015-08-04 | 2017-02-09 | International Business Machines Corporation | Hybrid subtractive etch/metal fill process for fabricating interconnects |
| JP2020155490A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948924A (ja) * | 1982-09-14 | 1984-03-21 | Nec Corp | 電子線露光用位置合せマ−ク |
| JPS60109240A (ja) | 1983-11-18 | 1985-06-14 | Hitachi Ltd | 半導体装置およびその製造法 |
| US4933743A (en) * | 1989-03-11 | 1990-06-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
| JP2848874B2 (ja) * | 1989-11-21 | 1999-01-20 | 沖電気工業株式会社 | コンタクトホール開口検査方法 |
| JP3004313B2 (ja) | 1990-05-02 | 2000-01-31 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US5412210A (en) * | 1990-10-12 | 1995-05-02 | Hitachi, Ltd. | Scanning electron microscope and method for production of semiconductor device by using the same |
| JP2920854B2 (ja) * | 1991-08-01 | 1999-07-19 | 富士通株式会社 | ビィアホール構造及びその形成方法 |
| JPH05175191A (ja) * | 1991-10-22 | 1993-07-13 | Mitsubishi Electric Corp | 積層導電配線 |
| US5726482A (en) * | 1994-02-08 | 1998-03-10 | Prolinx Labs Corporation | Device-under-test card for a burn-in board |
| US5917229A (en) * | 1994-02-08 | 1999-06-29 | Prolinx Labs Corporation | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect |
| US5813881A (en) * | 1994-02-08 | 1998-09-29 | Prolinx Labs Corporation | Programmable cable and cable adapter using fuses and antifuses |
| KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
| JP3457123B2 (ja) * | 1995-12-07 | 2003-10-14 | 株式会社リコー | 半導体装置 |
| KR100217327B1 (ko) * | 1996-07-30 | 1999-10-01 | 윤종용 | 반도체장치 콘택 오픈 검사 방법 |
| JP2820132B2 (ja) * | 1996-09-09 | 1998-11-05 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH10107140A (ja) * | 1996-09-26 | 1998-04-24 | Nec Corp | 多層配線半導体装置とその製造方法 |
| JP3220034B2 (ja) * | 1996-12-26 | 2001-10-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH10233374A (ja) | 1997-02-19 | 1998-09-02 | Hitachi Ltd | 半導体装置の製造方法およびそのシステム |
| JP2904176B2 (ja) | 1997-03-07 | 1999-06-14 | 日本電気株式会社 | ビアホールの開孔検査パターン構造 |
| US5926414A (en) * | 1997-04-04 | 1999-07-20 | Magnetic Semiconductors | High-efficiency miniature magnetic integrated circuit structures |
| US6215129B1 (en) * | 1997-12-01 | 2001-04-10 | Vsli Technology, Inc. | Via alignment, etch completion, and critical dimension measurement method and structure |
| JPH11251458A (ja) | 1998-02-27 | 1999-09-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3592518B2 (ja) | 1998-04-07 | 2004-11-24 | 宮城沖電気株式会社 | 半導体装置及びその製造方法 |
| KR20000012913A (ko) * | 1998-08-03 | 2000-03-06 | 윤종용 | 반도체장치의 비트라인 컨택 검사방법 |
| KR100267108B1 (ko) * | 1998-09-16 | 2000-10-02 | 윤종용 | 다층배선을구비한반도체소자및그제조방법 |
| JP2001267747A (ja) * | 2000-03-22 | 2001-09-28 | Nitto Denko Corp | 多層回路基板の製造方法 |
| US6498384B1 (en) * | 2000-12-05 | 2002-12-24 | Advanced Micro Devices, Inc. | Structure and method of semiconductor via testing |
-
2001
- 2001-10-11 JP JP2001313706A patent/JP3757143B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-14 US US10/073,922 patent/US6582976B2/en not_active Expired - Lifetime
- 2002-02-27 TW TW091103682A patent/TW527677B/zh not_active IP Right Cessation
- 2002-10-10 KR KR1020020061756A patent/KR100785980B1/ko active IP Right Grant
-
2003
- 2003-05-05 US US10/428,937 patent/US7211448B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003124277A (ja) | 2003-04-25 |
| US7211448B2 (en) | 2007-05-01 |
| US6582976B2 (en) | 2003-06-24 |
| US20030186472A1 (en) | 2003-10-02 |
| TW527677B (en) | 2003-04-11 |
| US20030073257A1 (en) | 2003-04-17 |
| KR20030030949A (ko) | 2003-04-18 |
| KR100785980B1 (ko) | 2007-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3757143B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7119009B2 (en) | Semiconductor device with dual damascene wiring | |
| US8951910B2 (en) | Methods for fabricating and forming semiconductor device structures including damascene structures | |
| KR101278279B1 (ko) | 더미 비아를 제공함으로써 금속화 층의 접착력을증가시키는 기술 | |
| US7242094B2 (en) | Semiconductor device having capacitor formed in multilayer wiring structure | |
| US7495275B2 (en) | Semiconductor device and dram integrated circuit device | |
| KR20040051069A (ko) | ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자 | |
| EP0534631B1 (en) | Method of forming vias structure obtained | |
| US7518245B2 (en) | Contact structure of a semiconductor device | |
| US6953744B2 (en) | Methods of fabricating integrated circuit devices providing improved short prevention | |
| KR100553679B1 (ko) | 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법 | |
| JP4907014B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR101416317B1 (ko) | 반도체 소자의 배선층 형성 방법 | |
| KR20010051026A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7078332B2 (en) | Method for manufacturing semiconductor device | |
| CN111211095B (zh) | 导电互连线的制造方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| US6776622B2 (en) | Conductive contact structure and process for producing the same | |
| US7790605B2 (en) | Formation of interconnects through lift-off processing | |
| EP0696060A2 (en) | Method of making a wiring and a contact structure of a semiconductor device | |
| US8357612B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| KR20060074417A (ko) | 반도체 소자의 배선 형성방법 | |
| KR100871741B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20110000923A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3757143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |