JP2006203143A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006203143A JP2006203143A JP2005016067A JP2005016067A JP2006203143A JP 2006203143 A JP2006203143 A JP 2006203143A JP 2005016067 A JP2005016067 A JP 2005016067A JP 2005016067 A JP2005016067 A JP 2005016067A JP 2006203143 A JP2006203143 A JP 2006203143A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- wiring
- layer
- diffusion layer
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 導電プラグの開口チェックを容易にすることが可能な構造の半導体装置を提供する
【解決手段】 半導体装置１は、半導体基板１０、拡散層１２、配線層２０、コンタクトプラグ３０、コンタクト試験用開口３４、ビアプラグ４０、およびビア試験用開口４４を備えている。コンタクト試験用開口３４は、コンタクトプラグ用開口３２と同様に、拡散層１２から配線層２０まで延びている。コンタクト試験用開口３４の拡散層１２側の開口面は、拡散層１２の境界Ｂ１をまたいでいる。また、ビア試験用開口４４は、ビアプラグ用開口４２と同様に、配線２２ａから配線層２０ｂまで延びている。ビア試験用開口４４の配線２２ａ側の開口面は、配線２２ａの境界Ｂ２をまたいでいる。
【選択図】 図１
【解決手段】 半導体装置１は、半導体基板１０、拡散層１２、配線層２０、コンタクトプラグ３０、コンタクト試験用開口３４、ビアプラグ４０、およびビア試験用開口４４を備えている。コンタクト試験用開口３４は、コンタクトプラグ用開口３２と同様に、拡散層１２から配線層２０まで延びている。コンタクト試験用開口３４の拡散層１２側の開口面は、拡散層１２の境界Ｂ１をまたいでいる。また、ビア試験用開口４４は、ビアプラグ用開口４２と同様に、配線２２ａから配線層２０ｂまで延びている。ビア試験用開口４４の配線２２ａ側の開口面は、配線２２ａの境界Ｂ２をまたいでいる。
【選択図】 図１
Description
本発明は、半導体装置に関する。
近年、半導体装置の高集積化および微細化が進んでいる。それに伴い、配線層とトランジスタや容量等の各素子の電極とを接続するコンタクト、あるいは配線層同士を接続するビアの径を小さくすることが必要となる。コンタクトあるいはビア（以下、これらをまとめて導電プラグと呼ぶ）が正常に開口していない場合、その半導体は不良となる。それゆえ、導電プラグ用の開口をインラインでチェックすることの重要性が高まってきている。このチェックは、導電プラグ用の開口とは別にチェック用の開口を設けておき、その開口の底部を顕微鏡（ＳＥＭ）を用いて観察することにより行うことができる。
従来の半導体装置としては、例えば特許文献１に記載されたものがある。図７は、従来の半導体装置におけるチェック用の開口の配置を説明するための平面図である。同図に示すように、従来、チェック用の開口１０１を設ける場合、当該開口１０１は、導電プラグ用の開口と同様に拡散層または配線層１０２上に配置されていた。
特開２００４−１１９４４９号公報
しかしながら、図７に示す配置では、図８に示すように、開口１０１の底部には拡散層または配線層１０２のみが露出する。同図は、開口チェック時のＳＥＭ像を示す模式図である。そのため、ＳＥＭによる開口１０１の底部の像は一様となり、正常に開口しているか否かの判断が困難であるという問題がある。上述したように半導体装置の高集積化および微細化が進んでいることに伴い、かかる問題は顕在化してきている。
本発明は、上記事情に鑑みてなされたものであり、導電プラグの開口チェックを容易にすることが可能な構造の半導体装置を提供する。
上記課題を解決するために、本発明による半導体装置は、半導体基板と、上記半導体基板の表層に設けられた拡散層と、上記半導体基板の上方に設けられた配線層と、上記拡散層から上記配線層まで延びるプラグ用開口中に設けられた導電プラグと、上記拡散層から上記配線層まで延びる試験用開口と、を備え、上記試験用開口は、上記拡散層側の開口面が上記拡散層の境界をまたぐように設けられていることを特徴とする。
この半導体装置においては、プラグ用開口と同様に拡散層から配線層まで延びる試験用開口が設けられている。ここで、試験用開口の拡散層側の開口面は、拡散層の境界をまたいでいる。かかる構成により、製造時において試験用開口を観察する際に、開口が正常であれば、試験用開口の底部に拡散層の境界が現れることになる。このため、開口が正常であるか否かの判断が容易となる。
また、本発明による半導体装置は、第１の配線と、上記第１の配線を有する第１の配線層の上層に設けられた第２の配線層と、上記第１の配線から上記第２の配線層まで延びるプラグ用開口中に設けられた導電プラグと、上記第１の配線から上記第２の配線層まで延びる試験用開口と、を備え、上記試験用開口は、上記第１の配線側の開口面が上記第１の配線の境界をまたぐように設けられていることを特徴としてもよい。
この半導体装置においては、プラグ用開口と同様に第１の配線から第２の配線層まで延びる試験用開口が設けられている。ここで、試験用開口の第１の配線側の開口面は、第１の配線の境界をまたいでいる。かかる構成により、製造時において試験用開口を観察する際に、開口が正常であれば、試験用開口の底部に第１の配線の境界が現れることになる。このため、開口が正常であるか否かの判断が容易となる。
本発明によれば、導電プラグの開口チェックを容易にすることが可能な構造の半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置１は、半導体基板１０、拡散層１２、配線層２０、コンタクトプラグ３０、コンタクト試験用開口３４、ビアプラグ４０、およびビア試験用開口４４を備えている。
半導体基板１０の表層には、拡散層１２が形成されている。この拡散層１２およびゲート電極１４等によりＭＯＳトランジスタが構成されている。ＭＯＳトランジスタを埋め込むように、絶縁膜１６が形成されている。また、半導体基板１０の表層には、素子分離領域１８も形成されている。
半導体基板１０の上方には、配線層２０が形成されている。配線層２０は、配線層２０ａ（第１の配線層）および配線層２０ｂ（第２の配線層）を含んで構成されている。配線層２０ａ，２０ｂには、それぞれ配線２２ａ（第１の配線）および配線２２ｂ（第２の配線）が形成されている。また、配線層２０ａにおいて配線２２ａは、絶縁膜２６ａによって覆われている。同様に、配線層２０ｂにおいて配線２２ｂは、絶縁膜２６ｂによって覆われている。
絶縁膜１６には、コンタクトプラグ用開口３２が形成されている。コンタクトプラグ用開口３２は、絶縁膜１６を貫通して、拡散層１２から配線層２０まで延びている。コンタクトプラグ用開口３２中には、コンタクトプラグ３０が形成されている。コンタクトプラグ３０は、一端が拡散層１２に接続され、他端が配線２２ａに接続されている。このコンタクトプラグ３０は、拡散層１２と配線２２ａとを電気的に接続する導電プラグである。
絶縁膜１６には、コンタクト試験用開口３４も形成されている。このコンタクト試験用開口３４も、コンタクトプラグ用開口３２と同様に、絶縁膜１６を貫通して、拡散層１２から配線層２０まで延びている。また、コンタクト試験用開口３４の径、深さおよび形状は、何れもコンタクトプラグ用開口３２と略同一である。
図２を参照しつつ、コンタクト試験用開口３４の配置について説明する。同図に示すように、コンタクト試験用開口３４の拡散層１２側の開口面は、半導体基板１０表面において拡散層１２の境界Ｂ１をまたいでいる。本実施形態において境界Ｂ１は、拡散層１２と素子分離領域１８との間の境界である。
図１に戻って、絶縁膜２６ａには、ビアプラグ用開口４２が形成されている。ビアプラグ用開口４２は、絶縁膜２６ａを貫通して、配線２２ａから配線層２０ｂまで延びている。ビアプラグ用開口４２中には、ビアプラグ４０が形成されている。ビアプラグ４０は、一端が配線２２ａに接続され、他端が配線２２ｂに接続されている。このビアプラグ４０は、配線２２ａと配線２２ｂとを電気的に接続する導電プラグである。
絶縁膜２６ａには、ビア試験用開口４４も形成されている。このビア試験用開口４４も、ビアプラグ用開口４２と同様に、絶縁膜２６ａを貫通して、配線２２ａから配線層２０ｂまで延びている。また、ビア試験用開口４４の径、深さおよび形状は、何れもビアプラグ用開口４２と略同一である。
図３を参照しつつ、ビア試験用開口４４の配置について説明する。同図に示すように、ビア試験用開口４４の配線２２ａ側の開口面は、配線２２ａの境界Ｂ２をまたいでいる。本実施形態において境界Ｂ２は、配線２２ａと絶縁膜２６ａとの間の境界である。
図１に戻って、配線層２０ｂ上には、配線層２０ａ，２０ｂと同様の構成の配線層が積層されている。最上層には、最上層配線５２、および最上層配線５２を覆うパッシベーション膜５４が形成されている。
続いて、半導体装置１の効果を説明する。半導体装置１においては、拡散層１２から配線層２０まで延びるコンタクト試験用開口３４が設けられている。ここで、コンタクト試験用開口３４の拡散層１２側の開口面は、拡散層１２の境界Ｂ１（図２参照）をまたいでいる。かかる構成により、製造時においてコンタクト試験用開口３４を観察する際に、開口が正常であれば、図４に示すように、コンタクト試験用開口３４の底部に拡散層１２の境界Ｂ１が現れることになる。コンタクト試験用開口３４の底部には、境界Ｂ１を挟んで拡散層１２と素子分離領域１８とが共に露出している。なお、同図は、コンタクト開口チェック時のＳＥＭ像を示す模式図である。かかる構成により、コンタクトプラグ用開口３２が正常に形成されているか否かの判断が容易となる。
さらに、半導体装置１においては、配線２２ａから配線層２０ｂまで延びるビア試験用開口４４が設けられている。ここで、ビア試験用開口４４の配線２２ａ側の開口面は、配線２２ａの境界Ｂ２（図３参照）をまたいでいる。かかる構成により、製造時においてビア試験用開口４４を観察する際に、開口が正常であれば、図５に示すように、ビア試験用開口４４の底部に配線２２ａの境界Ｂ２が現れることになる。ビア試験用開口４４の底部には、境界Ｂ２を挟んで配線２２ａと絶縁膜２６ａとが共に露出している。なお、同図は、ビア開口チェック時のＳＥＭ像を示す模式図である。かかる構成により、ビアプラグ用開口４２が正常に形成されているか否かの判断が容易となる。
なお、本実施形態においてはコンタクト試験用開口３４およびビア試験用開口４４の双方が設けられているが、何れか一方のみが設けられる構成としてもよい。また、配線層の層数は、図示したものに限らず、いくつであってもよい。
また、コンタクト試験用開口３４は、拡散層１２の境界をまたぐように配置されている限り、様々な配置が可能である。例えば、コンタクト試験用開口３４は、図６に示すように、拡散層１２側の開口面の一部が拡散層１２の角部にかかるように配置されてもよい。ビア試験用開口４４についても同様であり、配線２２ａ側の一部が配線２２ａの角部にかかるように配置されてもよい。
１ 半導体装置
１０ 半導体基板
１２ 拡散層
１４ ゲート電極
１６ 絶縁膜
１８ 素子分離領域
２０ 配線層
２０ａ，２０ｂ 配線層
２２ａ，２２ｂ 配線
２６ａ，２６ｂ 絶縁膜
３０ コンタクトプラグ
３２ コンタクトプラグ用開口
３４ コンタクト試験用開口
４０ ビアプラグ
４２ ビアプラグ用開口
４４ ビア試験用開口
５２ 最上層配線
５４ パッシベーション膜
１０ 半導体基板
１２ 拡散層
１４ ゲート電極
１６ 絶縁膜
１８ 素子分離領域
２０ 配線層
２０ａ，２０ｂ 配線層
２２ａ，２２ｂ 配線
２６ａ，２６ｂ 絶縁膜
３０ コンタクトプラグ
３２ コンタクトプラグ用開口
３４ コンタクト試験用開口
４０ ビアプラグ
４２ ビアプラグ用開口
４４ ビア試験用開口
５２ 最上層配線
５４ パッシベーション膜
Claims (2)
- 半導体基板と、
前記半導体基板の表層に設けられた拡散層と、
前記半導体基板の上方に設けられた配線層と、
前記拡散層から前記配線層まで延びるプラグ用開口中に設けられた導電プラグと、
前記拡散層から前記配線層まで延びる試験用開口と、を備え、
前記試験用開口は、前記拡散層側の開口面が前記拡散層の境界をまたぐように設けられていることを特徴とする半導体装置。 - 第１の配線と、
前記第１の配線を有する第１の配線層の上層に設けられた第２の配線層と、
前記第１の配線から前記第２の配線層まで延びるプラグ用開口中に設けられた導電プラグと、
前記第１の配線から前記第２の配線層まで延びる試験用開口と、を備え、
前記試験用開口は、前記第１の配線側の開口面が前記第１の配線の境界をまたぐように設けられていることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005016067A JP2006203143A (ja) | 2005-01-24 | 2005-01-24 | 半導体装置 |
| US11/325,482 US7602064B2 (en) | 2005-01-24 | 2006-01-05 | Semiconductor device having an inspection hole striding a boundary |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005016067A JP2006203143A (ja) | 2005-01-24 | 2005-01-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006203143A true JP2006203143A (ja) | 2006-08-03 |
Family
ID=36695940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005016067A Pending JP2006203143A (ja) | 2005-01-24 | 2005-01-24 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7602064B2 (ja) |
| JP (1) | JP2006203143A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044523B (zh) * | 2009-10-14 | 2012-08-22 | 无锡华润上华半导体有限公司 | 半导体器件结构及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3004313B2 (ja) | 1990-05-02 | 2000-01-31 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US5846876A (en) * | 1996-06-05 | 1998-12-08 | Advanced Micro Devices, Inc. | Integrated circuit which uses a damascene process for producing staggered interconnect lines |
| JP2904176B2 (ja) | 1997-03-07 | 1999-06-14 | 日本電気株式会社 | ビアホールの開孔検査パターン構造 |
| JPH11163133A (ja) | 1997-11-26 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP3757143B2 (ja) | 2001-10-11 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2004119449A (ja) | 2002-09-24 | 2004-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005268748A (ja) * | 2004-02-18 | 2005-09-29 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US20050200026A1 (en) * | 2004-03-10 | 2005-09-15 | Taiwan Semiconductor Manufacturing Co. Ltd. | Contact structure for nanometer characteristic dimensions |
-
2005
- 2005-01-24 JP JP2005016067A patent/JP2006203143A/ja active Pending
-
2006
- 2006-01-05 US US11/325,482 patent/US7602064B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20060163748A1 (en) | 2006-07-27 |
| US7602064B2 (en) | 2009-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8633571B2 (en) | Semiconductor device and test method | |
| US8373278B2 (en) | Semiconductor device having stacked dice disposed on base substrate | |
| JP3538170B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005191436A (ja) | 半導体装置およびその製造方法 | |
| JP2009295676A (ja) | 半導体装置及びその製造方法 | |
| CN108155155B (zh) | 半导体结构及其形成方法 | |
| JP2007115957A (ja) | 半導体装置及びその製造方法 | |
| JP2016046342A (ja) | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 | |
| JP2009016586A (ja) | 半導体装置およびその製造方法 | |
| JP2006203143A (ja) | 半導体装置 | |
| TWI737258B (zh) | 半導體結構及其製造方法 | |
| JP2008053320A (ja) | 半導体装置およびその製造方法 | |
| JP2006318989A (ja) | 半導体装置 | |
| JP2008235434A (ja) | 半導体パッケージ | |
| US20080283891A1 (en) | Semiconductor structure and manufacturing method thereof | |
| JP2011009515A (ja) | 半導体装置 | |
| JP2008066440A (ja) | 半導体装置およびその製造方法 | |
| US9054104B2 (en) | Semiconductor device | |
| US8183598B2 (en) | Semiconductor device, semiconductor module, and electronic apparatus including process monitoring pattern overlapping with I/O pad | |
| JP2009141125A (ja) | 半導体装置 | |
| US20210233822A1 (en) | Semiconductor device, pad structure and fabrication method thereof | |
| JP2008294337A (ja) | セラミック基板 | |
| JP2005064218A (ja) | 半導体装置 | |
| JP2007049139A (ja) | 誘電膜上のパッシベーション膜と共に金属−絶縁体−金属キャパシタ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌｍｉｍｃａｐａｃｉｔｏｒｓ）を形成する方法及びその素子 | |
| US20070032120A1 (en) | Fuse guard ring for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |