JP5199189B2 - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5199189B2
JP5199189B2 JP2009154054A JP2009154054A JP5199189B2 JP 5199189 B2 JP5199189 B2 JP 5199189B2 JP 2009154054 A JP2009154054 A JP 2009154054A JP 2009154054 A JP2009154054 A JP 2009154054A JP 5199189 B2 JP5199189 B2 JP 5199189B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
branch
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009154054A
Other languages
English (en)
Other versions
JP2011009647A (ja
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009154054A priority Critical patent/JP5199189B2/ja
Priority to US12/792,036 priority patent/US8436482B2/en
Publication of JP2011009647A publication Critical patent/JP2011009647A/ja
Application granted granted Critical
Publication of JP5199189B2 publication Critical patent/JP5199189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置に関するものであり、特に、ＣＳＰ（チップ・スケール。パッケージ）に代表される小型の半導体装置、及び半導体装置の製造方法に関する。
半導体集積回路などの半導体素子をパッケージングした集積回路パッケージでは、小型化及び薄型化に対する要求が高まってきており、近年、特に薄型化を要求される分野の半導体集積回路パッケージを中心に、半導体素子の表面に球状の端子を格子状に配置したＣ・Ｓ・Ｐ（Ｃｈｉｐ・Ｓｃａｌｅ・Ｐａｃｋａｇｅ）が提唱されている。
特許文献１には、半導体基板上に絶縁層が配置され、その上に金属配線層が配置され、金属配線層のランド部に柱状電極が形成された半導体装置が開示されている。この半導体装置では、ランド部に十文字形状の凹部を形成し、この凹部をアライメントマークとして柱状電極のマスクのアライメント精度を向上させている。
特開２００４−３１９６３８号公報
近年、半導体装置には、更なるファインピッチ化やファインパターン化等のために、各層の露光合わせ精度の高精度化が要求されている。
本発明は、マスクアライメント精度を向上させることが可能な半導体装置、及び半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明は、基板上に設けられ、複数の凹部が形成された絶縁層と、前記絶縁層上に設けられた配線と、前記配線から分岐し、平面視で前記複数の凹部とそれぞれ重なる複数の分岐配線と、前記配線上に形成された導電部と、前記導電部上に形成された外部端子と、前記配線及び前記導電部を封止する封止樹脂層と、を有し、前記配線は、前記絶縁層の一方向へ延びる第１配線部と、前記第１配線部の一端部から前記絶縁層の一方向と直交する方向へ延びる第２配線部と、を備え、前記分岐配線は、前記第１配線部から分岐して前記直交する方向へ延び出す第１分岐配線と、前記第２配線部から分岐して前記一方向へ延び出す第２分岐配線とからなり、前記第１分岐配線は、前記一方向へ等間隔で複数本設けられて配線側第１目盛り部を形成し、前記第２分岐配線は、前記直交方向へ等間隔で複数本設けられて配線側第２目盛り部を形成する、半導体装置である。
請求項１に記載の半導体装置によれば、製造時に、配線及び分岐配線（第１分岐配線及び第２分岐配線）を形成するためのマスクに形成される複数の分岐配線部（第１分岐配線部及び第２分岐配線部）と絶縁層の複数の凹部とがそれぞれ重なるようにマスクの位置合わせを行なうことで、マスクアライメント精度を向上させることができる。
請求項２に記載の発明は、前記凹部は、前記配線及び前記分岐配線を形成するためのマスクにおいて前記分岐配線を形成するための分岐配線部を重ねて前記マスクの位置合わせを行なうためのアライメントマークである半導体装置である。
請求項２に記載の半導体装置によれば、製造時に、絶縁層の複数の凹部をマスクのアライメントマークとして、絶縁層の複数の凹部とマスクの複数の分岐配線部を重ねてマスクの位置合わせを行なうことで、マスクアライメント精度を向上させることができる。
請求項３に記載の発明は、前記複数の凹部は、前記一方向に等間隔で配列された絶縁層側第１目盛り部と、前記直交する方向に等間隔で配列された絶縁層側第２目盛り部と、で構成される半導体装置である。
請求項３に記載の半導体装置によれば、製造時に、アライメントマークとなる絶縁層側第１目盛り部と絶縁層側第２目盛り部は互いに直交する方向に凹部を配列していることから、マスクアライメント精度をさらに向上できる。
請求項４に記載の発明は、基板上に絶縁層を形成し、該絶縁層上に複数の凹部を形成する工程と、前記複数の凹部をアライメントマークとして前記絶縁層上に配線を形成する工程と、前記配線上に導電部を形成する工程と、前記配線及び前記導電部の側面を覆うように、前記絶縁層上に封止樹脂層を形成する工程と、前記導電部上に外部端子を形成する工程と、を有し、前記複数の凹部は、前記絶縁層の一方向に等間隔で配列された絶縁層側第１目盛り部と、前記一方向と直交する方向に等間隔で配列された絶縁層側第２目盛り部と、で構成され、前記配線は、前記絶縁層の一方向へ延びる第１配線部と、前記第１配線部の一端部から前記絶縁層の一方向と直交する方向へ延びる第２配線部と、を備え、前記第１配線部には、該第１配線部から分岐して前記直交する方向へ延び出す第１分岐配線が前記一方向へ等間隔で複数本設けられ、前記第２配線部には、該前記第２配線部から分岐して前記一方向へ延び出す第２分岐配線が前記直交方向へ等間隔で複数本設けられ、前記配線、前記第１分岐配線及び前記第２分岐配線を形成するためのマスクにおいて、平面視で前記第１分岐配線を形成するための第１分岐配線部と前記第１目盛り部とを重ね、前記第２分岐配線を形成するための第２分岐配線部と前記第２目盛り部とを重ねて前記マスクの位置合わせを行なう半導体装置の製造方法である。
請求項４に記載の半導体装置の製造方法によれば、絶縁層上に形成した複数の凹部をアライメントマークとして、絶縁層上に配線を形成するため、配線を形成するためのマスクのアライメント精度が向上する。特に、平面視で第１分岐配線部と第１目盛り部とを重ね、第２分岐配線部と第２目盛り部とを重ねてマスクの位置合わせを行なうため、マスクアライメント精度をさらに向上できる。
以上説明したように、本発明の半導体装置及び半導体装置製造方法は、マスクアライメント精度を向上させることができる。
（Ａ）は本発明の第１実施形態における半導体装置を外部端子側から見た平面図である。（Ｂ）は図１（Ａ）のＢ１−Ｂ１線断面図である。（Ｃ）は、図１（Ａ）のＣ１部拡大断面図である。 第１の実施形態の基板上に絶縁層が形成された状態を示す基板の側断面図である。 （Ａ）は第１の実施形態の絶縁層の表面に凹部が形成された状態を示す絶縁層の平面図である。（Ｂ）は図３（Ａ）のＢ３−Ｂ３線端面図である。 第１の実施形態の絶縁層上に金属膜及びフォトレジストを形成した状態を示す基板の側断面図である。 第１の実施形態の再配線を形成するためのマスクの配線パターンの一部を示すマスクの平面図である。 第１の実施形態の基板とマスクが位置合わせされた状態をマスク側から見た平面図である。 第１の実施形態の絶縁層上に再配線が形成された状態を示す再配線の平面図である。 第１の実施形態の再配線上に柱状電極が形成され、絶縁層及び再配線上に封止樹脂が形成され、柱状電極の端面に外部端子が形成された状態を示す基板の側断面図である。 第１の実施形態の基板を切断し、複数の半導体装置が形成された状態を示す半導体装置の側断面図である。 参考形態の半導体装置の再配線の一部を示す平面図である。 参考形態の絶縁層の表面に凹部が形成された状態を示す絶縁層の平面図である。 参考形態の再配線を形成するためのマスクの配線パターンの一部を示すマスクの平面図である。 参考形態の基板とマスクが位置合わせされた状態をマスク側から見た平面図である。 参考形態の絶縁層上に再配線が形成された状態を示す再配線の平面図である。
＜第１の実施形態の半導体装置＞
以下、本発明を実施するための第１実施形態を図面に基づき説明する。
図１（Ａ）は本発明の第１の実施形態における半導体装置１０を外部端子側から見た平面図であり、図１（Ｂ）は図１（Ａ）のＢ１−Ｂ１線断面図であり、図１（Ｃ）は図１（Ａ）のＣ１部の部分断面拡大図である。
図１（Ａ）に示すように、半導体装置１０は略矩形状とされ、表面に略球状の外部端子２２が複数個（本実施形態では６個）配設されている。
また、半導体装置１０は図１（Ｂ）に示すように、電子回路を有する基板１２と、この基板１２上に形成された例えばポリイミド等の絶縁層１４と、絶縁層１４上に形成された複数の再配線１６（配線の一例）と、各再配線１６上に形成された柱状電極１８（導電部の一例）と、絶縁層１４及び再配線１６の上に形成され柱状電極１８の側面を覆ってこれらを封止する封止樹脂層２０と、封止樹脂層２０の表面から露出した柱状電極１８の端面上に形成された前述の外部端子２２と、を有している。なお、本実施形態では、図示省略しているが、絶縁層１４には貫通穴が設けられ、この貫通穴には導電層が形成されている。この導電層は、基板１２の各電子回路毎に設けられ、電子回路と電気的に接続されている。そして、導電層、再配線１６及び柱状電極１８を介して基板１２の各電子回路と、それに対応する外部端子２２とが電気的に接続されている。
図１（Ｃ）には、各電子回路と各外部端子２２とをそれぞれ接続する再配線１６のうちの一つである再配線１６Ａが示されている。再配線１６Ａは、絶縁層１４の一方向（図１（Ｃ）ではＸ軸方向）へ延びる第１配線部３０と、この第１配線部３０の一端部から絶縁層１４の一方向と直交する方向（図１（Ｃ）ではＹ軸方向）へ延びる第２配線部３２と、を有している。なお、第１配線部３０の他端部は、柱状電極１８が略中央部に形成される台座部３４とされている。
第１配線部３０には、第１配線部３０から分岐してＹ軸方向へ延び出す線状部４０がＸ軸方向に等間隔で複数本（本実施形態では３本）形成されている。また、第１配線部３０には、第１配線部３０から分岐してＹ軸方向へ延び出す、線状部４０よりも長さが短い線状部４２が、隣接する線状部４０の間に複数本（本実施形態では３本）形成されている。なお、線状部４０と線状部４２の間隔、及び線状部４２間の間隔は均等とされている。これらの線状部４０及び線状部４２はＸ軸の目盛りを形成しており、以下では、このＸ軸の目盛りを配線側Ｘ軸目盛り部４４として示す。
第２配線部３２には、第２配線部３２から分岐してＸ軸方向へ延び出す線状部４６がＹ軸方向に等間隔で複数本（本実施形態では３本）形成されている。また、第２配線部３２には、第２配線部３２から分岐してＸ軸方向へ延び出す、線状部４６よりも長さが短い線状部４８が隣接する線状部４６の間に複数本（本実施形態では３本）形成されている。なお、線状部４６と線状部４８の間隔、及び線状部４８間の間隔は均等とされている。これらの線状部４６及び線状部４８はＹ軸の目盛りを形成しており、以下では、このＹ軸の目盛りを配線側Ｙ軸目盛り部５０として示す。
図１（Ｃ）に示すように、絶縁層１４の表面には、複数の凹部が形成され、この複数の凹部で配線側Ｘ軸目盛り部４４と重なるＸ軸の目盛り（以下では絶縁層側Ｘ軸目盛り部７０）が形成されている。具体的には、配線側Ｘ軸目盛り部４４の線状部４０と絶縁層側Ｘ軸目盛り部７０の溝部６０とが重なり、配線側Ｘ軸目盛り部４４の線状部４２と絶縁層側Ｘ軸目盛り部７０の溝部６２とが重なっている。また、絶縁層側Ｘ軸目盛り部７０は、溝部６０（本実施形態では３個）と、それよりも長さが短い溝部６０とで形成されており、隣接する溝部６０の間に溝部６０が複数個（本実施形態では３個）形成されている。なお、溝部６０と溝部６２の間隔、及び溝部６２間の間隔は均等とされている。
また、絶縁層１４の表面には、複数の凹部が形成され、この複数の凹部で配線側Ｙ軸目盛り部５０と重なるＹ軸の目盛り（以下では絶縁層側Ｙ軸目盛り部７２）が形成されている。具体的には、配線側Ｙ軸目盛り部５０の線状部４６と絶縁層側Ｙ軸目盛り部７２の溝部６４とが重なり、配線側Ｙ軸目盛り部５０の線状部４８と絶縁層側Ｙ軸目盛り部７２の溝部６６とが重なっている。また、絶縁層側Ｙ軸目盛り部７２は、溝部６４（本実施形態では３個）と、それよりも長さが短い溝部６６とで形成されており、隣接する溝部６４の間に溝部６６が複数個（本実施形態では３個）形成されている。なお、溝部６４と溝部６６の間隔、及び溝部６６間の間隔は均等とされている。
本実施形態では、図１（Ｃ）に示すように、線状部よりも溝部の幅を広めとしているが、本発明はこの構成に限らず、線状部と溝部の幅が同じでも、線状部よりも溝部の幅が狭くてもよい。
〔第１の実施形態の半導体装置の製造方法〕
次に、半導体装置１０の製造方法について説明する。
まず、図２に示すように、電子回路を有する基板１２上全面に例えばポリイミド等の絶縁層１４をスピンコート等により形成する。そして、図３（Ａ）及び図３（Ｂ）に示すように、絶縁層１４の表面に絶縁層側Ｘ軸目盛り部７０及び絶縁層側Ｙ軸目盛り部７２を形成する。このとき絶縁層１４の各電子回路の近傍となる部位に図示しない貫通穴を形成する。その後、貫通穴内に電子回路と電気的に接続される図示しない導電層を形成する。
次に、図４に示すように、絶縁層１４上全面にスパッタリング法等によって金属膜１６Ｍを形成し、この金属膜１６Ｍ上全面にフォトレジスト１００（感光材料）を形成する。そして、ステッパー等の光学装置のマーク検出器によって予め検出しておいた絶縁層側Ｘ軸目盛り部７０及び絶縁層側Ｙ軸目盛り部７２の位置情報に基づいて、再配線１６（再配線１６Ａ含む）、配線側Ｘ軸目盛り部４４、及び配線側Ｙ軸目盛り部５０を形成するための配線パターン１６Ｐが形成されたマスク１０２と基板１２との位置合わせを行なう。なお、図５及び図６では、配線パターン１６Ｐのうち、配線側Ｘ軸目盛り部４４を形成する部位をＸ軸目盛りパターン４４Ｐ、配線側Ｙ軸目盛り部５０を形成する部位をＹ軸目盛りパターン５０Ｐとして示している。この位置合わせでは、絶縁層側Ｘ軸目盛り部７０とＸ軸目盛りパターン４４Ｐとのズレ（Ｘ軸のズレ）を数値化し、絶縁層側Ｙ軸目盛り部７２とＹ軸目盛りパターン５０Ｐとのズレ（Ｙ軸のズレ）を数値化して、これらが平面視で重なるように、マスク１０２の位置を調整する（図６参照）。このため、マスク１０２は、所望の位置へ高い精度で位置合わせされる。
次に、マスク１０２上の配線パターン１６Ｐに基づいてフォトレジスト１００を露光し、現像処理を実行して未露光部分のレジストを除去する。その後、金属膜１６Ｍをエッチングし、残ったレジストを除去する。これにより、図７に示すように、再配線１６が絶縁層１４上に形成される。
次に、図８に示すように、再配線１６の台座部３４の中央部に柱状電極１８を形成する。そして、絶縁層１４、再配線１６、及び柱状電極１８を覆うように封止樹脂層２０で被覆する。この際、柱状電極１８の端面が露出するようにＣＭＰ等で封止樹脂層２０を研削する。その後、柱状電極１８の前記端面上に外部端子２２を配設し、基板１２の裏面に印（ロット番号や方向を示すマーク）などを施した後、ダイシングソーにて半導体素子をダイシングし、個変に分割して半導体装置１０が製造される（図９参照）。
ここで、前述のようにマスク１０２の位置合わせが行なわれた半導体装置１０は、再配線１６が高精度に形成される。また、例えば、基板に金属などで目盛りを形成した場合、切削部位（ダイシングエリア）に（目盛り状の）金属が配設されることがあり、個片分割のときに切断し難いなどの不具合を生じさせる虞がある。これに対して、本実施形態では、絶縁層側Ｘ軸目盛り部７０及び絶縁層側Ｙ軸目盛り部７２を再配線１６のうちの再配線１６Ａのみに形成し、かつ半導体装置１０のダイシングエリア側でなく、中央側に配置しているため切断し難いなどの不具合が生じない。
また、マスク１０２のアライメントマークとなる絶縁層側Ｘ軸目盛り部７０及び絶縁層側Ｙ軸目盛り部７２とそれぞれ重なる配線側Ｘ軸目盛り部４４及び配線側Ｙ軸目盛り部５０は、再配線１６Ａから分岐する構成としているが、本発明はこれに限らず、再配線１６Ａから分岐しない構成としてもよい。しかし、再配線１６Ａから分岐させることで、金属膜１６Ｍのエッチング時に配線側Ｘ軸目盛り部４４及び配線側Ｙ軸目盛り部５０が絶縁層１４から剥がれ落ちるのを抑制することができる。
第１の実施形態では、再配線１６Ａに配線側Ｘ軸目盛り部４４及び配線側Ｙ軸目盛り部５０を形成する構成としたが、本発明の半導体装置の製造方法はこの構成に限定されず、マスク１０２と基板１２の位置合わせを行ない、マスク１０２上の配線パターン１６Ｐに基づいてフォトレジスト１００を露光した後、フォトレジスト１００上のＸ軸目盛りパターン４４Ｐ及びＹ軸目盛りパターン５０Ｐに対応する未露光部分のみをハーフエッチングとし、それ以外のレジストを除去する構成としてもよい。このような構成にすることで、再配線１６Ａに配線側Ｘ軸目盛り部４４及び配線側Ｙ軸目盛り部５０を形成しなくてすむため、配線パターンの設計自由度が向上する。
＜参考形態の半導体装置＞
以下、本発明に含まれない参考形態の半導体装置８０を図面に基づき説明する。なお、第１の実施形態の半導体装置と同一部材については、同一符号を付して説明を省略する。
半導体装置８０は、第１の実施形態の半導体装置１０の絶縁層側Ｘ軸目盛り部７０、絶縁層側Ｙ軸目盛り部７２、配線側Ｘ軸目盛り部４４、及び配線側Ｙ軸目盛り部５０の代わりに、第１凹部８２、第２凹部８４、第１切り欠き９４、及び第２切り欠き９６を備えている。以下、具体的に説明する。
図１０には、各電子回路と各外部端子２２とをそれぞれ接続する再配線９０のうちの一つである再配線９０Ａが示されている。再配線９０Ａは、台座部９２の外周部にコの字状の切り欠きが台座部９２の中心から９０度ずれて２個形成されている。なお、以下では、この切り欠きのうちの一方を第１切り欠き９４、他方を第２切り欠き９６として示す。また、台座部９２の中央部には柱状電極１８が形成されている。この柱状電極１８は、平面視で第１切り欠き９４及び第２切り欠き９６に重ならないように配置されている。
絶縁層１４の表面には、複数の凹部（本参考形態では２個）が形成されている。この複数の凹部は、略矩形状の第１凹部８２及び略矩形状の第２凹部８４とで構成され、第１凹部８２は第１切り欠き部９４に取り囲まれ、第２凹部８４は第２切り欠き部９４に取り囲まれている。なお、本参考形態では、第１凹部８２と第１切り欠き部９４との間の空隙部の幅Ｔ１が略均等とされ、第２凹部８４と第２切り欠き部９６との間の空隙部の幅Ｔ２が略均等とされ、且つ幅Ｔ１と幅Ｔ２が略等しくなっている。
〔参考形態の半導体装置の製造方法〕
次に、半導体装置８０の製造方法について説明する。
なお、第１の実施形態の半導体装置の製造方法と同一工程については、説明を省略する。
まず、図２に示すように、電子回路を有する基板１２上全面に例えばポリイミド等の絶縁層１４をスピンコート等により形成する。そして、図１１に示すように、絶縁層１４の表面に第１凹部８２、第２凹部８４を形成する。このとき絶縁層１４の各電子回路の近傍となる部位に図示しない貫通穴を形成する。その後、貫通穴内に電子回路と電気的に接続される図示しない導電層を形成する。
次に、図４に示すように、絶縁層１４上全面にスパッタリング法等によって金属膜１６Ｍ（９０Ｍ）を形成し、この金属膜９０Ｍ上全面にフォトレジスト１０４（感光材料）を形成する。そして、ステッパー等の光学装置のマーク検出器によって予め検出しておいた第１凹部８２及び第２凹部８４の位置情報に基づいて、再配線９０（再配線９０Ａ含む）、第１切り欠き９４及び第２切り欠き９６を形成するための配線パターン９０Ｐが形成されたマスク１０６と基板１２との位置合わせを行なう。なお、図１２及び図１３では、配線パターン９０Ｐのうち、第１切り欠き９４を形成する部位を第１切り欠きパターン９４Ｐ、第２切り欠き９６を形成する部位を第２切り欠き９６パターン９６Ｐとして示している。この位置合わせでは、第１切り欠きパターン９４Ｐで第１凹部８２を取り囲み、第１切り欠きパターン９４Ｐと第１凹部８２との空隙部の幅Ｔ１が均等となり、かつ第２切り欠きパターン９６Ｐで第２凹部８４を取り囲み、第２切り欠きパターン９６Ｐとの空隙部の幅Ｔ２が均等となるようにマスク１０２の位置を調整する（図１３参照）。このため、マスク１０２は、所望の位置へ高い精度で位置合わせされる。
次に、マスク１０２上の配線パターン１６Ｐに基づいてフォトレジスト１００を露光し、現像処理を実行して未露光部分のレジストを除去する。その後、金属膜９０Ｍをエッチングし、残ったレジストを除去する。これにより、図１３に示すように、再配線９０が絶縁層１４上に形成される。
次に、図１４に示すように、再配線９０の台座部９２の中央部に柱状電極１８を形成する。柱状電極１８を形成する際、まず、再配線９０及び絶縁層１４の表面全面に図示しないフォトレジストを形成し、予め検出しておいた第１切り欠き９４及び第２切り欠き９６の位置を検出し、検出した位置情報に基づいて、柱状電極１８を形成するためのパターンが形成されたマスクと基板１２との位置合わせを行ない、露光及び現像でフォトレジストにレジストパターンを形成し、露出した台座部９２の中央部に電解めっき処理で柱状電極１８を形成する。
そして、絶縁層１４、再配線１６、及び柱状電極１８を覆うように封止樹脂層２０で被覆する。この際、柱状電極１８の端面が露出するようにＣＭＰ等で封止樹脂層２０を研削する。その後、柱状電極１８の前記端面上に外部端子２２を配設し、基板１２の裏面に印（ロット番号や方向を示すマーク）などを施した後、ダイシングソーにて半導体素子をダイシングし、個変に分割して半導体装置１０が製造される（図９参照）。
ここで、前述のようにマスク１０６の位置合わせが行なわれた半導体装置８０は、再配線９０が高精度に形成され、さらに、再配線９０の台座部９２に形成される柱状電極１８も高精度に配置される。また、図１０に示すように、第１切り欠き９４及び第２切り欠き９６を台座部９２の外周部に形成するため、その他の部位に形成するよりも再配線の設計自由度が向上し、さらに抵抗値を下げることができる。さらに、第１切り欠き９４及び第２切り欠き９６が平面視で柱状電極１８と重ならない台座部９２に設けられていることで、柱状電極１８からのズレ量を検出することができる。
なお、本参考形態によらず、絶縁層１４の表面に絶縁層側Ｘ軸目盛り部４４及び絶縁層側Ｙ軸目盛り部５０、第１凹部８２、及び第２凹部８４を形成し、再配線に配線側Ｘ軸目盛り部７０、配線側Ｙ軸目盛り部７２、第１切り欠き部９４及び第２切り欠き部９６を形成してもよい。
また、第１の実施形態では、線状部を第１配線部３０及び第２配線部３２に形成する構成としたが、本発明はこの構成に限定されず、台座部３４に線状部を形成する構成としてもよい。また、参考形態では、台座部３４に切り欠きを形成する構成としたが、第１配線部３０及び第２配線部３２に切り欠きを形成する構成としてもよい。
なお、第１の実施形態及び参考形態の半導体装置の製造方法は一例であり、例えば、再配線の形成に電解めっき処理を用いてもよい。
以上、実施形態を挙げて本発明の実施の形態を説明したが、これらの実施形態は一例であり、要旨を逸脱しない範囲内で種々変更して実施できる。また、本発明の権利範囲がこれらの実施形態に限定されないことは言うまでもない。
１０ 半導体装置
１２ 基板
１４ 絶縁層
１６ 再配線
１８ 柱状電極
２０ 封止樹脂層
２２ 外部端子
３４ 台座部
４０ 線状部（第１分岐配線）
４２ 線状部（第１分岐配線）
４４ 配線側Ｘ軸目盛り部（第１分岐配線）
４６ 線状部（第２分岐配線）
４８ 線状部（第２分岐配線）
５０ 配線側Ｙ軸目盛り部（第２分岐配線）
６０ 溝部（凹部）
６２ 溝部（凹部）
６４ 溝部（凹部）
６６ 溝部（凹部）
７０ 絶縁層側Ｘ軸目盛り部（第１目盛り部）
７２ 絶縁層側Ｙ軸目盛り部（第２目盛り部）
８０ 半導体装置
８２ 第１凹部
８４ 第２凹部
９０ 再配線
９２ 台座部
９６ 第１切り欠き
９８ 第２切り欠き
１０２ マスク
１０６ マスク

Claims (4)

  1. 基板上に設けられ、複数の凹部が形成された絶縁層と、
    前記絶縁層上に設けられた配線と、
    前記配線から分岐し、平面視で前記複数の凹部とそれぞれ重なる複数の分岐配線と、
    前記配線上に形成された導電部と、
    前記導電部上に形成された外部端子と、
    前記配線及び前記導電部を封止する封止樹脂層と、
    を有し、
    前記配線は、前記絶縁層の一方向へ延びる第１配線部と、前記第１配線部の一端部から前記絶縁層の一方向と直交する方向へ延びる第２配線部と、を備え、
    前記分岐配線は、前記第１配線部から分岐して前記直交する方向へ延び出す第１分岐配線と、前記第２配線部から分岐して前記一方向へ延び出す第２分岐配線とからなり、
    前記第１分岐配線は、前記一方向へ等間隔で複数本設けられて配線側第１目盛り部を形成し、
    前記第２分岐配線は、前記直交方向へ等間隔で複数本設けられて配線側第２目盛り部を形成する半導体装置。
  2. 前記凹部は、前記配線及び前記分岐配線を形成するためのマスクにおいて前記分岐配線を形成するための分岐配線部を重ねて前記マスクの位置合わせを行なうためのアライメントマークである請求項１に記載の半導体装置。
  3. 前記複数の凹部は、前記一方向に等間隔で配列された絶縁層側第１目盛り部と、前記直交する方向に等間隔で配列された絶縁層側第２目盛り部と、で構成される請求項２に記載の半導体装置。
  4. 基板上に絶縁層を形成し、該絶縁層上に複数の凹部を形成する工程と、
    前記複数の凹部をアライメントマークとして前記絶縁層上に配線を形成する工程と、
    前記配線上に導電部を形成する工程と、
    前記配線及び前記導電部の側面を覆うように、前記絶縁層上に封止樹脂層を形成する工程と、
    前記導電部上に外部端子を形成する工程と、
    を有し、
    前記複数の凹部は、前記絶縁層の一方向に等間隔で配列された絶縁層側第１目盛り部と、前記一方向と直交する方向に等間隔で配列された絶縁層側第２目盛り部と、で構成され、
    前記配線は、前記絶縁層の一方向へ延びる第１配線部と、前記第１配線部の一端部から前記絶縁層の一方向と直交する方向へ延びる第２配線部と、を備え、
    前記第１配線部には、該第１配線部から分岐して前記直交する方向へ延び出す第１分岐配線が前記一方向へ等間隔で複数本設けられ、
    前記第２配線部には、該前記第２配線部から分岐して前記一方向へ延び出す第２分岐配線が前記直交方向へ等間隔で複数本設けられ、
    前記配線、前記第１分岐配線及び前記第２分岐配線を形成するためのマスクにおいて、平面視で前記第１分岐配線を形成するための第１分岐配線部と前記第１目盛り部とを重ね、前記第２分岐配線を形成するための第２分岐配線部と前記第２目盛り部とを重ねて前記マスクの位置合わせを行なう半導体装置の製造方法。
JP2009154054A 2009-06-29 2009-06-29 半導体装置、及び半導体装置の製造方法 Active JP5199189B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009154054A JP5199189B2 (ja) 2009-06-29 2009-06-29 半導体装置、及び半導体装置の製造方法
US12/792,036 US8436482B2 (en) 2009-06-29 2010-06-02 Semiconductor device, and method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009154054A JP5199189B2 (ja) 2009-06-29 2009-06-29 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011009647A JP2011009647A (ja) 2011-01-13
JP5199189B2 true JP5199189B2 (ja) 2013-05-15

Family

ID=43379793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009154054A Active JP5199189B2 (ja) 2009-06-29 2009-06-29 半導体装置、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8436482B2 (ja)
JP (1) JP5199189B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6016189B2 (ja) * 2011-09-08 2016-10-26 株式会社リコー パッケージ部材及び光デバイス
CN105094447B (zh) * 2011-11-27 2018-01-16 宸鸿科技(厦门)有限公司 触控感测装置及其制造方法
TWI737505B (zh) * 2020-09-29 2021-08-21 力成科技股份有限公司 封裝結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241117A (ja) * 1988-03-23 1989-09-26 Seiko Epson Corp アライメント・マーク
US6465322B2 (en) * 1998-01-15 2002-10-15 Koninklijke Philips Electronics N.V. Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2004260074A (ja) * 2003-02-27 2004-09-16 Seiko Epson Corp 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器
JP3989869B2 (ja) * 2003-04-14 2007-10-10 沖電気工業株式会社 半導体装置及びその製造方法
US7358608B2 (en) 2003-06-13 2008-04-15 Oki Electric Industry Co., Ltd. Semiconductor device having chip size package with improved strength

Also Published As

Publication number Publication date
US20100327454A1 (en) 2010-12-30
US8436482B2 (en) 2013-05-07
JP2011009647A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
US7193301B2 (en) Semiconductor device and manufacturing method thereof
US7045908B2 (en) Semiconductor device and method for manufacturing the same
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
KR101901988B1 (ko) 반도체 패키지의 제조 방법
TWI353028B (en) Substrate for forming semiconductor components and
JP2007103430A (ja) 配線基板
JP2007214243A (ja) 半導体装置の製造方法
US8901754B2 (en) Semiconductor device and manufacturing method thereof
KR20060103123A (ko) 가요성 회로 기판과 그 제조 방법
US20070210458A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20190109092A1 (en) Positioning structure having positioning unit
US20070052106A1 (en) Semiconductor device and method for fabricating the same
JP5199189B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4471213B2 (ja) 半導体装置およびその製造方法
JP5107529B2 (ja) 半導体装置及びその製造方法
KR101159002B1 (ko) 반도체 장치 및 그 제조방법
JP2009289866A (ja) 半導体装置の製造方法
JP2008210828A (ja) 半導体装置およびその製造方法
JP2004349611A (ja) 半導体基板、半導体基板の製造方法および半導体素子の製造方法
JP2009060000A (ja) 半導体装置
JP2010062170A (ja) 半導体装置およびその製造方法
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JP4341694B2 (ja) 半導体素子の製造方法
KR20040101923A (ko) 반도체소자 및 그 제조방법
JP2005093461A (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5199189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250