JP3715590B2 - インサート成形ケース及び半導体装置 - Google Patents
インサート成形ケース及び半導体装置 Download PDFInfo
- Publication number
- JP3715590B2 JP3715590B2 JP2002175743A JP2002175743A JP3715590B2 JP 3715590 B2 JP3715590 B2 JP 3715590B2 JP 2002175743 A JP2002175743 A JP 2002175743A JP 2002175743 A JP2002175743 A JP 2002175743A JP 3715590 B2 JP3715590 B2 JP 3715590B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- terminal
- bonding surface
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はインサート成形ケース及びそれを適用した半導体装置に関し、特にインサート成形ケースにおいて端子をケース本体に強固に固定するための技術に関する。
【０００２】
【従来の技術】
図７に第１の従来技術に係る電力用半導体装置７５０を説明するための平面図を示す。また、図７中の破線で囲んだ部分８の拡大図を図８に示し、図８中の９−９線における断面図を図９に示す。
【０００３】
電力用半導体装置７５０では、放熱板７５７上にはんだを介して、例えばセラミック等から成る絶縁基板７５６が配置されている。そして、絶縁基板７５６上に回路パターン７５４が形成されており、回路パターン７５４上には複数の電力用半導体チップ７５３がそれぞれはんだを介して配置されている。そして、電力用半導体チップ７５３を取り囲むように、枠状のインサート成形ケース（以下、単に「ケース」とも呼ぶ）８００が放熱板７５７上に配置されている。
【０００４】
ケース８００は、例えば樹脂から成る絶縁性のケース本体８１０と、ケース本体８１０内にインサートされた複数の端子８５０と、を含んでいる。端子８５０のボンディング面８５３と、電力用半導体チップ７５３と、回路パターン７５４とは、ワイヤ７５２によって互いに所定に接続されている。
【０００５】
図８及び図９に示すように、端子８５０は先端側部分の一部にツブシ加工により厚さを薄くしたツブシ部８５５を有しており、ツブシ部８５５はボンディング面８５３と段差（例えば０．２〜０．３ｍｍ）を成している。そして、端子８５０は、ツブシ部８５５がケース本体８１０内に埋設され且つボンディング面８５３がケース本体８１０の表面と同じ高さレベルで露出するように、ケース本体８１０内に埋設されている（インサートされている）。
【０００６】
次に、図１０に第２の従来技術に係るインサート成形ケース９００の端子９５０付近の平面図を示し、図１０中の１１−１１線における断面図を図１１に示す。ケース９００は上述のケース８００に変えて電力用半導体装置７５０に適用される。ケース９００用の成形金型にはガイドピンが設けられており、当該ガイドピンは成形時に端子９５０をガイドし、保持する。このため、以下、ケース９００をピンガイド型のケース９００とも呼ぶことにする。
【０００７】
図１０及び図１１に示すようにケース９００は上述のガイドピンに起因した穴９１２を有しており、穴９１２内において電極９５０が露出している。ケース９００においても端子９５０のボンディング面９５３がケース本体９１０の表面と同じ高さレベルになるように成形されている。
【０００８】
なお、ケース８００，９００内に不図示のシリコンゲルが充填され、電力用半導体チップ７５３等が封止される。
【０００９】
【発明が解決しようとする課題】
上述のように、ケース８００は端子８５０のボンディング面８５３がケース本体８１０の表面と同じ高さになるようにインサート成形されるので、成形金型とツブシ部８５５との間の隙間はボンディング面８５３とツブシ部８５５との上記段差（例えば０．２〜０．３ｍｍ）に相当する。そのような狭い隙間に起因して、図９に示すようにツブシ部８５５上にケース本体８１０用の樹脂が十分に配置（充填）されない場合、つまりツブシ部８５５が十分に埋設されない場合が生じうる。かかる場合、端子８５０はケース本体８１０に十分に保持されないため、例えば端子８５０が浮き上がってワイヤボンディングが安定的に実施できない、換言すればワイヤボンディングの強度が不十分になってしまう。
【００１０】
さらに、端子８５０はツブシ部８５５を加工する必要性があるので、その加工コストがケース８００及び半導体装置７５０を高価にしてしまう。
【００１１】
他方、ピンガイド型のケース９００ではガイドピン穴９１２内の空気がシリコンゲル中に気泡を形成するので、該気泡に起因して半導体装置に不具合が発生する場合がある。
【００１２】
また、ケース９００用の成形金型にはガイドピンを精度良く設ける必要があるため、ケース９００及び半導体装置７５０が高価になってしまう。
【００１３】
本発明はかかる点に鑑みて成されたものであり、従来のケース８００，９００よりも端子がケース本体に強固に固定されたインサート成形ケースを安価に提供することを第１の目的とする。
【００１４】
さらに、本発明は第１の目的を実現しうるインサート成形ケースを用いることによって半導体装置を安価に提供することを第２の目的とする。
【００１５】
【課題を解決するための手段】
請求項１に記載のインサート成形ケースは、電気回路を収容して半導体装置を形成するインサート成形ケースであって、絶縁性のケース本体と、ボンディング面及び前記ボンディング面に引き続く側面を有し、前記ボンディング面が露出するように前記ケース本体内にインサートされた端子と、を備え、前記ケース本体は、前記端子の幅方向において前記ボンディング面の両側に設けられており前記ボンディング面に引き続く前記側面に接すると共に前記ボンディング面には接せずにそれよりも突出した突出部を含んでおり、前記突出部間の距離をＬ１とし、前記端子の幅をＬ２とするとき、Ｌ１≦Ｌ２、且つ、Ｌ１≒Ｌ２を満たす。
【００１６】
請求項２に記載のインサート成形ケースは、請求項１に記載のインサート成形ケースであって、前記端子の前記側面は、前記ボンディング面に引き続く、プレスせん断により発生したダレ面を含み、前記ダレ面に前記突出部が接している。
【００１７】
請求項３に記載の半導体装置は、請求項１又は請求項２に記載のインサート成形ケースと、前記インサート成形ケース内に収容されており、前記端子の前記ボンディング面とワイヤにより接続された電気回路と、を備える。
【００１８】
【発明の実施の形態】
図１に本発明の実施の形態に係る電力用半導体装置ないしは電力用半導体モジュール５０を説明するための平面図を示す。電力用半導体装置５０は、放熱板５７と、例えばセラミック等から成る絶縁基板５６と、電気回路５１と、ワイヤ５２と、枠状のインサート成形ケース（以下、単に「ケース」とも呼ぶ）１００と、を含んでいる。
【００１９】
詳細には、放熱板５７上に不図示のはんだを介して絶縁基板５６が配置されている。そして、絶縁基板５６を介して放熱板５７に対面するように当該絶縁基板５６上に導電性の回路パターン５４が形成されており、回路パターン５４上には複数の電力用半導体チップ５３がそれぞれ不図示のはんだを介して配置されている。電力用半導体チップ５３は例えばスイッチング用素子であり、一例としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が挙げられる。複数の電力用半導体チップ５３及び回路パターン５４はワイヤ５５によって所定に接続されている。すなわち、電力用半導体チップ５３、回路パターン５４、及び、ワイヤ５５で以て絶縁基板５６上に電気回路５１が形成されている。なお、回路パターン５４上には電力用半導体チップ５３を位置決めするためのレジスト５８が配置されている。
【００２０】
そして、枠状のケース１００の一方の開口を塞ぐように放熱板５７が配置されており、これによりケース１００と放熱板５７とで以て箱体ないしは器体が形成されている。このとき、ケース１００と放熱板５７とは該箱体内に、換言すれば枠状のケース１００内に、電気回路５１が収容されるように配置されている。
【００２１】
ケース１００は、例えば樹脂から成る絶縁性から成り枠体を形作っているケース本体１１０と、ケース本体１１０内にインサートされた複数の端子１５０と、を含んでおり、端子１５０のボンディング面１５３（図２乃至図５参照）と電気回路５１とがワイヤ５２によって電気的に接続されている。なお、ケース１００は後に詳述する。
【００２２】
電力用半導体装置５０は、シリコンゲルと、蓋と、回路基板とをさらに含んでいる。具体的には、ケース１００と放熱板５７とで以て形成された箱体内には電気回路５１を覆って例えば不図示のシリコンゲルが充填され、さらに不図示の蓋がされる。電力用半導体装置５０では端子１５０の第１部分１５１（図２乃至図５）の先端にケース１００内において不図示の回路基板が接続される。
【００２３】
次に、図２乃至図５を参照してケース１００を詳述する。なお、図２は図１中の破線で囲んだ部分２の拡大図であり、図３は図２中の矢印３の方向からケース１００を見た図であり（説明のためハッチングを施している）、図４は図２中の４−４線における断面図であり、図５は図２乃至図４中の５−５線における断面図である。なお、図面の煩雑化を避けるため、例えば図３及び図４ではケース本体１１０の一部（端子１５０の第１部分１５１に対面する部分）の図示を省略している。
【００２４】
ここでは説明の簡単のため端子１５０はＬ字型に曲げられた板状部材から成る場合を挙げ、Ｌ字型の一辺及び他辺を第１部分１５１及び第２部分１５２とそれぞれ呼ぶことにする。
【００２５】
端子１５０は上記枠体内側において第１部分１５１の板状主面が枠体の側壁部分に対面するように且つ第２部分１５２の先端が上記枠体内側に向けて突出するように配置されており、端子１５０の折り曲げ部付近はケース本体１１０内に埋設されている（インサートされている）。
【００２６】
第１部分１５１の少なくとも先端はケース本体１１０の表面から突出している。なお、電力用半導体装置５０では第１部分１５１の先端はケース本体１１０内において不図示の回路基板に接続されるため図５には第１部分１５１がケース本体１１０の側壁部分よりも低い場合を図示しているが、該先端をケース本体１１０の側壁部分よりも高くして外部引き出し端子として用いることも可能である。
【００２７】
他方、第２部分１５２において上記板状部材の一方の主面はボンディング面１５３を成しており、第２部分はさらに、ボンディング面１５３に対向する板状主面（以下、裏面とも呼ぶ）１５４、及び、裏面１５４とボンディング面１５３との間に裏面１５４及びボンディング面１５３に引き続く側面１５５を有している。なお、側面１５５のうちで第２部分１５２の長さ方向の端面を先端面１５６とも呼ぶことにする。
【００２８】
第２部分１５２はボンディング面１５３が露出するようにケース本体１１０内に埋設されている（インサートされている）。すなわち、第２部分１５２の裏面１５４及び側面１５５はケース本体１１０に接している。なお、図２等では第２部分１５２の先端面１５６が露出する場合を図示しているが、当該先端面１５６が露出しないようにしても構わない。
【００２９】
特に、ケース本体１１０において第２部分１５２の側面１５５に接する部分１１１はボンディング面１５３よりも突出しており、ボンディング面１５３の平面視において（図２参照）当該部分１１１とボンディング面１５３とは第２部分１５２の幅の方向ＤＷに交互に並んでいる。以下、当該部分１１１を「突出部１１１」と呼ぶことにする。すなわち、突出部１１１は第２部分１５２の幅方向ＤＷにおいて第２部分１５２の両側にそれぞれ設けられており、当該突出部１１１は第２部分１５２の側面１５５に接すると共にボンディング面１５３よりも突出している。ボンディング面１５３に対する突出部１１１の突出量（突出高さ）ａはワイヤボンディング装置がワイヤボンディング作業をしうるように設定され、例えば０．２５ｍｍ以下である。
【００３０】
しかも、突出部１１１間の距離Ｌ１と第２部分１５２の幅Ｌ２とは等しく設定されている（Ｌ１＝Ｌ２）或いは大略等しく設定されている（Ｌ１≒Ｌ２）。ここで、第２部分１５２においてボンディング面１５３の平面視上（図２参照）、先端面１５６付近ないしは先端側部分１５２Ａが折り曲げ部側部分１５２Ｂに対して幅狭になっているが、先端側部分１５２Ａ及び折り曲げ部側部分１５２Ｂのいずれにおいても上述のＬ１＝Ｌ２（又はＬ１≒Ｌ２）を満たしている。なお、幅狭の先端側部分１５２Ａによれば端子１５０をプレスせん断する際に先端側部分１５２Ａへの加重を減らすことができる。なお、第２部分１５２の幅Ｌ２は例えば、先端側部分１５２Ａにおいて約０．８ｍｍ、折り曲げ部側部分１５２Ｂにおいて約１．４ｍｍである。
【００３１】
このように、ケース本体１１０の突出部１１１は端子１５０の側面１５５に接すると共にボンディング面１５３よりも突出しており、さらに突出部１１１間の距離Ｌ１と端子１５０の第２部分１５２の幅Ｌ２とが（大略）等しい。このため、第２部分１５２の幅方向ＤＷ両側に、突出部１１１としてのケース本体１１０用樹脂が従来のケース８００，９００に比べて十分に配置され、しかも突出部１１１はボンディング面１５３を幅方向ＤＷにおいて挟み込むように配置されている。従って、ボンディング面１５３を十分に確保しつつ端子１５０を、特にボンディング面１５３をケース本体１１０に対して強固に固定することができるので、安定的にワイヤボンディングを実施してボンディング強度を増大させることができる。その結果、ケース１００を用いることにより生産性及び歩留まりが向上し、電力用半導体装置５０を安価に提供することができる。
【００３２】
また、ケース１００によれば、従来のケース８００のように端子８５０にツブシ加工を施したり、従来のケース９００のように成形金型にガイドピンを精度良く設ける必要が無い。つまり、ツブシ加工やガイドピンの配置についてのコストを削減することによっても電力用半導体装置５０を安価にすることができる。また、ケース１００はガイドピン穴９１２自体を有さないので、該穴９１２に起因した気泡がシリコンゲル内に形成されることがなく、従って当該気泡が電力用半導体装置５０に不具合を引き起こすことがない。
【００３３】
さて、端子１５０をプレスせん断で形成した場合、図３及び図４の拡大図に相当の図６に示すように、端子１５０の縁（エッジ）にダレ面１５７が形成される。なお、ここではダレ面１５７は側面１５５の一部として扱う。当該ダレ面１５７を利用することによって端子１５０をより強固にケース本体１１０に固定することができる。
【００３４】
具体的には、ダレ面１５７に引き続く（換言すればダレ面１５７に近い側の）板状主面をボンディング面１５３に選定し、且つ、当該ダレ面１５７に突出部１１１が接するように（被さるように）ケース１００を成形する。ボンディング面１５３の平面視におけるダレ面１５７の幅（幅方向ＤＷの寸法）は例えば約０．２ｍｍであり、このとき、突出部１１１間の幅Ｌ１と端子１５０の第２部分１５２の幅Ｌ２とは大略等しい（Ｌ１≒Ｌ２）がＬ１の方がＬ２よりも若干小さい（Ｌ１＜Ｌ２。ここではＬ２−Ｌ１＝０．４ｍｍ）。
【００３５】
このようにダレ面１５７上にも突出部１１１を形成することにより、第２部分１５２の幅方向ＤＷにおける端部がケース本体１１０内に埋設されるので、端子１５０を成す板状部材の厚さ方向ＤＴにも突出部１１１によって第２部分１５２が固定される。このため、端子１５０を、従ってボンディング面をより強固にケース本体１１０に固定することができ、ワイヤボンディングの安定性及びボンディング強度をさらに増大させることができる。このとき、プレスせん断された端子１５０においてダレ面１５７に引き続く板状主面をボンディング面１５３に選定するという簡単な手段によって、かかる効果が得られる。
【００３６】
なお、上述の例のようにダレ面１５７の幅は第２部分１５２の幅Ｌ２に比して小さいので、ボンディング面１５３は十分に確保される。
【００３７】
ところで、端子１５０は電力用半導体装置５０において制御用端子であっても良いし、当該制御用端子よりも幅が広い高電圧・大電流用端子であっても良い。
【００３８】
また、電気回路５１は電力用半導体チップ５３に変えて又は加えて低電圧用半導体チップを含んでいても良く、つまりケース１００の適用範囲は電力用半導体装置５０に限られない。
【００３９】
【発明の効果】
請求項１に係る発明によれば、ケース本体の突出部は端子の側面に接すると共にボンディング面よりも突出しており、さらに突出部間の距離Ｌ１と端子の幅Ｌ２とはＬ１≦Ｌ２且つＬ１≒Ｌ２を満たす。このため、端子の幅方向両側に十分な大きさ（量）の突出部が配置され、しかも突出部はボンディング面を上記幅方向において挟み込むように配置されている。従って、ボンディング面を十分に確保しつつケース本体に対して端子が、特にボンディング面が強固に固定されるので、安定したワイヤボンディングを可能にし、ボンディング強度を増大させることができる。このとき、本発明のインサート成形ケースでは端子にツブシ加工を施したり成形金型にガイドピンを設ける必要が無いので、安価に上記効果を得ることができる。また、ガイドピンを用いないのでケース本体にガイドピン穴が形成されず、従って当該穴内の空気に起因した不具合が生じない半導体装置を提供することができる。
【００４０】
請求項２に係る発明によれば、ダレ面に突出部が接しているので、端子の幅方向の端部がケース本体内に埋設され、これにより突出部によって端子がその厚さ方向にも固定される。このため、端子を、従ってボンディング面をケース本体に、より強固に固定することができる。従って、ワイヤボンディングの安定性及びボンディング強度をさらに増大させることができる。しかも、プレスせん断により製造された端子においてダレ面に引き続く面をボンディング面に選定するという簡単な手段によって、上記効果が得られる。
【００４１】
請求項３に係る発明によれば、請求項１又は請求項２に記載のインサート成形ケースを用いるので生産性及び歩留まりが向上し、その結果、安価な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る電力用半導体装置を説明するための平面図である。
【図２】 図１中の破線で囲んだ部分２の拡大図である。
【図３】 図２中の矢印３の方向からインサート成形ケースを見た図である。
【図４】 図２中の４−４線における断面図である。
【図５】 図２乃至図４中の５−５線における断面図である。
【図６】 本発明の実施の形態に係るインサート成形ケースを説明するための拡大図である。
【図７】 第１の従来技術に係る電力用半導体装置を説明するための平面図である。
【図８】 図７中の破線で囲んだ部分８の拡大図である。
【図９】 図８中の９−９線における断面図である。
【図１０】 第２の従来技術に係るインサート成形ケースを説明するための平面図である。
【図１１】 図１０中の１１−１１線における断面図である。
【符号の説明】
５０ 電力用半導体装置、５１ 電気回路、５２ ワイヤ、１００ インサート成形ケース、１１０ 絶縁性のケース本体、１１１ 突出部、１５０ 端子、１５３ ボンディング面、１５５ 側面、１５７ ダレ面、ＤＷ 幅方向、Ｌ１突出部間の距離、Ｌ２ 端子の第２部分の幅。
【発明の属する技術分野】
本発明はインサート成形ケース及びそれを適用した半導体装置に関し、特にインサート成形ケースにおいて端子をケース本体に強固に固定するための技術に関する。
【０００２】
【従来の技術】
図７に第１の従来技術に係る電力用半導体装置７５０を説明するための平面図を示す。また、図７中の破線で囲んだ部分８の拡大図を図８に示し、図８中の９−９線における断面図を図９に示す。
【０００３】
電力用半導体装置７５０では、放熱板７５７上にはんだを介して、例えばセラミック等から成る絶縁基板７５６が配置されている。そして、絶縁基板７５６上に回路パターン７５４が形成されており、回路パターン７５４上には複数の電力用半導体チップ７５３がそれぞれはんだを介して配置されている。そして、電力用半導体チップ７５３を取り囲むように、枠状のインサート成形ケース（以下、単に「ケース」とも呼ぶ）８００が放熱板７５７上に配置されている。
【０００４】
ケース８００は、例えば樹脂から成る絶縁性のケース本体８１０と、ケース本体８１０内にインサートされた複数の端子８５０と、を含んでいる。端子８５０のボンディング面８５３と、電力用半導体チップ７５３と、回路パターン７５４とは、ワイヤ７５２によって互いに所定に接続されている。
【０００５】
図８及び図９に示すように、端子８５０は先端側部分の一部にツブシ加工により厚さを薄くしたツブシ部８５５を有しており、ツブシ部８５５はボンディング面８５３と段差（例えば０．２〜０．３ｍｍ）を成している。そして、端子８５０は、ツブシ部８５５がケース本体８１０内に埋設され且つボンディング面８５３がケース本体８１０の表面と同じ高さレベルで露出するように、ケース本体８１０内に埋設されている（インサートされている）。
【０００６】
次に、図１０に第２の従来技術に係るインサート成形ケース９００の端子９５０付近の平面図を示し、図１０中の１１−１１線における断面図を図１１に示す。ケース９００は上述のケース８００に変えて電力用半導体装置７５０に適用される。ケース９００用の成形金型にはガイドピンが設けられており、当該ガイドピンは成形時に端子９５０をガイドし、保持する。このため、以下、ケース９００をピンガイド型のケース９００とも呼ぶことにする。
【０００７】
図１０及び図１１に示すようにケース９００は上述のガイドピンに起因した穴９１２を有しており、穴９１２内において電極９５０が露出している。ケース９００においても端子９５０のボンディング面９５３がケース本体９１０の表面と同じ高さレベルになるように成形されている。
【０００８】
なお、ケース８００，９００内に不図示のシリコンゲルが充填され、電力用半導体チップ７５３等が封止される。
【０００９】
【発明が解決しようとする課題】
上述のように、ケース８００は端子８５０のボンディング面８５３がケース本体８１０の表面と同じ高さになるようにインサート成形されるので、成形金型とツブシ部８５５との間の隙間はボンディング面８５３とツブシ部８５５との上記段差（例えば０．２〜０．３ｍｍ）に相当する。そのような狭い隙間に起因して、図９に示すようにツブシ部８５５上にケース本体８１０用の樹脂が十分に配置（充填）されない場合、つまりツブシ部８５５が十分に埋設されない場合が生じうる。かかる場合、端子８５０はケース本体８１０に十分に保持されないため、例えば端子８５０が浮き上がってワイヤボンディングが安定的に実施できない、換言すればワイヤボンディングの強度が不十分になってしまう。
【００１０】
さらに、端子８５０はツブシ部８５５を加工する必要性があるので、その加工コストがケース８００及び半導体装置７５０を高価にしてしまう。
【００１１】
他方、ピンガイド型のケース９００ではガイドピン穴９１２内の空気がシリコンゲル中に気泡を形成するので、該気泡に起因して半導体装置に不具合が発生する場合がある。
【００１２】
また、ケース９００用の成形金型にはガイドピンを精度良く設ける必要があるため、ケース９００及び半導体装置７５０が高価になってしまう。
【００１３】
本発明はかかる点に鑑みて成されたものであり、従来のケース８００，９００よりも端子がケース本体に強固に固定されたインサート成形ケースを安価に提供することを第１の目的とする。
【００１４】
さらに、本発明は第１の目的を実現しうるインサート成形ケースを用いることによって半導体装置を安価に提供することを第２の目的とする。
【００１５】
【課題を解決するための手段】
請求項１に記載のインサート成形ケースは、電気回路を収容して半導体装置を形成するインサート成形ケースであって、絶縁性のケース本体と、ボンディング面及び前記ボンディング面に引き続く側面を有し、前記ボンディング面が露出するように前記ケース本体内にインサートされた端子と、を備え、前記ケース本体は、前記端子の幅方向において前記ボンディング面の両側に設けられており前記ボンディング面に引き続く前記側面に接すると共に前記ボンディング面には接せずにそれよりも突出した突出部を含んでおり、前記突出部間の距離をＬ１とし、前記端子の幅をＬ２とするとき、Ｌ１≦Ｌ２、且つ、Ｌ１≒Ｌ２を満たす。
【００１６】
請求項２に記載のインサート成形ケースは、請求項１に記載のインサート成形ケースであって、前記端子の前記側面は、前記ボンディング面に引き続く、プレスせん断により発生したダレ面を含み、前記ダレ面に前記突出部が接している。
【００１７】
請求項３に記載の半導体装置は、請求項１又は請求項２に記載のインサート成形ケースと、前記インサート成形ケース内に収容されており、前記端子の前記ボンディング面とワイヤにより接続された電気回路と、を備える。
【００１８】
【発明の実施の形態】
図１に本発明の実施の形態に係る電力用半導体装置ないしは電力用半導体モジュール５０を説明するための平面図を示す。電力用半導体装置５０は、放熱板５７と、例えばセラミック等から成る絶縁基板５６と、電気回路５１と、ワイヤ５２と、枠状のインサート成形ケース（以下、単に「ケース」とも呼ぶ）１００と、を含んでいる。
【００１９】
詳細には、放熱板５７上に不図示のはんだを介して絶縁基板５６が配置されている。そして、絶縁基板５６を介して放熱板５７に対面するように当該絶縁基板５６上に導電性の回路パターン５４が形成されており、回路パターン５４上には複数の電力用半導体チップ５３がそれぞれ不図示のはんだを介して配置されている。電力用半導体チップ５３は例えばスイッチング用素子であり、一例としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が挙げられる。複数の電力用半導体チップ５３及び回路パターン５４はワイヤ５５によって所定に接続されている。すなわち、電力用半導体チップ５３、回路パターン５４、及び、ワイヤ５５で以て絶縁基板５６上に電気回路５１が形成されている。なお、回路パターン５４上には電力用半導体チップ５３を位置決めするためのレジスト５８が配置されている。
【００２０】
そして、枠状のケース１００の一方の開口を塞ぐように放熱板５７が配置されており、これによりケース１００と放熱板５７とで以て箱体ないしは器体が形成されている。このとき、ケース１００と放熱板５７とは該箱体内に、換言すれば枠状のケース１００内に、電気回路５１が収容されるように配置されている。
【００２１】
ケース１００は、例えば樹脂から成る絶縁性から成り枠体を形作っているケース本体１１０と、ケース本体１１０内にインサートされた複数の端子１５０と、を含んでおり、端子１５０のボンディング面１５３（図２乃至図５参照）と電気回路５１とがワイヤ５２によって電気的に接続されている。なお、ケース１００は後に詳述する。
【００２２】
電力用半導体装置５０は、シリコンゲルと、蓋と、回路基板とをさらに含んでいる。具体的には、ケース１００と放熱板５７とで以て形成された箱体内には電気回路５１を覆って例えば不図示のシリコンゲルが充填され、さらに不図示の蓋がされる。電力用半導体装置５０では端子１５０の第１部分１５１（図２乃至図５）の先端にケース１００内において不図示の回路基板が接続される。
【００２３】
次に、図２乃至図５を参照してケース１００を詳述する。なお、図２は図１中の破線で囲んだ部分２の拡大図であり、図３は図２中の矢印３の方向からケース１００を見た図であり（説明のためハッチングを施している）、図４は図２中の４−４線における断面図であり、図５は図２乃至図４中の５−５線における断面図である。なお、図面の煩雑化を避けるため、例えば図３及び図４ではケース本体１１０の一部（端子１５０の第１部分１５１に対面する部分）の図示を省略している。
【００２４】
ここでは説明の簡単のため端子１５０はＬ字型に曲げられた板状部材から成る場合を挙げ、Ｌ字型の一辺及び他辺を第１部分１５１及び第２部分１５２とそれぞれ呼ぶことにする。
【００２５】
端子１５０は上記枠体内側において第１部分１５１の板状主面が枠体の側壁部分に対面するように且つ第２部分１５２の先端が上記枠体内側に向けて突出するように配置されており、端子１５０の折り曲げ部付近はケース本体１１０内に埋設されている（インサートされている）。
【００２６】
第１部分１５１の少なくとも先端はケース本体１１０の表面から突出している。なお、電力用半導体装置５０では第１部分１５１の先端はケース本体１１０内において不図示の回路基板に接続されるため図５には第１部分１５１がケース本体１１０の側壁部分よりも低い場合を図示しているが、該先端をケース本体１１０の側壁部分よりも高くして外部引き出し端子として用いることも可能である。
【００２７】
他方、第２部分１５２において上記板状部材の一方の主面はボンディング面１５３を成しており、第２部分はさらに、ボンディング面１５３に対向する板状主面（以下、裏面とも呼ぶ）１５４、及び、裏面１５４とボンディング面１５３との間に裏面１５４及びボンディング面１５３に引き続く側面１５５を有している。なお、側面１５５のうちで第２部分１５２の長さ方向の端面を先端面１５６とも呼ぶことにする。
【００２８】
第２部分１５２はボンディング面１５３が露出するようにケース本体１１０内に埋設されている（インサートされている）。すなわち、第２部分１５２の裏面１５４及び側面１５５はケース本体１１０に接している。なお、図２等では第２部分１５２の先端面１５６が露出する場合を図示しているが、当該先端面１５６が露出しないようにしても構わない。
【００２９】
特に、ケース本体１１０において第２部分１５２の側面１５５に接する部分１１１はボンディング面１５３よりも突出しており、ボンディング面１５３の平面視において（図２参照）当該部分１１１とボンディング面１５３とは第２部分１５２の幅の方向ＤＷに交互に並んでいる。以下、当該部分１１１を「突出部１１１」と呼ぶことにする。すなわち、突出部１１１は第２部分１５２の幅方向ＤＷにおいて第２部分１５２の両側にそれぞれ設けられており、当該突出部１１１は第２部分１５２の側面１５５に接すると共にボンディング面１５３よりも突出している。ボンディング面１５３に対する突出部１１１の突出量（突出高さ）ａはワイヤボンディング装置がワイヤボンディング作業をしうるように設定され、例えば０．２５ｍｍ以下である。
【００３０】
しかも、突出部１１１間の距離Ｌ１と第２部分１５２の幅Ｌ２とは等しく設定されている（Ｌ１＝Ｌ２）或いは大略等しく設定されている（Ｌ１≒Ｌ２）。ここで、第２部分１５２においてボンディング面１５３の平面視上（図２参照）、先端面１５６付近ないしは先端側部分１５２Ａが折り曲げ部側部分１５２Ｂに対して幅狭になっているが、先端側部分１５２Ａ及び折り曲げ部側部分１５２Ｂのいずれにおいても上述のＬ１＝Ｌ２（又はＬ１≒Ｌ２）を満たしている。なお、幅狭の先端側部分１５２Ａによれば端子１５０をプレスせん断する際に先端側部分１５２Ａへの加重を減らすことができる。なお、第２部分１５２の幅Ｌ２は例えば、先端側部分１５２Ａにおいて約０．８ｍｍ、折り曲げ部側部分１５２Ｂにおいて約１．４ｍｍである。
【００３１】
このように、ケース本体１１０の突出部１１１は端子１５０の側面１５５に接すると共にボンディング面１５３よりも突出しており、さらに突出部１１１間の距離Ｌ１と端子１５０の第２部分１５２の幅Ｌ２とが（大略）等しい。このため、第２部分１５２の幅方向ＤＷ両側に、突出部１１１としてのケース本体１１０用樹脂が従来のケース８００，９００に比べて十分に配置され、しかも突出部１１１はボンディング面１５３を幅方向ＤＷにおいて挟み込むように配置されている。従って、ボンディング面１５３を十分に確保しつつ端子１５０を、特にボンディング面１５３をケース本体１１０に対して強固に固定することができるので、安定的にワイヤボンディングを実施してボンディング強度を増大させることができる。その結果、ケース１００を用いることにより生産性及び歩留まりが向上し、電力用半導体装置５０を安価に提供することができる。
【００３２】
また、ケース１００によれば、従来のケース８００のように端子８５０にツブシ加工を施したり、従来のケース９００のように成形金型にガイドピンを精度良く設ける必要が無い。つまり、ツブシ加工やガイドピンの配置についてのコストを削減することによっても電力用半導体装置５０を安価にすることができる。また、ケース１００はガイドピン穴９１２自体を有さないので、該穴９１２に起因した気泡がシリコンゲル内に形成されることがなく、従って当該気泡が電力用半導体装置５０に不具合を引き起こすことがない。
【００３３】
さて、端子１５０をプレスせん断で形成した場合、図３及び図４の拡大図に相当の図６に示すように、端子１５０の縁（エッジ）にダレ面１５７が形成される。なお、ここではダレ面１５７は側面１５５の一部として扱う。当該ダレ面１５７を利用することによって端子１５０をより強固にケース本体１１０に固定することができる。
【００３４】
具体的には、ダレ面１５７に引き続く（換言すればダレ面１５７に近い側の）板状主面をボンディング面１５３に選定し、且つ、当該ダレ面１５７に突出部１１１が接するように（被さるように）ケース１００を成形する。ボンディング面１５３の平面視におけるダレ面１５７の幅（幅方向ＤＷの寸法）は例えば約０．２ｍｍであり、このとき、突出部１１１間の幅Ｌ１と端子１５０の第２部分１５２の幅Ｌ２とは大略等しい（Ｌ１≒Ｌ２）がＬ１の方がＬ２よりも若干小さい（Ｌ１＜Ｌ２。ここではＬ２−Ｌ１＝０．４ｍｍ）。
【００３５】
このようにダレ面１５７上にも突出部１１１を形成することにより、第２部分１５２の幅方向ＤＷにおける端部がケース本体１１０内に埋設されるので、端子１５０を成す板状部材の厚さ方向ＤＴにも突出部１１１によって第２部分１５２が固定される。このため、端子１５０を、従ってボンディング面をより強固にケース本体１１０に固定することができ、ワイヤボンディングの安定性及びボンディング強度をさらに増大させることができる。このとき、プレスせん断された端子１５０においてダレ面１５７に引き続く板状主面をボンディング面１５３に選定するという簡単な手段によって、かかる効果が得られる。
【００３６】
なお、上述の例のようにダレ面１５７の幅は第２部分１５２の幅Ｌ２に比して小さいので、ボンディング面１５３は十分に確保される。
【００３７】
ところで、端子１５０は電力用半導体装置５０において制御用端子であっても良いし、当該制御用端子よりも幅が広い高電圧・大電流用端子であっても良い。
【００３８】
また、電気回路５１は電力用半導体チップ５３に変えて又は加えて低電圧用半導体チップを含んでいても良く、つまりケース１００の適用範囲は電力用半導体装置５０に限られない。
【００３９】
【発明の効果】
請求項１に係る発明によれば、ケース本体の突出部は端子の側面に接すると共にボンディング面よりも突出しており、さらに突出部間の距離Ｌ１と端子の幅Ｌ２とはＬ１≦Ｌ２且つＬ１≒Ｌ２を満たす。このため、端子の幅方向両側に十分な大きさ（量）の突出部が配置され、しかも突出部はボンディング面を上記幅方向において挟み込むように配置されている。従って、ボンディング面を十分に確保しつつケース本体に対して端子が、特にボンディング面が強固に固定されるので、安定したワイヤボンディングを可能にし、ボンディング強度を増大させることができる。このとき、本発明のインサート成形ケースでは端子にツブシ加工を施したり成形金型にガイドピンを設ける必要が無いので、安価に上記効果を得ることができる。また、ガイドピンを用いないのでケース本体にガイドピン穴が形成されず、従って当該穴内の空気に起因した不具合が生じない半導体装置を提供することができる。
【００４０】
請求項２に係る発明によれば、ダレ面に突出部が接しているので、端子の幅方向の端部がケース本体内に埋設され、これにより突出部によって端子がその厚さ方向にも固定される。このため、端子を、従ってボンディング面をケース本体に、より強固に固定することができる。従って、ワイヤボンディングの安定性及びボンディング強度をさらに増大させることができる。しかも、プレスせん断により製造された端子においてダレ面に引き続く面をボンディング面に選定するという簡単な手段によって、上記効果が得られる。
【００４１】
請求項３に係る発明によれば、請求項１又は請求項２に記載のインサート成形ケースを用いるので生産性及び歩留まりが向上し、その結果、安価な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る電力用半導体装置を説明するための平面図である。
【図２】 図１中の破線で囲んだ部分２の拡大図である。
【図３】 図２中の矢印３の方向からインサート成形ケースを見た図である。
【図４】 図２中の４−４線における断面図である。
【図５】 図２乃至図４中の５−５線における断面図である。
【図６】 本発明の実施の形態に係るインサート成形ケースを説明するための拡大図である。
【図７】 第１の従来技術に係る電力用半導体装置を説明するための平面図である。
【図８】 図７中の破線で囲んだ部分８の拡大図である。
【図９】 図８中の９−９線における断面図である。
【図１０】 第２の従来技術に係るインサート成形ケースを説明するための平面図である。
【図１１】 図１０中の１１−１１線における断面図である。
【符号の説明】
５０ 電力用半導体装置、５１ 電気回路、５２ ワイヤ、１００ インサート成形ケース、１１０ 絶縁性のケース本体、１１１ 突出部、１５０ 端子、１５３ ボンディング面、１５５ 側面、１５７ ダレ面、ＤＷ 幅方向、Ｌ１突出部間の距離、Ｌ２ 端子の第２部分の幅。
Claims (3)
- 電気回路を収容して半導体装置を形成するインサート成形ケースであって、
絶縁性のケース本体と、
ボンディング面及び前記ボンディング面に引き続く側面を有し、前記ボンディング面が露出するように前記ケース本体内にインサートされた端子と、を備え、
前記ケース本体は、前記端子の幅方向において前記ボンディング面の両側に設けられており前記ボンディング面に引き続く前記側面に接すると共に前記ボンディング面には接せずにそれよりも突出した突出部を含んでおり、
前記突出部間の距離をＬ１とし、前記端子の幅をＬ２とするとき、Ｌ１≦Ｌ２、且つ、Ｌ１≒Ｌ２を満たす、
インサート成形ケース。 - 請求項１に記載のインサート成形ケースであって、
前記端子の前記側面は、前記ボンディング面に引き続く、プレスせん断により発生したダレ面を含み、
前記ダレ面に前記突出部が接している、
インサート成形ケース。 - 請求項１又は請求項２に記載のインサート成形ケースと、
前記インサート成形ケース内に収容されており、前記端子の前記ボンディング面とワイヤにより接続された電気回路と、を備える、
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175743A JP3715590B2 (ja) | 2002-06-17 | 2002-06-17 | インサート成形ケース及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175743A JP3715590B2 (ja) | 2002-06-17 | 2002-06-17 | インサート成形ケース及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022811A JP2004022811A (ja) | 2004-01-22 |
| JP3715590B2 true JP3715590B2 (ja) | 2005-11-09 |
Family
ID=31174307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002175743A Expired - Lifetime JP3715590B2 (ja) | 2002-06-17 | 2002-06-17 | インサート成形ケース及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3715590B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7944042B2 (en) | 2007-03-08 | 2011-05-17 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and method of manufacturing same |
| JP6115172B2 (ja) * | 2013-02-15 | 2017-04-19 | 富士電機株式会社 | 半導体装置 |
| JP6413709B2 (ja) * | 2014-12-02 | 2018-10-31 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US10727189B2 (en) * | 2016-09-07 | 2020-07-28 | Mitsubishi Electric Corporation | Power semiconductor device |
| CN111816632A (zh) * | 2020-09-02 | 2020-10-23 | 江苏宏微科技股份有限公司 | 功率模块信号端子 |
| JP7435417B2 (ja) | 2020-11-20 | 2024-02-21 | 三菱電機株式会社 | 半導体装置用インサートケースの製造方法及び半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200544A (ja) * | 1984-03-23 | 1985-10-11 | Fujitsu Ltd | 混成集積回路素子 |
| JP2578530Y2 (ja) * | 1992-06-08 | 1998-08-13 | サンケン電気株式会社 | 端子接続構造 |
| JPH1168013A (ja) * | 1997-08-22 | 1999-03-09 | Enomoto:Kk | リードフレーム及びその製造方法 |
| JP3671712B2 (ja) * | 1999-01-11 | 2005-07-13 | 富士電機デバイステクノロジー株式会社 | 電子部品内蔵モジュール |
-
2002
- 2002-06-17 JP JP2002175743A patent/JP3715590B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022811A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734551B2 (en) | Semiconductor device | |
| KR100576298B1 (ko) | 수지몰드형 디바이스 및 그 제조장치 | |
| US6744124B1 (en) | Semiconductor die package including cup-shaped leadframe | |
| US6710439B2 (en) | Three-dimensional power semiconductor module and method of manufacturing the same | |
| KR20040067064A (ko) | 고전압 응용에 적합한 구조를 갖는 반도체 패키지 | |
| JP2010034350A (ja) | 半導体装置 | |
| US11876028B2 (en) | Package with electrically insulated carrier and at least one step on encapsulant | |
| CN110783315A (zh) | 具有电磁屏蔽结构的半导体封装及其制造方法 | |
| JP2002076158A (ja) | 半導体装置及びその製造方法 | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| JP3715590B2 (ja) | インサート成形ケース及び半導体装置 | |
| US11410938B2 (en) | Semiconductor package | |
| KR20050042724A (ko) | 반도체 장치 | |
| US10950526B2 (en) | Semiconductor device | |
| JP2003197858A (ja) | 電力半導体装置及びその製造方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH0897333A (ja) | 半導体モールドパッケージ | |
| JP4253183B2 (ja) | 電力用半導体モジュール | |
| JP7316968B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2020129273A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20230063723A1 (en) | Semiconductor apparatus and manufacturing method for semiconductor apparatus | |
| JPH11177021A (ja) | 半導体スイッチの電極構造 | |
| US20230343770A1 (en) | Semiconductor module | |
| JP3097842B2 (ja) | 樹脂封止型半導体装置用リードフレーム | |
| US20240203812A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3715590 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |