JP3695893B2 - 半導体装置とその製造方法および実装方法 - Google Patents
半導体装置とその製造方法および実装方法 Download PDFInfo
- Publication number
- JP3695893B2 JP3695893B2 JP12993197A JP12993197A JP3695893B2 JP 3695893 B2 JP3695893 B2 JP 3695893B2 JP 12993197 A JP12993197 A JP 12993197A JP 12993197 A JP12993197 A JP 12993197A JP 3695893 B2 JP3695893 B2 JP 3695893B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor chip
- semiconductor device
- electrode pad
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップとほぼ同じ大きさであり、特に多出力の半導体チップに適するパッケージを有する半導体装置と、その製造方法および実装方法に関するものである。
【０００２】
【従来の技術】
従来、この種の半導体チップとほぼ同じ大きさのパッケージは、チップサイズパッケージ、μ−ＢＧＡ、チップスケールパッケージ、ＣＳＰ等と称され、さまざまなタイプのものが開発されている。図２４は従来のモールドタイプのパッケージを有する半導体装置の一部破断斜視図である。この半導体装置は、ＬＳＩチップ２４１の電極パッドにバンプ２４２を形成し、次にトランスファー成形金型を用いて、略ＬＳＩと同じ大きさのモールド樹脂２４３により樹脂封止し、最後に外部電極に半田ボール２４４を搭載することにより製造される。
【０００３】
また、図２５は従来のフィルム（フィルムキャリアテープ）タイプのパッケージを有する半導体装置の断面図である。この半導体装置は、ＬＳＩチップ２５１の表面に弾性接着剤（エラストマ）２５２をコーティングし、インナーリード２５３および外部接続パッド２５４が形成されたポリイミドフィルム２５５を弾性接着剤２５２によりＬＳＩチップ２５１表面に固定し、ＬＳＩチップ２５１のチップ電極パッドにインナーリード２５３をボンディングし、外部接続パッド２５４に半田ボール２５６を搭載することにより製造される。
【０００４】
また、図２６は従来のフリップチップボンディングタイプのパッケージを有する半導体装置の断面図である。この半導体装置は、ＬＳＩチップ２６１の表面にバンプ２６２を形成し、次にＬＳＩチップ２６１をセラミックまたは有機系材料の基板２６３にフェースダウンボンディングし、次に封止樹脂２６４を用いて封止することにより製造される。基板２６３の裏面には半田ボール２６５が搭載される。図２４〜図２６に示すいずれのタイプのパッケージを用いても、略ＬＳＩと同じ大きさのパッケージを有する半導体装置を製造することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、図２４に示す半導体装置では、専用のトランスファー金型を必要とし、このことが低価格化の障害となっていた。
【０００６】
また、図２５に示す半導体装置では、ＬＳＩチップとテープの中間に特殊な弾性接着剤を用いるため、ＬＳＩチップ表面の汚染やダメージ等が発生し、信頼性が劣化する恐れがあった。またＬＳΙチップとインナーリードを接続する際に、にリードを一本ずつボンディングするシングルポイントボンディングを用いており、多出力パッケージにおいてはボンディング時間が長くなり、低価格化の障害となっていた。
【０００７】
また、図２６に示す半導体装置では、多出力パッケージにおいては基板が多層で高価格となり、またサイズの大きいＬＳＩチップにおいては基板とＬＳΙチップの熱膨張差により、信頼性上問題になることがあった。
【０００８】
本発明は、このような従来の問題を除去するものであり、多出力のＬＳＩチップを用いる場合に好適な、低価格かつ高信頼性の半導体装置とその製造方法および実装方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために本発明の請求項１記載の半導体装置は、半導体チップが実装されたデバイス実装フィルム部と、前記デバイス実装フィルム部上に配置され、外部電極パッドが形成された外部接続フィルム部と、前記デバイス実装フィルム部の端部と前記外部接続フィルム部の端部との間に設けられた折曲部と、前記折曲部を経由して前記半導体チップの電極パッドと前記外部電極パッドとを電気的に接続するインナーリードとを有するパッケージフィルムと、底板と天板からなるコの字板とを備え、前記コの字板内面に前記デバイス実装フィルム部を取り付け、前記天板外面に前記外部接続フィルム部を取り付けたことを特徴とする。
【００１０】
請求項２記載の半導体装置は、チップの中央部あるいはチップの中心線に沿った領域にパッド電極が配置された半導体チップが実装されたパッケージフィルムを備え、前記パッケージフィルムが、前記半導体チップのパッド電極形成領域に対応して、中央部あるいは中心線に沿った領域に形成されたデバイスホールと、前記デバイスホールの形成領域以外の領域に形成された外部電極パッドと、前記半導体チップの電極パッドと前記外部電極パッドとを接続するインナーリードとを有するとともに、前記半導体チップの実装面に絶縁性の樹脂突起を有することを特徴とする。
【００１１】
請求項３記載の半導体装置は、チップの周辺部にパッド電極が配置された半導体チップが実装されたパッケージフィルムを備え、前記パッケージフィルムが、前記半導体チップのパッド電極形成領域に対応して、周辺部に形成されたデバイスホールと、前記デバイスホールの形成領域以外の領域に形成された外部電極パッドと、前記半導体チップのパッド電極と前記外部電極とを接続するインナーリードとを有するとともに、前記半導体チップの実装面に絶縁性の樹脂突起を有し、前記パッケージフィルムと前記半導体チップの表面との間を封止樹脂により固定したことを特徴とする。
【００１２】
請求項４記載の半導体装置は、所定の領域に電極パッドが配置された半導体チップの表面と対面するように、前記半導体チップが実装されたデバイス実装フィルム部と、前記半導体チップの裏面に配置され、外部電極パッドが形成された外部接続フィルム部と、前記デバイス実装フィルム部の端部と前記外部接続フィルム部の端部との間に設けられた折曲部と、インナーリードとを有するパッケージフィルムを備え、前記デバイス実装フィルム部が、前記半導体チップのパッド電極形成領域に対応して、所定の領域に形成されたデバイスホールと、前記デバイスホールの形成領域以外の領域に形成された外部電極パッドとを有し、前記インナーリードが、前記半導体チップの電極パッドと前記デバイス実装フィルム部の外部電極パッドとを電気的に接続するとともに、前記折曲部を経由して前記半導体チップの電極パッドと前記外部接続フィルム部とを電気的に接続することを特徴とする。
【００１３】
請求項８記載の半導体装置は、請求項４記載の半導体装置において、前記パッケージフィルムが、前記半導体チップの実装面に絶縁性の樹脂突起を有することを特徴とする。また、請求項９記載の半導体装置は、請求項４記載の半導体装置において、前記パッケージフィルムが、前記折曲部を複数有し、前記複数の折曲部にそれぞれ対応して、前記外部接続フィルム部を複数有することを特徴とする。また、請求項１２記載の半導体装置は、請求項４記載の半導体装置において、前記折曲部が、前記インナーリードを弾性樹脂によりコーティングした構造を有することを特徴とする。また、請求項１３記載の半導体装置は、請求項４記載の半導体装置において、前記インナーリードが、前記半導体チップの電極パッドに直接ボンディングされていることを特徴とする。
【００１４】
次に、本発明の請求項１６記載の半導体装置の製造方法は、チップの中央部あるいはチップの中心線に沿った領域に電極パッドが配置された半導体チップと、前記半導体チップの電極パッド形成領域に対応して、中央部あるいは中心線に沿った領域にデバイスホールが形成され、前記デバイスホール形成領域以外の領域の外部接続面側に外部電極パッドが形成され、前記デバイスホールから前記外部電極に至るようにインナーリードが形成されたパッケージフィルムとを用い、前記デバイスホール形成領域において前記インナーリードを半導体チップの電極パッドにボンディングして、前記半導体チップを前記パッケージフィルムのデバイス実装面側に実装する工程を実施し、前記パッケージフィルムは、デバイス実装面側に絶縁性の樹脂突起が形成されたものであり、前記半導体チップの実装工程は、インナーリードをボンディングしてから、前記パッケージフィルムと前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムに固定するものであることを特徴とする。
【００１５】
請求項１７記載の製造方法は、チップの周辺部に電極パッドが配置された半導体チップと、前記半導体チップのパッド電極形成領域に対応して、周辺部にデバイスホールが形成され、前記デバイスホール形成領域以外の領域の外部接続面側に外部電極パッドが形成され、前記デバイスホールから前記外部電極に至るようにインナーリードが形成されたパッケージフィルムとを用い、前記デバイスホール形成領域において前記インナーリードを半導体チップの電極パッドにボンディングし、前記パッケージフィルムと前記半導体チップ表面の間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムのデバイス実装面側に実装する工程を実施し、前記半導体チップの実装工程は、インナーリードをボンディングしてから、前記パッケージフィルムと前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムに固定するものであることを特徴とする。
【００１６】
請求項１８記載の製造方法は、所定の領域に電極パッドが配置された半導体チップと、前記半導体チップのパッド電極形成領域に対応して、所定の領域にデバイスホールが形成されたデバイス実装フィルム部と、外部接続フィルム部と、前記デバイス実装フィルム部と前記外部接続フィルム部の間に位置する折曲部とに領域分割される平面形状を有し、第１面側の前記外部接続フィルム部および第１面側の前記デバイス実装フィルム部のデバイスホール形成領域以外の領域に外部電極パッドが形成され、前記デバイスホールから前記それぞれの外部電極パッドに至るようにインナーリードが形成されたパッケージフィルムとを用い、前記デバイスホール形成領域において前記インナーリードを前記半導体チップ表面の電極パッドにボンディングし、第２面側の前記デバイス実装フィルム部に前記半導体チップを実装する工程と、前記外部接続フィルム部を折曲部にて前記半導体チップの裏面側に１８０゜折り曲げ、前記裏面に固定する工程とを順次実施することを特徴とする。
【００１７】
請求項１９記載の製造方法は、請求項１８記載の製造方法において、前記デバイス実装フィルム部が、第２面側に絶縁性の樹脂突起が形成されたものであり、前記半導体チップの実装工程が、インナーリードをボンディングしてから、前記デバイス実装フィルム部と前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記デバイス実装フィルム部の第２面に固定するものであることを特徴とする。また、請求項２２記載の製造方法は、請求項１８記載の製造方法において、前記パッケージフィルムが、前記折曲部を複数有するとともに、前記複数の折曲部にそれぞれ対応して、前記外部接続フィルム部を複数有し、前記外部接続フィルム部を固定する工程が、前記複数の外部接続フィルム部を、対応する折曲部においてそれぞれ前記半導体チップの裏面側に１８０゜折り曲げ、前記裏面に固定するものであることを特徴とする。
【００１８】
請求項２８記載の製造方法は、請求項１８記載の製造方法において、前記半導体チップの実装工程が、前記インナーリードを前記半導体チップの電極パッドに一括ボンディングするものであることを特徴とする。また、請求項２９記載の製造方法は、請求項１８記載の製造方法において、前記半導体チップのパッド電極に前記インナリードを直接ボンディングすることを特徴とする。
【００１９】
次に、本発明の請求項３０記載の半導体装置の実装方法は、請求項１ないし１４のいずれかに記載の半導体装置をマザーボードに密着実装する半導体装置の実装方法であって、前記マザーボードの電極パッドに半田ボールを搭載し、このマザーボード上に前記半導体装置を載置し、前記半田ボールを溶解させて、前記マザーボードの電極パッドと前記半導体装置の外部電極パッドとを電気的に接続することを特徴とする。
【００２０】
請求項３１記載の半導体装置の実装方法は、請求項４記載の半導体装置を複数積層してマザーボードに実装する半導体装置の実装方法であって、前記マザーボードの電極パッドに、第１の半導体装置の外部接続フィルム部またはデバイス実装フィルム部のいずれか一方に形成された外部電極パッドを重ね、さらに第１の半導体装置の他方のフィルム部に形成された外部電極パッドに、第２の半導体装置の外部接続フィルム部またはデバイス実装フィルム部のいずれか一方に形成された外部電極パッドを重ね、前記重なり合った電極どうしを電気的に接続することを特徴とする。
【００２１】
【発明の実施の形態】
第１の実施形態
図１は本発明の第１の実施形態の半導体装置の構造および製造工程を示す図である。図１において、（ａ）はこの半導体装置に用いられるパッケージフィルム１をインナーリード形成面（第１面）１Ａから見た上面図、（ｂ）は（ａ）のＡ−Ａ’間の断面図、（ｃ）および（ｄ）は第１の実施形態の半導体装置の製造途中における断面構造図、（ｅ）は第１の実施形態の半導体装置の断面構造図である。
【００２２】
まず、図１（ａ）および（ｂ）に示すように、パッケージフィルム１を作成する。すなわち、プレスパンチング加工により、デバイス実装フィルム部予定領域にデバイスホール１２が形成され、折曲部予定領域に折曲ホール１３が形成されたポリイミドのベース樹脂２に、インナーリード３を形成する。ここで、インナーリード３は、例えば、ベース樹脂２の表面に銅箔を貼り付け、この銅箔をフォトリソエッチングによりパターニングし、半田またはスズをメッキ処理したものである。尚、図中の３ａはダミーインナーリードである。次に、この上に絶縁樹脂４をコーティングし、フォトリソエッチングにより、絶縁樹脂４に電極パッドホール４ａを開孔してインナーリード３を露出させ、外部電極パッド５を形成する。尚、印刷法により絶縁樹脂４を選択的にコーティング（パターニング）して、外部電極パッド５を形成しても良い。また、インナーリード３の強度劣化あるいは断線を防止することを目的として、折曲部１ｄにおけるインナーリード３の片面または両面にポリイミド系の弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム１が作成される。尚、ＴＡＢ（Tape Automated Bonding）製造技術を用いる場合には、パッケージフィルム１は、フィルムキャリアテープ１ａに複数作り込まれて供給される。
【００２３】
次に、図１（ｃ）に示すように、パッケージフィルム１のインナーリード形成面１Ａ（第１面）をＬＳΙチップ８の表面に対面させて、パッケージフィルム１のデバイス実装フィルム部１ｂにＬＳΙチップ８を実装する。すなわち、パッケージフィルム１のデバイス実装フィルム部１ｂにおいて、金メッキ等が施されたバンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３およびダミーインナーリード３ａを一括ボンディングし、デバイス実装フィルム部１ｂとＬＳΙチップ８の表面とにより形成される空間にエポキシ樹脂等の封止樹脂９を流し込み、デバイス実装フィルム部１ｂに対してＬＳΙチップ８を固定実装する。ここで、ボンディングされたダミーインナーリード３ａは、インナーリード３がボンディングされてからＬＳΙチップ８が固定されるまでに、インナーリード３が断線したり、ボンディング部が剥離することを防止する機能を有する。尚、ＴＡＢ技術を用いる場合には、ＬＳΙチップ８の実装終了後に、パンチング加工によりフィルムキャリアテープ１ａからパッケージフィルム１を分離する。
【００２４】
次に、図１（ｄ）に示すように、パッケージフィルム１の外部接続フィルム部１ｃを、折曲部１ｄにてベース樹脂面１Ｂ（第２面）側に１８０゜折り曲げ、接着剤１０によってデバイス実装フィルム部１ｂにおける封止樹脂９表面に固定する。ここで折り曲げるポイントは、例えばＬＳＩチップ８の側面の外側約１［ｍｍ］程度の所とする。最後に図１（ｅ）に示すように、外部電極パッド５に半田ボール１１を搭載する。
【００２５】
このように第１の実施形態によれば、デバイス実装フィルム部１ｂのデバイスホール１２に突き出して形成されたインナーリード３（およびダミーインナーリード３ａ）をＬＳＩチップ８のチップ電極パッド８ａに一括ボンディングしてＬＳＩチップ８をデバイス実装フィルム部１ｂに実装し、外部接続フィルム部１ｃを折曲部１ｄ（ＬＳＩチップ８の外側約１［ｍｍ］）を境にして１８０゜折曲げ、デバイス実装フィルム部１ｂに固定することにより、特殊な弾性接着剤を用いないので信頼性を向上させることができ、また専用のトランスファー金型を用いず、インナーリードをＬＳＩチップに一括ボンディングするので、製造コストを低減することができ、従って低価格化を図ることができる。
【００２６】
尚、図１（ｅ）に示す工程を実施せずに、図１（ｄ）に示すように、外部電極パッド５に半田ボール１１が搭載されていない構造としても良い。このチップサイズパッケージをマザーボードに実装する際は、マザーボード側に半田ボールを供給することにより良好な接続が可能である。マザーボードへの半田ボールの供給には、例えば印刷技術を用いる。このようにマザーボード側に半田ボールを供給することにより、複数のパッケージを同時に実装することが可能となるので、パッケージのマザーボードに対する実装工数を削減することができ、またパッケージの製造工程においては、外部電極パッドに半田ボールを搭載する工程が不要となるので、加工工数を削減でき、半導体装置の低価格化をさらに図ることができる。
【００２７】
第２の実施形態
第２の実施形態は、ベース樹脂をプレスパンチング加工して外部電極パッドを形成することを特徴とするものである。図２は本発明の第２の実施形態の半導体装置の構造および製造工程を示す図である。図２において、（ａ）はこの半導体装置に用いられるパッケージフィルム２１の断面図であり、（ｂ）は第２の実施形態の半導体装置の断面構造図である。
【００２８】
まず、図２（ａ）に示すように、パッケージフィルム２１を形成する。すなわち、ベース樹脂２をプレスパンチング加工して、デバイスホール１２、折曲ホール１３、および外部電極パッド２２となる電極パッドホール２ａを形成する。次に、第１の実施形態と同じ手順で、この樹脂テープ２にインナーリード３およびダミーインナーリード３ａを形成し、絶縁樹脂４をコーティングする。また、折曲部２１ｄに弾性樹脂６をコーティングすることが望ましい。以上により、ベース樹脂面２１Ｂ（第１面）側に開孔した外部電極パッド２２を有するパッケージフィルム２１が作成される。
【００２９】
次に、図２（ｂ）に示すように、ベース樹脂面２１ＢをＬＳΙチップ８側にしてパッケージフィルム２１のデバイス実装フィルム部２１ｂにＬＳΙチップ８を実装する。すなわち、上記第１の実施形態と同じ手順で、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａにインナーリード３およびダミーインナーリード３ａをボンディングし、封止樹脂９によりＬＳΙチップ８をデバイス実装フィルム部２１ｂに固定実装し、さらに外部接続フィルム部２１ｃを、折曲部２１ｄにてインナーリード形成面２１Ａ（第２面）側に１８０゜折り曲げ、接着剤１０によりデバイス実装フィルム部２１ｂの封止樹脂９表面に固定し、最後に外部電極パッド２２に半田ボール１１を搭載する。
【００３０】
このように第２の実施形態によれば、パッケージフィルムの作成工程において、デバイスホール１２等のプレスパンチング加工時に外部電極パッドホール２ａを形成しておき、この外部電極パッドホール２ａ上にインナーリード３をパターニングして外部電極パッド２２を形成することにより、パッケージフィルムの作成工数（絶縁樹脂のフォトリソエッチングの加工工数）を削減でき、材料費（絶縁樹脂）を削減できるので、さらに半導体装置の低価格化を図ることができる。
【００３１】
尚、図２（ｂ）において、外部電極パッド２２に半田ボール１１を搭載しない構造としても良い。
【００３２】
第３の実施形態
第３の実施形態は、バンプを形成しないでインナーリードをＬＳＩチップの電極パッドに直接ボンディングすることを特徴とするものである。図３は本発明の第３の実施形態の半導体装置の断面構造図であり、（ａ）は全体断面図、（ｂ）は（ａ）の領域Ｅの部分断面図を示す。尚、下記以外の構造および製造工程は、上記第１の実施形態と同じである。
【００３３】
図３において、インナーリード３１は、銅箔３１ａに金メッキ３１ｂを施し、１５０℃、３０分程度のアニール処理をしたものである（ダミーインナーリードも同じである）。インナーリード３１およびダミーインナーリードは、ＬＳＩチップ８のチップ電極パッド８ａにバンプを介さずに熱圧着法により直接一括ボンディングされる。
【００３４】
通常、バンプがないとＬＳＩチップの電極パッドのダメージが大きく、パッド下にクラック等が発生する。しかしながら、銅箔３１ａに金メッキ３１ｂを施したインナーリード３１は、アニール処理等によりその硬度を下げることができるので、この軟化したインナーリード３１を用いることによりチップ電極パッドへのダメージを緩和し、パッド下にクラック等が発生しない直接ボンディングが可能となる。
【００３５】
このように第３の実施形態によれば、ＬＳＩチップの電極パッドにバンプを形成する工程が不要となるので、製造コストを削減でき、低価格化を図ることができる。
【００３６】
尚、この第３の実施形態は、上記第２の実施形態に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００３７】
第１の参考例
第１の参考例は、ＬＳＩチップの側面および裏面を保護するための保護枠を設けたことを特徴とするものである。図４は第１の参考例の半導体装置を示す断面構造図である。図４に示す半導体装置は、上記第１の実施形態の半導体装置に、図４（ａ）に示す箱型の保護枠４１、あるいは図４（ｂ）に示す底部がない保護枠４２を取り付けたものである。保護枠４１はＬＳＩチップ８の側面および裏面を覆うように取り付けられ、また保護枠４２はＬＳＩチップ８の側面を覆うように取り付けらている。これらの保護枠４１、４２は、樹脂、金属等の絶縁材料または導電性材料を成形加工したものであり、パッケージフィルム１のデバイス実装フィルム部１ｂに接着剤１０ｂを用いて固定される。
【００３８】
このように第１の参考例によれば、保護枠４１または４２を取り付けることにより、ＬＳＩチップ８の側面および裏面を保護することができるので、ハンドリング時にＬＳＩチップ８の側面およびチップ裏面の欠けが発生しなくなり、実装時の歩留まり向上が期待できる。
【００３９】
尚、この第１の参考例は、上記第２の実施形態または上記第３の実施形態に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００４０】
第２の参考例
第２の参考例は、外部接続フィルム部の平坦性を向上させるための平板を設けたことを特徴とするものである。図５は第２の参考例の半導体装置の断面構造図である。図５に示す半導体装置は、上記第１の実施形態の半導体装置において、パッケージフィルム１のデバイス実装フィルム部１ｂと外部接続フィルム部１ｃの間に、絶縁材料または金属等の導電性材料からなる平板５１を取り付けたものである。この平板５１は、接着剤１０ａおよび１０ｂを用いてデバイス実装フィルム部１ｂの封止樹脂９表面と外部接続フィルム部１ｃとの間に固定される。平板５１の取り付け手順としては、例えば、図１（ｂ）に示す工程終了後に、接着剤１０ａにより平板５１をデバイス実装フィルム部１ｂの封止樹脂９形成部上に固定し、次に外部接続フィルム部１ｃを１８０°折り曲げ、平板５１上に接着剤１０ｂにより固定する。
【００４１】
このように第２の参考例によれば、デバイス実装フィルム部１ｂと外部接続フィルム部１ｃの間に平板５１を取り付けることにより、外部接続フィルム部１ｃおよび半田ボール１１の平坦性を向上させることができるので、マザーボードへの実装性を向上させることができる。また平板として金属板等を用いた場合には、半導体装置の熱放散性を向上させることができる。
【００４２】
尚、この第２の参考例は、上記第２の実施形態、第３の実施形態、または第１の参考例に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００４３】
第４の実施形態
第４の実施形態は、外部接続フィルム部の平坦性を向上させるとともに、ＬＳＩチップの裏面を保護するコの字板を設けたことを特徴とするものである。図６は本発明の第４の実施形態の半導体装置の断面構造図である。図６に示す半導体装置は、上記第１の実施形態の半導体装置に、絶縁材料または金属等の導電性材料からなる、コの字型に成形加工されたコの字板６１を取り付けたものである。コの字板６１の底板６１ａのコの字内面には、ＬＳＩチップ８が取り付けられ（従ってデバイス実装フィルム部１ｂおよびＬＳＩチップ８は底板６１ａと天板６１ｂの間に位置する）、天板６１ｂのコの字外面には、外部接続フィルム部１ｃが取り付けられている。コの字板６１の装着手順としては、例えば、図１の（ｂ）に示す工程を終了後に、ＬＳＩチップ８の底面を接着剤１０ａを用いて底板６１ａに固定し、次に外部接続フィルム部１ｃを１８０°折り曲げ、接着剤１０ｂを用いて天板６１ｂに固定する。あるいは、コの字板６１として金属板等を用いる場合には、平板にＬＳＩチップ８を固定し、次にこの平板を１８０゜折り返してコの字板６１を形成し、最後に外部接続部１ｃを１８０゜折り曲げ、天板６１ｂに固定する。尚、図６においては、パッケージフィルム１の折曲部１ｄの内面の向き（右から左）とコの字板６１の湾曲部６１ｃの内面の向き（左から右）とは１８０゜異なる位置関係にあるが、これを９０゜異なる位置関係としても良い。
【００４４】
このように第４の実施形態によれば、コの字板６１を用い、その底板６１ａの内面にＬＳＩチップ８を取り付け、天板６１ｂの外面に外部接続フィルム部１ｃを取り付けることにより、外部接続フィルム部１ｃおよび半田ボール１１の平坦性を向上させることができ、またＬＳＩチップを保護することができる。またコの字板６１として金属板等を用いた場合には、パッケージの熱放散性をさらに向上させることができる。
【００４５】
尚、この第４の実施形態は、上記第２の実施形態または第３の実施形態に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００４６】
第３の参考例
第３の参考例は、外部接続フィルム部を２層両面導電層構造とすることを特徴とするものである。図７は第３の参考例の半導体装置の構造および製造工程を示す図である。
【００４７】
まず、図７（ａ）に示すように、外部接続フィルム部７１ｂに基準電源（接地電源）用のスルーホール２ｂを有するパッケージフィルム７１を作成する。すなわち、ベース樹脂２にデバイスホールおよび折曲ホールを形成する際に同時にスルーホール２ｂをプレスパンチング加工により形成しておき、このスルーホール２ｂに至るように基準（接地）電源インナーリード３ｂを形成し、以下、上記第１の実施形態と同じ手順でパッケージフィルム７１を作成する。次に、上記第１の実施形態と同じ手順で、パッケージフィルム７１にＬＳΙチップ８を実装する。次に、上記第２の参考例と同じ手順で、外部接続フィルム部７１ｃを折り曲げ、接着剤１０ａ、１０ｂによりデバイス実装フィルム部７１ｂと外部接続フィルム部７１ｃとの間に導電性平板７２を取り付け、スルーホール２ｂの底部の接着剤１０ｂを除去する。
【００４８】
次に、図７（ｂ）に示すように、スルーホール２ｂに半田ボール１１ａ（導電性材料）を搭載する（このとき、外部電極パッド５に半田ボール１１を搭載する）。次にこのチップサイズパッケージを熱処理して半田ボール１１ａを溶解させ、基準電源インナーリード３ｂと平板７２（基準電源となる）とを電気的に接続する。尚、ここでスルーホール２ｂの容積と半田ボール１１ａの体積はほぼ一致していることが好ましい。
【００４９】
このように第３の参考例によれば、デバイス実装フィルム部７１ｂと外部接続フィルム部７１ｃとの間に取り付けられた導電性平板７２と、基準電源インナーリード３ｂとをスルーホール２ｂを介して電気的に接続して、外部接続フィルム部を２層両面導電層構造とすることにより、外部接続フィルム部の平坦性を向上させ、ＬＳＩチップの熱放散性を向上させることができるとともに、クロストークノイズを低減させることができるので、ＬＳＩチップの動作を高速化することができる。
【００５０】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。また、上記第３の実施形態のように、バンプを用いずにインナーリードをチップ電極パッドに直接ボンディングしても良い。また導電性平板を用いずに、上記第４の実施形態のような導電性のコの字板を用いても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００５１】
第４の参考例
第４の参考例は、外部接続フィルム部をＬＳＩチップの裏面に折り曲げて固定することを特徴とするものである。図８は第４の参考例の半導体装置の構造および製造工程を示す図である。尚、図８において、図１ないし図７に示したものと同じものには同じ符号を付してある。
【００５２】
まず、図８（ａ）に示すように、上記第１の実施形態におけるパッケージフィルム１（図１（ａ）、（ｂ）参照）を用い、図８（ａ）に示すように、パッケージフィルム１のベース樹脂面１Ｂ（第２面）をＬＳΙチップ８側にして、デバイス実装フィルム部１ｂのベース樹脂面１ＢにＬＳΙチップ８を実装する。すなわち、パッケージフィルム１のデバイス実装フィルム部１ｂにおいて、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３およびダミーインナーリード３ａを一括ボンディングし、デバイス実装フィルム部１ｂとＬＳΙチップ８の表面により形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部１ｂに対してＬＳΙチップ８を固定実装する。
【００５３】
次に、図８（ｂ）に示すように、外部接続フィルム部１ｃを、折曲部１ｄにてＬＳＩチップ８の裏面８ｂ側に１８０゜折り曲げ、接着剤１０によってチップ裏面８ｂに固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００５４】
このように第４の参考例によれば、外部接続フィルム部１ｃをＬＳＩチップ８の裏面８ｂに折り曲げて固定することにより、保護枠等を用いずに、ＬＳＩチップ８の裏面８ｂおよび側面を保護することができる。また、平板を用いずに外部接続フィルム部１ｃの平坦化を図ることができる。
【００５５】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。この場合は外部接続フィルム部のインナーリード形成面がＬＳＩチップ８の裏面に接着される。また、上記第３の実施形態のように、バンプを用いずにインナーリードをチップ電極パッド８ａに直接ボンディングしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００５６】
第５の実施形態
第５の実施形態は、両側に外部接続フィルム部を有するパッケージフィルムを用い、これらの外部接続フィルム部をそれぞれ折り曲げることを特徴とするものである。図９は本発明の第５の実施形態の半導体装置の構造および製造工程を示す図である。図９において、（ａ）はこの半導体装置に用いられるパッケージフィルム９１をインナーリード形成面から見た正面図であり、（ｂ）は（ａ）のＡ−Ａ’間断面を含む第５の実施形態の半導体装置の断面構造図である。尚、図９において、図１ないし図８に示したものと同じものには同じ符号を付してある。
【００５７】
まず、上記第１の実施形態と同様に手順により、図９（ａ）に示すパッケージフィルム９１を作成する。すなわち、デバイスホール１２と２つの折曲ホール１３ａおよび１３ｂとが形成されたベース樹脂２にインナーリード３をパターニング形成し、さらにこの上に絶縁樹脂４をパターニング形成することにより外部電極パッド５を形成する。尚、ダミーインナーリードは必要ない。また、折曲部９１ｄ、９１ｆ（折曲ホール１３ａ、１３ｂの形成部）におけるインナーリード３の強度劣化を防止するために弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム９１が作成される。
【００５８】
次に、図９（ｂ）に示すように、パッケージフィルム９１のデバイス実装フィルム部９１ｂのインナーリード形成面９１Ａ（第１面）側をＬＳΙチップ８の表面に対面させて、デバイス実装フィルム部９１ｂにＬＳΙチップ８を実装する。すなわち、パッケージフィルム９１のデバイス実装フィルム部９１ｂにおいて、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部９１ｂとＬＳΙチップ８の表面とにより形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部９１ｂに対してＬＳΙチップ８を固定実装する。次に、外部接続フィルム部９１ｃおよび９１ｅを、折曲部９１ｄおよび９１ｆにおいて、それぞれデバイス実装フィルム部９１ｂのベース樹脂面１Ｂ（第２面）側に１８０゜折り曲げ、接着剤１０ａ、１０ｂによって封止樹脂９表面に固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００５９】
このように第５の実施形態によれば、デバイス実装フィルム部９１ｂの両側に外部接続フィルム部９１ｃ、９１ｅを設けたことにより、チップ電極パッドから外部電極パッドまでの配線（インナーリード）長を上記第１の実施形態よりも短くすることができ、より効率的な配線の引き回しが可能となるので、ＬＳＩチップの動作を高速化することができる。
【００６０】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。この場合は、デバイス実装フィルム部のベース樹脂面側をＬＳＩチップ８の表面に対面させて、ＬＳＩチップ８を固定実装する。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００６１】
第５の参考例
第５の参考例は、パッケージフィルムの両側に形成された外部接続フィルム部を折り曲げてから封止樹脂を流し込み、パッケージフィルムにＬＳＩチップを実装することを特徴とするものである。図１０は第５の参考例の半導体装置を示す断面構造図である。尚、図１０において、図１ないし図９に示したものと同じものには同じ符号を付してある。
【００６２】
まず、上記第５の実施形態のパッケージフィルム９１（図９（ａ）参照）を用い、このパッケージフィルム９１のインナーリード形成面９１Ａ（第１面）をＬＳΙチップ８側にして、パッケージフィルム９１のデバイス実装フィルム部９１ｂにおいて、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３およびダミーインナーリード３ａを一括ボンディングする。次に、外部接続フィルム部９１ｃおよび９１ｅを、折曲部９１ｄおよび９１ｆにてそれぞれベース樹脂面１Ｂ側に１８０゜折り曲げる。
【００６３】
次に、折曲げられた外部接続フィルム部９１ｃと９１ｅのすき間９１ｇから封止樹脂９を注入し、この封止樹脂９により、ＬＳＩチップ８をデバイス実装フィルム部９１ｂに固定実装するとともに、折り曲げられた外部接続フィルム部９１ｃと９１ｅをデバイス実装フィルム部９１ｂに対して固定する。そして最後に、外部電極パッド５に半田ボール１１を搭載する。
【００６４】
このように第５の参考例によれば、外部接続フィルム部９１ｃと９１ｅを折り曲げ、これら外部接続フィルム部のすき間９１ｇから封止樹脂９を注入して、ＬＳＩチップ８を固定実装するとともに、外部接続フィルム部９１ｃおよび９１ｅを固定することにより、外部接続フィルム部を固定するための接着剤、および外部接続フィルム部を接着剤で固定する工程が不要となるので、より低コスト化を図ることができる。
【００６５】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００６６】
第６の実施形態
第６の実施形態は、両側に外部接続フィルム部を有するパッケージフィルムに形成されたインナーリードを、バンプを形成しないでＬＳＩチップの電極パッドに直接ボンディングすることを特徴とするものである。図１１は本発明の第６の実施形態の半導体装置を示す断面構造図である。尚、図１１において、図１ないし図１０に示したものと同じものには同じ符号を付してある。
【００６７】
まず、パッケージフィルム１１１を作成する。このパッケージフィルム１１１は、上記第５の実施形態のパッケージフィルム９１（図９（ａ）参照）において、インナーリード３ではなく、上記第３の実施形態で用いた銅箔に金メッキを施したインナーリード３１をパターニング形成し、このインナーリード３１の硬度を下げるために、上記第３の実施形態と同様に、１５０℃、３０分程度のアニール処理を施したものである。インナーリード３１は、ＬＳＩチップ８のチップ電極パッド８ａにバンプを介さずに熱圧着法により直接一括ボンディングされる。尚、これ以降以外の製造工程は、上記第５の実施形態と同じである。
【００６８】
このように第６の実施形態によれば、ＬＳＩチップの電極パッドにバンプを形成する工程が不要となるので、上記第５の実施形態よりもさらに製造コストを削減でき、低価格化を図ることができる。
【００６９】
尚、この第６の実施形態は、上記第５の参考例に対しても適用可能であることは言うまでもない。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００７０】
第６の参考例
第６の参考例は、パッケージフィルムの両側に形成された２つの外部接続フィルム部を折り曲げた構造の半導体装置に、ＬＳＩチップの側面および裏面を保護するための保護枠を設けたことを特徴とするものである。図１２は第６の参考例の半導体装置を示す断面構造図である。尚、図１２において、図１ないし図１１に示したものと同じものには同じ符号を付してある。
【００７１】
図１２に示す半導体装置は、上記第５の実施形態の半導体装置に、図１２（ａ）に示す箱型の保護枠４１、あるいは図１２（ｂ）に示す底部がない保護枠４２を取り付けたものである。これらの保護枠４１および４２は、上記第１の参考例で用いたものと同じであり、パッケージフィルム９１のデバイス実装フィルム部９１ｂに接着剤１０ｃを用いて固定される。
【００７２】
このように第６の参考例によれば、２つの外部接続フィルム部を折り曲げた構造の半導体装置に、保護枠４１または４２を取り付けることにより、ＬＳＩチップ８の側面および裏面を保護することができるので、ハンドリング時にＬＳＩチップ８の側面およびチップ裏面の欠けが発生しなくなり、実装時の歩留まり向上が期待できる。
【００７３】
尚、この第６の参考例は、上記第５の参考例または上記第６の実施形態に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００７４】
第７の参考例
第７の参考例は、パッケージフィルムの両側に形成され、ＬＳＩチップのパッケージフィルムへの実装の際に、それぞれ折り曲げられる外部接続フィルム部の平坦性を向上させるための板を設けたことを特徴とするものである。図１３は第７の参考例の半導体装置の断面構造図である。尚、図１３において、図１ないし図１２に示したものと同じものには同じ符号を付してある。
【００７５】
図１３に示す半導体装置は、上記第５の実施形態の半導体装置において、パッケージフィルム９１のデバイス実装フィルム部９１ｂと外部接続フィルム部９１ｃおよび９１ｅの間に、上記第２の参考例で用いた絶縁材料または金属等の導電性材料からなる平板５１を取り付けたものである。この平板５１は、接着剤１０ａ、１０ｂ、１０ｃを用いてデバイス実装フィルム部９１ｂの封止樹脂９表面と外部接続フィルム部９１ｃおよび９１ｅとの間に固定される。
【００７６】
このように第７の参考例によれば、デバイス実装フィルム部９１ｂと外部接続フィルム部９１ｃおよび９１ｅとの間に平板５１を取り付けることにより、外部接続フィルム部９１ｃおよび９１ｅの平坦性すなわち半田ボール１１の平坦性を向上させることができるので、マザーボードへの実装性を向上させることができる。また平板として金属板等を用いた場合には、半導体装置の熱放散性を向上させることができる。
【００７７】
尚、この第７の参考例は、上記第６の実施形態または第６の参考例に対しても適用可能であることは言うまでもない。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。また、平板を用いずに、上記第４の実施形態のようなコの字板を用いても良い。
【００７８】
さらに、導電性の平板またはコの字板を用い、上記第３の参考例のように、パッケージフィルム９１に基準電源インナーリードを形成するとともに、外部接続フィルム部９１ｃおよび９１ｅにそれぞれスルーホールを設け、このスルーホールを介して基準電源インナーリードと導電性の平板またはコの字板とを電気的に接続することにより、外部接続フィルム部を２層両面導電層構造としても良い。これにより、クロストークノイズを低減させることができるので、ＬＳＩチップの動作をさらに高速化することができる。
【００７９】
第７の実施形態
第７の実施形態は、パッケージフィルムの両側に形成された外部接続フィルム部を、それぞれＬＳＩチップの裏面に折り曲げて固定することを特徴とするものである。図１４は本発明の第７の実施形態の半導体装置を示す断面構造図である。尚、図１４において、図１ないし図１３に示したものと同じものには同じ符号を付してある。
【００８０】
図１４において、まず、上記第５の実施形態におけるパッケージフィルム９１（図９（ａ）参照）を用い、パッケージフィルム９１のデバイス実装フィルム部９１ｂのベース樹脂面９１Ｂ（第２面）側をＬＳΙチップ８の表面に対面させて、デバイス実装フィルム部９１ｂにＬＳΙチップ８を実装する。すなわち、パッケージフィルム９１のデバイス実装フィルム部９１ｂにおいて、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部１ｂとＬＳΙチップ８の表面により形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部１ｂに対してＬＳΙチップ８を固定実装する。
【００８１】
次に、外部接続フィルム部９１ｃおよび９１ｅを、折曲部９１ｄおよび９１ｆにてそれぞれＬＳＩチップ８の裏面８ｂ側に１８０゜折り曲げ、接着剤１０ａ、１０ｂによってチップ裏面８ｂに固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００８２】
このように第７の実施形態によれば、外部接続フィルム部９１ｃ、９１ｅをＬＳＩチップ８の裏面８ｂに折り曲げて固定することにより、保護枠等を用いずに、ＬＳＩチップ８の裏面８ｂおよび側面を保護することができる。また、平板を用いずに外部接続フィルム部９１ｃ、９１ｅの平坦化を図ることができる。
【００８３】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。この場合は外部接続フィルム部のインナーリード形成面がＬＳＩチップ８の裏面に接着される。また、上記第３の実施形態および第６の実施形態のように、バンプを用いずにインナーリードをチップ電極パッド８ａに直接ボンディングしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００８４】
第８の実施形態
第８の実施形態は、４つの外部接続フィルム部を四方に有するパッケージフィルムを用い、これらの外部接続フィルム部をそれぞれ折り曲げることを特徴とするものである。図１５は本発明の第８の実施形態の半導体装置の構造および製造工程を示す図である。図１５において、（ａ）はこの半導体装置に用いられるパッケージフィルム１５１をインナーリード形成面１５１Ａから見た正面図であり、（ｂ）は（ａ）のＡ−Ａ’間断面を含む第８の実施形態の半導体装置の断面構造図である。尚、図１５において、図１ないし図１４に示したものと同じものには同じ符号を付してある。
【００８５】
まず、上記第１の実施形態と同様な手順により、図１５（ａ）に示すパッケージフィルム１５１を作成する。すなわち、デバイスホール１２が形成され、さらにこのデバイスホール１２を取り囲んで折曲ホール１３ｃが枠状に形成されたベース樹脂２に、インナーリード３をパターニング形成し、さらにこの上に絶縁樹脂４をパターニング形成することにより外部電極パッド５を形成する。尚、ダミーインナーリードは必要ない。また、折曲部１５１ｄ、１５１ｆ、１５１ｊ、１５１ｋ（四角形の枠状に形成された折曲ホール１３ｃの４辺にそれぞれ対応する部分）におけるインナーリード３の強度劣化を防止するために弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム１５１が作成される。
【００８６】
次に、図１５（ｂ）に示すように、パッケージフィルム１５１のデバイス実装フィルム部１５１ｂのインナーリード形成面１５１Ａ（第１面）をＬＳＩチップ８の表面に対面させて、デバイス実装フィルム部１５１ｂにＬＳＩチップ８を実装する。すなわち、パッケージフィルム１５１のデバイス実装フィルム部１５１ｂにおいて、バンプ７が形成されたＬＳＩチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部１５１ｂとＬＳΙチップ８の表面とにより形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部１５１ｂに対してＬＳΙチップ８を固定実装する。次に、外部接続フィルム部１５１ｃ、１５１ｅ、１５１ｈ、１５１ｉを、折曲部１５１ｄ、１５１ｆ、１５１ｊ、１５１ｋにおいて、それぞれデバイス実装フィルム部１５１ｂのベース樹脂面１５１Ｂ（第２面）側に１８０゜折り曲げ、接着剤１０ａ、１０ｂによって封止樹脂９表面に固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００８７】
このように第８の実施形態によれば、デバイス実装フィルム部１５１ｂの四方にそれぞれ外部接続フィルム部を設けたことにより、チップ電極パッドから外部電極パッドまでの配線（インナーリード）長を上記第５の実施形態よりもさらに短くすることができ、より効率的な配線の引き回しが可能となるので、ＬＳＩチップの動作をさらに高速化することができる。
【００８８】
尚、上記第５の参考例のように、４つの外部接続フィルム部を折り曲げ、そのすき間から封止樹脂９を流し込こむようにしても良い。また、上記第３の実施形態および第６の実施形態のように、バンプを用いずにインナーリードをチップ電極パッド８ａに直接ボンディングしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００８９】
第８の参考例
第８の参考例は、４つの外部接続フィルム部を折り曲げた構造の半導体装置に、ＬＳＩチップの側面および裏面を保護するための保護枠を設けたこと、あるいは折り曲げらる外部接続フィルム部の平坦性を向上させるための平板を設けたことを特徴とするものである。図１６は第８の参考例の半導体装置を示す断面構造図である。尚、図１６において、図１ないし図１５に示したものと同じものには同じ符号を付してある。
【００９０】
図１６に示す半導体装置は、上記第８の実施形態の半導体装置に、図１６（ａ）に示す箱型の保護枠４１、あるいは図１６（ｂ）に示すように底部がない保護枠４２を取り付けたものである。これらの保護枠４１および４２は、上記第１の参考例で用いたものと同じであり、パッケージフィルム１５１のデバイス実装フィルム部１５１ｂに接着剤１０ｃを用いて固定される。
【００９１】
このように第８の参考例によれば、４つの外部接続フィルム部を折り曲げた構造の半導体装置に保護枠４１または４２を取り付けることにより、ＬＳＩチップ８の側面および裏面を保護することができるので、ハンドリング時にＬＳＩチップ８の側面およびチップ裏面の欠けが発生しなくなり、実装時の歩留まり向上が期待できる。
【００９２】
尚、保護枠４１または４２ではなく、上記第２の参考例のような平板を４つの外部接続フィルム部と封止樹脂９表面の間に設けた構成、あるいは保護枠４１または４２と上記の平板とをともに設けた構成としても良い。さらに、導電性平板を用い、上記第３の参考例のように、パッケージフィルム１５１に基準電源インナーリードを形成するとともに、４つの外部接続フィルム部にそれぞれスルーホールを設け、このスルーホールを介して基準電源インナーリードと導電性平板とを電気的に接続することにより、外部接続フィルム部を２層両面導電層構造としても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００９３】
第９の実施形態
第９の実施形態は、パッケージフィルムの四方に形成された外部接続フィルム部を、それぞれＬＳＩチップの裏面に折り曲げて固定することを特徴とするものである。図１７は本発明の第９の実施形態の半導体装置を示す断面構造図である。尚、図１７において、図１ないし図１６に示したものと同じものには同じ符号を付してある。
【００９４】
図１７において、まず、上記第８の実施形態におけるパッケージフィルム１５１（図１５（ａ）参照）を用い、パッケージフィルム１５１のデバイス実装フィルム部１５１ｂのベース樹脂面１５１Ｂ（第２面）側をＬＳΙチップ８の表面に対面させて、上記第７の実施形態と同様の手順で、デバイス実装フィルム部１５１ｂにＬＳΙチップ８を固定実装する。次に、外部接続フィルム部１５１ｃ、１５１ｈを含む４つの外部接続フィルムを、折曲部１５１ｄおよび１５１ｆを含む４つの折曲部において、それぞれＬＳＩチップ８の裏面８ｂ側に１８０゜折り曲げ、接着剤１０ａ、１０ｂによってチップ裏面８ｂに固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００９５】
このように第９の実施形態によれば、４つの外部接続フィルム部をＬＳＩチップ８の裏面８ｂに折り曲げて固定することにより、保護枠等を用いずに、ＬＳＩチップ８の裏面８ｂおよび側面を保護することができる。また、平板を用いずに外部接続フィルム部の平坦化を図ることができる。
【００９６】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。この場合は外部接続フィルム部のインナーリード形成面がＬＳＩチップ８の裏面に接着される。また、上記第３の実施形態のように、バンプを用いずにインナーリードをチップ電極パッド８ａに直接ボンディングしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００９７】
第１０の実施形態
第１０の実施形態は、チップ電極パッドがチップ表面の中心線付近に形成されたＬＳＩチップを用いることを特徴とするものである。図１８は本発明の第１０の実施形態の半導体装置の構造および製造工程を示す図である。図１８において、（ａ）はこの半導体装置に用いるパッケージフィルム１８１の外部接続面１８１Ａから見た上面図、（ｂ）は（ａ）におけるＡ−Ａ’間の断面図、（ｃ）はこの半導体装置の断面構造図である。尚、図１８において、図１ないし図１７に示したものと同じものには同じ符号を付してある。
【００９８】
図１８（ａ）および（ｂ）に示すように、チップ電極パッド１８２ａがチップ中心線に沿った領域に形成されたＬＳＩチップ１８２に対して、上記第２の実施形態と同様の手順で、ＬＳＩ１８２のチップ電極パッド形成領域に対応して、中心線Ｆに沿った領域にデバイスホール１８３を有するパッケージフィルム１８１を作成する。このとき折曲ホールは形成せず、またパッケージフィルム１８１の大きさは、略ＬＳＩチップと同じとする。
【００９９】
次に図１８（ｃ）に示すように、上記第２の実施形態と同様の手順で、ＬＳＩチップ１８２のチップ電極パッド１８２ａにインナーリード３をボンディングしてパッケージフィルム１８１にＬＳＩチップ１８２を実装し（ただし、パッケージフィルムを折り曲げる工程はない）、外部電極パッド２２に半田ボール１１を搭載する。
【０１００】
このように第１０の実施形態によれば、チップ電極パッド１８２ａがチップ中心線に沿って形成されたＬＳＩチップ１８２を、チップ電極パッド形成領域に対応した位置にデバイスホール１８３を有し、ＬＳＩチップ１８２と略同じ大きさのパッケージフィルム１８１に実装することにより、特殊な弾性接着剤や熱膨張率がＬＳＩチップと異なる基板を用いないため、半導体装置の信頼性を向上させることができる。また、加工工数（パッケージフィルムの折り曲げ工数等）および材料費を削減できるので、さらに半導体装置の低価格化を図ることができる。また、上記第１の実施形態と比較して小型化、軽量化が可能である。
【０１０１】
尚、上記第３の実施形態のように、インナーリードをチップ電極パッドに直接ボンディングするようにしても良い。また、外部電極パッド２２に半田ボール１１を搭載しない構造としても良い。
【０１０２】
第１１の実施形態
第１１の実施形態は、チップ電極パッドがチップ表面の中央部に形成されたＬＳＩチップを用いることを特徴とするものである。図１９は本発明の第１１の実施形態の半導体装置の構造および製造工程を示す図である。図１９において、（ａ）はこの半導体装置に用いるパッケージフィルム１９１の外部接続面１９１Ａから見た上面図であり、（ｂ）は（ａ）におけるＡ−Ａ’間の断面を含む第１１の実施形態の半導体装置の断面構造図である。尚、図１９において、図１ないし図１８に示したものと同じものには同じ符号を付してある。
【０１０３】
まず、図１９（ａ）に示すように、チップ電極パッド１９２ａがチップ中心付近に形成されたＬＳＩチップ１９２に対し、上記第１の実施形態と同様の手順で、ＬＳＩチップ１９２のチップ電極パッド形成領域に対応して、中央部にデバイスホール１９３を有するパッケージフィルム１９１を作成する。パッケージフィルム１９１の大きさはＬＳＩチップ１９２と略同じであり、またデバイスホール１９３は、ＬＳＩチップ１９２のチップ電極パッド形成領域に対応した位置および形状に形成されている。パッケージフィルム１９１においては、インナーリード形成面側に外部電極パッド５が形成されており、インナーリード形成面が外部接続面１９１Ａとなる。またパッケージフィルム１９１の樹脂面は、ＬＳＩチップ１９１が実装される側であるデバイス実装面１９１Ｂとなる。
【０１０４】
次に、図１９（ｂ）に示すように、上記第１の実施形態と同様の手順で、ＬＳＩチップ１９２のチップ電極パッド１９２ａにインナーリード３を一括ボンディングして、パッケージフィルム１９１のデバイス実装面１９１Ｂ側にＬＳＩチップ１９２を実装し（ただしパッケージフィルムを折り曲げる工程はない）、外部電極パッド５に半田ボール１１を搭載する。
【０１０５】
このように第１１の実施形態によれば、チップ電極パッド１９２ａがチップ中央部に形成されたＬＳＩチップ１９２を、チップ電極パッド形成領域に対応した位置にデバイスホール１９３を有し、ＬＳＩチップ１９２と略同じ大きさのパッケージフィルム１９１に実装することにより、特殊な弾性接着剤や熱膨張率がＬＳＩチップと異なる基板を用いないため、半導体装置の信頼性を向上させることができる。また、加工工数（パッケージフィルムの折り曲げ工数等）および材料費を削減できるので、さらに半導体装置の低価格化を図ることができる。また、上記第１の実施形態と比較して小型化、軽量化が可能である。
【０１０６】
尚、上記第３の実施形態のように、インナーリードをチップ電極パッドに直接ボンディングするようにしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【０１０７】
第１２の実施形態
第１２の実施形態は、上記第１０の実施形態または第１１の実施形態において、デバイス実装面に絶縁樹脂突起を有するパッケージフィルムを用いることを特徴とするものである。図２０は本発明の第１２の実施形態の半導体装置を示す断面構造図である。尚、図２０において、図１ないし図１９に示したものと同じものには同じ符号を付してある。
【０１０８】
図２０に示す半導体装置は、上記第１０の実施形態の半導体装置において、パッケージフィルム１８１ではなく、デバイス実装面に絶縁樹脂突起を有するパッケージフィルム２０１を用いたものである。パッケージフィルム２０１のデバイス実装面２０１Ｂ側には、絶縁樹脂突起２０２が設けられている。この絶縁樹脂突起２０２は、インナーリード３がパターニングされたベース樹脂２に絶縁樹脂をコーティングし、この絶縁樹脂にフォトリソエッチングを施すことにより、容易に形成することが可能である。
【０１０９】
次に、上記第１０の実施形態と同じ手順で、ＬＳＩチップ１８２のチップ電極パッド１８２ａにインナーリード３をボンディングし、封止樹脂９をＬＳＩチップ１８２の表面とパッケージフィルム２０１との空間に流し込み、ＬＳＩチップ１８２を固定実装する。このとき、絶縁樹脂突起２０２の頂部２０２ａがＬＳＩチップ１８２の表面に接触するようにパッケージフィルム２０１とＬＳＩチップ１８２を配置して、封止樹脂９を流し込む。また、絶縁樹脂突起２０２は、封止樹脂９を流れ易くさせ、パッケージフィルム２０１の平坦度を向上させる機能を有する。
【０１１０】
このように第１２の実施形態によれば、パッケージフィルム２０１のデバイス実装面２０１Ｂに絶縁樹脂突起２０２を設けたことにより、封止樹脂９を流れ易くさせることができ、またパッケージフィルム２０１の平担度を向上することができるので、パッケージの品質を向上させることができる。
【０１１１】
尚、第１２の実施形態は、上記第１１の実施形態にも適用可能であることは言うまでもない。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【０１１２】
第９の参考例
第９の参考例は、中心部あるいは中心線に沿った領域にデバイスホールを設けたパッケージフィルムを用いた半導体装置に、ＬＳＩチップの側面および裏面を保護するための保護枠を設けたことを特徴とするものである。図２１は第９の参考例の半導体装置を示す断面構造図である。尚、図２１において、図１ないし図２０に示したものと同じものには同じ符号を付してある。
【０１１３】
図２１に示す半導体装置は、上記第１１の実施形態の半導体装置に、図２１（ａ）に示す箱型の保護枠２１１、あるいは図２１（ｂ）に示す底部がない保護枠２１２を取り付けたものである。これらの保護枠２１１および２１２は、パッケージフィルム１９１のデバイス実装面１９１Ｂに接着剤１０を用いて固定される。
【０１１４】
このように第９の参考例によれば、保護枠２１１または２１２を取り付けることにより、ＬＳＩチップ１９２の側面および裏面を保護することができるので、ハンドリング時にＬＳＩチップ１９２の側面およびチップ裏面の欠けが発生しなくなり、実装時の歩留まり向上が期待できる。
【０１１５】
尚、第９の参考例は、上記第１０の実施形態または第１２の実施形態にも適用可能であることは言うまでもない。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【０１１６】
第１３の実施形態
図２２は本発明の第１３の実施形態の半導体装置を示す断面構造図である。尚、図２２において、図１ないし図２１に示したものと同じものには同じ符号を付してある。
【０１１７】
図２２に示す半導体装置は、パッケージフィルム２２１と、上記第１１の実施形態で用いたＬＳＩチップ１９２からなる。パッケージフィルム２２１は、デバイス実装フィルム部２２１ｂの四方に、上記第８の実施形態のパッケージフィルム１５１（図１５（ａ）参照）のように、折曲部２２１ｄ、２２１ｊを含む４つの折り曲げ部を介して、外部接続フィルム部２２１ｃ、２２１ｈを含む４つの外部接続フィルム部を有する。
【０１１８】
まず、パッケージフィルム２２１を作成する。すなわち、ＬＳＩチップ１９２のチップ電極パッド形成領域に対応して、中心部にデバイスホール１９３が形成され、さらにこのデバイスホール１９３を取り囲んで折曲ホールが枠状に形成されたベース樹脂２に、上記第１の実施形態と同様の手順で、インナーリード３をパターニング形成し、さらにこの上に絶縁樹脂４をパターニング形成することにより外部電極パッド５を形成する。デバイス実装フィルム部２２１ｂのインナーリード形成面（第１面）側にも外部電極パッド５が形成されている。デバイス実装フィルム部２２１ｂは、上記第１１の実施形態のパッケージフィルム１９１（図１９（ａ）参照）と同じ構造であり、パッケージフィルム２２１は、上記第１１の実施形態のパッケージフィルム１９１に４つの外部接続フィルム部を設けた構造である（ただし、デバイス実装フィルム部２２１ｂにおけるバイスホール１９３は、パッケージフィルム１９１におけるバイスホール１９３を４５゜回転させたものとして図示してある）。尚、４つの折曲部におけるインナーリード３の強度劣化を防止するために弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム２２１が作成される。
【０１１９】
次に、デバイス実装フィルム部２２１ｂのベース樹脂面（第２面）をＬＳＩチップ１９２の表面に対面させて、上記第１１の実施形態と同様にして、デバイス実装フィルム部２２１ｂにＬＳＩチップ１９２を実装する。すなわち、バンプ７が形成されたＬＳＩチップ１９２のチップ電極パッド１９２ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部２２１ｂとＬＳＩチップ１９２の表面とにより形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部２２１ｂにＬＳＩチップ１９２を固定実装する。
【０１２０】
次に、４つの外部接続フィルム部（外部接続フィルム部２２１ｃ、２２１ｈ等）を、４つの折曲部（折曲部２２１ｄ、２２１ｊ等）において、それぞれＬＳＩチップ１９２の裏面１９２ｂ側に１８０゜折り曲げ、接着剤１０ａ、１０ｂ等によってチップ裏面１９２ｂに固定する。最後に、４つの外部接続フィルム部の外部電極パッド５にそれぞれ半田ボール１１を搭載する。ここでは、デバイス実装フィルム部２２１ｂの外部電極パッド５には半田ボール１１を搭載しない。
【０１２１】
図２２に示す半導体装置は、次のようにして複数積層することができる。積層個数をＮ（Ｎは２以上の整数）とする。第１の半導体装置の外部接続フィルム部と、第２の半導体装置のデバイス実装フィルム部２２１ｂを対面させ、それぞれの外部電極パッド５が重なり合うように、２つの半導体装置を積層し、第１の半導体装置の外部電極パッド５に搭載されている半田ボール１１を溶解させて、重なり合った外部電極どうしを電気的に接続する。また、これにより、第２の半導体装置は、第１の半導体装置上に積層固定される。同様にして第３〜第Ｎの半導体装置を積層する。半田ボール１１の溶解は、Ｎ個の半導体装置を積み重ねてから一括して行うようにしても良い。ただし、上記のように、第１の半導体装置の外部接続フィルム部と、第２の半導体装置のデバイス実装フィルム部２２１ｂを対面させる場合には、デバイス実装フィルム部２２１ｂの外部電極パッド５の形成位置に対応するように、外部接続フィルム部の外部電極パッド５を形成しておく必要がある。尚、デバイス実装フィルム部２２１ｂどうし、あるいは外部接続フィルム部どうしを対面させて積層しても良い。もちろん、上記と同様の手順により、図２２に示す半導体装置を、マザーボードに複数積層して実装することも可能である。
【０１２２】
このように第１３の実施形態によれば、デバイス実装フィルム部２２１ｂにも外部電極パッド５を設け、外部接続フィルム部をＬＳＩチップの裏面に固定することにより、配線長の短縮、ＬＳＩチップ裏面の保護、および外部接続フィルム部の平坦化を図ることができるとともに、マザーボードへの積層実装（立体実装）が可能となるので、マザーボードにおける実装スペースの省スペース化を図ることができる。
【０１２３】
尚、上記第５の実施形態のように、外部接続フィルム部をデバイス実装フィルム部２２１ｂの両側に２つ設けても良い。また、デバイス実装フィルム部のみに半田ボール１１を搭載しても良い。また、外部接続フィルム部とデバイス実装フィルム部に、ともに半田ボール１１を搭載する、あるいはともに半田ボール１１を搭載しないようにしても良い。また、上記第３の実施形態のようにインナーリードをチップ電極パッドに直接ボンディングするようにしても良い。また、デバイス実装フィルム部２２１ｂの第２面に、上記第１２の実施形態のように絶縁樹脂突起を設けても良い。
【０１２４】
第１４の実施形態
図２３は本発明の第１４の実施形態の半導体装置を示す断面構造図である。尚、図２２において、図１ないし図２１に示したものと同じものには同じ符号を付してある。
【０１２５】
図２３に示す半導体装置は、パッケージフィルム２３１と、チップ表面の周辺部にチップ電極パッド２３２ａが形成されたＬＳＩチップ２３２からなる。パッケージフィルム２３１は、デバイス実装フィルム部２３１ｂと、外部接続フィルム部２３１ｃと、これらの間に位置する折曲部２３１ｄにより構成される。
【０１２６】
まず、パッケージフィルム２２１を作成する。すなわち、ＬＳＩチップ２３２のチップ電極パッド形成領域に対応して、周辺部にデバイスホール２３３が形成され、さらに折曲ホールが形成されたベース樹脂２に、上記第１の実施形態と同様の手順で、インナーリード３をパターニング形成し、さらにこの上に絶縁樹脂４をパターニング形成することにより外部電極パッド５を形成する。デバイス実装フィルム部２３１ｂのインナーリード形成面側にも外部電極パッド５が形成されている。尚、デバイスホール２３３は、「ホール」ではなく、周辺部に設けた切り欠きであるが、機能としては上記第１０の実施形態のデバイスホール１８３等と同じであるので、「ホール」と称することとする。また、折曲部におけるインナーリード３の強度劣化を防止するために弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム２３１が作成される。
【０１２７】
次に、デバイス実装フィルム部２３１ｂのベース樹脂面をＬＳＩチップ２３２の表面に対面させて、上記第１１の実施形態と同様にして、デバイス実装フィルム部２３１ｂにＬＳＩチップ２３２を実装する。すなわち、バンプ７が形成されたＬＳＩチップ２３２のチップ電極パッド２３２ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部２３１ｂとＬＳＩチップ２３２の表面とにより形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部２３１ｂにＬＳＩチップ２３２を固定実装する。
【０１２８】
次に、外部接続フィルム部２３１ｃを折曲部２３１ｄにおいてＬＳＩチップ２３２の裏面２３２ｂ側に１８０゜折り曲げ、接着剤１０によってチップ裏面１９２ｂに固定する。
最後に、外部接続フィルム部２３２ｃの外部電極パッド５に半田ボール１１を搭載する。
ここでは、デバイス実装フィルム部２３１ｂの外部電極パッド５には半田ボール１１を搭載しない。
【０１２９】
図２３に示す半導体装置も、上記第１３の実施形態と同様にして、複数積層することができる。従って、図２２に示す半導体装置を、マザーボードに複数積層して実装することも可能である。
【０１３０】
このように第１４の実施形態によれば、デバイス実装フィルム部２３１ｂにも外部電極パッド５を設け、外部接続フィルム部２３１ｃをＬＳＩチップの裏面に固定することにより、配線長の短縮、ＬＳＩチップ裏面の保護、および外部接続フィルム部の平坦化を図ることができるとともに、マザーボードへの積層実装（立体実装）が可能となるので、マザーボードにおける実装スペースの省スペース化を図ることができる。さらに、外部接続フィルム部が１つなので、上記第１３の実施形態と比較して、外部電極パッド５の位置精度を向上させることができる。
【０１３１】
尚、デバイス実装フィルム部２３１ｂのみに半田ボール１１を搭載しても良い。また、外部接続フィルム部２３１ｃとデバイス実装フィルム部２３１ｂに、ともに半田ボール１１を搭載する、あるいはともに半田ボール１１を搭載しないようにしても良い。また、上記第３の実施形態のようにインナーリードをチップ電極パッドに直接ボンディングするようにしても良い。また、外部接続フィルム部を複数設けても良い。また、デバイス実装フィルム部２２１ｂの第２面に、上記第１２の実施形態のように絶縁樹脂突起を設けても良い。また、上記第１０の実施形態または第１１の実施形態のように、外部接続フィルム部および折曲部がない構造としても良い。
【０１３２】
【発明の効果】
以上説明したように、本発明の請求項１記載の半導体装置によれば、インナーリードを半導体チップの電極パッドにボンディングして半導体チップをデバイス実装フィルム部に実装し、外部接続フィルム部を折曲部にて１８０゜折曲げて固定することにより、特殊な弾性接着剤や半導体チップと熱膨張率のことなる基板を用いないため、半導体装置の信頼性を向上させることができ、かつ専用の金型を必要としないため、製造コストを低減することができ、従って半導体装置の低価格化を図ることができるという効果がある。
【０１３３】
また、請求項１記載の半導体装置によれば、コの字板の底板の内面に半導体チップを取り付け、天板の外面に外部接続フィルム部を取り付けることにより、外部接続フィルム部の平坦性を向上させることができるとともに、半導体チップを保護することができるという効果がある。またコの字板として金属板等を用いた場合には、パッケージの熱放散性をさらに向上させることができるという効果がある。
【０１３４】
請求項４記載の半導体装置および請求項１８記載の製造方法によれば、半導体装置の低価格化および信頼性の向上を図ることができるので、マザーボードへの実装性を向上させることができるとともに、外部接続フィルム部を半導体チップの裏面に固定することにより、半導体チップの裏面および側面を保護することができ、外部接続フィルム部の平坦化を図ることができるという効果がある。
【０１３５】
請求項２、３記載の半導体装置および請求項１６、１７記載の製造方法によれば、半導体チップの電極パッド形成領域に対応した位置にデバイスホールを有するパッケージフィルムに実装することにより、特殊な弾性接着剤や熱膨張率が半導体チップと異なる基板を用いないため、信頼性を向上させることができ、また加工工数および材料費を削減できるので、さらにパッケージの低価格化を図ることができるという効果がある。
【０１３６】
また、請求項４記載の半導体装置および請求項１８記載の製造方法によれば、半導体装置の低価格化および信頼性の向上を図ることができるとともに、デバイス実装フィルム部にも外部電極パッドを設け、外部接続フィルム部を半導体チップの裏面に固定することにより、配線長の短縮、半導体チップ裏面の保護、および外部接続フィルム部の平坦化を図ることができるという効果がある。また、マザーボードにおける実装スペースの省スペース化等を目的とした半導体装置の積層が可能となるという効果がある。
【０１３７】
請求項２、３、８記載の半導体装置および請求項１６、１７、１９記載の製造方法によれば、絶縁樹脂突起を設けたことにより、封止樹脂を流れ易くさせることができ、またパッケージフィルムの平担度を向上することができるので、半導体装置の品質を向上させることができるという効果がある。
【０１３８】
請求項９記載の半導体装置および請求項２２記載の製造方法によれば、外部接続フィルム部を複数設けることにより、チップ電極パッドから外部電極パッドまでの配線（インナーリード）長を短くすることができ、より効率的な配線の引き回しが可能となるので、半導体チップの動作を高速化することができるという効果がある。
【０１３９】
請求項１２記載の半導体装置によれば、パッケージフィルムの折曲部において、インナーリードを弾性樹脂でコーティングすることにより、折曲部でのインナーリードの強度劣化あるいは断線を防止することができるという効果がある。
【０１４０】
請求項１３記載の半導体装置および請求項２９記載の製造方法によれば、半導体チップの電極パッドにバンプを形成する工程が不要となるので、製造コストを削減でき、パッケージの低価格化を図ることができる。
【０１４１】
請求項２８記載の製造方法によれば、インナーリードを半導体チップの電極パッドに一括ボンディングすることにより、加工工数が削減され、製造コストを低減することができるので、パッケージの低価格化を図ることができる。
【０１４２】
請求項３０記載の実装方法によれば、マザーボード側に半田ボールを供給することにより、複数のパッケージを同時に実装することが可能となるので、半導体装置のマザーボードに対する実装工数を削減することができるという効果があり、また半導体装置の製造工程においては、外部電極パッドに半田ボールを搭載する工程が不要となるので、加工工数を削減でき、パッケージの低価格化をさらに図ることができるという効果がある。
【０１４３】
請求項３１記載の実装方法によれば、半導体装置を積層実装することにより、マザーボードの省スペース化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の半導体装置の構造および製造工程を示す図である。
【図２】 本発明の第２の実施形態の半導体装置の構造および製造工程を示す図である。
【図３】 本発明の第３の実施形態の半導体装置の断面構造図である。
【図４】 第１の参考例の半導体装置の断面構造図である。
【図５】 第２の参考例の半導体装置の断面構造図である。
【図６】 本発明の第４の実施形態の半導体装置の断面構造図である。
【図７】 第３の参考例の半導体装置の構造および製造工程を示す図である。
【図８】 第４の参考例の半導体装置の構造および製造工程を示す図である。
【図９】 本発明の第５の実施形態の半導体装置の構造および製造工程を示す図である。
【図１０】 第５の参考例の半導体装置の断面構造図である。
【図１１】 本発明の第６の実施形態の半導体装置の断面構造図である。
【図１２】 第６の参考例の半導体装置の断面構造図である。
【図１３】 第７の参考例の半導体装置の断面構造図である。
【図１４】 本発明の第７の実施形態の半導体装置の断面構造図である。
【図１５】 本発明の第８の実施形態の半導体装置の構造および製造工程を示す図である。
【図１６】 第８の参考例の半導体装置の断面構造図である。
【図１７】 本発明の第９の実施形態の半導体装置の断面構造図である。
【図１８】 本発明の第１０の実施形態の半導体装置の構造および製造工程を示す図である。
【図１９】 本発明の第１１の実施形態の半導体装置の構造および製造工程を示す図である。
【図２０】 本発明の第１２の実施形態の半導体装置の断面構造図である。
【図２１】 第９の参考例の半導体装置の断面構造図である。
【図２２】 本発明の第１３の実施形態の半導体装置の断面構造図である。
【図２３】 本発明の第１４の実施形態の半導体装置の断面構造図である。
【図２４】 従来のモールドタイプのパッケージを有する半導体装置の一部破断斜視図である。
【図２５】 従来のフィルムタイプのパッケージを有する半導体装置の断面構造図である。
【図２６】 従来のフリップチップボンディングタイプのパッケージを有する半導体装置の断面構造図である。
【符号の説明】
１，２１，７１，９１，１１１，１５１，１８１，１９１，２０１，２２１，２３１ パッケージフィルム、 １Ａ，２１Ａ，９１Ａ，１５１Ａ インナーリード形成面、 １Ｂ，２１Ｂ，９１Ｂ，１５１Ｂ ベース樹脂面、 １ｂ，２１ｂ，７１ｂ，９１ｂ，１５１ｂ，２２１ｂ デバイス実装フィルム部、 １ｃ，２１ｃ，７１ｃ，９１ｃ，９１ｅ，１５１ｃ，１５１ｅ，１５１ｈ，１５１ｉ，２２１ｃ，２２１ｈ，２３１ｃ 外部接続フィルム部、 １ｄ，２１ｄ，９１ｄ，９１ｆ，１５１ｄ，１５１ｆ，１５１ｊ，１５１ｋ，２２１ｄ，２２１ｆ，２３１ｄ 折曲部、 ２ ベース樹脂、 ２ａ，４ａ 電極パッドホール、 ２ｂ スルーホール、 ３，３１ インナーリード、 ３ｂ 基準電源インナーリード、 ４ 絶縁樹脂、 ５，２２ 外部電極パッド、 ６ 弾性樹脂、 ８，１８２，１９２，２３２ ＬＳＩチップ、 ８ａ，１８２ａ，１９２ａ，２３２ａ チップ電極パッド、 ８ｂ チップ裏面 ９ 封止樹脂、 １０，１０ａ，１０ｂ，１０ｃ 接着剤、 １１，１１ａ 半田ボール、 １２，１８３，１９３，２３３ デバイスホール、 ３１ａ 銅箔、 ３１ｂ 金メッキ、 ４１，４２ 保護枠、 ５１ 平板、 ６１ コの字板、 ６１ａ 底板、 ６１ｂ 天板、 ６１ｃ 湾曲部、 ７２ 導電性平板、 ９１ｇ すき間、 １８１Ａ，１９１Ａ，２０１Ａ 外部接続面、 １８１Ｂ，１９１Ｂ，２０１Ｂ デバイス実装面、 ２０２ 絶縁樹脂突起、 ２０２ａ 頂部。
【発明の属する技術分野】
本発明は、半導体チップとほぼ同じ大きさであり、特に多出力の半導体チップに適するパッケージを有する半導体装置と、その製造方法および実装方法に関するものである。
【０００２】
【従来の技術】
従来、この種の半導体チップとほぼ同じ大きさのパッケージは、チップサイズパッケージ、μ−ＢＧＡ、チップスケールパッケージ、ＣＳＰ等と称され、さまざまなタイプのものが開発されている。図２４は従来のモールドタイプのパッケージを有する半導体装置の一部破断斜視図である。この半導体装置は、ＬＳＩチップ２４１の電極パッドにバンプ２４２を形成し、次にトランスファー成形金型を用いて、略ＬＳＩと同じ大きさのモールド樹脂２４３により樹脂封止し、最後に外部電極に半田ボール２４４を搭載することにより製造される。
【０００３】
また、図２５は従来のフィルム（フィルムキャリアテープ）タイプのパッケージを有する半導体装置の断面図である。この半導体装置は、ＬＳＩチップ２５１の表面に弾性接着剤（エラストマ）２５２をコーティングし、インナーリード２５３および外部接続パッド２５４が形成されたポリイミドフィルム２５５を弾性接着剤２５２によりＬＳＩチップ２５１表面に固定し、ＬＳＩチップ２５１のチップ電極パッドにインナーリード２５３をボンディングし、外部接続パッド２５４に半田ボール２５６を搭載することにより製造される。
【０００４】
また、図２６は従来のフリップチップボンディングタイプのパッケージを有する半導体装置の断面図である。この半導体装置は、ＬＳＩチップ２６１の表面にバンプ２６２を形成し、次にＬＳＩチップ２６１をセラミックまたは有機系材料の基板２６３にフェースダウンボンディングし、次に封止樹脂２６４を用いて封止することにより製造される。基板２６３の裏面には半田ボール２６５が搭載される。図２４〜図２６に示すいずれのタイプのパッケージを用いても、略ＬＳＩと同じ大きさのパッケージを有する半導体装置を製造することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、図２４に示す半導体装置では、専用のトランスファー金型を必要とし、このことが低価格化の障害となっていた。
【０００６】
また、図２５に示す半導体装置では、ＬＳＩチップとテープの中間に特殊な弾性接着剤を用いるため、ＬＳＩチップ表面の汚染やダメージ等が発生し、信頼性が劣化する恐れがあった。またＬＳΙチップとインナーリードを接続する際に、にリードを一本ずつボンディングするシングルポイントボンディングを用いており、多出力パッケージにおいてはボンディング時間が長くなり、低価格化の障害となっていた。
【０００７】
また、図２６に示す半導体装置では、多出力パッケージにおいては基板が多層で高価格となり、またサイズの大きいＬＳＩチップにおいては基板とＬＳΙチップの熱膨張差により、信頼性上問題になることがあった。
【０００８】
本発明は、このような従来の問題を除去するものであり、多出力のＬＳＩチップを用いる場合に好適な、低価格かつ高信頼性の半導体装置とその製造方法および実装方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために本発明の請求項１記載の半導体装置は、半導体チップが実装されたデバイス実装フィルム部と、前記デバイス実装フィルム部上に配置され、外部電極パッドが形成された外部接続フィルム部と、前記デバイス実装フィルム部の端部と前記外部接続フィルム部の端部との間に設けられた折曲部と、前記折曲部を経由して前記半導体チップの電極パッドと前記外部電極パッドとを電気的に接続するインナーリードとを有するパッケージフィルムと、底板と天板からなるコの字板とを備え、前記コの字板内面に前記デバイス実装フィルム部を取り付け、前記天板外面に前記外部接続フィルム部を取り付けたことを特徴とする。
【００１０】
請求項２記載の半導体装置は、チップの中央部あるいはチップの中心線に沿った領域にパッド電極が配置された半導体チップが実装されたパッケージフィルムを備え、前記パッケージフィルムが、前記半導体チップのパッド電極形成領域に対応して、中央部あるいは中心線に沿った領域に形成されたデバイスホールと、前記デバイスホールの形成領域以外の領域に形成された外部電極パッドと、前記半導体チップの電極パッドと前記外部電極パッドとを接続するインナーリードとを有するとともに、前記半導体チップの実装面に絶縁性の樹脂突起を有することを特徴とする。
【００１１】
請求項３記載の半導体装置は、チップの周辺部にパッド電極が配置された半導体チップが実装されたパッケージフィルムを備え、前記パッケージフィルムが、前記半導体チップのパッド電極形成領域に対応して、周辺部に形成されたデバイスホールと、前記デバイスホールの形成領域以外の領域に形成された外部電極パッドと、前記半導体チップのパッド電極と前記外部電極とを接続するインナーリードとを有するとともに、前記半導体チップの実装面に絶縁性の樹脂突起を有し、前記パッケージフィルムと前記半導体チップの表面との間を封止樹脂により固定したことを特徴とする。
【００１２】
請求項４記載の半導体装置は、所定の領域に電極パッドが配置された半導体チップの表面と対面するように、前記半導体チップが実装されたデバイス実装フィルム部と、前記半導体チップの裏面に配置され、外部電極パッドが形成された外部接続フィルム部と、前記デバイス実装フィルム部の端部と前記外部接続フィルム部の端部との間に設けられた折曲部と、インナーリードとを有するパッケージフィルムを備え、前記デバイス実装フィルム部が、前記半導体チップのパッド電極形成領域に対応して、所定の領域に形成されたデバイスホールと、前記デバイスホールの形成領域以外の領域に形成された外部電極パッドとを有し、前記インナーリードが、前記半導体チップの電極パッドと前記デバイス実装フィルム部の外部電極パッドとを電気的に接続するとともに、前記折曲部を経由して前記半導体チップの電極パッドと前記外部接続フィルム部とを電気的に接続することを特徴とする。
【００１３】
請求項８記載の半導体装置は、請求項４記載の半導体装置において、前記パッケージフィルムが、前記半導体チップの実装面に絶縁性の樹脂突起を有することを特徴とする。また、請求項９記載の半導体装置は、請求項４記載の半導体装置において、前記パッケージフィルムが、前記折曲部を複数有し、前記複数の折曲部にそれぞれ対応して、前記外部接続フィルム部を複数有することを特徴とする。また、請求項１２記載の半導体装置は、請求項４記載の半導体装置において、前記折曲部が、前記インナーリードを弾性樹脂によりコーティングした構造を有することを特徴とする。また、請求項１３記載の半導体装置は、請求項４記載の半導体装置において、前記インナーリードが、前記半導体チップの電極パッドに直接ボンディングされていることを特徴とする。
【００１４】
次に、本発明の請求項１６記載の半導体装置の製造方法は、チップの中央部あるいはチップの中心線に沿った領域に電極パッドが配置された半導体チップと、前記半導体チップの電極パッド形成領域に対応して、中央部あるいは中心線に沿った領域にデバイスホールが形成され、前記デバイスホール形成領域以外の領域の外部接続面側に外部電極パッドが形成され、前記デバイスホールから前記外部電極に至るようにインナーリードが形成されたパッケージフィルムとを用い、前記デバイスホール形成領域において前記インナーリードを半導体チップの電極パッドにボンディングして、前記半導体チップを前記パッケージフィルムのデバイス実装面側に実装する工程を実施し、前記パッケージフィルムは、デバイス実装面側に絶縁性の樹脂突起が形成されたものであり、前記半導体チップの実装工程は、インナーリードをボンディングしてから、前記パッケージフィルムと前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムに固定するものであることを特徴とする。
【００１５】
請求項１７記載の製造方法は、チップの周辺部に電極パッドが配置された半導体チップと、前記半導体チップのパッド電極形成領域に対応して、周辺部にデバイスホールが形成され、前記デバイスホール形成領域以外の領域の外部接続面側に外部電極パッドが形成され、前記デバイスホールから前記外部電極に至るようにインナーリードが形成されたパッケージフィルムとを用い、前記デバイスホール形成領域において前記インナーリードを半導体チップの電極パッドにボンディングし、前記パッケージフィルムと前記半導体チップ表面の間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムのデバイス実装面側に実装する工程を実施し、前記半導体チップの実装工程は、インナーリードをボンディングしてから、前記パッケージフィルムと前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムに固定するものであることを特徴とする。
【００１６】
請求項１８記載の製造方法は、所定の領域に電極パッドが配置された半導体チップと、前記半導体チップのパッド電極形成領域に対応して、所定の領域にデバイスホールが形成されたデバイス実装フィルム部と、外部接続フィルム部と、前記デバイス実装フィルム部と前記外部接続フィルム部の間に位置する折曲部とに領域分割される平面形状を有し、第１面側の前記外部接続フィルム部および第１面側の前記デバイス実装フィルム部のデバイスホール形成領域以外の領域に外部電極パッドが形成され、前記デバイスホールから前記それぞれの外部電極パッドに至るようにインナーリードが形成されたパッケージフィルムとを用い、前記デバイスホール形成領域において前記インナーリードを前記半導体チップ表面の電極パッドにボンディングし、第２面側の前記デバイス実装フィルム部に前記半導体チップを実装する工程と、前記外部接続フィルム部を折曲部にて前記半導体チップの裏面側に１８０゜折り曲げ、前記裏面に固定する工程とを順次実施することを特徴とする。
【００１７】
請求項１９記載の製造方法は、請求項１８記載の製造方法において、前記デバイス実装フィルム部が、第２面側に絶縁性の樹脂突起が形成されたものであり、前記半導体チップの実装工程が、インナーリードをボンディングしてから、前記デバイス実装フィルム部と前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記デバイス実装フィルム部の第２面に固定するものであることを特徴とする。また、請求項２２記載の製造方法は、請求項１８記載の製造方法において、前記パッケージフィルムが、前記折曲部を複数有するとともに、前記複数の折曲部にそれぞれ対応して、前記外部接続フィルム部を複数有し、前記外部接続フィルム部を固定する工程が、前記複数の外部接続フィルム部を、対応する折曲部においてそれぞれ前記半導体チップの裏面側に１８０゜折り曲げ、前記裏面に固定するものであることを特徴とする。
【００１８】
請求項２８記載の製造方法は、請求項１８記載の製造方法において、前記半導体チップの実装工程が、前記インナーリードを前記半導体チップの電極パッドに一括ボンディングするものであることを特徴とする。また、請求項２９記載の製造方法は、請求項１８記載の製造方法において、前記半導体チップのパッド電極に前記インナリードを直接ボンディングすることを特徴とする。
【００１９】
次に、本発明の請求項３０記載の半導体装置の実装方法は、請求項１ないし１４のいずれかに記載の半導体装置をマザーボードに密着実装する半導体装置の実装方法であって、前記マザーボードの電極パッドに半田ボールを搭載し、このマザーボード上に前記半導体装置を載置し、前記半田ボールを溶解させて、前記マザーボードの電極パッドと前記半導体装置の外部電極パッドとを電気的に接続することを特徴とする。
【００２０】
請求項３１記載の半導体装置の実装方法は、請求項４記載の半導体装置を複数積層してマザーボードに実装する半導体装置の実装方法であって、前記マザーボードの電極パッドに、第１の半導体装置の外部接続フィルム部またはデバイス実装フィルム部のいずれか一方に形成された外部電極パッドを重ね、さらに第１の半導体装置の他方のフィルム部に形成された外部電極パッドに、第２の半導体装置の外部接続フィルム部またはデバイス実装フィルム部のいずれか一方に形成された外部電極パッドを重ね、前記重なり合った電極どうしを電気的に接続することを特徴とする。
【００２１】
【発明の実施の形態】
第１の実施形態
図１は本発明の第１の実施形態の半導体装置の構造および製造工程を示す図である。図１において、（ａ）はこの半導体装置に用いられるパッケージフィルム１をインナーリード形成面（第１面）１Ａから見た上面図、（ｂ）は（ａ）のＡ−Ａ’間の断面図、（ｃ）および（ｄ）は第１の実施形態の半導体装置の製造途中における断面構造図、（ｅ）は第１の実施形態の半導体装置の断面構造図である。
【００２２】
まず、図１（ａ）および（ｂ）に示すように、パッケージフィルム１を作成する。すなわち、プレスパンチング加工により、デバイス実装フィルム部予定領域にデバイスホール１２が形成され、折曲部予定領域に折曲ホール１３が形成されたポリイミドのベース樹脂２に、インナーリード３を形成する。ここで、インナーリード３は、例えば、ベース樹脂２の表面に銅箔を貼り付け、この銅箔をフォトリソエッチングによりパターニングし、半田またはスズをメッキ処理したものである。尚、図中の３ａはダミーインナーリードである。次に、この上に絶縁樹脂４をコーティングし、フォトリソエッチングにより、絶縁樹脂４に電極パッドホール４ａを開孔してインナーリード３を露出させ、外部電極パッド５を形成する。尚、印刷法により絶縁樹脂４を選択的にコーティング（パターニング）して、外部電極パッド５を形成しても良い。また、インナーリード３の強度劣化あるいは断線を防止することを目的として、折曲部１ｄにおけるインナーリード３の片面または両面にポリイミド系の弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム１が作成される。尚、ＴＡＢ（Tape Automated Bonding）製造技術を用いる場合には、パッケージフィルム１は、フィルムキャリアテープ１ａに複数作り込まれて供給される。
【００２３】
次に、図１（ｃ）に示すように、パッケージフィルム１のインナーリード形成面１Ａ（第１面）をＬＳΙチップ８の表面に対面させて、パッケージフィルム１のデバイス実装フィルム部１ｂにＬＳΙチップ８を実装する。すなわち、パッケージフィルム１のデバイス実装フィルム部１ｂにおいて、金メッキ等が施されたバンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３およびダミーインナーリード３ａを一括ボンディングし、デバイス実装フィルム部１ｂとＬＳΙチップ８の表面とにより形成される空間にエポキシ樹脂等の封止樹脂９を流し込み、デバイス実装フィルム部１ｂに対してＬＳΙチップ８を固定実装する。ここで、ボンディングされたダミーインナーリード３ａは、インナーリード３がボンディングされてからＬＳΙチップ８が固定されるまでに、インナーリード３が断線したり、ボンディング部が剥離することを防止する機能を有する。尚、ＴＡＢ技術を用いる場合には、ＬＳΙチップ８の実装終了後に、パンチング加工によりフィルムキャリアテープ１ａからパッケージフィルム１を分離する。
【００２４】
次に、図１（ｄ）に示すように、パッケージフィルム１の外部接続フィルム部１ｃを、折曲部１ｄにてベース樹脂面１Ｂ（第２面）側に１８０゜折り曲げ、接着剤１０によってデバイス実装フィルム部１ｂにおける封止樹脂９表面に固定する。ここで折り曲げるポイントは、例えばＬＳＩチップ８の側面の外側約１［ｍｍ］程度の所とする。最後に図１（ｅ）に示すように、外部電極パッド５に半田ボール１１を搭載する。
【００２５】
このように第１の実施形態によれば、デバイス実装フィルム部１ｂのデバイスホール１２に突き出して形成されたインナーリード３（およびダミーインナーリード３ａ）をＬＳＩチップ８のチップ電極パッド８ａに一括ボンディングしてＬＳＩチップ８をデバイス実装フィルム部１ｂに実装し、外部接続フィルム部１ｃを折曲部１ｄ（ＬＳＩチップ８の外側約１［ｍｍ］）を境にして１８０゜折曲げ、デバイス実装フィルム部１ｂに固定することにより、特殊な弾性接着剤を用いないので信頼性を向上させることができ、また専用のトランスファー金型を用いず、インナーリードをＬＳＩチップに一括ボンディングするので、製造コストを低減することができ、従って低価格化を図ることができる。
【００２６】
尚、図１（ｅ）に示す工程を実施せずに、図１（ｄ）に示すように、外部電極パッド５に半田ボール１１が搭載されていない構造としても良い。このチップサイズパッケージをマザーボードに実装する際は、マザーボード側に半田ボールを供給することにより良好な接続が可能である。マザーボードへの半田ボールの供給には、例えば印刷技術を用いる。このようにマザーボード側に半田ボールを供給することにより、複数のパッケージを同時に実装することが可能となるので、パッケージのマザーボードに対する実装工数を削減することができ、またパッケージの製造工程においては、外部電極パッドに半田ボールを搭載する工程が不要となるので、加工工数を削減でき、半導体装置の低価格化をさらに図ることができる。
【００２７】
第２の実施形態
第２の実施形態は、ベース樹脂をプレスパンチング加工して外部電極パッドを形成することを特徴とするものである。図２は本発明の第２の実施形態の半導体装置の構造および製造工程を示す図である。図２において、（ａ）はこの半導体装置に用いられるパッケージフィルム２１の断面図であり、（ｂ）は第２の実施形態の半導体装置の断面構造図である。
【００２８】
まず、図２（ａ）に示すように、パッケージフィルム２１を形成する。すなわち、ベース樹脂２をプレスパンチング加工して、デバイスホール１２、折曲ホール１３、および外部電極パッド２２となる電極パッドホール２ａを形成する。次に、第１の実施形態と同じ手順で、この樹脂テープ２にインナーリード３およびダミーインナーリード３ａを形成し、絶縁樹脂４をコーティングする。また、折曲部２１ｄに弾性樹脂６をコーティングすることが望ましい。以上により、ベース樹脂面２１Ｂ（第１面）側に開孔した外部電極パッド２２を有するパッケージフィルム２１が作成される。
【００２９】
次に、図２（ｂ）に示すように、ベース樹脂面２１ＢをＬＳΙチップ８側にしてパッケージフィルム２１のデバイス実装フィルム部２１ｂにＬＳΙチップ８を実装する。すなわち、上記第１の実施形態と同じ手順で、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａにインナーリード３およびダミーインナーリード３ａをボンディングし、封止樹脂９によりＬＳΙチップ８をデバイス実装フィルム部２１ｂに固定実装し、さらに外部接続フィルム部２１ｃを、折曲部２１ｄにてインナーリード形成面２１Ａ（第２面）側に１８０゜折り曲げ、接着剤１０によりデバイス実装フィルム部２１ｂの封止樹脂９表面に固定し、最後に外部電極パッド２２に半田ボール１１を搭載する。
【００３０】
このように第２の実施形態によれば、パッケージフィルムの作成工程において、デバイスホール１２等のプレスパンチング加工時に外部電極パッドホール２ａを形成しておき、この外部電極パッドホール２ａ上にインナーリード３をパターニングして外部電極パッド２２を形成することにより、パッケージフィルムの作成工数（絶縁樹脂のフォトリソエッチングの加工工数）を削減でき、材料費（絶縁樹脂）を削減できるので、さらに半導体装置の低価格化を図ることができる。
【００３１】
尚、図２（ｂ）において、外部電極パッド２２に半田ボール１１を搭載しない構造としても良い。
【００３２】
第３の実施形態
第３の実施形態は、バンプを形成しないでインナーリードをＬＳＩチップの電極パッドに直接ボンディングすることを特徴とするものである。図３は本発明の第３の実施形態の半導体装置の断面構造図であり、（ａ）は全体断面図、（ｂ）は（ａ）の領域Ｅの部分断面図を示す。尚、下記以外の構造および製造工程は、上記第１の実施形態と同じである。
【００３３】
図３において、インナーリード３１は、銅箔３１ａに金メッキ３１ｂを施し、１５０℃、３０分程度のアニール処理をしたものである（ダミーインナーリードも同じである）。インナーリード３１およびダミーインナーリードは、ＬＳＩチップ８のチップ電極パッド８ａにバンプを介さずに熱圧着法により直接一括ボンディングされる。
【００３４】
通常、バンプがないとＬＳＩチップの電極パッドのダメージが大きく、パッド下にクラック等が発生する。しかしながら、銅箔３１ａに金メッキ３１ｂを施したインナーリード３１は、アニール処理等によりその硬度を下げることができるので、この軟化したインナーリード３１を用いることによりチップ電極パッドへのダメージを緩和し、パッド下にクラック等が発生しない直接ボンディングが可能となる。
【００３５】
このように第３の実施形態によれば、ＬＳＩチップの電極パッドにバンプを形成する工程が不要となるので、製造コストを削減でき、低価格化を図ることができる。
【００３６】
尚、この第３の実施形態は、上記第２の実施形態に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００３７】
第１の参考例
第１の参考例は、ＬＳＩチップの側面および裏面を保護するための保護枠を設けたことを特徴とするものである。図４は第１の参考例の半導体装置を示す断面構造図である。図４に示す半導体装置は、上記第１の実施形態の半導体装置に、図４（ａ）に示す箱型の保護枠４１、あるいは図４（ｂ）に示す底部がない保護枠４２を取り付けたものである。保護枠４１はＬＳＩチップ８の側面および裏面を覆うように取り付けられ、また保護枠４２はＬＳＩチップ８の側面を覆うように取り付けらている。これらの保護枠４１、４２は、樹脂、金属等の絶縁材料または導電性材料を成形加工したものであり、パッケージフィルム１のデバイス実装フィルム部１ｂに接着剤１０ｂを用いて固定される。
【００３８】
このように第１の参考例によれば、保護枠４１または４２を取り付けることにより、ＬＳＩチップ８の側面および裏面を保護することができるので、ハンドリング時にＬＳＩチップ８の側面およびチップ裏面の欠けが発生しなくなり、実装時の歩留まり向上が期待できる。
【００３９】
尚、この第１の参考例は、上記第２の実施形態または上記第３の実施形態に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００４０】
第２の参考例
第２の参考例は、外部接続フィルム部の平坦性を向上させるための平板を設けたことを特徴とするものである。図５は第２の参考例の半導体装置の断面構造図である。図５に示す半導体装置は、上記第１の実施形態の半導体装置において、パッケージフィルム１のデバイス実装フィルム部１ｂと外部接続フィルム部１ｃの間に、絶縁材料または金属等の導電性材料からなる平板５１を取り付けたものである。この平板５１は、接着剤１０ａおよび１０ｂを用いてデバイス実装フィルム部１ｂの封止樹脂９表面と外部接続フィルム部１ｃとの間に固定される。平板５１の取り付け手順としては、例えば、図１（ｂ）に示す工程終了後に、接着剤１０ａにより平板５１をデバイス実装フィルム部１ｂの封止樹脂９形成部上に固定し、次に外部接続フィルム部１ｃを１８０°折り曲げ、平板５１上に接着剤１０ｂにより固定する。
【００４１】
このように第２の参考例によれば、デバイス実装フィルム部１ｂと外部接続フィルム部１ｃの間に平板５１を取り付けることにより、外部接続フィルム部１ｃおよび半田ボール１１の平坦性を向上させることができるので、マザーボードへの実装性を向上させることができる。また平板として金属板等を用いた場合には、半導体装置の熱放散性を向上させることができる。
【００４２】
尚、この第２の参考例は、上記第２の実施形態、第３の実施形態、または第１の参考例に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００４３】
第４の実施形態
第４の実施形態は、外部接続フィルム部の平坦性を向上させるとともに、ＬＳＩチップの裏面を保護するコの字板を設けたことを特徴とするものである。図６は本発明の第４の実施形態の半導体装置の断面構造図である。図６に示す半導体装置は、上記第１の実施形態の半導体装置に、絶縁材料または金属等の導電性材料からなる、コの字型に成形加工されたコの字板６１を取り付けたものである。コの字板６１の底板６１ａのコの字内面には、ＬＳＩチップ８が取り付けられ（従ってデバイス実装フィルム部１ｂおよびＬＳＩチップ８は底板６１ａと天板６１ｂの間に位置する）、天板６１ｂのコの字外面には、外部接続フィルム部１ｃが取り付けられている。コの字板６１の装着手順としては、例えば、図１の（ｂ）に示す工程を終了後に、ＬＳＩチップ８の底面を接着剤１０ａを用いて底板６１ａに固定し、次に外部接続フィルム部１ｃを１８０°折り曲げ、接着剤１０ｂを用いて天板６１ｂに固定する。あるいは、コの字板６１として金属板等を用いる場合には、平板にＬＳＩチップ８を固定し、次にこの平板を１８０゜折り返してコの字板６１を形成し、最後に外部接続部１ｃを１８０゜折り曲げ、天板６１ｂに固定する。尚、図６においては、パッケージフィルム１の折曲部１ｄの内面の向き（右から左）とコの字板６１の湾曲部６１ｃの内面の向き（左から右）とは１８０゜異なる位置関係にあるが、これを９０゜異なる位置関係としても良い。
【００４４】
このように第４の実施形態によれば、コの字板６１を用い、その底板６１ａの内面にＬＳＩチップ８を取り付け、天板６１ｂの外面に外部接続フィルム部１ｃを取り付けることにより、外部接続フィルム部１ｃおよび半田ボール１１の平坦性を向上させることができ、またＬＳＩチップを保護することができる。またコの字板６１として金属板等を用いた場合には、パッケージの熱放散性をさらに向上させることができる。
【００４５】
尚、この第４の実施形態は、上記第２の実施形態または第３の実施形態に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００４６】
第３の参考例
第３の参考例は、外部接続フィルム部を２層両面導電層構造とすることを特徴とするものである。図７は第３の参考例の半導体装置の構造および製造工程を示す図である。
【００４７】
まず、図７（ａ）に示すように、外部接続フィルム部７１ｂに基準電源（接地電源）用のスルーホール２ｂを有するパッケージフィルム７１を作成する。すなわち、ベース樹脂２にデバイスホールおよび折曲ホールを形成する際に同時にスルーホール２ｂをプレスパンチング加工により形成しておき、このスルーホール２ｂに至るように基準（接地）電源インナーリード３ｂを形成し、以下、上記第１の実施形態と同じ手順でパッケージフィルム７１を作成する。次に、上記第１の実施形態と同じ手順で、パッケージフィルム７１にＬＳΙチップ８を実装する。次に、上記第２の参考例と同じ手順で、外部接続フィルム部７１ｃを折り曲げ、接着剤１０ａ、１０ｂによりデバイス実装フィルム部７１ｂと外部接続フィルム部７１ｃとの間に導電性平板７２を取り付け、スルーホール２ｂの底部の接着剤１０ｂを除去する。
【００４８】
次に、図７（ｂ）に示すように、スルーホール２ｂに半田ボール１１ａ（導電性材料）を搭載する（このとき、外部電極パッド５に半田ボール１１を搭載する）。次にこのチップサイズパッケージを熱処理して半田ボール１１ａを溶解させ、基準電源インナーリード３ｂと平板７２（基準電源となる）とを電気的に接続する。尚、ここでスルーホール２ｂの容積と半田ボール１１ａの体積はほぼ一致していることが好ましい。
【００４９】
このように第３の参考例によれば、デバイス実装フィルム部７１ｂと外部接続フィルム部７１ｃとの間に取り付けられた導電性平板７２と、基準電源インナーリード３ｂとをスルーホール２ｂを介して電気的に接続して、外部接続フィルム部を２層両面導電層構造とすることにより、外部接続フィルム部の平坦性を向上させ、ＬＳＩチップの熱放散性を向上させることができるとともに、クロストークノイズを低減させることができるので、ＬＳＩチップの動作を高速化することができる。
【００５０】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。また、上記第３の実施形態のように、バンプを用いずにインナーリードをチップ電極パッドに直接ボンディングしても良い。また導電性平板を用いずに、上記第４の実施形態のような導電性のコの字板を用いても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００５１】
第４の参考例
第４の参考例は、外部接続フィルム部をＬＳＩチップの裏面に折り曲げて固定することを特徴とするものである。図８は第４の参考例の半導体装置の構造および製造工程を示す図である。尚、図８において、図１ないし図７に示したものと同じものには同じ符号を付してある。
【００５２】
まず、図８（ａ）に示すように、上記第１の実施形態におけるパッケージフィルム１（図１（ａ）、（ｂ）参照）を用い、図８（ａ）に示すように、パッケージフィルム１のベース樹脂面１Ｂ（第２面）をＬＳΙチップ８側にして、デバイス実装フィルム部１ｂのベース樹脂面１ＢにＬＳΙチップ８を実装する。すなわち、パッケージフィルム１のデバイス実装フィルム部１ｂにおいて、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３およびダミーインナーリード３ａを一括ボンディングし、デバイス実装フィルム部１ｂとＬＳΙチップ８の表面により形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部１ｂに対してＬＳΙチップ８を固定実装する。
【００５３】
次に、図８（ｂ）に示すように、外部接続フィルム部１ｃを、折曲部１ｄにてＬＳＩチップ８の裏面８ｂ側に１８０゜折り曲げ、接着剤１０によってチップ裏面８ｂに固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００５４】
このように第４の参考例によれば、外部接続フィルム部１ｃをＬＳＩチップ８の裏面８ｂに折り曲げて固定することにより、保護枠等を用いずに、ＬＳＩチップ８の裏面８ｂおよび側面を保護することができる。また、平板を用いずに外部接続フィルム部１ｃの平坦化を図ることができる。
【００５５】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。この場合は外部接続フィルム部のインナーリード形成面がＬＳＩチップ８の裏面に接着される。また、上記第３の実施形態のように、バンプを用いずにインナーリードをチップ電極パッド８ａに直接ボンディングしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００５６】
第５の実施形態
第５の実施形態は、両側に外部接続フィルム部を有するパッケージフィルムを用い、これらの外部接続フィルム部をそれぞれ折り曲げることを特徴とするものである。図９は本発明の第５の実施形態の半導体装置の構造および製造工程を示す図である。図９において、（ａ）はこの半導体装置に用いられるパッケージフィルム９１をインナーリード形成面から見た正面図であり、（ｂ）は（ａ）のＡ−Ａ’間断面を含む第５の実施形態の半導体装置の断面構造図である。尚、図９において、図１ないし図８に示したものと同じものには同じ符号を付してある。
【００５７】
まず、上記第１の実施形態と同様に手順により、図９（ａ）に示すパッケージフィルム９１を作成する。すなわち、デバイスホール１２と２つの折曲ホール１３ａおよび１３ｂとが形成されたベース樹脂２にインナーリード３をパターニング形成し、さらにこの上に絶縁樹脂４をパターニング形成することにより外部電極パッド５を形成する。尚、ダミーインナーリードは必要ない。また、折曲部９１ｄ、９１ｆ（折曲ホール１３ａ、１３ｂの形成部）におけるインナーリード３の強度劣化を防止するために弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム９１が作成される。
【００５８】
次に、図９（ｂ）に示すように、パッケージフィルム９１のデバイス実装フィルム部９１ｂのインナーリード形成面９１Ａ（第１面）側をＬＳΙチップ８の表面に対面させて、デバイス実装フィルム部９１ｂにＬＳΙチップ８を実装する。すなわち、パッケージフィルム９１のデバイス実装フィルム部９１ｂにおいて、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部９１ｂとＬＳΙチップ８の表面とにより形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部９１ｂに対してＬＳΙチップ８を固定実装する。次に、外部接続フィルム部９１ｃおよび９１ｅを、折曲部９１ｄおよび９１ｆにおいて、それぞれデバイス実装フィルム部９１ｂのベース樹脂面１Ｂ（第２面）側に１８０゜折り曲げ、接着剤１０ａ、１０ｂによって封止樹脂９表面に固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００５９】
このように第５の実施形態によれば、デバイス実装フィルム部９１ｂの両側に外部接続フィルム部９１ｃ、９１ｅを設けたことにより、チップ電極パッドから外部電極パッドまでの配線（インナーリード）長を上記第１の実施形態よりも短くすることができ、より効率的な配線の引き回しが可能となるので、ＬＳＩチップの動作を高速化することができる。
【００６０】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。この場合は、デバイス実装フィルム部のベース樹脂面側をＬＳＩチップ８の表面に対面させて、ＬＳＩチップ８を固定実装する。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００６１】
第５の参考例
第５の参考例は、パッケージフィルムの両側に形成された外部接続フィルム部を折り曲げてから封止樹脂を流し込み、パッケージフィルムにＬＳＩチップを実装することを特徴とするものである。図１０は第５の参考例の半導体装置を示す断面構造図である。尚、図１０において、図１ないし図９に示したものと同じものには同じ符号を付してある。
【００６２】
まず、上記第５の実施形態のパッケージフィルム９１（図９（ａ）参照）を用い、このパッケージフィルム９１のインナーリード形成面９１Ａ（第１面）をＬＳΙチップ８側にして、パッケージフィルム９１のデバイス実装フィルム部９１ｂにおいて、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３およびダミーインナーリード３ａを一括ボンディングする。次に、外部接続フィルム部９１ｃおよび９１ｅを、折曲部９１ｄおよび９１ｆにてそれぞれベース樹脂面１Ｂ側に１８０゜折り曲げる。
【００６３】
次に、折曲げられた外部接続フィルム部９１ｃと９１ｅのすき間９１ｇから封止樹脂９を注入し、この封止樹脂９により、ＬＳＩチップ８をデバイス実装フィルム部９１ｂに固定実装するとともに、折り曲げられた外部接続フィルム部９１ｃと９１ｅをデバイス実装フィルム部９１ｂに対して固定する。そして最後に、外部電極パッド５に半田ボール１１を搭載する。
【００６４】
このように第５の参考例によれば、外部接続フィルム部９１ｃと９１ｅを折り曲げ、これら外部接続フィルム部のすき間９１ｇから封止樹脂９を注入して、ＬＳＩチップ８を固定実装するとともに、外部接続フィルム部９１ｃおよび９１ｅを固定することにより、外部接続フィルム部を固定するための接着剤、および外部接続フィルム部を接着剤で固定する工程が不要となるので、より低コスト化を図ることができる。
【００６５】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００６６】
第６の実施形態
第６の実施形態は、両側に外部接続フィルム部を有するパッケージフィルムに形成されたインナーリードを、バンプを形成しないでＬＳＩチップの電極パッドに直接ボンディングすることを特徴とするものである。図１１は本発明の第６の実施形態の半導体装置を示す断面構造図である。尚、図１１において、図１ないし図１０に示したものと同じものには同じ符号を付してある。
【００６７】
まず、パッケージフィルム１１１を作成する。このパッケージフィルム１１１は、上記第５の実施形態のパッケージフィルム９１（図９（ａ）参照）において、インナーリード３ではなく、上記第３の実施形態で用いた銅箔に金メッキを施したインナーリード３１をパターニング形成し、このインナーリード３１の硬度を下げるために、上記第３の実施形態と同様に、１５０℃、３０分程度のアニール処理を施したものである。インナーリード３１は、ＬＳＩチップ８のチップ電極パッド８ａにバンプを介さずに熱圧着法により直接一括ボンディングされる。尚、これ以降以外の製造工程は、上記第５の実施形態と同じである。
【００６８】
このように第６の実施形態によれば、ＬＳＩチップの電極パッドにバンプを形成する工程が不要となるので、上記第５の実施形態よりもさらに製造コストを削減でき、低価格化を図ることができる。
【００６９】
尚、この第６の実施形態は、上記第５の参考例に対しても適用可能であることは言うまでもない。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００７０】
第６の参考例
第６の参考例は、パッケージフィルムの両側に形成された２つの外部接続フィルム部を折り曲げた構造の半導体装置に、ＬＳＩチップの側面および裏面を保護するための保護枠を設けたことを特徴とするものである。図１２は第６の参考例の半導体装置を示す断面構造図である。尚、図１２において、図１ないし図１１に示したものと同じものには同じ符号を付してある。
【００７１】
図１２に示す半導体装置は、上記第５の実施形態の半導体装置に、図１２（ａ）に示す箱型の保護枠４１、あるいは図１２（ｂ）に示す底部がない保護枠４２を取り付けたものである。これらの保護枠４１および４２は、上記第１の参考例で用いたものと同じであり、パッケージフィルム９１のデバイス実装フィルム部９１ｂに接着剤１０ｃを用いて固定される。
【００７２】
このように第６の参考例によれば、２つの外部接続フィルム部を折り曲げた構造の半導体装置に、保護枠４１または４２を取り付けることにより、ＬＳＩチップ８の側面および裏面を保護することができるので、ハンドリング時にＬＳＩチップ８の側面およびチップ裏面の欠けが発生しなくなり、実装時の歩留まり向上が期待できる。
【００７３】
尚、この第６の参考例は、上記第５の参考例または上記第６の実施形態に対しても適用可能であることは言うまでもない。また外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００７４】
第７の参考例
第７の参考例は、パッケージフィルムの両側に形成され、ＬＳＩチップのパッケージフィルムへの実装の際に、それぞれ折り曲げられる外部接続フィルム部の平坦性を向上させるための板を設けたことを特徴とするものである。図１３は第７の参考例の半導体装置の断面構造図である。尚、図１３において、図１ないし図１２に示したものと同じものには同じ符号を付してある。
【００７５】
図１３に示す半導体装置は、上記第５の実施形態の半導体装置において、パッケージフィルム９１のデバイス実装フィルム部９１ｂと外部接続フィルム部９１ｃおよび９１ｅの間に、上記第２の参考例で用いた絶縁材料または金属等の導電性材料からなる平板５１を取り付けたものである。この平板５１は、接着剤１０ａ、１０ｂ、１０ｃを用いてデバイス実装フィルム部９１ｂの封止樹脂９表面と外部接続フィルム部９１ｃおよび９１ｅとの間に固定される。
【００７６】
このように第７の参考例によれば、デバイス実装フィルム部９１ｂと外部接続フィルム部９１ｃおよび９１ｅとの間に平板５１を取り付けることにより、外部接続フィルム部９１ｃおよび９１ｅの平坦性すなわち半田ボール１１の平坦性を向上させることができるので、マザーボードへの実装性を向上させることができる。また平板として金属板等を用いた場合には、半導体装置の熱放散性を向上させることができる。
【００７７】
尚、この第７の参考例は、上記第６の実施形態または第６の参考例に対しても適用可能であることは言うまでもない。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。また、平板を用いずに、上記第４の実施形態のようなコの字板を用いても良い。
【００７８】
さらに、導電性の平板またはコの字板を用い、上記第３の参考例のように、パッケージフィルム９１に基準電源インナーリードを形成するとともに、外部接続フィルム部９１ｃおよび９１ｅにそれぞれスルーホールを設け、このスルーホールを介して基準電源インナーリードと導電性の平板またはコの字板とを電気的に接続することにより、外部接続フィルム部を２層両面導電層構造としても良い。これにより、クロストークノイズを低減させることができるので、ＬＳＩチップの動作をさらに高速化することができる。
【００７９】
第７の実施形態
第７の実施形態は、パッケージフィルムの両側に形成された外部接続フィルム部を、それぞれＬＳＩチップの裏面に折り曲げて固定することを特徴とするものである。図１４は本発明の第７の実施形態の半導体装置を示す断面構造図である。尚、図１４において、図１ないし図１３に示したものと同じものには同じ符号を付してある。
【００８０】
図１４において、まず、上記第５の実施形態におけるパッケージフィルム９１（図９（ａ）参照）を用い、パッケージフィルム９１のデバイス実装フィルム部９１ｂのベース樹脂面９１Ｂ（第２面）側をＬＳΙチップ８の表面に対面させて、デバイス実装フィルム部９１ｂにＬＳΙチップ８を実装する。すなわち、パッケージフィルム９１のデバイス実装フィルム部９１ｂにおいて、バンプ７が形成されたＬＳΙチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部１ｂとＬＳΙチップ８の表面により形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部１ｂに対してＬＳΙチップ８を固定実装する。
【００８１】
次に、外部接続フィルム部９１ｃおよび９１ｅを、折曲部９１ｄおよび９１ｆにてそれぞれＬＳＩチップ８の裏面８ｂ側に１８０゜折り曲げ、接着剤１０ａ、１０ｂによってチップ裏面８ｂに固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００８２】
このように第７の実施形態によれば、外部接続フィルム部９１ｃ、９１ｅをＬＳＩチップ８の裏面８ｂに折り曲げて固定することにより、保護枠等を用いずに、ＬＳＩチップ８の裏面８ｂおよび側面を保護することができる。また、平板を用いずに外部接続フィルム部９１ｃ、９１ｅの平坦化を図ることができる。
【００８３】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。この場合は外部接続フィルム部のインナーリード形成面がＬＳＩチップ８の裏面に接着される。また、上記第３の実施形態および第６の実施形態のように、バンプを用いずにインナーリードをチップ電極パッド８ａに直接ボンディングしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００８４】
第８の実施形態
第８の実施形態は、４つの外部接続フィルム部を四方に有するパッケージフィルムを用い、これらの外部接続フィルム部をそれぞれ折り曲げることを特徴とするものである。図１５は本発明の第８の実施形態の半導体装置の構造および製造工程を示す図である。図１５において、（ａ）はこの半導体装置に用いられるパッケージフィルム１５１をインナーリード形成面１５１Ａから見た正面図であり、（ｂ）は（ａ）のＡ−Ａ’間断面を含む第８の実施形態の半導体装置の断面構造図である。尚、図１５において、図１ないし図１４に示したものと同じものには同じ符号を付してある。
【００８５】
まず、上記第１の実施形態と同様な手順により、図１５（ａ）に示すパッケージフィルム１５１を作成する。すなわち、デバイスホール１２が形成され、さらにこのデバイスホール１２を取り囲んで折曲ホール１３ｃが枠状に形成されたベース樹脂２に、インナーリード３をパターニング形成し、さらにこの上に絶縁樹脂４をパターニング形成することにより外部電極パッド５を形成する。尚、ダミーインナーリードは必要ない。また、折曲部１５１ｄ、１５１ｆ、１５１ｊ、１５１ｋ（四角形の枠状に形成された折曲ホール１３ｃの４辺にそれぞれ対応する部分）におけるインナーリード３の強度劣化を防止するために弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム１５１が作成される。
【００８６】
次に、図１５（ｂ）に示すように、パッケージフィルム１５１のデバイス実装フィルム部１５１ｂのインナーリード形成面１５１Ａ（第１面）をＬＳＩチップ８の表面に対面させて、デバイス実装フィルム部１５１ｂにＬＳＩチップ８を実装する。すなわち、パッケージフィルム１５１のデバイス実装フィルム部１５１ｂにおいて、バンプ７が形成されたＬＳＩチップ８のチップ電極パッド８ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部１５１ｂとＬＳΙチップ８の表面とにより形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部１５１ｂに対してＬＳΙチップ８を固定実装する。次に、外部接続フィルム部１５１ｃ、１５１ｅ、１５１ｈ、１５１ｉを、折曲部１５１ｄ、１５１ｆ、１５１ｊ、１５１ｋにおいて、それぞれデバイス実装フィルム部１５１ｂのベース樹脂面１５１Ｂ（第２面）側に１８０゜折り曲げ、接着剤１０ａ、１０ｂによって封止樹脂９表面に固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００８７】
このように第８の実施形態によれば、デバイス実装フィルム部１５１ｂの四方にそれぞれ外部接続フィルム部を設けたことにより、チップ電極パッドから外部電極パッドまでの配線（インナーリード）長を上記第５の実施形態よりもさらに短くすることができ、より効率的な配線の引き回しが可能となるので、ＬＳＩチップの動作をさらに高速化することができる。
【００８８】
尚、上記第５の参考例のように、４つの外部接続フィルム部を折り曲げ、そのすき間から封止樹脂９を流し込こむようにしても良い。また、上記第３の実施形態および第６の実施形態のように、バンプを用いずにインナーリードをチップ電極パッド８ａに直接ボンディングしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００８９】
第８の参考例
第８の参考例は、４つの外部接続フィルム部を折り曲げた構造の半導体装置に、ＬＳＩチップの側面および裏面を保護するための保護枠を設けたこと、あるいは折り曲げらる外部接続フィルム部の平坦性を向上させるための平板を設けたことを特徴とするものである。図１６は第８の参考例の半導体装置を示す断面構造図である。尚、図１６において、図１ないし図１５に示したものと同じものには同じ符号を付してある。
【００９０】
図１６に示す半導体装置は、上記第８の実施形態の半導体装置に、図１６（ａ）に示す箱型の保護枠４１、あるいは図１６（ｂ）に示すように底部がない保護枠４２を取り付けたものである。これらの保護枠４１および４２は、上記第１の参考例で用いたものと同じであり、パッケージフィルム１５１のデバイス実装フィルム部１５１ｂに接着剤１０ｃを用いて固定される。
【００９１】
このように第８の参考例によれば、４つの外部接続フィルム部を折り曲げた構造の半導体装置に保護枠４１または４２を取り付けることにより、ＬＳＩチップ８の側面および裏面を保護することができるので、ハンドリング時にＬＳＩチップ８の側面およびチップ裏面の欠けが発生しなくなり、実装時の歩留まり向上が期待できる。
【００９２】
尚、保護枠４１または４２ではなく、上記第２の参考例のような平板を４つの外部接続フィルム部と封止樹脂９表面の間に設けた構成、あるいは保護枠４１または４２と上記の平板とをともに設けた構成としても良い。さらに、導電性平板を用い、上記第３の参考例のように、パッケージフィルム１５１に基準電源インナーリードを形成するとともに、４つの外部接続フィルム部にそれぞれスルーホールを設け、このスルーホールを介して基準電源インナーリードと導電性平板とを電気的に接続することにより、外部接続フィルム部を２層両面導電層構造としても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００９３】
第９の実施形態
第９の実施形態は、パッケージフィルムの四方に形成された外部接続フィルム部を、それぞれＬＳＩチップの裏面に折り曲げて固定することを特徴とするものである。図１７は本発明の第９の実施形態の半導体装置を示す断面構造図である。尚、図１７において、図１ないし図１６に示したものと同じものには同じ符号を付してある。
【００９４】
図１７において、まず、上記第８の実施形態におけるパッケージフィルム１５１（図１５（ａ）参照）を用い、パッケージフィルム１５１のデバイス実装フィルム部１５１ｂのベース樹脂面１５１Ｂ（第２面）側をＬＳΙチップ８の表面に対面させて、上記第７の実施形態と同様の手順で、デバイス実装フィルム部１５１ｂにＬＳΙチップ８を固定実装する。次に、外部接続フィルム部１５１ｃ、１５１ｈを含む４つの外部接続フィルムを、折曲部１５１ｄおよび１５１ｆを含む４つの折曲部において、それぞれＬＳＩチップ８の裏面８ｂ側に１８０゜折り曲げ、接着剤１０ａ、１０ｂによってチップ裏面８ｂに固定する。最後に、外部電極パッド５に半田ボール１１を搭載する。
【００９５】
このように第９の実施形態によれば、４つの外部接続フィルム部をＬＳＩチップ８の裏面８ｂに折り曲げて固定することにより、保護枠等を用いずに、ＬＳＩチップ８の裏面８ｂおよび側面を保護することができる。また、平板を用いずに外部接続フィルム部の平坦化を図ることができる。
【００９６】
尚、上記第２の実施形態のように、パッケージフィルムのベース樹脂面側に外部電極パッドを形成しても良い。この場合は外部接続フィルム部のインナーリード形成面がＬＳＩチップ８の裏面に接着される。また、上記第３の実施形態のように、バンプを用いずにインナーリードをチップ電極パッド８ａに直接ボンディングしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【００９７】
第１０の実施形態
第１０の実施形態は、チップ電極パッドがチップ表面の中心線付近に形成されたＬＳＩチップを用いることを特徴とするものである。図１８は本発明の第１０の実施形態の半導体装置の構造および製造工程を示す図である。図１８において、（ａ）はこの半導体装置に用いるパッケージフィルム１８１の外部接続面１８１Ａから見た上面図、（ｂ）は（ａ）におけるＡ−Ａ’間の断面図、（ｃ）はこの半導体装置の断面構造図である。尚、図１８において、図１ないし図１７に示したものと同じものには同じ符号を付してある。
【００９８】
図１８（ａ）および（ｂ）に示すように、チップ電極パッド１８２ａがチップ中心線に沿った領域に形成されたＬＳＩチップ１８２に対して、上記第２の実施形態と同様の手順で、ＬＳＩ１８２のチップ電極パッド形成領域に対応して、中心線Ｆに沿った領域にデバイスホール１８３を有するパッケージフィルム１８１を作成する。このとき折曲ホールは形成せず、またパッケージフィルム１８１の大きさは、略ＬＳＩチップと同じとする。
【００９９】
次に図１８（ｃ）に示すように、上記第２の実施形態と同様の手順で、ＬＳＩチップ１８２のチップ電極パッド１８２ａにインナーリード３をボンディングしてパッケージフィルム１８１にＬＳＩチップ１８２を実装し（ただし、パッケージフィルムを折り曲げる工程はない）、外部電極パッド２２に半田ボール１１を搭載する。
【０１００】
このように第１０の実施形態によれば、チップ電極パッド１８２ａがチップ中心線に沿って形成されたＬＳＩチップ１８２を、チップ電極パッド形成領域に対応した位置にデバイスホール１８３を有し、ＬＳＩチップ１８２と略同じ大きさのパッケージフィルム１８１に実装することにより、特殊な弾性接着剤や熱膨張率がＬＳＩチップと異なる基板を用いないため、半導体装置の信頼性を向上させることができる。また、加工工数（パッケージフィルムの折り曲げ工数等）および材料費を削減できるので、さらに半導体装置の低価格化を図ることができる。また、上記第１の実施形態と比較して小型化、軽量化が可能である。
【０１０１】
尚、上記第３の実施形態のように、インナーリードをチップ電極パッドに直接ボンディングするようにしても良い。また、外部電極パッド２２に半田ボール１１を搭載しない構造としても良い。
【０１０２】
第１１の実施形態
第１１の実施形態は、チップ電極パッドがチップ表面の中央部に形成されたＬＳＩチップを用いることを特徴とするものである。図１９は本発明の第１１の実施形態の半導体装置の構造および製造工程を示す図である。図１９において、（ａ）はこの半導体装置に用いるパッケージフィルム１９１の外部接続面１９１Ａから見た上面図であり、（ｂ）は（ａ）におけるＡ−Ａ’間の断面を含む第１１の実施形態の半導体装置の断面構造図である。尚、図１９において、図１ないし図１８に示したものと同じものには同じ符号を付してある。
【０１０３】
まず、図１９（ａ）に示すように、チップ電極パッド１９２ａがチップ中心付近に形成されたＬＳＩチップ１９２に対し、上記第１の実施形態と同様の手順で、ＬＳＩチップ１９２のチップ電極パッド形成領域に対応して、中央部にデバイスホール１９３を有するパッケージフィルム１９１を作成する。パッケージフィルム１９１の大きさはＬＳＩチップ１９２と略同じであり、またデバイスホール１９３は、ＬＳＩチップ１９２のチップ電極パッド形成領域に対応した位置および形状に形成されている。パッケージフィルム１９１においては、インナーリード形成面側に外部電極パッド５が形成されており、インナーリード形成面が外部接続面１９１Ａとなる。またパッケージフィルム１９１の樹脂面は、ＬＳＩチップ１９１が実装される側であるデバイス実装面１９１Ｂとなる。
【０１０４】
次に、図１９（ｂ）に示すように、上記第１の実施形態と同様の手順で、ＬＳＩチップ１９２のチップ電極パッド１９２ａにインナーリード３を一括ボンディングして、パッケージフィルム１９１のデバイス実装面１９１Ｂ側にＬＳＩチップ１９２を実装し（ただしパッケージフィルムを折り曲げる工程はない）、外部電極パッド５に半田ボール１１を搭載する。
【０１０５】
このように第１１の実施形態によれば、チップ電極パッド１９２ａがチップ中央部に形成されたＬＳＩチップ１９２を、チップ電極パッド形成領域に対応した位置にデバイスホール１９３を有し、ＬＳＩチップ１９２と略同じ大きさのパッケージフィルム１９１に実装することにより、特殊な弾性接着剤や熱膨張率がＬＳＩチップと異なる基板を用いないため、半導体装置の信頼性を向上させることができる。また、加工工数（パッケージフィルムの折り曲げ工数等）および材料費を削減できるので、さらに半導体装置の低価格化を図ることができる。また、上記第１の実施形態と比較して小型化、軽量化が可能である。
【０１０６】
尚、上記第３の実施形態のように、インナーリードをチップ電極パッドに直接ボンディングするようにしても良い。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【０１０７】
第１２の実施形態
第１２の実施形態は、上記第１０の実施形態または第１１の実施形態において、デバイス実装面に絶縁樹脂突起を有するパッケージフィルムを用いることを特徴とするものである。図２０は本発明の第１２の実施形態の半導体装置を示す断面構造図である。尚、図２０において、図１ないし図１９に示したものと同じものには同じ符号を付してある。
【０１０８】
図２０に示す半導体装置は、上記第１０の実施形態の半導体装置において、パッケージフィルム１８１ではなく、デバイス実装面に絶縁樹脂突起を有するパッケージフィルム２０１を用いたものである。パッケージフィルム２０１のデバイス実装面２０１Ｂ側には、絶縁樹脂突起２０２が設けられている。この絶縁樹脂突起２０２は、インナーリード３がパターニングされたベース樹脂２に絶縁樹脂をコーティングし、この絶縁樹脂にフォトリソエッチングを施すことにより、容易に形成することが可能である。
【０１０９】
次に、上記第１０の実施形態と同じ手順で、ＬＳＩチップ１８２のチップ電極パッド１８２ａにインナーリード３をボンディングし、封止樹脂９をＬＳＩチップ１８２の表面とパッケージフィルム２０１との空間に流し込み、ＬＳＩチップ１８２を固定実装する。このとき、絶縁樹脂突起２０２の頂部２０２ａがＬＳＩチップ１８２の表面に接触するようにパッケージフィルム２０１とＬＳＩチップ１８２を配置して、封止樹脂９を流し込む。また、絶縁樹脂突起２０２は、封止樹脂９を流れ易くさせ、パッケージフィルム２０１の平坦度を向上させる機能を有する。
【０１１０】
このように第１２の実施形態によれば、パッケージフィルム２０１のデバイス実装面２０１Ｂに絶縁樹脂突起２０２を設けたことにより、封止樹脂９を流れ易くさせることができ、またパッケージフィルム２０１の平担度を向上することができるので、パッケージの品質を向上させることができる。
【０１１１】
尚、第１２の実施形態は、上記第１１の実施形態にも適用可能であることは言うまでもない。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【０１１２】
第９の参考例
第９の参考例は、中心部あるいは中心線に沿った領域にデバイスホールを設けたパッケージフィルムを用いた半導体装置に、ＬＳＩチップの側面および裏面を保護するための保護枠を設けたことを特徴とするものである。図２１は第９の参考例の半導体装置を示す断面構造図である。尚、図２１において、図１ないし図２０に示したものと同じものには同じ符号を付してある。
【０１１３】
図２１に示す半導体装置は、上記第１１の実施形態の半導体装置に、図２１（ａ）に示す箱型の保護枠２１１、あるいは図２１（ｂ）に示す底部がない保護枠２１２を取り付けたものである。これらの保護枠２１１および２１２は、パッケージフィルム１９１のデバイス実装面１９１Ｂに接着剤１０を用いて固定される。
【０１１４】
このように第９の参考例によれば、保護枠２１１または２１２を取り付けることにより、ＬＳＩチップ１９２の側面および裏面を保護することができるので、ハンドリング時にＬＳＩチップ１９２の側面およびチップ裏面の欠けが発生しなくなり、実装時の歩留まり向上が期待できる。
【０１１５】
尚、第９の参考例は、上記第１０の実施形態または第１２の実施形態にも適用可能であることは言うまでもない。また、外部電極パッド５に半田ボール１１を搭載しない構造としても良い。
【０１１６】
第１３の実施形態
図２２は本発明の第１３の実施形態の半導体装置を示す断面構造図である。尚、図２２において、図１ないし図２１に示したものと同じものには同じ符号を付してある。
【０１１７】
図２２に示す半導体装置は、パッケージフィルム２２１と、上記第１１の実施形態で用いたＬＳＩチップ１９２からなる。パッケージフィルム２２１は、デバイス実装フィルム部２２１ｂの四方に、上記第８の実施形態のパッケージフィルム１５１（図１５（ａ）参照）のように、折曲部２２１ｄ、２２１ｊを含む４つの折り曲げ部を介して、外部接続フィルム部２２１ｃ、２２１ｈを含む４つの外部接続フィルム部を有する。
【０１１８】
まず、パッケージフィルム２２１を作成する。すなわち、ＬＳＩチップ１９２のチップ電極パッド形成領域に対応して、中心部にデバイスホール１９３が形成され、さらにこのデバイスホール１９３を取り囲んで折曲ホールが枠状に形成されたベース樹脂２に、上記第１の実施形態と同様の手順で、インナーリード３をパターニング形成し、さらにこの上に絶縁樹脂４をパターニング形成することにより外部電極パッド５を形成する。デバイス実装フィルム部２２１ｂのインナーリード形成面（第１面）側にも外部電極パッド５が形成されている。デバイス実装フィルム部２２１ｂは、上記第１１の実施形態のパッケージフィルム１９１（図１９（ａ）参照）と同じ構造であり、パッケージフィルム２２１は、上記第１１の実施形態のパッケージフィルム１９１に４つの外部接続フィルム部を設けた構造である（ただし、デバイス実装フィルム部２２１ｂにおけるバイスホール１９３は、パッケージフィルム１９１におけるバイスホール１９３を４５゜回転させたものとして図示してある）。尚、４つの折曲部におけるインナーリード３の強度劣化を防止するために弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム２２１が作成される。
【０１１９】
次に、デバイス実装フィルム部２２１ｂのベース樹脂面（第２面）をＬＳＩチップ１９２の表面に対面させて、上記第１１の実施形態と同様にして、デバイス実装フィルム部２２１ｂにＬＳＩチップ１９２を実装する。すなわち、バンプ７が形成されたＬＳＩチップ１９２のチップ電極パッド１９２ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部２２１ｂとＬＳＩチップ１９２の表面とにより形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部２２１ｂにＬＳＩチップ１９２を固定実装する。
【０１２０】
次に、４つの外部接続フィルム部（外部接続フィルム部２２１ｃ、２２１ｈ等）を、４つの折曲部（折曲部２２１ｄ、２２１ｊ等）において、それぞれＬＳＩチップ１９２の裏面１９２ｂ側に１８０゜折り曲げ、接着剤１０ａ、１０ｂ等によってチップ裏面１９２ｂに固定する。最後に、４つの外部接続フィルム部の外部電極パッド５にそれぞれ半田ボール１１を搭載する。ここでは、デバイス実装フィルム部２２１ｂの外部電極パッド５には半田ボール１１を搭載しない。
【０１２１】
図２２に示す半導体装置は、次のようにして複数積層することができる。積層個数をＮ（Ｎは２以上の整数）とする。第１の半導体装置の外部接続フィルム部と、第２の半導体装置のデバイス実装フィルム部２２１ｂを対面させ、それぞれの外部電極パッド５が重なり合うように、２つの半導体装置を積層し、第１の半導体装置の外部電極パッド５に搭載されている半田ボール１１を溶解させて、重なり合った外部電極どうしを電気的に接続する。また、これにより、第２の半導体装置は、第１の半導体装置上に積層固定される。同様にして第３〜第Ｎの半導体装置を積層する。半田ボール１１の溶解は、Ｎ個の半導体装置を積み重ねてから一括して行うようにしても良い。ただし、上記のように、第１の半導体装置の外部接続フィルム部と、第２の半導体装置のデバイス実装フィルム部２２１ｂを対面させる場合には、デバイス実装フィルム部２２１ｂの外部電極パッド５の形成位置に対応するように、外部接続フィルム部の外部電極パッド５を形成しておく必要がある。尚、デバイス実装フィルム部２２１ｂどうし、あるいは外部接続フィルム部どうしを対面させて積層しても良い。もちろん、上記と同様の手順により、図２２に示す半導体装置を、マザーボードに複数積層して実装することも可能である。
【０１２２】
このように第１３の実施形態によれば、デバイス実装フィルム部２２１ｂにも外部電極パッド５を設け、外部接続フィルム部をＬＳＩチップの裏面に固定することにより、配線長の短縮、ＬＳＩチップ裏面の保護、および外部接続フィルム部の平坦化を図ることができるとともに、マザーボードへの積層実装（立体実装）が可能となるので、マザーボードにおける実装スペースの省スペース化を図ることができる。
【０１２３】
尚、上記第５の実施形態のように、外部接続フィルム部をデバイス実装フィルム部２２１ｂの両側に２つ設けても良い。また、デバイス実装フィルム部のみに半田ボール１１を搭載しても良い。また、外部接続フィルム部とデバイス実装フィルム部に、ともに半田ボール１１を搭載する、あるいはともに半田ボール１１を搭載しないようにしても良い。また、上記第３の実施形態のようにインナーリードをチップ電極パッドに直接ボンディングするようにしても良い。また、デバイス実装フィルム部２２１ｂの第２面に、上記第１２の実施形態のように絶縁樹脂突起を設けても良い。
【０１２４】
第１４の実施形態
図２３は本発明の第１４の実施形態の半導体装置を示す断面構造図である。尚、図２２において、図１ないし図２１に示したものと同じものには同じ符号を付してある。
【０１２５】
図２３に示す半導体装置は、パッケージフィルム２３１と、チップ表面の周辺部にチップ電極パッド２３２ａが形成されたＬＳＩチップ２３２からなる。パッケージフィルム２３１は、デバイス実装フィルム部２３１ｂと、外部接続フィルム部２３１ｃと、これらの間に位置する折曲部２３１ｄにより構成される。
【０１２６】
まず、パッケージフィルム２２１を作成する。すなわち、ＬＳＩチップ２３２のチップ電極パッド形成領域に対応して、周辺部にデバイスホール２３３が形成され、さらに折曲ホールが形成されたベース樹脂２に、上記第１の実施形態と同様の手順で、インナーリード３をパターニング形成し、さらにこの上に絶縁樹脂４をパターニング形成することにより外部電極パッド５を形成する。デバイス実装フィルム部２３１ｂのインナーリード形成面側にも外部電極パッド５が形成されている。尚、デバイスホール２３３は、「ホール」ではなく、周辺部に設けた切り欠きであるが、機能としては上記第１０の実施形態のデバイスホール１８３等と同じであるので、「ホール」と称することとする。また、折曲部におけるインナーリード３の強度劣化を防止するために弾性樹脂６をコーティングすることが望ましい。以上により、パッケージフィルム２３１が作成される。
【０１２７】
次に、デバイス実装フィルム部２３１ｂのベース樹脂面をＬＳＩチップ２３２の表面に対面させて、上記第１１の実施形態と同様にして、デバイス実装フィルム部２３１ｂにＬＳＩチップ２３２を実装する。すなわち、バンプ７が形成されたＬＳＩチップ２３２のチップ電極パッド２３２ａに、熱圧着法によりインナーリード３を一括ボンディングし、デバイス実装フィルム部２３１ｂとＬＳＩチップ２３２の表面とにより形成される空間に封止樹脂９を流し込み、デバイス実装フィルム部２３１ｂにＬＳＩチップ２３２を固定実装する。
【０１２８】
次に、外部接続フィルム部２３１ｃを折曲部２３１ｄにおいてＬＳＩチップ２３２の裏面２３２ｂ側に１８０゜折り曲げ、接着剤１０によってチップ裏面１９２ｂに固定する。
最後に、外部接続フィルム部２３２ｃの外部電極パッド５に半田ボール１１を搭載する。
ここでは、デバイス実装フィルム部２３１ｂの外部電極パッド５には半田ボール１１を搭載しない。
【０１２９】
図２３に示す半導体装置も、上記第１３の実施形態と同様にして、複数積層することができる。従って、図２２に示す半導体装置を、マザーボードに複数積層して実装することも可能である。
【０１３０】
このように第１４の実施形態によれば、デバイス実装フィルム部２３１ｂにも外部電極パッド５を設け、外部接続フィルム部２３１ｃをＬＳＩチップの裏面に固定することにより、配線長の短縮、ＬＳＩチップ裏面の保護、および外部接続フィルム部の平坦化を図ることができるとともに、マザーボードへの積層実装（立体実装）が可能となるので、マザーボードにおける実装スペースの省スペース化を図ることができる。さらに、外部接続フィルム部が１つなので、上記第１３の実施形態と比較して、外部電極パッド５の位置精度を向上させることができる。
【０１３１】
尚、デバイス実装フィルム部２３１ｂのみに半田ボール１１を搭載しても良い。また、外部接続フィルム部２３１ｃとデバイス実装フィルム部２３１ｂに、ともに半田ボール１１を搭載する、あるいはともに半田ボール１１を搭載しないようにしても良い。また、上記第３の実施形態のようにインナーリードをチップ電極パッドに直接ボンディングするようにしても良い。また、外部接続フィルム部を複数設けても良い。また、デバイス実装フィルム部２２１ｂの第２面に、上記第１２の実施形態のように絶縁樹脂突起を設けても良い。また、上記第１０の実施形態または第１１の実施形態のように、外部接続フィルム部および折曲部がない構造としても良い。
【０１３２】
【発明の効果】
以上説明したように、本発明の請求項１記載の半導体装置によれば、インナーリードを半導体チップの電極パッドにボンディングして半導体チップをデバイス実装フィルム部に実装し、外部接続フィルム部を折曲部にて１８０゜折曲げて固定することにより、特殊な弾性接着剤や半導体チップと熱膨張率のことなる基板を用いないため、半導体装置の信頼性を向上させることができ、かつ専用の金型を必要としないため、製造コストを低減することができ、従って半導体装置の低価格化を図ることができるという効果がある。
【０１３３】
また、請求項１記載の半導体装置によれば、コの字板の底板の内面に半導体チップを取り付け、天板の外面に外部接続フィルム部を取り付けることにより、外部接続フィルム部の平坦性を向上させることができるとともに、半導体チップを保護することができるという効果がある。またコの字板として金属板等を用いた場合には、パッケージの熱放散性をさらに向上させることができるという効果がある。
【０１３４】
請求項４記載の半導体装置および請求項１８記載の製造方法によれば、半導体装置の低価格化および信頼性の向上を図ることができるので、マザーボードへの実装性を向上させることができるとともに、外部接続フィルム部を半導体チップの裏面に固定することにより、半導体チップの裏面および側面を保護することができ、外部接続フィルム部の平坦化を図ることができるという効果がある。
【０１３５】
請求項２、３記載の半導体装置および請求項１６、１７記載の製造方法によれば、半導体チップの電極パッド形成領域に対応した位置にデバイスホールを有するパッケージフィルムに実装することにより、特殊な弾性接着剤や熱膨張率が半導体チップと異なる基板を用いないため、信頼性を向上させることができ、また加工工数および材料費を削減できるので、さらにパッケージの低価格化を図ることができるという効果がある。
【０１３６】
また、請求項４記載の半導体装置および請求項１８記載の製造方法によれば、半導体装置の低価格化および信頼性の向上を図ることができるとともに、デバイス実装フィルム部にも外部電極パッドを設け、外部接続フィルム部を半導体チップの裏面に固定することにより、配線長の短縮、半導体チップ裏面の保護、および外部接続フィルム部の平坦化を図ることができるという効果がある。また、マザーボードにおける実装スペースの省スペース化等を目的とした半導体装置の積層が可能となるという効果がある。
【０１３７】
請求項２、３、８記載の半導体装置および請求項１６、１７、１９記載の製造方法によれば、絶縁樹脂突起を設けたことにより、封止樹脂を流れ易くさせることができ、またパッケージフィルムの平担度を向上することができるので、半導体装置の品質を向上させることができるという効果がある。
【０１３８】
請求項９記載の半導体装置および請求項２２記載の製造方法によれば、外部接続フィルム部を複数設けることにより、チップ電極パッドから外部電極パッドまでの配線（インナーリード）長を短くすることができ、より効率的な配線の引き回しが可能となるので、半導体チップの動作を高速化することができるという効果がある。
【０１３９】
請求項１２記載の半導体装置によれば、パッケージフィルムの折曲部において、インナーリードを弾性樹脂でコーティングすることにより、折曲部でのインナーリードの強度劣化あるいは断線を防止することができるという効果がある。
【０１４０】
請求項１３記載の半導体装置および請求項２９記載の製造方法によれば、半導体チップの電極パッドにバンプを形成する工程が不要となるので、製造コストを削減でき、パッケージの低価格化を図ることができる。
【０１４１】
請求項２８記載の製造方法によれば、インナーリードを半導体チップの電極パッドに一括ボンディングすることにより、加工工数が削減され、製造コストを低減することができるので、パッケージの低価格化を図ることができる。
【０１４２】
請求項３０記載の実装方法によれば、マザーボード側に半田ボールを供給することにより、複数のパッケージを同時に実装することが可能となるので、半導体装置のマザーボードに対する実装工数を削減することができるという効果があり、また半導体装置の製造工程においては、外部電極パッドに半田ボールを搭載する工程が不要となるので、加工工数を削減でき、パッケージの低価格化をさらに図ることができるという効果がある。
【０１４３】
請求項３１記載の実装方法によれば、半導体装置を積層実装することにより、マザーボードの省スペース化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の半導体装置の構造および製造工程を示す図である。
【図２】 本発明の第２の実施形態の半導体装置の構造および製造工程を示す図である。
【図３】 本発明の第３の実施形態の半導体装置の断面構造図である。
【図４】 第１の参考例の半導体装置の断面構造図である。
【図５】 第２の参考例の半導体装置の断面構造図である。
【図６】 本発明の第４の実施形態の半導体装置の断面構造図である。
【図７】 第３の参考例の半導体装置の構造および製造工程を示す図である。
【図８】 第４の参考例の半導体装置の構造および製造工程を示す図である。
【図９】 本発明の第５の実施形態の半導体装置の構造および製造工程を示す図である。
【図１０】 第５の参考例の半導体装置の断面構造図である。
【図１１】 本発明の第６の実施形態の半導体装置の断面構造図である。
【図１２】 第６の参考例の半導体装置の断面構造図である。
【図１３】 第７の参考例の半導体装置の断面構造図である。
【図１４】 本発明の第７の実施形態の半導体装置の断面構造図である。
【図１５】 本発明の第８の実施形態の半導体装置の構造および製造工程を示す図である。
【図１６】 第８の参考例の半導体装置の断面構造図である。
【図１７】 本発明の第９の実施形態の半導体装置の断面構造図である。
【図１８】 本発明の第１０の実施形態の半導体装置の構造および製造工程を示す図である。
【図１９】 本発明の第１１の実施形態の半導体装置の構造および製造工程を示す図である。
【図２０】 本発明の第１２の実施形態の半導体装置の断面構造図である。
【図２１】 第９の参考例の半導体装置の断面構造図である。
【図２２】 本発明の第１３の実施形態の半導体装置の断面構造図である。
【図２３】 本発明の第１４の実施形態の半導体装置の断面構造図である。
【図２４】 従来のモールドタイプのパッケージを有する半導体装置の一部破断斜視図である。
【図２５】 従来のフィルムタイプのパッケージを有する半導体装置の断面構造図である。
【図２６】 従来のフリップチップボンディングタイプのパッケージを有する半導体装置の断面構造図である。
【符号の説明】
１，２１，７１，９１，１１１，１５１，１８１，１９１，２０１，２２１，２３１ パッケージフィルム、 １Ａ，２１Ａ，９１Ａ，１５１Ａ インナーリード形成面、 １Ｂ，２１Ｂ，９１Ｂ，１５１Ｂ ベース樹脂面、 １ｂ，２１ｂ，７１ｂ，９１ｂ，１５１ｂ，２２１ｂ デバイス実装フィルム部、 １ｃ，２１ｃ，７１ｃ，９１ｃ，９１ｅ，１５１ｃ，１５１ｅ，１５１ｈ，１５１ｉ，２２１ｃ，２２１ｈ，２３１ｃ 外部接続フィルム部、 １ｄ，２１ｄ，９１ｄ，９１ｆ，１５１ｄ，１５１ｆ，１５１ｊ，１５１ｋ，２２１ｄ，２２１ｆ，２３１ｄ 折曲部、 ２ ベース樹脂、 ２ａ，４ａ 電極パッドホール、 ２ｂ スルーホール、 ３，３１ インナーリード、 ３ｂ 基準電源インナーリード、 ４ 絶縁樹脂、 ５，２２ 外部電極パッド、 ６ 弾性樹脂、 ８，１８２，１９２，２３２ ＬＳＩチップ、 ８ａ，１８２ａ，１９２ａ，２３２ａ チップ電極パッド、 ８ｂ チップ裏面 ９ 封止樹脂、 １０，１０ａ，１０ｂ，１０ｃ 接着剤、 １１，１１ａ 半田ボール、 １２，１８３，１９３，２３３ デバイスホール、 ３１ａ 銅箔、 ３１ｂ 金メッキ、 ４１，４２ 保護枠、 ５１ 平板、 ６１ コの字板、 ６１ａ 底板、 ６１ｂ 天板、 ６１ｃ 湾曲部、 ７２ 導電性平板、 ９１ｇ すき間、 １８１Ａ，１９１Ａ，２０１Ａ 外部接続面、 １８１Ｂ，１９１Ｂ，２０１Ｂ デバイス実装面、 ２０２ 絶縁樹脂突起、 ２０２ａ 頂部。
Claims (32)
- 半導体チップが実装されたデバイス実装フィルム部と、
前記デバイス実装フィルム部上に配置され、外部電極パッドが形成された外部接続フィルム部と、
前記デバイス実装フィルム部の端部と前記外部接続フィルム部の端部との間に設けられた折曲部と、
前記折曲部を経由して前記半導体チップの電極パッドと前記外部電極パッドとを電気的に接続するインナーリードと
を有するパッケージフィルムと、
底板と天板からなるコの字板と
を備え、
前記コの字板内面に前記デバイス実装フィルム部を取り付け、前記天板外面に前記外部接続フィルム部を取り付けた
ことを特徴とする半導体装置。 - チップの中央部あるいはチップの中心線に沿った領域にパッド電極が配置された半導体チップが実装されたパッケージフィルムを備え、
前記パッケージフィルムは、
前記半導体チップのパッド電極形成領域に対応して、中央部あるいは中心線に沿った領域に形成されたデバイスホールと、
前記デバイスホールの形成領域以外の領域に形成された外部電極パッドと、
前記半導体チップの電極パッドと前記外部電極パッドとを接続するインナーリードとを有するとともに、
前記半導体チップの実装面に絶縁性の樹脂突起を有する
ことを特徴とする半導体装置。 - チップの周辺部にパッド電極が配置された半導体チップが実装されたパッケージフィルムを備え、
前記パッケージフィルムは、
前記半導体チップのパッド電極形成領域に対応して、周辺部に形成されたデバイスホールと、
前記デバイスホールの形成領域以外の領域に形成された外部電極パッドと、
前記半導体チップのパッド電極と前記外部電極とを接続するインナーリードとを有するとともに、
前記半導体チップの実装面に絶縁性の樹脂突起を有し、
前記パッケージフィルムと前記半導体チップの表面との間を封止樹脂により固定した
ことを特徴とする半導体装置。 - 所定の領域に電極パッドが配置された半導体チップの表面と対面するように、前記半導体チップが実装されたデバイス実装フィルム部と、
前記半導体チップの裏面に配置され、外部電極パッドが形成された外部接続フィルム部と、
前記デバイス実装フィルム部の端部と前記外部接続フィルム部の端部との間に設けられた折曲部と、
インナーリードとを有するパッケージフィルムを備え、
前記デバイス実装フィルム部は、
前記半導体チップのパッド電極形成領域に対応して、所定の領域に形成されたデバイスホールと、
前記デバイスホールの形成領域以外の領域に形成された外部電極パッドとを有し、
前記インナーリードは、
前記半導体チップの電極パッドと前記デバイス実装フィルム部の外部電極パッドとを電気的に接続するとともに、前記折曲部を経由して前記半導体チップの電極パッドと前記外部接続フィルム部とを電気的に接続する
ことを特徴とする半導体装置。 - 前記外部接続フィルム部は、
前記デバイス実装フィルム部の外部電極パッド形成位置に対応した位置に、外部電極パッドを形成したものである
ことを特徴とする請求項４記載の半導体装置。 - 請求項５記載の半導体装置を複数積層してなり、第１の半導体装置のいずれかのフィルム部の外部電極パッドに、第２の半導体装置のいずれかのフィルム部の外部電極パッドが重なるように、前記半導体装置を積層し、重なり合った外部電極どうしが電気的に接続するようにした
ことを特徴とする半導体装置。 - 前記外部接続フィルム部に形成された外部電極パッド、または前記デバイス実装フィルム部に形成された外部電極パッドのいずれか一方にのみ半田ボールを搭載した
ことを特徴とする請求項５記載の半導体装置。 - 前記パッケージフィルムは、
前記半導体チップの実装面に絶縁性の樹脂突起を有する
ことを特徴とする請求項４記載の半導体装置。 - 前記パッケージフィルムは、
前記折曲部を複数有し、
前記複数の折曲部にそれぞれ対応して、前記外部接続フィルム部を複数有する
ことを特徴とする請求項４記載の半導体装置。 - 前記パッケージフィルムは、
前記半導体チップの対向する２辺にそれぞれ対応するように、前記折曲部および前記外部接続フィルム部をそれぞれ２つずつ有する
ことを特徴とする請求項９記載の半導体装置。 - 前記パッケージフィルムは、
前記半導体チップの４辺にそれぞれ対応するように、前記折曲部および前記外部接続フィルム部をそれぞれ４つずつ有する
ことを特徴とする請求項９記載の半導体装置。 - 前記折曲部は、
前記インナーリードを弾性樹脂によりコーティングした構造を有する
ことを特徴とする請求項４記載の半導体装置。 - 前記インナーリードは、
前記半導体チップの電極パッドに直接ボンディングされている
ことを特徴とする請求項４記載の半導体装置。 - 前記インナーリードは、
金メッキした銅箔をアニール処理したものである
ことを特徴とする請求項１３記載の半導体装置。 - 前記外部電極パッドに、半田ボールを搭載した
ことを特徴とする請求項４記載の半導体装置。 - チップの中央部あるいはチップの中心線に沿った領域に電極パッドが配置された半導体チップと、
前記半導体チップの電極パッド形成領域に対応して、中央部あるいは中心線に沿った領域にデバイスホールが形成され、前記デバイスホール形成領域以外の領域の外部接続面側に外部電極パッドが形成され、前記デバイスホールから前記外部電極に至るようにインナーリードが形成されたパッケージフィルムとを用い、
前記デバイスホール形成領域において前記インナーリードを半導体チップの電極パッドにボンディングして、前記半導体チップを前記パッケージフィルムのデバイス実装面側に実装する工程を実施し、
前記パッケージフィルムは、
デバイス実装面側に絶縁性の樹脂突起が形成されたものであり、
前記半導体チップの実装工程は、
インナーリードをボンディングしてから、前記パッケージフィルムと前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムに固定するものである
ことを特徴とする半導体装置の製造方法。 - チップの周辺部に電極パッドが配置された半導体チップと、
前記半導体チップのパッド電極形成領域に対応して、周辺部にデバイスホールが形成され、前記デバイスホール形成領域以外の領域の外部接続面側に外部電極パッドが形成され、前記デバイスホールから前記外部電極に至るようにインナーリードが形成されたパッケージフィルムとを用い、
前記デバイスホール形成領域において前記インナーリードを半導体チップの電極パッドにボンディングし、前記パッケージフィルムと前記半導体チップ表面の間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムのデバイス実装面側に実装する工程を実施し、
前記パッケージフィルムは、
デバイス実装面側に絶縁性の樹脂突起が形成されたものであり、
前記半導体チップの実装工程は、
インナーリードをボンディングしてから、前記パッケージフィルムと前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記パッケージフィルムに固定するものである
ことを特徴とする半導体装置の製造方法。 - 所定の領域に電極パッドが配置された半導体チップと、
前記半導体チップのパッド電極形成領域に対応して、所定の領域にデバイスホールが形成されたデバイス実装フィルム部と、外部接続フィルム部と、前記デバイス実装フィルム部と前記外部接続フィルム部の間に位置する折曲部とに領域分割される平面形状を有し、第１面側の前記外部接続フィルム部および第１面側の前記デバイス実装フィルム部のデバイスホール形成領域以外の領域に外部電極パッドが形成され、前記デバイスホールから前記それぞれの外部電極パッドに至るようにインナーリードが形成されたパッケージフィルムとを用い、
前記デバイスホール形成領域において前記インナーリードを前記半導体チップ表面の電極パッドにボンディングし、第２面側の前記デバイス実装フィルム部に前記半導体チップを実装する工程と、
前記外部接続フィルム部を折曲部にて前記半導体チップの裏面側に１８０゜折り曲げ、前記裏面に固定する工程と
を順次実施することを特徴とする半導体装置の製造方法。 - 前記デバイス実装フィルム部は、
第２面側に絶縁性の樹脂突起が形成されたものであり、
前記半導体チップの実装工程は、
インナーリードをボンディングしてから、前記デバイス実装フィルム部と前記半導体チップとの空間に封止樹脂を流し込んで、前記半導体チップを前記デバイス実装フィルム部の第２面に固定するものである
ことを特徴とする請求項１８記載の半導体装置の製造方法。 - 前記外部接続フィルム部は、
前記デバイス実装フィルム部の外部電極パッド形成位置に対応した位置に、外部電極パッドを形成したものであり、
前記外部接続フィルム部を固定する工程が済んだ半導体装置を複数用い、
第１の半導体装置のいずれかのフィルム部の外部電極パッドに、第２の半導体装置のいずれかのフィルム部の外部電極パッドを重ね、重なり合った外部電極どうしが電気的に接続するように、前記複数の半導体装置を積層する工程をさらに実施する
ことを特徴とする請求項１８記載の半導体装置の製造方法。 - 前記複数の半導体装置を積層する工程は、
前記重なり合う２つの外部電極のいずれかが半田ボールを有するように、前記外部接続フィルムを固定する工程が済んだ半導体装置の外部電極パッドに選択的に半田ボールを搭載し、前記半田ボールを溶解させて、重なり合った外部電極どうしを電気的に接続するものである
ことを特徴とする請求項２０記載の半導体装置の製造方法。 - 前記パッケージフィルムは、
前記折曲部を複数有するとともに、前記複数の折曲部にそれぞれ対応して、前記外部接続フィルム部を複数有し、
前記外部接続フィルム部を固定する工程は、
前記複数の外部接続フィルム部を、対応する折曲部においてそれぞれ前記半導体チップの裏面側に１８０゜折り曲げ、前記裏面に固定するものである
ことを特徴とする請求項１８記載の半導体装置の製造方法。 - 前記パッケージフィルムは、
前記半導体チップの対向する２辺にそれぞれ対応するように、前記折曲部および前記外部接続フィルム部をそれぞれ２つずつ有し、
前記外部接続フィルム部を固定する工程は、
前記２つの外部接続フィルム部を、対応する折曲部においてそれぞれ前記半導体チップの裏面側に１８０゜折り曲げ、前記裏面に固定するものである
ことを特徴とする請求項２２記載の半導体装置の製造方法。 - 前記パッケージフィルムは、
前記半導体チップの４辺にそれぞれ対応するように、前記折曲部および前記外部接続フィルム部をそれぞれ４つずつ有し、
前記外部接続フィルム部を固定する工程は、
前記４つの外部接続フィルム部を、対応する折曲部においてそれぞれ第２面側に１８０゜折り曲げて固定するものである
ことを特徴とする請求項２２記載の半導体装置の製造方法。 - デバイス実装フィルム部予定領域と、折曲部予定領域と、外部接続フィルム部予定領域とに領域分割された平面形状のベース樹脂を用い、前記ベース樹脂のデバイス実装フィルム部予定領域にデバイスホールを形成するとともに、前記折曲部予定領域に折曲ホールを形成し、このベース樹脂上に、前記デバイスホールから前記折曲ホールを経由して前記外部接続フィルム部予定領域に至るインナーリードをパターン形成し、前記外部接続フィルム部予定領域に外部電極パッドを形成して、前記パッケージフィルムを作成する工程をさらに実施する
ことを特徴とする請求項１８記載の半導体装置の製造方法。 - 前記パッケージフィルムの作成工程は、
インナーリードをパターン形成したベース樹脂に絶縁樹脂をコーテイングし、この絶縁樹脂を開孔することにより、外部電極パッドを形成するものである
ことを特徴とする請求項２５記載の半導体装置の製造方法。 - 前記パッケージフィルムの作成工程は、
外部電極パッド用ホールを開孔したベース樹脂上に、この外部電極パッド用ホールに至るインナーリードをパターン形成することにより、外部電極パッドを形成するものである
ことを特徴とする請求項２５記載の半導体装置の製造方法。 - 前記半導体チップの実装工程は、
前記インナーリードを前記半導体チップの電極パッドに一括ボンディングするものである
ことを特徴とする請求項１８記載の半導体装置の製造方法。 - 前記半導体チップの実装工程は、
前記半導体チップのパッド電極に前記インナリードを直接ボンディングするものである
ことを特徴とする請求項１８記載の半導体装置の製造方法。 - 請求項１ないし１４のいずれかに記載の半導体装置をマザーボードに密着実装する半導体装置の実装方法であって、
前記マザーボードの電極パッドに半田ボールを搭載し、
このマザーボード上に前記半導体装置を載置し、前記半田ボールを溶解させて、前記マザーボードの電極パッドと前記半導体装置の外部電極パッドとを電気的に接続する
ことを特徴とする半導体装置の実装方法。 - 請求項４記載の半導体装置を複数積層してマザーボードに実装する半導体装置の実装方法であって、
前記マザーボードの電極パッドに、第１の半導体装置の外部接続フィルム部またはデバイス実装フィルム部のいずれか一方に形成された外部電極パッドを重ね、さらに第１の半導体装置の他方のフィルム部に形成された外部電極パッドに、第２の半導体装置の外部接続フィルム部またはデバイス実装フィルム部のいずれか一方に形成された外部電極パッドを重ね、前記重なり合った電極どうしを電気的に接続する
ことを特徴とする半導体装置の実装方法。 - 前記重なり合う電極の間に半田ボールを搭載しておき、前記半田ボールを溶解させて、前記重なり合った電極どうしを電気的に接続する
ことを特徴とする請求項３１記載の半導体装置の実装方法。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12993197A JP3695893B2 (ja) | 1996-12-03 | 1997-05-20 | 半導体装置とその製造方法および実装方法 |
| TW086113230A TW344873B (en) | 1996-12-03 | 1997-09-12 | Semiconductor device, manufacture thereof, and its mounting method |
| US08/944,891 US6246114B1 (en) | 1996-12-03 | 1997-10-06 | Semiconductor device and resin film |
| DE69738595T DE69738595D1 (de) | 1996-12-03 | 1997-10-07 | Herstellungsmethode für ein Halbleiter-Bauteil |
| EP97117341A EP0847088B1 (en) | 1996-12-03 | 1997-10-07 | method for manufacturing a semiconductor device |
| EP08153231A EP1936686A3 (en) | 1996-12-03 | 1997-10-07 | Semiconductor Device, Method for Manufacturing the same, and Method for Mounting the same |
| KR1019970053826A KR100578954B1 (ko) | 1996-12-03 | 1997-10-20 | 반도체장치,그제조방법및실장방법 |
| CNB971226075A CN1150616C (zh) | 1996-12-03 | 1997-11-28 | 半导体器件及其制造和装配方法 |
| US09/663,616 US6589817B1 (en) | 1996-12-03 | 2000-09-18 | Semiconductor device, method for manufacturing the same, and method for mounting the same |
| US10/300,883 US6710437B2 (en) | 1996-12-03 | 2002-11-21 | Semiconductor device having a chip-size package |
| US10/762,347 US7335970B2 (en) | 1996-12-03 | 2004-01-23 | Semiconductor device having a chip-size package |
| US12/000,745 US8154124B2 (en) | 1996-12-03 | 2007-12-17 | Semiconductor device having a chip-size package |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32284796 | 1996-12-03 | ||
| JP8-322847 | 1996-12-03 | ||
| JP12993197A JP3695893B2 (ja) | 1996-12-03 | 1997-05-20 | 半導体装置とその製造方法および実装方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004043083A Division JP2004146855A (ja) | 1996-12-03 | 2004-02-19 | 半導体装置とその実装方法 |
| JP2004043099A Division JP2004146856A (ja) | 1996-12-03 | 2004-02-19 | 半導体装置とその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223699A JPH10223699A (ja) | 1998-08-21 |
| JP3695893B2 true JP3695893B2 (ja) | 2005-09-14 |
Family
ID=26465191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12993197A Expired - Fee Related JP3695893B2 (ja) | 1996-12-03 | 1997-05-20 | 半導体装置とその製造方法および実装方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (5) | US6246114B1 (ja) |
| EP (2) | EP0847088B1 (ja) |
| JP (1) | JP3695893B2 (ja) |
| KR (1) | KR100578954B1 (ja) |
| CN (1) | CN1150616C (ja) |
| DE (1) | DE69738595D1 (ja) |
| TW (1) | TW344873B (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470144B1 (ko) * | 1997-08-12 | 2005-05-27 | 삼성전자주식회사 | 테이프회로기판및이를사용한칩크기의반도체칩패키지 |
| JP2000150730A (ja) * | 1998-11-17 | 2000-05-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000232182A (ja) | 1998-12-08 | 2000-08-22 | Nec Kyushu Ltd | Ｂｇａ構造の半導体装置及びその製造方法 |
| US6323060B1 (en) * | 1999-05-05 | 2001-11-27 | Dense-Pac Microsystems, Inc. | Stackable flex circuit IC package and method of making same |
| JP2001015629A (ja) * | 1999-06-29 | 2001-01-19 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6210992B1 (en) * | 1999-08-31 | 2001-04-03 | Micron Technology, Inc. | Controlling packaging encapsulant leakage |
| KR100542664B1 (ko) * | 2000-03-15 | 2006-01-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| JP3798220B2 (ja) * | 2000-04-07 | 2006-07-19 | シャープ株式会社 | 半導体装置およびそれを用いる液晶モジュール |
| US20020121693A1 (en) * | 2000-12-11 | 2002-09-05 | Milla Juan G. | Stacked die package |
| US6713880B2 (en) * | 2001-02-07 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same, and method for mounting semiconductor device |
| WO2003005436A1 (fr) * | 2001-07-03 | 2003-01-16 | Fujitsu Limited | Materiau d'enrobage de puce semi-conductrice permettant de reguler un lecteur de disque et procede d'enrobage d'une puce semi-conductrice permettant de reguler un lecteur de disque |
| JP3868777B2 (ja) | 2001-09-11 | 2007-01-17 | 株式会社東芝 | 半導体装置 |
| US7026708B2 (en) * | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
| US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
| US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| DE10238581B4 (de) * | 2002-08-22 | 2008-11-27 | Qimonda Ag | Halbleiterbauelement |
| US6995465B2 (en) * | 2003-06-04 | 2006-02-07 | Intel Corporation | Silicon building block architecture with flex tape |
| JP2005005306A (ja) * | 2003-06-09 | 2005-01-06 | Seiko Epson Corp | 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法 |
| KR100699823B1 (ko) * | 2003-08-05 | 2007-03-27 | 삼성전자주식회사 | 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법 |
| CN100413070C (zh) | 2004-01-30 | 2008-08-20 | 松下电器产业株式会社 | 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法 |
| US7258549B2 (en) | 2004-02-20 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Connection member and mount assembly and production method of the same |
| JP4070135B2 (ja) * | 2004-05-11 | 2008-04-02 | 沖電気工業株式会社 | テープキャリア、半導体装置の製造方法および半導体装置 |
| US20060053345A1 (en) * | 2004-09-03 | 2006-03-09 | Staktek Group L.P. | Thin module system and method |
| US7446410B2 (en) * | 2004-09-03 | 2008-11-04 | Entorian Technologies, Lp | Circuit module with thermal casing systems |
| US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| US7579687B2 (en) * | 2004-09-03 | 2009-08-25 | Entorian Technologies, Lp | Circuit module turbulence enhancement systems and methods |
| US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
| US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
| JP4251129B2 (ja) * | 2004-10-25 | 2009-04-08 | セイコーエプソン株式会社 | 実装構造体、電気光学装置及び電子機器 |
| US8072058B2 (en) * | 2004-10-25 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor package having a plurality input/output members |
| US7361581B2 (en) * | 2004-11-23 | 2008-04-22 | International Business Machines Corporation | High surface area aluminum bond pad for through-wafer connections to an electronic package |
| US7701071B2 (en) * | 2005-03-24 | 2010-04-20 | Texas Instruments Incorporated | Method for fabricating flip-attached and underfilled semiconductor devices |
| US7298052B2 (en) * | 2005-04-22 | 2007-11-20 | Stats Chippac Ltd. | Micro chip-scale-package system |
| JP2007081039A (ja) * | 2005-09-13 | 2007-03-29 | Seiko Epson Corp | 半導体装置 |
| KR100773408B1 (ko) * | 2005-09-13 | 2007-11-05 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 |
| US7576995B2 (en) * | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
| US7608920B2 (en) * | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| US7508058B2 (en) * | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
| US20070158821A1 (en) * | 2006-01-11 | 2007-07-12 | Leland Szewerenko | Managed memory component |
| US20070164416A1 (en) * | 2006-01-17 | 2007-07-19 | James Douglas Wehrly | Managed memory component |
| US20070262429A1 (en) * | 2006-05-15 | 2007-11-15 | Staktek Group, L.P. | Perimeter stacking system and method |
| JP5423001B2 (ja) * | 2006-06-06 | 2014-02-19 | 日本電気株式会社 | 半導体パッケージ、その製造方法、半導体装置、及び電子機器 |
| US7468553B2 (en) * | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
| JP4697118B2 (ja) * | 2006-10-23 | 2011-06-08 | 株式会社デンソー | 電子装置 |
| US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| JP2010272680A (ja) * | 2009-05-21 | 2010-12-02 | Elpida Memory Inc | 半導体装置 |
| US9320130B2 (en) * | 2010-10-25 | 2016-04-19 | Korea Electric Terminal Co., Ltd. | Printed circuit board, and board block for vehicles using the same |
| KR101947165B1 (ko) | 2012-10-16 | 2019-02-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치와 이의 제조 방법 및 회로 필름의 회전 장치 |
| US9195358B1 (en) * | 2014-04-16 | 2015-11-24 | Eastman Kodak Company | Z-fold multi-element substrate structure |
| CN108807316B (zh) * | 2017-08-14 | 2020-07-10 | 苏州捷芯威半导体有限公司 | 半导体封装结构及半导体器件 |
| KR102152101B1 (ko) * | 2018-11-02 | 2020-09-07 | 진영글로벌 주식회사 | 차량 전장용 디바이스 |
| USD934820S1 (en) * | 2019-10-24 | 2021-11-02 | Nuvoton Technology Corporation Japan | Semiconductor device |
| USD938925S1 (en) * | 2019-10-24 | 2021-12-21 | Nuvoton Technology Corporation Japan | Semiconductor device |
| TWI762058B (zh) * | 2020-12-02 | 2022-04-21 | 恆勁科技股份有限公司 | 半導體封裝件 |
| TWI815480B (zh) * | 2022-05-25 | 2023-09-11 | 泓博無線通訊技術有限公司 | 超寬頻天線模組 |
Family Cites Families (87)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3930115A (en) * | 1971-05-19 | 1975-12-30 | Philips Corp | Electric component assembly comprising insulating foil bearing conductor tracks |
| JPS5826828B2 (ja) * | 1978-04-26 | 1983-06-06 | 新光電気工業株式会社 | テ−プキヤリアの製造方法 |
| US4266282A (en) * | 1979-03-12 | 1981-05-05 | International Business Machines Corporation | Vertical semiconductor integrated circuit chip packaging |
| US4814855A (en) | 1986-04-29 | 1989-03-21 | International Business Machines Corporation | Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape |
| JPS62260343A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体装置 |
| US5196268A (en) * | 1987-03-19 | 1993-03-23 | Texas Instruments Incorporated | Integrated circuit interconnect leads releasably mounted on film |
| JPH03211757A (ja) * | 1989-12-21 | 1991-09-17 | General Electric Co <Ge> | 気密封じの物体 |
| US5345205A (en) * | 1990-04-05 | 1994-09-06 | General Electric Company | Compact high density interconnected microwave system |
| KR940006185Y1 (ko) * | 1990-06-07 | 1994-09-10 | 가시오 게이상기 가부시끼가이샤 | Ic 모듈 |
| US5338975A (en) * | 1990-07-02 | 1994-08-16 | General Electric Company | High density interconnect structure including a spacer structure and a gap |
| JPH0719964B2 (ja) * | 1990-08-08 | 1995-03-06 | 日本電気株式会社 | 銀系配線セラミック基板 |
| US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| JP2609382B2 (ja) * | 1991-10-01 | 1997-05-14 | 三菱電機株式会社 | 半導体装置 |
| JP3077316B2 (ja) * | 1991-10-30 | 2000-08-14 | 富士電機株式会社 | 集積回路装置 |
| US5291066A (en) * | 1991-11-14 | 1994-03-01 | General Electric Company | Moisture-proof electrical circuit high density interconnect module and method for making same |
| EP0547807A3 (en) * | 1991-12-16 | 1993-09-22 | General Electric Company | Packaged electronic system |
| US5455459A (en) * | 1992-03-27 | 1995-10-03 | Martin Marietta Corporation | Reconstructable interconnect structure for electronic circuits |
| JPH05275540A (ja) * | 1992-03-28 | 1993-10-22 | Yamaha Corp | 集積回路装置 |
| EP0569949A3 (en) * | 1992-05-12 | 1994-06-15 | Akira Kitahara | Surface mount components and semifinished products thereof |
| JP2737545B2 (ja) | 1992-06-17 | 1998-04-08 | 日立電線株式会社 | 半導体装置用フィルムキャリアテープ及びその製造方法 |
| JP2964781B2 (ja) | 1992-07-03 | 1999-10-18 | セイコーエプソン株式会社 | 半導体装置 |
| JP2721093B2 (ja) * | 1992-07-21 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
| JPH0653286A (ja) | 1992-07-28 | 1994-02-25 | Nippon Steel Corp | フィルムキャリヤ及びｔａｂ方式半導体装置 |
| US5336928A (en) * | 1992-09-18 | 1994-08-09 | General Electric Company | Hermetically sealed packaged electronic system |
| US6274391B1 (en) * | 1992-10-26 | 2001-08-14 | Texas Instruments Incorporated | HDI land grid array packaged device having electrical and optical interconnects |
| US5535101A (en) * | 1992-11-03 | 1996-07-09 | Motorola, Inc. | Leadless integrated circuit package |
| US5375041A (en) * | 1992-12-02 | 1994-12-20 | Intel Corporation | Ra-tab array bump tab tape based I.C. package |
| US5384691A (en) * | 1993-01-08 | 1995-01-24 | General Electric Company | High density interconnect multi-chip modules including embedded distributed power supply elements |
| US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
| US6400573B1 (en) * | 1993-02-09 | 2002-06-04 | Texas Instruments Incorporated | Multi-chip integrated circuit module |
| JPH06268101A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 |
| JP3012753B2 (ja) | 1993-03-19 | 2000-02-28 | 松下電器産業株式会社 | Ｔａｂパッケージとその接続方法 |
| JPH06295935A (ja) | 1993-04-07 | 1994-10-21 | Hitachi Ltd | 半導体パッケージ |
| JPH06295355A (ja) | 1993-04-07 | 1994-10-21 | Nec Niigata Ltd | バーコード自動読取り装置 |
| US5397917A (en) * | 1993-04-26 | 1995-03-14 | Motorola, Inc. | Semiconductor package capable of spreading heat |
| US5353195A (en) * | 1993-07-09 | 1994-10-04 | General Electric Company | Integral power and ground structure for multi-chip modules |
| JPH07201915A (ja) | 1993-12-29 | 1995-08-04 | Nec Corp | Ｔａｂリードの接合方法及び接合装置 |
| TW256013B (en) * | 1994-03-18 | 1995-09-01 | Hitachi Seisakusyo Kk | Installation board |
| US5434751A (en) * | 1994-04-11 | 1995-07-18 | Martin Marietta Corporation | Reworkable high density interconnect structure incorporating a release layer |
| JP2833996B2 (ja) * | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | フレキシブルフィルム及びこれを有する半導体装置 |
| JP3146849B2 (ja) | 1994-05-27 | 2001-03-19 | 松下電器産業株式会社 | 電子部品および電子部品の製造方法 |
| US5448511A (en) * | 1994-06-01 | 1995-09-05 | Storage Technology Corporation | Memory stack with an integrated interconnect and mounting structure |
| US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
| US5518964A (en) * | 1994-07-07 | 1996-05-21 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation and bonding |
| FR2722915B1 (fr) * | 1994-07-21 | 1997-01-24 | Sgs Thomson Microelectronics | Boitier bga a moulage par injection |
| JPH0831868A (ja) | 1994-07-21 | 1996-02-02 | Hitachi Cable Ltd | Ｂｇａ型半導体装置 |
| US5717252A (en) * | 1994-07-25 | 1998-02-10 | Mitsui High-Tec, Inc. | Solder-ball connected semiconductor device with a recessed chip mounting area |
| JPH08107162A (ja) | 1994-08-09 | 1996-04-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH08115989A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0878574A (ja) * | 1994-09-08 | 1996-03-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US5548099A (en) * | 1994-09-13 | 1996-08-20 | Martin Marietta Corporation | Method for making an electronics module having air bridge protection without large area ablation |
| JP2595909B2 (ja) * | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
| JP3142723B2 (ja) * | 1994-09-21 | 2001-03-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2546192B2 (ja) * | 1994-09-30 | 1996-10-23 | 日本電気株式会社 | フィルムキャリア半導体装置 |
| DE69523010T2 (de) * | 1994-10-04 | 2002-07-04 | Nec Corp | Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse |
| US5561085A (en) * | 1994-12-19 | 1996-10-01 | Martin Marietta Corporation | Structure for protecting air bridges on semiconductor chips from damage |
| JPH08171450A (ja) * | 1994-12-19 | 1996-07-02 | Ricoh Co Ltd | 手書き入力装置およびその制御方法 |
| JPH08236586A (ja) * | 1994-12-29 | 1996-09-13 | Nitto Denko Corp | 半導体装置及びその製造方法 |
| JPH08203962A (ja) | 1995-01-25 | 1996-08-09 | Hitachi Ltd | チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法 |
| US5629578A (en) * | 1995-03-20 | 1997-05-13 | Martin Marietta Corp. | Integrated composite acoustic transducer array |
| KR100218996B1 (ko) * | 1995-03-24 | 1999-09-01 | 모기 쥰이찌 | 반도체장치 |
| EP0740340B1 (en) * | 1995-04-07 | 2002-06-26 | Shinko Electric Industries Co. Ltd. | Structure and process for mounting semiconductor chip |
| JP2763020B2 (ja) * | 1995-04-27 | 1998-06-11 | 日本電気株式会社 | 半導体パッケージ及び半導体装置 |
| US5745984A (en) * | 1995-07-10 | 1998-05-05 | Martin Marietta Corporation | Method for making an electronic module |
| JP2663928B2 (ja) * | 1995-08-30 | 1997-10-15 | 日本電気株式会社 | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 |
| JP2970491B2 (ja) * | 1995-09-20 | 1999-11-02 | ソニー株式会社 | 半導体パッケージ及びその製造方法 |
| JP3123638B2 (ja) * | 1995-09-25 | 2001-01-15 | 株式会社三井ハイテック | 半導体装置 |
| JP2814966B2 (ja) * | 1995-09-29 | 1998-10-27 | 日本電気株式会社 | 半導体装置 |
| US5598033A (en) * | 1995-10-16 | 1997-01-28 | Advanced Micro Devices, Inc. | Micro BGA stacking scheme |
| US5756380A (en) * | 1995-11-02 | 1998-05-26 | Motorola, Inc. | Method for making a moisture resistant semiconductor device having an organic substrate |
| JPH09129686A (ja) * | 1995-11-06 | 1997-05-16 | Toshiba Microelectron Corp | テープキャリヤ及びその実装構造 |
| JP3332308B2 (ja) * | 1995-11-07 | 2002-10-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP3248149B2 (ja) * | 1995-11-21 | 2002-01-21 | シャープ株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| KR0163871B1 (ko) * | 1995-11-25 | 1998-12-01 | 김광호 | 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지 |
| KR0179802B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 반도체 패키지 |
| US5760465A (en) * | 1996-02-01 | 1998-06-02 | International Business Machines Corporation | Electronic package with strain relief means |
| JPH09232368A (ja) * | 1996-02-20 | 1997-09-05 | Fujitsu Ltd | 半導体装置 |
| JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
| JPH09321212A (ja) * | 1996-05-30 | 1997-12-12 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| KR100231276B1 (ko) * | 1996-06-21 | 1999-11-15 | 황인길 | 반도체패키지의 구조 및 제조방법 |
| JP2982703B2 (ja) * | 1996-09-05 | 1999-11-29 | ソニー株式会社 | 半導体パッケージ及びその製造方法 |
| JPH1098072A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3535317B2 (ja) | 1996-09-24 | 2004-06-07 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3208072B2 (ja) | 1996-09-30 | 2001-09-10 | 株式会社日立製作所 | 配線基板とそれを用いた半導体装置 |
| US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| JPH11260863A (ja) * | 1998-03-09 | 1999-09-24 | Sumitomo Electric Ind Ltd | 半導体装置用接続端子とその製造方法 |
| US6274822B1 (en) * | 1998-03-27 | 2001-08-14 | Tessera, Inc. | Manufacture of semiconductor connection components with frangible lead sections |
-
1997
- 1997-05-20 JP JP12993197A patent/JP3695893B2/ja not_active Expired - Fee Related
- 1997-09-12 TW TW086113230A patent/TW344873B/zh not_active IP Right Cessation
- 1997-10-06 US US08/944,891 patent/US6246114B1/en not_active Expired - Fee Related
- 1997-10-07 DE DE69738595T patent/DE69738595D1/de not_active Expired - Lifetime
- 1997-10-07 EP EP97117341A patent/EP0847088B1/en not_active Expired - Lifetime
- 1997-10-07 EP EP08153231A patent/EP1936686A3/en not_active Withdrawn
- 1997-10-20 KR KR1019970053826A patent/KR100578954B1/ko not_active IP Right Cessation
- 1997-11-28 CN CNB971226075A patent/CN1150616C/zh not_active Expired - Lifetime
-
2000
- 2000-09-18 US US09/663,616 patent/US6589817B1/en not_active Expired - Lifetime
-
2002
- 2002-11-21 US US10/300,883 patent/US6710437B2/en not_active Expired - Lifetime
-
2004
- 2004-01-23 US US10/762,347 patent/US7335970B2/en not_active Expired - Fee Related
-
2007
- 2007-12-17 US US12/000,745 patent/US8154124B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0847088A2 (en) | 1998-06-10 |
| KR100578954B1 (ko) | 2008-11-07 |
| US7335970B2 (en) | 2008-02-26 |
| EP1936686A2 (en) | 2008-06-25 |
| US6589817B1 (en) | 2003-07-08 |
| US20090146287A1 (en) | 2009-06-11 |
| EP1936686A3 (en) | 2009-03-25 |
| KR19980063528A (ko) | 1998-10-07 |
| CN1150616C (zh) | 2004-05-19 |
| US6246114B1 (en) | 2001-06-12 |
| US6710437B2 (en) | 2004-03-23 |
| EP0847088A3 (en) | 1998-12-09 |
| EP0847088B1 (en) | 2008-03-26 |
| US20040150085A1 (en) | 2004-08-05 |
| TW344873B (en) | 1998-11-11 |
| JPH10223699A (ja) | 1998-08-21 |
| CN1184332A (zh) | 1998-06-10 |
| DE69738595D1 (de) | 2008-05-08 |
| US8154124B2 (en) | 2012-04-10 |
| US20030109078A1 (en) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3695893B2 (ja) | 半導体装置とその製造方法および実装方法 | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| JP3611948B2 (ja) | 半導体装置及びその製造方法 | |
| JP3377001B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6509639B1 (en) | Three-dimensional stacked semiconductor package | |
| US7256072B2 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
| JP2792532B2 (ja) | 半導体装置の製造方法及び半導体ウエハー | |
| JPH08236584A (ja) | 半導体装置 | |
| JP2006049569A (ja) | スタック型半導体装置パッケージおよびその製造方法 | |
| JP2008159956A (ja) | 電子部品内蔵基板 | |
| JP3314757B2 (ja) | 半導体回路装置の製造方法 | |
| JP2586344B2 (ja) | キャリアフィルム | |
| JP3892259B2 (ja) | 半導体装置の製造方法 | |
| US20050110166A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
| KR100363933B1 (ko) | 반도체 장치 및 반도체 장치의 제조공정 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JP2004146856A (ja) | 半導体装置とその実装方法 | |
| JP2004146855A (ja) | 半導体装置とその実装方法 | |
| JP2001168268A (ja) | 半導体モジュールおよび電子回路装置 | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JP3759703B2 (ja) | Ｃｏｆフィルムを用いた半導体装置及びその製造方法 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP2004095612A (ja) | 半導体装置及び配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |