JP3892259B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3892259B2 JP3892259B2 JP2001279062A JP2001279062A JP3892259B2 JP 3892259 B2 JP3892259 B2 JP 3892259B2 JP 2001279062 A JP2001279062 A JP 2001279062A JP 2001279062 A JP2001279062 A JP 2001279062A JP 3892259 B2 JP3892259 B2 JP 3892259B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- rigid
- rigid substrate
- flexible
- collective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを高密度実装する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、中間基板を用いて複数の半導体チップを高密度実装するマルチチップモジュールが知られている。この種の技術として、例えば特開２０００−３０７０３７号公報には、図１０（イ）〜（ハ）に図示するように、可撓性を有するフレキシブル基板１００上に、バンプ１０１を介して２つの半導体チップ１０２，１０２をフリップチップ実装し、その後にフレキシブル基板１００を屈曲させて両チップ１０２，１０２の背面同士を当接させた状態で接着固定して積層し、屈曲させたフレキシブル基板１００の接続パッド１０３に形成されるハンダボール１０４を介して配線基板に接続するようにしたマルチチップモジュールが開示されている。
【０００３】
【発明が解決しようとする課題】
ところで、こうしたマルチチップモジュール構造の半導体装置では、可撓性のフレキシブル基板１００を使用しているので、当該基板１００に撓みや捩れが生じ易い。この為、汎用のチップマウンタや基板搬送システムに適用し難い弊害や、とりわけ半導体チップ１０２をフェイスダウンで実装する際に位置ずれが起こり易くなる結果、製造歩留りの低下を招致するという問題がある。
【０００４】
また、上述のモジュール構造では、フレキシブル基板１００の屈曲により積層される半導体チップ１０２の裏面同士が接着固定されるだけであって、さらにチップ周辺は露出状態にあるから耐湿性に欠け、信頼性低下を招致するという問題もある。
【０００５】
そこで本発明は、このような事情に鑑みてなされたもので、汎用のチップマウンタや基板搬送システムに適用できる上、製造歩留りの低下や信頼性を損うこと無く高密度実装することができる半導体装置およびその製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
【００１４】
請求項１に記載の発明では、屈曲自在なフレキシブル基板と、このフレキシブル基板の１つの第１の領域の両面を挟み込む２枚のリジッド基板を備える第1のリジッド基板部と、前記フレキシブル基板の少なくとも１つの第２の領域の、少なくとも一方の面上に配設されるリジッド基板を備える第２のリジッド基板部とから構成されるリジッドフレックス基板を複数連結したシート状の集合基板を用い、前記集合基板の前記各リジッドフレックス基板における、前記第１のリジッド基板部の、前記第２のリジッド基板部における前記リジッド基板と同じ側の一方のリジッド基板上に、少なくとも１つの第１の半導体チップを実装するとともに、前記第２のリジッド基板部の前記リジッド基板に、少なくとも１つの第２の半導体チップを実装する半導体チップ実装工程と、前記集合基板の前記各リジッドフレックス基板における、前記第１のリジッド基板部の、他方のリジッド基板上に外部接続端子を形成する外部接続端子形成工程と、前記半導体チップ実装工程および前記外部接続端子形成工程後、前記集合基板上の前記各リジッドフレックス基板において、前記第１のリジッド基板部を集合基板に連結させたまま、前記第２のリジッド基板部の前記リジッド基板を当該集合基板から裁断して分離する分離工程と、前記各リジッドフレックス基板の前記第１のリジッド基板部と前記第２のリジッド基板部間の前記フレキシブル基板を可撓部として、前記第２のリジッド基板部が前記集合基板から分離された状態の前記各リジッドフレックス基板を、前記可撓部でそれぞれ屈曲させて前記各リジッド基板に実装される前記各半導体チップを積層し、その状態で上下に対向する半導体チップ同士を接着固定してなるモジュールを一括して樹脂モールドした後、前記第１のリジッド基板部の前記各リジット基板を集合基板から裁断してモジュール単位に個片化するモジュール形成工程と、を具備することを特徴とする。
【００１５】
上記請求項１に従属する請求項２に記載の発明では、前記各リジッド基板にそれぞれ実装される各半導体チップは、突起電極を介して接続されるウェハレベルＣＳＰ構造を有することを特徴とする。
【００１６】
上記請求項１に従属する請求項３に記載の発明によれば、前記モジュール形成工程では、上下に対向する半導体チップ同士が接着固定された複数のモジュールを個々に覆う金型を用い、これにより全モジュールを一括して樹脂モールドすることを特徴とする。
【００１７】
本発明による半導体装置では、リジッドフレックス基板をフレキシブル基板からなる可撓部で屈曲させて各リジッド基板にそれぞれ実装される各半導体チップを積層させて樹脂封止する。これにより、積層された各半導体チップが固定保持されつつ気密封止される為、耐湿性に優れた信頼性の高い半導体装置を実現でき、しかもリジッドフレックス基板を用いたことで、基板の撓みや捩れがなくなる為、半導体チップ実装時の位置ずれを防ぐことができる結果、製造歩留りの低下を回避し得る。
【００１８】
また、本発明による半導体装置の製造方法では、リジッドフレックス基板を複数連結したシート状の集合基板を使用しているので、撓みや捩れが発生せず、これ故、汎用のチップマウンタや基板搬送システムに適用でき、しかも実装時の位置ずれも回避し得る結果、製造歩留りの低下を防ぐ。
さらに、集合基板には複数のリジッドフレックス基板が配設される為、それら複数のリジッドフレックス基板に一括して半導体チップ実装、端子形成および樹脂封止するバッチ処理が実現し得、特別な実装プロセスを用いずとも効率良くモジュール構造の半導体装置を製造することができ、製品コスト低減に寄与し得るようになっている。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（１）第１実施例
▲１▼半導体装置１０の構造
図１（イ）は第１実施例による半導体装置１０の構造を示す断面図である。この図において、１はフレキシブル基板１ａとリジッド基板１ｂとから形成されるリジッドフレックス基板である。リジッドフレックス基板１は、同図（ロ）に図示するように、フレキシブル基板１ａと複数のリジッド基板１ｂを備え、フレキシブル基板１ａの上下両面をリジッド基板１ｂで挟んだ所謂サンドイッチ構造を成した部分と、フレキシブル基板１ａが露出された部分（可撓部）１ｃを有する複合基板である。
【００２０】
すなわち、リジッドフレックス基板１は、フレキシブル基板１ａが露出する可撓部１ｃで屈曲自在となり、また可撓部１ｃを境にして、両側にリジッド基板１ｂが上下両面に配設され、４面のリジッド基板１ｂを具備する。そして、可撓部１ｃを境にした一方側の、リジッド基板１ｂが上下両面に配設される部分（第１のリジッド基板部１１）の一方のリジッド基板１ｂには、例えばウェハレベルＣＳＰ構造の半導体チップ２がフェイスダウンによりフリップチップ実装され、他方のリジッド基板１ｂには格子状にハンダボール３ａを配設して外部接続端子３が形成される。また、可撓部１ｃを境にした他方側の、リジッド基板１ｂが上下両面に配設される部分（第２のリジッド基板部１２）の各リジッド基板１ｂには、同様に、例えばウェハレベルＣＳＰ構造の半導体チップ２がフリップチップ実装される。
【００２１】
また、後述するように、第１のリジッド基板部１１の、一方の半導体チップ２がフリップチップ実装される側のリジッド基板１ｂ、及び第２のリジッド基板部１２の各リジッド基板１ｂには、半導体チップ実装用の接続端子パッド、配線パターン及びフレキシブル基板１ａに形成される配線パターンに接続されるスルーホール等が形成され、第１のリジッド基板部１１の、他方の外部接続端子３が形成されるリジッド基板１ｂには、外部接続端子形成用の端子パッド及び配線パターン及びスルーホール等が形成される。
【００２２】
一方、フレキシブル基板１ａには、リジッド基板１ｂに接続される配線パターンやスルーホール（あるいはビアホール）等が形成され、これらにより各リジッド基板１ｂの端子パッドおよび接続端子パッドがフレキシブル基板１ａの配線パターンを介して相互に電気的に接続されるように構成されている。
【００２３】
なお、ここで半導体チップ２をウェハレベルＣＳＰ構造によるものとしたが、このウェハレベルＣＳＰ構造は、ウェハ状態で半導体チップ上に絶縁層を形成した後、再配線層を形成し、次いで突起電極（ポスト端子）による接続用電極端子を形成した後、チップ毎に個片化して形成したものであり、半導体チップとほぼ同じ大きさで、且つ突起電極（ポスト端子）による接続用電極端子の配置を比較的自由に設定可能としたものである。
従って、半導体チップ２をウェハレベルＣＳＰ構造とした場合、後述する図２に示すように、リジッド基板１ｂに形成される半導体チップ実装用の接続端子パッドをマトリクス状に配置することができ、リジッド基板１ｂの大きさを小さくすることができる。ただし、本発明における各実施形態において、半導体チップ２の構成はこのウェハレベルＣＳＰ構造に限定されるものではなく、突起電極が形成された種々の構造による半導体チップを用いることができる。
【００２４】
こうしてチップ実装および端子形成されたリジッドフレックス基板１は、可撓部１ｃで屈曲されることによって、各半導体チップ２を積層状態にする。この状態で上下に対向する半導体チップ２同士を接着固定してから、リジッド基板１ｂとの接合部を覆うようにリジッド基板１ｂに実装される各半導体チップ２を封止樹脂５にて気密封止する構造を有する。
【００２５】
このようなモジュール構造にすると、積層状態の各半導体チップ２を固定保持しつつ気密封止し得る為、耐湿性に優れた信頼性の高い半導体装置１０を実現できる。しかも、リジッドフレックス基板１を用いたことで、基板の撓みや捩れが大きく低減され、殆どなくなる為、チップ実装時の位置ずれを防ぐことができる結果、製造歩留りを向上させることができる。
また、リジッドフレックス基板１を用いると、半導体チップ２をフリップチップ実装する面が３面となり、フレキシブル基板１００を用いた従来例（図１０参照）に比べ、より高密度実装し得るようになる。
【００２６】
なお、上記構成では、リジッドフレックス基板１における第２のリジッド基板部もリジッド基板１ｂが上下両面に配設される構成としたが、これに限るものではなく、少なくとも第１のリジッド基板部において半導体チップ２がフリップチップ実装される側のリジッド基板１ｂと同じ側にのみリジッド基板１ｂを配設する構成とし、そこに半導体チップ２をフリップチップ実装するようにしてもよい。
【００２７】
▲２▼半導体装置１０の製造方法
次に、図２〜図５を参照して上記構造による半導体装置１０の製造方法について説明する。第１実施例による製造方法では、複数のリジッドフレックス基板１が連設して形成されたシート状の集合基板２０を用いる。図２（イ）（ロ）に集合基板２０の構成の一例を示す。この図に示す集合基板２０は、フレキシブル基板からなるシート状基材２１に４行３列のリジッドフレックス基板１を一体的に連設して形成したものであり、図２（イ）は集合基板２０の平面形状を示し、図２（ロ）は集合基板２０の、リジッドフレックス基板１が形成された部分を含む、Ａ−Ａ面での断面形状の要部を示す。
【００２８】
図に示す如く、複数のリジッドフレックス基板１が形成される箇所においては、基材２１をフレキシブル基板１ａとして用い、これをリジッド基板１ｂで上下に挟んで、上下のリジット基板１ｂとフレキシブル基板１ａとが一体化されるとともに、２つのリジット基板１ｂ配設領域間のフレキシブル基板１ａを可撓部１ｃとする、前記図１におけるリジッドフレックス基板１と同様の構成が複数連結して形成される。各連結部分には、予め開口部（以下、ミシン目）２２が、各リジッドフレックス基板１形成箇所の周囲に設けられている。これにより、後述するように、このミシン目２２に沿って連結部分を裁断することで、容易に各リジッドフレックス基板１を個片化し得るようになっている。
【００２９】
図２（ロ）に示す各リジッドフレックス基板１において、図面上、右側のリジット基板１ｂとフレキシブル基板１ａが一体化された部分を第１のリジッド基板部１１、左側のリジット基板１ｂとフレキシブル基板１ａが一体化された部分を第２のリジッド基板部１２とした場合、ウェハレベルＣＳＰ構造による半導体チップが実装される、第１のリジッド基板部１１の一方のリジッド基板１ｂ、及び第２のリジッド基板部１２の各リジッド基板１ｂには、例えば図２（イ）に示すようなマトリクス状の接続端子パッド１ｄや配線パターン、及び図２（ロ）に示すようなスルーホール１ｅが形成され、また、外部接続端子３が形成される、第１のリジッド基板部１１の他方のリジッド基板１ｂには、外部接続端子形成用の端子パッド１ｆや配線パターン及びスルーホール１ｅが形成される。
【００３０】
また、フレキシブル基板１ａには配線パターン１ｇが形成される。これらにより各リジッド基板１ｂの接続端子パッド１ｄおよび端子パッド１ｆがフレキシブル基板１ａの配線パターン１ｇを介して相互に電気的に接続されるように構成されている。
また、図２（イ）に示すように、基材２１のリジッドフレックス基板１形成領域外の周辺部分には、例えば銅箔からなるダミーパターン２３が形成されている。このダミーパターン２３は、フレキシブル基板からなる基材２１の剛性を向上させ、撓みや捻れ等の変形を抑制して、製造工程において汎用のチップマウンタや汎用の基板搬送システムを用いることができるようにするために設けられているものである。但し、フレキシブル基板からなる基材２１のみで撓みや捻れ等が問題とならない場合は、ダミーパターン２３を設けないようにしてもよい。
【００３１】
さて、このような集合基板２０を用いて半導体装置１０を製造する工程を以下に説明する。なお、以下の各工程説明図においては、便宜上、第１のリジッド基板部１１及び第２のリジッド基板部１２を斜線部として、単純化して示している。
第１実施例の製造工程においては、まず図３（イ）に図示するように、集合基板２０の一面側にメタルマスクＭＭを載置し、その上にクリームハンダ２１を供給して、スキージ２２により印刷することにより、同図（ロ）に示すように、各リジッド基板１ｂの必要箇所（接続端子パッド１ｄ上）にクリームハンダ２１を印刷する。
【００３２】
次いで、図４（イ）に示すように、ハンダ印刷された箇所（接続端子パッド１ｄ）に、図示しないチップマウンターにより、ウェハレベルＣＳＰ構造の半導体チップ２を搭載する。次に、この状態で集合基板２０をリフロー炉へ搬送してリフロー処理する。これにより、半導体チップ２がリジッド基板１ｂの各接続端子パッド１ｄにハンダ接合される。
【００３３】
ここで、本発明による集合基板２０は、フレキシブル基板からなるものであるが、上記のように多くのリジッド基板１ｂが載置された部分を備えるため、従来のフレキシブル基板のように撓みや捩れが発生することが大幅に抑制される。この結果、汎用のチップマウンタを用いて半導体チップ２をフェイスダウンで位置決め搭載したり、汎用の基板搬送システムにてリフロー炉に搬送し得るようになる。
【００３４】
次いで、集合基板２０に配設される各リジッドフレックス基板１の一面側に搭載された半導体チップ２についてリフローし終えた後、図４（ロ）に示すように、集合基板２０の向きを反転させ、第２のリジッド基板部１２の他面側のリジット基板１ｂの必要箇所（接続端子パッド１ｄ上）に、前記図３（イ）と同様にしてハンダ印刷を施し、そこに半導体チップ２を搭載した後、リフロー処理する。続いて、図４（ハ）に示すように、第１のリジッド基板部１１の他面側の、外部接続端子３が形成されるリジット基板１ｂに設けられた外部接続端子形成用の端子パッド１ｆにフラックスを、例えばピンにより転写して塗布した後、フラックスが塗布された各端子パッドにハンダボール３を搭載する。この後、リフロー処理して外部接続端子３を形成する。
【００３５】
こうして半導体チップ２の実装および外部接続端子３の形成が完了すると、同図（ニ）に示すように、基材２１の各リジッドフレックス基板１形成箇所の周囲に設けられているミシン目２２（図２（イ）参照）に沿って基材２１を裁断する。これにより、各リジッドフレックス基板１は、集合基板２０からモジュール単位で個片化される。なお、裁断には、例えばＮＣルーター４を用いる。
【００３６】
次に、図５（イ）に図示するように、モジュール単位に個片化されたリジッドフレックス基板１の第１のリジッド基板部１１における、ハンダボール３に対向する側のリジット基板１ｂにフリップチップ実装される半導体チップ２上に、接着剤Ｓを塗布した後、同図（ロ）に示すように、フレキシブル基板による可撓部１ｃを屈曲させて各半導体チップ２を積層状態とする。この状態で上下に対向する半導体チップ２同士を接着固定する。
【００３７】
そして、上下に対向する半導体チップ２同士が接着固定された後、同図（ハ）に示すように、リジッド基板１ｂに実装される各半導体チップ２に封止樹脂５（例えばエポキシ樹脂）を、各半導体チップ２が完全に覆われるまで塗布する。
この際、例えばディスペンサを用いてリジッド基板１ｂと半導体チップ２との接合部分にも封止樹脂５が充填されるようポッティングする。この後、封止樹脂５を熱硬化させる。これにより、図１に図示した構造の半導体装置１０が製造される。
【００３８】
このように、第１実施例による製造方法によれば、フレキシブル基板からなるシート状の基材２１に複数のリジッド基板１ｂが載置された複数のリジッドフレックス基板１を一体的に連設した集合基板２０を使用しているので、従来のフレキシブル基板単体を用いた場合のように撓みや捩れが発生することが大幅に抑制され、殆どなくなる為、リジッド基板を用いる場合と同様の汎用のチップマウンタや基板搬送システムを用いることができる。
しかも、半導体チップをフェイスダウンでリジッド基板にフリップチップ実装する形態として、リジッド基板はフレキシブル基板に比し、搭載部の平坦度、寸法の安定性に優れるため、実装時の位置ずれも回避し得る結果、製造歩留りを向上させることができる。
【００３９】
さらに、集合基板２０には複数のリジッドフレックス基板１が配設される為、それら複数のリジッドフレックス基板１に一括してチップ実装および端子形成するバッチ処理が実現し、特別な実装プロセスを用いずとも効率良くモジュール構造の半導体装置１０を製造することができ、製品コスト低減に寄与し得る、という効果も奏する。
【００４０】
（２）第２実施例
次に、図６〜図７を参照して第２実施例について説明する。なお、これらの図において、上述した第１実施例と共通する要素には同一の番号を付している。
上述の第１実施例では、集合基板２０の基材２１をミシン目２２に沿って裁断して、形成された各リジッドフレックス基板１をモジュール単位に個片化し、個片化されたリジッドフレックス基板１を可撓部１ｃで屈曲させて各半導体チップ２を積層し、その状態で上下に対向する半導体チップ２同士を接着固定してからディスペンサによるポッティングにより各半導体チップ２に樹脂封止する態様とした。
【００４１】
これに対し、第２実施例では、集合基板２０に形成された各リジッドフレックス基板１において、一方の第１のリジッド基板部１１を集合基板２０の基材２１に連結させたまま、他方の第２のリジッド基板部１２をミシン目２２で裁断して基材２１から分離し、可撓部１ｃを屈曲させて各半導体チップ２を積層し、上下に対向する半導体チップ２同士を接着固定してから各半導体チップ２を一括して樹脂モールドした後、個片化することを特徴としている。
【００４２】
すなわち、図６（イ）に図示するように、上述の第１実施例と同様の実装プロセスによって集合基板２０に配設される各リジッドフレックス基板１に半導体チップ２を実装するとともに、外部接続端子３を形成する。
次いで、同図（ロ）に示すように、各リジッドフレックス基板部１の一方の、外部接続端子３が形成される側の第１のリジッド基板部１１を集合基板２０の基材２１に連結させたまま、他方の第２のリジッド基板部１２の周囲を、例えばＮＣルーター４によりミシン目２２で裁断して集合基板２０の基材２１から分離する。
次いで、同図（ハ）に示すように、可撓部１ｃを屈曲させて各半導体チップ２を積層し、その状態で上下に対向する半導体チップ２同士を接着固定する。
【００４３】
この後、同図（ニ）に示すように、トランファモールド用の金型７を集合基板２０上に装着し、エポキシ等のモールド樹脂材６を金型７のキャビティ部７cに注入する。注入したモールド樹脂材を熱硬化させた後、金型７を取り外すと、同図（ホ）に示すように、各モジュールが一括して樹脂モールドされる。
そして、各リジッドフレックス基板１において、集合基板２０の基材２１に連結させたままの第１のリジッド基板部１１の周囲をミシン目２２に沿って裁断することで図７に図示する構造の半導体装置１０が形成される。
【００４４】
以上のように、第２実施例による製造方法では、上述の第１実施例と同様、汎用のチップマウンタや基板搬送システムに適用可能であり、製造歩留りの低下も防ぐことが出来る上、集合基板２０上に形成される複数のモジュールを一括して樹脂モールドする為、効率良くモジュール構造の半導体装置１０を製造し得るようになり、製品コスト低減に寄与し得る。
【００４５】
なお、本実施例では、可撓部１ｃの屈曲に応じて上下に対向し、下部側となる第１のリジッド基板部１１の各リジット基板１ｂと上部側となる第２のリジッド基板部１１の各リジッド基板１ｂの寸法、形状を同一のものとしていたが、これに替えて、下部側の各リジット基板１ｂの大きさを上部側のそれより大きくするようにしてもよい。このように、下部側のリジット基板１ｂを上部側より大きくすると、トランスファーモールドに用いる金型７の形状を簡略化でき、しかも集合基板２０への金型装着が容易になる、という利点が得られる。
【００４６】
（３）変形例
次に、図８〜図９を参照して変形例について説明する。上述した第１および第２実施例では、屈曲自在な可撓部１ｃを隔てて両側に１つの第１のリジッド基板部１１と１つの第２のリジッド基板部１２を具備するリジッドフレックス基板１を用いてマルチチップモジュールを形成する構造例について言及したが、これに限らず、１つの第１のリジッド基板部１１を備えるとともに、複数の第２のリジッド基板部１２を複数の可撓部１ｃを介して連結したリジッドフレックス基板１を用いてマルチチップモジュールを形成することもできる。
【００４７】
例えば、図８（イ）に図示するように、下面に外部接続端子３が形成される１つの第１のリジッド基板部１１と、３つの可撓部１ｃ−１〜１ｃ−３を介して縦続的に連結した３つの第２のリジッド基板部１２を備えるリジッドフレックス基板１を用い、これら可撓部１ｃ−１〜１ｃ−３を順番に屈曲させれば、同図（ロ）に示すように、各リジット基板１ｂにフリップチップ実装される半導体チップ２が順次折畳まれるように積層され、モールド樹脂材６で封止された、７層構造のマルチチップモジュールを形成することができる。
【００４８】
また、図９（イ）および、そのＢ−Ｂ面での断面図を示す同図（ロ）に図示するように、下面に外部接続端子３が形成される第１のリジッド基板部１１の周囲４辺に可撓部１ｃ−１〜１ｃ−４を介して第２のリジッド基板部１２−１〜１２−４を連結したリジッドフレックス基板１を用い、これら可撓部１ｃ−１〜１ｃ−４を順番に屈曲させれば、同図（ハ）に示すように、各リジッド基板１ｂにフリップチップ実装される各半導体チップ２が順次折畳まれるように積層され、モールド樹脂材６で封止された、９層構造のマルチチップモジュールを形成することができる。
【００４９】
この場合、第２のリジッド基板部１２−１〜１２−４の各リジッド基板１ｂに実装される各半導体チップ２と外部接続端子３との間の、可撓部を介する配線長を短縮することができるため、電気的特性を向上させることができる。
また、上記各実施形態においては、積層された各半導体チップ２を接着剤で固定し、その後、封止樹脂５またはモールド樹脂６により封止を行う構成としたが、これに限らず、例えば、積層された各半導体チップ２を仮止め冶具でクリップして仮止めし、封止樹脂５またはモールド樹脂６の硬化後、これを取り外すようにしてもよい。
さらに高密度実装する場合には、例えば図８および図９に図示した折畳み形態を組合せる等、様々なアレンジが可能であることは言うまでもない。
【００５０】
【発明の効果】
請求項１に記載の発明によれば、マルチチップモジュールの製造工程において、リジッドフレックス基板を複数連結したシート状の集合基板を使用しているので、撓みや捩れが発生せず、これ故、汎用のチップマウンタや基板搬送システムに適用でき、しかも実装時の位置ずれも回避し得る結果、製造歩留りを向上させることができる。さらに、集合基板には複数のリジッドフレックス基板が配設される為、それら複数のリジッドフレックス基板に一括してチップ実装、端子形成および樹脂封止するバッチ処理を実現し得、特別な実装プロセスを用いずとも効率良くモジュール構造の半導体装置を製造することができ、製品コスト低減に寄与することができる。請求項３に記載の発明によれば、上下に対向する半導体チップ同士が接着固定された複数のモジュールを個々に覆う金型を用い、これにより全モジュールを一括して樹脂モールドするので、効率良くモジュール構造の半導体装置を製造し得るようになり、製品コスト低減に寄与することができる。
【図面の簡単な説明】
【図１】第１実施例による半導体装置１０の構造を示す断面図である。
【図２】集合基板２０の一例を示す平面図である。
【図３】第１実施例による半導体装置の製造工程を説明するための断面図である。
【図４】図３に続く製造工程を説明するための断面図である。
【図５】図４に続く製造工程を説明するための断面図である。
【図６】第２実施例による半導体装置の製造工程を説明するための断面図である。
【図７】第２実施例による半導体装置１０の構造を示す断面図である。
【図８】変形例を示す図である。
【図９】変形例を示す図である。
【図１０】従来例を示す断面図である。
【符号の説明】
１ リジッドフレックス基板
１ａ フレキシブル基板
１ｂ リジッド基板
１ｃ 可撓部
２ 半導体チップ
３ ハンダボール
５ 封止樹脂
６ モールド樹脂材
７ 金型
２０ 集合基板
２１ リジッド基材
２２ ミシン目
【発明の属する技術分野】
本発明は、複数の半導体チップを高密度実装する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、中間基板を用いて複数の半導体チップを高密度実装するマルチチップモジュールが知られている。この種の技術として、例えば特開２０００−３０７０３７号公報には、図１０（イ）〜（ハ）に図示するように、可撓性を有するフレキシブル基板１００上に、バンプ１０１を介して２つの半導体チップ１０２，１０２をフリップチップ実装し、その後にフレキシブル基板１００を屈曲させて両チップ１０２，１０２の背面同士を当接させた状態で接着固定して積層し、屈曲させたフレキシブル基板１００の接続パッド１０３に形成されるハンダボール１０４を介して配線基板に接続するようにしたマルチチップモジュールが開示されている。
【０００３】
【発明が解決しようとする課題】
ところで、こうしたマルチチップモジュール構造の半導体装置では、可撓性のフレキシブル基板１００を使用しているので、当該基板１００に撓みや捩れが生じ易い。この為、汎用のチップマウンタや基板搬送システムに適用し難い弊害や、とりわけ半導体チップ１０２をフェイスダウンで実装する際に位置ずれが起こり易くなる結果、製造歩留りの低下を招致するという問題がある。
【０００４】
また、上述のモジュール構造では、フレキシブル基板１００の屈曲により積層される半導体チップ１０２の裏面同士が接着固定されるだけであって、さらにチップ周辺は露出状態にあるから耐湿性に欠け、信頼性低下を招致するという問題もある。
【０００５】
そこで本発明は、このような事情に鑑みてなされたもので、汎用のチップマウンタや基板搬送システムに適用できる上、製造歩留りの低下や信頼性を損うこと無く高密度実装することができる半導体装置およびその製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
【００１４】
請求項１に記載の発明では、屈曲自在なフレキシブル基板と、このフレキシブル基板の１つの第１の領域の両面を挟み込む２枚のリジッド基板を備える第1のリジッド基板部と、前記フレキシブル基板の少なくとも１つの第２の領域の、少なくとも一方の面上に配設されるリジッド基板を備える第２のリジッド基板部とから構成されるリジッドフレックス基板を複数連結したシート状の集合基板を用い、前記集合基板の前記各リジッドフレックス基板における、前記第１のリジッド基板部の、前記第２のリジッド基板部における前記リジッド基板と同じ側の一方のリジッド基板上に、少なくとも１つの第１の半導体チップを実装するとともに、前記第２のリジッド基板部の前記リジッド基板に、少なくとも１つの第２の半導体チップを実装する半導体チップ実装工程と、前記集合基板の前記各リジッドフレックス基板における、前記第１のリジッド基板部の、他方のリジッド基板上に外部接続端子を形成する外部接続端子形成工程と、前記半導体チップ実装工程および前記外部接続端子形成工程後、前記集合基板上の前記各リジッドフレックス基板において、前記第１のリジッド基板部を集合基板に連結させたまま、前記第２のリジッド基板部の前記リジッド基板を当該集合基板から裁断して分離する分離工程と、前記各リジッドフレックス基板の前記第１のリジッド基板部と前記第２のリジッド基板部間の前記フレキシブル基板を可撓部として、前記第２のリジッド基板部が前記集合基板から分離された状態の前記各リジッドフレックス基板を、前記可撓部でそれぞれ屈曲させて前記各リジッド基板に実装される前記各半導体チップを積層し、その状態で上下に対向する半導体チップ同士を接着固定してなるモジュールを一括して樹脂モールドした後、前記第１のリジッド基板部の前記各リジット基板を集合基板から裁断してモジュール単位に個片化するモジュール形成工程と、を具備することを特徴とする。
【００１５】
上記請求項１に従属する請求項２に記載の発明では、前記各リジッド基板にそれぞれ実装される各半導体チップは、突起電極を介して接続されるウェハレベルＣＳＰ構造を有することを特徴とする。
【００１６】
上記請求項１に従属する請求項３に記載の発明によれば、前記モジュール形成工程では、上下に対向する半導体チップ同士が接着固定された複数のモジュールを個々に覆う金型を用い、これにより全モジュールを一括して樹脂モールドすることを特徴とする。
【００１７】
本発明による半導体装置では、リジッドフレックス基板をフレキシブル基板からなる可撓部で屈曲させて各リジッド基板にそれぞれ実装される各半導体チップを積層させて樹脂封止する。これにより、積層された各半導体チップが固定保持されつつ気密封止される為、耐湿性に優れた信頼性の高い半導体装置を実現でき、しかもリジッドフレックス基板を用いたことで、基板の撓みや捩れがなくなる為、半導体チップ実装時の位置ずれを防ぐことができる結果、製造歩留りの低下を回避し得る。
【００１８】
また、本発明による半導体装置の製造方法では、リジッドフレックス基板を複数連結したシート状の集合基板を使用しているので、撓みや捩れが発生せず、これ故、汎用のチップマウンタや基板搬送システムに適用でき、しかも実装時の位置ずれも回避し得る結果、製造歩留りの低下を防ぐ。
さらに、集合基板には複数のリジッドフレックス基板が配設される為、それら複数のリジッドフレックス基板に一括して半導体チップ実装、端子形成および樹脂封止するバッチ処理が実現し得、特別な実装プロセスを用いずとも効率良くモジュール構造の半導体装置を製造することができ、製品コスト低減に寄与し得るようになっている。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（１）第１実施例
▲１▼半導体装置１０の構造
図１（イ）は第１実施例による半導体装置１０の構造を示す断面図である。この図において、１はフレキシブル基板１ａとリジッド基板１ｂとから形成されるリジッドフレックス基板である。リジッドフレックス基板１は、同図（ロ）に図示するように、フレキシブル基板１ａと複数のリジッド基板１ｂを備え、フレキシブル基板１ａの上下両面をリジッド基板１ｂで挟んだ所謂サンドイッチ構造を成した部分と、フレキシブル基板１ａが露出された部分（可撓部）１ｃを有する複合基板である。
【００２０】
すなわち、リジッドフレックス基板１は、フレキシブル基板１ａが露出する可撓部１ｃで屈曲自在となり、また可撓部１ｃを境にして、両側にリジッド基板１ｂが上下両面に配設され、４面のリジッド基板１ｂを具備する。そして、可撓部１ｃを境にした一方側の、リジッド基板１ｂが上下両面に配設される部分（第１のリジッド基板部１１）の一方のリジッド基板１ｂには、例えばウェハレベルＣＳＰ構造の半導体チップ２がフェイスダウンによりフリップチップ実装され、他方のリジッド基板１ｂには格子状にハンダボール３ａを配設して外部接続端子３が形成される。また、可撓部１ｃを境にした他方側の、リジッド基板１ｂが上下両面に配設される部分（第２のリジッド基板部１２）の各リジッド基板１ｂには、同様に、例えばウェハレベルＣＳＰ構造の半導体チップ２がフリップチップ実装される。
【００２１】
また、後述するように、第１のリジッド基板部１１の、一方の半導体チップ２がフリップチップ実装される側のリジッド基板１ｂ、及び第２のリジッド基板部１２の各リジッド基板１ｂには、半導体チップ実装用の接続端子パッド、配線パターン及びフレキシブル基板１ａに形成される配線パターンに接続されるスルーホール等が形成され、第１のリジッド基板部１１の、他方の外部接続端子３が形成されるリジッド基板１ｂには、外部接続端子形成用の端子パッド及び配線パターン及びスルーホール等が形成される。
【００２２】
一方、フレキシブル基板１ａには、リジッド基板１ｂに接続される配線パターンやスルーホール（あるいはビアホール）等が形成され、これらにより各リジッド基板１ｂの端子パッドおよび接続端子パッドがフレキシブル基板１ａの配線パターンを介して相互に電気的に接続されるように構成されている。
【００２３】
なお、ここで半導体チップ２をウェハレベルＣＳＰ構造によるものとしたが、このウェハレベルＣＳＰ構造は、ウェハ状態で半導体チップ上に絶縁層を形成した後、再配線層を形成し、次いで突起電極（ポスト端子）による接続用電極端子を形成した後、チップ毎に個片化して形成したものであり、半導体チップとほぼ同じ大きさで、且つ突起電極（ポスト端子）による接続用電極端子の配置を比較的自由に設定可能としたものである。
従って、半導体チップ２をウェハレベルＣＳＰ構造とした場合、後述する図２に示すように、リジッド基板１ｂに形成される半導体チップ実装用の接続端子パッドをマトリクス状に配置することができ、リジッド基板１ｂの大きさを小さくすることができる。ただし、本発明における各実施形態において、半導体チップ２の構成はこのウェハレベルＣＳＰ構造に限定されるものではなく、突起電極が形成された種々の構造による半導体チップを用いることができる。
【００２４】
こうしてチップ実装および端子形成されたリジッドフレックス基板１は、可撓部１ｃで屈曲されることによって、各半導体チップ２を積層状態にする。この状態で上下に対向する半導体チップ２同士を接着固定してから、リジッド基板１ｂとの接合部を覆うようにリジッド基板１ｂに実装される各半導体チップ２を封止樹脂５にて気密封止する構造を有する。
【００２５】
このようなモジュール構造にすると、積層状態の各半導体チップ２を固定保持しつつ気密封止し得る為、耐湿性に優れた信頼性の高い半導体装置１０を実現できる。しかも、リジッドフレックス基板１を用いたことで、基板の撓みや捩れが大きく低減され、殆どなくなる為、チップ実装時の位置ずれを防ぐことができる結果、製造歩留りを向上させることができる。
また、リジッドフレックス基板１を用いると、半導体チップ２をフリップチップ実装する面が３面となり、フレキシブル基板１００を用いた従来例（図１０参照）に比べ、より高密度実装し得るようになる。
【００２６】
なお、上記構成では、リジッドフレックス基板１における第２のリジッド基板部もリジッド基板１ｂが上下両面に配設される構成としたが、これに限るものではなく、少なくとも第１のリジッド基板部において半導体チップ２がフリップチップ実装される側のリジッド基板１ｂと同じ側にのみリジッド基板１ｂを配設する構成とし、そこに半導体チップ２をフリップチップ実装するようにしてもよい。
【００２７】
▲２▼半導体装置１０の製造方法
次に、図２〜図５を参照して上記構造による半導体装置１０の製造方法について説明する。第１実施例による製造方法では、複数のリジッドフレックス基板１が連設して形成されたシート状の集合基板２０を用いる。図２（イ）（ロ）に集合基板２０の構成の一例を示す。この図に示す集合基板２０は、フレキシブル基板からなるシート状基材２１に４行３列のリジッドフレックス基板１を一体的に連設して形成したものであり、図２（イ）は集合基板２０の平面形状を示し、図２（ロ）は集合基板２０の、リジッドフレックス基板１が形成された部分を含む、Ａ−Ａ面での断面形状の要部を示す。
【００２８】
図に示す如く、複数のリジッドフレックス基板１が形成される箇所においては、基材２１をフレキシブル基板１ａとして用い、これをリジッド基板１ｂで上下に挟んで、上下のリジット基板１ｂとフレキシブル基板１ａとが一体化されるとともに、２つのリジット基板１ｂ配設領域間のフレキシブル基板１ａを可撓部１ｃとする、前記図１におけるリジッドフレックス基板１と同様の構成が複数連結して形成される。各連結部分には、予め開口部（以下、ミシン目）２２が、各リジッドフレックス基板１形成箇所の周囲に設けられている。これにより、後述するように、このミシン目２２に沿って連結部分を裁断することで、容易に各リジッドフレックス基板１を個片化し得るようになっている。
【００２９】
図２（ロ）に示す各リジッドフレックス基板１において、図面上、右側のリジット基板１ｂとフレキシブル基板１ａが一体化された部分を第１のリジッド基板部１１、左側のリジット基板１ｂとフレキシブル基板１ａが一体化された部分を第２のリジッド基板部１２とした場合、ウェハレベルＣＳＰ構造による半導体チップが実装される、第１のリジッド基板部１１の一方のリジッド基板１ｂ、及び第２のリジッド基板部１２の各リジッド基板１ｂには、例えば図２（イ）に示すようなマトリクス状の接続端子パッド１ｄや配線パターン、及び図２（ロ）に示すようなスルーホール１ｅが形成され、また、外部接続端子３が形成される、第１のリジッド基板部１１の他方のリジッド基板１ｂには、外部接続端子形成用の端子パッド１ｆや配線パターン及びスルーホール１ｅが形成される。
【００３０】
また、フレキシブル基板１ａには配線パターン１ｇが形成される。これらにより各リジッド基板１ｂの接続端子パッド１ｄおよび端子パッド１ｆがフレキシブル基板１ａの配線パターン１ｇを介して相互に電気的に接続されるように構成されている。
また、図２（イ）に示すように、基材２１のリジッドフレックス基板１形成領域外の周辺部分には、例えば銅箔からなるダミーパターン２３が形成されている。このダミーパターン２３は、フレキシブル基板からなる基材２１の剛性を向上させ、撓みや捻れ等の変形を抑制して、製造工程において汎用のチップマウンタや汎用の基板搬送システムを用いることができるようにするために設けられているものである。但し、フレキシブル基板からなる基材２１のみで撓みや捻れ等が問題とならない場合は、ダミーパターン２３を設けないようにしてもよい。
【００３１】
さて、このような集合基板２０を用いて半導体装置１０を製造する工程を以下に説明する。なお、以下の各工程説明図においては、便宜上、第１のリジッド基板部１１及び第２のリジッド基板部１２を斜線部として、単純化して示している。
第１実施例の製造工程においては、まず図３（イ）に図示するように、集合基板２０の一面側にメタルマスクＭＭを載置し、その上にクリームハンダ２１を供給して、スキージ２２により印刷することにより、同図（ロ）に示すように、各リジッド基板１ｂの必要箇所（接続端子パッド１ｄ上）にクリームハンダ２１を印刷する。
【００３２】
次いで、図４（イ）に示すように、ハンダ印刷された箇所（接続端子パッド１ｄ）に、図示しないチップマウンターにより、ウェハレベルＣＳＰ構造の半導体チップ２を搭載する。次に、この状態で集合基板２０をリフロー炉へ搬送してリフロー処理する。これにより、半導体チップ２がリジッド基板１ｂの各接続端子パッド１ｄにハンダ接合される。
【００３３】
ここで、本発明による集合基板２０は、フレキシブル基板からなるものであるが、上記のように多くのリジッド基板１ｂが載置された部分を備えるため、従来のフレキシブル基板のように撓みや捩れが発生することが大幅に抑制される。この結果、汎用のチップマウンタを用いて半導体チップ２をフェイスダウンで位置決め搭載したり、汎用の基板搬送システムにてリフロー炉に搬送し得るようになる。
【００３４】
次いで、集合基板２０に配設される各リジッドフレックス基板１の一面側に搭載された半導体チップ２についてリフローし終えた後、図４（ロ）に示すように、集合基板２０の向きを反転させ、第２のリジッド基板部１２の他面側のリジット基板１ｂの必要箇所（接続端子パッド１ｄ上）に、前記図３（イ）と同様にしてハンダ印刷を施し、そこに半導体チップ２を搭載した後、リフロー処理する。続いて、図４（ハ）に示すように、第１のリジッド基板部１１の他面側の、外部接続端子３が形成されるリジット基板１ｂに設けられた外部接続端子形成用の端子パッド１ｆにフラックスを、例えばピンにより転写して塗布した後、フラックスが塗布された各端子パッドにハンダボール３を搭載する。この後、リフロー処理して外部接続端子３を形成する。
【００３５】
こうして半導体チップ２の実装および外部接続端子３の形成が完了すると、同図（ニ）に示すように、基材２１の各リジッドフレックス基板１形成箇所の周囲に設けられているミシン目２２（図２（イ）参照）に沿って基材２１を裁断する。これにより、各リジッドフレックス基板１は、集合基板２０からモジュール単位で個片化される。なお、裁断には、例えばＮＣルーター４を用いる。
【００３６】
次に、図５（イ）に図示するように、モジュール単位に個片化されたリジッドフレックス基板１の第１のリジッド基板部１１における、ハンダボール３に対向する側のリジット基板１ｂにフリップチップ実装される半導体チップ２上に、接着剤Ｓを塗布した後、同図（ロ）に示すように、フレキシブル基板による可撓部１ｃを屈曲させて各半導体チップ２を積層状態とする。この状態で上下に対向する半導体チップ２同士を接着固定する。
【００３７】
そして、上下に対向する半導体チップ２同士が接着固定された後、同図（ハ）に示すように、リジッド基板１ｂに実装される各半導体チップ２に封止樹脂５（例えばエポキシ樹脂）を、各半導体チップ２が完全に覆われるまで塗布する。
この際、例えばディスペンサを用いてリジッド基板１ｂと半導体チップ２との接合部分にも封止樹脂５が充填されるようポッティングする。この後、封止樹脂５を熱硬化させる。これにより、図１に図示した構造の半導体装置１０が製造される。
【００３８】
このように、第１実施例による製造方法によれば、フレキシブル基板からなるシート状の基材２１に複数のリジッド基板１ｂが載置された複数のリジッドフレックス基板１を一体的に連設した集合基板２０を使用しているので、従来のフレキシブル基板単体を用いた場合のように撓みや捩れが発生することが大幅に抑制され、殆どなくなる為、リジッド基板を用いる場合と同様の汎用のチップマウンタや基板搬送システムを用いることができる。
しかも、半導体チップをフェイスダウンでリジッド基板にフリップチップ実装する形態として、リジッド基板はフレキシブル基板に比し、搭載部の平坦度、寸法の安定性に優れるため、実装時の位置ずれも回避し得る結果、製造歩留りを向上させることができる。
【００３９】
さらに、集合基板２０には複数のリジッドフレックス基板１が配設される為、それら複数のリジッドフレックス基板１に一括してチップ実装および端子形成するバッチ処理が実現し、特別な実装プロセスを用いずとも効率良くモジュール構造の半導体装置１０を製造することができ、製品コスト低減に寄与し得る、という効果も奏する。
【００４０】
（２）第２実施例
次に、図６〜図７を参照して第２実施例について説明する。なお、これらの図において、上述した第１実施例と共通する要素には同一の番号を付している。
上述の第１実施例では、集合基板２０の基材２１をミシン目２２に沿って裁断して、形成された各リジッドフレックス基板１をモジュール単位に個片化し、個片化されたリジッドフレックス基板１を可撓部１ｃで屈曲させて各半導体チップ２を積層し、その状態で上下に対向する半導体チップ２同士を接着固定してからディスペンサによるポッティングにより各半導体チップ２に樹脂封止する態様とした。
【００４１】
これに対し、第２実施例では、集合基板２０に形成された各リジッドフレックス基板１において、一方の第１のリジッド基板部１１を集合基板２０の基材２１に連結させたまま、他方の第２のリジッド基板部１２をミシン目２２で裁断して基材２１から分離し、可撓部１ｃを屈曲させて各半導体チップ２を積層し、上下に対向する半導体チップ２同士を接着固定してから各半導体チップ２を一括して樹脂モールドした後、個片化することを特徴としている。
【００４２】
すなわち、図６（イ）に図示するように、上述の第１実施例と同様の実装プロセスによって集合基板２０に配設される各リジッドフレックス基板１に半導体チップ２を実装するとともに、外部接続端子３を形成する。
次いで、同図（ロ）に示すように、各リジッドフレックス基板部１の一方の、外部接続端子３が形成される側の第１のリジッド基板部１１を集合基板２０の基材２１に連結させたまま、他方の第２のリジッド基板部１２の周囲を、例えばＮＣルーター４によりミシン目２２で裁断して集合基板２０の基材２１から分離する。
次いで、同図（ハ）に示すように、可撓部１ｃを屈曲させて各半導体チップ２を積層し、その状態で上下に対向する半導体チップ２同士を接着固定する。
【００４３】
この後、同図（ニ）に示すように、トランファモールド用の金型７を集合基板２０上に装着し、エポキシ等のモールド樹脂材６を金型７のキャビティ部７cに注入する。注入したモールド樹脂材を熱硬化させた後、金型７を取り外すと、同図（ホ）に示すように、各モジュールが一括して樹脂モールドされる。
そして、各リジッドフレックス基板１において、集合基板２０の基材２１に連結させたままの第１のリジッド基板部１１の周囲をミシン目２２に沿って裁断することで図７に図示する構造の半導体装置１０が形成される。
【００４４】
以上のように、第２実施例による製造方法では、上述の第１実施例と同様、汎用のチップマウンタや基板搬送システムに適用可能であり、製造歩留りの低下も防ぐことが出来る上、集合基板２０上に形成される複数のモジュールを一括して樹脂モールドする為、効率良くモジュール構造の半導体装置１０を製造し得るようになり、製品コスト低減に寄与し得る。
【００４５】
なお、本実施例では、可撓部１ｃの屈曲に応じて上下に対向し、下部側となる第１のリジッド基板部１１の各リジット基板１ｂと上部側となる第２のリジッド基板部１１の各リジッド基板１ｂの寸法、形状を同一のものとしていたが、これに替えて、下部側の各リジット基板１ｂの大きさを上部側のそれより大きくするようにしてもよい。このように、下部側のリジット基板１ｂを上部側より大きくすると、トランスファーモールドに用いる金型７の形状を簡略化でき、しかも集合基板２０への金型装着が容易になる、という利点が得られる。
【００４６】
（３）変形例
次に、図８〜図９を参照して変形例について説明する。上述した第１および第２実施例では、屈曲自在な可撓部１ｃを隔てて両側に１つの第１のリジッド基板部１１と１つの第２のリジッド基板部１２を具備するリジッドフレックス基板１を用いてマルチチップモジュールを形成する構造例について言及したが、これに限らず、１つの第１のリジッド基板部１１を備えるとともに、複数の第２のリジッド基板部１２を複数の可撓部１ｃを介して連結したリジッドフレックス基板１を用いてマルチチップモジュールを形成することもできる。
【００４７】
例えば、図８（イ）に図示するように、下面に外部接続端子３が形成される１つの第１のリジッド基板部１１と、３つの可撓部１ｃ−１〜１ｃ−３を介して縦続的に連結した３つの第２のリジッド基板部１２を備えるリジッドフレックス基板１を用い、これら可撓部１ｃ−１〜１ｃ−３を順番に屈曲させれば、同図（ロ）に示すように、各リジット基板１ｂにフリップチップ実装される半導体チップ２が順次折畳まれるように積層され、モールド樹脂材６で封止された、７層構造のマルチチップモジュールを形成することができる。
【００４８】
また、図９（イ）および、そのＢ−Ｂ面での断面図を示す同図（ロ）に図示するように、下面に外部接続端子３が形成される第１のリジッド基板部１１の周囲４辺に可撓部１ｃ−１〜１ｃ−４を介して第２のリジッド基板部１２−１〜１２−４を連結したリジッドフレックス基板１を用い、これら可撓部１ｃ−１〜１ｃ−４を順番に屈曲させれば、同図（ハ）に示すように、各リジッド基板１ｂにフリップチップ実装される各半導体チップ２が順次折畳まれるように積層され、モールド樹脂材６で封止された、９層構造のマルチチップモジュールを形成することができる。
【００４９】
この場合、第２のリジッド基板部１２−１〜１２−４の各リジッド基板１ｂに実装される各半導体チップ２と外部接続端子３との間の、可撓部を介する配線長を短縮することができるため、電気的特性を向上させることができる。
また、上記各実施形態においては、積層された各半導体チップ２を接着剤で固定し、その後、封止樹脂５またはモールド樹脂６により封止を行う構成としたが、これに限らず、例えば、積層された各半導体チップ２を仮止め冶具でクリップして仮止めし、封止樹脂５またはモールド樹脂６の硬化後、これを取り外すようにしてもよい。
さらに高密度実装する場合には、例えば図８および図９に図示した折畳み形態を組合せる等、様々なアレンジが可能であることは言うまでもない。
【００５０】
【発明の効果】
請求項１に記載の発明によれば、マルチチップモジュールの製造工程において、リジッドフレックス基板を複数連結したシート状の集合基板を使用しているので、撓みや捩れが発生せず、これ故、汎用のチップマウンタや基板搬送システムに適用でき、しかも実装時の位置ずれも回避し得る結果、製造歩留りを向上させることができる。さらに、集合基板には複数のリジッドフレックス基板が配設される為、それら複数のリジッドフレックス基板に一括してチップ実装、端子形成および樹脂封止するバッチ処理を実現し得、特別な実装プロセスを用いずとも効率良くモジュール構造の半導体装置を製造することができ、製品コスト低減に寄与することができる。請求項３に記載の発明によれば、上下に対向する半導体チップ同士が接着固定された複数のモジュールを個々に覆う金型を用い、これにより全モジュールを一括して樹脂モールドするので、効率良くモジュール構造の半導体装置を製造し得るようになり、製品コスト低減に寄与することができる。
【図面の簡単な説明】
【図１】第１実施例による半導体装置１０の構造を示す断面図である。
【図２】集合基板２０の一例を示す平面図である。
【図３】第１実施例による半導体装置の製造工程を説明するための断面図である。
【図４】図３に続く製造工程を説明するための断面図である。
【図５】図４に続く製造工程を説明するための断面図である。
【図６】第２実施例による半導体装置の製造工程を説明するための断面図である。
【図７】第２実施例による半導体装置１０の構造を示す断面図である。
【図８】変形例を示す図である。
【図９】変形例を示す図である。
【図１０】従来例を示す断面図である。
【符号の説明】
１ リジッドフレックス基板
１ａ フレキシブル基板
１ｂ リジッド基板
１ｃ 可撓部
２ 半導体チップ
３ ハンダボール
５ 封止樹脂
６ モールド樹脂材
７ 金型
２０ 集合基板
２１ リジッド基材
２２ ミシン目
Claims (3)
- 屈曲自在なフレキシブル基板と、このフレキシブル基板の１つの第１の領域の両面を挟み込む２枚のリジッド基板を備える第1のリジッド基板部と、前記フレキシブル基板の少なくとも１つの第２の領域の、少なくとも一方の面上に配設されるリジッド基板を備える第２のリジッド基板部とから構成されるリジッドフレックス基板を複数連結したシート状の集合基板を用い、
前記集合基板の前記各リジッドフレックス基板における、前記第１のリジッド基板部の、前記第２のリジッド基板部における前記リジッド基板と同じ側の一方のリジッド基板上に、少なくとも１つの第１の半導体チップを実装するとともに、前記第２のリジッド基板部の前記リジッド基板に、少なくとも１つの第２の半導体チップを実装する半導体チップ実装工程と、
前記集合基板の前記各リジッドフレックス基板における、前記第１のリジッド基板部の、他方のリジッド基板上に外部接続端子を形成する外部接続端子形成工程と、
前記半導体チップ実装工程および前記外部接続端子形成工程後、前記集合基板上の前記各リジッドフレックス基板において、前記第１のリジッド基板部を集合基板に連結させたまま、前記第２のリジッド基板部の前記リジッド基板を当該集合基板から裁断して分離する分離工程と、
前記各リジッドフレックス基板の前記第１のリジッド基板部と前記第２のリジッド基板部間の前記フレキシブル基板を可撓部として、前記第２のリジッド基板部が前記集合基板から分離された状態の前記各リジッドフレックス基板を、前記可撓部でそれぞれ屈曲させて前記各リジッド基板に実装される前記各半導体チップを積層し、その状態で上下に対向する半導体チップ同士を接着固定してなるモジュールを一括して樹脂モールドした後、前記第１のリジッド基板部の前記各リジット基板を集合基板から裁断してモジュール単位に個片化するモジュール形成工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記各リジッド基板にそれぞれ実装される各半導体チップは、突起電極を介して接続されるウェハレベルＣＳＰ構造を有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記モジュール形成工程では、上下に対向する半導体チップ同士が接着固定された複数のモジュールを個々に覆う金型を用い、これにより全モジュールを一括して樹脂モールドすることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279062A JP3892259B2 (ja) | 2001-09-14 | 2001-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279062A JP3892259B2 (ja) | 2001-09-14 | 2001-09-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086761A JP2003086761A (ja) | 2003-03-20 |
| JP3892259B2 true JP3892259B2 (ja) | 2007-03-14 |
Family
ID=19103321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001279062A Expired - Lifetime JP3892259B2 (ja) | 2001-09-14 | 2001-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3892259B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015070599A1 (zh) * | 2013-11-12 | 2015-05-21 | 中国科学院微电子研究所 | 一种基于柔性基板的三维封装结构及工艺方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004340891A (ja) | 2003-05-19 | 2004-12-02 | Mitsubishi Electric Corp | 圧力センサ装置 |
| JP2005051144A (ja) | 2003-07-31 | 2005-02-24 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7254036B2 (en) | 2004-04-09 | 2007-08-07 | Netlist, Inc. | High density memory module using stacked printed circuit boards |
| US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| JP4191167B2 (ja) | 2005-05-16 | 2008-12-03 | エルピーダメモリ株式会社 | メモリモジュールの製造方法 |
| US7442050B1 (en) | 2005-08-29 | 2008-10-28 | Netlist, Inc. | Circuit card with flexible connection for memory module with heat spreader |
| KR100661297B1 (ko) | 2005-09-14 | 2006-12-26 | 삼성전기주식회사 | 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법 |
| JP4830493B2 (ja) * | 2006-01-11 | 2011-12-07 | 日本電気株式会社 | 半導体装置、その実装構造およびその実装方法 |
| US7619893B1 (en) | 2006-02-17 | 2009-11-17 | Netlist, Inc. | Heat spreader for electronic modules |
| US8018723B1 (en) | 2008-04-30 | 2011-09-13 | Netlist, Inc. | Heat dissipation for electronic modules |
| JP5097006B2 (ja) * | 2008-05-14 | 2012-12-12 | 株式会社フジクラ | プリント配線基板及びその製造方法 |
| CN102106197A (zh) | 2008-07-30 | 2011-06-22 | 揖斐电株式会社 | 刚挠性电路板以及其制造方法 |
| EP2333831B1 (en) * | 2009-12-10 | 2016-03-02 | ST-Ericsson SA | Method for packaging an electronic device |
| KR102464126B1 (ko) * | 2018-09-12 | 2022-11-07 | 삼성전자주식회사 | 인쇄회로기판 체결 장치 |
-
2001
- 2001-09-14 JP JP2001279062A patent/JP3892259B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015070599A1 (zh) * | 2013-11-12 | 2015-05-21 | 中国科学院微电子研究所 | 一种基于柔性基板的三维封装结构及工艺方法 |
| US9997493B2 (en) | 2013-11-12 | 2018-06-12 | Institute of Microelectronics, Chinese Academy of Sciences | Flexible-substrate-based three-dimensional packaging structure and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086761A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5425584B2 (ja) | 半導体装置の製造方法 | |
| US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100493063B1 (ko) | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 | |
| US7335970B2 (en) | Semiconductor device having a chip-size package | |
| US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
| JP3916854B2 (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
| KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
| US7618849B2 (en) | Integrated circuit package with etched leadframe for package-on-package interconnects | |
| US7459778B2 (en) | Chip on board leadframe for semiconductor components having area array | |
| JP2011040602A (ja) | 電子装置およびその製造方法 | |
| JP3892259B2 (ja) | 半導体装置の製造方法 | |
| KR20100069589A (ko) | 반도체 디바이스 | |
| JP2003332508A (ja) | 半導体装置及びその製造方法 | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| JP2004349316A (ja) | 半導体装置及びその製造方法 | |
| US20050098869A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| EP1369919A1 (en) | Flip chip package | |
| JP4030363B2 (ja) | 半導体装置 | |
| JP2003133480A (ja) | 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2004327652A (ja) | 半導体装置およびその製造方法 | |
| KR19990006141A (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JPH0897347A (ja) | リード部材、半導体装置及びその製造方法並に半導体モジュール | |
| JP2002334892A (ja) | 半導体装置の製造装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3892259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |