JP4070135B2 - テープキャリア、半導体装置の製造方法および半導体装置 - Google Patents

テープキャリア、半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP4070135B2
JP4070135B2 JP2004141401A JP2004141401A JP4070135B2 JP 4070135 B2 JP4070135 B2 JP 4070135B2 JP 2004141401 A JP2004141401 A JP 2004141401A JP 2004141401 A JP2004141401 A JP 2004141401A JP 4070135 B2 JP4070135 B2 JP 4070135B2
Authority
JP
Japan
Prior art keywords
hole
tape carrier
semiconductor
sprocket
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004141401A
Other languages
English (en)
Other versions
JP2005322852A (ja
Inventor
高橋　　義和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004141401A priority Critical patent/JP4070135B2/ja
Priority to US11/073,766 priority patent/US20050252828A1/en
Priority to KR1020050021315A priority patent/KR101162939B1/ko
Priority to CN2005100548375A priority patent/CN1697164B/zh
Publication of JP2005322852A publication Critical patent/JP2005322852A/ja
Application granted granted Critical
Publication of JP4070135B2 publication Critical patent/JP4070135B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0084—Containers and magazines for components, e.g. tube-like magazines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体ユニット等の小型の電子部品を連続的に製造するときに用いるテープキャリア、半導体装置の製造方法および半導体装置に関する。
従来のテープキャリアは、長尺のベースフィルムの両方の縁領域に、複数のスプロケットホールを所定のピッチで配列したテープキャリアのスプロケットホールの列の外側に群ごとに区切ったパイロットホールを穿孔し、このパイロットホールを位置決めの基準として半導体ユニット等の電子部品の製造に用いている（例えば、特許文献１参照。）。
特開２００１−１７９６９３号公報（主に第３頁段落００１２−段落００１８、第３図）
しかしながら、上述した従来の技術においては、群ごとに区切ったパイロットホールにより位置決めをして半導体ユニットを製造しているため、群の間に半導体ユニットの製造のために用いることができない領域が存在し、テープキャリアに無駄が生じて１巻のテープキャリアで製造できる半導体ユニットの数が減少し、テープキャリアの交換頻度が増加して半導体ユニットの生産性が低下するという問題がある。
本発明は、上記の問題点を解決するためになされたもので、１巻のテープキャリアで製造できる半導体ユニットの数を増加させる手段を提供することを目的とする。
本発明は、上記課題を解決するために、テープキャリアが、長尺のベースフィルムの縁領域に、４．７５ｍｍを所定のピッチとして配列されたスプロケットの歯と嵌合する第１の孔と、前記第１の孔と前記所定のピッチの半ピッチずらして、同列に、かつ同一ピッチで配列された前記スプロケットの歯と嵌合することのない第２の孔とを備え、前記第２の孔が、前記第１の孔と同一形状で形成されていることを特徴とする。
これにより、本発明は、半導体ユニットの配置を短い間隔で連続的に設定することができ、テープキャリアの全長を短縮してそのコストの削減を図ることができると共に、テープキャリアの交換頻度を減少させて半導体ユニットの生産性の向上を図ることができるという効果が得られる。
以下に、図面を参照して本発明によるテープキャリアの実施例について説明する。
図１は実施例１のテープキャリアを示す正面図、図２は図１のＡ−Ａ断面図である。
１はテープキャリアであり、比較的耐熱性の高いポリイミド等の樹脂材料で製作された長尺のベースフィルム２と、ベースフィルム２の両方の縁領域２ａに図示しない駆動装置で駆動されるスプロケットの歯に嵌合してテープキャリア１の図１に示す送り方向の移動やその位置決めを行うために所定のピッチＰ（本実施例では４．７５ｍｍである。このピッチＰ＝４．７５ｍｍは規格で定められた値である。）でそれぞれ１列に穿孔された複数の第１の孔であるスプロケットホール３等により構成される。
本実施例の駆動装置の駆動モータはパルスモータであり、１パルスあたりに一定の角度回転するように設定されたモータであって、供給するパルス数によりその回転角度を制御することができるモータである。
また、駆動装置にはスプロケットの回転を停止させるための摩擦式等のブレーキが装備されている。
本実施例のスプロケットホール３は、ベースフィルム２の長手方向（単に長手方向という。）の長さを図１に示すＢとした略四角形の孔として形成されている。
なお、スプロケットホール３の形状は、略四角形に限らず、スプロケットの歯と嵌合してテープキャリア１を送り方向へ移動させる機能を有する形状であればどのような形状、例えば円形等であってもよい。
４は半導体ユニットとしてのＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型半導体ユニットであり、ベースフィルム２の両方の縁領域２ａの間の半導体搭載領域２ｂのカットエリア５をテープキャリア１から打抜いて形成される。
ＴＣＰ型半導体ユニット４は、カットエリア５で打抜いた後の位置合わせに用いるアライメントホール６、入力端子側アウターリード７、出力端子側アウターリード８、回路素子およびこの回路素子に電気的に接続されたボンディングパッドに形成された電極としてのバンブ電極９を有する半導体素子１０、バンブ電極９と入力端子側アウターリード７および出力端子側アウターリード８とを接続する配線パターンであるインナーリード１１、インナーリード１１による配線パターンを保護するためのソルダーレジスト１２、半導体素子１０とインナーリード１１を保護するための封止樹脂１３、入力端子側アウターリード７および出力端子側アウターリード８をベースフィルム２に貼付するための接着剤１４により構成される。
１５はテストパッドであり、出力端子側アウターリード８に接続してテープキャリア１上でのＴＣＰ型半導体ユニット４の電気検査に用いられる。
１７は第２の孔としての補助割出孔であり、テープキャリア１の送り方向の位置決めを細かく行うためにスプロケットホール３の間に設けられた図１に太い実線で示す略四角形の孔であって、スプロケットホール３と同列で、長手方向の長さを同一の長さＢにして形成されており、補助割出孔１７間のピッチはスプロケットホール３のピッチＰと同一に設定されている。
本実施例の補助割出孔１７は、スプロケットホール３間の中央、つまりスプロケットホール３と補助割出孔１７との距離がピッチＰの半分（本実施例では２．３７５ｍｍ）になるように形成されている。
１８はエッジ検出センサであり、図示しない製造装置の作業台等に設けられた発光部と受光部とをスプロケットホール３の列上でテープキャリア１を挟んで対向させた光学式のセンサ等であって、スプロケットホール３または補助割出孔１７のテープキャリア１の送り方向の前縁が発光部からの光を透過させたことを受光部が検知してスプロケットホール３または補助割出孔１７の前縁を検知する。
上記のＴＣＰ型半導体ユニット４をテープキャリア１の半導体搭載領域２ｂに連続的に配置する場合は、ＴＣＰ型半導体ユニット４の製品としての縦幅Ｃの中心線（図１に断面線Ａ−Ａとして示す一点鎖線）をスプロケットホール３または補助割出孔１７の長手方向の長さＢの中央と一致させて半導体搭載領域２ｂの第１の位置に配置（縦幅Ｃの中心線にその長手方向の長さＢの中央が一致しているスプロケットホール３または補助割出孔１７を基準孔１９という。）し、次のＴＣＰ型半導体ユニット４も同様にして基準孔１９の中央に縦幅Ｃの中心線を一致させて配置する。
このとき、次のＴＣＰ型半導体ユニット４は、縦幅Ｃにテストパッド１５の長さを加えたＴＣＰ型半導体ユニット４のテープキャリア１上の縦幅Ｔが互いに重ならない半導体搭載領域２ｂ上の最も近い第２の位置、つまり隣り合うＴＣＰ型半導体ユニット４の縦幅Ｔ間の距離が最小となる位置に配置し、このときの第１および第２の位置のＴＣＰ型半導体ユニット４の中心線間の間隔、つまり基準孔１９間の間隔をＬとする。
また、エッジ検出センサ１８は、基準孔１９の送り方向の前縁をエッジ検出センサ１８が検知した時に基準孔１９の長手方向の中央が図示しない製造装置の所定の位置、つまりＴＣＰ型半導体ユニット４が所定の位置に位置する場所に設置する。
上記の構成の作用について説明する。
本実施例のＴＣＰ型半導体ユニット４の製造工程においては、スプロケットホール３および補助割出孔１７をベースフィルム２の両方の縁領域２ａに穿孔して長尺のテープキャリア１を形成し、その表面に銅箔を貼付け、これを上記の第１および第２の位置の間隔Ｌごととになるとように設定した両側の基準孔１９の中央に半導体素子１０を設置する窓部の中央を一致させて窓部を穿孔し、その周囲にフォトエッチング等によりインナーリード１１による配線パターンやそれぞれのインナーリード１１に接続する入力端子側アウターリード７、出力端子側アウターリード８および出力端子側アウターリード８にそれぞれ接続するテストパッド１５を形成する。
次いで、複数の半導体素子１０を準備し、第１の半導体素子１０を第１の位置の窓部に、次のつまり第２の半導体素子１０を第２の位置の窓部に配置し、それぞれの半導体素子１０のバンブ電極９を配線パターンであるインナーリード１１に接触させて搭載し、超音波溶接等により接続して配線する。
そして、アライメントホール６の穿孔等を行い、テープキャリア１の半導体搭載領域２ｂに順次にＴＣＰ型半導体ユニット４を配置した半導体装置を形成する。
上記の各工程においては、基準孔１９を基準として各工程の加工や処理を行う。
すなわち、図示しない製造装置の制御部は、テープキャリア１の交換後の作業者等による基準孔１９の初期設定において最初の基準孔１９の位置を記憶し、テープキャリア１の最上流に設定されているカットエリア５でその工程の作業を行い、その工程が終了すると次のカットエリア５で作業を行うために図示しない駆動モータにパルスを供給してテープキャリア１を送り方向へ移動させる。
この時、制御部はエッジ検出センサ１８によりスプロケットホール３および補助割出孔１７の前縁を検出しながらそのコマ数を計数し、スプロケットの歯が噛合っているスプロケットホール３または補助割出孔１７の急停止による損傷を防止するために間隔Ｌとして設定されているコマ数の少し手前、例えば１コマ手前からフィードフォワード制御によりブレーキをかけながら送り速度を減速させ、間隔Ｌとして設定されているコマ数の前縁を検出した時、つまり基準孔１９の前縁を検出した時にブレーキによりテープキャリア１を停止させて次のカットエリア５の作業を行う。
このようにして、スプロケットホール３および補助割出孔１７の前縁のコマ数を計数しながら順次に工程を進めてＴＣＰ型半導体ユニット４のテープキャリア１上での作業を全て終了すると図示しないポンチとダイス等のカッタによりＴＣＰ型半導体ユニット４のカットエリア５を打抜いてＴＣＰ型半導体ユニット４の製品または半製品を製造する。
この場合に、複数のＴＣＰ型半導体ユニット４を連ねた短冊状にテープキャリア１を切断して電子機器の製造メーカ等でカットエリア５を打抜くようにしてもよい。
なお、本実施例の製造装置のスプロケットは、製造装置の作業部位と別の部位に配置されており、エッジ検出センサ１８による前縁の検出に支障を起こすことはない。
また、スプロケットの歯は標準の場合と同様に形成されており、本実施例のスプロケットホール３または補助割出孔１７とは１つおきに噛合っている。
上記のようなテープキャリア１の半導体搭載領域２ｂにＴＣＰ型半導体ユニット４を順次に配置した半導体装置の製造において、例えば、縦幅Ｔ＝１４．６ｍｍのＴＣＰ型半導体ユニット４の半導体装置を製造する場合に標準のテープキャリア１、つまり４．７５ｍｍのピッチＰでスプロケットホール３のみが配列されているテープキャリア１の場合は、スプロケットホール３の４コマごと（スプロケットホール３と補助割出孔１７のコマ数に換算して８コマごと）に配置（基準孔１９間の間隔Ｌ＝１９ｍｍ）しなければならないが、本実施例のスプロケットホール３と補助割出孔１７を２．３７５ｍｍごとに穿孔したテープキャリアを用いれば、基準孔１９の間隔Ｌをスプロケットホール３と補助割出孔１７の７コマ（Ｌ＝１６．６２５ｍｍ）ごとに配置すればよく、同一の個数を製造する場合にテープキャリア１の全長を１２．５％短縮することができ、テープキャリア１のコストの削減を図ることができる。
また、標準化された全長を有するテープキャリア１の場合は、例えば１巻の全長を４０ｍとすると、標準のテープキャリア１の場合は１巻のテープキャリア１で約２０００個（４００００ｍｍ×９５％（テープ歩留まり）／（４．７５ｍｍ×４コマ））しか製造できないが、本実施例のテープキャリア１を用いれば１巻のテープキャリア１で約２２８５個（４００００ｍｍ×９５％（テープ歩留まり）／（２．３７５ｍｍ×７コマ））を製造することができ、１巻あたり約１４％多く製造することができるので、テープキャリア１の交換頻度を減少させて作業効率を向上させることができ、ＴＣＰ型半導体ユニット４の半導体装置の生産性の向上を図ることができる。
なお、本実施例では、補助割出孔１７はスプロケットホール３と略同形状の正方形として図示したが、補助割出孔１７の形状は長方形、円形等であってもよい。要は長手方向の長さＢ（円形の場合はその円の直径）が同一であり、エッジ検出センサ１８によりその前縁を検出できる形状であればどのような形状であってもよい。
また、本実施例では説明の都合上、補助割出孔１７とスプロケットホール３とを区別して説明したが、補助割出孔１７をスプロケットホール３と同形状またはスプロケットの歯と嵌合してテープキャリア１を送り方向へ移動させる機能を有する形状とすれば補助割出孔１７はスプロケットホール３と同一のピッチＰとして形成してあるので、テープキャリア１の交換時に補助割出孔１７とスプロケットホール３とを区別せずにテープキャリア１の交換作業を行うことができ、テープキャリア１の交換後の基準孔１９の初期設定を行うのみでテープキャリア１の交換作業の迅速化を図ることができる。
この場合に、本実施例において第１の孔はスプロケットホール３、第２の孔は補助割出孔１７として説明したが、補助割出孔１７にスプロケットの歯が嵌合している場合には、第１の孔は補助割出孔１７、第２の孔はスプロケットホール３であって、それぞれの機能を入れ替えて機能することになる。要はスプロケットの歯が嵌合する孔が第１の孔であり、その間に同列に、同一ピッチＰで形成された孔が第２の孔である。
以上説明したように、本実施例では、長尺のベースフィルムの両方の縁領域に所定のピッチで設けた複数のスプロケットホール間に、スプロケットホールと同列に同一ピッチで長手方向の長さＢを同一とした補助割出孔を設けたことによって、ＴＣＰ型半導体ユニット等の半導体ユニットの配置を短い間隔Ｌで連続的に設定することができ、テープキャリアの全長を短縮してそのコストの削減を図ることができると共に、テープキャリアの交換頻度を減少させて半導体装置の生産性の向上を図ることができる。
また、標準化されたテープキャリア幅や長さ、スプロケットホールはそのままにして、スプロケットホールの同列上に補助割出孔を設けるようにしたことによって、製造装置のスプロケットの形状やエッジ検出センサの位置等を変更することなく本発明を適用することができ、本発明のテープキャリアの早期の実現を図ることが可能になる。
更に、標準化されたベースフィルムに標準に従ったスプロケットホールを穿孔した場合にはスプロケットホールの外側の領域が非常に狭くなるため、例えば上記特許文献１に示されたパイロットホールを配列するには困難があり、ベースフィルムの幅を標準より広くしなければならないという懸念があるが、本実施例では補助割出孔をスプロケットホールの同列上に設けるようにしたので、この懸念を払拭して標準化されたベースフィルムを用いて生産性が高く、かつ現行の製造装置へそのまま適用できる安価なテープキャリアを容易に得ることができる。
なお、本実施例では、スプロケットホールや補助割出孔をベースフィルムの両方の縁領域に穿孔して形成するとして説明したが、片側の縁領域のみに形成するようにしても上記と同様の効果を得ることができる。
また、本実施例では、テープキャリアを停止させる位置の検出は、エッジ検出センサによりスプロケットホールおよび補助割出孔の前縁を検出しながらそのコマ数を計数して基準孔を検出するとして説明したが、エッジ検出センサに替えてＣＣＤカメラ等の画像センサを設け、画像センサが撮影したスプロケットホールおよび補助割出孔の画像の画像認識によりその中心位置を検出しながらコマ数を計数して基準孔の中心位置を検出するようにしてもよい。これにより補助割出孔の形状は中心位置を検出できる形状であれば足り、補助割出孔の長手方向の長さＢを同一とする必要がなくなるので補助割出孔の形成を更に容易に行うことができる。
図３は実施例２のテープキャリアを示す正面図、図４は図３のＤ−Ｄ断面図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
２１は半導体ユニットとしてのＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）型半導体ユニットであり、ベースフィルム２の半導体搭載領域２ｂのカットエリア５をテープキャリア１から打抜いて形成される。
本実施例のＣＯＦ型半導体ユニット２１は、テープキャリア１に窓部を穿孔せずに、その片面に直接半導体素子１０を載置して半導体装置が製造されため、バンブ電極９等の配置が上記実施例１のＴＣＰ型半導体ユニット４と異なっているが、その半導体素子１０のバンブ電極９インナーリード１１へ接触させて搭載して配線する等の機能は実質的に同様である。
なお、本実施例の半導体素子１０を実施例１で説明した半導体搭載領域２ｂの第１および第２の位置に搭載する場合は設定された基準孔１９を基に第１および第２の半導体素子１０を配置する。
上記のようなＣＯＦ型半導体ユニット２１の半導体装置のテープキャリア１を用いた製造においても、本実施例のスプロケットホール３と補助割出孔１７を２．３７５ｍｍごとに穿孔したテープキャリアを用いれば、例えば、縦幅Ｔ＝１４．６ｍｍのＣＯＦ型半導体ユニット２１を製造する場合に、上記実施例１と同様に同一の個数を製造する場合のテープキャリア１の全長を１２．５％短縮することができ、テープキャリア１のコストの削減を図ることができる。
また、標準化された全長を有するテープキャリア１場合は、例えば１巻の全長を４０ｍとすると、ＣＯＦ型半導体ユニット２１を１巻あたり約１４％多く製造することができるので、テープキャリア１の交換頻度を減少させて作業効率を向上させることができ、ＣＯＦ型半導体ユニット２１の半導体装置の生産性の向上を図ることができる。
このように、ＣＯＦ型半導体ユニットの半導体装置の製造においても、上記実施例１と同様の効果を奏することができる。
図５は実施例３のテープキャリアを示す正面図、図６は図５のＥ−Ｅ断面図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
３１は半導体ユニットとしてのＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体ユニットであり、ベースフィルム２の半導体搭載領域２ｂのカットエリア５をテープキャリア１から打抜いて形成される。
ＢＧＡ型半導体ユニット３１は、回路素子およびこの回路素子に電気的に接続された電極としてのボンディングパッド３２を有する半導体素子１０、テープキャリア１上の配線パターンであるボンディングパッド３３、ボンディングパッド３２、３３間を接続するボンディングワイヤ３４、テープキャリア１上のボンディングパッド３３の反対側に設けられたランド３５、配線パターンを保護するためのソルダーレジスト３６、半導体素子１０とボンディングワイヤ３４を保護するための封止樹脂３７、テープキャリア１上のボンディングパッド３３とランド３５をベースフィルム２に貼付するための接着剤３８、半導体素子１０をテープキャリア１に固定するための接着剤３９、図示しない外部基板と接続するボール電極４０により構成される。
４１はボール電極４０をテープキャリア１を貫通してＢＧＡ型半導体ユニット３１に取付けるためのランドホールである。
本実施例のＢＧＡ型半導体ユニット３１は、横幅が狭いために図５に示すようにテープキャリア１の幅方向に２個並置され、並置される２個のＢＧＡ型半導体ユニット３１の半導体素子１０を一組にし、これを第１および第２の半導体素子として上記実施例１で説明した半導体搭載領域２ｂの第１および第２の位置に配置して搭載され、この配置に従ってテープキャリア１にランドホール４１を穿孔したテープキャリア１を用いてＢＧＡ型半導体ユニット３１の半導体装置が製造される。この場合に電極であるボンディングパッド３２と配線パターンであるボンディングパッド３３とは半導体素子１０のテープキャリア１への搭載後にボンディングワイヤ３４で接続される。
上記のＢＧＡ型半導体ユニット３１は小型であるために、その縦幅ＴはＴ＝１１．１８９ｍｍ（ＢＧＡ型半導体ユニット３１の半導体装置の製造においてはテストパッド１５が不要であるので、製品としての縦幅Ｃと縦幅Ｔは同一である。）となっている。
このようなＢＧＡ型半導体ユニット３１の半導体装置のテープキャリア１を用いた製造において、標準のテープキャリア１では、スプロケットホール３の３コマごと（スプロケットホール３と補助割出孔１７のコマ数に換算して６コマごと）に配置（基準孔１９間の間隔Ｌ＝１４．２５ｍｍ）しなければならないが、本実施例のスプロケットホール３と補助割出孔１７を２．３７５ｍｍごとに穿孔したテープキャリア１を用いれば、基準孔１９の間隔Ｌをスプロケットホール３と補助割出孔１７の５コマ（Ｌ＝１１．８７５ｍｍ）ごとに配置すればよく、同一の個数を製造する場合にテープキャリア１の全長を１６．７％短縮することができ、テープキャリア１のコストの削減を図ることができる。
また、標準化された全長を有するテープキャリア１の場合は、例えば１巻の全長を４０ｍとすると、標準のテープキャリア１の場合は１巻のテープキャリア１で約５３３２個（（４００００ｍｍ×９５％（テープ歩留まり）／（４．７５ｍｍ×３コマ））×２個取り）しか製造できないが、本実施例のテープキャリア１を用いれば１巻のテープキャリア１で約６４００個（（４００００ｍｍ×９５％（テープ歩留まり）／（２．３７５ｍｍ×５コマ））×２個取り）を製造することができ、１巻あたり約２０％多く製造することができるので、テープキャリア１の交換頻度を減少させて作業効率を向上させることができ、ＢＧＡ型半導体ユニット３１の半導体装置の生産性の向上を図ることができる。
このように、ＢＧＡ型半導体ユニットの半導体装置の製造においても、上記実施例１と同様の効果を奏することができる。
なお、上記各実施例では、補助割出孔はスプロケットホール間の中央に設けるとして説明したが、スプロケットホール間を複数に等分して配置するようにすれば、更に細かく基準孔間の間隔を設定することが可能になり、テープキャリアのコストの削減または半導体ユニットの生産性の向上を更に図ることができる。
また、上記各実施例の各図示においては、スプロケットホールを最初に設けるように図示したが、補助割出孔を最初に設けてスプロケットホールと交互に形成するようにしても各実施例の効果を損なうものではない。
更に、基準孔の前縁の検出によるテープキャリアの停止は、エッジ検出センサが検出したコマ数によりブレーキをかけて停止させるとして説明したが、ラチェット式等のテープ送りの割出装置を備えた製造装置においては、割出装置の割出角度を変更して本発明のテープキャリアを適用すれば上記と同様の効果を得ることができる。
実施例１のテープキャリアを示す正面図 図１のＡ−Ａ断面図 実施例２のテープキャリアを示す正面図 図３のＤ−Ｄ断面図 実施例３のテープキャリアを示す正面図 図５のＥ−Ｅ断面図
符号の説明
１ テープキャリア
２ ベースフィルム
２ａ 縁領域
２ｂ 半導体搭載領域
３ スプロケットホール
４ ＴＣＰ型半導体ユニット
５ カットエリア
６ アライメントホール
７ 入力端子側アウターリード
８ 出力端子側アウターリード
９ バンブ電極
１０ 半導体素子
１１ インナーリード
１２、３６ ソルダーレジスト
１３、３７ 封止樹脂
１４、３８、３９ 接着剤
１５ テストパッド
１７ 補助割出孔
１８ エッジ検出センサ
１９ 基準孔
２１ ＣＯＦ型半導体ユニット
３１ ＢＧＡ型半導体ユニット
３２、３３ ボンディングパッド
３４ ボンディングワイヤ
３５ ランド
４０ ボール電極
４１ ランドホール

Claims (5)

  1. 長尺のベースフィルムの縁領域に、４．７５ｍｍを所定のピッチとして配列されたスプロケットの歯と嵌合する第１の孔と、前記第１の孔と前記所定のピッチの半ピッチずらして、同列に、かつ同一ピッチで配列された前記スプロケットの歯と嵌合することのない第２の孔とを備え、
    前記第２の孔が、前記第１の孔と同一形状で形成されていることを特徴とするテープキャリア。
  2. （ａ）縁領域と、前記縁領域の間の半導体搭載領域と、前記縁領域に４．７５ｍｍを所定のピッチとして配列されたスプロケットの歯と嵌合する第１の孔と、前記第１の孔と同一形状に形成され、前記第１の孔と前記所定のピッチの半ピッチずらして、同列に、かつ同一ピッチで配列された前記スプロケットの歯と嵌合することのない第２の孔とを有するテープキャリアを準備する工程と、
    （ｂ）回路素子と、前記回路素子に電気的に接続された電極とを有する第１および第２の半導体素子を準備する工程と、
    （ｃ）前記第１の半導体素子を、前記第１の半導体素子の前記テープキャリアの長手方向の直交方向の中心線と、前記第１の孔の前記直交方向の中心線とを一致させ、前記第１の孔を基準として前記半導体搭載領域の第１の位置に搭載する工程と、
    （ｄ）前記第２の半導体素子を、前記第２の半導体素子の前記直交方向の中心線と、前記第２の孔の前記直交方向の中心線とを一致させ、前記第２の孔を基準として前記半導体搭載領域の第２の位置に搭載する工程と、を備えることを特徴とする半導体装置の製造方法。
  3. 請求項２において、
    前記（ｃ）および（ｄ）の工程で、前記第１および第２の半導体素子は、実質的に前記テープキャリアに形成された配線パターンに前記電極が接触するように搭載されることを特徴とする半導体装置の製造方法。
  4. 請求項２において、
    前記（ｃ）および（ｄ）の工程で、前記第１および第２の半導体素子は、前記テープキャリアに形成された配線パターンと前記電極とがボンディングワイヤによって接続されるように搭載されることを特徴とする半導体装置の製造方法。
  5. 縁領域と、前記縁領域の間の半導体搭載領域と、前記縁領域に４．７５ｍｍを所定のピッチとして配列されたスプロケットの歯と嵌合する第１の孔と、前記第１の孔と同一形状に形成され、前記第１の孔と前記所定のピッチの半ピッチずらして、同列に、かつ同一ピッチで配列された前記スプロケットの歯と嵌合することのない第２の孔とを有するテープキャリアと、
    回路素子と、前記回路素子に電気的に接続された電極とを有する第１および第２の半導体素子とを備え、
    前記第１の半導体素子を、前記第１の半導体素子の前記テープキャリアの長手方向の直交方向の中心線と、前記第１の孔の前記直交方向の中心線とを一致させ、前記第１の孔を基準として前記半導体搭載領域の第１の位置に搭載すると共に、
    前記第２の半導体素子を、前記第２の半導体素子の前記直交方向の中心線と、前記第２の孔の前記直交方向の中心線とを一致させ、前記第２の孔を基準として前記半導体搭載領域の第２の位置に搭載したことを特徴とする半導体装置。
JP2004141401A 2004-05-11 2004-05-11 テープキャリア、半導体装置の製造方法および半導体装置 Expired - Lifetime JP4070135B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004141401A JP4070135B2 (ja) 2004-05-11 2004-05-11 テープキャリア、半導体装置の製造方法および半導体装置
US11/073,766 US20050252828A1 (en) 2004-05-11 2005-03-08 Carrier tape, a method of manufacturing an electronic device with the carrier tape, and a tape carrier package with the carrier tape
KR1020050021315A KR101162939B1 (ko) 2004-05-11 2005-03-15 캐리어 테이프, 캐리어 테이프를 이용하여 전자 디바이스를 제조하는 방법, 및 캐리어 테이프를 구비한 테이프 캐리어 패키지
CN2005100548375A CN1697164B (zh) 2004-05-11 2005-03-17 载带、用载带制造电子器件的方法以及具有载带的载带包装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004141401A JP4070135B2 (ja) 2004-05-11 2004-05-11 テープキャリア、半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2005322852A JP2005322852A (ja) 2005-11-17
JP4070135B2 true JP4070135B2 (ja) 2008-04-02

Family

ID=35308395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004141401A Expired - Lifetime JP4070135B2 (ja) 2004-05-11 2004-05-11 テープキャリア、半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US20050252828A1 (ja)
JP (1) JP4070135B2 (ja)
KR (1) KR101162939B1 (ja)
CN (1) CN1697164B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101791356B1 (ko) * 2016-09-20 2017-10-30 김부욱 차단기용 접촉자 제조 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4283292B2 (ja) * 2006-09-08 2009-06-24 シャープ株式会社 半導体装置用テープキャリア、および半導体装置の製造方法
EP2461658A1 (en) * 2010-12-03 2012-06-06 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate
CN103187385A (zh) * 2011-12-30 2013-07-03 联咏科技股份有限公司 薄膜覆晶封装的衬底
CN102673822B (zh) * 2012-05-18 2013-11-06 昆山诚业德通讯科技有限公司 屏蔽罩平面度自动检测和载带包装一体机
CN102673839B (zh) * 2012-05-18 2014-01-08 昆山诚业德通讯科技有限公司 屏蔽罩平面度自动检测和吸塑盘包装一体机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2536153A (en) * 1947-02-04 1951-01-02 Time Inc Electronic register control for web pasting
JP2836208B2 (ja) * 1990-07-10 1998-12-14 日本電気株式会社 フィルムキャリアテープ
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3398106B2 (ja) 1999-12-24 2003-04-21 株式会社鈴木 電子部品用フイルムの孔明け加工方法
JP4080683B2 (ja) * 2000-10-12 2008-04-23 三井金属鉱業株式会社 フィルムキャリア形成用テープおよび電子部品実装用フィルムキャリアテープ
JP3994809B2 (ja) * 2002-07-09 2007-10-24 株式会社日立ハイテクノロジーズ 電子回路部品の打ち抜き装置及びその供給リール交換方法
JP2005079365A (ja) * 2003-09-01 2005-03-24 Oki Electric Ind Co Ltd 基板フレーム及びこれを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101791356B1 (ko) * 2016-09-20 2017-10-30 김부욱 차단기용 접촉자 제조 장치

Also Published As

Publication number Publication date
JP2005322852A (ja) 2005-11-17
US20050252828A1 (en) 2005-11-17
KR20060043637A (ko) 2006-05-15
CN1697164A (zh) 2005-11-16
KR101162939B1 (ko) 2012-07-05
CN1697164B (zh) 2010-04-28

Similar Documents

Publication Publication Date Title
JP4344766B2 (ja) ソースドライバ、ソースドライバの製造方法、および液晶モジュール
JP5073599B2 (ja) 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法
JP4070135B2 (ja) テープキャリア、半導体装置の製造方法および半導体装置
US20120110841A1 (en) Component mounting apparatus and method thereof
US10192851B2 (en) Method of manufacturing semiconductor device
JP2003332513A (ja) 半導体装置およびその製造方法
US6428641B1 (en) Method for laminating circuit pattern tape on semiconductor wafer
JP4439598B2 (ja) フィルムキャリアテープの搬送装置
JP5701579B2 (ja) 半導体装置の製造方法
US4564582A (en) Method for making carrier tape
KR20010039753A (ko) 전자부품 실장용 필름 캐리어 테이프의 제조방법 및제조장치
JP2005217451A (ja) 半導体装置の製造方法
JP2731292B2 (ja) 搬送テープ及びその製造方法
JP4573103B2 (ja) チップオンフィルム用フィルムキャリアおよびそれを用いた半導体装置
JP2000114446A (ja) 放熱板付リードフレームの製造方法
JPH0985697A (ja) 電子部品の打抜装置および打抜方法
JP2002261131A (ja) 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP2009226557A (ja) 打抜き金型及びフィルムキャリアテープの製造方法
JP5911615B2 (ja) リードフレーム
JPH0992688A (ja) 電子部品の打抜方法
KR200157383Y1 (ko) 집적회로 패키지용 리드프레임의 윈도우 탭핑 장비의 가이드 로울러 구조
JP2836208B2 (ja) フィルムキャリアテープ
JP2007329278A (ja) 半導体装置
JPH11176889A (ja) Ｔａｂテープ中の不良ピースの検知方法
JP2004207374A (ja) 電子部品実装用フィルムキャリアテープの開口形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4070135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350